DE102018103431A1 - Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen - Google Patents

Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen Download PDF

Info

Publication number
DE102018103431A1
DE102018103431A1 DE102018103431.8A DE102018103431A DE102018103431A1 DE 102018103431 A1 DE102018103431 A1 DE 102018103431A1 DE 102018103431 A DE102018103431 A DE 102018103431A DE 102018103431 A1 DE102018103431 A1 DE 102018103431A1
Authority
DE
Germany
Prior art keywords
layer
component
components
opening
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018103431.8A
Other languages
English (en)
Inventor
Simeon Katz
Mathias Wendt
Sophia Huppmann
Marcus ZENGER
Jens Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102018103431.8A priority Critical patent/DE102018103431A1/de
Priority to US16/768,208 priority patent/US11961820B2/en
Priority to PCT/EP2019/052781 priority patent/WO2019158401A1/de
Publication of DE102018103431A1 publication Critical patent/DE102018103431A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/0347Manufacturing methods using a lift-off mask
    • H01L2224/03472Profile of the lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05547Structure comprising a core and a coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • H01L2224/05582Two-layer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • H01L2224/05583Three-layer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05575Plural external layers
    • H01L2224/0558Plural external layers being stacked
    • H01L2224/05584Four-layer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805Shape
    • H01L2224/08057Shape in side view
    • H01L2224/08058Shape in side view being non uniform along the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/08111Disposition the bonding area being disposed in a recess of the surface of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08237Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085Material
    • H01L2224/08501Material at the bonding interface
    • H01L2224/08502Material at the bonding interface comprising an eutectic alloy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053Bonding environment
    • H01L2224/80095Temperature settings
    • H01L2224/80096Transient conditions
    • H01L2224/80097Heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053Bonding environment
    • H01L2224/80095Temperature settings
    • H01L2224/80099Ambient temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034Bonding interfaces of the bonding area
    • H01L2224/80345Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80801Soldering or alloying
    • H01L2224/80805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80801Soldering or alloying
    • H01L2224/80815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80906Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80905Combinations of bonding methods provided for in at least two different groups from H01L2224/808 - H01L2224/80904
    • H01L2224/80907Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem ersten Bauteil (1) und einem zweiten Bauteil (2) angegeben, bei dem das erste Bauteil mit einer ersten freiliegenden Isolationsschicht (II) und das zweite Bauteil mit einer zweiten freiliegenden Isolationsschicht (21) bereitgestellt werden, wobei die Isolationsschichten jeweils zumindest eine Öffnung (1IC, 2IC) aufweisen. Die Bauteile werden derart zusammengeführt, dass sich die Öffnung (1IC) der ersten Isolationsschicht und die Öffnung (2IC) der zweiten Isolationsschicht in Draufsicht überlappen, wobei in mindestens einer der Öffnungen (1IC, 2IC) eine Au-Schicht (S1, S2) und eine Sn-Schicht (S1, S2) übereinander angeordnet sind. Die Au-Schicht und die Sn-Schicht werden zur Bildung einer AuSn-Legierung aufgeschmolzen, wobei die AuSn-Legierung nach einer Abkühlung eine Durchkontaktierung (12) bildet, welche das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet. Des Weiteren wird ein Bauelement aus einem ersten Bauteil und einem zweiten Bauteil angegeben, wobei die Bauteile durch eine Durchkontaktierung aus einer AuSn-Legierung miteinander elektrisch leitend verbunden sind.

Description

  • Es wird ein Verfahren zur Herstellung einer Verbindung, insbesondere einer mechanischen und zugleich elektrischen Verbindung zwischen zwei oder einer Mehrzahl von Bauteilen angegeben. Des Weiteren wird ein Bauelement aus Bauteilen angegeben.
  • Bei der Herstellung einer pixelierten LED oder einer in mehreren Farben leuchtenden LED kommt es oft vor, dass mehrere funktionale Schichten übereinander gestapelt und einzeln kontaktiert werden. Hierbei kann das Direktbond-Verfahren zur mechanischen Fixierung von Bauteilen und zur Kontaktierung von funktionalen Schichten der Bauteile etwa anhand von metallischen Kontaktsäulen angewendet werden. Beim Direktbond-Verfahren sollen Oberflächen der Bauteile möglichst planarisiert werden. Die metallischen Säulen sollen gegenüber den planarisierten Oberflächen der Bauteile zurückgezogen sein, um das Direktbond-Verfahren nicht zu stören. Andererseits sollen die metallischen Säulen nicht zu weit zurückgezogen sein, da sonst ein Kontaktschluss zwischen den metallischen Säulen etwa bei einem nachfolgenden Temperschritt nicht mehr stattfindet. Insgesamt ergibt sich für einen Planarisierungsprozess ein relativ enges Prozessfenster.
  • Eine Aufgabe ist es, ein vereinfachtes und kosteneffizientes Verfahren zur Herstellung einer mechanischen und/oder elektrischen Verbindung zwischen verschiedenen Bauteilen anzugeben. Eine weitere Aufgabe ist es, ein kompaktes und mechanisch stabiles Bauelement mit einer stabilen und zuverlässigen elektrischen Verbindung zwischen den Bauteilen anzugeben.
  • Diese Aufgaben werden durch das Verfahren und das Bauelement gemäß den unabhängigen Ansprüchen und/oder im Zusammenhang mit einem solchen Verfahren beziehungsweise mit einem solchen Bauelement gelöst. Weitere Ausgestaltungen und Weiterbildungen des Verfahrens oder des Bauelement aus den Bauteilen sind Gegenstand der weiteren Ansprüche.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine elektrische Verbindung zwischen einem ersten Bauteil und einem zweiten Bauteil hergestellt. Die Herstellung der elektrischen Verbindung zwischen den Bauteilen erfolgt bevorzugt gleichzeitig bei einer mechanischen Befestigung zwischen den Bauteilen oder erst nach der Herstellung einer mechanischen Verbindung zwischen den Bauteilen.
  • Es wird ein erstes Bauteil bereitgestellt, das eine erste insbesondere freiliegende Isolationsschicht aufweist. Ein zweites Bauteil wird bereitgestellt, wobei das zweite Bauteil eine zweite insbesondere freiliegende Isolationsschicht aufweist. Die Isolationsschichten können jeweils zumindest eine Öffnung oder eine Mehrzahl von nebeneinander angeordneten Öffnungen aufweisen. In den Öffnungen der ersten und/oder der zweiten Isolationsschicht können Verbindungsstapel angeordnet sein. Der jeweilige Verbindungsstapel kann eine Mehrzahl von übereinander angeordneten, insbesondere elektrisch leitfähigen Schichten aufweisen. Insbesondere ist der Verbindungsstapel aus Schichten gebildet, die bevorzugt ein Lotmaterial wie Gold oder Zinn aufweisen. Zum Beispiel entfallen mindestens 50, 60, 70, 80, 90 oder 95 Volumenprozent und/oder Gewichtsprozent des Verbindungsstapels auf Lotmaterialien wie Gold und Zinn. Der Verbindungsstapel kann frei von Schichten etwa aus Kupfer und/oder Nickel sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Bauteile derart zusammengeführt, dass sich die Öffnung der ersten Isolationsschicht und die Öffnung der zweiten Isolationsschicht in Draufsicht überlappen. In mindestens einer oder in jeder der Öffnungen der ersten Isolationsschicht und/oder der zweiten Isolationsschicht kann ein Verbindungsstapel angeordnet sein. Insbesondere weist der Verbindungsstapel eine Goldschicht und eine Zinnschicht auf, die übereinander angeordnet sind. Es ist möglich, dass eine Barriereschicht in vertikaler Richtung zwischen der Goldschicht und der Zinnschicht angeordnet ist.
  • Unter einer vertikalen Richtung wird eine Richtung verstanden, die insbesondere senkrecht zu einer Haupterstreckungsfläche der ersten und/oder der zweiten Isolationsschicht gerichtet ist. Unter einer lateralen Richtung wird eine Richtung verstanden, die insbesondere parallel zu der Haupterstreckungsfläche der ersten und/oder der zweiten Isolationsschicht verläuft. Die vertikale Richtung und die laterale Richtung sind etwa orthogonal zueinander.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist der Verbindungsstapel eine Schutzschicht auf, die auf der Goldschicht oder auf der Zinnschicht angeordnet ist. Bei der Zusammenführung der Bauteile können die Öffnung der ersten Isolationsschicht und die korrespondierende Öffnung der zweiten Isolationsschicht einen abgeschlossenen Raum, etwa eine gemeinsame abgeschlossene Kavität bilden. In der gemeinsamen Kavität können ein erster Verbindungsstapel und ein zweiter Verbindungsstapel einander gegenüber angeordnet sein, wobei der erste Verbindungsstapel und der zweite Verbindungsstapel etwa in der Öffnung der ersten Isolationsschicht beziehungsweise in der Öffnung der zweiten Isolationsschicht angeordnet sind. Nach der Zusammenführung der Bauteile kann die erste Isolationsschicht unmittelbar an die zweite Isolationsschicht angrenzen. Der erste Verbindungsstapel kann jedoch weiterhin durch einen Zwischenraum von dem zweiten Verbindungsstapel räumlich beabstandet sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Goldschicht und die Zinnschicht zur Bildung einer Gold-Zinn-Legierung aufgeschmolzen. Nach einer Abkühlung kann die Gold-Zinn-Legierung eine Durchkontaktierung bilden, welche das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet. Die Goldschicht und die Zinnschicht können dem ersten und/oder dem zweiten Verbindungsstapel zugeordnet sein. Zur Bildung der Durchkontaktierung können sowohl der erste Verbindungsstapel als auch der zweite Verbindungsstapel aufgeschmolzen werden.
  • Vor dem Aufschmelzen befinden sich der erste Verbindungsstapel und der zweite Verbindungsstapel insbesondere nicht im direkten physischen Kontakt. Beim Aufschmelzen erhöht sich das Volumen des jeweiligen Verbindungsstapels, insbesondere das Gesamtvolumen der Goldschicht und der Zinnschicht. In der flüssigen Phase dehnen sich die Verbindungsstapel aus und kommen im direkten physischen Kontakt. Nach einer Abkühlung bilden die aufgeschmolzenen Verbindungsstapel eine einstückig ausgebildete Durchkontaktierung, die das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet.
  • In mindestens einer Ausführungsform des Verfahrens zur Herstellung einer elektrischen Verbindung zwischen einem ersten Bauteil und einem zweiten Bauteil werden das erste Bauteil mit einer ersten freiliegenden Isolationsschicht und das zweite Bauteil mit einer zweiten freiliegenden Isolationsschicht bereitgestellt, wobei die Isolationsschichten jeweils zumindest eine Öffnung aufweisen. Die Bauteile werden derart zusammengeführt, dass sich die Öffnung der ersten Isolationsschicht und die Öffnung der zweiten Isolationsschicht in Draufsicht überlappen. In mindestens einer der Öffnungen oder in jeder der Öffnungen sind eine Goldschicht und eine Zinnschicht übereinander angeordnet. Die Goldschicht und die Zinnschicht werden zur Bildung einer Gold-Zinn-Legierung aufgeschmolzen, wobei die Gold-Zinn-Legierung nach einer Abkühlung eine Durchkontaktierung bildet, welche das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet.
  • Besonders bevorzugt werden die Bauteile mittels eines Direktbond-Verfahrens zusammengeführt und dabei befestigt. Eine feste mechanische Verbindung zwischen den Bauteilen kann dadurch bereits vor dem Aufschmelzen des Verbindungsstapels, insbesondere der Goldschicht und der Zinnschicht, hergestellt werden. Bei einem Direktbond-Verfahren werden insbesondere planarisierte Oberflächen, etwa die Oberflächen der Isolationsschichten, in physischen Kontakt gebracht. Die Grundlage der mechanischen Verbindung stellen vorwiegend oder ausschließlich Wasserstoffbrücken und/oder Van-der-Waals-Wechselwirkungen in unmittelbarer Umgebung einer gemeinsamen Grenzfläche zwischen den planarisierten Oberflächen. Zur Erzeugung kovalenter Bindungen zwischen Atomen oder Molekülen auf den im physischen Kontakt stehenden Oberflächen wird etwa nachträglich eine thermische Behandlung zum Erreichen einer erhöhten Bondfestigkeit angewandt. Die elektrische Verbindung zwischen den Bauteilen erfolgt insbesondere erst während oder nach der Bildung der Durchkontaktierung.
  • Die hier beschriebene Methode ist insbesondere auf ein Direktbond-Verfahren gerichtet, bei dem die Durchkontaktierungen bevorzugt aus einer Gold-Zinn-Legierung oder im Wesentlichen aus einer Gold-Zinn-Legierung gebildet sind. Die elektrische Kontaktierung der funktionalen Schichten der Bauteile wird insbesondere durch das Aufschmelzen der Gold- und Zinnschicht in einem anschließenden Temperschritt realisiert. Mit diesem Ansatz kann ein größeres Prozessfenster gewährleistet werden. Im Vergleich mit herkömmlichen Verfahren, bei dem die Durchkontaktierungen aus einem Metall oder vorwiegend, i.e. mehr als 50 Vol.-% und/oder Gew-%, aus einem Metall wie Nickel oder Kupfer gebildet sind, kann der Verbindungsstapel aus einer Gold-Zinn-Legierung auf einfache Art und Weise eingestellt werden, dass dieser ganz präzise über eine vorgegebene Distanz von einer Direktbond-Grenzfläche zurückgezogen ist, damit es während des Temperschritts einerseits zur Bildung der Durchkontaktierung, aber andererseits nicht zum Delaminieren der Direktbond-Grenzfläche führt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weisen die erste Isolationsschicht und die zweite Isolationsschicht jeweils eine planarisierte freiliegende Oberfläche außerhalb der Öffnungen auf. Die planarisierte freiliegende Oberfläche weist eine Rauigkeit auf, die insbesondere höchstens 50 nm, 30 nm, 20 nm, 10 nm oder höchstens 5 nm beträgt. Das erste Bauteil und das zweite Bauteil werden bevorzugt mittels eines Direktbond-Verfahrens an einer gemeinsamen Grenzfläche zwischen den planarisierten Oberflächen der Bauteile miteinander mechanisch verbunden. Die gemeinsame Grenzfläche ist insbesondere frei von einem Verbindungsmaterial, etwa frei von einem Lot- oder Haftvermittlermaterial. Die gemeinsame Grenzfläche ist insbesondere eine bei der Zusammenführung entstehende Überlappungsfläche zwischen den planarisierten freiliegenden Oberflächen der Isolationsschichten.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Bauteile bei der Zusammenführung miteinander mechanisch verbunden. Der Schritt des Aufschmelzens der Goldschicht und/oder der Zinnschicht oder der Verbindungsstapel folgt insbesondere dem Schritt des mechanischen Verbindens der Bauteile nach. Mit anderen Worten erfolgt die Herstellung der elektrischen Verbindung nach der Herstellung der mechanischen Verbindung zwischen den Bauteilen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens sind die Goldschicht und die Zinnschicht integrale Bestandteile des Verbindungsstapels. Der Verbindungsstapel weist eine vertikale Gesamthöhe auf, die kleiner ist als eine vertikale Tiefe der zugehörigen Öffnung, in der der Verbindungsstapel angeordnet ist. Neben der Goldschicht und/oder der Zinnschicht kann der Verbindungsstapel weitere Schichten aufweisen, etwa eine Barriereschicht und/oder eine Schutzschicht. Bevorzugt sind die weiteren Schichten des Schichtenstapels, etwa die Schutzschicht und die Barriereschicht, aus einem elektrisch leitfähigen Material gebildet. Ist die vertikale Gesamthöhe des Verbindungsstapels kleiner als die vertikale Tiefe der zugehörigen Öffnung, befindet sich der Verbindungsstapel vollständig innerhalb der Öffnung. Entlang der vertikalen Richtung ragt der Verbindungsstapel insbesondere nicht über die Oberfläche der zugehörigen Isolationsschicht hinaus. In diesem Sinne ist der Verbindungsstapel über eine vorgegebene Distanz von der Oberfläche der Isolationsschicht, insbesondere von der Direktbond-Grenzfläche zurückgezogen. Zum Beispiel ist die vorgegebene Distanz zwischen einschließlich 1 nm und 1 µm, bevorzugt zwischen 1 nm und 500 nm, etwa zwischen einschließlich 1 nm und 100 nm oder zwischen einschließlich 1 nm und 50 nm. Die vertikale Gesamthöhe des Verbindungsstapels und die Gesamttiefe der Öffnung können um mindestens 1 nm und höchstens um 100 nm, 300 nm oder 1 um voneinander unterscheiden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens bilden eine erste Öffnung der ersten Isolationsschicht und eine zweite Öffnung der zweiten Isolationsschicht bei der Zusammenführung der Bauteile eine gemeinsame abgeschlossene Kavität. In jeder der ersten und zweiten Öffnung kann ein Verbindungsstapel zumindest aus einer Goldschicht und einer Zinnschicht angeordnet sein. Es ist möglich, dass die erste Isolationsschicht eine Mehrzahl von ersten Öffnungen aufweist und/oder die zweite Isolationsschicht eine Mehrzahl von zweiten Öffnungen aufweist. Es ist ebenfalls möglich, dass bei der Zusammenführung der Bauteile eine Mehrzahl von abgeschlossenen Kavitäten gebildet wird, wobei jede abgeschlossene Kavität aus einer ersten Öffnung der ersten Isolationsschicht und einer zweiten Öffnung der zweiten Isolationsschicht gebildet ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens sind die in den Öffnungen angeordneten Verbindungsstapel vor dem Ausschmelzen durch einen Zwischenraum voneinander räumlich beabstandet. Ein vertikaler Abstand zwischen den Verbindungsstapeln kann zwischen einschließlich 10 nm und 2 µm, beispielsweise zwischen einschließlich 50 nm und 500 nm oder zwischen einschließlich 20 nm und 100 nm sein. Die Verbindungsstapel stehen insbesondere erst beim oder nach dem Aufschmelzen in direktem mechanischem Kontakt zueinander.
  • Beim Ausschmelzen erhöht sich das Gesamtvolumen der Gold-Zinn-Legierung, wodurch der Zwischenraum von dem Material der Verbindungsstapel überbrückt wird. Nach der Abkühlung bildet sich eine Durchkontaktierung aus dem Verbindungsstapel, wobei die Durchkontaktierung die Bauteile miteinander mechanisch und elektrisch leitend verbindet. Es hat sich herausgestellt, dass die Volumenzunahme von etwa 4,5 Vol.-% bei der Umwandlung von reinem Zinn und Gold zu einer Legierung mit einer eutektischen Zusammensetzung besonders geeignet für die Ausbildung der Durchkontaktierung oder der Mehrzahl von Durchkontaktierungen bei einem Direktbond-Verfahren ist. Ein bei etwa 280 °C durchmischter und 3 µm hoher AuSn-Verbindungsstapel, bei dem die Au-Schicht und die Sn-Schicht vorher durch eine temporäre Diffusionsbarriere getrennt sind, würde bei Beibehaltung seiner Form etwa um 135 nm anwachsen.
  • Die Verbindungsstapel sind vor dem Ausschmelzen daher bevorzugt etwas von der Direktbond-Grenzfläche zurückgezogen, wodurch die Gefahr bezüglich der Delaminierung der Direktbond-Grenzfläche minimiert ist. Mit Gold und Zinn kann eine optimale Distanz des Verbindungsstapels zu der planarisierten Oberfläche der Isolationsschicht oder zu der Direktbond-Grenzfläche präzise und zuverlässig eingestellt werden. Außerdem kann die thermische Behandlung zum Aufschmelzen der Gold- und Zinnschicht sehr zuverlässig durchgeführt werden, da die Schmelztemperatur der AuSn-Legierung genau festgelegt ist und über alle Bauteile konstant gehalten werden kann. Bei einer Direktbondverbindung (DBI: Direct Bond Interconnect) mit Metallsäulen aus Kupfer oder Nickel ist dies nicht der Fall, da stärkere thermische Ausdehnung der Metallsäulen gegenüber dem Material, in dem die Metallsäulen eingebettet sind, genutzt wird. Bei Schwankungen der Distanzen der Metallsäulen zu der Bondfläche ergeben sich unterschiedliche Temperaturen, die nötig sind, um die Metallsäule in Kontakt zu bringen und den elektrischen Kontakt auszubilden. Insgesamt kann sich ein größeres Prozessfenster bei der Verwendung von AuSn-Säulen im Vergleich zu den Cu- und/oder Ni-Kontaktsäulen ergeben.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist eine Barriereschicht in der vertikalen Richtung zumindest bereichsweise zwischen der Goldschicht und der Zinnschicht angeordnet. Die Barriereschicht ist bevorzugt aus einem Material gebildet, dessen Schmelztemperatur höher ist als die von Gold und/oder Zinn. Die Barriereschicht bildet somit eine temporäre Diffusionsbarriere zwischen der Goldschicht und der Zinnschicht. Mit der Barriereschicht kann eine ungewollte frühzeitige intermetallische Reaktion vermieden werden, da die Volumenzunahme möglichst erst nach dem justierten Bonden der Bauteile einsetzen soll. Insbesondere soll die Volumenzunahme erst nach dem justierten Bonden und dem anschließenden Erhitzen und Aufschmelzen der Au/Sn-Schicht erfolgen.
  • Zum Beispiel ist die Goldschicht lediglich durch die Barriereschicht von der Zinnschicht getrennt. Es ist möglich, dass die Barriereschicht derart ausgebildet ist, dass diese die Goldschicht und/oder die Zinnschicht zumindest in lateralen Richtungen vollständig umschließt. Es ist auch denkbar, dass die Barriereschicht entlang der vertikalen Richtung zwischen der Schutzschicht und der Goldschicht und/oder der Zinnschicht angeordnet ist. Eine frühzeitige Reaktion, insbesondere eine frühzeitige intermetallische Reaktion zwischen der Schutzschicht und der Goldschicht und/oder der Zinnschicht kann somit vermieden werden. Besonders bevorzugt weist die Barriereschicht Titan oder Platin auf oder besteht aus Titan und/oder Platin.
  • Gemäß zumindest einer Ausführungsform des Verfahrens sind die Goldschicht und die Zinnschicht vor dem Zusammenführen der Bauteile von einer insbesondere freiliegenden Schutzschicht überdeckt. Die Schutzschicht ist bevorzugt aus einem Material gebildet, dessen mechanische Härte größer ist als die von Zinn oder von Gold und Zinn. Die Schutzschicht kann aus einem Metall, zum Beispiel aus Gold, Kupfer, Nickel, Titan oder Aluminium gebildet sein. Auch ist es möglich, dass die Schutzschicht eine Kombination aus verschiedenen Metallen, etwa eine Kombination aus Gold, Kupfer, Nickel, Titan und/oder Aluminium, aufweist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist das erste Bauteil oder das zweite Bauteil ein Waferträger, ein Halbleiterwafer, ein Träger, ein elektronisches oder ein optoelektronisches Bauteil wie ein Halbleiterchip, ein Steuerungselement oder ein Bauteil mit zumindest einem Träger, einem Hauptkörper und einer Kontaktierungsstruktur. Die Durchkontaktierung stellt insbesondere eine elektrische Verbindung zwischen den Kontaktierungsstrukturen der Bauteile dar. Die Kontaktierungsstruktur des jeweiligen Bauteils kann eine Mehrzahl von Kontaktschichten aufweisen, zum Beispiel mindestens zwei Kontaktschichten, die unterschiedlichen elektrischen Polaritäten des Bauteils zugeordnet sind. Insbesondere verbindet die Durchkontaktierung eine Kontaktschicht oder eine Kontaktstruktur eines ersten Bauteils mit einer Kontaktschicht oder einer Kontaktstruktur eines zweiten Bauteils. Der Hauptkörper des jeweiligen Bauteils kann ein Halbleiterkörper oder eine Steuerungsstruktur mit Transistoren sein. Der Hauptkörper kann einen lichtemittierenden oder oder einen lichtdetektierenden Halbleiterkörper und/oder elektrische Schaltungselemente umfassen.
  • Gemäß zumindest einer Ausführungsform eines Bauelements weist dieses ein erstes Bauteil mit einer ersten Isolationsschicht und ein zweites Bauteil mit einer zweiten Isolationsschicht auf. Das erste Bauteil ist bevorzugt über eine Durchkontaktierung mit dem zweiten Bauteil elektrisch leitend verbunden, wobei sich die Durchkontaktierung durch die erste Isolationsschicht und die zweite Isolationsschicht hindurch erstreckt.
  • Insbesondere grenzt die erste Isolationsschicht unmittelbar an die zweite Isolationsschicht an. Bevorzugt ist das erste Bauteil an einer gemeinsamen Grenzfläche zwischen den Isolationsschichten miteinander mechanisch verbunden. Über die Durchkontaktierung, die durch die gemeinsame Grenzfläche zwischen den Isolationsschichten hindurch erstreckt, ist eine elektrische Verbindung zwischen den Bauteilen hergestellt. Die Durchkontaktierung stellt insbesondere auch eine mechanische Verbindung zwischen den Bauteilen her. Die gemeinsame Grenzfläche zwischen den Isolationsschichten ist insbesondere frei von einem Verbindungsmaterial, etwa frei von einem Lotmaterial oder frei von einem Haftvermittlermaterial. Die erste Isolationsschicht ist insbesondere mittels eines Direktbond-Verfahrens mit der zweiten Isolationsschicht mechanisch verbunden. Die Durchkontaktierung ist insbesondere einstückig ausgeführt.
  • In mindestens einer Ausführungsform des Bauelements weist dieses ein erstes Bauteil, ein zweites Bauteil und eine Durchkontaktierung auf. Die Durchkontaktierung ist insbesondere eine Gold-Zinn-Legierung, welche das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet. Das erste Bauteil weist eine erste Isolationsschicht und das zweite Bauteil eine zweite Isolationsschicht auf, wobei die Durchkontaktierung in einer ersten Öffnung der ersten Isolationsschicht und in einer zweiten Öffnung der zweiten Isolationsschicht angeordnet ist. Die Durchkontaktierung kann somit teilweise innerhalb der ersten Öffnung und teilweise innerhalb der zweiten Öffnung angeordnet sein. In den lateralen Richtungen können die Durchkontaktierungen sowohl von der ersten Isolationsschicht als auch von der zweiten Isolationsschicht vollumfänglich umschlossen sein.
  • Gemäß zumindest einer Ausführungsform des Verfahrens oder des Bauelements ist das erste Bauteil oder das zweite Bauteil ein strahlungsinaktiver Trägerwafer. Insbesondere ist das erste Bauteil oder das zweite Bauteil nicht zur Erzeugung elektromagnetischer Strahlung oder zur Detektion elektromagnetischer Strahlung eingerichtet. Alternativ kann das erste Bauteil oder das zweite Bauteil ein Halbleiterwafer sein, der zum Beispiel einen Halbleiterkörper mit einer strahlungsaktiven Schicht umfasst. Die strahlungsaktive Schicht ist insbesondere zur Erzeugung oder zur Detektion elektromagnetischer Strahlung eingerichtet. Zum Beispiel ist die strahlungsaktive Schicht zur Erzeugung elektromagnetischer Strahlung im UV- IR- oder im sichtbaren Spektralbereich, etwa im blauen, gelben oder gelben Spektralbereich vorgesehen.
  • Es ist möglich, dass das erste Bauteil ein strahlungsinaktiver Trägerwafer und das zweite Bauteil ein Halbleiterwafer mit einer strahlungsaktiven Schicht ist. Es ist möglich, dass das erste Bauteil ein strahlungsinaktiver Trägerwafer, der insbesondere ein Trägerkörper ist, und das zweite Bauteil ein Halbleiterchip ist. Das Bauelement kann eine Mehrzahl von zweiten Bauteilen aufweisen, die auf dem ersten Bauteil angeordnet und mit diesem mechanisch und elektrisch verbunden sind. Die zweiten Bauteile können Halbleiterchips sein, die zur Erzeugung und/oder zur Detektion elektromagnetischer Strahlung vorgesehen sind. Die Mehrzahl von zweiten Bauteilen kann in Form von Halbleiterchips nebeneinander auf dem ersten Bauteil befestigt sein. Zum Beispiel können die zweiten Bauteile gleichzeitig oder nacheinander auf dem ersten Bauteil montiert und mit diesem elektrisch kontaktiert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens oder des Bauelements ist die erste Isolationsschicht aus Siliziumoxid, insbesondere aus Siliziumdioxid, gebildet. Die zweite Isolationsschicht kann aus Siliziumoxid, insbesondere aus Siliziumdioxid, gebildet sein. Die erste Isolationsschicht und/oder die zweite Isolationsschicht können aus Siliziumdioxid gebildet sein oder aus Siliziumdioxid bestehen. Isolationsschichten aus Siliziumoxid eignen sich besonders gut für das Direktbond-Verfahren. Außerdem können Isolationsschichten aus Siliziumoxid hohen Temperaturen widerstehen, etwa Temperaturen um 280 °C oder höher, bei denen die Goldschicht und die Zinnschicht zu einer Gold-ZinnLegierungsschicht verschmolzen werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens oder des Bauelements bilden eine Öffnung der ersten Isolationsschicht und eine Öffnung der zweiten Isolationsschicht eine gemeinsame abgeschlossene Kavität. Die Kavität kann zumindest bereichsweise eine größere laterale Ausdehnung aufweisen als die Durchkontaktierung. In diesem Fall füllt die Durchkontaktierung die Kavität insbesondere lediglich teilweise aus. Es können sich Zwischenräume in den lateralen Richtungen zwischen der Durchkontaktierung und Innenwänden der Kavität befinden. Die Zwischenräume können mit einem gasförmigen Medium, etwa mit Luft, gefüllt sein. Diese Zwischenräume bieten Platz etwa für überschüssiges Lotmaterial, das in diesem Fall die Gold-Zinn-Legierung sein kann, sodass beim Ausbilden der Durchkontaktierung keine Kraft auf die flächige Direktbond-Grenzfläche ausgeübt wird, die zu einer Delaminierung der Isolationsschichten führen könnte.
  • Alternativ ist es möglich, dass die Menge an Lotmaterial derart gewählt ist, dass die daraus entstehende Durchkontaktierung die gemeinsame abgeschlossene Kavität vollständig auffüllt. In diesem Fall kann die Durchkontaktierung unmittelbar an die erste Isolationsschicht und/oder an die zweite Isolationsschicht angrenzen. In lateralen Richtungen kann die Durchkontaktierung von der ersten Isolationsschicht und von der zweiten Isolationsschicht vollständig umgeben sein, wobei die Isolationsschichten unmittelbar an die Durchkontaktierung angrenzen und laterale Oberflächen der Kontaktierung vollständig bedecken können.
  • Gemäß zumindest einer Ausführungsform des Verfahrens oder des Bauelements ist die Durchkontaktierung einstückig ausgeführt. Insbesondere ist die Durchkontaktierung ein Gold-Zinn-Eutektikum. Die Durchkontaktierung kann jedoch Spuren von Materialien der Barriereschicht und/oder der Schutzschicht aufweisen. Zum Beispiel weist das Gold-Zinn-Eutektikum Spuren von Kupfer, Nickel, Titan und/oder Aluminium auf. Die Durchkontaktierung ist bevorzugt hauptsächlich aus einer Gold-Zinn-Legierung gebildet, wobei der Anteil an Gold-Zinn-Legierung mindestens 50, 60, 70, 80, 90 oder mindestens 95 Gew- oder Vol.-% betragen kann. Es ist möglich, dass die Durchkontaktierung frei von Metallen wie Kupfer und/oder Nickel ist oder dass die Durchkontaktierung einen Anteil an Kupfer und/oder Nickel von höchstens 30, 20, 10, 5 oder höchstens 3 Gew- oder Vol.-% aufweist.
  • Das hier beschriebene Verfahren ist für die Herstellung eines hier beschriebenen Bauelements aus Bauteilen besonders geeignet. Die im Zusammenhang mit dem Verfahren beschriebenen Merkmale können daher auch für das Bauelement herangezogen werden und umgekehrt.
  • Weitere bevorzugte Ausführungsformen und Weiterbildungen des Bauelements sowie des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den 1A bis 6B erläuterten Ausführungsbeispielen. Es zeigen:
    • 1A, 1B, 1C, 1D, 1E, 1F und 1G ein Ausführungsbeispiel für ein Verfahren zur Herstellung einer mechanischen und elektrischen Verbindung zwischen den Bauteilen in schematischen Schnittansichten,
    • 2A und 2B schematische Darstellungen einiger Verfahrensschritte eines weiteren Ausführungsbeispiels für ein Verfahren zur Herstellung einer mechanischen und elektrischen Verbindung zwischen den Bauteilen,
    • 3A, 3B und 3C schematische Darstellungen einiger weiterer Verfahrensschritte eines weiteren Ausführungsbeispiels für ein Verfahren zur Herstellung eines Bauelements oder einer Anordnung aus Bauteilen,
    • 4A, 4B, 4C, 4D, 4E, 4F, 4G, 4H und 4I schematische Darstellungen einiger Verfahrensschritte eines weiteren Ausführungsbeispiels für ein Verfahren zur Herstellung einer mechanischen und elektrischen Verbindung zwischen den Bauteilen, und
    • 5A, 5B, 6A und 6B schematische Darstellungen einiger weiterer Verfahrensschritte eines weiteren Ausführungsbeispiels für ein Verfahren zur Herstellung einer Anordnung oder eines Bauelements aus einer Mehrzahl von Bauteilen.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit gleichen Bezugszeichen versehen. Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können vergleichsweise kleine Elemente und insbesondere Schichtdicken zur Verdeutlichung übertrieben groß dargestellt werden.
  • In 1A ist ein erstes Bauteil 1 beziehungsweise ein zweites Bauteil 2 schematisch in Schnittansicht dargestellt. Das Bauteil 1 oder 2 weist einen Träger 1T oder 2T auf. Das Bauteil 1 oder 2 weist eine erste Isolationsschicht 1I oder eine zweite Isolationsschicht 2I auf, wobei die Isolationsschicht 1I oder 2I auf dem Träger 1T oder 2T angeordnet ist. Das Bauteil 1 oder 2 kann einen Hauptkörper 1H oder 2H aufweisen, wobei der Hauptkörper 1H oder 2H in der vertikalen Richtung zwischen dem Träger 1T oder 2T und der Isolationsschicht 1I oder 2I angeordnet ist.
  • Das zweite Bauteil 2 kann ein Halbleiterwafer sein. Insbesondere kann das Bauteil 2 einen Träger 2T zum Beispiel aus Saphir aufweisen, auf dem der Hauptkörper 2H, der insbesondere ein Halbleiterkörper ist, angeordnet ist. Der Hauptkörper 2H kann mittels eines epitaktischen Verfahrens auf dem Träger 2T aufgebracht sein, wobei der Träger 2T insbesondere ein Aufwachssubstrat ist. Der Hauptkörper 2H kann einen Halbleiterkörper aufweisen, der zum Beispiel auf einem III-V- oder auf einem II-VI-Verbindungshalbleitermaterial basiert. Insbesondere weist der Hauptkörper 2H eine strahlungsaktive Schicht 23 auf, die im Betrieb des Bauteils 2 zur Erzeugung oder zur Detektion elektromagnetischer Strahlung eingerichtet ist (1F). Die strahlungsaktive Schicht 23 kann eine pn-Übergangszone sein. Der Hauptkörper 2H kann weitere Halbleiterschichten aufweisen, die zum Beispiel intrinsisch, p-dotiert oder n-dotiert ausgeführt sind. Insbesondere ist die strahlungsaktive Schicht 23 des Hauptkörpers 2H in der vertikalen Richtung zwischen einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht angeordnet, wobei die erste Halbleiterschicht n-seitig und die zweite Halbleiterschicht p-seitig angeordnet sind, oder umgekehrt.
  • Insbesondere bildet der Hauptkörper 2H mit den Halbleiterschichten und der strahlungsaktiven Schicht 23 eine Diodenstruktur. Das zweite Bauteil 2 kann eine LED sein.
  • Das Bauteil 2 kann eine Kontaktierungsstruktur 2K aufweisen (1F), die in der vertikalen Richtung insbesondere zwischen dem Hauptkörper 2H und der Isolationsschicht 2I angeordnet ist. Die Kontaktierungsstruktur 2K ist insbesondere zur elektrischen Kontaktierung des Hauptkörpers 2H eingerichtet.
  • Das erste Bauteil 1 kann sinngemäß analog zum zweiten Bauteil 2 gestaltet sein. Auch ist es möglich, dass das erste Bauteil 1 als strahlungsinaktiver Waferträger ausgeführt ist. Der Hauptkörper 1H kann frei von einer strahlungsaktiven Schicht sein. Der Hauptkörper 1H kann als Ätzstoppschicht und/oder als Startschicht für das galvanische Aufbringen von weiteren Schichten auf dem Hauptkörper 1H eingerichtet sein. Der Träger 1T kann ein Si-Wafer sein. Das erste Bauteil 1 kann eine Kontaktierungsstruktur 1K aufweisen (1F), die in der vertikalen Richtung zwischen der ersten Isolationsschicht 1I und dem ersten Hauptkörper 1H angeordnet ist. Die erste Kontaktierungsstruktur 1K und die zweite Kontaktierungsstruktur 2K sind in der 1A nicht dargestellt, können jedoch analog zu den in den 1F, 4A und 4C dargestellten Ausführungsbeispielen gestaltet sein.
  • Gemäß 1B wird eine Maske M auf der Isolationsschicht 1I oder 2I gebildet. Die Maske M kann aus einer Lackschicht, insbesondere aus einer fotostrukturierbaren Lackschicht, gebildet sein. Die Maske M weist zumindest eine Öffnung MC oder eine Mehrzahl von Öffnungen MC auf. In der Öffnung MC oder in den Öffnungen MC ist eine Oberfläche 1IF oder 2IF der ersten Isolationsschicht 1I oder der zweiten Isolationsschicht 2I bereichsweise freigelegt.
  • Gemäß 1C werden die Öffnungen 1IC und 2IC der ersten oder zweiten Isolationsschicht 1I oder 2I in den Bereichen der Öffnungen MC der Maske M gebildet, zum Beispiel mittels eines Ätzverfahrens. In den Öffnungen 1IC oder 2IC der Isolationsschicht 1I oder 2I können Kontaktschichten der Kontaktierungsstruktur 1K oder 2K bereichsweise frei zugänglich sein. An einer Grenzfläche zwischen der Maske M und der Isolierungsschicht 1I oder 2I kann die Öffnungen 1IC oder 2IC einen größeren Querschnitt als die zugehörige Öffnung MC des Maske M aufweisen. Entlang einer lateralen Richtung kann die Maske M bereichsweise über eine Innenwand der Öffnung 1IC oder 2IC hinausragen und die Öffnung 1IC oder 2IC somit in Draufsicht bereichsweise bedecken.
  • Gemäß 1D wird ein Verbindungsstapel S schichtenweise und insbesondere großflächig auf das Bauteil 1 oder 2 aufgebracht. Der Verbindungsstapel S kann eine erste Schicht S1, eine zweite Schicht S2 und eine zwischen der ersten und der zweiten Schicht angeordnete Schicht S3 aufweisen. Die erste Schicht S1 ist insbesondere eine Goldschicht. Die zweite Schicht S2 ist insbesondere eine Zinnschicht. Es ist möglich, dass die erste Schicht S1 eine Zinnschicht ist und dass die zweite Schicht S2 eine Goldschicht ist. Die dritte Schicht S3 ist insbesondere eine Barriereschicht S3, die etwa aus Titan oder Platin gebildet ist.
  • Der Verbindungsstapel S befindet sich innerhalb der Öffnung 1IC oder 2IC der ersten oder der zweiten Isolationsschicht 1I oder 21. In lateralen Richtungen ist der Verbindungsstapel S insbesondere von der ersten Isolationsschicht 1I oder von der zweiten Isolationsschicht 2I vollumfänglich umgeben. Wie in der 1D dargestellt, befindet sich ein lateraler Zwischenraum insbesondere zwischen dem Verbindungsstapel S und der Isolationsschicht 1I oder 2I. Dieser Zwischenraum kann den Verbindungsstapel S in lateralen Richtungen vollumfänglich umgeben. Der Zwischenraum ist etwa in jenem Bereich der Öffnung 1IC oder 2IC gebildet, der in Draufsicht von der Maske M bedeckt ist. Der Zwischenraum kann dadurch erzeugt werden, dass die Öffnung 1IC oder 2IC an einer gemeinsamen Grenzfläche zwischen der Maske M und der Isolationsschicht 1I oder 2I einen größeren lateralen Querschnitt aufweist als die Öffnung MC der Maske M. Beim Aufbringen des Verbindungsstapels S wird der Zwischenraum von den Schichten S1 bis S3 nicht bedeckt, sodass der Zwischenraum nicht von dem Material des Verbindungsstapels S aufgefüllt wird.
  • Gemäß 1E wird die Maske M und die Schichten S1 bis S3 außerhalb der Öffnungen 1IC oder 2IC entfernt. Hierfür eignet sich ein Planarisierungsprozess, insbesondere ein chemischmechanischer Planarisierungsprozess (CMP). Die Oberfläche 1IF und/oder 2IF der ersten und/oder der zweiten Isolationsschicht werden/wird dadurch planarisiert. Insbesondere weist die planarisierte Oberfläche 1IF oder 2IF außerhalb der Öffnungen 1IC oder 2IC eine maximale Rauigkeit auf, die kleiner als 100 nm, 50 nm, 30 nm, 20 nm oder kleiner als 10 nm ist.
  • Nach dem Planarisierungsprozess weist die Isolationsschicht 1I oder 2I eine vertikale Schichtdicke T auf. Die vertikale Schichtdicke T entspricht etwa der Gesamttiefe T der Öffnung oder Öffnungen 1IC und/oder 2IC. Der Verbindungsstapel S befindet sich vollständig innerhalb der zugehörigen Öffnung 1IC oder 2IC. Insbesondere weist der Verbindungsstapel S eine Gesamthöhe H auf, die bevorzugt kleiner ist als die Gesamttiefe T der Öffnung 1IC oder 2IC. Insbesondere unterscheiden sich die Gesamthöhe H und die Gesamttiefe T um mindestens 2 nm, 5 nm oder 10 nm und höchstens um 30 nm, 50 nm, 100 nm oder 1 µm. Wie in der 1E dargestellt, ist der Verbindungsstapel H somit etwas von der planarisierten Oberfläche 1IF oder 2IF zurückgezogen.
  • Gemäß 1F werden die Bauteile 1 und 2 zusammengeführt. Insbesondere werden die Bauteile 1 und 2 an der gemeinsamen Grenzfläche G12 der ersten Isolationsschicht 1I und der zweiten Isolationsschicht 2I mittels eines Direktbond-Verfahrens etwa bei normalen Raumtemperaturen mechanisch verbunden. Das erste Bauteil 1 kann ein strahlungsinaktiver Trägerwafer sein. Das zweite Bauteil 2 kann ein strahlungsaktiver Halbleiterwafer sein. Das Bauteil 2 weist einen Hauptkörper 2H auf, der insbesondere eine strahlungsaktive Schicht 23 umfasst. Das erste Bauteil 1 kann frei von einer solchen strahlungsaktiven Schicht sein.
  • Wie in der 1F dargestellt, bilden die Öffnungen 1IC und 2IC bei der Zusammenführung der Bauteile 1 und 2 eine gemeinsame, insbesondere abgeschlossene Kavität 12K. Der Verbindungsstapel S des ersten Bauteils 1 und der Verbindungsstapel S des zweiten Bauteils 2 sind in der gemeinsamen Kavität 2K angeordnet. Da die Verbindungsstapel S jeweils von der planarisierten Oberfläche 1IF oder 2IF zurückgezogen sind, befindet sich ein Zwischenbereich 12Z oder Zwischenraum 12Z in der vertikalen Richtung zwischen den Verbindungsstapeln S. Aufgrund der Anwesenheit des Zwischenraums 12Z ist auch nach der mechanischen Befestigung der Bauteile 1 und 2 insbesondere noch keine elektrische Verbindung zwischen den Bauteilen 1 und 2 hergestellt.
  • Die Kontaktausbildung, das heißt die Ausbildung der Durchkontaktierung 12, erfolgt insbesondere durch das Aufschmelzen der Verbindungsstapel S, insbesondere durch das Aufschmelzen der Lotmaterialien Gold und Zinn. Hierbei kann sich die Form des jeweiligen Verbindungsstapels S von einer Zylinderform in eine Tropfenform ändern, wobei die Höhe der jeweiligen Verbindungsstapel S die gemeinsame Grenzfläche G12 übersteigen kann, wodurch eine Durchkontaktierung 12 zwischen dem ersten Bauteil 1 und dem zweiten Bauteil 2 gebildet wird. Die Durchkontaktierung 12 stellt somit eine elektrische Verbindung zwischen dem ersten Bauteil 1 und dem zweiten Bauteil 2 her.
  • Abhängig von der Füllmenge und der Geometrien der Öffnungen 1IC und 2IC kann die Durchkontaktierung 12 eine positive oder eine negative Krümmung aufweisen. Überschüssiges Lotmaterial kann in dem lateralen Zwischenraum zwischen der Durchkontaktierung 12 und den Innenwänden der gemeinsamen Kavität 12K Platz finden, wobei der Zwischenraum unter anderem durch das Zurückziehen des Materials der Isolationsschicht/en 1I und/oder 2I erzeugt werden kann. Somit kann beim Ausbilden der Durchkontaktierung 12 keine Kraft auf die flächige Bondverbindung, insbesondere Direktbondverbindung ausgeübt werden, die zu einer Ablösung der Isolationsschichten 1I und 2I führen könnte.
  • In 1G ist eine Anordnung 10 aus den Bauteilen 1 und 2 oder ein Bauelement 10 oder 10B aus den Bauteilen 1 und 2 schematisch dargestellt. Die Durchkontaktierung 12, die die Bauteile 1 und 2 elektrisch verbindet, ist insbesondere durch das Aufschmelzen des Verbindungsstapel S oder der Verbindungsstapel S gebildet. Wie in der 1G dargestellt, befindet sich auch nach der Ausbildung der Durchkontaktierung 12 weiterhin ein Zwischenraum in der lateralen Richtung zwischen der Durchkontaktierung 12 und den Isolationsschichten 1I und 2I. Die Durchkontaktierung 12 ist insbesondere einstückig ausgeführt. Insbesondere ist die Durchkontaktierung 12 aus einem Gold-Zinn-Eutektikum gebildet. Das Gold-Zinn-Eutektikum kann Spuren von Materialien der Barriereschicht S3 oder von einer Schutzschicht aufweisen kann. Insbesondere kann die Durchkontaktierung 12 Spuren von weiteren Metallen wie Kupfer, Nickel, Titan oder Aluminium aufweisen.
  • Das in der 2A dargestellte Ausführungsbeispiel für eine Anordnung 10 oder ein Bauelement 10 aus den Bauteilen 1 und 2 entspricht im Wesentlichen dem in der 1G dargestellten Ausführungsbeispiel für eine Anordnung 10 oder ein Bauelement 10 oder 10B. Im Unterschied hierzu wird in der 2A eine Mehrzahl von Durchkontaktierungen 12 dargestellt, wobei die Durchkontaktierungen 12 jeweils in einer gemeinsamen Kavität 12K gebildet sind. In den lateralen Richtungen sind die Durchkontaktierungen 12 voneinander räumlich getrennt. Die Durchkontaktierungen 12 sind in lateralen Richtungen von der ersten Isolationsschicht 1I und/oder von der zweiten Isolationsschicht 2I vollständig umschlossen.
  • Wie in der 2A dargestellt füllt die Durchkontaktierung 12 die ihr zugehörige Kavität 12K lediglich teilweise aus. Es befinden sich insbesondere Zwischenräume zwischen der Durchkontaktierung 12 und den Innenwänden der Kavität 12K. Die Zwischenräume können mit einem gasförmigen Medium etwa mit Luft gefüllt sein. Die Durchkontaktierung 12 kann bereichsweise eine Tropfenform aufweisen. Die Durchkontaktierung 12 weist Seitenflächen auf, die bereichsweise eine positive Krümmung und/oder bereichsweise eine negative Krümmung aufweisen können. Die Durchkontaktierung 12 kann die Form eines Hyperboloids aufweisen. In Schnittansicht kann die Durchkontaktierung 12 eine Zylinderform annehmen, deren Seitenfläche eine positive oder eine negative Krümmung aufweist. Die Durchkontaktierungen 12 können der gleichen elektrischen Polarität des Bauelements 10 oder 10B oder unterschiedlichen elektrischen Polaritäten des Bauelements 10 oder 10B zugeordnet sein.
  • Wie etwa in den 1G und 2A dargestellt, ist die zwischen den Isolationsschichten 1I und 2I befindliche gemeinsame Grenzfläche G12 insbesondere planar ausgebildet. Die gemeinsame Grenzfläche G12 weist insbesondere in den Bereichen der gemeinsamen Kavitäten 12K Öffnungen auf. Die gemeinsame Grenzfläche 12 ist insbesondere durch die Überlappungsbereiche der Oberflächen 1IF und 2IF der Isolationsschichten 1I und 2I gebildet.
  • Das in der 2B dargestellte Ausführungsbeispiel für eine Anordnung 10 oder ein Bauelement 10 entspricht im Wesentlichen dem in der 2A dargestellten Ausführungsbeispiel für eine Anordnung 10 oder ein Bauelement 10 aus den Bauteilen 1 und 2. Wie in der 2B angedeutet kann die Anordnung 10 aus den Bauteilen 1 und 2 in eine Mehrzahl von kleineren Bauelementen 10B zertrennt werden. Zum Beispiel wird die Anordnung 10 an den Trennlinien TB in eine Mehrzahl von einzelnen Bauelementen 10B vereinzelt. Das einzelne Bauelement 10B ist somit ein Teilbereich der Anordnung 10. Das einzelne Bauelement 10B kann einen einzigen Träger aus dem ersten Bauteil 1 und einen einzigen insbesondere strahlungsaktiven Hauptkörper aus dem Bauteil 2 aufweisen. Über die Durchkontaktierung 12 ist der Träger mit dem Hauptkörper des einzelnen Bauelements 10B elektrisch leitend verbunden.
  • Das in der 3A dargestellte Ausführungsbeispiel für ein Verfahren zur Herstellung einer Verbindung zwischen den Bauteilen 1 und 2 entspricht im Wesentlichen den in den 1F, 1G und 2A dargestellten Ausführungsbeispielen. Im Unterschied hierzu ist das zweite Bauteil 2 gemäß 3A als einzelnes Bauteil, etwa als Halbleiterchip 2C ausgeführt. Insbesondere weist der Halbleiterchip 2C einen Hauptkörper 2H mit einer strahlungsaktiven Schicht 23 auf. Das erste Bauteil 1 ist insbesondere als Träger für den Halbleiterchip 2C oder für eine Mehrzahl von Halbleiterchips 2C ausgeführt. Die Halbleiterchips 2C können gleichzeitig oder nacheinander auf das Bauteil 1 aufgebracht werden, wobei die mechanische und elektrische Verbindung zwischen dem Bauteil 1 und dem Bauteil 2, das in diesem Fall als Halbleiterchip 2C ausgebildet ist, analog zu den in den 1F und 1G dargestellten Ausführungsbeispielen durchgeführt werden kann. Dies ist zum Beispiel in den 3B und 3C dargestellt.
  • Gemäß 3C weist die Anordnung 10 oder das Bauelement 10 ein gemeinsames Bauteil 1 und eine Mehrzahl von zweiten Bauteilen 2 auf. Die zweiten Bauteilen 2, die insbesondere Halbleiterchip 2C sind, sind nebeneinander auf dem gemeinsamen Bauteil 1 mechanisch kontaktiert und mit diesem elektrisch leitend verbunden. Jedes der Bauteile 2 kann eine zweite Isolationsschicht 2I aufweisen. Die Herstellung der mechanischen Verbindung zwischen dem ersten Bauteil 1 und den zweiten Bauteilen 2 können nacheinander oder gleichzeitig durchgeführt werden. Auch die Herstellung der elektrischen Verbindungen zwischen dem ersten Bauteil 1 und den zweiten Bauteilen 2 über die Durchkontaktierungen 12 können gleichzeitig oder nacheinander durchgeführt werden. Gemäß der 3C sind die zweiten Bauteile 2, insbesondere die Halbleiterchips 2C nebeneinander auf dem ersten Bauteil 1 angeordnet. Insbesondere sind die zweiten Bauteile 2 über die Durchkontaktierungen 12 individuell elektrisch kontaktierbar und somit einzeln ansteuerbar.
  • In den 4A bis 4I sind weitere Verfahrensschritte zur Bereitstellung eines ersten Bauteils 1 und/oder eines zweiten Bauteils 2 schematisch in Schnittansichten dargestellt.
  • Das in den 4A dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 1A dargestellten Ausführungsbeispiel jedoch zunächst ohne die Isolationsschicht 1I oder 2I. Im Gegensatz hierzu wird in der 4A die Kontaktierungsstruktur 1K oder 2K etwas detaillierter dargestellt. Die Kontaktierungsstruktur 1K oder 2K kann Kontaktschichten 41 und 42 aufweisen. Die Kontaktschichten 41 und 42 sind insbesondere zur elektrischen Kontaktierung des Hauptkörpers 1H oder 2H eingerichtet. Die Kontaktierungsstruktur 1K oder 2K kann eine Trennschicht 40 aufweisen, die die Kontaktschicht 41 von der weiteren Kontaktschicht 42 elektrisch isoliert.
  • Das erste Bauteil 1 kann einen Träger 1T aus Silizium aufweisen. Das zweite Bauteil 2 kann einen Träger 2T aufweisen, der ein Aufwachssubstrat ist, worauf der Hauptkörper 2H, der insbesondere ein Halbleiterkörper ist und/oder eine LED-Struktur aufweist, epitaktisch aufgewachsen werden kann. Zum Beispiel ist das Aufwachssubstrat ein Saphir-Substrat. Der Halbleiterkörper kann auf Galliumnitrid basieren. Insbesondere weist der Halbleiterkörper eine strahlungsaktive Schicht auf, wobei die Kontaktschichten 41 und 42 zur elektrischen Kontaktierung des Halbleiterkörpers eingerichtet sind.
  • Gemäß 4B wird eine erste Schicht S1 des Verbindungsstapels S gebildet. Die erste Schicht S1 kann eine Goldschicht oder eine Zinnschicht sein. Die erste Schicht S1 kann zunächst flächig auf die Kontaktierungsstruktur 1K oder 2K aufgebracht werden und anschließend derart strukturiert werden, dass die erste Schicht S1 lediglich in den Bereichen der Kontaktschichten 41 und 42 verbleibt. Alternativ ist es möglich, dass die erste Schicht S1 strukturiert auf die Kontaktschichten 41 und 42 aufgebracht wird.
  • Gemäß 4C wird die Isolationsschicht 1I oder 2I auf die erste Schicht S1 und/oder auf die Kontaktierungsstruktur 1K oder 2K aufgebracht. Die Isolationsschicht 1I oder 2I weist eine dem Hauptkörper 1H oder 2H abgewandte Oberfläche 1IF oder 2IF auf, die insbesondere in den Bereichen der ersten Schicht S1 vertikale Erhöhungen insbesondere in Form von Stufen aufweist. In Draufsicht bedeckt die Isolationsschicht 1I oder 2I die erste Schicht S1 und/oder die Kontaktschichten 41 und 42 insbesondere vollständig.
  • Gemäß 4D wird mit Hilfe einer Maske M, die insbesondere aus einer fotostrukturierbaren Lackschicht gebildet ist, eine Mehrzahl von Öffnungen 1IC oder 2IC in die Isolationsschicht 1I oder 2I gebildet. In den Öffnungen 1IC und 2IC wird die erste Schicht S1 bereichsweise freigelegt. Vor der Ausbildung der Öffnungen 1IC und 2IC kann die Isolationsschicht 1I oder 2I etwa mittels eines chemisch-mechanischen Planarisierungsprozesses planarisiert werden. Die Isolationsschicht 1I oder 2I ist bevorzugt aus Siliziumoxid, insbesondere aus Siliziumdioxid gebildet.
  • Gemäß der 4E wird eine Barriereschicht S3 zumindest in den Bereichen der Öffnungen 1IC und/oder 2IC gebildet. Die Barriereschicht S3 kann eine Bodenfläche sowie Innenwände der Öffnungen 1IC oder 2IC bedecken, insbesondere vollständig bedecken. Die Bodenfläche der Öffnung oder der Öffnungen 1IC und 2IC ist insbesondere durch eine Oberfläche der ersten Schicht S1 gebildet. Die Barriereschicht S3 kann unmittelbar an die erste Schicht S1 angrenzen. Die Barriereschicht S3 kann aus Titan oder Platin gebildet sein. Zum Beispiel weist die Barriereschicht S3 eine vertikale Schichtdicke zwischen einschließlich 1 nm und 30 nm auf, etwa zwischen 1 nm und 20 nm, bevorzugt zwischen 1 nm und 10 nm.
  • Gemäß 4F wird eine zweite Schicht S2 des Verbindungsstapels S gebildet. Insbesondere wird die zweite Schicht S2 mittels eines Sputternverfahrens auf die Isolationsschicht 1I oder 2I und auf die Barriereschicht S3 aufgebracht. Zum Beispiel wird eine Schichtdicke der zweiten Schicht S2 derart gewählt, dass die zweite Schicht S2 die Öffnungen 1IC oder 2IC der Isolationsschicht 1I oder 2I lediglich teilweise auffüllt. Die zweite Schicht S2 ist bevorzugt aus Zinn oder Gold gebildet. Zumindest in den Bereichen der Öffnungen 1IC und 2IC der Isolationsschicht 1I oder 2I befindet sich die Barriereschicht S3 in der vertikalen Richtung zwischen der ersten Schicht S1 und der zweiten Schicht S2.
  • Gemäß 4G wird die zweite Schicht S2 außerhalb der Öffnungen der Isolationsschicht 1I oder 2I entfernt.
  • Nach der teilweisen Entfernung der zweiten Schicht S2 wird gemäß 4H eine weitere Barriereschicht S3 auf die Isolationsschicht 1I oder 2I sowie auf die zweite Schicht S2 aufgebracht. In einem nachfolgenden Verfahrensschritt wird eine Schutzschicht S4 insbesondere flächig auf die weitere Barriereschicht S3 oder auf die Isolationsschicht 1I oder 2I aufgebracht. Die Schutzschicht S4 kann aus Nickel, Kupfer, Aluminium oder aus einem Material gebildet sein, dessen Härte insbesondere höher ist als die des Materials der ersten Schicht S1 und/oder der zweiten Schicht S2. Insbesondere kann die Schutzschicht S4 aus Gold gebildet sein.
  • Gemäß 4I wird die Isolierungsschicht 1I oder 2I planarisiert. Dabei wird die Schutzschicht S4 teilweise entfernt. Insbesondere wird die Schutzschicht S4 außerhalb der Öffnungen 1IC und 2IC vollständig entfernt, sodass die die Isolierungsschicht 1I oder 2I freigelegt wird. Vor der Planarisierung füllt die Schutzschicht S4 die Öffnung oder die Öffnungen 1IC oder 2IC vollständig auf. Nach der Planarisierung sind die Öffnungen 1IC oder 2IC lediglich teilweise von der Schutzschicht S4 aufgefüllt. Mit anderen Worten ist die Schutzschicht S4 in den Bereichen der Öffnungen der Isolationsschicht 1I oder 2I etwas von der Oberfläche 1IF, 2IF zurückgezogen. Zum Beispiel ist Schutzschicht S4 um einen Abstand zwischen einschließlich 1 nm und 1 µm, bevorzugt zwischen 1 nm und 500 nm, etwa zwischen einschließlich 1 nm und 100 nm oder zwischen einschließlich 10 nm und 50 nm von der Oberfläche 1IF, 2IF zurückgezogen.
  • Für das Direktbond-Verfahren und für die Bildung der Durchkontaktierung 12 ist es entscheidend, dass eine vorgegebene Distanz von der Schutzschicht 4 zu der insbesondere planarisierten Oberfläche 1IF oder 2IF eingehalten wird. Ist der Abstand zu gering oder ragt die Schutzschicht S4, das heißt der Verbindungsstapel S, über die Oberfläche 1IF oder 2IF hinaus, kann das Direktbonden nicht zuverlässig durchgeführt werden. Auch kann die Direktbondverbindung beim Erhitzen des Verbindungsstapels S aufgrund dessen Volumenzunahme beschädigt werden. Ist der Abstand der Schutzschicht S4 zu der Oberfläche 1IF oder 2IF zu groß, besteht die Gefahr, dass die Durchkontaktierung 12 nicht durchgehend ausgebildet wird. In der Regel ist es bevorzugt, dass die Distanz der Schutzschicht S4 zu der Oberfläche 1IF oder 2IF um zirka 30 nm ± 10 nm eingehalten werden soll. Die Herausforderung besteht unter anderem darin, diesen Abstand zuverlässig und reproduzierbar möglichst für alle Verbindungsstapel S des ersten Bauteils 1 und/oder des zweiten Bauteils 2 zu erzielen.
  • Es hat sich herausgestellt, dass ein solcher genauer Abstand in einem Planarisierungsprozess mit der Schutzschicht 4 sehr genau einstellbar ist. Dagegen sind Gold und Zinn viel weicher als ein Material der Schutzschicht S4 etwa aus Nickel und eignen sich somit nicht besonders gut für die Bildung der obersten Schicht des Verbindungsstapels S.
  • Wie in der 4I dargestellt, ist die zweite Schicht S2 in der zugehörigen Öffnung der Isolationsschicht 1I oder 2I von der Barriereschicht S3 vollständig umschlossen. Die Barriereschicht S3 befindet sich insbesondere in der vertikalen Richtung zwischen der ersten Schicht S1 und der zweiten Schicht S2. Bereichsweise befindet sich die Barriereschicht S3 in der vertikalen Richtung zwischen der zweiten Schicht S2 und der Schutzschicht S4. Die Barriereschicht S3 kann somit eine frühzeitige Reaktion, etwa eine intermetallische Diffusion, zwischen den Schichten S1 und S2 und/oder zwischen den Schichten S2 und der Schutzschicht S4 verhindern.
  • Das in der 5A dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 1F dargestellten Ausführungsbeispiel, bei dem zur Herstellung einer Anordnung 10 oder eines Bauelements 10 oder 10B das erste Bauteil 1 und das zweite Bauteil 2 zusammengeführt werden. Insbesondere wird eine mechanische Verbindung zwischen den Bauteilen 1 und 2 durch ein Direktbond-Verfahren erzielt. Die Öffnungen 1IC und 2IC der Isolationsschichten 1I und 2I können eine gemeinsame insbesondere abgeschlossene Kavität 12K bilden. Auch nach der Herstellung der mechanischen Verbindung zwischen den Bauteilen 1 und 2 kann sich ein Zwischenraum 12Z zwischen den Verbindungsstapeln S in der gemeinsamen Kavität 12K befinden.
  • Nach der mechanischen Fixierung der Bauteile 1 und 2 kann ein Temperschritt durchgeführt werden, bei dem die Verbindungsstapel S zur Bildung der Durchkontaktierung 12 oder der Mehrzahl von Durchkontaktierungen 12 aufgeschmolzen werden. Das in der 5B dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem in der 1G dargestellten Ausführungsbeispiel. Die Durchkontaktierung 12 ist insbesondere ein einstückig ausgebildetes Gold-Zinn-Eutektikum. Das Gold-Zinn-Eutektikum kann Spuren von Materialien der Barriereschicht S3 und/der der Schutzschicht S4 aufweisen. Im Unterschied zu dem in der 1G dargestellten Ausführungsbeispiel kann die Durchkontaktierung 12 gemäß der 5B die gemeinsame Kavität 12K vollständig auffüllen.
  • Die in den 6A und 6B dargestellten Ausführungsbeispiele entsprechen im Wesentlichen den in den 5A und 5B dargestellten Ausführungsbeispielen zur Herstellung einer mechanischen und elektrischen Verbindung zwischen den Bauteilen 1 und 2. Im Gegensatz hierzu wird in der 6A dargestellt, dass die erste Isolationsschicht 1I und die zweite Isolationsschicht 2I an der gemeinsamen Grenzfläche G12 insbesondere in den Bereichen der gemeinsamen Kavitäten 12K Stufen 3 oder Sprünge 3 aufweisen können. Solche Stufen 3 oder Sprünge 3 können als charakteristische Merkmale eines sogenannten Hybrid-Direktbond-Verfahrens angesehen werden. Solche Stufen 3 oder Sprünge 3 an der gemeinsamen Grenzfläche G12 sind insbesondere auch an den Seitenflächen der Durchkontaktierung 12 oder an den Seitenflächen der Durchkontaktierungen 12 erkennbar, wie sie etwa in der 6B dargestellt sind.
  • Die Erfindung ist nicht durch die Beschreibung der Erfindung anhand der Ausführungsbeispiele auf diese beschränkt. Die Erfindung umfasst vielmehr jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Ansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Ansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
  • 10
    Bauelement, Anordnung aus Bauteilen
    10B
    einzelnes Bauelement
    1
    erstes Bauteil
    1C
    Halbleiterchip
    1H
    Hauptkörper des ersten Bauteils
    1I
    erste Isolationsschicht
    1IC
    Öffnung der ersten Isolationsschicht
    1IF
    Oberfläche der ersten Isolationsschicht
    1K
    Kontaktierungsstruktur
    1T
    Träger des ersten Bauteils
    2
    zweites Bauteil
    2C
    Halbleiterchip
    2H
    Hauptkörper des zweiten Bauteils
    2I
    zweite Isolationsschicht
    2IC
    Öffnung der ersten Isolationsschicht
    2IF
    Oberfläche der zweiten Isolationsschicht
    2K
    Kontaktierungsstruktur
    2T
    Träger des zweiten Bauteils
    12
    Durchkontaktierung
    12K
    gemeinsame Kavität
    12Z
    Zwischenbereich/ Zwischenraum
    23
    aktive Schicht/ strahlungsaktive Schicht
    3
    Stufe/ Sprung
    40
    Trennschicht
    41
    Kontaktschicht
    42
    Kontaktschicht
    G12
    gemeinsame Grenzfläche zwischen den Isolationsschichten
    S
    Verbindungsstapel
    S1
    erste Schicht, Au-Schicht oder Sn-Schicht
    S2
    zweite Schicht, Sn-Schicht oder Au-Schicht
    S3
    dritte Schicht, Barriereschicht
    S4
    Schutzschicht
    H
    vertikale Gesamthöhe des Verbindungsstapels
    T
    vertikale Gesamttiefe der Öffnung
    M
    Maske
    MC
    Öffnung der Maske
    TB
    Trennlinie

Claims (17)

  1. Verfahren zur Herstellung einer elektrischen Verbindung zwischen einem ersten Bauteil (1) und einem zweiten Bauteil (2) mit folgenden Schritten: - Bereitstellen des ersten Bauteils mit einer ersten freiliegenden Isolationsschicht (1I) und des zweiten Bauteils mit einer zweiten freiliegenden Isolationsschicht (21), wobei die Isolationsschichten jeweils zumindest eine Öffnung (1IC, 2IC) aufweisen; - Zusammenführen der Bauteile derart, dass sich die Öffnung (1IC) der ersten Isolationsschicht und die Öffnung (2IC) der zweiten Isolationsschicht in Draufsicht überlappen, wobei in mindestens einer der Öffnungen (1IC, 2IC) eine Au-Schicht (S1, S2) und eine Sn-Schicht (S1, S2) übereinander angeordnet sind; und - Aufschmelzen der Au-Schicht und der Sn-Schicht zur Bildung einer AuSn-Legierung, wobei die AuSn-Legierung nach einer Abkühlung eine Durchkontaktierung (12) bildet, welche das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet.
  2. Verfahren nach Anspruch 1, bei dem die erste Isolationsschicht (II) und die zweite Isolationsschicht (21) jeweils eine planarisierte freiliegende Oberfläche (1IF, 2IF) außerhalb der Öffnungen (1IC, 2IC) aufweisen, wobei das erste Bauteil (1) und das zweite Bauteil (2) mittels eines Direktbond-Verfahrens an einer gemeinsamen Grenzfläche (G12) zwischen den planarisierten Oberflächen (1IF, 2IF) miteinander mechanisch verbunden werden.
  3. Verfahren nach dem vorhergehenden Anspruch, bei dem die Bauteile (1, 2) bei der Zusammenführung miteinander mechanisch verbunden werden, wobei der Schritt des Aufschmelzens der Au-Schicht und der Sn-Schicht dem Schritt des mechanischen Verbindens der Bauteile nachfolgt.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Au-Schicht (S1, S2) und die Sn-Schicht (S1, S2) Bestandteile eines Verbindungsstapels (S) sind, der eine vertikale Gesamthöhe (H) aufweist, die kleiner ist als eine vertikale Gesamttiefe (T) der zugehörigen Öffnung, in der der Verbindungsstapel angeordnet ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine erste Öffnung (1IC) der ersten Isolationsschicht (II) und eine zweite Öffnung (2IC) der zweiten Isolationsschicht (21) bei der Zusammenführung der Bauteile (1, 2) eine gemeinsame abgeschlossene Kavität (12K) bilden, wobei in jeder der Öffnungen (1IC, 2IC) ein Verbindungsstapel (S) zumindest aus einer Au-Schicht (S1, S2) und einer Sn-Schicht (S1, S2) angeordnet ist.
  6. Verfahren nach dem vorhergehenden Anspruch, bei dem die in den Öffnungen (1IC, 2IC) angeordneten Verbindungsstapel (S) vor dem Aufschmelzen durch einen Zwischenraum (12Z) voneinander räumlich beabstandet sind und erst beim Aufschmelzen in direktem mechanischen Kontakt zueinander stehen.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Barriereschicht (S3) entlang vertikaler Richtung zumindest bereichsweise zwischen der Au-Schicht (S1, S2) und der Sn-Schicht (S1, S2) angeordnet ist, wobei die Barriereschicht aus einem Material gebildet ist, dessen Schmelztemperatur höher ist als die von Au und/oder Sn.
  8. Verfahren nach dem vorhergehenden Anspruch, bei dem die Barriereschicht (S3) Titan oder Platin aufweist oder aus Titan oder Platin besteht.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Au-Schicht (S1, S2) und die Sn-Schicht (S1, S2) vor dem Zusammenführen der Bauteile (1, 2) von einer freiliegenden Schutzschicht (S4) überdeckt sind, wobei die Schutzschicht aus einem Material gebildet ist, dessen mechanische Härte größer ist als die vom Gold und/oder Zinn.
  10. Verfahren nach dem vorhergehenden Anspruch, bei dem die Schutzschicht (S4) Au, Cu, Ni, Ti, Al oder eine Kombination aus Au, Cu, Ni, Ti und/oder Al aufweist.
  11. Bauelement (10) mit einem ersten Bauteil (1), einem zweiten Bauteil (2) und einer Durchkontaktierung (12), wobei - das erste Bauteil eine erste Isolationsschicht (II) und das zweite Bauteil eine zweite Isolationsschicht (21) aufweist, - die Durchkontaktierung eine AuSn-Legierung ist und das erste Bauteil mit dem zweiten Bauteil elektrisch leitend verbindet, - die Durchkontaktierung in einer ersten Öffnung (1IC) der ersten Isolationsschicht und in einer zweiten Öffnung (2IC) der zweiten Isolationsschicht angeordnet und in lateralen Richtungen sowohl von der ersten Isolationsschicht als auch von der zweiten Isolationsschicht vollumfänglich umschlossen ist.
  12. Verfahren oder Bauelement nach einem der Ansprüche 1 bis 11, wobei das erste Bauteil (1) ein strahlungsinaktiver Trägerwafer und das zweite Bauteil (2) ein Halbleiterwafer mit einer strahlungsaktiven Schicht (23) ist.
  13. Verfahren oder Bauelement nach einem der Ansprüche 1 bis 11, wobei das erste Bauteil (1) ein strahlungsinaktiver Trägerwafer und das zweite Bauteil (2) ein Halbleiterchip (2C) ist.
  14. Verfahren oder Bauelement nach einem der Ansprüche 1 bis 11, wobei eine Mehrzahl von zweiten Bauteilen (2) in Form von Halbleiterchips (2C) nebeneinander auf dem ersten Bauteil (1) befestigt wird/ist.
  15. Verfahren oder Bauelement nach einem der vorhergehenden Ansprüche, wobei die erste Isolationsschicht (II) und die zweite Isolationsschicht (21) SiO2 aufweisen oder aus SiO2 bestehen.
  16. Verfahren oder Bauelement nach einem der vorhergehenden Ansprüche, wobei die Öffnungen (1IC, 2IC) eine gemeinsame abgeschlossene Kavität (12K) bilden, wobei die Kavität zumindest bereichsweise eine große laterale Ausdehnung als die Durchkontaktierung (12) aufweist, sodass die Durchkontaktierung die Kavität lediglich teilweise ausfüllt.
  17. Verfahren oder Bauelement nach einem der vorhergehenden Ansprüche, wobei die Durchkontaktierung (12) ein einstückig ausgebildetes AuSn-Eutektikum ist und Spuren von Cu, Ni, Ti und/oder Al aufweist.
DE102018103431.8A 2018-02-15 2018-02-15 Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen Pending DE102018103431A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018103431.8A DE102018103431A1 (de) 2018-02-15 2018-02-15 Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen
US16/768,208 US11961820B2 (en) 2018-02-15 2019-02-05 Method for producing a connection between component parts, and component made of component parts
PCT/EP2019/052781 WO2019158401A1 (de) 2018-02-15 2019-02-05 Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement aus bauteilen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018103431.8A DE102018103431A1 (de) 2018-02-15 2018-02-15 Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen

Publications (1)

Publication Number Publication Date
DE102018103431A1 true DE102018103431A1 (de) 2019-08-22

Family

ID=65411857

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018103431.8A Pending DE102018103431A1 (de) 2018-02-15 2018-02-15 Verfahren zur Herstellung einer Verbindung zwischen Bauteilen und Bauelement aus Bauteilen

Country Status (3)

Country Link
US (1) US11961820B2 (de)
DE (1) DE102018103431A1 (de)
WO (1) WO2019158401A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021131940A1 (de) 2021-12-03 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LÖTVERBINDUNG AUF AuSn-BASIS MIT NIEDRIGER VERBINDUNGSTEMPERATUR

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244916B2 (en) * 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
US20120288995A1 (en) * 2011-05-10 2012-11-15 Ostendo Technologies, Inc. Semiconductor Wafer Bonding Incorporating Electrical and Optical Interconnects
WO2017035321A1 (en) * 2015-08-25 2017-03-02 Ziptronix, Inc. Conductive barrier direct hybrid bonding

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3413120B2 (ja) * 1999-02-23 2003-06-03 ローム株式会社 チップ・オン・チップ構造の半導体装置
US6756253B1 (en) * 1999-08-27 2004-06-29 Micron Technology, Inc. Method for fabricating a semiconductor component with external contact polymer support layer
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
EP1122567A1 (de) * 2000-02-02 2001-08-08 Corning Incorporated Passive Ausrichtung unter Verwendung von geneigter Sockelwand
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
DE10235332A1 (de) 2002-08-01 2004-02-19 Infineon Technologies Ag Mehrlagiger Schaltungsträger und Herstellung desselben
US6756305B1 (en) * 2003-04-01 2004-06-29 Xilinx, Inc. Stacked dice bonded with aluminum posts
CN1274594C (zh) * 2003-12-30 2006-09-13 中国科学院理化技术研究所 一种自组装二氧化硅多孔材料及其制备方法
US7368370B2 (en) * 2005-06-15 2008-05-06 The University Of Connecticut Site-specific nanoparticle self-assembly
US20080064214A1 (en) * 2006-09-13 2008-03-13 Lam Research Corporation Semiconductor processing including etched layer passivation using self-assembled monolayer
DE102009009828A1 (de) * 2009-02-19 2010-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauteilanordnung und Verfahren zu dessen Herstellung
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
WO2012113670A1 (de) * 2011-02-25 2012-08-30 Evonik Degussa Gmbh VERFAHREN ZUR HERSTELLUNG VON SiO2-FORMKÖRPERN
US9085457B2 (en) * 2011-03-11 2015-07-21 Qualcomm Mems Technologies, Inc. Treatment of a self-assembled monolayer on a dielectric layer for improved epoxy adhesion
KR101740483B1 (ko) * 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
JP2012256737A (ja) * 2011-06-09 2012-12-27 Sony Corp 半導体装置及び半導体装置の製造方法
US9142517B2 (en) * 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
JP6330151B2 (ja) * 2013-09-17 2018-05-30 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
DE102014100773A1 (de) 2014-01-23 2015-07-23 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
JP2016018879A (ja) * 2014-07-08 2016-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
US9394161B2 (en) * 2014-11-14 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS and CMOS integration with low-temperature bonding
CN104875440B (zh) * 2015-03-30 2017-01-04 山东科技大学 一种以镁/镁合金为基体的多涂层复合材料及其制备方法
DE102015109755A1 (de) 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
US9935072B2 (en) * 2015-11-04 2018-04-03 Sfa Semicon Co., Ltd. Semiconductor package and method for manufacturing the same
TWI692115B (zh) 2016-06-28 2020-04-21 晶元光電股份有限公司 發光元件
CN106571334B (zh) * 2016-10-26 2020-11-10 上海集成电路研发中心有限公司 一种硅片间的混合键合方法
CN108122823B (zh) * 2016-11-30 2020-11-03 中芯国际集成电路制造(上海)有限公司 晶圆键合方法及晶圆键合结构
KR102326519B1 (ko) * 2017-06-20 2021-11-15 삼성전자주식회사 반도체 장치
US11195748B2 (en) * 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11244916B2 (en) * 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157407A1 (en) * 2003-02-07 2004-08-12 Ziptronix Room temperature metal direct bonding
US20120288995A1 (en) * 2011-05-10 2012-11-15 Ostendo Technologies, Inc. Semiconductor Wafer Bonding Incorporating Electrical and Optical Interconnects
WO2017035321A1 (en) * 2015-08-25 2017-03-02 Ziptronix, Inc. Conductive barrier direct hybrid bonding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021131940A1 (de) 2021-12-03 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung LÖTVERBINDUNG AUF AuSn-BASIS MIT NIEDRIGER VERBINDUNGSTEMPERATUR

Also Published As

Publication number Publication date
WO2019158401A1 (de) 2019-08-22
US20200294962A1 (en) 2020-09-17
US11961820B2 (en) 2024-04-16

Similar Documents

Publication Publication Date Title
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
EP1118127B1 (de) Verfahren zum herstellen eines thermoelektrischen wandlers
DE112014002611B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE102017108422A1 (de) Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
WO2019158401A1 (de) Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement aus bauteilen
WO2019224005A1 (de) Verfahren zur herstellung einer verbindung zwischen bauteilen und bauelement
DE102015214228A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE19507547A1 (de) Verfahren zur Montage von Chips
DE69323031T2 (de) Ohmsche Elektrode, Verfahren für ihre Herstellung und lichtemittierende Vorrichtung
DE102015114088B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102010023343A1 (de) Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
WO2019068522A1 (de) Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102015121056A1 (de) Verfahren zur Herstellung einer Mehrzahl von Bauelementen und Bauelement
DE102015114086B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102008030191A1 (de) Verfahren zum Herstellen einer thermoelektrischen Vorrichtung
DE19942885A1 (de) Halbleiter-Bauelement
WO2018184842A1 (de) Verfahren zum herstellen eines optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
WO2013174560A2 (de) Zinnbeschichtung, zugehöriges kontaktelement und verfahren zum aufbringen einer zinnbeschichtung
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung
DE102016114550B4 (de) Bauelement und Verfahren zur Herstellung von Bauelementen

Legal Events

Date Code Title Description
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021500000

Ipc: H01L0021580000

R163 Identified publications notified