WO2014079657A1 - Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips - Google Patents

Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2014079657A1
WO2014079657A1 PCT/EP2013/072507 EP2013072507W WO2014079657A1 WO 2014079657 A1 WO2014079657 A1 WO 2014079657A1 EP 2013072507 W EP2013072507 W EP 2013072507W WO 2014079657 A1 WO2014079657 A1 WO 2014079657A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
seed layer
semiconductor chip
optoelectronic semiconductor
seed
Prior art date
Application number
PCT/EP2013/072507
Other languages
English (en)
French (fr)
Inventor
Alexander Pfeuffer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US14/646,704 priority Critical patent/US9461211B2/en
Priority to DE112013005579.1T priority patent/DE112013005579A5/de
Publication of WO2014079657A1 publication Critical patent/WO2014079657A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Definitions

  • a method for producing a connection region of an optoelectronic semiconductor chip is specified.
  • optoelectronic semiconductor chip can be produced, which is characterized by a particularly good corrosion resistance.
  • Semiconductor chip is, for example, in the wafer composite. That is, a multiplicity of optoelectronic semiconductor chips may be provided, wherein in each case at least one connection region is produced by means of the method for each semiconductor chip of the wafer composite.
  • the optoelectronic semiconductor chip is, for example, a light-emitting diode chip.
  • Optoelectronic semiconductor chip can be adapted to operate in the electromagnetic radiation from the
  • the optoelectronic semiconductor chip has for it a semiconductor body based on, for example, a III-V compound semiconductor material.
  • a III-V compound semiconductor material has at least one element of the third main group such as B, Al, Ga, In, and a fifth main group element such as N, P, As.
  • the third main group such as B, Al, Ga, In
  • a fifth main group element such as N, P, As.
  • III-V compound semiconductor material means the group of binary, ternary or quaternary compounds which
  • At least one element from the third main group and at least one element from the fifth main group for example, nitride and phosphide compound semiconductors.
  • Such a binary, ternary or quaternary compound may also have, for example, one or more dopants and additional constituents.
  • the semiconductor body may be based on a nitride compound semiconductor material.
  • “Based on nitride compound semiconductor material” means in
  • the semiconductor body or at least a part thereof, particularly preferably at least one active zone and / or a growth substrate wafer, a nitride compound semiconductor material, preferably Al n Ga m In ] __ n _ m N comprises or consists of, wherein 0 ⁇ n ⁇ 1, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • this material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may, for example, have one or more dopants and additional constituents.
  • a seed layer is formed or exposed on an outer surface of the optoelectronic semiconductor chip. That is, in a certain, limited area of the outer surface of the
  • Optoelectronic semiconductor chips is the attachment or exposure of a seed layer.
  • the seed layer is already present in the optoelectronic semiconductor chip and by removing material over the
  • Seed layer the seed layer is exposed so that it is freely accessible on the outer surface of the optoelectronic semiconductor chip.
  • the seed layer is after formation or exposure on the outer surface of the optoelectronic
  • the seed layer then serves as a start layer for forming the attachment region at the seed layer.
  • the Contact layer sequence comprises at least two layers which are formed with mutually different materials, in particular with mutually different metals.
  • the contact layer sequence is deposited at least partially without current. That is, at least one layer of the
  • Contact layer sequence are applied by electroless deposition on the seed layer.
  • the deposition of the seed layer is applied by electroless deposition on the seed layer.
  • Oxidizing agents are present in a solution, so that the deposition is carried out by a redox reaction of different noble metals.
  • the seed layer is formed with a metal which allows the electroless deposition of nickel on the seed layer. That is, the seed layer in particular allows one
  • the seed layer offers good starting properties for the autocatalytic nickel deposition.
  • the contact layer sequence comprises as the first, the seed layer
  • Contact layer sequence comprises at least one nickel layer, the nickel layer directly adjacent to the seed layer and is applied to the seed layer, for example, by an autocatalytic deposition process.
  • the contact layer sequence has its seed layer
  • the contact layer sequence becomes on its side facing away from the seed layer of a contact surface
  • Semiconductor chip can be produced. About the
  • Contact surface can be electrical current through the
  • Contact layer sequence are impressed into the optoelectronic semiconductor chip and there stimulate the generation of electromagnetic radiation, for example.
  • connection region of the optoelectronic semiconductor chip is formed by the seed layer, the contact layer sequence and the contact layer terminating contact surface.
  • the contact surface is formed by an outer surface of the outermost layer of the contact layer sequence, which faces away from the seed layer.
  • the method comprises the following steps:
  • the seed layer is formed with a metal which allows the electroless deposition of nickel on the seed layer
  • the contact layer sequence comprises a nickel layer as the first layer facing the seed layer
  • the contact layer sequence on its side facing away from the seed layer has a contact surface over which the Optoelectronic semiconductor chip is electrically contacted.
  • Pads formed (locally: Pads), which are strongly limited locally, since the emission area of the
  • Pad should be, so as much as possible
  • connection areas are subject to high demands with regard to their adhesion to the optoelectronic semiconductor chip, their aging stability, their connectivity and their contact resistance
  • Aging stability are particularly preferably used precious metals such as gold or platinum to form the terminal areas.
  • precious metals such as gold or platinum
  • these expensive materials can often only be used partially because the connection area is initially formed over a large area, for example by sputtering or steaming, and then by a
  • Structuring step is at least partially removed again. This results in high costs.
  • connection region by electroless deposition only selectively there on the optoelectronic semiconductor chip, where it remains in the finished optoelectronic semiconductor chip. This makes it possible to reduce the material costs.
  • an electroless deposition process is used to form the terminal region. A connection area made with this method is characterized by its good
  • Terminal area which is produced by the electroless deposition process, by a high layer conformity of the layers of the contact layer sequence and a high
  • a seed layer is used, which allows the electroless deposition of nickel.
  • Connection area are applied directly to the semiconductor body. In addition, it is possible that the
  • Terminal area laterally spaced from the semiconductor body is arranged.
  • the seed layer is formed with one of the following metals or consists of one of the following metals: nickel, rhodium, palladium, cobalt, iron, gold.
  • Palladium are particularly well suited to the electroless deposition of a nickel layer on the seed layer
  • the contact layer sequence is characterized by the following sequence of metals formed or consists of the following sequence of metals: nickel, palladium, gold. That is, the contact layer sequence includes, for example, a nickel layer, a
  • the nickel layer is that layer which directly follows the seed layer and which directly adjoins the seed layer.
  • the palladium layer can be applied directly to the nickel layer and border directly on the nickel layer on the side of the nickel layer facing away from the seed layer.
  • the gold layer can be applied directly to the palladium layer and directly adjoin the palladium layer on the side of the palladium layer facing away from the nickel layer. The palladium layer facing away from the outer surface of the gold layer then forms the contact surface of the
  • the contact surface is designed to be wire-contactable. That is, the contact surface can be contacted by a wire bonding process, that is, for example, by wire bonding.
  • the wire can be formed with gold or aluminum.
  • Gold layer is formed, is particularly suitable for
  • the seed layer is applied to the optoelectronic semiconductor chip by one of the following materials on the outer surface of the optoelectronic semiconductor chip: steaming, Sputtering, electroless plating, electrochemical deposition. That is, in the case where the seed layer is formed on the outer surface of the optoelectronic semiconductor chip, that is, the seed layer is not exposed, for example, one of the above-mentioned production methods for forming the seed layer is used.
  • a passivation layer is locally removed on the outer surface of the optoelectronic semiconductor chip using a mask layer and the deposition of the seed layer is carried out using the same mask layer prior to the application of the seed layer.
  • the mask layer is applied to the passivation layer, for example.
  • a window can be produced in the mask layer, through which the passivation layer located below the mask layer in the region of the window is selectively removed.
  • a layer of the optoelectronic semiconductor chip is then exposed, via which the optoelectronic semiconductor chip can be electrically contacted. At this exposed outer surface of the
  • Seed layer for example, in the window of the mask layer
  • the contact layer sequence which can be applied by electroless deposition, are applied using the pre-existing mask layer.
  • the mask layer can be removed or remain as an additional passivation material in the optoelectronic semiconductor chip.
  • the seed layer is present in the optoelectronic semiconductor chip and the seed layer is exposed by locally removing material arranged above the seed layer.
  • an electrically insulating passivation layer is present on the outer surface of the optoelectronic semiconductor chip above the seed layer.
  • Contacting layer sequence is exposed.
  • the exposure of the seed layer may also be by alternative methods, such as by laser ablation without the use of a mask layer.
  • the seed layer In the case of a seed layer which is already present in the optoelectronic semiconductor chip, it is possible for the seed layer to be located below a semiconductor body of the semiconductor body
  • Semiconductor body comprises an active area. In active
  • the seed layer is integrated in the layer stack of the optoelectronic semiconductor chip and can be below the
  • a seed layer which is integrated in this way in the optoelectronic semiconductor chip, can there in addition to their function as seed layer for the formation of
  • Contact layer sequence further functions such as the function of an adhesion-promoting layer, a
  • Semiconductor chip can be used.
  • the seed layer prefferably be an electrically conductive layer which forms part of a current spreading layer of the optoelectronic layer
  • the seed layer is compared to methods with which the semiconductor body of the optoelectronic semiconductor chip is structured,
  • a mesa etching with hot acid which has a temperature of greater than 100 ° C.
  • phosphoric acid having a temperature of greater than 160 ° C, for example 170 ° C
  • the seed layer is resistant to this patterning process.
  • a seed layer formed with palladium has this etch resistance. With such a seed layer, it is possible to structure the semiconductor body completely wet-chemically.
  • the optoelectronic semiconductor chip has a
  • the current spreading layer is electrically connected to a p-type semiconductor region below the p-type
  • the current spreading layer is preferably connected in an electrically conductive manner to the seed layer and thus to the connection region produced by the method described here, so that contacting of the
  • the seed layer is part of a layer stack of the current spreading layer.
  • the current spreading layer is then formed in this case of at least two layers, of which the seed layer on the side facing the semiconductor body
  • the seed layer is covered on its side facing the semiconductor body by a barrier layer.
  • the seed layer is not on an outer surface of the
  • the barrier layer can prevent undesired diffusion processes between the mirror layer and the current spreading layer. That is, the barrier layer takes over
  • Mirror layer can then, for example, with a for
  • Migration prone material such as silver are formed. That is, the layer sequence under the semiconductor body of the optoelectronic semiconductor chip can then from the
  • Semiconductor body can be seen as follows: Semiconductor body, mirror layer, barrier layer, seed layer, further layers of the current spreading layer.
  • the current spreading layer on the outer surface of the current spreading layer on the outer surface of the current spreading layer
  • Seed layer is applied to the exposed area of the
  • the exposed area of the current spreading layer may then be formed by the barrier layer.
  • the seed layer does not extend below the semiconductor body, but is only selectively generated from the outside.
  • Seed layer can, for example, on the
  • the optoelectronic semiconductor chip comprises a through-connection which extends through the active region of the semiconductor body and a connection means with one
  • Semiconductor region of the semiconductor body is electrically connected.
  • the via then extends through the
  • Connecting means which is formed for example with a solder material, is electrically conductively connected via the plated-through hole to the n-conductive semiconductor region and serves to energize the semiconductor body from its n-conductive side.
  • the seed layer is part of the layer stack of
  • Semiconductor body of the optoelectronic semiconductor chip can, for example, laterally of the semiconductor body
  • the ⁇ be exposed.
  • the ⁇ may be exposed.
  • the ⁇ may be exposed.
  • the ⁇ may be exposed.
  • the ⁇ may be exposed.
  • the ⁇ may be exposed.
  • the current spreading layer can in this case be a barrier layer facing the semiconductor body, the seed layer, a current-carrying layer and a
  • Bonding layer include.
  • the adhesion-promoting layer is then the semiconductor body of the semiconductor chip
  • the barrier layer applied to the seed layer is characterized by good adhesion to dielectric layers and can
  • the metal with which the seed layer is formed to be etched selectively wet-chemically.
  • the barrier layer can be removed. If the barrier layer is formed with a metal prone to oxidation, for example, then the
  • Barrier layer preferably opened shortly before the deposition of the contact layer sequence.
  • the barrier layer may allow the use of cheaper, oxidation-prone metals for the seed layer.
  • FIG. 1 shows an optoelectronic semiconductor chip 100, on the outer surface 100a of which there is a connection region 70 which is provided with a method described here
  • the optoelectronic semiconductor chip 100 is, for example, a light-emitting diode chip.
  • the semiconductor chip 100 comprises a semiconductor body 1.
  • the semiconductor body 1 is based, for example, on a nitride-based
  • the semiconductor body 1 comprises an n-type
  • the optoelectronic semiconductor chip further comprises a mirror layer 2.
  • the mirror layer 2 is provided with a highly conductive and reflective metal such as
  • the mirror layer 2 is in electrically conductive contact with the p-type semiconductor region 13.
  • the semiconductor chip 100 further includes a
  • the current spreading layer 3 is arranged on the underside of the mirror layer 2 facing away from the semiconductor body 1 and extends in the lateral direction in a region in which the semiconductor body 1 is removed, for example, by a mesa etching.
  • the lateral direction is a direction to the
  • Growth direction of the semiconductor body is perpendicular.
  • the semiconductor chip 100 further includes a
  • Passivation layer 4 which electrically isolates the current spreading layer 3 from a connecting means 8, which may be, for example, a solder material.
  • the connecting means 8 is electrically conductively connected to the n-type semiconductor region 11 via a via 5, which may be formed with the same material as the connecting means 8.
  • the via 5 is electrically insulated laterally by the passivation layer 4 from the current spreading layer 3, the mirror layer 2, the p-type semiconductor region 13 and the active region 12.
  • the via 5 extends through the active region 12 to the n-type semiconductor region.
  • the semiconductor chip 100 further includes a carrier 9, which is connected via the connecting means 8 with the remaining components of the semiconductor chip.
  • a contact of the Semiconductor chips 100 can on the n-side, for example via the carrier 9, which is formed in this case electrically conductive.
  • An electrically insulating passivation layer 4 also extends along the flanks and the carrier 9
  • the passivation layer 4 is removed in places. For example, the
  • Passivation layer 4 which is formed with a dielectric material such as SiN or S1O2, are opened by means of a mask layer, not shown. In the opening is on the outer surface 100a the
  • the seed layer 6 is formed for example with palladium and has a
  • Contact layer sequence 7 applied which in the present case a nitride layer 71, a palladium layer 72 and a
  • Gold layer 73 includes. At the seed layer 6 side facing away from the contact layer sequence 7, the
  • Contact surface 7a is for wire bonding of
  • the seed layer 6 and the contact layer sequence 7 with the contact surface 7a form the connection region 70, which is produced by means of a method described here.
  • the optoelectronic semiconductor chip 100 is manufactured by means of two separate lithographic masks for structuring the mirror layer 2 and the current spreading layer 3.
  • the seed layer 6 is deposited after the opening of the dielectric passivation layer 4 and consists in the present case of a thin palladium layer.
  • FIG. 2 shows an optoelectronic semiconductor chip 100, in which the connection region 70 is produced by means of a method described here, wherein the seed layer 6 is already in the semiconductor chip 100 and is exposed before the application of the contact layer sequence 7. Also the
  • Optoelectronic semiconductor chip 100 of FIG. 2 is manufactured with two separate lithographic masks for structuring the mirror layer 2 and the current spreading layer 3.
  • the seed layer 6 is part of the current spreading layer.
  • the current spreading layer comprises a
  • Adhesive layer 31 which adjoins the passivation layer 4 and an adhesion to the passivation layer 4
  • the adhesion promoting layer 31 may
  • the current spreading layer 3 further comprises the following materials: titanium, chromium, aluminum, ZnO, ITO or other TCO (Transparent Conductive Oxide) materials.
  • the current spreading layer 3 further comprises the following materials: titanium, chromium, aluminum, ZnO, ITO or other TCO (Transparent Conductive Oxide) materials.
  • the Current-carrying layer 32 may be formed, for example, with one of the following materials: gold, aluminum, copper.
  • the current-carrying layer 32 follows the seed layer 6, which may be formed, for example, with palladium, nickel, iron, rhodium, cobalt or gold.
  • the barrier layer 33 is applied, which is formed for example with TiWN.
  • Barrier layer 33 has good adhesion to dielectric layers and can be etched selectively wet-chemically, for example, into palladium.
  • a barrier layer with TiWN is resistant to hot phosphoric acid, so that it is not attacked during a mesa etching to pattern the semiconductor body 1.
  • the barrier layer 33 forms a diffusion barrier between the mirror layer 2 and the remaining layers of the current spreading layer 3.
  • Seed layer 6 is used, then the formation of a
  • Nickel oxide layer containing an autocatalytic reaction Nickel oxide layer containing an autocatalytic reaction
  • Current spreading layer 3 is TiWN as the barrier layer 33,
  • Adhesive layer 31 The layer stack for forming the current spreading layer 3, as described in connection with FIG. 2, can also be used in the exemplary embodiment of FIG. 1, wherein the seed layer 6 is then not arranged in the layer stack of the current spreading layer 3 and the
  • Barrier layer 33 follows directly.
  • the barrier layer can be palladium-activated by a suitable chemical process.
  • the mirror layer 2 and the current spreading layer 3 in this embodiment are structured in common via a single lithographic mask.
  • the mirror layer 2 the
  • connection area 70 the connection area 70
  • Barrier layer 33 which is formed with TiWN, as special advantageous since it can be etched wet-chemically selectively to a seed layer 6, which is formed for example with palladium.
  • a method for producing a connection region 70, as described here, can also be used for other optoelectronic semiconductor chips, in which the connection region 70 is applied directly to the semiconductor body 1, for example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Anschlussbereichs (70) eines optoelektronischen Halbleiterchips (100) mit den folgenden Schritten angegeben: Bereitstellen eines optoelektronischen Halbleiterchips (100), Ausbilden oder Freilegen einer Saatschicht (6) an einer Außenfläche (100a) des optoelektronischen Halbleiterchips (100), und stromloses Abscheiden einer Kontaktschichtenfolge (7) auf der Saatschicht (6), wobei die Saatschicht (6) mit einem Metall gebildet ist, welches das stromlose Abscheiden von Nickel auf der Saatschicht (6) ermöglicht, die Kontaktschichtenfolge (7) als erste, der Saatschicht (6) zugewandte Schicht eine Nickelschicht (71) umfasst, und die Kontaktschichtenfolge (7) an ihrer der Saatschicht (6) abgewandten Seite eine Kontaktfläche (7a) aufweist, über die der optoelektronische Halbleiterchip (100) elektrisch kontaktierbar ist.

Description

Beschreibung
Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
Es wird ein Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips angegeben. Die
Druckschrift WO 2010/012267 AI beschreibt ein Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips.
Eine zu lösende Aufgabe besteht darin, ein Verfahren
anzugeben, mit dem ein Anschlussbereich eines
optoelektronischen Halbleiterchips hergestellt werden kann, der sich durch eine besonders gute Korrosionsbeständigkeit aus zeichnet .
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips wird zunächst ein optoelektronischer
Halbleiterchip bereitgestellt. Der optoelektronische
Halbleiterchip liegt dabei beispielsweise im Waferverbund vor. Das heißt, es kann eine Vielzahl optoelektronischer Halbleiterchips bereitgestellt werden, wobei mittels des Verfahrens für jeden Halbleiterchip des Waferverbunds jeweils zumindest ein Anschlussbereich hergestellt wird.
Bei dem optoelektronischen Halbleiterchip handelt es sich beispielsweise um einen Leuchtdiodenchip. Der
optoelektronische Halbleiterchip kann dafür eingerichtet sein, im Betrieb elektromagnetische Strahlung aus dem
Spektralbereich von UV-Strahlung bis Infrarotstrahlung zu erzeugen. Der optoelektronische Halbleiterchip weist dafür einen Halbleiterkörper auf, der zum Beispiel auf einem III-V- Verbindungshalbleitermaterial basiert .
Ein III-V-Verbindungshalbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise B, AI, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise N, P, As, auf. Insbesondere umfasst der
Begriff "III-V-Verbindungshalbleitermaterial" die Gruppe der binären, ternären oder quaternären Verbindungen, die
wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter . Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen.
Insbesondere kann der Halbleiterkörper auf einem Nitrid- Verbindungshalbleitermaterial basierend sein. "Auf Nitrid- Verbindungshalbleitermaterial basierend" bedeutet im
vorliegenden Zusammenhang, dass der Halbleiterkörper oder zumindest ein Teil davon, besonders bevorzugt zumindest eine aktive Zone und/oder ein Aufwachssubstratwafer, ein Nitrid- Verbindungshalbleitermaterial, vorzugsweise AlnGamIn]__n_mN aufweist oder aus diesem besteht, wobei 0 ^ n < 1, 0 ^ m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Gemäß zumindest einer Ausführungsform des Verfahrens wird an einer Außenfläche des optoelektronischen Halbleiterchips eine Saatschicht ausgebildet oder freigelegt. Das heißt, in einem bestimmten, begrenzten Bereich der Außenfläche des
optoelektronischen Halbleiterchips erfolgt das Anbringen oder das Freilegen einer Saatschicht.
Wird die Saatschicht an der Außenfläche des
optoelektronischen Halbleiterchips ausgebildet, so wird beispielsweise Material, das die Saatschicht bildet, an der
Außenfläche des optoelektronischen Halbleiterchips auf diesen aufgebracht .
Wird die Saatschicht an einer Außenfläche des
optoelektronischen Halbleiterchips freigelegt, so ist die Saatschicht bereits im optoelektronischen Halbleiterchip vorhanden und durch Entfernen von Material über der
Saatschicht wird die Saatschicht freigelegt, so dass sie an der Außenfläche des optoelektronischen Halbleiterchips frei zugänglich ist.
In beiden Fällen, also beim Ausbilden und beim Freilegen der Saatschicht, ist die Saatschicht nach dem Ausbilden oder Freilegen an der Außenfläche des optoelektronischen
Halbleiterchips frei zugänglich. Die Saatschicht dient dann als Startschicht zum Ausbilden des Anschlussbereichs an der Saatschicht .
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips erfolgt nach dem Ausbilden oder Freilegen der Saatschicht ein stromloses Abscheiden einer
Kontaktschichtenfolge auf der Saatschicht. Die Kontaktschichtenfolge umfasst wenigstens zwei Schichten, die mit voneinander unterschiedlichen Materialien, insbesondere mit voneinander unterschiedlichen Metallen gebildet sind. Die Kontaktschichtenfolge wird zumindest zum Teil stromlos abgeschieden. Das heißt, zumindest eine Schicht der
Kontaktschichtenfolge, insbesondere alle Schichten der
Kontaktschichtenfolge, werden durch stromloses Abscheiden auf die Saatschicht aufgebracht. Das Abscheiden der
Kontaktschichtenfolge erfolgt stromlos, das heißt ohne
Anlegen eines Außenstroms. Reduktionsmittel und
Oxidationsmittel liegen dabei in einer Lösung vor, so dass das Abscheiden durch eine Redox-Reaktion unterschiedlich edler Metalle erfolgt. Gemäß zumindest einer Ausführungsform des Verfahrens ist die Saatschicht mit einem Metall gebildet, welches das stromlose Abscheiden von Nickel auf der Saatschicht ermöglicht. Das heißt, die Saatschicht ermöglicht insbesondere eine
autokatalytische Abscheidung von Nickel. Die Saatschicht bietet dabei gute Starteigenschaften für die autokatalytische NickelabScheidung .
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die Kontaktschichtenfolge als erste, der Saatschicht
zugewandte Schicht, eine Nickelschicht. Das heißt, die
Kontaktschichtenfolge umfasst wenigstens eine Nickelschicht, die Nickelschicht grenzt direkt an die Saatschicht und wird beispielsweise durch ein autokatalytisches Abscheideverfahren auf die Saatschicht aufgebracht.
Gemäß zumindest einer Ausführungsform des Verfahrens weist die Kontaktschichtenfolge an ihrer der Saatschicht
abgewandten Seite eine Kontaktfläche auf, über die der optoelektronische Halbleiterchip elektrisch kontaktierbar ist. Das heißt, die Kontaktschichtenfolge wird an ihrer der Saatschicht abgewandten Seite von einer Kontaktfläche
abgeschlossen, an der ein elektrischer Kontakt zum
Halbleiterchip hergestellt werden kann. Über die
Kontaktfläche kann elektrischer Strom durch die
Kontaktschichtenfolge hindurch in den optoelektronischen Halbleiterchip eingeprägt werden und dort beispielsweise die Erzeugung von elektromagnetischer Strahlung anregen.
Der Anschlussbereich des optoelektronischen Halbleiterchips ist durch die Saatschicht, die Kontaktschichtenfolge und die Kontaktschichtenfolge abschließende Kontaktfläche gebildet. Die Kontaktfläche ist dabei durch eine Außenfläche der äußersten Schicht der Kontaktschichtenfolge gebildet, die der Saatschicht abgewandt liegt.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips umfasst das Verfahren die folgenden Schritte:
Bereitstellen eines optoelektronischen Halbleiterchips,
Ausbilden oder Freilegen einer Saatschicht an einer Außenfläche des optoelektronischen Halbleiterchips, und
stromloses Abscheiden einer Kontaktschichtenfolge auf der Saatschicht, wobei
die Saatschicht mit einem Metall gebildet ist, welches das stromlose Abscheiden von Nickel auf der Saatschicht ermöglicht,
die Kontaktschichtenfolge als erste, der Saatschicht zugewandte Schicht eine Nickelschicht umfasst, und
die Kontaktschichtenfolge an ihrer der Saatschicht abgewandten Seite eine Kontaktfläche aufweist, über die der optoelektronische Halbleiterchip elektrisch kontaktierbar ist .
Dem hier beschriebenen Verfahren liegen dabei unter anderem die folgenden Überlegungen zugrunde: Für die elektrische
Kontaktierung von optoelektronischen Halbleiterchips erweist es sich als vorteilhaft, metallische Kontaktflächen zu verwenden. Beispielsweise auf einer Strahlungsemissionsseite des optoelektronischen Halbleiterchips werden dazu
Anschlussbereiche (englisch: Pads) ausgebildet, die lokal stark begrenzt sind, da die Emissionsfläche des
Halbleiterchips möglichst groß im Vergleich zur
Anschlussfläche sein soll, damit möglichst viel
elektromagnetische Strahlung den optoelektronischen
Halbleiterchip verlassen kann. An diese Anschlussbereiche werden hohe Ansprüche hinsichtlich ihrer Haftung an den optoelektronischen Halbleiterchip, ihrer Alterungsstabilität, ihrer Verbindbarkeit sowie ihres Übergangswiderstands
gestellt. Aufgrund der vorteilhaften hohen
Alterungsstabilität werden besonders bevorzugt Edelmetalle wie Gold oder Platin zur Bildung der Anschlussbereiche eingesetzt. Diese teuren Materialien können oft aber nur teilweise genutzt werden, da der Anschlussbereich zunächst großflächig ausgebildet wird, zum Beispiel durch Sputtern oder Dampfen, und anschließend durch einen
Strukturierungsschritt zumindest zum Teil wieder entfernt wird. Dadurch entstehen hohe Kosten.
Mit dem hier beschriebenen Verfahren ist es möglich, den Anschlussbereich durch stromloses Abscheiden gezielt nur dort am optoelektronischen Halbleiterchip auszubilden, wo er im fertiggestellten optoelektronischen Halbleiterchip verbleibt. Dadurch ist es möglich, die Materialkosten zu senken. Bei dem hier beschriebenen Verfahren kommt zur Bildung des Anschlussbereichs ein stromloses Abscheideverfahren zur Verwendung. Ein Anschlussbereich, der mit diesem Verfahren hergestellt ist, zeichnet sich durch seine gute
Korrosionsbeständigkeit aus. Ferner zeichnet sich ein
Anschlussbereich, der durch das stromlose Abscheideverfahren hergestellt ist, durch eine hohe Schichtkonformität der Schichten der Kontaktschichtenfolge und eine hohe
Schichtqualität dieser Schichten aus. Beim stromlosen
Abscheideverfahren liegen die Reduktionsmittel und die
Oxidationsmittel im Beschichtungsbad in Lösung vor.
Beim hier beschriebenen Verfahren findet eine Saatschicht Verwendung, welche das stromlose Abscheiden von Nickel ermöglicht .
Mit dem hier beschriebenen Verfahren kann der
Anschlussbereich direkt auf den Halbleiterkörper aufgebracht werden. Darüber hinaus ist es möglich, dass der
Anschlussbereich lateral beabstandet zum Halbleiterkörper angeordnet wird.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Saatschicht mit einem der folgenden Metalle gebildet oder besteht aus einem der folgenden Metalle: Nickel, Rhodium, Palladium, Kobalt, Eisen, Gold. Insbesondere Nickel und
Palladium eignen sich dabei besonders gut, um das stromlose Abscheiden einer Nickelschicht auf der Saatschicht zu
ermöglichen.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Kontaktschichtenfolge durch die folgende Abfolge von Metallen gebildet oder besteht aus der folgenden Abfolge von Metallen: Nickel, Palladium, Gold. Das heißt, die Kontaktschichtenfolge umfasst beispielsweise eine Nickelschicht, eine
Palladiumschicht und eine Goldschicht. Die Nickelschicht ist dabei diejenige Schicht, welche der Saatschicht direkt nachfolgt und welche direkt an die Saatschicht grenzt. Die Palladiumschicht kann unmittelbar auf die Nickelschicht aufgebracht sein und an der der Saatschicht abgewandten Seite der Nickelschicht direkt an die Nickelschicht grenzen. Die Goldschicht wiederum kann direkt auf die Palladiumschicht aufgebracht sein und an der der Nickelschicht abgewandten Seite der Palladiumschicht direkt an die Palladiumschicht grenzen. Die der Palladiumschicht abgewandte Außenfläche der Goldschicht bildet dann die Kontaktfläche des
Anschlussbereichs aus.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Kontaktfläche drahtkontaktierbar ausgebildet. Das heißt, die Kontaktfläche kann durch einen Drahtkontaktierungsprozess , also beispielsweise durch Wirebonding, kontaktiert werden. Der Draht kann dabei mit Gold oder Aluminium gebildet sein. Eine Kontaktfläche, die durch die Außenfläche einer
Goldschicht gebildet ist, eignet sich besonders gut zur
Drahtkontaktierung . Ferner ist es möglich, dass die
Kontaktfläche auch zur Kontaktierung durch Löten und Kleben geeignet ist. Auch hierfür eignet sich eine Kontaktfläche, die durch die Außenfläche einer Goldschicht gebildet ist, besonders gut. Gemäß zumindest einer Ausführungsform des Verfahrens wird die Saatschicht durch eines der folgenden Materialien an der Außenfläche des optoelektronischen Halbleiterchips auf den optoelektronischen Halbleiterchip aufgebracht: Dampfen, Sputtern, stromloses Abscheiden, elektrochemisches Abscheiden. Das heißt, für den Fall, dass die Saatschicht an der Außenfläche des optoelektronischen Halbleiterchips ausgebildet wird, die Saatschicht also nicht freigelegt wird, findet zum Beispiel eine der genannten Herstellungsmethoden zur Bildung der Saatschicht Verwendung.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Aufbringen der Saatschicht eine Passivierungsschicht an der Außenfläche des optoelektronischen Halbleiterchips unter Verwendung einer Maskenschicht stellenweise entfernt und das Abscheiden der Saatschicht erfolgt unter Verwendung derselben Maskenschicht. Die Maskenschicht wird beispielsweise auf die Passivierungsschicht aufgebracht. Zum Beispiel mittels eines lithographischen Verfahrens kann in der Maskenschicht ein Fenster erzeugt werden, durch das hindurch die unter der Maskenschicht liegende Passivierungsschicht im Bereich des Fensters selektiv entfernt wird. Es liegt dann eine Schicht des optoelektronischen Halbleiterchips frei, über die der optoelektronische Halbleiterchip elektrisch kontaktiert werden kann. An dieser freiliegenden Außenfläche des
optoelektronischen Halbleiterchips kann dann unter der
Verwendung der gleichen Maske, mit der die
Passivierungsschicht erzeugt wurde, ein Abscheiden der
Saatschicht zum Beispiel im Fenster der Maskenschicht
erfolgen. Dieses Abscheiden kann dann durch Dampfen,
Sputtern, stromloses Abscheiden oder elektrochemisches
Abscheiden erfolgen. Zusätzlich ist es möglich, dass auch die nachfolgenden
Schichten der Kontaktschichtenfolge, die durch stromloses Abscheiden aufgebracht werden können, unter Verwendung der bereits vorhandenen Maskenschicht aufgebracht werden. Die Maskenschicht kann schließlich entfernt werden oder als zusätzliches Passivierungsmaterial im optoelektronischen Halbleiterchip verbleiben. Gemäß zumindest einer Ausführungsform des Verfahrens ist die Saatschicht im optoelektronischen Halbleiterchip vorhanden und die Saatschicht wird durch stellenweises Entfernen von über der Saatschicht angeordnetem Material freigelegt.
Beispielsweise ist über der Saatschicht eine elektrisch isolierende Passivierungsschicht an der Außenfläche des optoelektronischen Halbleiterchips vorhanden. Wiederum mit Hilfe einer Maskentechnik, bei der die Maskenschicht
beispielsweise lithographisch strukturiert wird, erfolgt ein selektives Entfernen der Passivierungsschicht, so dass die Saatschicht für das stromlose Abscheiden der
Kontaktierungsschichtenfolge freigelegt wird. Das Freilegen der Saatschicht kann jedoch auch durch alternative Verfahren, wie beispielsweise durch Laserablation ohne Verwendung einer Maskenschicht erfolgen.
Bei einer Saatschicht, die bereits im optoelektronischen Halbleiterchip vorhanden ist, ist es möglich, dass sich die Saatschicht unterhalb eines Halbleiterkörpers des
optoelektronischen Halbleiterchips erstreckt, wobei der
Halbleiterkörper einen aktiven Bereich umfasst. Im aktiven
Bereich wird beispielsweise im Betrieb des optoelektronischen Halbleiterchips elektromagnetische Strahlung erzeugt. Die Saatschicht ist in den Schichtenstapel des optoelektronischen Halbleiterchips integriert und kann sich unterhalb des
Halbleiterkörpers, beispielsweise an einer dem
Halbleiterkörper abgewandten Unterseite einer Spiegelschicht, erstrecken. Eine Saatschicht, die auf diese Weise in den optoelektronischen Halbleiterchip integriert ist, kann dort neben ihrer Funktion als Saatschicht zur Ausbildung der
Kontaktschichtenfolge weitere Funktionen wie beispielsweise die Funktion einer haftvermittelnden Schicht, einer
Diffusionsbarriere oder einer stromleitenden Schicht
wahrnehmen. Auf diese Weise kann die Saatschicht für
zumindest zwei Funktionen im optoelektronischen
Halbleiterchip genutzt werden.
Insbesondere ist es möglich, dass es sich bei der Saatschicht um eine elektrisch leitende Schicht handelt, die Teil einer Stromaufweitungsschicht des optoelektronischen
Halbleiterchips sein kann. Bevorzugt ist die Saatschicht gegenüber Verfahren, mit denen der Halbleiterkörper des optoelektronischen Halbleiterchips strukturiert wird,
beständig. Beispielsweise erfolgt zur Strukturierung des
Halbleiterkörpers des optoelektronischen Halbleiterchips ein Mesa-Ätzen mit heißer Säure, die eine Temperatur von größer 100 °C aufweist. Insbesondere kann Phosphorsäure, die eine Temperatur von größer 160 °C, beispielsweise 170 °C aufweist, zum Einsatz kommen. Die Saatschicht ist dabei gegenüber diesem Strukturierungsverfahren beständig. Insbesondere eine Saatschicht, die mit Palladium gebildet ist, weist diese Ätz- Beständigkeit auf. Mit einer solchen Saatschicht ist es möglich, den Halbleiterkörper vollständig nasschemisch zu strukturieren.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der optoelektronische Halbleiterchip eine
Stromaufweitungsschicht auf, die sich unterhalb des
Halbleiterkörpers erstreckt. Beispielsweise verläuft die Stromaufweitungsschicht elektrisch verbunden mit einem p- leitenden Halbleiterbereich unterhalb des p-leitenden
Halbleiterbereichs des Halbleiterkörpers. Die Stromaufweitungsschicht ist dabei vorzugsweise mit der Saatschicht und damit mit dem durch das hier beschriebene Verfahren hergestellten Anschlussbereich elektrisch leitend verbunden, so dass durch eine Kontaktierung des
optoelektronischen Halbleiterchips am Anschlussbereich über die Stromaufweitungsschicht eine Kontaktierung des
optoelektronischen Halbleiterchips erfolgen kann. Dabei ist es insbesondere möglich, dass die Saatschicht Teil eines Schichtenstapels der Stromaufweitungsschicht ist. Die Stromaufweitungsschicht ist dann in diesem Fall aus zumindest zwei Schichten gebildet, von denen die Saatschicht an der dem Halbleiterkörper zugewandten Seite der
Stromaufweitungsschicht ausgebildet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Saatschicht an ihrer dem Halbleiterkörper zugewandten Seite von einer Barriereschicht bedeckt. In diesem Fall ist die Saatschicht nicht an einer Außenfläche der
Stromaufweitungsschicht ausgebildet, sondern sie bildet eine der inneren Schichten der Stromaufweitungsschicht aus. Die Barriereschicht kann dabei unerwünschte Diffusionsvorgänge zwischen der Spiegelschicht und der Stromaufweitungsschicht verhindern. Das heißt, die Barriereschicht übernimmt die
Funktion einer Diffusionsbarriere zwischen der Spiegelschicht und zumindest Teilen der Stromaufweitungsschicht . Die
Spiegelschicht kann dann beispielsweise mit einem zur
Migration neigenden Material wie Silber ausgebildet werden. Das heißt, die Schichtabfolge unter dem Halbleiterkörper des optoelektronischen Halbleiterchips kann dann vom
Halbleiterkörper aus gesehen wie folgt sein: Halbleiterkörper, Spiegelschicht, Barriereschicht, Saatschicht, weitere Schichten der Stromaufweitungsschicht .
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Stromaufweitungsschicht an der Außenfläche des
optoelektronischen Halbleiterchips freigelegt und die
Saatschicht wird auf den freigelegten Bereich der
Stromaufweitungsschicht aufgebracht. Beispielsweise kann der freigelegte Bereich der Stromaufweitungsschicht dann durch die Barriereschicht gebildet sein. In diesem Fall verläuft die Saatschicht nicht unterhalb des Halbleiterkörpers, sondern wird lediglich selektiv von außen erzeugt. Die
Saatschicht kann dabei beispielsweise auf die
Barriereschicht, die zwischen Spiegelschicht und den
verbleibenden Schichten der Stromaufweitungsschicht
angeordnet ist, aufgebracht werden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst der optoelektronische Halbleiterchip eine Durchkontaktierung, die sich durch den aktiven Bereich des Halbleiterkörpers erstreckt, und ein Verbindungsmittel mit einem
Halbleiterbereich des Halbleiterkörpers elektrisch leitend verbunden ist. Die Durchkontaktierung erstreckt sich dann durch die
Stromaufweitungsschicht , die Spiegelschicht, den p-leitenden Bereich und den aktiven Bereich des Halbleiterkörpers in den n-leitenden Bereich des Halbleiterkörpers hinein. Das
Verbindungsmittel, das zum Beispiel mit einem Lotmaterial gebildet ist, ist über die Durchkontaktierung mit dem n- leitenden Halbleiterbereich elektrisch leitend verbunden und dient zur Bestromung des Halbleiterkörpers von seiner n- leitenden Seite her. Gemäß zumindest einer Ausführungsform des Verfahrens ist die Saatschicht Teil des Schichtenstapels der
Stromaufweitungsschicht des optoelektronischen
Halbleiterchips. Die Stromaufweitungsschicht und damit auch die Saatschicht erstrecken sich unterhalb des
Halbleiterkörpers des optoelektronischen Halbleiterchips und können beispielsweise seitlich des Halbleiterkörpers
freigelegt werden. Beispielsweise erstreckt sich die
Stromaufweitungsschicht über zumindest 90% der
Querschnittsfläche oder über die gesamte Querschnittsfläche des Halbleiterchips. Die Stromaufweitungsschicht kann dabei eine dem Halbleiterkörper zugewandte Barriereschicht, die Saatschicht, eine stromtragende Schicht und eine
Haftvermittlungsschicht umfassen. Die Haftvermittlungsschicht ist dem Halbleiterkörper des Halbleiterchips dann
stellenweise abgewandt. Die Barriereschicht, die auf die Saatschicht aufgebracht ist, zeichnet sich durch eine gute Haftung zu dielektrischen Schichten aus und kann
beispielsweise zum Metall, mit dem die Saatschicht gebildet ist, selektiv nasschemisch geätzt werden.
Vor der Herstellung des Anschlussbereichs wird die
Saatschicht freigelegt, wobei die Barriereschicht entfernt werden kann. Ist die Barriereschicht mit einem beispielsweise zur Oxidation neigenden Metall gebildet, so wird die
Barriereschicht vorzugsweise zeitnah vor dem Abscheiden der Kontaktschichtenfolge geöffnet. Auf diese Weise kann die Barriereschicht die Verwendung billigerer, zur Oxidation neigender Metalle für die Saatschicht ermöglichen.
Beispielsweise kann für die Saatschicht dann Nickel anstelle des teuren Palladiums Verwendung finden. Im Folgenden wird das hier beschriebene Verfahren anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert . Die Figuren 1, 2 und 3 zeigen mittels eines hier
beschriebenen Verfahrens hergestellte optoelektronische
Halbleiterchips in schematischen Schnittdarstellungen.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Die Figur 1 zeigt einen optoelektronischen Halbleiterchip 100, an dessen Außenfläche 100a sich ein Anschlussbereich 70 befindet, der mit einem hier beschriebenen Verfahren
hergestellt ist. Der optoelektronische Halbleiterchip 100 ist beispielsweise ein Leuchtdiodenchip. Der Halbleiterchip 100 umfasst einen Halbleiterkörper 1. Der Halbleiterkörper 1 basiert beispielsweise auf einem Nitrid-basierten
Verbindungshalbleitermaterial .
Der Halbleiterkörper 1 umfasst einen n-leitenden
Halbleiterbereich 11, einen aktiven Bereich 12 und einen p- leitenden Halbleiterbereich 13. Im aktiven Bereich 12 wird im Betrieb des Halbleiterchips 100 elektromagnetische Strahlung beispielsweise aus dem Spektralbereich von sichtbarem Licht erzeugt . Der optoelektronische Halbleiterchip umfasst ferner eine Spiegelschicht 2. Die Spiegelschicht 2 ist mit einem gut leitenden und reflektierenden Metall wie beispielsweise
Silber gebildet. Die Spiegelschicht 2 steht in elektrisch leitendem Kontakt zum p-leitenden Halbleiterbereich 13.
Der Halbleiterchip 100 umfasst weiter eine
Stromaufweitungsschicht 3. Die StromaufWeitungsschicht 3 ist an der dem Halbleiterkörper 1 abgewandten Unterseite der Spiegelschicht 2 angeordnet und erstreckt sich in lateraler Richtung in einem Bereich, in dem der Halbleiterkörper 1 beispielsweise durch eine Mesa-Ätzung entfernt ist. Die laterale Richtung ist dabei eine Richtung, die zur
Wachstumsrichtung des Halbleiterkörpers senkrecht verläuft.
Der Halbleiterchip 100 umfasst weiter eine
Passivierungsschicht 4, welche die Stromaufweitungsschicht 3 von einem Verbindungsmittel 8, bei dem es sich beispielsweise um ein Lotmaterial handeln kann, elektrisch isoliert. Das Verbindungsmittel 8 ist über eine Durchkontaktierung 5, die mit dem gleichen Material wie das Verbindungsmittel 8 gebildet sein kann, elektrisch leitend mit dem n-leitenden Halbleiterbereich 11 verbunden. Die Durchkontaktierung 5 ist dabei seitlich durch die Passivierungsschicht 4 von der Stromaufweitungsschicht 3, der Spiegelschicht 2, dem p- leitenden Halbleiterbereich 13 und dem aktiven Bereich 12 elektrisch isoliert. Die Durchkontaktierung 5 erstreckt sich durch den aktiven Bereich 12 hindurch bis zum n-leitenden Halbleiterbereich .
Der Halbleiterchip 100 umfasst weiter einen Träger 9, der über das Verbindungsmittel 8 mit den übrigen Komponenten des Halbleiterchips verbunden ist. Eine Kontaktierung des Halbleiterchips 100 kann n-seitig beispielsweise über den Träger 9 erfolgen, der in diesem Fall elektrisch leitend ausgebildet ist. Eine elektrisch isolierende Passivierungsschicht 4 erstreckt sich auch entlang der Flanken und der dem Träger 9
abgewandten Oberseite des Halbleiterkörpers 1, die vorliegend eine Aufrauung aufweist. In einem Randbereich des Halbleiterchips lateral beabstandet zum Halbleiterkörper 100 ist die Passivierungsschicht 4 stellenweise entfernt. Beispielsweise kann die
Passivierungsschicht 4, die mit einem dielektrischen Material wie beispielsweise SiN oder S1O2 gebildet ist, mittels einer nicht dargestellten Maskenschicht geöffnet werden. In der Öffnung ist an der Außenfläche 100a die
Stromaufweitungsschicht 3 freigelegt. Auf die
Stromaufweitungsschicht 3 wird eine Saatschicht 6
beispielsweise durch Sputtern abgeschieden. Die Saatschicht 6 ist beispielsweise mit Palladium gebildet und weist eine
Dicke von wenigstens 20 nm und höchstens 100 nm auf. Auf die Saatschicht 6 wird durch stromloses Abscheiden die
Kontaktschichtenfolge 7 aufgebracht, die vorliegend eine Nitridschicht 71, eine Palladiumschicht 72 und eine
Goldschicht 73 umfasst. An der der Saatschicht 6 abgewandten Seite der Kontaktschichtenfolge 7 weist die
Kontaktschichtenfolge 7 die Kontaktfläche 7a auf, die durch eine Außenfläche der Goldschicht 73 gebildet ist. Die
Kontaktfläche 7a ist zur Drahtkontaktierung des
optoelektronischen Halbleiterchips geeignet. Die Saatschicht 6 und die Kontaktschichtenfolge 7 mit der Kontaktfläche 7a bilden den Anschlussbereich 70 aus, der mittels eines hier beschriebenen Verfahrens hergestellt ist. Der optoelektronische Halbleiterchip 100 ist mittels zwei separater lithographischer Masken zur Strukturierung der Spiegelschicht 2 und der Stromaufweitungsschicht 3 gefertigt. Die Saatschicht 6 wird nach dem Öffnen der dielektrischen Passivierungsschicht 4 deponiert und besteht vorliegend aus einer dünnen Palladiumschicht.
Im Unterschied zum Ausführungsbeispiel der Figur 1 zeigt die Figur 2 einen optoelektronischen Halbleiterchip 100, bei dem der Anschlussbereich 70 mittels eines hier beschriebenen Verfahrens hergestellt ist, wobei sich die Saatschicht 6 bereits im Halbleiterchip 100 befindet und vor dem Aufbringen der Kontaktschichtenfolge 7 freigelegt wird. Auch der
optoelektronische Halbleiterchip 100 der Figur 2 ist mit zwei separaten lithographischen Masken zur Strukturierung der Spiegelschicht 2 und der Stromaufweitungsschicht 3 gefertigt. Die Saatschicht 6 ist Teil der Stromaufweitungsschicht .
Beispielsweise umfasst die Stromaufweitungsschicht eine
Haftvermittlungsschicht 31, die an die Passivierungsschicht 4 grenzt und eine Haftung zur Passivierungsschicht 4
vermittelt. Die Haftvermittlungsschicht 31 kann
beispielsweise mit einem der folgenden Materialien gebildet sein: Titan, Chrom, Aluminium, ZnO, ITO oder anderen TCO (Transparent Conductive Oxide) Materialien. Die Stromaufweitungsschicht 3 umfasst weiter die
stromtragende Schicht 32, über die die eigentliche
Stromleitung in der Stromaufweitungsschicht 3 erfolgt. Die stromtragende Schicht 32 kann beispielsweise mit einem der folgenden Materialien gebildet sein: Gold, Aluminium, Kupfer.
Der stromtragenden Schicht 32 folgt die Saatschicht 6 nach, die beispielsweise mit Palladium, Nickel, Eisen, Rhodium, Kobalt oder Gold gebildet sein kann.
Auf die Saatschicht 6 ist die Barriereschicht 33 aufgebracht, die beispielsweise mit TiWN gebildet ist. Eine solche
Barriereschicht 33 weist eine gute Haftung zu dielektrischen Schichten auf und kann beispielsweise zu Palladium selektiv nasschemisch geätzt werden. Zudem ist eine Barriereschicht mit TiWN gegen heiße Phosphorsäure beständig, so dass sie bei einer Mesa-Ätzung zur Strukturierung des Halbleiterkörpers 1 nicht angegriffen wird. Die Barriereschicht 33 bildet eine Diffusionsbarriere zwischen der Spiegelschicht 2 und den verbleibenden Schichten der StromaufWeitungsschicht 3 aus.
Kommt anstelle von Palladium Nickel zur Ausbildung der
Saatschicht 6 zum Einsatz, so kann die Ausbildung einer
Nickeloxidschicht, die einen autokatalytischen
Nickelabscheideprozess verhindern würde, durch zeitnahes Öffnen der Barriereschicht 33 über der Saatschicht und dem Starten des stromlosen Abscheideprozesses ausreichend
unterdrückt werden. Dies ermöglicht, für die Saatschicht 6 anstelle des relativ teuren Palladiums das billigere Nickel zu verwenden.
Eine beispielhafte Schichtenfolge für die
Stromaufweitungsschicht 3 ist TiWN als Barriereschicht 33,
Palladium oder Nickel als Saatschicht 6, Gold zur Bildung der stromtragenden Schicht 32 und Titan zur Bildung der
Haftvermittlungsschicht 31. Der Schichtenstapel zur Bildung der StromaufWeitungsschicht 3, wie er in Verbindung mit der Figur 2 beschrieben ist, kann auch beim Ausführungsbeispiel der Figur 1 Verwendung finden, wobei die Saatschicht 6 dann nicht im Schichtenstapel der Stromaufweitungsschicht 3 angeordnet ist und der
stromtragenden Schicht 32 an ihrer der
Haftvermittlungsschicht 31 abgewandten Seite die
Barriereschicht 33 direkt nachfolgt. Die Barriereschicht kann in diesem Fall durch einen geeigneten chemischen Prozess Palladium-aktiviert werden.
In Verbindung mit der Figur 3 ist ein weiteres
Ausführungsbeispiel eines hier beschriebenen
optoelektronischen Halbleiterchips näher erläutert. Im
Unterschied zum Ausführungsbeispiel der Figur 2 sind die Spiegelschicht 2 und die Stromaufweitungsschicht 3 bei diesem Ausführungsbeispiel über eine einzige lithographische Maske gemeinsam strukturiert. Die Spiegelschicht 2, die
beispielsweise mit korrosionsanfälligem Silber gebildet ist, wird erst nachträglich zum Beispiel durch einen
nasschemischen Ätzschritt hinter die Mesakante, also die seitliche Begrenzungsfläche des Halbleiterkörpers 1 gezogen. Die seitliche Kapselung des Silberspiegels erfolgt mit der Passivierungsschicht 4 von dem n-leitenden Halbleiterbereich 11 des Halbleiterchips 100 her. Die Stromaufweitungsschicht 3 mit der Saatschicht 6 kann wie in Verbindung mit der Figur 2 beschrieben ausgebildet sein. Zur Ausbildung des Anschlussbereichs 70 werden die
Passivierungsschicht 4 sowie die Barriereschicht 33 über der Saatschicht 6 entfernt. Dabei erweist sich eine
Barriereschicht 33, die mit TiWN gebildet ist, als besonders vorteilhaft, da sie selektiv zu einer Saatschicht 6, die beispielsweise mit Palladium gebildet ist, nasschemisch geätzt werden kann. Ein Verfahren zur Herstellung eines Anschlussbereichs 70, wie es hier beschrieben ist, kann natürlich auch für andere optoelektronische Halbleiterchips Verwendung finden, bei denen der Anschlussbereich 70 beispielsweise direkt auf dem Halbleiterkörper 1 aufgebracht wird.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102012111245.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der
Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Anschlussbereichs (70) eines optoelektronischen Halbleiterchips (100) mit den folgenden Schritten:
Bereitstellen eines optoelektronischen Halbleiterchips (100) ,
Ausbilden oder Freilegen einer Saatschicht (6) an einer Außenfläche (100a) des optoelektronischen Halbleiterchips (100), und
stromloses Abscheiden einer Kontaktschichtenfolge (7) auf der Saatschicht (6), wobei
die Saatschicht (6) mit einem Metall gebildet ist, welches das stromlose Abscheiden von Nickel auf der
Saatschicht (6) ermöglicht,
die Kontaktschichtenfolge (7) als erste, der Saatschicht (6) zugewandte Schicht eine Nickelschicht (71) umfasst, und die Kontaktschichtenfolge (7) an ihrer der Saatschicht (6) abgewandten Seite eine Kontaktfläche (7a) aufweist, über die der optoelektronische Halbleiterchip (100) elektrisch kontaktierbar ist.
2. Verfahren nach dem vorherigen Anspruch,
wobei die Saatschicht (6) Teil eines Schichtenstapels einer Stromaufweitungsschicht (3) ist, wobei die
Stromaufweitungsschicht (3) sich unterhalb eines
Halbleiterkörpers (1) des optoelektronischen Halbleiterchips (100) erstreckt und die Stromaufweitungsschicht (3) eine Barriereschicht (33), die Saatschicht (6), eine stromtragende Schicht (32) und eine Haftvermittlungsschicht (31) umfasst, wobei die Barriereschicht (33) dem Halbleiterkörper (1) stellenweise zugewandt ist und die Haftvermittlungsschicht (31) dem Halbleiterkörper des Halbleiterchips stellenweise abgewandt ist.
3. Verfahren nach dem vorherigen Anspruch,
wobei die Saatschicht (6) mit einem der folgenden Metalle gebildet ist oder aus einem der folgenden Metalle besteht: Nickel, Rhodium, Palladium, Kobalt, Gold, Eisen.
4. Verfahren nach einem der vorherigen Ansprüche,
wobei die Kontaktschichtenfolge (7) durch die folgende
Abfolge von Metallen gebildet ist oder aus der folgenden Abfolge von Metallen besteht: Nickel, Palladium, Gold.
5. Verfahren nach einem der vorherigen Ansprüche,
wobei die Kontaktfläche (7a) drahtkontaktierbar ist.
6. Verfahren nach einem der vorherigen Ansprüche,
wobei die Saatschicht (6) durch eines der folgenden
Materialien an der Außenfläche (100a) des optoelektronischen Halbleiterchips (100) auf den optoelektronischen
Halbleiterchip (100) aufgebracht wird: Dampfen, Sputtern, stromloses Abscheiden, elektrochemisches Abscheiden.
7. Verfahren nach dem vorherigen Anspruch,
wobei vor dem Aufbringen der Saatschicht (6) eine
Passivierungsschicht (4) an der Außenfläche (100a) des optoelektronischen Halbleiterchips (100) unter Verwendung einer Maskenschicht stellenweise entfernt wird und das Abscheiden der Saatschicht (6) unter Verwendung derselben Maskenschicht erfolgt.
8. Verfahren nach einem der vorherigen Ansprüche, wobei die Saatschicht (6) im optoelektronischen
Halbleiterchip (100) vorhanden ist und die Saatschicht (6) durch stellenweises Entfernen von über der Saatschicht (6) angeordnetem Material freigelegt wird.
9. Verfahren nach dem vorherigen Anspruch,
wobei sich die Saatschicht (6) unterhalb eines
Halbleiterkörpers (1) des optoelektronischen Halbleiterchips (100) erstreckt, wobei der Halbleiterkörper (1) einen aktiven Bereich (12) umfasst.
10. Verfahren nach dem vorherigen Anspruch,
wobei sich die Saatschicht (6) an einer dem Halbleiterkörper (1) abgewandten Unterseite (2b) einer Spiegelschicht (2) angeordnet ist.
11. Verfahren nach einem der vorherigen Ansprüche,
wobei der optoelektronische Halbleiterchip (100) eine
Stromaufweitungsschicht (3) umfasst, die sich unterhalb des Halbleiterkörpers (1) erstreckt.
12. Verfahren nach dem vorherigen Anspruch,
wobei die Saatschicht (6) Teil eines Schichtenstapels der Stromaufweitungsschicht (3) ist.
13. Verfahren nach dem vorherigen Anspruch,
wobei die Saatschicht (6) an ihrer dem Halbleiterkörper zugewandten Seite von einer Barriereschicht (33) bedeckt ist.
14. Verfahren nach einem der vorherigen Ansprüche,
wobei der optoelektronische Halbleiterchip (100) eine
Durchkontaktierung (5) umfasst, die sich durch den aktiven Bereich (12) des Halbleiterkörpers (1) erstreckt, und ein Verbindungsmittel (8) mit einem Halbleitebereich (11) des Halbleiterkörpers (1) elektrisch leitend verbunden ist.
15. Verfahren nach einem der vorherigen Ansprüche,
wobei die StromaufWeitungsschicht (3) an der Außenfläche (100a) des optoelektronischen Halbleiterchips (100)
freigelegt wird und die Saatschicht (6) auf den freigelegten Bereich der StromaufWeitungsschicht (3) aufgebracht wird.
16. Verfahren nach dem vorherigen Anspruch,
wobei die Saatschicht (6) auf die Barriereschicht (33) aufgebracht wird.
PCT/EP2013/072507 2012-11-21 2013-10-28 Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips WO2014079657A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/646,704 US9461211B2 (en) 2012-11-21 2013-10-28 Method for producing a connection region of an optoelectronic semiconductor chip
DE112013005579.1T DE112013005579A5 (de) 2012-11-21 2013-10-28 Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012111245.2A DE102012111245A1 (de) 2012-11-21 2012-11-21 Verfahren zur Herstellung eines Anschlussbereichs eines optoelektronischen Halbleiterchips
DE102012111245.2 2012-11-21

Publications (1)

Publication Number Publication Date
WO2014079657A1 true WO2014079657A1 (de) 2014-05-30

Family

ID=49578262

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/072507 WO2014079657A1 (de) 2012-11-21 2013-10-28 Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips

Country Status (4)

Country Link
US (1) US9461211B2 (de)
KR (1) KR20150087352A (de)
DE (2) DE102012111245A1 (de)
WO (1) WO2014079657A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102447089B1 (ko) * 2015-12-16 2022-09-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
DE102018120490A1 (de) * 2018-08-22 2020-02-27 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer halbleiterkontaktschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2020073295A1 (zh) * 2018-10-11 2020-04-16 厦门市三安光电科技有限公司 一种发光二极管元件及其制作方法
JP6845483B2 (ja) * 2018-11-26 2021-03-17 日亜化学工業株式会社 発光素子の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032434A1 (en) * 2006-08-07 2008-02-07 Epistar Corporation Method for making a light emitting diode by electroless plating
WO2010012267A1 (de) 2008-07-29 2010-02-04 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und optoelektronisches bauteil
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
EP2402995A2 (de) * 2010-07-01 2012-01-04 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Beleuchtungseinheit
EP2472602A2 (de) * 2011-01-03 2012-07-04 Semileds Optoelectronics Co., Ltd. Vertikaler Leuchtdiodenchip (VLED) und Herstellungsverfahren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
ATE503037T1 (de) * 2008-10-17 2011-04-15 Atotech Deutschland Gmbh Spannungsreduzierte ni-p/pd-stapel für waferoberfläche
DE102009010480A1 (de) * 2009-02-25 2010-09-02 Samsung Electro-Mechanics Co., Ltd., Suwon Halbleiter-Lichtemissionsvorrichtung, Verfahren zum Herstellen derselben und Halbleiter-Lichtemissionsvorrichtungs-Baugruppe, die diese verwendet
KR100969126B1 (ko) * 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
DE102009060749B4 (de) * 2009-12-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102010045390A1 (de) * 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080032434A1 (en) * 2006-08-07 2008-02-07 Epistar Corporation Method for making a light emitting diode by electroless plating
WO2010012267A1 (de) 2008-07-29 2010-02-04 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und optoelektronisches bauteil
DE102010009717A1 (de) * 2010-03-01 2011-09-01 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
EP2402995A2 (de) * 2010-07-01 2012-01-04 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung und Beleuchtungseinheit
EP2472602A2 (de) * 2011-01-03 2012-07-04 Semileds Optoelectronics Co., Ltd. Vertikaler Leuchtdiodenchip (VLED) und Herstellungsverfahren

Also Published As

Publication number Publication date
KR20150087352A (ko) 2015-07-29
DE102012111245A1 (de) 2014-05-22
DE112013005579A5 (de) 2015-08-27
US20150295137A1 (en) 2015-10-15
US9461211B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
EP2543083A1 (de) Leuchtdiodenchip
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102015100578A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
EP2980864B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
EP2415086B1 (de) Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen
WO2012013523A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102019210821A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
WO2015007486A1 (de) Optoelektronischer halbleiterchip
EP3349260B1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers
DE19820777C2 (de) Elektrode für lichtemittierende Halbleitervorrichtungen
DE10350707B4 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
DE102004026231B4 (de) Verfahren zur Herstellung eines Bereichs mit reduzierter elektrischer Leitfähigkeit innerhalb einer Halbleiterschicht und optoelektronisches Halbleiterbauelement
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102008038852A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
WO2018206604A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102015205695B4 (de) Halbleiterbauelement, Kontaktanordnung und Verfahren zur Herstellung
DE19861007B4 (de) Elektrode für lichtemittiernde Halbleitervorrichtungen und Verfahren zur Herstellung der Elektrode

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13789505

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14646704

Country of ref document: US

Ref document number: 1120130055791

Country of ref document: DE

Ref document number: 112013005579

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20157016223

Country of ref document: KR

Kind code of ref document: A

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112013005579

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13789505

Country of ref document: EP

Kind code of ref document: A1