WO2018206604A1 - Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement - Google Patents

Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement Download PDF

Info

Publication number
WO2018206604A1
WO2018206604A1 PCT/EP2018/061925 EP2018061925W WO2018206604A1 WO 2018206604 A1 WO2018206604 A1 WO 2018206604A1 EP 2018061925 W EP2018061925 W EP 2018061925W WO 2018206604 A1 WO2018206604 A1 WO 2018206604A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
radiation
electrical contact
metallic
volume
Prior art date
Application number
PCT/EP2018/061925
Other languages
English (en)
French (fr)
Inventor
Isabel OTTO
Anna Kasprzak-Zablocka
Christian LEIRER
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/607,226 priority Critical patent/US11195981B2/en
Publication of WO2018206604A1 publication Critical patent/WO2018206604A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • Radiation-emitting semiconductor device can be specified.
  • Radiation exit surface of the semiconductor chip comprises.
  • the semiconductor chip further comprises an epitaxial
  • Radiation is emitted during operation of the semiconductor chip from its radiation exit surface.
  • a metallic seed layer is applied to a second main surface of the semiconductor chip, which is opposite to the first main surface.
  • the seed layer may for example comprise one of the following materials or consist of one of the following materials: Au, Ti, Cu, Al, Ag, Sn, Rh, Pt.
  • the seed layer can be deposited by one of the following methods: electroless plating,
  • PECVD plasma vapor deposition
  • sputtering sputtering
  • the seed layer has a thickness between 20 nanometers inclusive and 5 micrometers inclusive. Most preferably, the thickness of the seed layer is between 100 nanometers and 300 nanometers inclusive. For example, the thickness of the seed layer has a value of approximately 200 nanometers.
  • the seed layer can furthermore be constructed as a layer sequence of individual layers.
  • the Seed layer of a titanium layer and a gold layer or a titanium layer and a copper layer may be formed.
  • a metallic volume region of a first electrical contact point and a metallic volume region of a second electrical contact point are electrodeposited on the seed layer.
  • the deposition of the first volume area and the second volume area preferably takes place simultaneously.
  • Galvanic deposition means a galvanic deposition under current flow, while the term “electroless plating” means a galvanic deposition without current flow. In the electroless galvanic
  • Depositing is usually one
  • the electrodeposition is the deposition of metal ions on a surface to be coated from a liquid electrolyte under application of an external voltage, wherein a
  • volume range of the second electrical contact point of one of the following materials nickel, copper, tin, gold.
  • volume range of the second electrical contact point on the same material.
  • the metallic volume ranges of the first electrical pad and the second electrical pad have a thickness of between 5 microns and 300 microns inclusive on.
  • electrical pad between a thickness of 50 microns and including 200 microns.
  • a typical thickness of the volume ranges is about 150
  • the volume range of the first electrical contact point and the volume range of the second electrical contact point have the same thickness.
  • an adhesion-promoting layer is deposited on the volume region of the first electrical contact point and the volume region of the second electrical contact point.
  • the adhesion-promoting layer initially completely covers the volume regions.
  • the primer layer comprises or consists of one of the following materials
  • the adhesion-promoting layer preferably comprises tin or consists of tin if the volume range comprises nickel or consists of nickel. Furthermore, an adhesion promoting layer comprising SiN or consisting of SiN is particularly well in combination with a
  • the adhesion-promoting layer can be applied, for example, by one of the following methods: galvanic
  • Primer layer has a thickness between 0.5 nanometer inclusive and 5 microns inclusive. More preferably, the primer layer has a thickness of between 5 nanometers and 300 nanometers inclusive.
  • a potting compound is at least between the contact points
  • Potting compound initially envelops the contact points preferably completely and forms a closed layer over the contact points with a flat surface.
  • the potting compound comprises or consists of one of the following materials: epoxides, silicates, silicones.
  • the potting compound can with
  • an epoxide can be filled with particles.
  • the potting compound is partially removed again in a next step, so that first main surfaces of the contact points are freely accessible from the outside.
  • the contact points and the potting compound preferably close flush with each other after removal of the potting compound and form a plane
  • the adhesion-promoting layer is at least partially removed from the first main surfaces of the electrical contact points removed, while side surfaces of the electrical contact points preferably completely with the
  • Adhesive layer remain covered.
  • Primer layer may be used in removing the
  • Potting compound are also completely removed from the first major surfaces of the contact points.
  • the method is on the first major surfaces of the contact points, which are freely accessible after removal of the potting compound, a
  • volume region comprises nickel or consists of nickel, it is advantageous to the solderable layer on the first
  • the solderable layer may comprise one of the following materials or one of the following
  • Materials include: gold, copper, AuSn alloys, NiSn alloys.
  • the solderable layer has, for example, a thickness
  • the solderable layer has a thickness between and including 100 nanometers
  • a further layer can be arranged, which serves for the bonding between the volume region and the solderable layer.
  • the further layer may, for example, comprise nickel or consist of nickel. According to one embodiment of the method, therefore, the adhesion-promoting layer is first applied to the volume areas in such a way that it completely covers the surface of the volume areas in each case. Then the potting compound is applied so that the potting compound electrical
  • a structured dielectric layer with openings is applied to the seed layer before the galvanic deposition of the metallic volume regions. Then the material of the metallic volume areas through the openings of the
  • the layer preferably remains free of the material of the metallic volume regions.
  • the dielectric layer comprises, for example, one of the following materials or consists of one of the following materials: SiN, Si0 2 , Ti0 2 , Al 2 O 3 . Furthermore, it is also possible for the dielectric layer to consist of a layer sequence with different materials: SiN, Si0 2 , Ti0 2 , Al 2 O 3 . Furthermore, it is also possible for the dielectric layer to consist of a layer sequence with different
  • the dielectric layer has a thickness between 20 nanometers inclusive and 10 micrometers inclusive.
  • the dielectric layer has a thickness between and including 100 nanometers
  • the dielectric layer has a thickness of about 500 nanometers.
  • the dielectric layer is particularly preferably first applied to the seed layer over the whole area and the openings in the
  • Dielectric layer then produced by etching.
  • the dielectric layer When etching the openings, the dielectric layer may be undercut at boundaries to the openings.
  • an isotropic etch process such as a wet chemical etch, is suitable for generating undercuts.
  • a wet chemical etch is suitable for generating undercuts.
  • structural elements of a photoresist are applied to the entire surface
  • an adhesion layer to be applied to the dielectric layer before the application of the photoresist, which improves the adhesion to the photoresist.
  • the adhesion layer has, for example, a metal or is formed from a metal.
  • the adhesion layer is removed again before the completion of the semiconductor device, for example after the removal of the photoresist, since the
  • Adhesion layer can promote the formation of short circuits.
  • the adhesion layer is formed comparatively thin.
  • the metallic volume regions are preferably deposited between the structural elements of the photoresist.
  • Structural elements preferably border on the
  • metallic volume ranges directly to. In this way, can be just side surfaces of the metallic
  • the method is particularly preferably a method which is carried out in the wafer composite.
  • a plurality of semiconductor chips are simultaneously provided, which are covered by a common wafer. These semiconductor chips are then processed simultaneously according to the described method steps.
  • a plurality of radiation-emitting semiconductor components are generated in parallel.
  • a radiation-emitting semiconductor component has, according to one embodiment, a radiation-emitting element
  • a semiconductor chip which comprises a first main surface, which comprises a radiation exit surface of the semiconductor chip.
  • the semiconductor chip comprises a first electrical contact point and a second electrical contact point, which are arranged on a second main surface of the semiconductor chip, which lies opposite the first main surface.
  • Each contact point preferably has a metallic one
  • Adhesion transfer to a potting compound causes the
  • the potting compound is intended to mechanically close the semiconductor device
  • the potting compound stabilizes the semiconductor device such that no prefabricated housing is necessary for stabilization.
  • the semiconductor device is free of a prefabricated housing.
  • the adhesion-promoting layer covers side surfaces of the volume regions of the contact points
  • a solderable layer is applied to the main surface of the volume areas, which is an assembly of the
  • solderable layer preferably forms a
  • Radiation-emitting semiconductor device has a second major surface of each contact point, which to the
  • Semiconductor chip has, a larger area than a first major surface of each contact point, which is opposite to the second major surface.
  • the contact points have broadened footprints that lead to an improved footprint
  • Anchoring the contact points can lead.
  • the method and the semiconductor device are based on the idea of an adhesion-promoting layer as outermost layer of the contact points of the radiation-emitting
  • Adhesive layer is applied to the volume ranges, the electrical properties of the
  • FIG. 7 shows a schematic sectional illustration of a radiation-emitting semiconductor component according to an exemplary embodiment.
  • a semiconductor chip 1 which has an epitaxial semiconductor layer sequence 2 with a
  • Radiation generating active zone 3 has.
  • the active radiation-generating zone 3 is arranged between an n-type region of the semiconductor layer sequence 2 and a p-type region of the semiconductor layer sequence 2.
  • On the epitaxial semiconductor layer sequence 2 is a
  • Semiconductor structure 4 is applied with electrical contacts to the n-type region and the p-type region.
  • a seed layer 5 is applied, for example by means of one of the aforementioned methods.
  • the seed layer 5 covers the surface of the semiconductor chip 1 in this case completely.
  • On the seed layer 5 is
  • Adhesion layer (not shown) are arranged for a subsequently applied photoresist.
  • structural elements 7 of a photoresist are applied to the dielectric layer 6, areas of the dielectric layer 6 remaining freely accessible.
  • the dielectric layer 6 is removed by etching in the areas which are freely accessible (FIG. 3). In this way, openings 8 are formed in the dielectric layer 6 in the areas not covered by the structural elements 7 of the photoresist.
  • the dielectric layer 6 is preferably undercut, starting from boundaries of the openings 8, so that undercuts 9 are formed.
  • volume areas 10 may be, for example
  • the metallic volume areas 10 are also the
  • an adhesion-promoting layer 12 is first applied over the entire surface on the surfaces of the volume regions 10, wherein no deposition takes place on the material of the dielectric layer 6.
  • the volume regions 10 with the adhesion-promoting layer 12 form electrical
  • a potting compound 13 is applied to the semiconductor chip 1, which completely fills the spaces between the contact points 14 and initially completely envelopes the contact points 14, so that the
  • Potting compound 13 forms a layer over the contact points 14 with a flat surface ( Figure 6).
  • the potting compound 13 is partially removed again, for example by means of grinding, so that first main surfaces of the electrical contact points 14
  • the adhesion-promoting layer 12 is removed again from first main surfaces of the contact points 14, so that the material of the metallic
  • volume areas 10 is initially freely accessible. Then, a solderable layer 15 is applied to the first exposed major surfaces of the metallic volume regions 10.
  • a semiconductor device as can be produced by the method according to the exemplary embodiment of FIGS. 1 to 6, is shown schematically in FIG.
  • the semiconductor device according to the exemplary embodiment of FIG. 7 has an epitaxial semiconductor layer sequence 2 with an active zone 3, which is suitable for
  • Radiation generating zone 3 is arranged between an n-type region of the semiconductor layer sequence 2 and a p-type region of the semiconductor layer sequence 2.
  • the electromagnetic radiation generated in the active zone is emitted by a radiation exit surface of the semiconductor chip 1, which comprises a first main surface of the semiconductor chip.
  • the first main surface of the semiconductor chip faces a second main surface.
  • a semiconductor structure 4 is applied with electrical contacts to the n-type region and the p-type region.
  • a seed layer 5 is arranged over its entire surface.
  • Adhesive layer 5 is directly adjacent to one
  • Potting compound 13, completely fill the areas between the electrical contact points 14 and the electrical contact points 14 laterally completely enveloped, while first major surfaces of the electrical contact points 14 are free of the bonding layer 12.
  • On the seed layer 5 is between the electrical contact points 14 a arranged dielectric layer 6, directly to the
  • volume regions, a solderable layer 15 is formed, which forms the first major surfaces of the electrical contact points 14.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements mit den folgenden Schritten angegeben: -Bereitstellen eines strahlungsemittierenden Halbleiterchips (1) mit einer ersten Hauptfläche, die eine Strahlungsaustrittsfläche des Halbleiterchips (1) umfasst, -Aufbringen einer metallischen Keimschicht (5) auf eine zweite Hauptfläche des Halbleiterchips (1), die der ersten Hauptfläche gegenüberliegt, -galvanisches Abscheiden eines metallischen Volumenbereichs (10) einer ersten elektrischen Kontaktstelle (14) und eines metallischen Volumenbereichs (10) einer zweiten elektrischen Kontaktstelle (14) auf der Keimschicht (5), -Abscheiden einer Haftvermittlungsschicht (12) auf den Volumenbereichen (10) der ersten elektrischen Kontaktstelle (14) und der zweiten elektrischen Kontaktstelle (14), und -Aufbringen einer Vergussmasse (13) zumindest zwischen die Kontaktstellen (14). Weiterhin wird ein strahlungsemittierendes Halbleiterbauelement angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES STRAHLUNGSEMITTIERENDEN HALBLEITERBAUELEMENTS UND STRAHLUNGSEMITTIERENDES HALBLEITERBAUELEMENT
Es werden ein Verfahren zur Herstellung eines
Strahlungsemittierenden Halbleiterbauelements und ein
strahlungsemittierendes Halbleiterbauelement angegeben.
Ein Verfahren zur Herstellung strahlungsemittierender
Halbleiterbauelemente und Strahlungsemittierende
Halbleiterbauelemente sind beispielsweise in der Druckschrift DE 102015114583 beschrieben.
Es soll ein strahlungsemittierendes Halbleiterbauelement mit erhöhter Bruchstabilität angegeben werden. Weiterhin soll ein Verfahren zur Herstellung eines derartigen
Strahlungsemittierenden Halbleiterbauelements angegeben werden.
Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1 und durch ein strahlungsemittierendes Halbleiterbauelement mit den Merkmalen des Patentanspruchs 14 gelöst.
Vorteilhafte Ausführungsformen und Weiterbildungen des
Verfahrens und des Strahlungsemittierenden
Halbleiterbauelements sind in den jeweils abhängigen
Ansprüchen angegeben.
Gemäß einer Ausführungsform des Verfahrens zur Herstellung des Strahlungsemittierenden Halbleiterbauelements wird zumindest ein strahlungsemittierender Halbleiterchip mit einer ersten Hauptfläche bereitgestellt, die eine
Strahlungsaustrittsfläche des Halbleiterchips umfasst. Der Halbleiterchip umfasst weiterhin eine epitaktische
Halbleiterschichtenfolge mit einer aktiven Zone, die dazu geeignet ist, elektromagnetische Strahlung zu erzeugen. Die in der aktiven Zone der epitaktischen
Halbleiterschichtenfolge erzeugte elektromagnetische
Strahlung wird im Betrieb des Halbleiterchips von dessen Strahlungsaustrittsfläche ausgesandt.
Gemäß einer weiteren Ausführungsform des Verfahrens wird eine metallische Keimschicht auf eine zweite Hauptfläche des Halbleiterchips, die der ersten Hauptfläche gegenüberliegt, aufgebracht. Die Keimschicht kann beispielsweise eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialien bestehen: Au, Ti, Cu, AI, Ag, Sn, Rh, Pt .
Die Keimschicht kann mit einem der folgenden Verfahren abgeschieden werden: stromloses galvanisches Abscheiden,
Aufdampfen, PECVD (kurz für „Plasma Enhanced Chemical Vapor Deposition") , Sputtern.
Die Keimschicht weist beispielsweise eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 5 Mikrometer auf. Besonders bevorzugt weist die Dicke der Keimschicht einen Wert auf, der zwischen einschließlich 100 Nanometer und einschließlich 300 Nanometer liegt. Beispielsweise weist die Dicke der Keimschicht einen Wert von ungefähr 200 Nanometer auf.
Die Keimschicht kann weiterhin als eine Schichtenfolge aus Einzelschichten aufgebaut sein. Beispielsweise kann die Keimschicht aus einer Titanschicht und einer Goldschicht oder aus einer Titanschicht und einer Kupferschicht gebildet sein.
Gemäß einer weiteren Ausführungsform des Verfahrens werden ein metallischer Volumenbereich einer ersten elektrischen Kontaktstelle und ein metallischer Volumenbereich einer zweiten elektrischen Kontaktstelle auf der Keimschicht galvanisch abgeschieden. Bevorzugt erfolgt das Abscheiden des ersten Volumenbereichs und des zweiten Volumenbereichs gleichzeitig. Hier und im Folgenden ist mit dem Begriff
„galvanisches Abscheiden" ein galvanisches Abscheiden unter Stromfluss gemeint, während mit dem Begriff „stromloses galvanisches Abscheiden" ein galvanisches Abscheiden ohne Stromfluss gemeint ist. Bei dem stromlosen galvanischen
Abscheiden handelt es sich in der Regel um eine
Fällungsreaktion von Metallionen aus Flüssigkeit auf eine zu beschichtende Oberfläche. Bei dem galvanischen Abscheiden handelt es sich um die Abscheidung von Metallionen auf einer zu beschichtenden Oberfläche aus einem flüssigen Elektrolyten unter Anlegen einer äußeren Spannung, wobei sich ein
elektrischer Strom in dem flüssigen Elektrolyten ausbildet.
Beispielsweise weist der metallische Volumenbereich der ersten elektrischen Kontaktstelle und der metallische
Volumenbereich der zweiten elektrischen Kontaktstelle eines der folgenden Materialien auf: Nickel, Kupfer, Zinn, Gold. Besonders bevorzugt weisen der metallische Volumenbereich der ersten elektrischen Kontaktstelle und der metallische
Volumenbereich der zweiten elektrischen Kontaktstelle das gleiche Material auf. Beispielsweise weisen die metallischen Volumenbereiche der ersten elektrischen Kontaktstelle und der zweiten elektrischen Kontaktstelle eine Dicke zwischen einschließlich 5 Mikrometer und einschließlich 300 Mikrometer auf. Bevorzugt weisen die metallischen Volumenbereiche der ersten elektrischen Kontaktstelle und der zweiten
elektrischen Kontaktstelle eine Dicke zwischen einschließlich 50 Mikrometer und einschließlich 200 Mikrometer auf. Eine typische Dicke der Volumenbereiche beträgt ungefähr 150
Mikrometer. Besonders bevorzugt weisen der Volumenbereich der ersten elektrischen Kontaktstelle und der Volumenbereich der zweiten elektrischen Kontaktstelle die gleiche Dicke auf. Gemäß einer weiteren Ausführungsform des Verfahrens wird eine Haftvermittlungsschicht auf dem Volumenbereich der ersten elektrischen Kontaktstelle und dem Volumenbereich der zweiten elektrischen Kontaktstelle abgeschieden. Besonders bevorzugt bedeckt die Haftvermittlungsschicht die Volumenbereiche zunächst vollständig.
Beispielsweise weist die Haftvermittlungsschicht eines der folgenden Materialien auf oder besteht aus einem der
folgenden Materialien: SiN, SiOx, Ti, Ti02, Sn, fluorhaltige Verbindungen. Bevorzugt weist die Haftvermittlungsschicht Zinn auf oder besteht aus Zinn, falls der Volumenbereich Nickel aufweist oder aus Nickel besteht. Weiterhin ist eine Haftvermittlungsschicht, die SiN aufweist oder aus SiN besteht, besonders gut in Kombination mit einem
Volumenbereich verwendet, der Kupfer aufweist oder aus Kupfer besteht, da SiN gut auf Kupfer haftet.
Die Haftvermittlungsschicht kann beispielsweise mit einem der folgenden Verfahren aufgebracht werden: galvanisches
Verfahren, PVD (kurz für „Physical Vapor Deposition") , CVD
(kurz für „Chemical Vapor Deposition") , Sputtern, stromloses galvanisches Verfahren, Schleudern, Tauchen, Sprühen. Gemäß einer Ausführungsform des Verfahrens weist die
Haftvermittlungsschicht eine Dicke zwischen einschließlich 0,5 Nanometer und einschließlich 5 Mikrometer auf. Besonders bevorzugt weist die Haftvermittlungsschicht eine Dicke zwischen einschließlich 5 Nanometer und einschließlich 300 Nanometer auf.
Gemäß einer weiteren Ausführungsform des Verfahrens wird eine Vergussmasse zumindest zwischen die Kontaktstellen
aufgebracht. Das Aufbringen der Vergussmasse erfolgt
bevorzugt so, dass der Bereich zwischen den Kontaktstellen vollständig von der Vergussmasse gefüllt wird. Die
Vergussmasse umhüllt die Kontaktstellen zunächst bevorzugt vollständig und bildet eine geschlossene Schicht über den Kontaktstellen mit einer planen Oberfläche aus.
Beispielsweise weist die Vergussmasse eines der folgenden Materialien auf oder besteht aus einem dieser Materialien: Epoxide, Silikate, Silikone. Die Vergussmasse kann mit
Partikeln gefüllt sein. Insbesondere ein Epoxid kann mit Partikeln gefüllt sein.
Gemäß einer weiteren Ausführungsform des Verfahrens wird die Vergussmasse in einem nächsten Schritt wieder teilweise entfernt, sodass erste Hauptflächen der Kontaktstellen von außen frei zugänglich sind. Die ersten Hauptflächen der
Kontaktstellen sind hierbei von den Halbleiterchips
abgewandt. Das Entfernen der Vergussmasse erfolgt
beispielsweise mittels Schleifen. Die Kontaktstellen und die Vergussmasse schließen nach dem Entfernen der Vergussmasse bevorzugt bündig miteinander ab und bilden eine plane
Oberfläche aus. In der Regel wird die Haftvermittlungsschicht bei dem Entfernen der Vergussmasse zumindest teilweise von den ersten Hauptflächen der elektrischen Kontaktstellen entfernt, während Seitenflächen der elektrischen Kontaktstellen bevorzugt vollständig mit der
Haftvermittlungsschicht bedeckt bleiben. Die
Haftvermittlungsschicht kann bei dem Entfernen der
Vergussmasse auch vollständig von den ersten Hauptflächen der Kontaktstellen entfernt werden.
Gemäß einer weiteren Ausführungsform des Verfahrens wird auf die ersten Hauptflächen der Kontaktstellen, die nach dem Entfernen der Vergussmasse frei zugänglich sind, eine
lötfähige Schicht aufgebracht. Insbesondere wenn der
Volumenbereich Nickel aufweist oder aus Nickel besteht, ist es vorteilhaft, die lötfähige Schicht auf die ersten
Hauptflächen der Kontaktstellen aufzubringen, um das fertige Halbleiterbauelement auf einen Anschlussträger mittels Löten befestigen zu können.
Beispielsweise kann die lötfähige Schicht eines der folgenden Materialien aufweisen oder aus einem der folgenden
Materialien bestehen: Gold, Kupfer, AuSn-Legierungen, NiSn- Legierungen .
Die lötfähige Schicht weist beispielsweise eine Dicke
zwischen einschließlich 20 Nanometer und einschließlich 20 Mikrometer auf. Bevorzugt weist die lötfähige Schicht eine Dicke zwischen einschließlich 100 Nanometer und
einschließlich 5 Mikrometer auf.
Zwischen der lötfähigen Schicht und dem Volumenbereich kann eine weitere Schicht angeordnet sein, die der Haftvermittlung zwischen dem Volumenbereich und der lötfähigen Schicht dient. Die weitere Schicht kann beispielsweise Nickel aufweisen oder aus Nickel bestehen. Gemäß einer Ausführungsform des Verfahrens wird also die Haftvermittlungsschicht zunächst so auf die Volumenbereiche aufgebracht, dass sie die Oberfläche der Volumenbereiche jeweils vollständig bedeckt. Dann wird die Vergussmasse so aufgebracht, dass die Vergussmasse die elektrischen
Kontaktstellen vollständig umhüllt und in einem nächsten Schritt werden die ersten Hauptflächen der elektrischen
Kontaktstellen durch Entfernen der Vergussmasse freigelegt, wobei die Haftvermittlungsschicht von den ersten Hauptflächen der elektrischen Kontaktstellen entfernt wird, beispielsweise vollständig .
Gemäß einer weiteren Ausführungsform des Verfahrens wird vor dem galvanischen Abscheiden der metallischen Volumenbereiche eine strukturierte dielektrische Schicht mit Öffnungen auf die Keimschicht aufgebracht. Dann wird das Material der metallischen Volumenbereiche durch die Öffnungen der
dielektrischen Schicht abgeschieden. Die dielektrische
Schicht bleibt hierbei bevorzugt frei von dem Material der metallischen Volumenbereiche. Die dielektrische Schicht weist beispielsweise eines der folgenden Materialien auf oder besteht aus einem der folgenden Materialien: SiN, Si02, Ti02, AI2O3. Weiterhin ist es auch möglich, dass die dielektrische Schicht aus einer Schichtenfolge mit unterschiedlichen
Einzelschichten gebildet ist, wobei die Einzelschichten eines der genannten Materialien aufweist oder aus einem der
Materialien gebildet ist.
Die dielektrische Schicht weist beispielsweise eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 10 Mikrometer auf. Bevorzugt weist die dielektrische Schicht eine Dicke zwischen einschließlich 100 Nanometer und
einschließlich 1 Mikrometer auf. Typischerweise weist die dielektrische Schicht eine Dicke von ungefähr 500 Nanometer auf .
Besonders bevorzugt wird die dielektrische Schicht bei dieser Ausführungsform des Verfahrens zunächst vollflächig auf die Keimschicht aufgebracht und die Öffnungen in der
dielektrischen Schicht danach mittels Ätzen erzeugt.
Bei dem Ätzen der Öffnungen kann die dielektrische Schicht an Begrenzungen zu den Öffnungen unterätzt werden.
Beispielsweise ist ein isotropes Ätzverfahren, wie ein nasschemisches Ätzverfahren, dazu geeignet, Unterätzungen zu erzeugen. Wird dann das metallische Material der
Volumenbereiche auf der in den Öffnungen freiliegenden
Keimschicht galvanisch abgeschieden, so werden die
Unterätzungen mit dem Material der Volumenbereiche gefüllt. Auf diese Art und Weise können elektrische Kontaktstellen erzeugt werden, deren zweite Hauptflächen gegenüber den ersten Hauptflächen vergrößert sind. Auf diese Art und Weise können verbreiterte Fußpunkte der Kontaktstellen zur besseren Verankerung der Kontaktstellen in der Vergussmasse erzeugt werden .
Gemäß einer weiteren Ausführungsform des Verfahrens werden Strukturelemente eines Fotolacks auf die vollflächig
ausgebildete dielektrische Schicht aufgebracht und die
Öffnungen in der dielektrischen Schicht mittels Ätzen der Bereiche erzeugt, die frei zugänglich sind. Hierbei ist es auch möglich, dass vor dem Aufbringen des Fotolacks eine Adhäsionsschicht auf die dielektrische Schicht aufgebracht wird, die die Haftung zu dem Fotolack verbessert. Die Adhäsionsschicht weist beispielsweise ein Metall auf oder ist aus einem Metall gebildet. Beispielsweise weist die
Adhäsionsschicht eines der folgenden Materialien auf oder ist aus einem der folgenden Materialien gebildet: Titan,
Zinkoxid, Gold. In der Regel wird die Adhäsionsschicht vor der Fertigstellung des Halbleiterbauelements wieder entfernt, beispielsweise nach dem Entfernen des Fotolacks, da die
Adhäsionsschicht die Ausbildung von Kurzschlüssen begünstigen kann. Bevorzugt ist die Adhäsionsschicht vergleichsweise dünn ausgebildet.
Bevorzugt werden die metallischen Volumenbereiche zwischen die Strukturelemente des Fotolacks abgeschieden. Die
Strukturelemente grenzen hierbei bevorzugt an die
metallischen Volumenbereiche direkt an. Auf diese Art und Weise können gerade Seitenflächen der metallischen
Volumenbereiche ausgebildet werden.
Besonders bevorzugt handelt es sich bei dem Verfahren um ein Verfahren, das im Waferverbund durchgeführt wird. Hierbei werden mit Vorteil mehrere Halbleiterchips gleichzeitig bereitgestellt, die von einem gemeinsamen Wafer umfasst sind. Diese Halbleiterchips werden dann gleichzeitig gemäß den beschriebenen Verfahrensschritten prozessiert. So werden mit Vorteil mehrere Strahlungsemittierende Halbleiterbauelemente parallel erzeugt.
Das hier beschriebene Verfahren ist insbesondere dazu
geeignet, ein Strahlungsemittierendes Halbleiterbauelement zu erzeugen. Alle Merkmale, die vorliegend in Verbindung mit dem Verfahren beschrieben sind, können daher auch bei dem
strahlungsemittierenden Halbleiterbauelement ausgebildet sein und umgekehrt. Ein Strahlungsemittierendes Halbleiterbauelement weist gemäß einer Ausführungsform einen Strahlungsemittierenden
Halbleiterchip auf, der eine erste Hauptfläche umfasst, die eine Strahlungsaustrittsfläche des Halbleiterchips umfasst.
Weiterhin umfasst der Halbleiterchip eine erste elektrische Kontaktstelle und eine zweite elektrische Kontaktstelle, die an einer zweiten Hauptfläche des Halbleiterchips angeordnet sind, die der ersten Hauptfläche gegenüberliegt.
Jede Kontaktstelle weist bevorzugt einen metallischen
Volumenbereich und eine Haftvermittlungsschicht auf, wobei die Haftvermittlungsschicht zumindest teilweise eine
Außenfläche der Kontaktstelle ausbildet und eine
Haftvermittlung zu einer Vergussmasse bewirkt, die die
Kontaktstellen lateral umhüllt. Die Vergussmasse ist dazu vorgesehen, das Halbleiterbauelement mechanisch zu
stabilisieren. Bevorzugt stabilisiert die Vergussmasse das Halbleiterbauelement derart, dass kein vorgefertigtes Gehäuse mehr zur Stabilisierung notwendig ist. Bevorzugt ist das Halbleiterbauelement frei von einem vorgefertigten Gehäuse.
Gemäß einer Ausführungsform des Strahlungsemittierenden
Halbleiterbauelements bedeckt die Haftvermittlungsschicht Seitenflächen der Volumenbereiche der Kontaktstellen
vollständig, während eine Hauptfläche der Volumenbereiche jeweils frei von der Haftvermittlungsschicht ist. Bevorzugt ist auf die Hauptfläche der Volumenbereiche eine lötfähige Schicht aufgebracht, die eine Montage des
Halbleiterbauelements auf einen Anschlussträger ermöglicht. Bevorzugt bildet die lötfähige Schicht hierbei eine
Montagefläche der Kontaktstellen aus. Gemäß einer weiteren Ausführungsform des
Strahlungsemittierenden Halbleiterbauelements weist eine zweite Hauptfläche jeder Kontaktstelle, die zu dem
Halbleiterchip weist, eine größere Fläche auf, als eine erste Hauptfläche jeder Kontaktstelle, die der zweiten Hauptfläche gegenüberliegt. Mit anderen Worten weisen die Kontaktstellen verbreiterte Fußpunkte auf, die zu einer verbesserten
Verankerung der Kontaktstellen führen können.
Das Verfahren und das Halbleiterbauelement beruhen auf der Idee, eine Haftvermittlungsschicht als äußerste Schicht der Kontaktstellen des Strahlungsemittierenden
Halbleiterbauelements auszubilden, wobei die
Haftvermittlungsschicht die Haftung zu einer direkt
angrenzenden Vergussmasse verbessert. Insbesondere bei vergleichsweise dick ausgebildeten Kontaktstellen führt die Verbesserung der Haftung zwischen den Kontaktstellen und der Vergussmasse zu einem Halbleiterbauelement mit erhöhter mechanischer Bruchstabilität. Weiterhin weisen Materialien, wie Kupfer, Nickel, Zinn oder Gold, die aufgrund ihrer elektrischen Eigenschaften besonders gut als Material für die Volumenbereiche geeignet sind, häufig eine schlechte Haftung zu typischen Vergussmassen auf. Indem eine (dünne)
Haftvermittlungsschicht auf die Volumenbereiche aufgebracht wird, werden die elektrischen Eigenschaften der
Kontaktstellen mit Vorteil überwiegend durch das Material der Volumenbereiche bestimmt, während die Haftung zu der die Kontaktstellen umhüllende Vergussmasse durch das Material der Haftvermittlungsschicht bestimmt wird.
Weitere vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des Halbleiterbauelements ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen .
Anhand der schematischen Schnittdarstellungen der Figuren 1 bis 6 wird ein Verfahren gemäß einem Ausführungsbeispiel näher beschrieben.
Figur 7 zeigt eine schematische Schnittdarstellung eines Strahlungsemittierenden Halbleiterbauelements gemäß einem Ausführungsbeispiel.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein. Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 6 wird zunächst ein Halbleiterchip 1 bereitgestellt, der eine epitaktische Halbleiterschichtenfolge 2 mit einer
Strahlungserzeugenden aktiven Zone 3 aufweist. Die aktive Strahlungserzeugende Zone 3 ist zwischen einem n-leitenden Bereich der Halbleiterschichtenfolge 2 und einem p-leitenden Bereich der Halbleiterschichtenfolge 2 angeordnet. Auf der epitaktischen Halbleiterschichtenfolge 2 ist eine
Halbleiterstruktur 4 mit elektrischen Kontakten zu dem n- leitenden Bereich und dem p-leitenden Bereich aufgebracht.
Auf den Halbleiterchip 1 wird eine Keimschicht 5 aufgebracht, beispielsweise mittels einem der bereits genannten Verfahren. Die Keimschicht 5 bedeckt die Oberfläche des Halbleiterchips 1 vorliegend vollständig. Auf die Keimschicht 5 wird
vollflächig eine dielektrische Schicht 6 aufgebracht, ebenfalls mit einem der bereits genannten Verfahren. Die so entstandene Anordnung ist schematisch in Figur 1 gezeigt. Auf die dielektrische Schicht 6 kann weiterhin eine
Adhäsionsschicht (nicht dargestellt) für einen nachfolgend aufgebrachten Fotolack angeordnet werden.
Wie schematisch in Figur 2 dargestellt, werden auf die dielektrische Schicht 6 Strukturelemente 7 eines Fotolacks aufgebracht, wobei Bereiche der dielektrischen Schicht 6 frei zugänglich bleiben.
In einem nächsten Schritt wird die dielektrische Schicht 6 in den Bereichen, die frei zugänglich sind, durch Ätzen entfernt (Figur 3) . Auf diese Art und Weise entstehen Öffnungen 8 in der dielektrischen Schicht 6 in den Bereichen, die nicht von den Strukturelementen 7 des Fotolacks bedeckt sind. Hierbei wird die dielektrische Schicht 6 ausgehend von Begrenzungen der Öffnungen 8 bevorzugt unterätzt, so dass Unterätzungen 9 entstehen .
In einem nächsten Schritt, der schematisch in Figur 4
dargestellt ist, werden ein metallischer Volumenbereich 10 einer ersten elektrischen Kontaktstelle und ein metallischer Volumenbereich 10 einer zweiten elektrischen Kontaktstelle in den Öffnungen 8 der dielektrischen Schicht 6 zwischen die Strukturelemente 7 des Fotolacks galvanisch abgeschieden. Hierbei dienen die Strukturelemente 7 des Fotolackes dazu, dass sich gerade Seitenflächen der Volumenbereiche 10 ausbilden. Die Volumenbereiche 10 können beispielsweise
Nickel, Kupfer, Zinn oder Gold aufweisen oder aus einem dieser Materialien bestehen. Bei dem galvanischen Abscheiden der metallischen Volumenbereiche 10 werden auch die
Unterätzungen 9 in der dielektrischen Schicht 6 mit dem metallischen Material der Volumenbereiche 10 gefüllt, sodass jeweils ein verbreiterter Fußpunkt 11 der späteren
Kontaktstellen entsteht. Danach werden die Strukturelemente 7 des Fotolacks wieder entfernt.
In einem nächsten Schritt, der schematisch in Figur 5
dargestellt ist, wird eine Haftvermittlungsschicht 12 auf den Oberflächen der Volumenbereiche 10 zunächst vollflächig aufgebracht, wobei keine Abscheidung auf dem Material der dielektrischen Schicht 6 stattfindet. Die Volumenbereiche 10 mit den Haftvermittlungsschicht 12 bilden elektrische
Kontaktstellen 14 des späteren Halbleiterbauelements aus.
In einem nächsten Schritt wird eine Vergussmasse 13 auf den Halbleiterchip 1 aufgebracht, die die Zwischenräume zwischen den Kontaktstellen 14 vollständig ausfüllt und zunächst auch die Kontaktstellen 14 vollständig umhüllt, so dass die
Vergussmasse 13 eine Schicht über den Kontaktstellen 14 mit einer planen Oberfläche ausbildet (Figur 6) .
In einem nächsten Schritt wird die Vergussmasse 13 teilweise wieder entfernt, beispielsweise mittels Schleifen, sodass erste Hauptflächen der elektrischen Kontaktstellen 14
freigelegt werden. Hierbei wird die Haftvermittlungsschicht 12 von ersten Hauptflächen der Kontaktstellen 14 wieder entfernt, sodass das Material der metallischen
Volumenbereiche 10 zunächst frei zugänglich ist. Dann wird auf die ersten freigelegten Hauptflächen der metallischen Volumenbereiche 10 eine lötfähige Schicht 15 aufgebracht. Ein Halbleiterbauelement, wie es mit dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 6 hergestellt werden kann, ist schematisch in Figur 7 gezeigt. Das Halbleiterbauelement gemäß dem Ausführungsbeispiel der Figur 7 weist eine epitaktische Halbleiterschichtenfolge 2 mit einer aktiven Zone 3 auf, die dazu geeignet ist,
elektromagnetische Strahlung zu erzeugen. Die aktive
Strahlungserzeugende Zone 3 ist zwischen einem n-leitenden Bereich der Halbleiterschichtenfolge 2 und einem p-leitenden Bereich der Halbleiterschichtenfolge 2 angeordnet. Die in der aktiven Zone erzeugte elektromagnetische Strahlung wird von einer Strahlungsaustrittsfläche des Halbleiterchips 1 ausgesandt, die eine erste Hauptfläche des Halbleiterchips umfasst. Der ersten Hauptfläche des Halbleiterchips liegt eine zweite Hauptfläche gegenüber. Auf der epitaktischen Halbleiterschichtenfolge 2 ist eine Halbleiterstruktur 4 mit elektrischen Kontakten zu dem n-leitenden Bereich und dem p- leitenden Bereich aufgebracht. Auf der Halbleiterstruktur 4 ist vollflächig eine Keimschicht 5 angeordnet.
Weiterhin umfasst das Halbleiterbauelement gemäß dem
Ausführungsbeispiel der Figur 7 zwei elektrische
Kontaktstellen 14, von denen jede einen metallischen
Volumenbereich 10 aufweist, dessen Seitenflächen mit einer Haftvermittlungsschicht 5 vollständig bedeckt sind. Die
Haftvermittlungsschicht 5 grenzt hierbei direkt an eine
Vergussmasse 13 an, die Bereiche zwischen den elektrischen Kontaktstellen 14 vollständig ausfüllen und die elektrischen Kontaktstellen 14 seitlich vollständig umhüllt, während erste Hauptflächen der elektrischen Kontaktstellen 14 frei von der Haftvermittlungsschicht 12 sind. Auf der Keimschicht 5 ist zwischen den elektrischen Kontaktstellen 14 eine dielektrische Schicht 6 angeordnet, die direkt an die
Vergussmasse 13 angrenzt. Auf den metallischen
Volumenbereichen ist eine lötfähige Schicht 15 ausgebildet, die die ersten Hauptflächen der elektrischen Kontaktstellen 14 ausbildet.
Die vorliegende Anmeldung nimmt die Priorität der deutschen Anmeldung DE 102017110073.3 in Anspruch, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 Halbleiterchip
2 epitaktische Halbleiterschichtenfolge
3 Strahlungserzeugende aktive Zone
4 Halbleiterstruktur
5 Keimschicht
6 dielektrische Schicht
7 Strukturelement eines Fotolacks
8 Öffnungen
9 Unteratzungen
10 metallischer Volumenbereich
11 Fußpunkt
12 HaftvermittlungsSchicht
13 Vergussmasse
14 elektrische Kontaktstelle
15 lötfähige Schicht

Claims

- I S
Patentansprüche
1. Verfahren zur Herstellung eines Strahlungsemittierenden Halbleiterbauelements mit den Schritten:
- Bereitstellen eines Strahlungsemittierenden
Halbleiterchips (1) mit einer ersten Hauptfläche, die eine Strahlungsaustrittsfläche des Halbleiterchips (1) umfasst ,
- Aufbringen einer metallischen Keimschicht (5) auf eine zweite Hauptfläche des Halbleiterchips (1), die der ersten Hauptfläche gegenüberliegt,
- galvanisches Abscheiden eines metallischen
Volumenbereichs (10) einer ersten elektrischen
Kontaktstelle (14) und eines metallischen
Volumenbereichs (10) einer zweiten elektrischen
Kontaktstelle (14) auf der Keimschicht (5),
- Abscheiden einer Haftvermittlungsschicht (12) auf den Volumenbereichen (10) der ersten elektrischen
Kontaktstelle (14) und der zweiten elektrischen
Kontaktstelle (14), und
- Aufbringen einer Vergussmasse (13) zumindest zwischen die Kontaktstellen (14) wobei
- vor dem galvanischen Abscheiden der metallischen
Volumenbereiche (10) zunächst eine dielektrische Schicht (6) vollflächig auf die Keimschicht (5) aufgebracht wird und Öffnungen (8) in der dielektrischen Schicht (6) mittels Ätzen erzeugt werden, und
- ein Material der metallischen Volumenbereiche (10) durch die Öffnungen (8) der dielektrischen Schicht (6) abgeschieden wird, wobei die dielektrische Schicht (6) an Begrenzungen zu den Öffnungen (8) unterätzt wird und die Unterätzungen (9) bei dem galvanischen Abscheiden der metallischen Volumenbereiche (10) mit Material der metallischen Volumenbereiche (10) gefüllt werden.
Verfahren nach einem der obigen Ansprüche, bei dem
- die Haftvermittlungsschicht (12) so auf die
Volumenbereiche (10) aufgebracht wird, dass sie die Oberfläche der Volumenbereiche (10) jeweils vollständig bedeckt,
- die Vergussmasse (13) so aufgebracht wird, dass die Vergussmasse (13) die elektrischen Kontaktstellen (14) vollständig umhüllt, und
- erste Hauptflächen der elektrischen Kontaktstellen (14) durch Entfernen der Vergussmasse (13) freigelegt werden, wobei die Haftvermittlungsschicht (12) von den ersten Hauptflächen entfernt wird.
Verfahren nach einem der obigen Ansprüche, bei dem
- Strukturelemente (7) eines Fotolacks auf die
vollflächig ausgebildete dielektrische Schicht (6) aufgebracht werden, und
- die Öffnungen (8) in der dielektrischen Schicht (6) mittels Ätzen der Bereiche erzeugt werden, die frei zugänglich sind. 4. Verfahren nach dem vorherigen Anspruch,
bei dem die metallischen Volumenbereiche (10) zwischen die Strukturelemente (7) des Fotolacks abgeschieden werden . 5. Verfahren nach einem der obigen Ansprüche,
bei dem die Volumenbereiche (10) eines der folgenden
Materialien aufweist: Nickel, Kupfer, Zinn, Gold. Verfahren nach einem der obigen Ansprüche,
bei dem die Haftvermittlungsschicht (12) eines der folgenden Materialien aufweist: SiN, SiOx, Ti, Ti02, Sn, fluorhaltige Verbindungen.
Verfahren nach einem der obigen Ansprüche,
bei dem die Haftvermittlungsschicht (12) mit einem der folgenden Verfahren aufgebracht wird: galvanisches Abscheiden, PVD, CVD, stromloses galvanisches
Abscheiden, Sputtern, Schleudern, Tauchen, Sprühen.
Verfahren nach einem der obigen Ansprüche,
bei dem die Haftvermittlungsschicht (12) eine Dicke zwischen einschließlich 0,5 Nanometer und
einschließlich 5 Mikrometer aufweist.
Verfahren nach einem der obigen Ansprüche,
bei dem die Keimschicht (5) eines der folgenden
Materialien aufweist: Au, Ti, Cu, AI, Ag, Sn, Rh, Pt .
Verfahren nach einem der obigen Ansprüche,
bei dem die Keimschicht (5) mit einem der folgenden Verfahren aufgebracht wird: stromloses galvanisches Abscheiden, Aufdampfen, PECVD, Sputtern.
Strahlungsemittierendes Halbleiterbauelement mit:
- einem strahlungsemittierenden Halbleiterchip (1) mit einer ersten Hauptfläche, die eine
Strahlungsaustrittsfläche des Halbleiterchips (1) umfasst ,
- einer ersten elektrischen Kontaktstelle (14) und einer zweiten elektrischen Kontaktstelle (14), die an einer zweiten Hauptfläche des Halbleiterchips (1) angeordnet sind, die der ersten Hauptfläche
gegenüberliegt, wobei
- jede Kontaktstelle (14) einen metallischen
Volumenbereich (10) und eine Haftvermittlungsschicht
(12) aufweist, wobei die Haftvermittlungsschicht (12) zumindest teilweise eine Außenfläche der Kontaktstelle
(14) ausbildet und eine Haftvermittlung zu einer
Vergussmasse (13) bewirkt, die die Kontaktstellen (14) lateral umhüllt,
- die zweite Hauptfläche jeder Kontaktstelle (14), die zu dem Halbleiterchip (1) weist, eine größere Fläche aufweist als eine erste Hauptfläche jeder Kontaktstelle (14), die der zweiten Hauptfläche gegenüberliegt.
Strahlungsemittierendes Halbleiterbauelement nach dem vorherigen Anspruch,
bei dem die Haftvermittlungsschicht (12) Seitenflächen der Volumenbereiche (10) der Kontaktstellen (14) vollständig bedeckt, während eine Hauptfläche der Volumenbereiche (10) jeweils frei von der
Haftvermittlungsschicht (12) sind.
Strahlungsemittierendes Halbleiterbauelement nach dem vorherigen Anspruch,
bei dem auf die Hauptfläche der Volumenbereiche (10), die frei von der Haftvermittlungsschicht (12) ist, eine lötfähige Schicht (15) aufgebracht ist, die eine
Montagefläche der Kontaktstellen (14) ausbildet.
PCT/EP2018/061925 2017-05-10 2018-05-08 Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement WO2018206604A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/607,226 US11195981B2 (en) 2017-05-10 2018-05-08 Method of producing a radiation-emitting semiconductor component, and radiation-emitting semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017110073.3A DE102017110073A1 (de) 2017-05-10 2017-05-10 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
DE102017110073.3 2017-05-10

Publications (1)

Publication Number Publication Date
WO2018206604A1 true WO2018206604A1 (de) 2018-11-15

Family

ID=62143180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/061925 WO2018206604A1 (de) 2017-05-10 2018-05-08 Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement

Country Status (3)

Country Link
US (1) US11195981B2 (de)
DE (1) DE102017110073A1 (de)
WO (1) WO2018206604A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019127130A1 (de) 2019-10-09 2021-04-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221509A1 (en) * 2010-11-02 2013-08-29 Dai Nippon Printing Co., Ltd. Lead frame for mounting led elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
EP2669962A2 (de) * 2012-05-28 2013-12-04 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
WO2014170271A1 (de) * 2013-04-19 2014-10-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips
DE102014117435A1 (de) * 2014-11-27 2016-06-02 Osram Opto Semiconductors Gmbh Bauteil mit Leiterrahmenabschnitt
DE102015114583A1 (de) 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015114579A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Halbleiterchip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483431B (zh) * 2011-04-01 2015-05-01 Huga Optotech Inc 半導體發光結構
US9824923B2 (en) * 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
JP5684751B2 (ja) * 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
JP2016033969A (ja) * 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット
US9780052B2 (en) * 2015-09-14 2017-10-03 Micron Technology, Inc. Collars for under-bump metal structures and associated systems and methods
KR102601553B1 (ko) * 2016-12-08 2023-11-15 삼성전자주식회사 반도체 발광 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130221509A1 (en) * 2010-11-02 2013-08-29 Dai Nippon Printing Co., Ltd. Lead frame for mounting led elements, lead frame with resin, method for manufacturing semiconductor devices, and lead frame for mounting semiconductor elements
EP2669962A2 (de) * 2012-05-28 2013-12-04 Kabushiki Kaisha Toshiba Lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
WO2014170271A1 (de) * 2013-04-19 2014-10-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterchips
DE102014117435A1 (de) * 2014-11-27 2016-06-02 Osram Opto Semiconductors Gmbh Bauteil mit Leiterrahmenabschnitt
DE102015114583A1 (de) 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015114579A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Halbleiterchip

Also Published As

Publication number Publication date
US20200388734A1 (en) 2020-12-10
US11195981B2 (en) 2021-12-07
DE102017110073A1 (de) 2018-11-15

Similar Documents

Publication Publication Date Title
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102011053149B4 (de) Die-Struktur, Die-Anordnung und Verfahren zum Prozessieren eines Dies
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
EP2223336A1 (de) Leuchtdiodenchip mit überspannungsschutz
DE102019210821A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102015105509A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102016103585B4 (de) Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
WO2018206604A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2018206399A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement
WO2019068522A1 (de) Verfahren zur herstellung eines oder einer mehrzahl von halbleiterchips und halbleiterchip
EP1665371A1 (de) Verfahren zur herstellung einer multifunktionellen dielektrikumsschicht auf einem substrat
WO2018215309A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2018215306A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2017016892A1 (de) Bauelement mit einem metallischen träger und verfahren zur herstellung von bauelementen
WO2010012267A1 (de) Optoelektronischer halbleiterchip und optoelektronisches bauteil
DE102016114550B4 (de) Bauelement und Verfahren zur Herstellung von Bauelementen
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
WO2019192797A1 (de) Bond-strukturen auf mems-element und asic-element
DE102015205695B4 (de) Halbleiterbauelement, Kontaktanordnung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18723502

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18723502

Country of ref document: EP

Kind code of ref document: A1