WO2018206399A1 - Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement - Google Patents

Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement Download PDF

Info

Publication number
WO2018206399A1
WO2018206399A1 PCT/EP2018/061377 EP2018061377W WO2018206399A1 WO 2018206399 A1 WO2018206399 A1 WO 2018206399A1 EP 2018061377 W EP2018061377 W EP 2018061377W WO 2018206399 A1 WO2018206399 A1 WO 2018206399A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metallic layer
metallic
radiation
emitting semiconductor
Prior art date
Application number
PCT/EP2018/061377
Other languages
English (en)
French (fr)
Inventor
Christian LEIRER
Isabel OTTO
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/493,438 priority Critical patent/US11171258B2/en
Publication of WO2018206399A1 publication Critical patent/WO2018206399A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Definitions

  • Radiation-emitting semiconductor device can be specified.
  • Radiation-emitting semiconductor component is preferably comprised by a radiation exit surface of the semiconductor chip.
  • a metallic seed layer is applied to a second main surface of the
  • the seed layer may for example comprise one of the following materials or consist of one of the following materials: Au, Ti, Cu, Al, Ag, Sn, Rh, Pt.
  • the seed layer may be deposited by one of the following methods: electroless plating, vapor deposition, PECVD (short for "plasma enhanced chemical vapor deposition"), sputtering.
  • the seed layer has a thickness between 20 nanometers inclusive and 5 micrometers inclusive. Most preferably, the thickness of the seed layer is between 100 nanometers and 300 nanometers inclusive. For example, the thickness of the seed layer has a value of approximately 200 nanometers.
  • the seed layer can furthermore be constructed as a layer sequence of individual layers.
  • the seed layer can furthermore be constructed as a layer sequence of individual layers.
  • Seed layer of a titanium layer and a gold layer or a titanium layer and a copper layer may be formed.
  • a first metallic layer is formed on the seed layer for formation a first electrical contact point and a second electrical contact point galvanically deposited.
  • galvanic deposition means a galvanic deposition under current flow
  • electroless plating means a galvanic deposition without current flow.
  • electroless plating is usually a precipitation reaction of metal ions from liquid to be coated
  • Electrodeposition is the deposition of metal ions on one
  • a second metallic layer is also galvanically applied to the first metallic layer to form the first electrical contact point and the second electrical contact point
  • first metallic layer and the second metallic layer are different from each other.
  • Layer may for example comprise one of the following materials or consist of one of the following materials: Ni, Au, Cu, Zn, Al, Sn.
  • the following material pairings are as
  • first metallic layer and the second metallic layer Materials suitable for the first metallic layer and the second metallic layer: Ni / Au, Ni / Zn, Ni / Al, Au / Zn, Cu / Ni, Cu / Au.
  • a plurality of first metallic layers and a plurality of second metallic layers, which are the first electrical contact point and the second one, are deposited alternately
  • a potting compound is at least between the contact points
  • Potting compound initially envelops the contact points preferably completely and forms a closed layer over the contact points with a flat surface.
  • the potting compound to an epoxy resin, a silicone resin or a silicate-containing material.
  • Potting compound can fillers, such as
  • the potting compound is partially removed again in a next step, so that first main surfaces of the contact points are freely accessible from the outside.
  • the contact points and the potting compound preferably close flush with each other after removal of the potting compound and form a plane
  • solderable layer applied. If the first main surface of the contact points is already formed solderable, can be dispensed with the additional solderable layer.
  • the solderable layer preferably has a thickness between
  • a further layer is applied to the solderable layer or on the first major surface of the contact points, which is intended to prevent oxidation of the underlying material.
  • This layer preferably has a thickness between 10 inclusive
  • Nanometers and up to and including 100 nanometers are nanometers and up to and including 100 nanometers.
  • the potting compound is intended, the
  • the potting compound stabilizes the semiconductor device such that no prefabricated housing more for
  • a structured dielectric layer with openings is applied to the seed layer before the first metallic layer and / or the second metallic layer are electrodeposited. Then, the material of the first metallic layer and / or the material of the second metallic
  • the dielectric layer is electrodeposited through the openings of the dielectric layer, wherein the dielectric layer preferably remains free from the first metallic layer and / or the second metallic layer.
  • the dielectric layer comprises, for example, one of
  • the dielectric layer has a thickness between 20 nanometers inclusive and 10 micrometers inclusive. Most preferably, the dielectric layer has a thickness of between 50 nanometers and 500 nanometers inclusive.
  • the dielectric layer is first applied over the entire surface
  • the dielectric layer can be undercut at the boundaries to the openings. Preference is given to
  • structural elements of a photoresist are applied to the entire surface
  • Structural elements of the photoresist electrodeposited The structural elements preferably adjoin the first metallic layer (s) and the second metallic layer (s) directly. In this way, even side surfaces of the contact points can be formed.
  • the material of the first metallic layer or the material of the second metallic layer is selectively etched so that indentations in the selectively etched layer (s) form on the side surfaces of the contact points.
  • the material of the first metallic layer is selectively etched against the material of the second metallic layer, so that indentations are formed in the first metallic layer.
  • the material of the second metallic layer is selectively etched against the material of the first metallic layer, so that the indentations are formed in the second metallic layer.
  • the selective etching is wet-chemical.
  • potassium cyanide KCN or aqua regia HAI / HNO3 is suitable as wet-chemical etching.
  • potassium cyanide etches gold, copper, or nickel while having selectivity to titanium or aluminum.
  • aqua regia etches gold or copper while having silver selectivity.
  • selective etching is meant here an etching process whose etch rates are significantly greater for one material than for another material,
  • the indentations are each formed by lateral
  • the indentations have a depth of between 200 nanometers and 30 micrometers inclusive.
  • the indentations have a depth of between 3 microns and 7 microns inclusive. In this case, for example, with the depth of the recesses, there is a distance between the side surface of the respectively unetched metallic layer and the lowest point of the side surface of the etched surface
  • the indentations that result from the selective etching serve as anchoring structures to the potting compound, which surrounds the contact points.
  • each electrical contact is made up of a plurality of first metallic layers and a plurality of second ones
  • each electrical contact point is inclusive of four to
  • Each contact point is particularly preferably from two to six first metallic ones
  • first metallic layers and the second metallic layers formed.
  • the first metallic layers and the second metallic layers are arranged alternately.
  • the first metallic layer is three to ten times as thick
  • the second metallic layer which is designed to be significantly thinner than the first metallic layer, is particularly preferably etched to produce the indentations.
  • the first metallic layer and / or the second metallic layer have a thickness between them
  • Layer and / or the second metallic layer has a thickness between 5 microns inclusive and 20 microns inclusive
  • the finished electrical contact points have
  • the electrical contact points have a thickness of between 50 microns and 150 inclusive
  • Contact points is about 100 microns.
  • the method is particularly preferably a method which is carried out in the wafer composite.
  • a plurality of semiconductor chips are simultaneously provided, which are covered by a common wafer. These semiconductor chips are then processed simultaneously according to the described method steps. So be with Advantageously generates a plurality of radiation-emitting semiconductor devices in parallel.
  • a radiation-emitting semiconductor component has a radiation-emitting semiconductor chip with a first
  • Main surface which is covered by a radiation exit surface of the semiconductor chip. Furthermore, the
  • Radiation-emitting semiconductor chip a first electrical contact point and a second electrical contact point, which are arranged on a second main surface of the semiconductor chip.
  • the second main surface of the semiconductor chip lies opposite the first main surface.
  • each contact point has at least one first metallic layer and at least one second metallic layer.
  • the indentations serve particularly preferably as anchoring structures to a potting compound, which surrounds the contact points.
  • the potting compound fully encloses the contact points laterally, while a first major surface of the contact points is freely accessible.
  • a second main surface has each
  • the contact points which faces the semiconductor chip, a larger area, as a first major surface of each contact point, which is opposite to the second main surface.
  • the contact points preferably have widened foot points, which can lead to an improved anchoring of the contact points.
  • the method and the semiconductor device based on the idea to provide the side surfaces of electrical contact points with indentations, for example, by
  • FIG. 12 shows a schematic sectional illustration of a radiation-emitting semiconductor component according to an exemplary embodiment.
  • a semiconductor chip 1 which has an epitaxial semiconductor layer sequence 2 with a
  • Radiation generating active zone 3 has.
  • the active radiation-generating zone 3 is arranged between an n-type region of the semiconductor layer sequence 2 and a p-type region of the semiconductor layer sequence 2.
  • On the epitaxial semiconductor layer sequence 2 is a
  • Semiconductor structure 4 with electrical contacts to the n- applied conductive region and the p-type region.
  • the electromagnetic radiation generated in the active zone is emitted by a radiation exit surface of the semiconductor chip 1, which comprises a first main surface of the semiconductor chip 1.
  • a seed layer 5 is applied, for example by means of one of the aforementioned methods.
  • the seed layer 5 completely covers the surface of the semiconductor chip 1 in the present case.
  • On the seed layer 5 is
  • FIG. 2 shows schematically in FIG.
  • structural elements 7 of a photoresist are applied to the dielectric layer 6, areas of the dielectric layer 6 remaining freely accessible.
  • the dielectric layer 6 is removed by etching in the areas which are freely accessible (FIG. 3).
  • openings 8 are formed in the dielectric layer 6 in the areas not covered by the structural elements 7 of the photoresist.
  • the dielectric layer 6 is preferably undercut, starting from boundaries of the openings 8, so that undercuts 9 are formed.
  • a first metallic layer 10 is applied between the structural elements 7 of the photoresist, for example by means of electrodeposition. Then, a second metallic layer 11 on the first metallic Layer 10 is electrodeposited. The first metallic layer 10 and the second metallic layer 11 comprise different materials. On the second metallic layer 11, a further first metallic layer 10 is electrodeposited and on this further first
  • Metallic layer 10 is another second metallic
  • Layers 10 and the second metallic layers 11 essentially form two electrical contact points 12.
  • the undercuts 9 are filled with the material of the first metallic layer 10 and form foot points 13 of the contact points 12.
  • the second metal layers 11 are selectively etched against the first metal layers 10, so that indentations 14 are formed in the side surfaces of the pads 12.
  • the indentations 14 are in this case formed within the second metallic layers 11, while the first second metallic layers 10 protrude laterally beyond the second metallic layers 11 (FIG. 7).
  • a potting compound 15 is introduced between the contact points 12, which initially fully encloses the contact points 12.
  • the indentations 14 in this case form mechanical anchoring structures to the casting compound 15.
  • the potting compound 15 is removed by grinding in such a way that first main surfaces of the contact points 12 are freely accessible (FIG. 8).
  • a solderable layer can be applied to the first main surfaces of the contact points 12 (not shown).
  • Photoresist a plurality of first metallic layers 10 and a plurality of second metallic layers 11 for forming electrical contact pads 12 deposited. Then the structural elements 7 of the photoresist are removed again. There are now electrical contact points 12 on the seed layer. 5
  • the contact points comprise alternating
  • Layers 10 in this case have a different material than the second metallic layers 11.
  • the second metallic layers 11 are selectively etched against the first metallic layers 10, so that indentations 14 in the side surfaces of the
  • the second metallic layers 11 arise.
  • the second metallic layers 11 are in this case made significantly thinner than the first metallic layers 10.
  • the seed layer is also removed in the areas in which the
  • Germ layer is freely accessible.
  • the electrical contact points 12 are completely enveloped by a potting compound 15, while the first main surfaces of the contact points 12 remain free of the potting compound 15.
  • the indentations 14 serve as
  • the first metallic layers 10 are selectively etched against the second metallic layers 11. Consequently, the first metallic layers 10 have indentations 14, while the second metallic 11 layers project laterally beyond the first metallic layers 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Strahlungsemittierenden Halbleiterbauelements mit den folgenden Schritten angegeben: - Bereitstellen eines strahlungsemittierenden Halbleiterchips (I) mit einer ersten Hauptfläche, die eine Strahlungsaustrittsfläche des Halbleiterchips (1) umfasst, - Aufbringen einer metallischen Keimschicht (5) auf eine zweite Hauptfläche des Halbleiterchips (1), die der ersten Hauptfläche gegenüberliegt, - galvanisches Abscheiden einer ersten metallischen Schicht (10) auf der Keimschicht (5) zur Bildung einer ersten elektrischen Kontaktstelle (12) und einer zweiten elektrischen Kontaktstelle (12), - galvanisches Abscheiden einer zweiten metallischen Schicht (II) auf der ersten metallischen Schicht (10) zur Bildung der ersten elektrischen Kontaktstelle (12) und der zweiten elektrischen Kontaktstelle (12), wobei das Material der ersten metallische Schicht (10) und das Material der zweiten metallischen Schicht (11) verschieden sind, und - Aufbringen einer Vergussmasse (15) zwischen die Kontaktstellen (12). Weiterhin wird ein Strahlungsemittierendes Halbleiterbauelement angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES STRAHLUNGSEMITTIERENDEN HALBLEITERBAUELEMENTS UND STRAHLUNGSEMITTIERENDES HALBLEITERBAUELEMENT
Es werden ein Verfahren zur Herstellung eines
strahlungsemittierenden Halbleiterbauelements und ein
Strahlungsemittierendes Halbleiterbauelement angegeben.
Ein Verfahren zur Herstellung strahlungsemittierender
Halbleiterbauelemente und Strahlungsemittierende
Halbleiterbauelemente sind beispielsweise in der Druckschrift DE 102015114583 beschrieben.
Es soll ein Strahlungsemittierendes Halbleiterbauelement mit erhöhter Bruchstabilität angegeben werden. Weiterhin soll ein Verfahren zur Herstellung eines derartigen
Strahlungsemittierenden Halbleiterbauelements angegeben werden.
Diese Aufgaben werden durch ein Verfahren mit den Schritten des Patentanspruchs 1 und durch ein Strahlungsemittierendes Halbleiterbauelement mit den Merkmalen des Patentanspruchs 14 gelöst.
Vorteilhafte Ausführungsformen und Weiterbildungen des
Verfahrens und des Strahlungsemittierenden
Halbleiterbauelements sind Gegenstand der jeweils abhängigen Ansprüche.
Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Strahlungsemittierenden Halbleiterbauelements wird ein strahlungsemittierender Halbleiterchip mit einer ersten
Hauptfläche bereitgestellt. Die erste Hauptfläche des
Strahlungsemittierenden Halbleiterbauelements ist bevorzugt von einer Strahlungsaustrittsfläche des Halbleiterchips umfasst .
Gemäß einer weiteren Ausführungsform des Verfahrens wird eine metallische Keimschicht auf eine zweite Hauptfläche des
Halbleiterchips, die der ersten Hauptfläche gegenüberliegt, aufgebracht. Die Keimschicht kann beispielsweise eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialien bestehen: Au, Ti, Cu, AI, Ag, Sn, Rh, Pt .
Die Keimschicht kann mit einem der folgenden Verfahren abgeschieden werden: stromloses galvanisches Abscheiden, Aufdampfen, PECVD (kurz für „Plasma Enhanced Chemical Vapor Deposition") , Sputtern.
Die Keimschicht weist beispielsweise eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 5 Mikrometer auf. Besonders bevorzugt weist die Dicke der Keimschicht einen Wert auf, der zwischen einschließlich 100 Nanometer und einschließlich 300 Nanometer liegt. Beispielsweise weist die Dicke der Keimschicht einen Wert von ungefähr 200 Nanometer auf .
Die Keimschicht kann weiterhin als eine Schichtenfolge aus Einzelschichten aufgebaut sein. Beispielsweise kann die
Keimschicht aus einer Titanschicht und einer Goldschicht oder aus einer Titanschicht und einer Kupferschicht gebildet sein.
Gemäß einer weiteren Ausführungsform des Verfahrens wird auf der Keimschicht eine erste metallische Schicht zur Bildung einer ersten elektrischen Kontaktstelle und einer zweiten elektrischen Kontaktstelle galvanisch abgeschieden.
Hier und im Folgenden ist mit dem Begriff „galvanisches Abscheiden" ein galvanisches Abscheiden unter Stromfluss gemeint, während mit dem Begriff „stromloses galvanisches Abscheiden" ein galvanisches Abscheiden ohne Stromfluss gemeint ist. Bei dem stromlosen galvanischen Abscheiden handelt es sich in der Regel um eine Fällungsreaktion von Metallionen aus Flüssigkeit auf eine zu beschichtende
Oberfläche. Bei dem galvanischen Abscheiden handelt es sich um die Abscheidung von Metallionen auf einer zu
beschichtenden Oberfläche aus einem flüssigen Elektrolyten unter Anlegen einer äußeren Spannung, wobei sich ein
elektrischer Strom in dem flüssigen Elektrolyten ausbildet.
Gemäß einer weiteren Ausführungsform des Verfahrens wird eine zweite metallische Schicht auf die erste metallische Schicht ebenfalls zur Bildung der ersten elektrischen Kontaktstelle und der zweiten elektrischen Kontaktstelle galvanisch
abgeschieden, wobei das Material der ersten metallischen Schicht und das Material der zweiten metallischen Schicht voneinander verschieden sind. Die erste metallische Schicht und die zweite metallische
Schicht können beispielsweise eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialien bestehen: Ni, Au, Cu, Zn, AI, Sn. Beispielsweise sind die folgenden Materialpaarungen als
Materialien für die erste metallische Schicht und die zweite metallische Schicht geeignet: Ni/Au, Ni/Zn, Ni/Al, Au/Zn, Cu/Ni, Cu/Au. Gemäß einer weiteren Ausführungsform des Verfahrens wird eine Vielzahl erster metallischer Schichten und eine Vielzahl zweiter metallischer Schichten alternierend abgeschieden, die die erste elektrische Kontaktstelle und die zweite
elektrische Kontaktstelle ausbilden.
Gemäß einer weiteren Ausführungsform des Verfahrens wird eine Vergussmasse zumindest zwischen die Kontaktstellen
aufgebracht. Das Aufbringen der Vergussmasse erfolgt
bevorzugt so, dass der Bereich zwischen den Kontaktstellen vollständig von der Vergussmasse gefüllt wird. Die
Vergussmasse umhüllt die Kontaktstellen zunächst bevorzugt vollständig und bildet eine geschlossene Schicht über den Kontaktstellen mit einer planen Oberfläche aus.
Beispielsweise weist die Vergussmasse ein Epoxidharz, ein Silikonharz oder ein silikathaltiges Material auf. Die
Vergussmasse kann Füllstoffe, wie beispielsweise
Glasskügelchen enthalten.
Gemäß einer weiteren Ausführungsform des Verfahrens wird die Vergussmasse in einem nächsten Schritt wieder teilweise entfernt, sodass erste Hauptflächen der Kontaktstellen von außen frei zugänglich sind. Die ersten Hauptflächen der
Kontaktstellen sind hierbei von den Halbleiterchips
abgewandt. Das Entfernen der Vergussmasse erfolgt
beispielsweise mittels Schleifen. Die Kontaktstellen und die Vergussmasse schließen nach dem Entfernen der Vergussmasse bevorzugt bündig miteinander ab und bilden eine plane
Oberfläche aus.
Gemäß einer weiteren Ausführungsform des Verfahrens wird auf die ersten Hauptflächen der Kontaktstellen, die nach dem Entfernen der Vergussmasse frei zugänglich sind, eine
lötfähige Schicht aufgebracht. Falls die erste Hauptfläche der Kontaktstellen bereits lötfähig ausgebildet ist, kann auf die zusätzliche lötfähige Schicht verzichtet werden. Die lötfähige Schicht weist bevorzugt eine Dicke zwischen
einschließlich 0,5 Mikrometer und einschließlich 10
Mikrometer auf. Besonders bevorzugt weist die lötfähige
Schicht eine Dicke zwischen einschließlich 3 Mikrometer und einschließlich 5 Mikrometer auf.
Unter Umständen ist auf die lötfähige Schicht oder auch auf die erste Hauptfläche der Kontaktstellen eine weitere Schicht aufgebracht, die dazu vorgesehen ist, eine Oxidation des darunterliegenden Materials zu verhindern. Diese Schicht weist bevorzugt eine Dicke zwischen einschließlich 10
Nanometer und einschließlich 100 Nanometer auf.
Die Vergussmasse ist dazu vorgesehen, das
Halbleiterbauelement mechanisch zu stabilisieren. Bevorzugt stabilisiert die Vergussmasse das Halbleiterbauelement derart, dass kein vorgefertigtes Gehäuse mehr zur
Stabilisierung notwendig ist. Bevorzugt ist das
Halbleiterbauelement frei von einem vorgefertigten Gehäuse. Gemäß einer weiteren Ausführungsform des Verfahrens wird vor dem galvanischen Abscheiden der ersten metallischen Schicht und/oder der zweiten metallischen Schicht eine strukturierte dielektrische Schicht mit Öffnungen auf die Keimschicht aufgebracht. Dann wird das Material der ersten metallischen Schicht und/oder das Material der zweiten metallischen
Schicht durch die Öffnungen der dielektrischen Schicht galvanisch abgeschieden, wobei die dielektrische Schicht bevorzugt frei bleibt von der ersten metallischen Schicht und/oder von der zweiten metallischen Schicht. Die dielektrische Schicht weist beispielsweise eines der
folgenden Materialien auf oder besteht aus einem der
folgenden Materialien: SiN, Si02, A1203, Ti02. Die
dielektrische Schicht weist beispielsweise eine Dicke zwischen einschließlich 20 Nanometer und einschließlich 10 Mikrometer auf. Besonders bevorzugt weist die dielektrische Schicht eine Dicke zwischen einschließlich 50 Nanometer und einschließlich 500 Nanometer auf.
Gemäß einer weiteren Ausführungsform des Verfahrens wird die dielektrische Schicht zunächst vollflächig auf die
Keimschicht aufgebracht und die Öffnungen in der
dielektrischen Schicht mittels Ätzen erzeugt.
Hierbei kann die dielektrische Schicht an den Begrenzungen zu den Öffnungen unterätzt werden. Bevorzugt werden die
Unterätzungen bei dem galvanischen Abscheiden der ersten metallischen Schicht und/oder der zweiten metallischen
Schicht mit dem Material der ersten metallischen Schicht und/oder dem Material der zweiten metallischen Schicht gefüllt. Auf diese Art und Weise können verbreiterte
Fußpunkte zur besseren Verankerung der Kontaktstellen
ausgebildet werden. Eine zweite Hauptfläche der
Kontaktstellen weist hierbei bevorzugt eine vergrößerte
Fläche gegenüber der ersten Hauptfläche auf, die der zweiten Hauptfläche gegenüberliegt.
Gemäß einer weiteren Ausführungsform des Verfahrens werden Strukturelemente eines Fotolacks auf die vollflächig
ausgebildete dielektrische Schicht aufgebracht und die
Öffnungen in der dielektrischen Schicht mittels Ätzen der Bereiche erzeugt, die frei zugänglich sind. Alternativ ist es auch möglich, dass bei dem vorliegenden Verfahren keine dielektrische Schicht verwendet wird. Hierbei werden die Strukturelemente des Fotolacks direkt auf die Keimschicht aufgebracht und die erste metallische Schicht und die zweite metallische Schicht werden zwischen die
Strukturelemente des Fotolacks galvanisch abgeschieden. Die Strukturelemente grenzen hierbei bevorzugt an die erste metallische (n) Schicht (en) und die zweiten metallische (n) Schicht (en) direkt an. Auf diese Art und Weise können gerade Seitenflächen der Kontaktstellen ausgebildet werden.
Gemäß einer weiteren Ausführungsform des Verfahrens wird das Material der ersten metallischen Schicht oder das Material der zweiten metallischen Schicht selektiv geätzt, sodass sich an den Seitenflächen der Kontaktstellen Einbuchtungen in der/den selektiv geätzten Schicht (en) ausbilden.
Beispielsweise wird das Material der ersten metallischen Schicht gegen das Material der zweiten metallischen Schicht selektiv geätzt, sodass sich Einbuchtungen in der ersten metallischen Schicht ausbilden. Alternativ ist es auch möglich, dass das Material der zweiten metallischen Schicht selektiv gegen das Material der ersten metallischen Schicht geätzt wird, sodass sich die Einbuchtungen in der zweiten metallischen Schicht ausbilden. Beispielsweise erfolgt das selektive Ätzen nasschemisch. Als nasschemische Ätze ist beispielsweise Kaliumzyanid KCN oder Königswasser (HCI/HNO3) geeignet. Kaliumzyanid ätzt hierbei beispielsweise Gold, Kupfer oder Nickel, während eine Selektivität zu Titan oder Aluminium besteht. Königswasser ätzt beispielsweise Gold oder Kupfer, während eine Selektivität zu Silber besteht. Mit dem Begriff „selektives Ätzen" ist hierbei ein Ätzverfahren gemeint, dessen Ätzraten für ein Material deutlich größer sind als für ein anderes Material,
beispielsweise um einen Faktor 10. Besonders bevorzugt sind die Ätzraten vorliegend für das Material der ersten
metallischen Schicht deutlich größer als für das Material der zweiten metallischen Schicht oder umgekehrt.
Die Einbuchtungen bilden sich jeweils durch seitliches
Entfernen des jeweiligen Materials aus der selektiv geätzten Schicht aus. Die ungeätzte Schicht ragt hierbei in der Regel über die geätzte Schicht seitlich hinaus. Beispielsweise weisen die Einbuchtungen eine Tiefe zwischen einschließlich 200 Nanometer und einschließlich 30 Mikrometer auf. Bevorzugt weisen die Einbuchtungen eine Tiefe zwischen einschließlich 3 Mikrometer und einschließlich 7 Mikrometer auf. Mit Tiefe der Einbuchtungen ist hierbei beispielsweise ein Abstand zwischen der Seitenfläche der jeweils ungeätzten metallischen Schicht und dem tiefsten Punkt der Seitenfläche der geätzten
metallischen Schicht gemeint.
Besonders bevorzugt dienen die Einbuchtungen, die durch das selektive Ätzen entstehen, als Verankerungsstrukturen zu der Vergussmasse, die die Kontaktstellen umhüllt.
Beispielsweise ist jeder elektrische Kontakt aus mehreren ersten metallischen Schichten und mehreren zweiten
metallischen Schichten gebildet. Beispielsweise ist jede elektrische Kontaktstelle aus einschließlich vier bis
einschließlich zehn ersten metallischen Schichten und zweiten metallischen Schichten gebildet. Besonders bevorzugt ist jede Kontaktstelle aus zwei bis sechs ersten metallischen
Schichten und zweiten metallischen Schichten gebildet. Die ersten metallischen Schichten und die zweiten metallischen Schichten sind hierbei alternierend angeordnet.
Gemäß einer weiteren Ausführungsform des Verfahrens ist die erste metallische Schicht drei bis zehnmal so dick
ausgebildet, wie die zweite metallische Schicht. Hierbei wird besonders bevorzugt die zweite metallische Schicht, die deutlich dünner ausgebildet ist als die erste metallische Schicht, zur Erzeugung der Einbuchtungen selektiv geätzt.
Beispielsweise weisen die erste metallische Schicht und/oder die zweite metallische Schicht eine Dicke zwischen
einschließlich 0,5 Mikrometer und einschließlich 50
Mikrometer auf. Bevorzugt weisen die erste metallische
Schicht und/oder die zweite metallische Schicht eine Dicke zwischen einschließlich 5 Mikrometer und einschließlich 20 Mikrometer auf
Die fertigen elektrischen Kontaktstellen weisen
beispielsweise eine Dicke zwischen einschließlich 35
Mikrometer und einschließlich 200 Mikrometer auf. Bevorzugt weisen die elektrischen Kontaktstellen eine Dicke zwischen einschließlich 50 Mikrometer und einschließlich 150
Mikrometer auf. Eine typische Dicke der elektrischen
Kontaktstellen ist ungefähr 100 Mikrometer.
Besonders bevorzugt handelt es sich bei dem Verfahren um ein Verfahren, das im Waferverbund durchgeführt wird. Hierbei werden mit Vorteil mehrere Halbleiterchips gleichzeitig bereitgestellt, die von einem gemeinsamen Wafer umfasst sind. Diese Halbleiterchips werden dann gleichzeitig gemäß den beschriebenen Verfahrensschritten prozessiert. So werden mit Vorteil mehrere Strahlungsemittierende Halbleiterbauelemente parallel erzeugt.
Das hier beschriebene Verfahren ist insbesondere dazu
geeignet, ein Strahlungsemittierendes Halbleiterbauelement zu erzeugen. Merkmale, die vorliegend nur in Verbindung mit dem Verfahren beschrieben sind, können folglich ebenfalls bei dem strahlungsemittierenden Halbleiterbauelement ausgebildet sein und umgekehrt.
Ein Strahlungsemittierendes Halbleiterbauelement weist einen strahlungsemittierenden Halbleiterchip mit einer ersten
Hauptfläche auf, die von einer Strahlungsaustrittsfläche des Halbleiterchips umfasst ist. Weiterhin umfasst der
Strahlungsemittierende Halbleiterchip eine erste elektrische Kontaktstelle und eine zweite elektrische Kontaktstelle, die an einer zweiten Hauptfläche des Halbleiterchips angeordnet sind. Die zweite Hauptfläche des Halbleiterchips liegt hierbei der ersten Hauptfläche gegenüber.
Gemäß einer weiteren Ausführungsform des
strahlungsemittierenden Halbleiterbauelements weist jede Kontaktstelle zumindest eine erste metallische Schicht und zumindest eine zweite metallische Schicht auf.
Gemäß einer besonders bevorzugten Ausführungsform des strahlungsemittierenden Halbleiterbauelements weist die erste metallische Schicht oder die zweite metallische Schicht
Einbuchtungen ausgehend von den Seitenflächen der
Kontaktstellen auf. Die Einbuchtungen dienen besonders bevorzugt als Verankerungsstrukturen zu einer Vergussmasse, die die Kontaktstellen umhüllt. Besonders bevorzugt umhüllt die Vergussmasse die Kontaktstellen seitlich vollständig, während eine erste Hauptfläche der Kontaktstellen frei zugänglich ist.
Gemäß einer Ausführungsform des strahlungsemittierenden Halbleiterbauelements weist eine zweite Hauptfläche jeder
Kontaktstelle, die zu dem Halbleiterchip weist, eine größere Fläche auf, als eine erste Hauptfläche jeder Kontaktstelle, die der zweiten Hauptfläche gegenüberliegt. Mit anderen Worten weisen die Kontaktstellen bevorzugt verbreiterte Fußpunkte auf, die zu einer verbesserten Verankerung der Kontaktstellen führen können.
Gemäß einer weiteren Ausführungsform des
Halbleiterbauelements weist jede Kontaktstelle eine Vielzahl erster metallischer Schichten und eine Vielzahl zweiter metallischer Schicht auf, die alternierend angeordnet sind. Weiterhin ist es auch möglich, dass jede Kontaktstelle aus einer Vielzahl erster metallischer Schichten und zweiter metallischer Schichten, die alternierend angeordnet sind, gebildet ist.
Das Verfahren und das Halbleiterbauelement basieren auf der Idee, die Seitenflächen elektrischer Kontaktstellen mit Einbuchtungen zu versehen, die beispielsweise durch
selektives Ätzen alternierend angeordneter metallischer Schichten unterschiedlicher Materialien erzielt werden können. Die Einbuchtungen bilden mechanische
Verankerungsstrukturen zu einer die Kontaktstellen
umhüllenden Vergussmasse aus, vergleichbar zu Dübeln. Auf diese Art und Weise kann die Bruchstabilität des
strahlungsemittierenden Halbleiterbauelements mit Vorteil erhöht werden. Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen. Anhand der schematischen Schnittdarstellungen der Figuren 1 bis 8 wird ein erstes Ausführungsbeispiel des Verfahrens beschrieben .
Anhand der schematischen Schnittdarstellungen der Figuren 9 bis 11 wird ein weiteres Ausführungsbeispiel des Verfahrens beschrieben .
Figur 12 zeigt eine schematische Schnittdarstellung eines Strahlungsemittierenden Halbleiterbauelements gemäß einem Ausführungsbeispiel.
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein. Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1 bis 8 wird zunächst ein Halbleiterchip 1 bereitgestellt, der eine epitaktische Halbleiterschichtenfolge 2 mit einer
Strahlungserzeugenden aktiven Zone 3 aufweist. Die aktive Strahlungserzeugende Zone 3 ist zwischen einem n-leitenden Bereich der Halbleiterschichtenfolge 2 und einem p-leitenden Bereich der Halbleiterschichtenfolge 2 angeordnet. Auf der epitaktischen Halbleiterschichtenfolge 2 ist eine
Halbleiterstruktur 4 mit elektrischen Kontakten zu dem n- leitenden Bereich und dem p-leitenden Bereich aufgebracht. Die in der aktiven Zone erzeugte elektromagnetische Strahlung wird von einer Strahlungsaustrittsfläche des Halbleiterchips 1 ausgesandt, die eine erste Hauptfläche des Halbleiterchips 1 umfasst.
Auf den Halbleiterchip 1 wird eine Keimschicht 5 aufgebracht, beispielsweise mittels einem der bereits genannten Verfahren. Die Keimschicht 5 bedeckt die Oberfläche des Halbleiterchips 1 vorliegend vollständig. Auf die Keimschicht 5 wird
vollflächig eine dielektrische Schicht 6 aufgebracht,
ebenfalls mit einem der bereits genannten Verfahren. Die so entstandene Anordnung ist schematisch in Figur 1 gezeigt. Wie schematisch in Figur 2 dargestellt, werden auf die dielektrische Schicht 6 Strukturelemente 7 eines Fotolacks aufgebracht, wobei Bereiche der dielektrischen Schicht 6 frei zugänglich bleiben. In einem nächsten Schritt wird die dielektrische Schicht 6 in den Bereichen, die frei zugänglich sind, durch Ätzen entfernt (Figur 3) . Auf diese Art und Weise entstehen Öffnungen 8 in der dielektrischen Schicht 6 in den Bereichen, die nicht von den Strukturelementen 7 des Fotolacks bedeckt sind. Hierbei wird die dielektrische Schicht 6 ausgehend von Begrenzungen der Öffnungen 8 bevorzugt unterätzt, so dass Unterätzungen 9 entstehen .
In einem nächsten Schritt, der schematisch in Figur 4
dargestellt ist, wird eine erste metallische Schicht 10 zwischen die Strukturelemente 7 des Fotolacks aufgebracht, beispielsweise mittels galvanischer Abscheidung. Dann wird eine zweite metallische Schicht 11 auf die erste metallische Schicht 10 galvanisch abgeschieden. Die erste metallische Schicht 10 und die zweite metallische Schicht 11 weisen unterschiedliche Materialien auf. Auf die zweite metallische Schicht 11 wird eine weitere erste metallische Schicht 10 galvanisch abgeschieden und auf diese weitere erste
metallische Schicht 10 eine weitere zweite metallische
Schicht 11. Mit anderen Worten werden eine Vielzahl erster metallischer Schichten 10 und eine Vielzahl zweiter
metallischer Schichten 11 galvanisch zwischen den
Strukturelementen 7 des Fotolacks in einer alternierenden Abfolge abgeschieden (Figur 5) . Die ersten metallischen
Schichten 10 und die zweiten metallischen Schichten 11 bilden hierbei im Wesentlichen zwei elektrische Kontaktstellen 12 aus. Die Unterätzungen 9 sind mit dem Material der ersten metallischen Schicht 10 gefüllt und bilden Fußpunkte 13 der Kontaktstellen 12 aus.
In einem nächsten Schritt, der schematisch in Figur 6 dargestellt ist, werden die Strukturelemente 7 des Fotolacks wieder entfernt.
Dann werden die zweiten metallischen Schichten 11 gegen die ersten metallischen Schichten 10 selektiv geätzt, sodass Einbuchtungen 14 in den Seitenflächen der Kontaktstellen 12 entstehen. Die Einbuchtungen 14 werden hierbei innerhalb der zweiten metallischen Schichten 11 gebildet, während die ersten zweiten metallischen Schichten 10 seitlich über die zweiten metallischen Schichten 11 hinausragen (Figur 7). Dann wird eine Vergussmasse 15 zwischen die Kontaktstellen 12 eingebracht, die die Kontaktstellen 12 zunächst vollständig umhüllt. Die Einbuchtungen 14 bilden hierbei mechanische Verankerungsstrukturen zu der Vergussmasse 15 aus. Schließlich wird die Vergussmasse 15 durch Schleifen derart entfernt, dass erste Hauptflächen der Kontaktstellen 12 frei zugänglich sind (Figur 8) . Auf die ersten Hauptflächen der Kontaktstellen 12 kann weiterhin eine lötfähige Schicht aufgebracht werden (nicht dargestellt) .
Bei dem Verfahren gemäß dem Ausführungsbeispielen der Figuren 9 und 11 wird im Unterschied zu dem Verfahren gemäß der
Figuren 1 bis 8 keine dielektrische Schicht 6 eingesetzt. Vielmehr werden direkt auf die Keimschicht 5 die
Strukturelemente 7 des Fotolackes aufgebracht (nicht
dargestellt) und zwischen die Strukturelemente 7 des
Fotolacks eine Vielzahl erster metallischer Schichten 10 und eine Vielzahl zweiter metallischer Schichten 11 zur Bildung elektrischer Kontaktstellen 12 abgeschieden. Dann werden die Strukturelemente 7 des Fotolacks wieder entfernt. Es sind nun elektrische Kontaktstellen 12 auf der Keimschicht 5
aufgebracht. Die Kontaktstellen umfassen alternierend
angeordnete erste metallische Schichten und zweite
metallische Schichten (Figur 9) . Die ersten metallischen
Schichten 10 weisen hierbei ein anderes Material auf als die zweiten metallischen Schichten 11.
In einem nächsten Schritt, der schematisch in Figur 10 dargestellt ist, werden die zweiten metallischen Schichten 11 selektiv gegen die ersten metallischen Schichten 10 geätzt, sodass Einbuchtungen 14 in den Seitenflächen der
Kontaktstellen 12 innerhalb der zweiten metallischen
Schichten 11 entstehen. Die zweiten metallischen Schichten 11 sind hierbei deutlich dünner ausgebildet als die ersten metallischen Schichten 10. Bei dem selektiven Ätzen wird auch die Keimschicht in den Bereichen entfernt, in denen die
Keimschicht frei zugänglich ist. In einem nächsten Schritt, der schematisch in Figur 11 dargestellt ist, werden die elektrischen Kontaktstellen 12 mit einer Vergussmasse 15 vollständig umhüllt, während die ersten Hauptflächen der Kontaktstellen 12 frei bleiben von der Vergussmasse 15. Die Einbuchtungen 14 dienen als
mechanische Verankerungsstrukturen zu der Vergussmasse 15.
Bei dem strahlungsemittierenden Halbleiterbauelement gemäß dem Ausführungsbeispiel der Figur 12 sind im Unterschied zu dem strahlungsemittierenden Halbleiterbauelement gemäß der Figur 11 die ersten metallischen Schichten 10 selektiv gegen die zweiten metallischen Schichten 11 geätzt. Folglich weisen die ersten metallischen Schichten 10 Einbuchtungen 14 auf, während die zweiten metallischen 11 Schichten seitlich über die ersten metallischen Schichten 10 hinausragen.
Die vorliegende Anmeldung nimmt die Priorität der deutschen Anmeldung DE 102017110076.8 in Anspruch, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugs zeichenliste
1 Halbleiterchip
2 Halbleiterschichtenfolge
3 aktive Zone
4 Halbleiterstruktur
5 Keimschicht
6 dielektrische Schicht
7 Strukturelement
8 Öffnungen
9 Unterätzung
10 erste metallische Schicht
11 zweite metallische Schicht
12 elektrische Kontaktstellen
13 Fußpunkte
14 Einbuchtungen
15 Vergussmasse

Claims

- I S
Patentansprüche
Verfahren zur Herstellung eines Strahlungsemittierenden Halbleiterbauelements mit den Schritten:
- Bereitstellen eines Strahlungsemittierenden
Halbleiterchips (1) mit einer ersten Hauptfläche, die eine Strahlungsaustrittsfläche des Halbleiterchips (1) umfasst ,
- Aufbringen einer metallischen Keimschicht (5) auf eine zweite Hauptfläche des Halbleiterchips (1), die der ersten Hauptfläche gegenüberliegt,
- galvanisches Abscheiden einer ersten metallischen Schicht (10) auf der Keimschicht (5) zur Bildung einer ersten elektrischen Kontaktstelle (12) und einer zweiten elektrischen Kontaktstelle (12),
- galvanisches Abscheiden einer zweiten metallischen Schicht (11) auf der ersten metallischen Schicht (10) zur Bildung der ersten elektrischen Kontaktstelle (12) und der zweiten elektrischen Kontaktstelle (12), wobei das Material der ersten metallische Schicht (10) und das Material der zweiten metallischen Schicht (11) verschieden sind, und
- Aufbringen einer Vergussmasse (15) zwischen die
Kontaktstellen (12).
Verfahren nach dem vorherigen Anspruch,
bei dem vor dem galvanischen Abscheiden der ersten metallischen Schicht (10) und/oder der zweiten
metallischen Schicht (11) eine strukturierte
dielektrische Schicht (6) mit Öffnungen (8) auf die
Keimschicht (5) aufgebracht wird, und
das Material der ersten metallischen Schicht (10) und/oder das Material der zweiten metallischen Schicht (11) durch die Öffnungen (8) der dielektrischen Schicht (6) abgeschieden wird, wobei die dielektrische Schicht (6) frei bleibt von der ersten metallischen Schicht
(10) und/oder von der zweiten metallischen Schicht
(11) ·
Verfahren nach dem vorherigen Anspruch, bei dem
- die dielektrische Schicht (6) zunächst vollflächig auf die Keimschicht (5) aufgebracht wird, und
- die Öffnungen (8) in der dielektrischen Schicht (6) mittels Ätzen erzeugt werden.
Verfahren nach dem vorherigen Anspruch, bei dem
- die dielektrische Schicht (6) an den Begrenzungen zu den Öffnungen (8) unterätzt wird, und
- die Unterätzungen (9) bei dem galvanischen Abscheiden der ersten metallischen Schicht (10) oder der zweiten metallischen Schicht (11) mit dem Material der ersten metallischen Schicht (10) oder der zweiten metallischen Schicht (11) gefüllt werden.
Verfahren nach einem der obigen Ansprüche, bei dem
- Strukturelemente (7) eines Fotolacks auf die
vollflächig ausgebildete dielektrische Schicht (6) aufgebracht werden, und
- die Öffnungen (8) in der dielektrischen Schicht (6) mittels Ätzen der Bereiche erzeugt werden, die frei zugänglich sind.
Verfahren nach Anspruch 1, bei dem
- Strukturelemente (7) eines Fotolacks auf die
Keimschicht (5) aufgebracht werden, und - die erste metallische Schicht (10) und die zweite metallische Schicht (11) zwischen die Strukturelemente (7) des Fotolacks abgeschieden werden.
7. Verfahren nach einem der obigen Ansprüche,
bei dem die elektrischen Kontaktstellen (12) aus einer Vielzahl erster metallischer Schichten (10) und einer Vielzahl zweiter metallischer Schicht (11) ausgebildet werden, die alternierend angeordnet sind.
8. Verfahren nach einem der obigen Ansprüche,
bei dem das Material der ersten metallischen Schicht
(10) oder das Material der zweiten metallischen Schicht
(11) selektiv geätzt wird, so dass sich an den
Seitenflächen der Kontaktstellen (12) Einbuchtungen (14) in den selektiv geätzten Schichten (10, 11) ausbilden .
9. Verfahren nach dem vorherigen Anspruch,
bei dem die Einbuchtungen (14) als
Verankerungsstrukturen zu der Vergussmasse (15) dienen, die die Kontaktstellen (12) umhüllt.
10. Verfahren nach einem der obigen Ansprüche,
bei dem die erste metallische Schicht (10) und die zweite metallische Schicht (11) eines der folgenden Materialien aufweisen: Ni, Au, Cu, Zn, AI, Sn.
11. Verfahren nach einem der obigen Ansprüche,
bei dem die erste metallische Schicht (10) drei bis zehnmal so dick ausgebildet ist wie die zweite
metallische Schicht (11) und die zweite metallische Schicht (11) zur Erzeugung der Einbuchtungen (14) geätzt wird.
Verfahren nach einem der obigen Ansprüche,
bei dem die Keimschicht (5) eines der folgenden
Materialien aufweist: Au, Ti, Cu, AI, Ag, Sn, Rh, Pt .
Verfahren nach einem der obigen Ansprüche,
bei dem die Keimschicht (5) mit einem der folgenden Verfahren aufgebracht wird: stromloses galvanisches Abscheiden, Aufdampfen, PECVD, Sputtern.
Strahlungsemittierendes Halbleiterbauelement mit:
- einem strahlungsemittierenden Halbleiterchip (1) mit einer ersten Hauptfläche, die eine
Strahlungsaustrittsfläche des Halbleiterchips (1) umfasst ,
- einer ersten elektrischen Kontaktstelle (12) und einer zweiten elektrischen Kontaktstelle (12), die an einer zweiten Hauptfläche des Halbleiterchips (1) angeordnet sind, die der ersten Hauptfläche
gegenüberliegt, wobei
- jede Kontaktstelle (12) eine erste metallische
Schicht (10) und eine zweite metallische Schicht (11) aufweist,
- die erste metallische Schicht (10) oder die zweite metallische Schicht (11) Einbuchtungen (14) ausgehend von den Seitenflächen der Kontaktstellen (12)
aufweisen, und
- die Einbuchtungen (14) als Verankerungsstrukturen zu einer Vergussmasse (15) dienen, die die Kontaktstellen (12) umhüllt.
15. Strahlungsemittierendes Halbleiterbauelement nach dem vorherigen Anspruch,
bei dem die Vergussmasse (15) die Kontaktstellen (12) seitlich vollständig umhüllt, während eine erste
Hauptfläche der Kontaktstellen (12) frei zugänglich ist .
16. Strahlungsemittierendes Halbleiterbauelement nach einem der Ansprüche 14 bis 15,
bei dem eine zweite Hauptfläche jeder Kontaktstelle (12), die zu dem Halbleiterchip (1) weist, eine größere Fläche aufweist als eine erste Hauptfläche jeder
Kontaktstelle (12), die der zweiten Hauptfläche
gegenüberliegt .
17. Strahlungsemittierendes Halbleiterbauelement nach einem der Ansprüche 14 bis 16,
bei dem jede Kontaktstelle (12) eine Vielzahl erster metallischer Schichten (10) und eine Vielzahl zweiter metallischer Schicht umfasst (11), die alternierend angeordnet sind.
PCT/EP2018/061377 2017-05-10 2018-05-03 Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement WO2018206399A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/493,438 US11171258B2 (en) 2017-05-10 2018-05-03 Method for manufacturing a radiation-emitting semiconductor component and radiation-emitting semiconductor component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017110076.8 2017-05-10
DE102017110076.8A DE102017110076B4 (de) 2017-05-10 2017-05-10 Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements

Publications (1)

Publication Number Publication Date
WO2018206399A1 true WO2018206399A1 (de) 2018-11-15

Family

ID=62104311

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/061377 WO2018206399A1 (de) 2017-05-10 2018-05-03 Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement

Country Status (3)

Country Link
US (1) US11171258B2 (de)
DE (1) DE102017110076B4 (de)
WO (1) WO2018206399A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019127130A1 (de) * 2019-10-09 2021-04-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013084126A1 (en) * 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with thick metal layers
EP2710645A1 (de) * 2011-05-17 2014-03-26 Kabushiki Kaisha Toshiba Halbleiter-led
DE102015114590A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102015114583A1 (de) 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015114579A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Halbleiterchip
KR101723201B1 (ko) * 2016-08-01 2017-04-05 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
US5886393A (en) * 1997-11-07 1999-03-23 National Semiconductor Corporation Bonding wire inductor for use in an integrated circuit package and method
WO1999035187A1 (en) * 1998-01-07 1999-07-15 Georgia Tech Research Corporation Reworkable epoxy underfill encapsulants
JP3449535B2 (ja) * 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
US6903376B2 (en) 1999-12-22 2005-06-07 Lumileds Lighting U.S., Llc Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction
US8900478B2 (en) * 2009-12-15 2014-12-02 Mitsubishi Gas Chemical Company, Inc. Etchant and method for manufacturing semiconductor device using same
JP5684751B2 (ja) 2012-03-23 2015-03-18 株式会社東芝 半導体発光素子及びその製造方法
US10222032B2 (en) 2012-03-30 2019-03-05 Cree, Inc. Light emitter components and methods having improved electrical contacts
JP2016033969A (ja) 2014-07-31 2016-03-10 株式会社東芝 電子部品、及び電子ユニット

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2710645A1 (de) * 2011-05-17 2014-03-26 Kabushiki Kaisha Toshiba Halbleiter-led
WO2013084126A1 (en) * 2011-12-08 2013-06-13 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with thick metal layers
DE102015114590A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102015114583A1 (de) 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015114579A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Halbleiterchip
KR101723201B1 (ko) * 2016-08-01 2017-04-05 서울바이오시스 주식회사 발광 다이오드 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
US20200013926A1 (en) 2020-01-09
DE102017110076B4 (de) 2024-08-22
DE102017110076A1 (de) 2018-11-15
US11171258B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
DE60011702T2 (de) Verfahren und Struktur zum Verbinden von Schichten in einer Halbleitervorrichtung
DE112013001641T5 (de) Solarzelle und Verfahren zum Herstellen einer Solarzelle
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2017016945A1 (de) Halbleiterbauelement und dessen herstellungsverfahren
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE102015109755A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
EP2580792B1 (de) Strahlungsemittierender halbleiterkörper, verfahren zur herstellung eines strahlungsemittierenden halbleiterkörpers und strahlungsemittierendes halbleiterbauelement
WO2018206399A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement
WO2014079657A1 (de) Verfahren zur herstellung eines anschlussbereichs eines optoelektronischen halbleiterchips
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
DE102018111220B3 (de) Verfahren zum Herstellen einer Atomfalle sowie Atomfalle
DE102017110073B4 (de) Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
DE112011105215B4 (de) Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen
WO2018215306A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102008030348A1 (de) Chipstapelstruktur und Verfahren zu ihrer Herstellung
WO2010012267A1 (de) Optoelektronischer halbleiterchip und optoelektronisches bauteil
DE102005004365A1 (de) Verfahren zum Herstellen von vertikalen Leitstrukturen in einer integrierten Schaltungsanordnung und Schaltungsanordnung
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
EP2028686B1 (de) Verfahren zum galvanischen Aufbringen eines Metalls, insbesondere von Kupfer, und Verwendung dieses Verfahrens
DE102017102035A1 (de) Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
DE102022119750A1 (de) Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
WO2021018566A1 (de) Leiterrahmenverbund, verfahren zur herstellung einer mehrzahl von bauteilen und bauteil
DE10326507A1 (de) Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18721799

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18721799

Country of ref document: EP

Kind code of ref document: A1