DE102015114590A1 - Verfahren zur Herstellung eines optoelektronischen Bauteils - Google Patents

Verfahren zur Herstellung eines optoelektronischen Bauteils Download PDF

Info

Publication number
DE102015114590A1
DE102015114590A1 DE102015114590.1A DE102015114590A DE102015114590A1 DE 102015114590 A1 DE102015114590 A1 DE 102015114590A1 DE 102015114590 A DE102015114590 A DE 102015114590A DE 102015114590 A1 DE102015114590 A1 DE 102015114590A1
Authority
DE
Germany
Prior art keywords
semiconductor body
contact
structures
passivation material
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015114590.1A
Other languages
English (en)
Other versions
DE102015114590B4 (de
Inventor
Korbinian Perzlmaier
Anna Kasprzak-Zablocka
Christian Leirer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015114590.1A priority Critical patent/DE102015114590B4/de
Priority to US15/756,935 priority patent/US10263155B2/en
Priority to JP2018504866A priority patent/JP6577659B2/ja
Priority to PCT/EP2016/070525 priority patent/WO2017037121A1/de
Priority to CN201680047739.5A priority patent/CN107924963B/zh
Publication of DE102015114590A1 publication Critical patent/DE102015114590A1/de
Application granted granted Critical
Publication of DE102015114590B4 publication Critical patent/DE102015114590B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauteils angegeben, wobei ein gerichtetes Abscheiden einer Metallisierung (3) mit ersten Maskenstrukturen (2), und nachfolgend ungerichtetes Abscheiden eines ersten Passivierungsmaterials (4a) auf die Metallisierung (3) erfolgt. Weiterhin erfolgt ein Einbringen von Ausnehmungen (A) in den Halbleiterkörper (1), so dass die Ausnehmungen (A) bis in einen n-Typ Halbleiterbereich (1b) reichen sowie ein Aufbringen eines zweiten Passivierungsmaterials (4b) auf Seitenflächen (A1) der Ausnehmungen (A). Weiterhin wird ein n-Kontaktmaterial (5) aufgebracht, strukturiert und passiviert. In einem weiteren Verfahrensschritt werden Kontaktstrukturen (7) auf den Halbleiterkörper (1) angeordnet und elektrisch mit dem n-Kontaktmaterial (5) und der Metallisierung (3) verbunden, wobei die Kontaktstrukturen (7) und der Halbleiterkörper (1) mit einem Verguss (8) vergossen und abgedeckt werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauteils.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines optoelektronischen Bauteils mit einer Verringerung von Lithographieschritten anzugeben.
  • Diese Aufgabe wird durch ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Ein Verfahren zur Herstellung eines optoelektronischen Bauteils umfasst ein Bereitstellen eines Halbleiterkörpers umfassend einen p-Typ Halbleiterbereich und einen n-Typ Halbleiterbereich.
  • Ein p- sowie eine n-Typ Halbleiterbereich können beispielsweise epitaktisch auf einem Träger aufgewachsen werden. Der Träger kann beispielsweise ein Aufwachssubstrat umfassen und ein n-Typ Halbleiterbereich, eine aktive Zone und ein p-Typ Halbleiterbereich können in dieser Abfolge auf dem Träger aufgewachsen werden. Die Halbleiterbereiche können vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid-, Nitrid- oder Phosphid-Verbindungshalbleitermaterial basieren. Beispielsweise kann die Halbleiterbereiche InxAlyGa1-x-yN, InxAlyGa1-x-yP oder InxAlyGa1-x-yAs, jeweils mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1, enthalten. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Weiterhin ist es möglich, dass zumindest eine Pufferschicht zwischen den Halbleiterbereichen angeordnet ist.
  • Weiterhin umfasst das Verfahren ein gerichtetes Abscheiden einer Metallisierung auf den p-Typ Halbleiterbereich mit ersten Maskenstrukturen, wobei die ersten Maskenstrukturen an einer dem Halbleiterkörper abgewandten Seite breiter ausgeformt sind als an einer dem Halbleiterkörper zugewandten Seite, und ein nachfolgend ungerichtetes Abscheiden eines ersten Passivierungsmaterials auf die Metallisierung.
  • Die ersten Maskenstrukturen werden vorteilhaft strukturiert auf den p-Typ Halbleiterbereich an einer dem Träger abgewandten Seite des p-Typ Halbleiterbereichs angeordnet. Hierbei weisen die Maskenstrukturen vorteilhaft eine T-Form auf, wobei in einer senkrechten Draufsicht auf den p-Typ Halbleiterbereich die Maskenstrukturen von ihrer breiten Seite zu sehen sind. Mittels beispielsweise eines PVD-Verfahrens wird die Metallisierung vorteilhaft auf die gesamte Oberseite des p-Typ Halbleiterbereichs und der Maskenstrukturen aufgebracht, vorteilhaft mittels Aufdampfens abgeschieden. Das Abscheiden der Metallisierung erfolgt vorteilhaft in einem gerichteten Abscheidungsprozess. Mit anderen Worten werfen die Maskenstrukturen einen Schatten für das Aufdampfverfahren, so dass sich nach dem Aufdampfen die Metallisierung nicht auf einem Bereich der p-Typ Halbleiterbereich befindet, welcher im Schattenwurf der Maskenstrukturen liegt.
  • Die Metallisierung ist vorteilhaft reflektierend ausgebildet.
  • Nachfolgend erfolgt das Abscheiden des Passivierungsmaterials in einem ungerichteten Verfahren. Hierbei spielt ein Schattenwurf durch die Maskenstrukturen keine Rolle und das Passivierungsmaterial scheidet sich auch in den Bereichen der p-Typ Halbleiterbereich ab, in welchen keine Metallisierung aufgebracht wurde. Als ungerichtetes Verfahren eignen sich beispielsweise Sputtern oder ein Aufdampfen mit einem Streugas oder CVD. Ungerichtete Verfahren können sich allerdings in ihrer Wirkungsweise dahingehend unterscheiden, dass manche ungerichtete Verfahren auch eine teilweise gerichtete Wirkung haben können. Eine teilweise gerichtete Wirkung zeichnet sich beispielsweise dadurch aus, dass bei einem ungerichteten Verfahren zwar keine Schattenwirkung durch die Maskenstrukturen bewirkt wird, jedoch sich das abzulagernde Material auch nicht auf den senkrechten Innenwänden der Maskenstrukturen ablagert. Bei einem vollständig ungerichteten Verfahren würde sich das abzulagernde Material auch auf den Innenwänden der Maskenstrukturen ablagern. Ein solches Verfahren ist beispielsweise ALD (atomic layer deposition). Durch ein ALD-Verfahren sind vorteilhaft auch Hohlkehlen überformbar.
  • Das Passivierungsmaterial dient vorteilhaft zu einer elektrischen Isolation der Metallisierung sowie als Hartmaske für einen nachfolgenden Abtrageprozess, insbesondere einen Ätzprozess. Da das erste Passivierungsmaterial bereits als Hartmaske dient, entfällt im gesamten Verfahren ein Maskierungsschritt.
  • Das Verfahren umfasst weiterhin ein Ablösen der ersten Maskenstrukturen und Einbringen von Ausnehmungen in den Halbleiterkörper, so dass die Ausnehmungen bis in die n-Typ Halbleiterbereich reichen.
  • Die Maskenstrukturen werden vorteilhaft in einem Lift-Off Prozess von dem p-Typ Halbleiterbereich entfernt. Weiterhin wird in Bereichen, welche nicht durch die Metallisierung oder das Passivierungsmaterial bedeckt sind, das Material des p-Typ Halbleiterbereichs, der aktiven Zone und vorteilhaft teilweise des n-Typ Halbleiterbereichs abgetragen, so dass Ausnehmungen entstehen, welche von einer dem Träger abgewandten Seite des Halbleiterkörpers bis in dessen n-Typ Halbleiterbereich reichen. Das Abtragen erfolgt beispielsweise mit einem Trockenätzprozess. Die Innenseite der Ausnehmung setzt sich senkrecht zur Oberseite des Halbleiterkörpers entlang von Seitenflächen des ersten Passivierungsmaterials in den Halbleiterkörper fort. Auf der dem Träger zugewandten Seite des Halbleiterkörpers kann vorteilhaft auch eine n-Kontaktschicht angeordnet sein, bis in welche sich die Ausnehmung durch den n-Typ Halbleiterbereich hindurch erstreckt. Die Verfahrensschritte zeichnen sich durch eine hohe Genauigkeit des Aufdampfens und der Ausbildung von Ausnehmungen aus. Es können vorteilhaft Toleranzen beim Aufdampfen von Schichten und Ausbilden von Ausnehmungen verringert werden. Folglich kann die für Kontakte, Chipstrukturen, Kontaktflächen und spiegelnde Flächen zur Verfügung stehende Fläche besser ausgenutzt werden.
  • Das Verfahren umfasst weiterhin ein Aufbringen eines zweiten Passivierungsmaterials auf Seitenflächen der Ausnehmungen, so dass das zweite Passivierungsmaterial auch eine Seitenfläche des ersten Passivierungsmaterials bedeckt.
  • Das Aufbringen des zweiten Passivierungsmaterials erfolgt vorteilhaft mit einem ungerichteten Verfahren, um zu gewährleisten, dass das zweite Passivierungsmaterial alle Oberflächen des Halbleiterkörpers überdeckt, welche dem Träger abgewandt sind. In weiterer Folge erfolgt ein Zwischenschritt, in welchem das zweite Passivierungsmaterial vom Boden der Ausnehmungen und von der Oberseite der Bereiche des Halbleiterkörpers, welche durch das Ausbilden der Ausnehmungen entstanden sind, entfernt wird. Resultierend verbleibt danach das zweite Passivierungsmaterial vorteilhaft nur an den Seitenflächen der Ausnehmungen. Auf diese Weise erfolgt vorteilhaft eine Passivierung des Halbleiterkörpers an dessen Seitenflächen ohne Einsatz eines Lithographieprozesses.
  • Weiterhin umfasst das Verfahren ein flächiges gerichtetes Aufbringen eines n-Kontaktmaterials in den Ausnehmungen und auf dem ersten Passivierungsmaterial mit einer zweiten Maskenstruktur auf dem ersten Passivierungsmaterial, welche an einer dem Halbleiterkörper abgewandten Seite breiter ausgeformt ist als an einer dem Halbleiterkörper zugewandten Seite, und ein nachfolgend flächiges ungerichtetes Aufbringen eines dritten Passivierungsmaterials auf das n-Kontaktmaterial.
  • Mit anderen Worten wird ein elektrisch leitendes Material vorteilhaft ganzflächig mit Hilfe eines gerichteten Verfahrens auf der dem Träger abgewandten Seite des Halbleiterkörpers aufgebracht. Hierbei wird auf einem ersten Bereich des Halbleiterkörpers, welcher durch das Ausformen von Ausnehmungen entstanden ist, eine zweite Maskenstruktur angeordnet. Die zweite Maskenstruktur wird auf dem im vorhergehenden Verfahrensschritt von dem zweiten Passivierungsmaterial freigelegten ersten Passivierungsmaterial angeordnet. Durch einen Schattenwurf durch einen aus senkrechter Richtung auf den Halbleiterkörper erfolgenden Prozess zum Aufbringen eines elektrisch leitenden Materials resultiert ein Bereich um die zweite Maskenstruktur herum, in welchem kein elektrisch leitendes Material aufgebracht wird. Nachfolgend erfolgt ein ungerichtetes Aufbringen eines dritten Passivierungsmaterials auf das n-Kontaktmaterial. Da das elektrisch leitende Material mit dem n-Typ Halbleiterbereich in direktem Kontakt steht, wird das elektrisch leitende Material als n-Kontaktmaterial bezeichnet.
  • Das Verfahren umfasst weiterhin ein Ablösen der zweiten Maskenstruktur. In einer Ausführungsform des Verfahrens erfolgt ein flächiges Aufbringen eines ersten Anwachsmaterials auf das erste Passivierungsmaterial und das dritte Passivierungsmaterial.
  • Das erste Anwachsmaterial kann beispielsweise Titan-Gold, Chrom-Gold oder Titan-Kupfer umfassen.
  • Die zweite Maskenstruktur wird vorteilhaft mittels eines Lift-off Verfahrens abgelöst. Das erste Anwachsmaterial bedeckt nach dem Aufbringen vorteilhaft flächig die gesamte Oberseite des Halbleiterkörpers, die dem Träger abgewandt ist und erstreckt sich auch in die Ausnehmungen.
  • Eine Ausführungsform des Verfahrens umfasst ein gerichtetes Abtragen des ersten Anwachsmaterials mit dritten Maskenstrukturen und nachfolgend ein Abtragen des dritten Passivierungsmaterials und des ersten Passivierungsmaterials in einem Bereich, wobei die dritten Maskenstrukturen an einer dem Halbleiterkörper abgewandten Seite breiter ausgeformt sind als an einer dem Halbleiterkörper zugewandten Seite, wobei ein Bereich, an welchem das erste Passivierungsmaterial nicht durch das dritte Passivierungsmaterial abgedeckt wird auch das erste Anwachsmaterial nicht durch die dritten Maskenstrukturen abgedeckt wird.
  • Auf der Schicht aus dem ersten Anwachsmaterial werden dritte Maskenstrukturen angeordnet. Die dritten Maskenstrukturen weisen vorteilhaft selbst Ausnehmungen auf, welche sich über den Bereichen des Halbleiterkörpers befinden, in welchen keine Ausnehmungen in den Halbleiterkörper eingebracht worden sind. Die dritten Maskenstrukturen weisen vorteilhaft eine Dicke von mehr als 100 µm auf. Eine Ausnehmung in den dritten Maskenstrukturen befindet sich vorteilhaft innerhalb des Bereiches, in welchem die zweite Maskenstruktur auf dem Halbleiterkörper angeordnet war. Zuerst wird in einem gerichtet Prozess das erste Anwachsmaterial innerhalb der Ausnehmungen der dritten Maskenstrukturen entfernt, vorteilhaft geätzt, so dass durch einen Schattenwurf aus einer auf den Halbleiterkörper senkrechten Richtung ein Rest des ersten Anwachsmaterials um die dritten Maskenstrukturen herum verbleibt. Das erste Anwachsmaterial wird hierbei vorteilhaft bis auf die darunterliegenden Passivierungsmaterialien abgetragen. In weiterer Folge werden in einem gerichteten Prozess die darunterliegenden Passivierungsmaterialien in den Ausnehmungen der dritten Maskenstrukturen entfernt, wobei wiederum ein Schattenwurf dieser wirkt.
  • Das Verfahren umfasst weiterhin ein Aufbringen von Kontaktstrukturen zwischen den dritten Maskenstrukturen und ein Ablösen der dritten Maskenstrukturen und des ersten Anwachsmaterials, sowie ein Umgießen der Kontaktstrukturen und Abdecken des Halbleiterkörpers mit einem Verguss.
  • Innerhalb der Ausnehmungen der dritten Maskenstrukturen werden Kontaktstrukturen eingebracht. In dem Bereich des Halbleiterkörpers, in welchem die zweite Maskenstruktur abgelöst wurde, wird das erste Passivierungsmaterial abgetragen und die Kontaktstruktur mit der Metallisierung verbunden, wodurch ein p-Kontakt geformt wird. In der Ausnehmung der dritten Maskenstrukturen auf einem anderen Bereich des Halbleiterkörpers wird das dritte Passivierungsmaterial abgetragen und das n-Kontaktmaterial freigelegt. Nachfolgend wird die Kontaktstruktur mit dem n-Kontaktmaterial verbunden und ein n-Kontakt geformt.
  • Nachfolgend wird vorteilhaft der Halbleiterkörper an einer dem Träger abgewandten Seite mit einem Verguss verkapselt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verguss auf die Kontaktstrukturen und den Halbleiterkörper aufgebracht, nachträglich werden die Kontaktstrukturen an einer dem Halbleiterkörper abgewandten Seite freigelegt und jeweils eine Kontaktmetallisierung auf den freigelegten Seiten der Kontaktstrukturen aufgebracht.
  • Der Verguss wird vorteilhaft bis zur Freilegung der Kontaktstrukturen abgetragen, beispielsweise durch einen Abschleifprozess. Die Kontaktmetallisierungen bilden vorteilhaft Kontaktstellen als p-Kontakt und als n-Kontakt, welche vorteilhaft planar auf der Oberfläche des Vergusses angeordnet sind, welche dem Träger des Halbleiterkörpers abgewandt sind.
  • Gemäß zumindest einer Ausführungsform des Verfahrens unterscheiden sich die Kontaktmetallisierungen in ihrer Form voneinander.
  • Um den p-Kontakt und den n-Kontakt voneinander unterscheiden zu können, werden die Kontaktmetallisierungen mit unterschiedlichen Formen ausgebildet. Hierbei sind vorteilhaft beliebige Formen denkbar.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfassen die ersten Maskenstrukturen und/oder die zweite Maskenstruktur und/oder die dritten Maskenstrukturen ein Lackmaterial.
  • Ein Lackmaterial, vorteilhaft ein Photolack oder ein auflaminierter Trockenresist, eignet sich vorteilhaft gut für Abscheideprozesse und Ätzprozesse mittels Maskierungsverfahren. Der Lack ist vorteilhaft einfach aufzutragen, zu strukturieren und nachträglich wieder abzutragen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfassen die Ausnehmungen einen ersten Typ und einen zweiten Typ, wobei der zweite Typ als ein Trenngraben ausgebildet ist.
  • Eine Ausnehmung eines ersten Typs befindet sich vorteilhaft im Innenbereich des Halbleiterkörpers mit einem Abstand vom Randbereich des Halbleiterkörpers, und kann als vorteilhaft runde Ausnehmung ausgebildet werden. In einem Bereich B kann während dem Verfahren ein oder mehrere p-Kontakte ausgebildet werden, welche den p-Typ Halbleiterbereich des Halbleiterkörpers kontaktieren und in den übrigen Bereichen des Halbleiterkörpers kann während dem Verfahren ein oder mehrere n-Kontakte ausgebildet werden, welche über das n-Kontaktmaterial den n-Typ Halbleiterbereich in Ausnehmung des ersten Typs kontaktieren. Im Bereich B wurde in einem vorhergehenden Verfahrensschritt die zweite Maskenstruktur angeordnet. Die Ausnehmungen des zweiten Typs schließen das Bauelement vorteilhaft nach außen hin ab.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden im zweiten Typ der Ausnehmungen der p-Typ Halbleiterbereich und der n-Typ Halbleiterbereich vollständig entfernt.
  • Mit anderen Worten wird der n-Typ Halbleiterbereich in der Ausnehmung des ersten Typs nicht vollständig entfernt. In Ausnehmungen des zweiten Typs, welche den Halbleiterkörper nach außen hin begrenzen, können vorteilhaft der p-Typ Halbleiterbereich und der n-Typ Halbleiterbereich vollständig entfernt werden, so dass in diesen Ausnehmungen Halbleitermaterialien bis zum Träger des Halbleiterkörpers entfernt werden. Dies ist vorteilhaft in den Trenngräben der Fall. Das Entfernen des p-Typ Halbleiterbereichs und des n-Typ Halbleiterbereichs erfolgt vorteilhaft während oder unmittelbar nach dem Verfahrensschritt C). Das Entfernen kann vorteilhaft mittels eines Ätzverfahrens erfolgen, wobei das erste Passivierungsmaterial als Hartmaske für den Ätzprozess dienen kann. Der Halbleiterkörper kann daher in den Trenngräben vollständig durchtrennt werden und es kann vorteilhaft ein weiteres Material, beispielsweise ein nichttransparentes Material, auf die Seitenflächen des Halbleiterkörpers in den Trenngräben aufgebracht werden. Durch das nichttransparentes Material kann vorteilhaft ein blaues Seitenleuchten des Halbleiterkörpers verringert oder verhindert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein zweites Anwachsmaterial flächig und ungerichtet zwischen den dritten Maskenstrukturen aufgebracht.
  • Das zweite Anwachsmaterial bedeckt danach vorteilhaft den Boden der Ausnehmungen zwischen den dritten Maskenstrukturen und erstreckt sich bis auf eine Oberseite des ersten Anwachsmaterials, wobei die Oberseite innerhalb der Ausnehmung überdeckt wird. Das zweite Anwachsmaterial überdeckt das erste Anwachsmaterial vorteilhaft in jenen Bereichen, in welchen durch den Schattenwurf der dritten Maskenstrukturen das erste Anwachsmaterial nicht entfernt wurde. Auf diese Weise erfolgt eine vollständige Überdeckung der Böden der Ausnehmungen zwischen den dritten Maskenstrukturen durch das zweite Anwachsmaterial. Das Aufbringen des zweiten Anwachsmaterials kann vorteilhaft ungerichtet erfolgen, da es Ziel ist, dass zweite Anwachsmaterial vorteilhaft auf alle Oberflächen des Halbleiterkörpers zwischen den dritten Maskenstrukturen aufzubringen. Eine Bedeckung der Innenseiten der Ausnehmungen in den dritten Maskenstrukturen erfolgt vorteilhaft nicht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Kontaktstrukturen galvanisch auf dem zweiten Anwachsmaterial zwischen den dritten Maskenstrukturen ausgeformt.
  • Die Kontaktstrukturen können beispielsweise Ni, Cu, Pd, Au, Sn, Pt, Al oder Ag umfassen.
  • In einem gleichzeitigen Herstellungsprozess der Kontaktstrukturen werden diese vorerst in den Ausnehmungen bis zu unterschiedlichen Höhen ausgebildet, da die Böden der Ausnehmungen eine unterschiedliche Tiefe ausweisen können. Der Höhenunterschied der Böden der Ausnehmungen für die Kontaktstrukturen beziehungsweise der Höhenunterschied der Kontaktstrukturen nachdem diese ausgebildet wurden ist vorteilhaft gering gegenüber der Höhe der Kontaktstrukturen und beträgt beispielsweise 10 µm, wobei die Höhe der Kontaktstrukturen beispielsweise 100 µm beträgt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Ablösen aller Maskenstrukturen mittels eines Ätzverfahrens.
  • Es ist vorteilhaft möglich alle Ablöseprozesse des Verfahrens mit einem Ätzverfahren durchzuführen. Weiterhin ist auch ein Ablösen mittels Veraschen oder mittels einer Folie möglich, welche auf die Maskenstrukturen aufgebracht wird und gemeinsam mit den Maskenstrukturen wieder abgezogen wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper auf einem Aufwachssubstrat in einem Waferverbund bereitgestellt.
  • Der Halbleiterkörper kann derart auf einem Aufwachssubstrat ausgebildet werden, vorteilhaft epitaktisch gewachsen werden. Die Verfahrensschritte A) bis H) können vorteilhaft alle auf Waferebene erfolgen und mehrere optoelektronische Bauteile gleichzeitig hergestellt werden und beispielsweise mittels Sägen oder Lasertrennung vereinzelt werden. Das Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauteilen zeichnet sich durch eine geringe Zahl von Lithographie- und Maskierungsschritten aus.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird das Aufwachssubstrat vom Halbleiterkörper abgelöst. Nach dem Ablösen des Aufwachssubstrats dient vorteilhaft der gehärtete Verguss als tragendes Element.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Konvertermaterial auf eine den Kontaktstrukturen abgewandte Seite des Halbleiterkörpers aufgebracht.
  • Zur Beeinflussung der abstrahlenden Eigenschaften der Bauteile, beziehungsweise des Halbleiterkörpers, kann vorteilhaft ein Konvertermaterial aufgebracht werden. Es ist weiterhin möglich ein Streuelement oder andere optische Elemente auf den Halbleiterkörper aufzubringen oder diesem nachfolgend anzuordnen. Es ist vorteilhaft auch möglich, nach einem Entfernen des Aufwachssubstrats eine Strahlungsaustrittsseite des Halbleiterkörpers, vorteilhaft die den Kontaktstrukturen abgewandte Seite des Halbleiterkörpers, aufzurauen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Schutzschicht auf den p-Typ Halbleiterbereich des Halbleiterkörpers aufgebracht.
  • Dadurch kann erzielt werden, dass Ablöseverfahren wie die Anwendung eines Plasmas verwendet werden können. Nach dem Ablösen der ersten Maskenstruktur kann der Halbleiterkörper beispielsweise mit einem Plasma nachbehandelt werden, um Reste der Maskenstrukturen zu entfernen. Die Schutzschicht muss vor dem Verfahrensschritt C) wieder abgelöst werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfassen das erste Passivierungsmaterial und/oder das zweite Passivierungsmaterial und/oder das dritte Passivierungsmaterial ein Dielektrikum.
  • Dielektrika wie etwa SiOx, beispielsweise SiO2, SiNx, TiOx, oder AlxOy, beispielsweise Al2O3, eignen sich gut zum ungerichteten Aufbringen auf den Halbleiterkörper sowie um als elektrischer Isolator oder als Schutzschicht gegen Außeneinflüsse wie Feuchtigkeit zu dienen und als Hartmaske für weitere Lithographieprozesse zu dienen. Hierbei kann auf eine separate Maskenstruktur verzichtet werden und die Zahl der Lithographieprozesse während des Verfahren zur Herstellung von optoelektronischen Bauteilen verringert werden.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus dem im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispiel.
  • Die 1 bis 6a zeigen das optoelektronische Bauteil während dem Herstellungsprozess in einer schematischen Seitenansicht.
  • Die 7 zeigt das optoelektronische Bauteil in einer Draufsicht.
  • Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • 1 zeigt das optoelektronische Bauteil 10 während dem Herstellungsprozess nach den Verfahrensschritten A) und B). Auf einen Träger T ist ein Halbleiterkörper 1 umfassend einen p-Typ Halbleiterbereich 1a und einen n-Typ Halbleiterbereich 1b angeordnet, wobei zwischen dem p-Typ Halbleiterbereich 1a und dem n-Typ Halbleiterbereich 1b eine aktive Zone angeordnet sein kann. In einem Verfahrensschritt B) werden vorteilhaft erste Maskenstrukturen 2 angeordnet, beispielsweise aus einem Lackmaterial, wobei die ersten Maskenstrukturen 2 an einer dem Halbleiterkörper 1 abgewandten Seite 2a breiter ausgeformt sind als an einer dem Halbleiterkörper 1 zugewandten Seite 2b. In einer Draufsicht senkrecht auf die Oberseite des Halbleiterkörpers 1 ergibt sich ein Schattenwurf durch die ersten Maskenstrukturen, so dass in einem gerichteten Abscheideverfahren Bereiche des Halbleiterkörpers 1, welche innerhalb des Schattenwurfes liegen nicht durch eine Metallisierung 3 bedeckt werden. Die Metallisierung 3 wird durch ein Abscheideverfahren auf der Oberseite des Halbleiterkörpers angeordnet, folglich auf den Maskenstrukturen 3 und zwischen diesen, außer innerhalb des Schattenwurfes. Bei einem gerichteten Abscheideverfahren kann die Metallisierung 3 resultierend aus der Genauigkeit des Abscheideverfahrens auch teilweise in den Schattenwurf hineinreichen. Vorteilhaft kann die Metallisierung 3 um einen Bereich in den Schattenwurf hineinreichen, welche einmal der Dicke der aufgebrachten Metallisierung 3 bis fünfmal der Dicke des aufgebrachten Metallisierung 3 entspricht. Alternativ kann die Metallisierung 3 um einen Bereich in den Schattenwurf hineinreichen, welcher 1/10 bis 1/3 der Höhe der Maskenstrukturen 2 entspricht.
  • Weiterhin ist es möglich, eine Schutzschicht 12 auf den p-Typ Halbleiterbereich 1a vor dem Anordnen der Maskenstrukturen 2 aufzubringen. Die Schutzschicht 12 kann vorteilhaft ein Oxid umfassen. Durch die Schutzschicht 12 kann vorteilhaft der Halbleiterkörper 1 nach dem Ablösen der ersten Maskenstrukturen 2 mit einem weiteren Prozessschritt nachbehandelt werden um sicherzustellen, dass alle Reste der Maskenstrukturen in den Öffnungen entfernt wurden. Zur Nachbehandlung kann beispielsweise ein Plasmaverfahren angewandt werden. Alternativ ist es möglich, anstelle des weiteren Prozessschrittes zur Nachbehandlung die ersten Maskenstrukturen nur mit einem Plasmaverfahren abzulösen.
  • Im Verfahrensschritt B) wird weiterhin ein erstes Passivierungsmaterial 4a auf die Metallisierung 3 in einem ungerichteten Abscheideverfahren auf den Halbleiterkörper 1, insbesondere auf die Maskenstrukturen 2 und zwischen den Maskenstrukturen aufgebracht. Durch das ungerichtete Verfahren werden auch die Bereiche des Halbleiterkörpers innerhalb des Schattenwurfes mit dem ersten Passivierungsmaterial 4a bedeckt.
  • Die 2a zeigt das optoelektronische Bauteil 10 in einer schematischen Seitenansicht nach dem Verfahrensschritt C) und nach einem Teilschritt des Verfahrensschrittes D). Im Verfahrensschritt C) werden die ersten Maskenstrukturen vom Halbleiterkörper 1 abgelöst. Im Bereich der abgelösten ersten Maskenstrukturen befindet sich vorteilhaft kein Passivierungsmaterial und keine Metallisierung auf dem Halbleiterkörper 1. Gemäß der 1 ist es allerdings möglich, dass sich eine Schutzschicht auf dem Halbleiterkörper 1 befindet. In den übrigen Bereichen wirkt bei einem nachfolgenden Verfahren zum Abtragen des p-Typ Halbleiterbereichs 1a und teilweise des n-Typ Halbleiterbereichs 1b das erste Passivierungsmaterial 4a als Maske, welches bei dem Verfahren zum Abtragen, vorteilhaft einem Ätzprozess, nicht vollständig abgetragen wird. Bei der Anwendung einer Schutzschicht aus der 1 muss vor dem Abtragen des p-Typ Halbleiterbereichs 1a und des n-Typ Halbleiterbereichs 1b die Schutzschicht vorteilhaft vollständig entfernt werden. Die Schutzschicht wird vorteilhaft mit einem der angewandten Ablöseverfahren im gleichen Prozessschritt mitentfernt, vorteilhaft geätzt.
  • Auf diese Weise werden vorteilhaft Ausnehmungen A, A2, A3 bis in den n-Typ Halbleiterbereich 1b in den Halbleiterkörper 1 eingebracht. Durch die Verwendung des ersten Passivierungsmaterials 4a als Maske kann vorteilhaft auf einen weiteren Maskierungsschritt verzichtet werden.
  • In einem ersten Teilschritt des Verfahrensschrittes D) wird ein zweites Passivierungsmaterial 4b flächig und ungerichtet über die gesamte Oberseite des Halbleiterkörpers aufgebracht. Das zweite Passivierungsmaterial 4b bedeckt nach dem Aufbringen die Seitenflächen A1 und den Boden der Ausnehmungen A, A2, A3 sowie das erste Passivierungsmaterial 4a. Bei dem ersten Passivierungsmaterial 4a sowie bei dem zweiten Passivierungsmaterial 4b kann es sich vorteilhaft um Dielektrika handeln. Das zweite Passivierungsmaterial 4b bedeckt die Oberseite und die Ausnehmungen des Halbleiterkörpers vorteilhaft vollständig.
  • Eine Ausnehmung ersten Typs A2 wird innerhalb des Halbleiterkörpers 1 angeordnet und eine Ausnehmung eines zweiten Typs A3 grenzt vorteilhaft das Bauteil 10 nach außen ab.
  • Die 2b zeigt das optoelektronische Bauteil 10 in einer schematischen Seitenansicht wie in der 2a, wobei sich das optoelektronische Bauteil 10 der 2b darin unterscheidet, dass in den Ausnehmungen des zweiten Typs A3, welche das Bauteil 10 nach außen hin begrenzen, der p-Typ Halbleiterbereich 1a und der n-Typ Halbleiterbereich 1b vollständig entfernt werden. Nachdem der p-Typ Halbleiterbereich 1a und der n-Typ Halbleiterbereich 1b vollständig entfernt wurden, ist in den Ausnehmungen des zweiten Typs A3 der Träger T, vorteilhaft das Aufwachssubstrat des Halbleiterkörpers 1, freigelegt. Weiterhin ist es möglich, dass sich unterhalb des n-Typ Halbleiterbereichs 1b und/oder unterhalb des p-Typ Halbleiterbereichs 1a eine Pufferschicht befindet, welche nicht vollständig entfernt wird. In der Ausnehmung des ersten Typs A2 verbleibt ein Rest des n-Typ Halbleiterbereichs 1b mit einer Restdicke des n-Typ Halbleiterbereichs 1b und der Träger T wird nicht freigelegt. Durch das Freilegen des Trägers T in den nach außen anliegenden Ausnehmungen des zweiten Typs A3 wird der Halbleiterkörper 1 in den Trenngräben vollständig durchtrennt. Es kann vorteilhaft ein weiteres Material, beispielsweise ein nichttransparentes Material auf die Seitenflächen des Halbleiterkörpers 1 in den Trenngräben aufgebracht werden. Durch das nichttransparente Material kann vorteilhaft ein blaues Seitenleuchten des Halbleiterkörpers 1 verringert oder verhindert werden.
  • Zur Vereinfachung der Herstellung können vorteilhaft die Ausnehmungen des ersten Typs A2 sowie des zweiten Typs A3 mit dem gleichen Verfahren in den Halbleiterkörper eingebracht werden.
  • Die 3 zeigt das optoelektronische Bauteil 10 aus der 2a oder der 2b, wobei in einem zweiten Teilschritt des Verfahrensschrittes D) das zweite Passivierungsmaterial 4b vom Boden der Ausnehmungen A, A2, A3 sowie und von der Oberseite des Halbleiterkörpers 1 entfernt wird. Resultierend verbleibt danach das zweite Passivierungsmaterial 4b vorteilhaft nur an den Seitenflächen A1 der Ausnehmungen des ersten und des zweiten Typs A2, A3.
  • Die 3 zeigt den Bereich B des Halbleiterkörpers 1, auf welchem eine zweite Maskenstruktur 22 angeordnet und abgelöst wurde, wobei die zweite Maskenstruktur 22 an einer dem Halbleiterkörper 1 abgewandten Seite 22a breiter ausgeformt ist als an einer dem Halbleiterkörper 1 zugewandten Seite 22b (in der 3 sind nur die Breiten der zweiten Maskenstruktur gezeigt). In dem Verfahrensschritt E) erfolgt ein gerichtetes Aufbringen eines n-Kontaktmaterials 5 in den Ausnehmungen des ersten und des zweiten Typs A2, A3 und auf dem ersten Passivierungsmaterial 4a, welches auch die Seitenflächen A1 der Ausnehmungen abdeckt. Nachfolgend erfolgt ein flächiges ungerichtetes Aufbringen eines dritten Passivierungsmaterials 4c auf das n-Kontaktmaterial 5. Durch einen Schattenwurf der zweiten Maskenstruktur 22 verbleibt nach dem gerichteten Aufbringen eines n-Kontaktmaterials 5 ein Bereich der Breite 22a, in welcher kein n-Kontaktmaterial 5 angeordnet ist. Nach einem ungerichteten Aufbringen des dritten Passivierungsmaterials 4c bedeckt dieses flächig die Oberseite des Halbleiterkörpers 1 in den Ausnehmungen des ersten und des zweiten Typs A2 und A3, sowie auf dem Halbleiterkörper 1, wobei durch die zweite Maskenstruktur ein Bereich der Breite 22b innerhalb des Bereichs B frei von dem dritten Passivierungsmaterial 4c bleibt. Die Breite 22b ist hierbei geringer als die Breite 22a. Die 3 zeigt das Bauteil 10 nachdem die zweite Maskenstruktur 22 wieder abgelöst wurde (Verfahrensschritt F)).
  • Die 4 zeigt das optoelektronische Bauteil 10 aus der 3 nach einem weiteren Verfahrensschritt F1).
  • Ein erstes Anwachsmaterial 6a wird auf die Oberseite des Halbleiterkörpers 1 flächig aufgebracht, so dass das erste Anwachsmaterial 6a das dritte Passivierungsmaterial 4c bedeckt, und im Bereich B1 innerhalb des Bereichs B, welcher frei ist von dritten Passivierungsmaterial 4c, das erste Anwachsmaterial 6a das erste Passivierungsmaterial 4a bedeckt.
  • In einem Verfahrensschritt F2) werden dritte Maskenstrukturen 222 auf dem Halbleiterkörper 1 angeordnet, so dass im Bereich B des Halbleiterkörpers 1, in welchem die zweite Maskenstruktur auf dem Halbleiterkörper angeordnet war, keine Abdeckung des ersten Anwachsmaterials 6a durch die dritten Maskenstrukturen 222 erfolgt. Des Weiteren wird auch ein Teil des Halbleiterkörpers 1 außerhalb des Bereichs B nicht durch die dritten Maskenstrukturen 222 abgedeckt. Die dritten Maskenstrukturen 222 weisen an einer dem Halbleiterkörper 1 abgewandten Seite 222a eine größere Breite auf als an einer dem Halbleiterkörper 1 zugewandten Seite 222b.
  • In einem weiteren Schritt wird in einem gerichteten Verfahren das erste Anwachsmaterial 6a innerhalb der Ausnehmungen der dritten Maskenstrukturen entfernt, vorteilhaft geätzt, so dass durch einen Schattenwurf aus einer auf den Halbleiterkörper 1 senkrechten Richtung ein Rest des ersten Anwachsmaterials 6a um die dritten Maskenstrukturen herum verbleibt. Alternativ ist es auch möglich, dass das erste Anwachsmaterial 6a innerhalb der Ausnehmungen der dritten Maskenstrukturen vollständig in einem ungerichteten Verfahren entfernt wird. Dies erfolgt beispielsweise durch Veraschen.
  • Die 5 zeigt das optoelektronische Bauteil 10 aus der 4 nach weiteren Verfahrensschritten. Nachdem das erste Anwachsmaterial 6a zwischen den dritten Maskenstrukturen 222 durch ein gerichtetes Abtrageverfahren entfernt wurde, wird ein einem weiteren Schritt zwischen den dritten Maskenstrukturen 222 im Bereich B das erste Passivierungsmaterial 4a und zwischen den dritten Maskenstrukturen 222 im übrigen Bereich des Halbleiterkörpers das dritte Passivierungsmaterial 4c abgetragen. Dabei werden vorteilhaft im Bereich B die Metallisierung 3 und in den restlichen Ausnehmungen der dritten Maskenstrukturen 222 das n-Kontaktmaterial 5 freigelegt. Die Passivierungsmaterialien 4a und 4c werden gemäß dem Schattenwurf der dritten Maskenstrukturen 222 abgetragen und weisen nach dem Abtragen innerhalb der Ausnehmungen zwischen den dritten Maskenstrukturen 222 eine senkrechte Seitenflanke auf, die bündig mit einer senkrechten Seitenflanke des ersten Anwachsmaterials 6a abschließt.
  • Mittels der dritten Maskenstrukturen 222 wird nachfolgend und vor dem Verfahrensschritt G) ein zweites Anwachsmaterial 6b in den Ausnehmungen der dritten Maskenstrukturen 222 in einem ungerichteten Verfahren aufgebracht. Das zweite Anwachsmaterial 6b bedeckt danach vorteilhaft den Boden der Ausnehmungen zwischen den dritten Maskenstrukturen 222 und erstreckt sich bis auf eine Oberseite des ersten Anwachsmaterials 6a, welche aus dem Schattenwurf für das Aufbringen des ersten Anwachsmaterials 6a resultiert. Auf diese Weise erfolgt eine vollständige Überdeckung der Böden der Ausnehmungen zwischen den dritten Maskenstrukturen durch das zweite Anwachsmaterial 6b. Durch das ungerichtete und flächige Aufbringen befindet sich das zweite Anwachsmaterial 6b auch auf der Oberseite der dritten Maskenstrukturen 222.
  • In einem Verfahrensschritt G) werden Kontaktstrukturen 7 auf dem zweiten Anwachsmaterial 6b zwischen den dritten Maskenstrukturen 222, vorteilhaft galvanisch, ausgeformt. Die Anwachsmaterialien 6a und 6b sind vorteilhaft elektrisch leitend. In einem gleichzeitigen Herstellungsprozess der Kontaktstrukturen 7 werden diese vorerst in den Ausnehmungen zwischen den dritten Maskenstrukturen 222 ausgebildet, wobei die Ausnehmungen unterschiedliche Tiefen ausweisen können.
  • Die 6 zeigt das optoelektronische Bauteil 10 aus der 5 nach den Verfahrensschritten G1) und H) in einem fertiggestellten Zustand. In einem Verfahrensschritt G1) werden die dritten Maskenstrukturen 222 und das erste Anwachsmaterial 6a vom Halbleiterkörper 1 entfernt. Die dritten Maskenstrukturen können vorteilhaft mit einem Lift-Off Verfahren abgelöst werden und das erste Anwachsmaterial 6a kann beispielsweise durch ein Ätzverfahren entfernt werden. Lediglich jener Bereich des ersten Anwachsmaterials 6a verbleibt, welcher vom zweiten Anwachsmaterial 6b und von den Kontaktstrukturen 7 abgedeckt wird. Hierbei handelt es sich vorteilhaft um selektive Ablöseverfahren, da die Kontaktstrukturen nicht abgelöst werden. Weiterhin ist auch ein Ablösen mittels Veraschen oder mittels einer Folie möglich, welche auf die Maskenstrukturen 222 aufgebracht wird und gemeinsam mit den Maskenstrukturen wieder abgezogen wird.
  • Im nachfolgenden Verfahrensschritt H) werden die Kontaktstrukturen 7 mit einem Verguss 8 umgossen und die Oberseite des Halbleiterkörpers 1 abgedeckt.
  • Weiterhin wird vorteilhaft der Träger, welcher als Aufwachssubstrat für den Halbleiterkörper dient nach dem Umgießen mit dem Verguss 8 vom Bauteil 10 abgelöst.
  • Nach dem Ablösen des Aufwachssubstrats dient vorteilhaft der gehärtete Verguss 8 als tragendes Element.
  • In einem weiteren Schritt wird der Verguss von einer dem Halbleiterkörper 1 abgewandten Seite aus abgetragen, beispielsweise abgeschliffen, bis die Kontaktstrukturen 7 an einer dem Halbleiterkörper 1 abgewandten Seite auf gleicher Höhe vom Verguss 8 freigelegt werden. In weiterer Folge wird eine Kontaktmetallisierung 9 auf die freiliegenden Seiten der Kontaktstrukturen 7 und teilweise auf den Verguss 8 überstehend aufgebracht. Alternativ ist es auch möglich, dass die Kontaktstrukturen 7 mit einem Verguss 8 so umgossen werden, dass die dem Halbleiterkörper 1 abgewandten Seiten der Kontaktstrukturen 7 nicht vom Verguss 8 bedeckt werden. Die Kontaktstrukturen 7 können vorteilhaft mit dem Verguss 8 umgossen werden, so dass diese nur lateral vom Verguss 8 umgeben werden und der Verguss nur bis zu Höhe der am niedrigsten angebrachten Kontaktstruktur 7 reicht. Die über den Verguss 8 hinausreichenden Kontaktstrukturen 7 können auf die Höhe des Vergusses abgeschliffen werden. Anstelle des Abschleifens kann der Höhenunterschied jedoch auch mit einem Lotmaterial auf den Kontaktstrukturen 7 ausgeglichen werden.
  • Die Kontaktstrukturen 7 bilden p-und n-Kontakte des Bauteils 10. Die Form der Kontaktmetallisierung 9 kann sich je nachdem, ob sie dem n-Kontakt oder dem p-Kontakt zugehört unterscheiden. Auf der dem Verguss 8 abgewandten Seite des Halbleiterkörpers 1 ist nach dem Ablösen des Trägers ein Konvertermaterial 11 auf den Halbleiterkörper 1 angeordnet.
  • Das Bauteil 10 emittiert vorteilhaft Licht von einer Seite des Halbleiterkörpers, die den Kontaktstrukturen 7 abgewandt ist.
  • In einer Ausführung kann an den Ausnehmungen des zweiten Typs A3, welche das Bauteil 10 nach außen hin begrenzen, der Halbleiterkörper bis zum Träger entfernt werden (2b). An den Ausnehmungen des zweiten Typs A3 reicht das n-Kontaktmaterial 5 nicht bis zum Träger. In diesem Fall werden die Außenseiten des Halbleiterkörpers 1 zum Träger hin vom zweiten Passivierungsmaterial 4b umgeben, wobei lateral um das zweite Passivierungsmaterial 4b herum am Rand des Bauteils der Verguss 8 mit dem dritten Passivierungsmaterial 4c bis zum Träger reicht. Dies ist in der 6a gezeigt. In der 6a ist der Träger entfernt und das dritte Passivierungsmaterial 4c und der Halbleiterkörper stehen in direktem Kontakt mit dem Konvertermaterial 11, welches das Bauteil 10 in Abstrahlrichtung abschließt. Hierbei erstreckt sich das Konvertermaterial 11 über den Halbleiterkörper 1 seitlich hinaus.
  • Die 7 zeigt eine Draufsicht auf den Halbleiterkörper 1. Eine Mehrzahl von Ausnehmungen des ersten Typs A2 ist in dem Halbleiterkörper 1 als kreisrunde Ausnehmungen eingebracht. Ausnehmungen des zweiten Typs A3 begrenzen den Halbleiterkörper 1 zur Seite hin. Es ist auch eine Anordnung von Ausnehmungen zweiten Typs zu allen lateralen Seiten hin möglich. Kontaktmetallisierungen 9 bedecken die Kontaktstrukturen jeweils als p- oder n-Kontakt, wobei eine Kontaktmetallisierungen 9 eine Mehrzahl von Kontaktstrukturen überdecken kann.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (14)

  1. Verfahren zur Herstellung eines optoelektronischen Bauteils (10) umfassend die Schritte A) Bereitstellen eines Halbleiterkörpers (1) umfassend einen p-Typ Halbleiterbereich (1a) und einen n-Typ Halbleiterbereich (1b), B) gerichtetes Abscheiden einer Metallisierung (3) auf den p-Typ Halbleiterbereich (1a) mit ersten Maskenstrukturen (2), wobei die ersten Maskenstrukturen (2) an einer dem Halbleiterkörper (1) abgewandten Seite (2a) breiter ausgeformt sind als an einer dem Halbleiterkörper (1) zugewandten Seite (2b), und nachfolgend ungerichtetes Abscheiden eines ersten Passivierungsmaterials (4a) auf die Metallisierung (3), C) Ablösen der ersten Maskenstrukturen (2) und Einbringen von Ausnehmungen (A) in den Halbleiterkörper (1), so dass die Ausnehmungen (A) bis in den n-Typ Halbleiterbereich (1b) reichen, D) Aufbringen eines zweiten Passivierungsmaterials (4b) auf Seitenflächen (A1) der Ausnehmungen (A), so dass das zweite Passivierungsmaterial (4b) auch eine Seitenfläche (41a) des ersten Passivierungsmaterials (4a) bedeckt, E) flächiges gerichtetes Aufbringen eines n-Kontaktmaterials (5) in den Ausnehmungen (A) und auf das erste Passivierungsmaterial (4a) mit einer zweiten Maskenstruktur (22) auf dem ersten Passivierungsmaterial (4a), welche an einer dem Halbleiterkörper (1) abgewandten Seite (22a) breiter ausgeformt ist als an einer dem Halbleiterkörper (1) zugewandten Seite (22b), und nachfolgend flächiges ungerichtetes Aufbringen eines dritten Passivierungsmaterials (4c) auf das n-Kontaktmaterial (5), F) Ablösen der zweiten Maskenstruktur (22), G) Aufbringen von Kontaktstrukturen (7) auf den Halbleiterkörper (1) und elektrisches Verbinden der Kontaktstrukturen (7) mit dem n-Kontaktmaterial (5) und der Metallisierung (3), wobei jede Kontaktstruktur (7) nur mit dem n-Kontaktmaterial (5) oder der Metallisierung (3) verbunden wird, H) Umgießen der Kontaktstrukturen (7) und Abdecken des Halbleiterkörpers (1) mit einem Verguss (8).
  2. Verfahren nach dem vorhergehenden Anspruch, bei dem nach dem Verfahrensschritt F) und vor dem Verfahrensschritt G) weitere Verfahrensschritte F1) und F2) erfolgen und nach dem Verfahrensschritt G) und vor dem Verfahrensschritt H) ein weiterer Verfahrensschritt G1) erfolgt, wobei die Verfahrensschritt aufweisen: F1) flächiges Aufbringen eines ersten Anwachsmaterials (6a) auf das erste Passivierungsmaterial (4a) und auf das dritte Passivierungsmaterial (4c), F2) gerichtetes Abtragen des ersten Anwachsmaterials (6a) mit dritten Maskenstrukturen (222) und nachfolgend ein Abtragen des dritten Passivierungsmaterials (4c) und des ersten Passivierungsmaterials (4a) in einem Bereich (B), wobei die dritten Maskenstrukturen (222) an einer dem Halbleiterkörper (1) abgewandten Seite (222a) breiter ausgeformt sind als an einer dem Halbleiterkörper (1) zugewandten Seite (222b), wobei in dem Bereich (B), an welchem das erste Passivierungsmaterial (4a) nicht durch das dritte Passivierungsmaterial (4c) abgedeckt wird auch das erste Anwachsmaterial (6a) nicht durch die dritten Maskenstrukturen (222) abgedeckt wird, und G1) Ablösen der dritten Maskenstrukturen (222) und des ersten Anwachsmaterials (6a).
  3. Verfahren nach dem vorhergehenden Anspruch, bei dem im Verfahrensschritt G) die Kontaktstrukturen (7) zwischen den dritten Maskenstrukturen (222) aufgebracht werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche 2 oder 3, bei dem nach dem Verfahrensschritt F2) und vor dem Verfahrensschritt G) ein zweites Anwachsmaterial (6b) flächig und ungerichtet zwischen den dritten Maskenstrukturen (222) aufgebracht wird.
  5. Verfahren nach dem vorhergehenden Anspruch, bei dem die Kontaktstrukturen (7) galvanisch auf dem zweiten Anwachsmaterial (6b) zwischen den dritten Maskenstrukturen (222) ausgeformt werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Verguss (8) auf die Kontaktstrukturen (7) und den Halbleiterkörper (1) aufgebracht wird, nachträglich die Kontaktstrukturen (7) an einer dem Halbleiterkörper (1) abgewandten Seite freigelegt werden und jeweils eine Kontaktmetallisierung (9) auf den freigelegten Seiten der Kontaktstrukturen (7) aufgebracht wird.
  7. Verfahren nach dem vorhergehenden Anspruch, bei dem sich die Kontaktmetallisierungen (9) in ihrer Form voneinander unterscheiden.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Ausnehmungen (A) einen ersten Typ (A2) und einen zweiten Typ (A3) umfassen, wobei der zweite Typ (A3) als ein Trenngraben ausgebildet ist.
  9. Verfahren nach dem vorhergehenden Anspruch, bei dem der p-Typ Halbleiterbereich (1a) und der n-Typ Halbleiterbereich (1b) im zweiten Typ (A3) der Ausnehmungen vollständig entfernt werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (1) auf einem Aufwachssubstrat in einem Waferverbund bereitgestellt wird.
  11. Verfahren nach dem vorhergehenden Anspruch, bei dem das Aufwachssubstrat nach dem Verfahrensschritt H) vom Halbleiterkörper (1) abgelöst wird.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Konvertermaterial (11) auf eine den Kontaktstrukturen (7) abgewandte Seite des Halbleiterkörpers (1) aufgebracht wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Schutzschicht (12) vor dem Verfahrensschritt B) auf dem p-Typ Halbleiterbereich (1a) des Halbleiterkörpers (1) aufgebracht wird.
  14. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das erste Passivierungsmaterial (4a) und/oder das zweite Passivierungsmaterial (4b) und/oder das dritte Passivierungsmaterial (4c) ein Dielektrikum umfassen.
DE102015114590.1A 2015-09-01 2015-09-01 Verfahren zur Herstellung eines optoelektronischen Bauteils Active DE102015114590B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102015114590.1A DE102015114590B4 (de) 2015-09-01 2015-09-01 Verfahren zur Herstellung eines optoelektronischen Bauteils
US15/756,935 US10263155B2 (en) 2015-09-01 2016-08-31 Method for producing an optoelectronic component
JP2018504866A JP6577659B2 (ja) 2015-09-01 2016-08-31 オプトエレクトロニクス部品の製造方法
PCT/EP2016/070525 WO2017037121A1 (de) 2015-09-01 2016-08-31 Verfahren zur herstellung eines optoelektronischen bauteils
CN201680047739.5A CN107924963B (zh) 2015-09-01 2016-08-31 用于制造光电子组件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015114590.1A DE102015114590B4 (de) 2015-09-01 2015-09-01 Verfahren zur Herstellung eines optoelektronischen Bauteils

Publications (2)

Publication Number Publication Date
DE102015114590A1 true DE102015114590A1 (de) 2017-03-02
DE102015114590B4 DE102015114590B4 (de) 2020-01-02

Family

ID=56851604

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015114590.1A Active DE102015114590B4 (de) 2015-09-01 2015-09-01 Verfahren zur Herstellung eines optoelektronischen Bauteils

Country Status (5)

Country Link
US (1) US10263155B2 (de)
JP (1) JP6577659B2 (de)
CN (1) CN107924963B (de)
DE (1) DE102015114590B4 (de)
WO (1) WO2017037121A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018206399A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement
US11114588B2 (en) * 2017-02-08 2021-09-07 Ushio Denki Kabushiki Kaisha Semiconductor light emitting element

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
JP7177360B2 (ja) 2020-07-22 2022-11-24 日亜化学工業株式会社 発光素子及び発光装置
CN113707764A (zh) * 2021-08-27 2021-11-26 福建金石能源有限公司 一种采用倒金字塔绒面的太阳能电池的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
JPH10321913A (ja) 1997-05-19 1998-12-04 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
JP3818188B2 (ja) * 2002-03-22 2006-09-06 Ｔｄｋ株式会社 マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
US7229874B2 (en) * 2003-08-08 2007-06-12 Hrl Laboratories, Llc Method and apparatus for allowing formation of self-aligned base contacts
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP4367531B2 (ja) 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
JP5515431B2 (ja) 2008-06-16 2014-06-11 豊田合成株式会社 半導体発光素子、その電極並びに製造方法及びランプ
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
KR101142965B1 (ko) 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012142401A (ja) 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP5657591B2 (ja) 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
JP2013055164A (ja) 2011-09-01 2013-03-21 Sharp Corp 半導体素子の修復方法
DE202012013620U1 (de) * 2011-09-16 2018-08-06 Seoul Viosys Co., Ltd. Leuchtdiode
JP6307907B2 (ja) 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
US9577151B2 (en) * 2013-04-23 2017-02-21 Koninklijke Philips N.V. Side interconnect for light emitting device
JP6252123B2 (ja) 2013-11-14 2017-12-27 日亜化学工業株式会社 発光素子の製造方法
KR102309670B1 (ko) * 2014-12-24 2021-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 패키지 및 조명시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114588B2 (en) * 2017-02-08 2021-09-07 Ushio Denki Kabushiki Kaisha Semiconductor light emitting element
WO2018206399A1 (de) * 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements und strahlungsemittierendes halbleiterbauelement
US11171258B2 (en) 2017-05-10 2021-11-09 Osram Oled Gmbh Method for manufacturing a radiation-emitting semiconductor component and radiation-emitting semiconductor component

Also Published As

Publication number Publication date
JP2018525822A (ja) 2018-09-06
WO2017037121A1 (de) 2017-03-09
US10263155B2 (en) 2019-04-16
JP6577659B2 (ja) 2019-09-18
CN107924963B (zh) 2019-09-20
US20180254383A1 (en) 2018-09-06
CN107924963A (zh) 2018-04-17
DE102015114590B4 (de) 2020-01-02

Similar Documents

Publication Publication Date Title
DE102015114590B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102006046449B4 (de) Verfahren zur Herstellung einer vertikal strukturierten Leuchtdiode
DE102015119353A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102009025015A1 (de) Lichtemittierende Vorrichtung und Verfahren zu ihrer Herstellung
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
WO2009039805A1 (de) Optoelektronisches bauelement sowie verfahren zu dessen herstellung
DE102012107921A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
WO2017121701A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
EP3327796B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2019219375A1 (de) Konversionselement, optoelektronisches bauteil, verfahren zur herstellung einer vielzahl von konversionselementen, verfahren zur herstellung einer vielzahl von optoelektronischen bauteilen und verfahren zur herstellung eines optoelektronischen bauteils
WO2017012945A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und strahlungsemittierender halbleiterchip
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102015102458B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
WO2016050432A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips und halbleiterchip
WO2018041641A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102016102876A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102021121026A1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterlaserchips und Halbleiterlaserchip
DE102020215937A1 (de) Verfahren zur herstellung eines substrats mit einer strukturierten oberfläche und substrat mit einer strukturierten oberfläche

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R018 Grant decision by examination section/examining division
R020 Patent grant now final