CN107924963A - 用于制造光电子组件的方法 - Google Patents

用于制造光电子组件的方法 Download PDF

Info

Publication number
CN107924963A
CN107924963A CN201680047739.5A CN201680047739A CN107924963A CN 107924963 A CN107924963 A CN 107924963A CN 201680047739 A CN201680047739 A CN 201680047739A CN 107924963 A CN107924963 A CN 107924963A
Authority
CN
China
Prior art keywords
semiconductor body
mask arrangement
recess
region
passivating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680047739.5A
Other languages
English (en)
Other versions
CN107924963B (zh
Inventor
科比尼安·佩尔茨尔迈尔
安娜·卡什普扎克-扎布洛茨卡
克里斯蒂安·莱雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107924963A publication Critical patent/CN107924963A/zh
Application granted granted Critical
Publication of CN107924963B publication Critical patent/CN107924963B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

提出一种用于制造光电子组件(10)的方法，其中借助第一掩模结构(2)定向地沉积金属化部(3)，并且随后将第一钝化材料(4a)非定向地沉积到金属化部(3)上。此外，将凹部(A)引入到半导体本体(1)中，使得凹部伸展直至n型半导体区域(1b)，以及将第二钝化材料(4b)施加到凹部(A)的侧面(A1)上。此外，施加、结构化和钝化n型接触材料(5)。在另一方法步骤中，将接触结构(7)设置到半导体本体(1)上并且与n型接触材料(5)和金属化部(5)电连接，其中接触结构(7)和半导体本体(1)用囊封件(8)囊封和覆盖。

Description

用于制造光电子组件的方法
技术领域
本发明涉及一种用于制造光电子组件的方法。
发明内容
本发明所基于的目的是：提出一种具有减少的光刻步骤的用于制造光电子组件的方法。
所述目的通过根据独立权利要求的方法来实现。本发明的有利的设计方案和改进形式是从属权利要求的主题。
本申请要求德国专利申请10 2015 114 590.1的优先权，其公开内容通过参考并入本文。
用于制造光电子组件的方法包括提供半导体本体，所述半导体本体包括p型半导体区域和n型半导体区域。
p型以及n型半导体区域例如能够在载体上外延生长。载体例如能够包括生长衬底，并且n型半导体区域、有源区和p型半导体区域能够以该顺序在载体上生长。半导体区域优选能够基于III-V族化合物半导体材料，尤其砷化物-、氮化物-或磷化物-化合物半导体材料。例如，半导体区域能够包含InxAlyGa1-x-yN、InxAlyGa1-x-yP或InxAlyGa1-x-yAs，其中分别有0≤x≤1，0≤y≤1并且x+y≤1。在此，III-V族化合物半导体材料不必强制性地具有根据上式之一的数学上精确的组成。更确切地说，所述III-V族化合物半导体材料能够具有一种或多种掺杂材料以及附加的组成部分，这基本上不改变材料的物理特性。然而为了简单性，上式仅包含晶格的主要组成部分，即使所述主要组成部分能够部分地通过少量其他材料取代时也如此。此外可行的是：在半导体区域之间设置有至少一个缓冲层。
此外，该方法包括借助第一掩模结构将金属化部定向地沉积到p型半导体区域上，其中第一掩模结构在背离半导体本体的一侧上与在朝向半导体本体的一侧上相比更宽地成形，并且随后将第一钝化材料非定向地沉积到金属化部上。
将第一掩模结构有利地在p型半导体区域的背离载体的一侧上以结构化的方式设置到p型半导体区域上。在此，掩模结构有利地具有T形形状，其中在p型半导体区域的垂直的俯视图中，掩模结构从其宽的一侧可见。借助于例如PVD方法，有利地将金属化部施加到、有利地借助于蒸镀沉积到p型半导体区域和掩模结构的整个上侧上。金属化部的沉积有利地在定向的沉积工艺中进行。换言之，掩模结构投射用于蒸镀方法的阴影，使得在蒸镀之后，金属化部不处于p型半导体区域的位于掩模结构的阴影投射中的区域上。
金属化部有利地反射地构成。
随后，在非定向的方法中沉积钝化材料。在此，通过掩模结构造成的阴影投射不起作用，并且钝化材料也沉积在p型半导体区域的如下区域中，在所述区域中未施加金属化部。例如溅射或借助散射气体的蒸镀或CVD适合作为非定向的方法。非定向的方法当然能够在其作用方式方面如下地进行区分：一些非定向的方法也能够具有部分定向的作用。例如，部分定向的作用的特征在于：在非定向的方法中，尽管不通过掩模结构引起阴影作用，然而要积聚的材料也不积聚在掩模结构的垂直的内壁上。在完全非定向的方法中，要积聚的材料也积聚在掩模结构的内壁上。这种方法例如是ALD(原子层沉积)。通过ALD方法有利地也能够将凹槽包覆住。
钝化材料有利地用于电绝缘金属化部以及用作为用于后续的剥除工艺、尤其刻蚀工艺的硬质掩模。因为第一钝化材料已经用作为硬质掩模，所以在整个方法中取消遮掩步骤。
该方法还包括将第一掩模结构剥离，并且将凹部引入到半导体本体中，使得凹部伸展直至n型半导体区域中。
将掩模结构有利地在剥离工艺中从p型半导体区域移除。此外，在不通过金属化部或钝化材料覆盖的区域中，将p型半导体区域的、有源区的材料和有利部分地n型半导体区域的材料剥除，使得形成凹部，所述凹部从半导体本体的背离载体的一侧伸展直至所述半导体本体的n型半导体区域中。剥除例如借助干刻蚀工艺进行。凹部的内侧垂直于半导体本体的上侧沿着第一钝化材料的侧面延续到半导体本体中。在半导体本体的朝向载体的一侧上有利地也能够设置有n型接触层，凹部穿过n型半导体区域延伸到所述n型接触层中。该方法步骤的特征在于蒸镀和构成凹部的高的精度。有利地，能够减小在蒸镀层和构成凹部时的公差。因此，能够更好地利用提供用于接触件、芯片结构、接触面和反射面的面。
该方法还包括将第二钝化材料施加到凹部的侧面上，使得第二钝化材料也覆盖第一钝化材料的侧面。
有利地借助非定向的方法施加第二钝化材料，以便确保：第二钝化材料遮盖半导体本体的背离载体的全部表面。随后，进行中间步骤，在所述中间步骤中，将第二钝化材料从凹部的底部和半导体本体的通过构成凹部形成的区域的上侧移除。此后，结果是第二钝化材料有利地仅保留在凹部的侧面上。以该方式，有利地在半导体本体的侧面上在不使用光刻工艺的情况下钝化半导体本体。
此外，该方法包括借助第一钝化材料上的第二掩模结构将n型接触材料面状地定向地施加在凹部中和施加在第一钝化材料上，所述第二掩模结构在背离半导体本体的一侧上与在朝向半导体本体的一侧上相比更宽地成形，并且将第三钝化材料随后面状地非定向地施加到n型接触材料上。
换言之，将导电材料有利地整面地借助于定向方法施加在半导体本体的背离载体的一侧上。在此，在半导体本体的第一区域上设置第二掩模结构，所述第一区域通过成形凹部来形成。第二掩模结构设置于在之前的方法步骤中从第二钝化材料露出的第一钝化材料上。由于通过从垂直方向对半导体本体进行的、用于施加导电材料的工艺产生的阴影投射，得到围绕第二掩模结构的区域，在所述区域中不施加导电材料。随后，将第三钝化材料非定向地施加到n型接触材料上。因为导电材料与n型半导体区域直接接触，所以导电材料称作为n型接触材料。
该方法还包括剥离第二掩模结构。在方法的一个实施方式中，将第一生长材料面状地施加到第一钝化材料和第三钝化材料上。
第一生长材料例如能够包括钛-金、铬-金或钛-铜。
将第二掩模结构有利地借助于剥离方法剥离。第一生长材料在施加之后有利地面状地覆盖半导体本体的整个上侧，所述上侧背离载体并且也延伸到凹部中。
该方法的一个实施方式包括借助第三掩模结构定向地剥除第一生长材料，并且随后在区域中剥除第三钝化材料和第一钝化材料，其中第三掩模结构在背离半导体本体的一侧上与在朝向半导体本体的一侧上相比更宽地成形，其中如下区域不通过第三掩模结构覆盖，在所述区域处不通过第三钝化材料还有第一生长材料覆盖第一钝化材料。
在由第一生长材料构成的层上设置第三掩模结构。第三掩模结构有利地本身具有凹部，所述凹部处于半导体本体的如下区域的上方，在所述区域中不将凹部引入到半导体本体中。第三掩模结构有利地具有大于100μm的厚度。第三掩模结构中的凹部有利地处于如下区域之内，在所述区域中，第二掩模结构设置在半导体本体上。首先，在定向工艺中，移除、有利地刻蚀在第三掩模结构的凹部之内的第一生长材料，使得由于从垂直于半导体本体的方向的阴影投射，保留第一生长材料的围绕第三掩模结构的残余。在此，将第一生长材料有利地剥除到位于其下方的钝化材料。随后，在定向的工艺中，移除位于其下方的、在第三掩模结构的凹部中的钝化材料，其中所述第三掩模结构的阴影投射又起作用。
该方法还包括：在第三掩模结构之间施加接触结构和剥离第三掩模结构和第一生长材料，以及对接触结构围绕浇注并且用囊封件覆盖半导体本体。
在第三掩模结构的凹部之内引入接触结构。在半导体本体的剥离了第二掩模结构的区域中，剥除第一钝化材料并且将接触结构与金属化部连接，由此成形p型接触件。在第三掩模结构的凹部中在半导体本体的其他区域上剥除第三钝化材料，并且露出n型接触材料。随后，将接触结构与n型接触材料连接并且成形n型接触件。
随后，有利地在背离载体的一侧上借助囊封件封装半导体本体。
根据方法的至少一个实施方式，将囊封件施加到接触结构和半导体本体上，后续地将接触结构在背离半导体本体的一侧上露出，并且分别将接触金属化部施加到接触结构的露出的一侧上。
将囊封件有利地剥除直至露出接触结构，例如通过磨削工艺来剥除。接触金属化部有利地形成作为p型接触件和n型接触件的接触部位，所述接触部位有利地平面地设置在囊封件的表面上，所述表面背离半导体本体的载体。
根据方法的至少一个实施方式，接触金属化部的形状彼此不同。
为了能够将p型接触件和n型接触件彼此区分，构成具有不同形状的接触金属化部。在此，有利地，能够考虑任意形状。
根据方法的至少一个实施方式，第一掩模结构和/或第二掩模结构和/或第三掩模结构包括漆材料。
漆材料、有利地光刻胶或层压的干式涂层有利地良好适合于借助于掩模方法进行的沉积工艺和刻蚀工艺。漆有利地能够简单地涂覆、结构化和后续地再次剥除。
根据方法的至少一个实施方式，凹部包括第一类型和第二类型，其中第二类型构成为分离沟槽。
第一类型的凹部有利地以距半导体本体的边缘区域一定间距的方式设置在半导体本体的内部区域中，并且能够有利地构成为圆形的凹部。在区域B中，在该方法期间能够构成一个或多个p型接触件，所述p型接触件接触半导体本体的p型半导体区域，并且在半导体本体的其余区域中，在该方法期间能够构成一个或多个n型接触件，所述n型接触件经由n型接触材料在第一类型的凹部中接触n型半导体区域。在区域B中，在之前进行的方法步骤中曾设置第二掩模结构。第二类型的凹部有利地朝外封闭器件。
根据方法的至少一个实施方式，在第二类型的凹部中完全地移除p型半导体区域和n型半导体区域。
换言之，不完全地移除第一类型的凹部中的n型半导体区域。在将半导体本体朝外限界的第二类型的凹部中能够有利地完全移除p型半导体区域和n型半导体区域，使得在所述凹部中将半导体材料移除直至半导体本体的载体。这有利地在分离沟槽中是这种情况。有利地，直接在方法步骤C)之后或其期间移除p型半导体区域和n型半导体区域。移除有利地能够借助于刻蚀方法进行，其中第一钝化材料能够用作为用于刻蚀工艺的硬质掩模。半导体本体因此能够在分离沟槽中被完全地切断，并且有利地能够将其他的材料、例如不透明的材料施加到半导体本体在分离沟槽中的侧面上。通过不透明的材料能够有利地降低或防止半导体本体的蓝色的侧向发光。
根据方法的至少一个实施方式，面状地且非定向地在第三掩模结构之间施加第二生长材料。
第二生长材料随后有利地覆盖第三掩模结构之间的凹部的底部并且延伸直至第一生长材料的上侧，其中在凹部之内遮盖该上侧。第二生长材料有利地在如下区域中遮盖第一生长材料，在所述区域中通过第三掩模结构的阴影投射未移除第一生长材料。以该方式，通过第二生长材料完全地遮盖第三掩模结构之间的凹部的底部。第二生长材料的施加能够有利地非定向地进行，因为目的是：将第二生长材料有利地施加到半导体本体在第三掩模结构之间的全部表面上。有利地不覆盖第三掩模结构中的凹部的内侧。
根据方法的至少一个实施方式，将接触结构电镀地在第三掩模结构之间成形在生长材料上。
接触结构例如能够包括Ni、Cu、Pd、Au、Sn、Pt、Al或Ag。
在接触结构的同时的制造工艺中，所述接触结构目前在凹部中构成直至不同的高度，因为凹部的底部能够具有不同的深度。用于接触结构的凹部的底部的高度差或接触结构在其构成之后的高度差有利地相对于接触结构的高度是小的，并且例如为10μm，其中接触结构的高度例如为100μm。
根据方法的至少一个实施方式，借助于刻蚀方法剥离全部掩模结构。
有利地可行的是：借助刻蚀方法执行该方法的全部剥离工艺。此外，借助于灰化或借助于薄膜的剥离也是可行的，所述薄膜施加到掩模结构上并且与掩模结构一起被再次撕下。
根据方法的至少一个实施方式，半导体本体在晶片复合件中在生长衬底上提供。
半导体本体能够这样在生长衬底上构成、有利地外延生长。
方法步骤A)至H)有利地能够全部在晶片级上进行，并且同时制造多个光电子组件，并且例如借助于锯割或激光分离来分割。用于制造多个光电子组件的方法的特征在于少量的光刻和遮掩步骤。
根据方法的至少一个实施方式，将生长衬底从半导体本体剥离。在剥离生长衬底之后，硬化的囊封件有利地用作为承载元件。
根据方法的至少一个实施方式，将转换材料施加到半导体本体的背离接触结构的一侧上。
为了影响组件的或半导体本体的放射特性，有利地能够施加转换材料。还可行的是：将散射元件或其他光学元件施加到半导体本体上，或者设置在所述半导体本体下游。有利地还可行的是：在移除生长衬底之后，粗化半导体本体的辐射出射侧，有利地粗化半导体本体的背离接触结构的一侧。
根据方法的至少一个实施方式，将保护层施加到半导体本体的p型半导体区域上。
由此能够实现：剥离方法能够如应用等离子那样应用。在剥离第一掩模结构之后，半导体本体例如能够借助等离子再处理，以便移除掩模结构的残余。保护层必须在方法步骤C)之前再次剥离。
根据方法的至少一个实施方式，第一钝化材料和/或第二钝化材料和/或第三钝化材料包括电介质。
电介质、即例如SiOx、如SiO2、SiNx、TiOx或者AlxOy、例如Al2O3良好地适合于非定向地施加到半导体本体上，以及用作为电绝缘体或用作为防止外界影响、例如湿气的保护层，和用作为用于另外的光刻工艺的硬质掩模。在此能够弃用单独的掩模结构并且减小在用于制造光电子组件的方法期间的光刻工艺的数量。
附图说明
从下面结合附图描述的实施例中得出另外的优点、有利的实施方式和改进形式。
图1至6a示出在制造工艺期间的光电子组件的示意侧视图。
图7示出光电子组件的俯视图。
相同的或起相同作用的元件在附图中分别设有相同的附图标记。在附图中示出的组成部分以及组成部分彼此间的大小关系不应视作为是合乎比例的。
具体实施方式
图1示出在制造工艺期间在方法步骤A)和B)之后的光电子组件10。在载体T上设置有半导体本体1，所述半导体本体包括p型半导体区域1a和n型半导体区域1b，其中在p型半导体区域1a和n型半导体区域1b之间能够设置有有源区。在方法步骤B)中，有利地设置第一掩模结构2，所述掩模结构例如由漆材料构成，其中第一掩模结构2在背离半导体本体1的一侧2a上与在朝向半导体本体1的一侧2b上相比更宽地成形。在垂直于半导体本体1的上侧的俯视图中，通过第一掩模结构得到阴影投射，使得在非定向的沉积方法中，不通过金属化部3覆盖半导体本体1的位于阴影投射之内的区域。将金属化部3通过沉积方法设置在半导体本体的上侧上，因此设置在掩模结构3上并且设置在其之间，除了在阴影投射之内。在定向的沉积方法中，金属化部3由于沉积方法的精度也部分地伸入到阴影投射中。有利地，金属化部3能够以如下范围伸入到阴影投射中，所述范围对应于施加的金属化部3的厚度的一倍至施加的金属化部3的厚度的五倍。替选地，金属化部3以如下范围伸入到阴影投射中，所述范围对应于掩模结构2的高度的1/10至1/3。
还可行的是：将保护层12在设置掩模结构2之前施加到p型半导体区域1a上。保护层12有利地能够包括氧化物。通过保护层12有利地能够在剥离第一掩模结构2之后借助另一工艺步骤再处理半导体本体1，以便确保：移除掩模结构在开口中的全部残余。为了再处理例如能够使用等离子方法。替选地可行的是：代替用于再处理的另一工艺步骤，仅借助等离子方法剥离第一掩模结构。
此外，在方法步骤B)中，在非定向的沉积方法中，将第一钝化材料4a施加到金属化部3上，施加到半导体本体1上、尤其施加到掩模结构2上和施加到掩模结构之间。通过非定向的方法，也借助第一钝化材料4a覆盖半导体本体在阴影投射之内的区域。
图2a示出在方法步骤C)之后和在方法步骤D)的子步骤之后的光电子组件10的示意侧视图。在方法步骤C)中，将第一掩模结构与半导体本体1剥离。在剥离的第一掩模结构的区域中在半导体本体1上有利地不存在钝化材料和金属化部。根据图1，当然可行的是：保护层处于半导体本体1上。在其余的区域中，在用于剥除p型半导体区域1a和部分地剥除n型半导体区域1b的随后的方法中，第一钝化材料4a起掩模作用，所述掩模在用于剥除的方法中、有利地在刻蚀工艺中不完全被剥除。在使用图1中的保护层的情况下，在剥除p型半导体区域1a和n型半导体区域1b之前有利地必须完全移除保护层。保护层有利地借助所使用的剥离方法在同一工艺步骤中一起移除，有利地刻蚀。
以该方式，有利地将凹部A、A2、A3直至到n型半导体区域1b中引入到半导体本体1中。通过将第一钝化材料4a用作为掩模，有利地能够弃用另一遮掩步骤。
在方法步骤D)的第一子步骤中，将第二钝化材料4b面状地且非定向地施加到半导体本体的整个上侧之上。第二钝化材料4b在施加之后覆盖凹部A、A2、A3的侧面A1和底部以及第一钝化材料4a。第一钝化材料4a以及第二钝化材料4b有利地能够为电介质。第二钝化材料4b有利地完全覆盖半导体本体的上侧和凹部。
第一类型A2的凹部设置在半导体本体1之内，并且第二类型A3的凹部有利地将组件10对外划界。
图2b如在图2a中那样示出光电子组件10的示意侧视图，其中图2b的光电子组件10的区别在于：在第二类型A3的凹部中完全地移除p型半导体区域1a和n型半导体区域1b，所述第二类型的凹部将组件10对外限界。在完全地移除p型半导体区域1a和n型半导体区域1b之后，在第二类型A3的凹部中露出载体T，有利地露出半导体本体1的生长衬底。还可行的是：在n型半导体区域1b之下和/或在p型半导体区域1a之下存在缓冲层，所述缓冲层不被完全地移除。在第一类型A2的凹部中保留具有n型半导体区域1b的残余厚度的n型半导体区域1b的残余，并且不露出载体T。通过在朝外的第二类型A3的凹部中露出载体T，在分离沟槽中完全地切断半导体本体1。有利地，能够将另一材料、例如不透明的材料施加到半导体本体1在分离沟槽中的侧面上。通过不透明的材料有利地能够减小或防止半导体本体1的蓝色的侧向发光。
为了简化制造，有利地能够借助同一方法将第一类型A2的凹部以及第二类型A3的凹部引入到半导体本体中。
图3示出图2a或图2b中的光电子组件10，其中在方法步骤D)的第二子步骤中，从凹部A、A2、A3的底部以及和从半导体本体1的上侧移除第二钝化材料4b。此后引起第二钝化材料4b有利地仅保留在第一类型A2和第二类型A3的凹部的侧面A1上。
图3示出半导体本体1的区域B，在所述区域上设置和剥离第二掩模结构22，其中第二掩模结构22在背离半导体本体1的一侧22a上与在朝向半导体本体1的一侧22b上相比更宽地成形(在图3中仅示出第二掩模结构的宽度)。在方法步骤E)中，将n型接触材料5定向地施加在第一类型A2和第二类型A3的凹部中并且施加在第一钝化材料4a上，所述第一钝化材料也覆盖凹部的侧面A1。随后，将第三钝化材料4c面状地非定向地施加到n型接触材料5上。通过第二掩模结构22的阴影投射，在定向地施加n型接触材料5之后，保留宽度22a的如下区域，在所述区域中不设置有n型接触材料5。在非定向地施加第三钝化材料4c之后，所述第三钝化材料面状地在第一类型A2和第二类型A3的凹部中、以及在半导体本体1上覆盖半导体本体1的上侧，其中通过第二掩模结构，区域B之内的宽度22b的区域保持没有第三钝化材料4c。宽度22b在此小于宽度22a。图3示出在再次剥离第二掩模结构22之后的组件10(方法步骤F))。
图4示出图3中的在另一方法步骤F1)之后的光电子组件10。
将第一生长材料6a面状地施加到半导体本体1的上侧上，使得第一生长材料6a覆盖第三钝化材料4c，并且在区域B之内的没有第三钝化材料4c的区域B1中，第一生长材料6a覆盖第一钝化材料4a。
在方法步骤F2)中，将第三掩模结构222设置在半导体本体1上，使得在半导体本体1的区域B中，不通过第三掩模结构222覆盖第一生长材料6a，在所述区域B中第二掩模结构曾设置在半导体本体上。此外，半导体本体1的处于区域B之外的一部分也不通过第三掩模结构222覆盖。第三掩模结构222在背离半导体本体1的一侧222a上与在朝向半导体本体1的一侧222b上相比具有更大的宽度。
在另一步骤中，在定向的方法中，移除、有利地刻蚀第三掩模结构的凹部之内的第一生长材料6a，使得通过从垂直于半导体本体1的方向的阴影投射，保留第一生长材料6a环绕第三掩模结构的残余。替选地也可行的是：完全地在非定向的方法中移除第三掩模结构的凹部之内的第一生长材料6a。这例如通过灰化进行。
图5示出图4中的在另外的方法步骤之后的光电子组件10。在通过定向的剥除方法移除在第三掩模结构222之间的第一生长材料6a之后，在另一步骤中在第三掩模结构222之间在区域B中剥离第一钝化材料4a，并且在第三掩模结构222之间在半导体本体的其余的区域中剥离第三钝化材料4c。在此，有利地，在区域B中露出金属化部3并且在第三掩模结构222的剩余的凹部中露出n型接触材料5。钝化材料4a和4c根据第三掩模结构222的阴影投射剥除，并且在剥除之后在第三掩模结构222之间的凹部之内具有垂直的侧壁，所述侧壁与第一生长材料6a的垂直的侧壁平接。
借助于第三掩模结构222，后续地且在方法步骤G)之前在非定向的方法中，将第二生长材料6b施加在第三掩模结构222的凹部中。随后，第二生长材料6b有利地覆盖在第三掩模结构222之间的凹部的底部，并且延伸直至第一生长材料6a的上侧，所述上侧从用于施加第一生长材料6a的阴影透射中得出。以该方式通过第二生长材料6b完全地遮盖在第三掩模结构之间的凹部的底部。通过非定向的且面状的施加，也在第三掩模结构222的上侧上存在第二生长材料6b。
在方法步骤G)中，在第三掩模结构222之间在第二生长材料6b上有利地电镀地成形接触结构7。生长材料6a和6b有利地是导电的。在接触结构7的同时的制造工艺中，所述接触结构目前在第三掩模结构222之间的凹部中构成，其中凹部能够展现不同的深度。
图6示出图5中的在方法步骤G1)和H)之后的处于制成状态下的光电子组件10。在方法步骤G1中，从半导体本体1移除第三掩模结构222和第一生长材料6a。第三掩模结构有利地能够借助剥离方法剥离，并且第一生长材料6a例如能够通过刻蚀方法移除。仅保留第一生长材料6a的由第二生长材料6b和接触结构7覆盖的区域。在此，有利地为选择性的剥离方法，因为不剥离接触结构。此外，借助于灰化或借助于薄膜的剥离也是可行的，所述薄膜施加到掩模结构222上并且与掩模结构一起再次揭下。
在随后的方法步骤H)中，接触结构7借助囊封件8围绕浇注并且覆盖半导体本体1的上侧。
此外，有利地，将用作为用于半导体本体的生长衬底的载体在用囊封件8围绕浇注之后从组件10剥离。
在剥离生长衬底之后，有利地，硬化的囊封件8用作为承载元件。
在另一步骤中，将囊封件从背离半导体本体1的一侧起剥除，例如磨削，直至在背离半导体本体1的一侧上在与囊封件8相同的高度上露出接触结构7。随后，将接触金属化部9以凸出的方式施加到接触结构7的露出的侧部上并且部分地以凸出的方式施加到囊封件8上。替选地也可行的是：借助囊封件8对接触结构7围绕浇注，使得接触结构7的背离半导体本体1的一侧不由囊封件8覆盖。接触结构7能够有利地借助囊封件8围绕浇注，使得所述接触结构仅横向地由囊封件8包围，并且囊封件仅伸展直至最低安置的接触结构7的高度。超出囊封件8的接触结构7能够被磨削到囊封件的高度上。然而，代替磨削，高度差也能够借助接触结构7上的焊料来补偿。
接触结构7形成组件10的p型和n型接触件。接触金属化部9的形状根据其是否属于n型接触件或p型接触件有所不同。在半导体本体1的背离囊封件8的一侧上，在剥离载体之后，将转换材料11设置到半导体本体1上。
组件10有利地从半导体本体的背离接触结构7的一侧发射光。
在一个实施方案中，在第二类型A3的凹部中能够移除半导体本体直至载体(图2b)，所述第二类型的凹部将组件10对外限界。在第二类型A3的凹部上，n型接触材料5不伸展直至载体。在该情况下，半导体本体1朝向载体的外侧由第二钝化材料4b包围，其中横向地围绕第二钝化材料4b在组件的边缘处，囊封件8与第三钝化材料4c伸展直至载体。这在图6a中示出。在图6a中，移除载体并且第三钝化材料4c和半导体本体与转换材料11处于直接接触，所述转换材料沿放射方向封闭组件10。在此，转换材料11侧向地延伸超过半导体本体1。
图7示出半导体本体1的俯视图。多个第一类型A2的凹部在半导体本体1中作为圆形的凹部引入。第二类型A3的凹部将半导体本体1向侧向限界。将第二类型的凹部朝向全部横向侧部设置也是可行的。接触金属化部9覆盖分别作为p型或n型接触件的接触结构，其中接触金属化部9能够遮盖多个接触结构。
本发明不通过根据实施例进行的描述局限于此。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其是包含在权利要求中的特征的任意组合，即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也如此。
附图标记列表
1 半导体本体
1a p型半导体区域
1b n型半导体区域
2 掩模结构
3 金属化部
4a 第一钝化材料
4b 第二钝化材料
4c 第三钝化材料
5 n型接触材料
6a 第一生长材料
6b 第二生长材料
7 接触结构
8 囊封件
9 接触金属化部
10 光电子组件
11 转换材料
12 保护层
22 第二掩模结构
22a 第二掩模结构的侧部
22b 第二掩模结构的侧部
222 第三掩模结构
222a 第三掩模结构的侧部
222b 第三掩模结构的侧部
A 凹部
A1 凹部的侧面
A2 凹部
A3 凹部
B 半导体本体的区域
T 载体

Claims (14)

1.一种用于制造光电子组件(10)的方法，所述方法包括如下步骤：
A)提供半导体本体(1)，所述半导体本体包括p型半导体区域(1a)和n型半导体区域(1b)，
B)借助第一掩模结构(2)将金属化部(3)定向地沉积到所述p型半导体区域(1a)上，其中所述第一掩模结构(2)在背离所述半导体本体(1)的一侧(2a)上与在朝向所述半导体本体(1)的一侧(2b)上相比更宽地成形，并且随后将第一钝化材料(4a)非定向地沉积到所述金属化部(3)上，
C)将所述第一掩模结构(2)剥离，并且将凹部(A)引入到所述半导体本体(1)中，使得所述凹部(A)伸展直至所述n型半导体区域(1b)中，
D)将第二钝化材料(4b)施加到所述凹部(A)的侧面(A1)上，使得所述第二钝化材料(4b)也覆盖所述第一钝化材料(4a)的侧面(41a)，
E)借助所述第一钝化材料(4a)上的第二掩模结构(22)，将n型接触材料(5)面状地定向地施加到所述凹部(A)中和施加到所述第一钝化材料(4a)上，所述第二掩模结构在背离所述半导体本体(1)的一侧(22a)上与在朝向所述半导体本体(1)的一侧(22b)上相比更宽地成形，并且将第三钝化材料(4c)随后面状地非定向地施加到所述n型接触材料(5)上，
F)剥离所述第二掩模结构(22)，
G)将接触结构(7)施加到所述半导体本体(1)上，并且将所述接触结构(7)与所述n型接触材料(5)和所述金属化部(3)电连接，其中每个接触结构(7)仅与所述n型接触材料(5)或所述金属化部(3)连接，
H)对所述接触结构(7)围绕浇注并且用囊封件(8)覆盖所述半导体本体(1)。
2.根据上一项权利要求所述的方法，
其中在方法步骤F)之后和在方法步骤G)之前进行另外的方法步骤F1)和F2)，并且在方法步骤G)之后和在方法步骤H)之前进行另一方法步骤G1)，其中所述方法步骤包括：
F1)将第一生长材料(6a)面状地施加到所述第一钝化材料(4a)上和施加到所述第三钝化材料(4c)上，
F2)借助第三掩模结构(222)定向地剥除所述第一生长材料(6a)，并且随后在区域(B)中剥除所述第三钝化材料(4c)和所述第一钝化材料(4a)，其中所述第三掩模结构(222)在背离所述半导体本体(1)的一侧(222a)上与在朝向所述半导体本体(1)的一侧(222b)上相比更宽地成形，其中在所述区域(B)中，所述第一生长材料(6a)也不通过所述第三掩模结构(222)覆盖，在所述区域(B)处所述第一钝化材料(4a)不通过所述第三钝化材料(4c)覆盖，和
G1)剥离所述第三掩模结构(222)和所述第一生长材料(6a)。
3.根据上一项权利要求所述的方法，
其中在方法步骤G)中，在所述第三掩模结构(222)之间施加所述接触结构(7)。
4.根据权利要求2或3中任一项所述的方法，
其中在方法步骤F2)之后和在方法步骤G)之前，在所述第三掩模结构(222)之间面状地且非定向地施加第二生长材料(6b)。
5.根据上一项权利要求所述的方法，
其中将所述接触结构(7)在所述第三掩模结构(222)之间电镀地成形在所述第二生长材料(6b)上。
6.根据上述权利要求中任一项所述的方法，
其中将所述囊封件(8)施加到所述接触结构(7)和所述半导体本体(1)上，后续地在背离所述半导体本体(1)的一侧上露出所述接触结构(7)，并且分别将接触金属化部(9)施加在所述接触结构(7)的露出的侧部上。
7.根据上一项权利要求所述的方法，
其中所述接触金属化部(9)的形状彼此不同。
8.根据上述权利要求中任一项所述的方法，
其中所述凹部(A)包括第一类型(A2)和第二类型(A3)，其中所述第二类型(A3)构成为分离沟槽。
9.根据上一项权利要求所述的方法，
其中在所述第二类型(A3)的所述凹部中，完全地移除所述p型半导体区域(1a)和所述n型半导体区域(1b)。
10.根据上述权利要求中任一项所述的方法，
其中在晶片复合件中在生长衬底上提供所述半导体本体(1)。
11.根据上一项权利要求所述的方法，
其中将所述生长衬底在方法步骤H)之后从所述半导体本体(1)剥离。
12.根据上述权利要求中任一项所述的方法，
其中将转换材料(11)施加到所述半导体本体(1)的背离所述接触结构(7)的一侧上。
13.根据上述权利要求中任一项所述的方法，
其中将保护层(12)在方法步骤B)之前施加在所述半导体本体(1)的所述p型半导体区域(1a)上。
14.根据上述权利要求中任一项所述的方法，
其中所述第一钝化材料(4a)和/或所述第二钝化材料(4b)和/或所述第三钝化材料(4c)包括电介质。
CN201680047739.5A 2015-09-01 2016-08-31 用于制造光电子组件的方法 Active CN107924963B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015114590.1A DE102015114590B4 (de) 2015-09-01 2015-09-01 Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102015114590.1 2015-09-01
PCT/EP2016/070525 WO2017037121A1 (de) 2015-09-01 2016-08-31 Verfahren zur herstellung eines optoelektronischen bauteils

Publications (2)

Publication Number Publication Date
CN107924963A true CN107924963A (zh) 2018-04-17
CN107924963B CN107924963B (zh) 2019-09-20

Family

ID=56851604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680047739.5A Active CN107924963B (zh) 2015-09-01 2016-08-31 用于制造光电子组件的方法

Country Status (5)

Country Link
US (1) US10263155B2 (zh)
JP (1) JP6577659B2 (zh)
CN (1) CN107924963B (zh)
DE (1) DE102015114590B4 (zh)
WO (1) WO2017037121A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
DE102017110076A1 (de) 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
JP7177360B2 (ja) 2020-07-22 2022-11-24 日亜化学工業株式会社 発光素子及び発光装置
CN113707764A (zh) * 2021-08-27 2021-11-26 福建金石能源有限公司 一种采用倒金字塔绒面的太阳能电池的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
JPH10321913A (ja) 1997-05-19 1998-12-04 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
JP3818188B2 (ja) * 2002-03-22 2006-09-06 Ｔｄｋ株式会社 マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
US7229874B2 (en) * 2003-08-08 2007-06-12 Hrl Laboratories, Llc Method and apparatus for allowing formation of self-aligned base contacts
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP4367531B2 (ja) 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
JP5515431B2 (ja) 2008-06-16 2014-06-11 豊田合成株式会社 半導体発光素子、その電極並びに製造方法及びランプ
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
KR101142965B1 (ko) 2010-09-24 2012-05-08 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
JP5657591B2 (ja) 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP2013055164A (ja) 2011-09-01 2013-03-21 Sharp Corp 半導体素子の修復方法
DE202012013620U1 (de) * 2011-09-16 2018-08-06 Seoul Viosys Co., Ltd. Leuchtdiode
JP6307907B2 (ja) 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
US9577151B2 (en) * 2013-04-23 2017-02-21 Koninklijke Philips N.V. Side interconnect for light emitting device
JP6252123B2 (ja) 2013-11-14 2017-12-27 日亜化学工業株式会社 発光素子の製造方法
KR102309670B1 (ko) * 2014-12-24 2021-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 패키지 및 조명시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012142401A (ja) * 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die

Also Published As

Publication number Publication date
JP2018525822A (ja) 2018-09-06
WO2017037121A1 (de) 2017-03-09
US10263155B2 (en) 2019-04-16
JP6577659B2 (ja) 2019-09-18
CN107924963B (zh) 2019-09-20
US20180254383A1 (en) 2018-09-06
DE102015114590B4 (de) 2020-01-02
DE102015114590A1 (de) 2017-03-02

Similar Documents

Publication Publication Date Title
CN107924963B (zh) 用于制造光电子组件的方法
TWI524550B (zh) 用於製造光電半導體晶片之方法及光電半導體晶片
US10516079B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
KR102305162B1 (ko) 광전 반도체 소자를 제조하기 위한 방법 및 광전 반도체 소자
US10074766B2 (en) Method for producing semiconductor components and semiconductor component
CN101160699A (zh) 高可靠性的蚀刻小面光子器件
CN105593991A (zh) 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
CN104662679A (zh) 光电子半导体芯片和用于其制造的方法
CN104867871A (zh) 半导体器件及形成其的方法
US10643856B2 (en) Method for fabricating laterally insulated integrated circuit chips
CN111900131B (zh) 一种半导体晶圆的密封环结构及其制备方法
TWI557944B (zh) 光電半導體晶片
US20170084468A1 (en) Method for processing a wafer and method for dicing a wafer
US10424509B2 (en) Method for producing a semiconductor body
CN105580145B (zh) 光电子半导体芯片、半导体器件以及用于制造光电子半导体芯片的方法
US10468555B2 (en) Method for producing a semiconductor body
US20240063345A1 (en) Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
CN102881781B (zh) 发光二极管与其形成方法
WO2023227212A1 (en) Method for processing an optoelectronic device and optoelectronic device
JPH07273295A (ja) マイクロデバイスの電極形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant