WO2017037121A1 - Verfahren zur herstellung eines optoelektronischen bauteils - Google Patents

Verfahren zur herstellung eines optoelektronischen bauteils Download PDF

Info

Publication number
WO2017037121A1
WO2017037121A1 PCT/EP2016/070525 EP2016070525W WO2017037121A1 WO 2017037121 A1 WO2017037121 A1 WO 2017037121A1 EP 2016070525 W EP2016070525 W EP 2016070525W WO 2017037121 A1 WO2017037121 A1 WO 2017037121A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor body
structures
contact
mask
recesses
Prior art date
Application number
PCT/EP2016/070525
Other languages
English (en)
French (fr)
Inventor
Korbinian Perzlmaier
Anna Kasprzak-Zablocka
Christian LEIRER
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/756,935 priority Critical patent/US10263155B2/en
Priority to JP2018504866A priority patent/JP6577659B2/ja
Priority to CN201680047739.5A priority patent/CN107924963B/zh
Publication of WO2017037121A1 publication Critical patent/WO2017037121A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Definitions

  • the invention relates to a method for producing an optoelectronic device.
  • the invention has for its object to provide a method for producing an optoelectronic device with a reduction of lithography steps.
  • the device comprises providing a semiconductor body comprising a p-type semiconductor region and an n-type
  • a p- and an n-type semiconductor region can be any suitable semiconductor region.
  • the carrier may comprise a growth substrate, and an n-type semiconductor region, an active region, and a p-type semiconductor region may be grown on the carrier in this sequence.
  • the semiconductor regions may preferably be formed on a III-V compound semiconductor material, in particular on an arsenide, nitride or phosphide Based compound semiconductor material.
  • the semiconductor regions In x AlyGa] _- x -yN, In x AlyGa] _- x -yP or In x AlyGa ] __ x _yAs, each with O ⁇ x ⁇ l, O ⁇ y ⁇ l and
  • III-V compound semiconductor material does not necessarily have a
  • the method comprises a directed deposition of a metallization on the p-type semiconductor region having first mask structures, wherein the first mask structures are wider on a side facing away from the semiconductor body
  • the first mask structures are advantageously structured on the p-type semiconductor region on a carrier
  • the mask structures advantageously have a T-shape, wherein the mask structures can be seen from their broad side in a vertical plan view of the p-type semiconductor region.
  • the metallization is advantageously applied to the entire upper side of the p-type semiconductor region and the Applied mask structures, preferably deposited by means of vapor deposition.
  • the deposition of the metallization advantageously takes place in a directed deposition process.
  • the mask patterns cast a shadow over the vapor deposition process, so that after vapor deposition, the metallization does not occur on a p-type region
  • Mask structures lies.
  • the metallization is advantageously reflective.
  • the deposition of the passivation material is carried out in a non-directional process. This plays a role
  • Shadow casting through the mask structures is irrelevant and the passivation material is also deposited in the areas of the p-type semiconductor region in which no metallization was applied.
  • undirected method for example, sputtering or vapor deposition with a suitable
  • a partially directed effect is characterized, for example, by the fact that in a non-directional process, no shadow effect is caused by the mask structures, but the material to be deposited does not affect the vertical one
  • ALD atomic layer deposition
  • the method further comprises peeling off the first one
  • the mask structures are advantageously removed from the p-type semiconductor region in a lift-off process. Furthermore, in regions not covered by the metallization or the passivation material, the material of the p-type semiconductor region, the active region, and advantageously part of the n-type semiconductor region is removed, so that recesses are formed, which are from one the carrier
  • n-contact layer into which the recess is formed by the n-type
  • the method steps are characterized by a high accuracy of the vapor deposition and the formation of recesses.
  • tolerances during the vapor deposition of layers and the formation of recesses can be reduced. Consequently, the for Contacts, chip structures, contact surfaces and reflective surfaces
  • the method further comprises applying a second passivation material on side surfaces of the recesses such that the second passivation material also covers a side surface of the first passivation material.
  • the application of the second passivation material is advantageously carried out with a non-directional method in order to
  • the second passivation material then advantageously remains only on the side surfaces of the recesses. In this way, advantageously a passivation of the semiconductor body takes place on its side surfaces without the use of a
  • the method comprises a planar directed
  • a mask structure on the first passivation material which is formed wider on a side facing away from the semiconductor body than on a side facing the semiconductor body, and a subsequent planar non-directional deposition of a third passivation on the n-contact material.
  • an electrically conductive material is advantageous over the whole area by means of a directed
  • a second mask structure is arranged on a first region of the semiconductor body which has been formed by the shaping of recesses.
  • the second mask structure will be on the im
  • the method further comprises detaching the second
  • the first growth material may include, for example, titanium-gold, chromium-gold or titanium-copper.
  • the second mask structure is advantageously detached by means of a lift-off method.
  • the first growth material covers the entire surface of the semiconductor body, which faces away from the carrier after application advantageously flat and also extends into the recesses.
  • An embodiment of the method comprises a directed removal of the first growth material with third
  • Third mask structures are arranged on the layer of the first growth material.
  • the third mask structures themselves have recesses which are located over the regions of the semiconductor body in which no recesses have been introduced into the semiconductor body.
  • the third mask structures advantageously have a thickness of more than 100 ⁇ m.
  • a recess in the third mask structures is advantageously located within the area in which the second mask structure is located on the
  • the first growth material here is advantageous except for the underlying Passivation materials removed. Subsequently, in a directed process, the underlying
  • the method further comprises applying
  • the contact structure is connected to the n-contact material and formed an n-contact.
  • the semiconductor body is advantageously encapsulated on a side facing away from the carrier with a potting.
  • the potting is applied to the contact structures and the
  • the contact metallizations differ in their shape from each other.
  • the first mask structures and / or the second comprise
  • Mask structure and / or the third mask structures a paint material.
  • a paint material preferably a photoresist or a
  • laminated dry resist is advantageously well suited for deposition processes and etching processes by means
  • the paint is advantageous easy to apply, to structure and subsequently again
  • the recesses comprise a first type and a second type, the second type being formed as a separating trench.
  • a recess of a first type is advantageously located in the inner region of the semiconductor body at a distance from the edge region of the semiconductor body, and can be formed as an advantageously round recess.
  • one or more p-type contacts may be formed, which form the p-type semiconductor region of the
  • one or more n-contacts can be formed, which via the n-
  • the second mask structure arranged.
  • the recesses of the second type advantageously close off the component to the outside.
  • the p-type semiconductor region and the n-type semiconductor region are completely removed.
  • the n-type semiconductor region in the recess of the first type is not completely removed.
  • recesses of the second type which limit the semiconductor body to the outside, may advantageously p-type
  • Semiconductor materials are removed to the support of the semiconductor body. This is advantageous in the separation trenches of the case.
  • the removal of the p-type semiconductor region and the n-type semiconductor region advantageously takes place during or immediately after process step C).
  • the removal can be carried out advantageously by means of an etching process, wherein the first passivation material as a hard mask for the etching process can serve.
  • the semiconductor body can therefore in the
  • Divider trenches are completely severed and it may be advantageous another material, such as a
  • Semiconductor body can be applied in the separation trenches.
  • non-transparent material can advantageously be reduced or prevented a blue side lighting of the semiconductor body.
  • a second growth material is applied in a planar and non-directional manner between the third mask structures.
  • the second growth material advantageously covers the first growth material in those areas in which the shadowing of the third mask structures did not remove the first growth material. In this way, a complete overlap of the bottoms of the recesses between the third takes place
  • the contact structures become galvanically on the second Growth material between the third mask structures
  • the contact structures may comprise, for example, Ni, Cu, Pd, Au, Sn, Pt, Al or Ag.
  • Contact structures or the height difference of the contact structures after they have been formed is advantageously small compared to the height of the contact structures and is for example 10 ym, the height of the
  • the detachment of all mask structures takes place by means of a
  • the semiconductor body is mounted on a growth substrate in one
  • Wafer composite provided.
  • the semiconductor body can be formed on a growth substrate, advantageously grown epitaxially.
  • the process steps A) to H) can advantageously all take place at the wafer level and a plurality of optoelectronic components are produced simultaneously and singulated for example by means of sawing or laser separation.
  • the process for producing a plurality of optoelectronic components is characterized by a small number of lithography and masking steps.
  • the growth substrate is detached from the semiconductor body.
  • the cured casting advantageously serves as a supporting element.
  • a converter material is applied to a side of the semiconductor body which faces away from the contact structures.
  • Components, or of the semiconductor body can be any suitable component, or of the semiconductor body.
  • a converter material can be applied. It is also possible a scattering element or other optical
  • Radiation exit side of the semiconductor body advantageously the side facing away from the contact structures of the
  • a protective layer is applied to the p-type semiconductor region of the
  • the semiconductor body applied. As a result, it can be achieved that release methods such as the use of a plasma can be used. After detachment of the first mask structure, the semiconductor body can be aftertreated with a plasma, for example, in order to remove residues of the mask structures. The protective layer must be peeled off again before process step C).
  • the first passivation material and / or the second comprise
  • Passivation material a dielectric.
  • Dielectrics such as SiO x , for example Si0 2 , SiN x , TiO x , or Al x O y , for example Al 2 O 3 , are well suited for
  • FIGS. 1 to 6a show the optoelectronic component during the manufacturing process in a schematic
  • FIG. 7 shows the optoelectronic component in a plan view. Identical or equivalent elements are each provided with the same reference numerals in the figures. The components shown in the figures and the
  • Size ratios of the components with each other are not to be considered as true to scale.
  • FIG. 1 shows the optoelectronic component 10 during the manufacturing process according to method steps A) and B).
  • a semiconductor body 1 comprising a p-type semiconductor region la and an n-type semiconductor region lb is arranged, wherein between the p-type semiconductor region la and the n-type semiconductor region lb an active zone
  • first mask structures 2 are advantageously arranged,
  • a shadow is produced by the first mask structures, so that areas of the semiconductor body 1 that lie within the shadow cast are not covered by a metallization 3 in a directed deposition process.
  • the metallization 3 is by a deposition method on the
  • the metallization 3 may also partially extend into the shadow cast as a result of the accuracy of the deposition process.
  • the metallization 3 can extend around an area in the shadow, which once the thickness of the applied metallization 3 to 5 times the Thickness of the applied metallization 3 corresponds.
  • the metallization 3 can extend into the shadow cast by an area which corresponds to 1/10 to 1/3 of the height of the mask structures 2.
  • the protective layer 12 may advantageously comprise an oxide.
  • the protective layer 12 can advantageously the semiconductor body 1 after the detachment of the first
  • Mask structures replace only with a plasma process.
  • step B) is still a first
  • Passivitationsmaterial 4a applied to the metallization 3 in an undirected deposition process on the semiconductor body 1, in particular on the mask structures 2 and between the mask structures.
  • FIG. 2a shows the optoelectronic component 10 in a schematic side view after method step C) and after a partial step of method step D). in the
  • the first mask structures are detached from the semiconductor body 1.
  • the area of the detached first mask structures there is advantageously no Passivation material and no metallization on the
  • Semiconductor body 1 is located. In the remaining regions, in a subsequent process for removing the p-type semiconductor region 1a and partly of the n-type
  • the protective layer is
  • Passivianssmaterials 4a as a mask can advantageously be dispensed with a further masking step.
  • a second passivation material 4b is applied in a planar and non-directional manner over the entire upper side of the semiconductor body.
  • the second passivation material 4b covers after
  • the first passivation material 4a and the second passivation material 4b may advantageously be dielectrics.
  • the second passivation material 4b covers the top and the recesses of the
  • a recess of the first type A2 is arranged within the semiconductor body 1 and a recess of a second type A3 advantageously delimits the component 10 to the outside.
  • FIG. 2b shows the optoelectronic component 10 in a schematic side view as in FIG. 2a, the optoelectronic component 10 of FIG. 2b being located therein
  • Semiconductor region la is a buffer layer, which is not completely removed.
  • a remainder of the n-type semiconductor region 1b remains with a residual thickness of the n-type semiconductor region 1b, and the carrier T is not exposed.
  • a nontransparent material can be applied to the side surfaces of the semiconductor body 1 in the separation trenches.
  • the non-transparent material can advantageously be reduced or prevented a blue side lighting of the semiconductor body 1.
  • the recesses of the first type A2 and of the second type A3 can advantageously be introduced into the semiconductor body using the same method.
  • FIG. 3 shows the optoelectronic component 10 from FIG. 2a or FIG. 2b, wherein in a second embodiment
  • Passivitationsmaterial 4 b is removed from the bottom of the recesses A, A2, A3 and from the top of the semiconductor body 1. As a result, the second remains
  • FIG. 3 shows the region B of the semiconductor body 1 on which a second mask structure 22 has been arranged and detached, wherein the second mask structure 22 is located at one of the second mask structures 22
  • Semiconductor body 1 facing away from 22a is formed wider than on a side facing the semiconductor body 1 side 22b (in Figure 3, only the widths of the second
  • a n-type contact material 5 is applied in the recesses of the first and second types A2, A3 and on the first passivation material 4a, which also comprises the
  • FIG. 3 shows the component 10 after the second mask structure 22 has been removed again (method step F)).
  • FIG. 4 shows the optoelectronic component 10 from FIG. 3 after a further method step F1).
  • a first growth material 6a is applied flatly to the upper surface of the semiconductor body 1 so that the first growth material 6a covers the third passivation material 4c, and in the region B1 within the region B which is free from third passivation material 4c, the first growth material 6a is the first passivation material 4a
  • step F2 third mask structures 222 are arranged on the semiconductor body 1, so that in the region B of the semiconductor body 1, in which the second
  • Masking structure was arranged on the semiconductor body, no coverage of the first growth material 6a by the third mask structures 222 is carried out. Furthermore, a part of the semiconductor body 1 outside the region B is not covered by the third mask patterns 222.
  • Mask structures 222 have a greater width at a side 222a facing away from the semiconductor body 1 than at a side 222b facing the semiconductor body 1.
  • the first growth material 6a within the recesses of the removed third mask structures advantageously etched, so that by a shadow from one on the
  • FIG. 5 shows the optoelectronic component 10 from FIG.
  • FIG. 4 according to further method steps. After the first growth material 6a has been removed between the third mask patterns 222 by a directional removal process, a further step is interposed between the third
  • Mask structures 222 have a vertical side flank flush with a vertical side flank of the first
  • a second growth material 6b is subsequently and before the process step G) applied in the recesses of the third mask structures 222 in a non-directional process.
  • Growth material 6b then advantageously covers the bottom of the Recesses between the third mask structures 222 and extends to an upper side of the first
  • the second growth material 6b is also located on the upper side of the third mask structures 222.
  • Mask structures 222 preferably galvanic, formed.
  • the growth materials 6a and 6b are advantageously electrically conductive.
  • FIG. 6 shows the optoelectronic component 10 from FIG. 5 according to method steps E1) and H) in a finished state.
  • a method step Gl the third mask structures 222 and the first
  • the third mask structures can advantageously be removed by a lift-off method, and the first growth material 6a can be removed, for example, by an etching process. Only the region of the first growth material 6a remains, which is covered by the second growth material 6b and by the contact structures 7. These are advantageously selective removal methods, since the
  • the carrier which is advantageous as
  • Growth substrate for the semiconductor body is used after encapsulation with the casting 8 detached from the component 10.
  • the hardened potting 8 advantageously serves as a supporting element.
  • the encapsulation is removed from a side facing away from the semiconductor body 1,
  • the contact structures 7 can be encapsulated with a casting 8 in such a way that the sides of the contact structures 7 facing away from the semiconductor body 1 are not covered by the casting 8.
  • the contact structures 7 can advantageously be encapsulated with the potting 8, so that they are only laterally surrounded by the potting 8 and the potting only up to the height of the
  • the reaching beyond the potting 8 reaching contact structures 7 can be ground to the height of the potting. However, instead of sanding, the height difference can also be compensated with a solder material on the contact structures 7.
  • the contact structures 7 form p and n contacts of the component 10. The shape of the contact metallization 9 can ever
  • a converter material 11 is disposed on the semiconductor body 1 after detachment of the carrier.
  • the component 10 advantageously emits light from one side of the semiconductor body, which faces away from the contact structures 7.
  • the recesses of the second type A3 which limit the component 10 to the outside, the
  • the n-type contact material 5 does not extend to the carrier.
  • the outer sides of the semiconductor body 1 are surrounded towards the carrier by the second passivation material 4b, laterally around the second passivation material 4b at the edge of the second passivation material 4b
  • Component of the potting 8 with the third Passivitationsmaterial 4c extends to the carrier. This is shown in FIG. 6a. In the figure 6a, the carrier is removed and the third
  • FIG. 7 shows a plan view of the semiconductor body 1.
  • a plurality of recesses of the first type A2 are introduced in the semiconductor body 1 as circular recesses.
  • Recesses of the second type A3 limit the Semiconductor body 1 to the side.
  • An arrangement of recesses of the second type is also possible on all lateral sides.
  • Contact metallizations 9 cover the

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Bauteils (10) angegeben, wobei ein gerichtetes Abscheiden einer Metallisierung (3) mit ersten Maskenstrukturen (2), und nachfolgend ungerichtetes Abscheiden eines ersten Passivierungsmaterials (4a) auf die Metallisierung (3) erfolgt. Weiterhin erfolgt ein Einbringen von Ausnehmungen (A) in den Halbleiterkörper (1), so dass die Ausnehmungen bis in einen n-Typ Halbleiterbereich (1b) reichen sowie ein Aufbringen eines zweiten Passivierungsmaterials (4b) auf Seitenflächen (A1) der Ausnehmungen (A). Weiterhin wird ein n-Kontaktmaterial (5) aufgebracht, strukturiert und passiviert. In einem weiteren Verfahrensschritt werden Kontaktstrukturen (7) auf den Halbleiterkörper (1) angeordnet und elektrisch mit dem n-Kontaktmaterial (5) und der Metallisierung (3) verbunden, wobei die Kontaktstrukturen (7) und der Halbleiterkörper (1) mit einem Verguss (8) vergossen und abgedeckt werden.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen Bauteils Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Bauteils.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines optoelektronischen Bauteils mit einer Verringerung von Lithographieschritten anzugeben.
Diese Aufgabe wird durch ein Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 114 590.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Ein Verfahren zur Herstellung eines optoelektronischen
Bauteils umfasst ein Bereitstellen eines Halbleiterkörpers umfassend einen p-Typ Halbleiterbereich und einen n-Typ
Halbleiterbereich .
Ein p- sowie eine n-Typ Halbleiterbereich können
beispielsweise epitaktisch auf einem Träger aufgewachsen werden. Der Träger kann beispielsweise ein Aufwachssubstrat umfassen und ein n-Typ Halbleiterbereich, eine aktive Zone und ein p-Typ Halbleiterbereich können in dieser Abfolge auf dem Träger aufgewachsen werden. Die Halbleiterbereiche können vorzugsweise auf einem III-V-Verbindungshalbleitermaterial, insbesondere auf einem Arsenid-, Nitrid- oder Phosphid- Verbindungshalbleitermaterial basieren. Beispielsweise kann die Halbleiterbereiche InxAlyGa]_-x-yN, InxAlyGa]_-x-yP oder InxAlyGa]__x_yAs, jeweils mit O ^ x ^ l, O ^ y ^ l und
x + y < 1, enthalten. Dabei muss das III-V- Verbindungshalbleitermaterial nicht zwingend eine
mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere
Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im
Wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können. Weiterhin ist es möglich, dass zumindest eine Pufferschicht zwischen den
Halbleiterbereichen angeordnet ist.
Weiterhin umfasst das Verfahren ein gerichtetes Abscheiden einer Metallisierung auf den p-Typ Halbleiterbereich mit ersten Maskenstrukturen, wobei die ersten Maskenstrukturen an einer dem Halbleiterkörper abgewandten Seite breiter
ausgeformt sind als an einer dem Halbleiterkörper zugewandten Seite, und ein nachfolgend ungerichtetes Abscheiden eines ersten Passivierungsmaterials auf die Metallisierung. Die ersten Maskenstrukturen werden vorteilhaft strukturiert auf den p-Typ Halbleiterbereich an einer dem Träger
abgewandten Seite des p-Typ Halbleiterbereichs angeordnet. Hierbei weisen die Maskenstrukturen vorteilhaft eine T-Form auf, wobei in einer senkrechten Draufsicht auf den p-Typ Halbleiterbereich die Maskenstrukturen von ihrer breiten Seite zu sehen sind. Mittels beispielsweise eines PVD- Verfahrens wird die Metallisierung vorteilhaft auf die gesamte Oberseite des p-Typ Halbleiterbereichs und der Maskenstrukturen aufgebracht, vorteilhaft mittels Aufdampfens abgeschieden. Das Abscheiden der Metallisierung erfolgt vorteilhaft in einem gerichteten Abscheidungsprozess . Mit anderen Worten werfen die Maskenstrukturen einen Schatten für das Aufdampfverfahren, so dass sich nach dem Aufdampfen die Metallisierung nicht auf einem Bereich der p-Typ
Halbleiterbereich befindet, welcher im Schattenwurf der
Maskenstrukturen liegt. Die Metallisierung ist vorteilhaft reflektierend ausgebildet.
Nachfolgend erfolgt das Abscheiden des Passivierungsmaterials in einem ungerichteten Verfahren. Hierbei spielt ein
Schattenwurf durch die Maskenstrukturen keine Rolle und das Passivierungsmaterial scheidet sich auch in den Bereichen der p-Typ Halbleiterbereich ab, in welchen keine Metallisierung aufgebracht wurde. Als ungerichtetes Verfahren eignen sich beispielsweise Sputtern oder ein Aufdampfen mit einem
Streugas oder CVD. Ungerichtete Verfahren können sich
allerdings in ihrer Wirkungsweise dahingehend unterscheiden, dass manche ungerichtete Verfahren auch eine teilweise gerichtete Wirkung haben können. Eine teilweise gerichtete Wirkung zeichnet sich beispielsweise dadurch aus, dass bei einem ungerichteten Verfahren zwar keine Schattenwirkung durch die Maskenstrukturen bewirkt wird, jedoch sich das abzulagernde Material auch nicht auf den senkrechten
Innenwänden der Maskenstrukturen ablagert. Bei einem
vollständig ungerichteten Verfahren würde sich das
abzulagernde Material auch auf den Innenwänden der
Maskenstrukturen ablagern. Ein solches Verfahren ist
beispielsweise ALD (atomic layer deposition) . Durch ein ALD- Verfahren sind vorteilhaft auch Hohlkehlen überformbar. Das Passivierungsmaterial dient vorteilhaft zu einer
elektrischen Isolation der Metallisierung sowie als Hartmaske für einen nachfolgenden Abtrageprozess , insbesondere einen Ätzprozess. Da das erste Passivierungsmaterial bereits als Hartmaske dient, entfällt im gesamten Verfahren ein
Maskierungsschritt .
Das Verfahren umfasst weiterhin ein Ablösen der ersten
Maskenstrukturen und Einbringen von Ausnehmungen in den
Halbleiterkörper, so dass die Ausnehmungen bis in die n-Typ Halbleiterbereich reichen.
Die Maskenstrukturen werden vorteilhaft in einem Lift-Off Prozess von dem p-Typ Halbleiterbereich entfernt. Weiterhin wird in Bereichen, welche nicht durch die Metallisierung oder das Passivierungsmaterial bedeckt sind, das Material des p- Typ Halbleiterbereichs, der aktiven Zone und vorteilhaft teilweise des n-Typ Halbleiterbereichs abgetragen, so dass Ausnehmungen entstehen, welche von einer dem Träger
abgewandten Seite des Halbleiterkörpers bis in dessen n-Typ Halbleiterbereich reichen. Das Abtragen erfolgt
beispielsweise mit einem Trockenätzprozess . Die Innenseite der Ausnehmung setzt sich senkrecht zur Oberseite des
Halbleiterkörpers entlang von Seitenflächen des ersten
Passivierungsmaterials in den Halbleiterkörper fort. Auf der dem Träger zugewandten Seite des Halbleiterkörpers kann vorteilhaft auch eine n-Kontaktschicht angeordnet sein, bis in welche sich die Ausnehmung durch den n-Typ
Halbleiterbereich hindurch erstreckt. Die Verfahrensschritte zeichnen sich durch eine hohe Genauigkeit des Aufdampfens und der Ausbildung von Ausnehmungen aus. Es können vorteilhaft Toleranzen beim Aufdampfen von Schichten und Ausbilden von Ausnehmungen verringert werden. Folglich kann die für Kontakte, Chipstrukturen, Kontaktflächen und spiegelnde
Flächen zur Verfügung stehende Fläche besser ausgenutzt werden . Das Verfahren umfasst weiterhin ein Aufbringen eines zweiten Passivierungsmaterials auf Seitenflächen der Ausnehmungen, so dass das zweite Passivierungsmaterial auch eine Seitenfläche des ersten Passivierungsmaterials bedeckt. Das Aufbringen des zweiten Passivierungsmaterials erfolgt vorteilhaft mit einem ungerichteten Verfahren, um zu
gewährleisten, dass das zweite Passivierungsmaterial alle Oberflächen des Halbleiterkörpers überdeckt, welche dem
Träger abgewandt sind. In weiterer Folge erfolgt ein
Zwischenschritt, in welchem das zweite Passivierungsmaterial vom Boden der Ausnehmungen und von der Oberseite der Bereiche des Halbleiterkörpers, welche durch das Ausbilden der
Ausnehmungen entstanden sind, entfernt wird. Resultierend verbleibt danach das zweite Passivierungsmaterial vorteilhaft nur an den Seitenflächen der Ausnehmungen. Auf diese Weise erfolgt vorteilhaft eine Passivierung des Halbleiterkörpers an dessen Seitenflächen ohne Einsatz eines
Lithographieprozesses . Weiterhin umfasst das Verfahren ein flächiges gerichtetes
Aufbringen eines n-Kontaktmaterials in den Ausnehmungen und auf dem ersten Passivierungsmaterial mit einer zweiten
Maskenstruktur auf dem ersten Passivierungsmaterial, welche an einer dem Halbleiterkörper abgewandten Seite breiter ausgeformt ist als an einer dem Halbleiterkörper zugewandten Seite, und ein nachfolgend flächiges ungerichtetes Aufbringen eines dritten Passivierungsmaterials auf das n- Kontaktmaterial . Mit anderen Worten wird ein elektrisch leitendes Material vorteilhaft ganzflächig mit Hilfe eines gerichteten
Verfahrens auf der dem Träger abgewandten Seite des
Halbleiterkörpers aufgebracht. Hierbei wird auf einem ersten Bereich des Halbleiterkörpers, welcher durch das Ausformen von Ausnehmungen entstanden ist, eine zweite Maskenstruktur angeordnet. Die zweite Maskenstruktur wird auf dem im
vorhergehenden Verfahrensschritt von dem zweiten
Passivierungsmaterial freigelegten ersten
Passivierungsmaterial angeordnet. Durch einen Schattenwurf durch einen aus senkrechter Richtung auf den Halbleiterkörper erfolgenden Prozess zum Aufbringen eines elektrisch leitenden Materials resultiert ein Bereich um die zweite Maskenstruktur herum, in welchem kein elektrisch leitendes Material
aufgebracht wird. Nachfolgend erfolgt ein ungerichtetes Aufbringen eines dritten Passivierungsmaterials auf das n- Kontaktmaterial . Da das elektrisch leitende Material mit dem n-Typ Halbleiterbereich in direktem Kontakt steht, wird das elektrisch leitende Material als n-Kontaktmaterial
bezeichnet .
Das Verfahren umfasst weiterhin ein Ablösen der zweiten
Maskenstruktur. In einer Ausführungsform des Verfahrens erfolgt ein flächiges Aufbringen eines ersten
Anwachsmaterials auf das erste Passivierungsmaterial und das dritte Passivierungsmaterial.
Das erste Anwachsmaterial kann beispielsweise Titan-Gold, Chrom-Gold oder Titan-Kupfer umfassen.
Die zweite Maskenstruktur wird vorteilhaft mittels eines Lift-off Verfahrens abgelöst. Das erste Anwachsmaterial bedeckt nach dem Aufbringen vorteilhaft flächig die gesamte Oberseite des Halbleiterkörpers, die dem Träger abgewandt ist und erstreckt sich auch in die Ausnehmungen. Eine Ausführungsform des Verfahrens umfasst ein gerichtetes Abtragen des ersten Anwachsmaterials mit dritten
Maskenstrukturen und nachfolgend ein Abtragen des dritten Passivierungsmaterials und des ersten Passivierungsmaterials in einem Bereich, wobei die dritten Maskenstrukturen an einer dem Halbleiterkörper abgewandten Seite breiter ausgeformt sind als an einer dem Halbleiterkörper zugewandten Seite, wobei ein Bereich, an welchem das erste Passivierungsmaterial nicht durch das dritte Passivierungsmaterial abgedeckt wird auch das erste Anwachsmaterial nicht durch die dritten
Maskenstrukturen abgedeckt wird.
Auf der Schicht aus dem ersten Anwachsmaterial werden dritte Maskenstrukturen angeordnet. Die dritten Maskenstrukturen weisen vorteilhaft selbst Ausnehmungen auf, welche sich über den Bereichen des Halbleiterkörpers befinden, in welchen keine Ausnehmungen in den Halbleiterkörper eingebracht worden sind. Die dritten Maskenstrukturen weisen vorteilhaft eine Dicke von mehr als 100 ym auf. Eine Ausnehmung in den dritten Maskenstrukturen befindet sich vorteilhaft innerhalb des Bereiches, in welchem die zweite Maskenstruktur auf dem
Halbleiterkörper angeordnet war. Zuerst wird in einem
gerichtet Prozess das erste Anwachsmaterial innerhalb der Ausnehmungen der dritten Maskenstrukturen entfernt,
vorteilhaft geätzt, so dass durch einen Schattenwurf aus einer auf den Halbleiterkörper senkrechten Richtung ein Rest des ersten Anwachsmaterials um die dritten Maskenstrukturen herum verbleibt. Das erste Anwachsmaterial wird hierbei vorteilhaft bis auf die darunterliegenden Passivierungsmaterialien abgetragen. In weiterer Folge werden in einem gerichteten Prozess die darunterliegenden
Passivierungsmaterialien in den Ausnehmungen der dritten Maskenstrukturen entfernt, wobei wiederum ein Schattenwurf dieser wirkt.
Das Verfahren umfasst weiterhin ein Aufbringen von
Kontaktstrukturen zwischen den dritten Maskenstrukturen und ein Ablösen der dritten Maskenstrukturen und des ersten
Anwachsmaterials, sowie ein Umgießen der Kontaktstrukturen und Abdecken des Halbleiterkörpers mit einem Verguss.
Innerhalb der Ausnehmungen der dritten Maskenstrukturen werden Kontaktstrukturen eingebracht. In dem Bereich des Halbleiterkörpers, in welchem die zweite Maskenstruktur abgelöst wurde, wird das erste Passivierungsmaterial
abgetragen und die Kontaktstruktur mit der Metallisierung verbunden, wodurch ein p-Kontakt geformt wird. In der
Ausnehmung der dritten Maskenstrukturen auf einem anderen Bereich des Halbleiterkörpers wird das dritte
Passivierungsmaterial abgetragen und das n-Kontaktmaterial freigelegt. Nachfolgend wird die Kontaktstruktur mit dem n- Kontaktmaterial verbunden und ein n-Kontakt geformt. Nachfolgend wird vorteilhaft der Halbleiterkörper an einer dem Träger abgewandten Seite mit einem Verguss verkapselt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verguss auf die Kontaktstrukturen und den
Halbleiterkörper aufgebracht, nachträglich werden die
Kontaktstrukturen an einer dem Halbleiterkörper abgewandten Seite freigelegt und jeweils eine Kontaktmetallisierung auf den freigelegten Seiten der Kontaktstrukturen aufgebracht. Der Verguss wird vorteilhaft bis zur Freilegung der
Kontaktstrukturen abgetragen, beispielsweise durch einen Abschleifprozess . Die Kontaktmetallisierungen bilden
vorteilhaft Kontaktstellen als p-Kontakt und als n-Kontakt, welche vorteilhaft planar auf der Oberfläche des Vergusses angeordnet sind, welche dem Träger des Halbleiterkörpers abgewandt sind. Gemäß zumindest einer Ausführungsform des Verfahrens
unterscheiden sich die Kontaktmetallisierungen in ihrer Form voneinander .
Um den p-Kontakt und den n-Kontakt voneinander unterscheiden zu können, werden die Kontaktmetallisierungen mit
unterschiedlichen Formen ausgebildet. Hierbei sind
vorteilhaft beliebige Formen denkbar.
Gemäß zumindest einer Ausführungsform des Verfahrens umfassen die ersten Maskenstrukturen und/oder die zweite
Maskenstruktur und/oder die dritten Maskenstrukturen ein Lackmaterial .
Ein Lackmaterial, vorteilhaft ein Photolack oder ein
auflaminierter Trockenresist , eignet sich vorteilhaft gut für Abscheideprozesse und Ätzprozesse mittels
Maskierungsverfahren. Der Lack ist vorteilhaft einfach aufzutragen, zu strukturieren und nachträglich wieder
abzutragen .
Gemäß zumindest einer Ausführungsform des Verfahrens umfassen die Ausnehmungen einen ersten Typ und einen zweiten Typ, wobei der zweite Typ als ein Trenngraben ausgebildet ist. Eine Ausnehmung eines ersten Typs befindet sich vorteilhaft im Innenbereich des Halbleiterkörpers mit einem Abstand vom Randbereich des Halbleiterkörpers, und kann als vorteilhaft runde Ausnehmung ausgebildet werden. In einem Bereich B kann während dem Verfahren ein oder mehrere p-Kontakte ausgebildet werden, welche den p-Typ Halbleiterbereich des
Halbleiterkörpers kontaktieren und in den übrigen Bereichen des Halbleiterkörpers kann während dem Verfahren ein oder mehrere n-Kontakte ausgebildet werden, welche über das n-
Kontaktmaterial den n-Typ Halbleiterbereich in Ausnehmung des ersten Typs kontaktieren. Im Bereich B wurde in einem
vorhergehenden Verfahrensschritt die zweite Maskenstruktur angeordnet. Die Ausnehmungen des zweiten Typs schließen das Bauelement vorteilhaft nach außen hin ab.
Gemäß zumindest einer Ausführungsform des Verfahrens werden im zweiten Typ der Ausnehmungen der p-Typ Halbleiterbereich und der n-Typ Halbleiterbereich vollständig entfernt.
Mit anderen Worten wird der n-Typ Halbleiterbereich in der Ausnehmung des ersten Typs nicht vollständig entfernt. In Ausnehmungen des zweiten Typs, welche den Halbleiterkörper nach außen hin begrenzen, können vorteilhaft der p-Typ
Halbleiterbereich und der n-Typ Halbleiterbereich vollständig entfernt werden, so dass in diesen Ausnehmungen
Halbleitermaterialien bis zum Träger des Halbleiterkörpers entfernt werden. Dies ist vorteilhaft in den Trenngräben der Fall. Das Entfernen des p-Typ Halbleiterbereichs und des n- Typ Halbleiterbereichs erfolgt vorteilhaft während oder unmittelbar nach dem Verfahrensschritt C) . Das Entfernen kann vorteilhaft mittels eines Ätzverfahrens erfolgen, wobei das erste Passivierungsmaterial als Hartmaske für den Ätzprozess dienen kann. Der Halbleiterkörper kann daher in den
Trenngräben vollständig durchtrennt werden und es kann vorteilhaft ein weiteres Material, beispielsweise ein
nichttransparentes Material, auf die Seitenflächen des
Halbleiterkörpers in den Trenngräben aufgebracht werden.
Durch das nichttransparentes Material kann vorteilhaft ein blaues Seitenleuchten des Halbleiterkörpers verringert oder verhindert werden. Gemäß zumindest einer Ausführungsform des Verfahrens wird ein zweites Anwachsmaterial flächig und ungerichtet zwischen den dritten Maskenstrukturen aufgebracht.
Das zweite Anwachsmaterial bedeckt danach vorteilhaft den Boden der Ausnehmungen zwischen den dritten Maskenstrukturen und erstreckt sich bis auf eine Oberseite des ersten
Anwachsmaterials, wobei die Oberseite innerhalb der
Ausnehmung überdeckt wird. Das zweite Anwachsmaterial überdeckt das erste Anwachsmaterial vorteilhaft in jenen Bereichen, in welchen durch den Schattenwurf der dritten Maskenstrukturen das erste Anwachsmaterial nicht entfernt wurde. Auf diese Weise erfolgt eine vollständige Überdeckung der Böden der Ausnehmungen zwischen den dritten
Maskenstrukturen durch das zweite Anwachsmaterial. Das
Aufbringen des zweiten Anwachsmaterials kann vorteilhaft ungerichtet erfolgen, da es Ziel ist, dass zweite
Anwachsmaterial vorteilhaft auf alle Oberflächen des
Halbleiterkörpers zwischen den dritten Maskenstrukturen aufzubringen. Eine Bedeckung der Innenseiten der Ausnehmungen in den dritten Maskenstrukturen erfolgt vorteilhaft nicht.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Kontaktstrukturen galvanisch auf dem zweiten Anwachsmaterial zwischen den dritten Maskenstrukturen
ausgeformt .
Die Kontaktstrukturen können beispielsweise Ni, Cu, Pd, Au, Sn, Pt, AI oder Ag umfassen.
In einem gleichzeitigen Herstellungsprozess der
Kontaktstrukturen werden diese vorerst in den Ausnehmungen bis zu unterschiedlichen Höhen ausgebildet, da die Böden der Ausnehmungen eine unterschiedliche Tiefe ausweisen können. Der Höhenunterschied der Böden der Ausnehmungen für die
Kontaktstrukturen beziehungsweise der Höhenunterschied der Kontaktstrukturen nachdem diese ausgebildet wurden ist vorteilhaft gering gegenüber der Höhe der Kontaktstrukturen und beträgt beispielsweise 10 ym, wobei die Höhe der
Kontaktstrukturen beispielsweise 100 ym beträgt.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Ablösen aller Maskenstrukturen mittels eines
Ätzverfahrens .
Es ist vorteilhaft möglich alle Ablöseprozesse des Verfahrens mit einem Ätzverfahren durchzuführen. Weiterhin ist auch ein Ablösen mittels Veraschen oder mittels einer Folie möglich, welche auf die Maskenstrukturen aufgebracht wird und
gemeinsam mit den Maskenstrukturen wieder abgezogen wird.
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Halbleiterkörper auf einem Aufwachssubstrat in einem
Waferverbund bereitgestellt.
Der Halbleiterkörper kann derart auf einem Aufwachssubstrat ausgebildet werden, vorteilhaft epitaktisch gewachsen werden. Die Verfahrensschritte A) bis H) können vorteilhaft alle auf Waferebene erfolgen und mehrere optoelektronische Bauteile gleichzeitig hergestellt werden und beispielsweise mittels Sägen oder Lasertrennung vereinzelt werden. Das Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauteilen zeichnet sich durch eine geringe Zahl von Lithographie- und Maskierungsschritten aus.
Gemäß zumindest einer Ausführungsform des Verfahrens wird das Aufwachssubstrat vom Halbleiterkörper abgelöst.
Nach dem Ablösen des Aufwachssubstrats dient vorteilhaft der gehärtete Verguss als tragendes Element.
Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Konvertermaterial auf eine den Kontaktstrukturen abgewandte Seite des Halbleiterkörpers aufgebracht.
Zur Beeinflussung der abstrahlenden Eigenschaften der
Bauteile, beziehungsweise des Halbleiterkörpers, kann
vorteilhaft ein Konvertermaterial aufgebracht werden. Es ist weiterhin möglich ein Streuelement oder andere optische
Elemente auf den Halbleiterkörper aufzubringen oder diesem nachfolgend anzuordnen. Es ist vorteilhaft auch möglich, nach einem Entfernen des Aufwachssubstrats eine
Strahlungsaustrittsseite des Halbleiterkörpers, vorteilhaft die den Kontaktstrukturen abgewandte Seite des
Halbleiterkörpers, aufzurauen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Schutzschicht auf den p-Typ Halbleiterbereich des
Halbleiterkörpers aufgebracht. Dadurch kann erzielt werden, dass Ablöseverfahren wie die Anwendung eines Plasmas verwendet werden können. Nach dem Ablösen der ersten Maskenstruktur kann der Halbleiterkörper beispielsweise mit einem Plasma nachbehandelt werden, um Reste der Maskenstrukturen zu entfernen. Die Schutzschicht muss vor dem Verfahrensschritt C) wieder abgelöst werden.
Gemäß zumindest einer Ausführungsform des Verfahrens umfassen das erste Passivierungsmaterial und/oder das zweite
Passivierungsmaterial und/oder das dritte
Passivierungsmaterial ein Dielektrikum.
Dielektrika wie etwa SiOx, beispielsweise Si02, SiNx, TiOx, oder AlxOy, beispielsweise AI2O3, eignen sich gut zum
ungerichteten Aufbringen auf den Halbleiterkörper sowie um als elektrischer Isolator oder als Schutzschicht gegen
Außeneinflüsse wie Feuchtigkeit zu dienen und als Hartmaske für weitere Lithographieprozesse zu dienen. Hierbei kann auf eine separate Maskenstruktur verzichtet werden und die Zahl der Lithographieprozesse während des Verfahren zur
Herstellung von optoelektronischen Bauteilen verringert werden .
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus dem im Folgenden in
Verbindung mit den Figuren beschriebenen Ausführungsbeispiel.
Die Figuren 1 bis 6a zeigen das optoelektronische Bauteil während dem Herstellungsprozess in einer schematischen
Seitenansicht.
Die Figur 7 zeigt das optoelektronische Bauteil in einer Draufsicht . Gleiche oder gleichwirkende Elemente sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die in den Figuren dargestellten Bestandteile sowie die
Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
Figur 1 zeigt das optoelektronische Bauteil 10 während dem Herstellungsprozess nach den Verfahrensschritten A) und B) . Auf einen Träger T ist ein Halbleiterkörper 1 umfassend einen p-Typ Halbleiterbereich la und einen n-Typ Halbleiterbereich lb angeordnet, wobei zwischen dem p-Typ Halbleiterbereich la und dem n-Typ Halbleiterbereich lb eine aktive Zone
angeordnet sein kann. In einem Verfahrensschritt B) werden vorteilhaft erste Maskenstrukturen 2 angeordnet,
beispielsweise aus einem Lackmaterial, wobei die ersten
Maskenstrukturen 2 an einer dem Halbleiterkörper 1
abgewandten Seite 2a breiter ausgeformt sind als an einer dem Halbleiterkörper 1 zugewandten Seite 2b. In einer Draufsicht senkrecht auf die Oberseite des Halbleiterkörpers 1 ergibt sich ein Schattenwurf durch die ersten Maskenstrukturen, so dass in einem gerichteten Abscheideverfahren Bereiche des Halbleiterkörpers 1, welche innerhalb des Schattenwurfes liegen nicht durch eine Metallisierung 3 bedeckt werden. Die Metallisierung 3 wird durch ein Abscheideverfahren auf der
Oberseite des Halbleiterkörpers angeordnet, folglich auf den Maskenstrukturen 3 und zwischen diesen, außer innerhalb des Schattenwurfes. Bei einem gerichteten Abscheideverfahren kann die Metallisierung 3 resultierend aus der Genauigkeit des Abscheideverfahrens auch teilweise in den Schattenwurf hineinreichen. Vorteilhaft kann die Metallisierung 3 um einen Bereich in den Schattenwurf hineinreichen, welche einmal der Dicke der aufgebrachten Metallisierung 3 bis fünfmal der Dicke des aufgebrachten Metallisierung 3 entspricht.
Alternativ kann die Metallisierung 3 um einen Bereich in den Schattenwurf hineinreichen, welcher 1/10 bis 1/3 der Höhe der Maskenstrukturen 2 entspricht.
Weiterhin ist es möglich, eine Schutzschicht 12 auf den p-Typ Halbleiterbereich la vor dem Anordnen der Maskenstrukturen 2 aufzubringen. Die Schutzschicht 12 kann vorteilhaft ein Oxid umfassen. Durch die Schutzschicht 12 kann vorteilhaft der Halbleiterkörper 1 nach dem Ablösen der ersten
Maskenstrukturen 2 mit einem weiteren Prozessschritt
nachbehandelt werden um sicherzustellen, dass alle Reste der Maskenstrukturen in den Öffnungen entfernt wurden. Zur
Nachbehandlung kann beispielsweise ein Plasmaverfahren angewandt werden. Alternativ ist es möglich, anstelle des weiteren Prozessschrittes zur Nachbehandlung die ersten
Maskenstrukturen nur mit einem Plasmaverfahren abzulösen.
Im Verfahrensschritt B) wird weiterhin ein erstes
Passivierungsmaterial 4a auf die Metallisierung 3 in einem ungerichteten Abscheideverfahren auf den Halbleiterkörper 1, insbesondere auf die Maskenstrukturen 2 und zwischen den Maskenstrukturen aufgebracht. Durch das ungerichtete
Verfahren werden auch die Bereiche des Halbleiterkörpers innerhalb des Schattenwurfes mit dem ersten
Passivierungsmaterial 4a bedeckt.
Die Figur 2a zeigt das optoelektronische Bauteil 10 in einer schematischen Seitenansicht nach dem Verfahrensschritt C) und nach einem Teilschritt des Verfahrensschrittes D) . Im
Verfahrensschritt C) werden die ersten Maskenstrukturen vom Halbleiterkörper 1 abgelöst. Im Bereich der abgelösten ersten Maskenstrukturen befindet sich vorteilhaft kein Passivierungsmaterial und keine Metallisierung auf dem
Halbleiterkörper 1. Gemäß der Figur 1 ist es allerdings möglich, dass sich eine Schutzschicht auf dem
Halbleiterkörper 1 befindet. In den übrigen Bereichen wirkt bei einem nachfolgenden Verfahren zum Abtragen des p-Typ Halbleiterbereichs la und teilweise des n-Typ
Halbleiterbereichs lb das erste Passivierungsmaterial 4a als Maske, welches bei dem Verfahren zum Abtragen, vorteilhaft einem Ätzprozess, nicht vollständig abgetragen wird. Bei der Anwendung einer Schutzschicht aus der Figur 1 muss vor dem Abtragen des p-Typ Halbleiterbereichs la und des n-Typ
Halbleiterbereichs lb die Schutzschicht vorteilhaft
vollständig entfernt werden. Die Schutzschicht wird
vorteilhaft mit einem der angewandten Ablöseverfahren im gleichen Prozessschritt mitentfernt, vorteilhaft geätzt.
Auf diese Weise werden vorteilhaft Ausnehmungen A, A2, A3 bis in den n-Typ Halbleiterbereich lb in den Halbleiterkörper 1 eingebracht. Durch die Verwendung des ersten
Passivierungsmaterials 4a als Maske kann vorteilhaft auf einen weiteren Maskierungsschritt verzichtet werden.
In einem ersten Teilschritt des Verfahrensschrittes D) wird ein zweites Passivierungsmaterial 4b flächig und ungerichtet über die gesamte Oberseite des Halbleiterkörpers aufgebracht. Das zweite Passivierungsmaterial 4b bedeckt nach dem
Aufbringen die Seitenflächen AI und den Boden der
Ausnehmungen A, A2, A3 sowie das erste Passivierungsmaterial 4a. Bei dem ersten Passivierungsmaterial 4a sowie bei dem zweiten Passivierungsmaterial 4b kann es sich vorteilhaft um Dielektrika handeln. Das zweite Passivierungsmaterial 4b bedeckt die Oberseite und die Ausnehmungen des
Halbleiterkörpers vorteilhaft vollständig. Eine Ausnehmung ersten Typs A2 wird innerhalb des Halbleiterkörpers 1 angeordnet und eine Ausnehmung eines zweiten Typs A3 grenzt vorteilhaft das Bauteil 10 nach außen ab .
Die Figur 2b zeigt das optoelektronische Bauteil 10 in einer schematischen Seitenansicht wie in der Figur 2a, wobei sich das optoelektronische Bauteil 10 der Figur 2b darin
unterscheidet, dass in den Ausnehmungen des zweiten Typs A3, welche das Bauteil 10 nach außen hin begrenzen, der p-Typ Halbleiterbereich la und der n-Typ Halbleiterbereich lb vollständig entfernt werden. Nachdem der p-Typ
Halbleiterbereich la und der n-Typ Halbleiterbereich lb vollständig entfernt wurden, ist in den Ausnehmungen des zweiten Typs A3 der Träger T, vorteilhaft das
Aufwachssubstrat des Halbleiterkörpers 1, freigelegt.
Weiterhin ist es möglich, dass sich unterhalb des n-Typ
Halbleiterbereichs lb und/oder unterhalb des p-Typ
Halbleiterbereichs la eine Pufferschicht befindet, welche nicht vollständig entfernt wird. In der Ausnehmung des ersten Typs A2 verbleibt ein Rest des n-Typ Halbleiterbereichs lb mit einer Restdicke des n-Typ Halbleiterbereichs lb und der Träger T wird nicht freigelegt. Durch das Freilegen des Trägers T in den nach außen anliegenden Ausnehmungen des zweiten Typs A3 wird der Halbleiterkörper 1 in den
Trenngräben vollständig durchtrennt. Es kann vorteilhaft ein weiteres Material, beispielsweise ein nichttransparentes Material auf die Seitenflächen des Halbleiterkörpers 1 in den Trenngräben aufgebracht werden. Durch das nichttransparente Material kann vorteilhaft ein blaues Seitenleuchten des Halbleiterkörpers 1 verringert oder verhindert werden. Zur Vereinfachung der Herstellung können vorteilhaft die Ausnehmungen des ersten Typs A2 sowie des zweiten Typs A3 mit dem gleichen Verfahren in den Halbleiterkörper eingebracht werden .
Die Figur 3 zeigt das optoelektronische Bauteil 10 aus der Figur 2a oder der Figur 2b, wobei in einem zweiten
Teilschritt des Verfahrensschrittes D) das zweite
Passivierungsmaterial 4b vom Boden der Ausnehmungen A, A2, A3 sowie und von der Oberseite des Halbleiterkörpers 1 entfernt wird. Resultierend verbleibt danach das zweite
Passivierungsmaterial 4b vorteilhaft nur an den Seitenflächen AI der Ausnehmungen des ersten und des zweiten Typs A2, A3. Die Figur 3 zeigt den Bereich B des Halbleiterkörpers 1, auf welchem eine zweite Maskenstruktur 22 angeordnet und abgelöst wurde, wobei die zweite Maskenstruktur 22 an einer dem
Halbleiterkörper 1 abgewandten Seite 22a breiter ausgeformt ist als an einer dem Halbleiterkörper 1 zugewandten Seite 22b (in der Figur 3 sind nur die Breiten der zweiten
Maskenstruktur gezeigt) . In dem Verfahrensschritt E) erfolgt ein gerichtetes Aufbringen eines n-Kontaktmaterials 5 in den Ausnehmungen des ersten und des zweiten Typs A2, A3 und auf dem ersten Passivierungsmaterial 4a, welches auch die
Seitenflächen AI der Ausnehmungen abdeckt. Nachfolgend erfolgt ein flächiges ungerichtetes Aufbringen eines dritten Passivierungsmaterials 4c auf das n-Kontaktmaterial 5. Durch einen Schattenwurf der zweiten Maskenstruktur 22 verbleibt nach dem gerichteten Aufbringen eines n-Kontaktmaterials 5 ein Bereich der Breite 22a, in welcher kein n-Kontaktmaterial 5 angeordnet ist. Nach einem ungerichteten Aufbringen des dritten Passivierungsmaterials 4c bedeckt dieses flächig die Oberseite des Halbleiterkörpers 1 in den Ausnehmungen des ersten und des zweiten Typs A2 und A3, sowie auf dem
Halbleiterkörper 1, wobei durch die zweite Maskenstruktur ein Bereich der Breite 22b innerhalb des Bereichs B frei von dem dritten Passivierungsmaterial 4c bleibt. Die Breite 22b ist hierbei geringer als die Breite 22a. Die Figur 3 zeigt das Bauteil 10 nachdem die zweite Maskenstruktur 22 wieder abgelöst wurde (Verfahrensschritt F) ) .
Die Figur 4 zeigt das optoelektronische Bauteil 10 aus der Figur 3 nach einem weiteren Verfahrensschritt Fl) .
Ein erstes Anwachsmaterial 6a wird auf die Oberseite des Halbleiterkörpers 1 flächig aufgebracht, so dass das erste Anwachsmaterial 6a das dritte Passivierungsmaterial 4c bedeckt, und im Bereich Bl innerhalb des Bereichs B, welcher frei ist von dritten Passivierungsmaterial 4c, das erste Anwachsmaterial 6a das erste Passivierungsmaterial 4a
bedeckt . In einem Verfahrensschritt F2) werden dritte Maskenstrukturen 222 auf dem Halbleiterkörper 1 angeordnet, so dass im Bereich B des Halbleiterkörpers 1, in welchem die zweite
Maskenstruktur auf dem Halbleiterkörper angeordnet war, keine Abdeckung des ersten Anwachsmaterials 6a durch die dritten Maskenstrukturen 222 erfolgt. Des Weiteren wird auch ein Teil des Halbleiterkörpers 1 außerhalb des Bereichs B nicht durch die dritten Maskenstrukturen 222 abgedeckt. Die dritten
Maskenstrukturen 222 weisen an einer dem Halbleiterkörper 1 abgewandten Seite 222a eine größere Breite auf als an einer dem Halbleiterkörper 1 zugewandten Seite 222b.
In einem weiteren Schritt wird in einem gerichteten Verfahren das erste Anwachsmaterial 6a innerhalb der Ausnehmungen der dritten Maskenstrukturen entfernt, vorteilhaft geätzt, so dass durch einen Schattenwurf aus einer auf den
Halbleiterkörper 1 senkrechten Richtung ein Rest des ersten Anwachsmaterials 6a um die dritten Maskenstrukturen herum verbleibt. Alternativ ist es auch möglich, dass das erste Anwachsmaterial 6a innerhalb der Ausnehmungen der dritten Maskenstrukturen vollständig in einem ungerichteten Verfahren entfernt wird. Dies erfolgt beispielsweise durch Veraschen. Die Figur 5 zeigt das optoelektronische Bauteil 10 aus der
Figur 4 nach weiteren Verfahrensschritten. Nachdem das erste Anwachsmaterial 6a zwischen den dritten Maskenstrukturen 222 durch ein gerichtetes Abtrageverfahren entfernt wurde, wird ein einem weiteren Schritt zwischen den dritten
Maskenstrukturen 222 im Bereich B das erste
Passivierungsmaterial 4a und zwischen den dritten
Maskenstrukturen 222 im übrigen Bereich des Halbleiterkörpers das dritte Passivierungsmaterial 4c abgetragen. Dabei werden vorteilhaft im Bereich B die Metallisierung 3 und in den restlichen Ausnehmungen der dritten Maskenstrukturen 222 das n-Kontaktmaterial 5 freigelegt. Die Passivierungsmaterialien 4a und 4c werden gemäß dem Schattenwurf der dritten
Maskenstrukturen 222 abgetragen und weisen nach dem Abtragen innerhalb der Ausnehmungen zwischen den dritten
Maskenstrukturen 222 eine senkrechte Seitenflanke auf, die bündig mit einer senkrechten Seitenflanke des ersten
Anwachsmaterials 6a abschließt.
Mittels der dritten Maskenstrukturen 222 wird nachfolgend und vor dem Verfahrensschritt G) ein zweites Anwachsmaterial 6b in den Ausnehmungen der dritten Maskenstrukturen 222 in einem ungerichteten Verfahren aufgebracht. Das zweite
Anwachsmaterial 6b bedeckt danach vorteilhaft den Boden der Ausnehmungen zwischen den dritten Maskenstrukturen 222 und erstreckt sich bis auf eine Oberseite des ersten
Anwachsmaterials 6a, welche aus dem Schattenwurf für das Aufbringen des ersten Anwachsmaterials 6a resultiert. Auf diese Weise erfolgt eine vollständige Überdeckung der Böden der Ausnehmungen zwischen den dritten Maskenstrukturen durch das zweite Anwachsmaterial 6b. Durch das ungerichtete und flächige Aufbringen befindet sich das zweite Anwachsmaterial 6b auch auf der Oberseite der dritten Maskenstrukturen 222.
In einem Verfahrensschritt G) werden Kontaktstrukturen 7 auf dem zweiten Anwachsmaterial 6b zwischen den dritten
Maskenstrukturen 222, vorteilhaft galvanisch, ausgeformt. Die Anwachsmaterialien 6a und 6b sind vorteilhaft elektrisch leitend. In einem gleichzeitigen Herstellungsprozess der
Kontaktstrukturen 7 werden diese vorerst in den Ausnehmungen zwischen den dritten Maskenstrukturen 222 ausgebildet, wobei die Ausnehmungen unterschiedliche Tiefen ausweisen können. Die Figur 6 zeigt das optoelektronische Bauteil 10 aus der Figur 5 nach den Verfahrensschritten Gl) und H) in einem fertiggestellten Zustand. In einem Verfahrensschritt Gl) werden die dritten Maskenstrukturen 222 und das erste
Anwachsmaterial 6a vom Halbleiterkörper 1 entfernt. Die dritten Maskenstrukturen können vorteilhaft mit einem Lift- Off Verfahren abgelöst werden und das erste Anwachsmaterial 6a kann beispielsweise durch ein Ätzverfahren entfernt werden. Lediglich jener Bereich des ersten Anwachsmaterials 6a verbleibt, welcher vom zweiten Anwachsmaterial 6b und von den Kontaktstrukturen 7 abgedeckt wird. Hierbei handelt es sich vorteilhaft um selektive Ablöseverfahren, da die
Kontaktstrukturen nicht abgelöst werden. Weiterhin ist auch ein Ablösen mittels Veraschen oder mittels einer Folie möglich, welche auf die Maskenstrukturen 222 aufgebracht wird und gemeinsam mit den Maskenstrukturen wieder abgezogen wird.
Im nachfolgenden Verfahrensschritt H) werden die
Kontaktstrukturen 7 mit einem Verguss 8 umgössen und die Oberseite des Halbleiterkörpers 1 abgedeckt.
Weiterhin wird vorteilhaft der Träger, welcher als
Aufwachssubstrat für den Halbleiterkörper dient nach dem Umgießen mit dem Verguss 8 vom Bauteil 10 abgelöst.
Nach dem Ablösen des Aufwachssubstrats dient vorteilhaft der gehärtete Verguss 8 als tragendes Element. In einem weiteren Schritt wird der Verguss von einer dem Halbleiterkörper 1 abgewandten Seite aus abgetragen,
beispielsweise abgeschliffen, bis die Kontaktstrukturen 7 an einer dem Halbleiterkörper 1 abgewandten Seite auf gleicher Höhe vom Verguss 8 freigelegt werden. In weiterer Folge wird eine Kontaktmetallisierung 9 auf die freiliegenden Seiten der Kontaktstrukturen 7 und teilweise auf den Verguss 8
überstehend aufgebracht. Alternativ ist es auch möglich, dass die Kontaktstrukturen 7 mit einem Verguss 8 so umgössen werden, dass die dem Halbleiterkörper 1 abgewandten Seiten der Kontaktstrukturen 7 nicht vom Verguss 8 bedeckt werden. Die Kontaktstrukturen 7 können vorteilhaft mit dem Verguss 8 umgössen werden, so dass diese nur lateral vom Verguss 8 umgeben werden und der Verguss nur bis zu Höhe der am
niedrigsten angebrachten Kontaktstruktur 7 reicht. Die über den Verguss 8 hinausreichenden Kontaktstrukturen 7 können auf die Höhe des Vergusses abgeschliffen werden. Anstelle des Abschleifens kann der Höhenunterschied jedoch auch mit einem Lotmaterial auf den Kontaktstrukturen 7 ausgeglichen werden. Die Kontaktstrukturen 7 bilden p-und n-Kontakte des Bauteils 10. Die Form der Kontaktmetallisierung 9 kann sich je
nachdem, ob sie dem n-Kontakt oder dem p-Kontakt zugehört unterscheiden. Auf der dem Verguss 8 abgewandten Seite des Halbleiterkörpers 1 ist nach dem Ablösen des Trägers ein Konvertermaterial 11 auf den Halbleiterkörper 1 angeordnet.
Das Bauteil 10 emittiert vorteilhaft Licht von einer Seite des Halbleiterkörpers, die den Kontaktstrukturen 7 abgewandt ist .
In einer Ausführung kann an den Ausnehmungen des zweiten Typs A3, welche das Bauteil 10 nach außen hin begrenzen, der
Halbleiterkörper bis zum Träger entfernt werden (Figur 2b) . An den Ausnehmungen des zweiten Typs A3 reicht das n- Kontaktmaterial 5 nicht bis zum Träger. In diesem Fall werden die Außenseiten des Halbleiterkörpers 1 zum Träger hin vom zweiten Passivierungsmaterial 4b umgeben, wobei lateral um das zweite Passivierungsmaterial 4b herum am Rand des
Bauteils der Verguss 8 mit dem dritten Passivierungsmaterial 4c bis zum Träger reicht. Dies ist in der Figur 6a gezeigt. In der Figur 6a ist der Träger entfernt und das dritte
Passivierungsmaterial 4c und der Halbleiterkörper stehen in direktem Kontakt mit dem Konvertermaterial 11, welches das
Bauteil 10 in Abstrahlrichtung abschließt. Hierbei erstreckt sich das Konvertermaterial 11 über den Halbleiterkörper 1 seitlich hinaus. Die Figur 7 zeigt eine Draufsicht auf den Halbleiterkörper 1. Eine Mehrzahl von Ausnehmungen des ersten Typs A2 ist in dem Halbleiterkörper 1 als kreisrunde Ausnehmungen eingebracht. Ausnehmungen des zweiten Typs A3 begrenzen den Halbleiterkörper 1 zur Seite hin. Es ist auch eine Anordnung von Ausnehmungen zweiten Typs zu allen lateralen Seiten hin möglich. Kontaktmetallisierungen 9 bedecken die
Kontaktstrukturen jeweils als p- oder n-Kontakt, wobei eine Kontaktmetallisierungen 9 eine Mehrzahl von Kontaktstrukturen überdecken kann.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 Halbleiterkörper
la p-Typ Halbleiterbereich
lb n-Typ Halbleiterbereich
2 Maskenstruktur
3 Metallisierung
4a erstes Passivierungsmaterial
4b zweites Passivierungsmaterial
4c drittes Passivierungsmaterial
5 n-Kontaktmaterial
6a erstes Anwachsmaterial
6b zweites Anwachsmaterial
7 Kontaktstruktur
8 Verguss
9 Kontaktmetallisierung
10 optoelektronisches Bauteil
11 Konvertermaterial
12 Schutzschicht
22 zweite Maskenstruktur
22a Seite der zweiten Maskenstruktur
22b Seite der zweiten Maskenstruktur
222 dritte Maskenstruktur
222a Seite der dritten Maskenstruktur
222b Seite der dritten Maskenstruktur
A Ausnehmung
AI Seitenfläche der Ausnehmung
A2 Ausnehmung
A3 Ausnehmung
B Bereich des Halbleiterkörpers
T Träger

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Bauteils (10) umfassend die Schritte
A) Bereitstellen eines Halbleiterkörpers (1) umfassend einen p-Typ Halbleiterbereich (la) und einen n-Typ Halbleiterbereich (lb),
B) gerichtetes Abscheiden einer Metallisierung (3) auf den p-Typ Halbleiterbereich (la) mit ersten
Maskenstrukturen (2), wobei die ersten Maskenstrukturen
(2) an einer dem Halbleiterkörper (1) abgewandten Seite (2a) breiter ausgeformt sind als an einer dem
Halbleiterkörper (1) zugewandten Seite (2b), und nachfolgend ungerichtetes Abscheiden eines ersten
Passivierungsmaterials (4a) auf die Metallisierung (3) ,
C) Ablösen der ersten Maskenstrukturen (2) und
Einbringen von Ausnehmungen (A) in den Halbleiterkörper (1), so dass die Ausnehmungen (A) bis in den n-Typ Halbleiterbereich (lb) reichen,
D) Aufbringen eines zweiten Passivierungsmaterials (4b) auf Seitenflächen (AI) der Ausnehmungen (A) , so dass das zweite Passivierungsmaterial (4b) auch eine
Seitenfläche (41a) des ersten Passivierungsmaterials (4a) bedeckt,
E) flächiges gerichtetes Aufbringen eines n-
Kontaktmaterials (5) in den Ausnehmungen (A) und auf das erste Passivierungsmaterial (4a) mit einer zweiten Maskenstruktur (22) auf dem ersten
Passivierungsmaterial (4a) , welche an einer dem
Halbleiterkörper (1) abgewandten Seite (22a) breiter ausgeformt ist als an einer dem Halbleiterkörper (1) zugewandten Seite (22b) , und nachfolgend flächiges ungerichtetes Aufbringen eines dritten Passivierungsmaterials (4c) auf das n-Kontaktmaterial (5) ,
F) Ablösen der zweiten Maskenstruktur (22),
G) Aufbringen von Kontaktstrukturen (7) auf den
Halbleiterkörper (1) und elektrisches Verbinden der
Kontaktstrukturen (7) mit dem n-Kontaktmaterial (5) und der Metallisierung (3), wobei jede Kontaktstruktur (7) nur mit dem n-Kontaktmaterial (5) oder der
Metallisierung (3) verbunden wird,
H) Umgießen der Kontaktstrukturen (7) und Abdecken des
Halbleiterkörpers (1) mit einem Verguss (8) .
2. Verfahren nach dem vorhergehenden Anspruch,
bei dem nach dem Verfahrensschritt F) und vor dem
Verfahrensschritt G) weitere Verfahrensschritte Fl) und
F2) erfolgen und nach dem Verfahrensschritt G) und vor dem Verfahrensschritt H) ein weiterer Verfahrensschritt Gl) erfolgt, wobei die Verfahrensschritt aufweisen: Fl) flächiges Aufbringen eines ersten Anwachsmaterials (6a) auf das erste Passivierungsmaterial (4a) und auf das dritte Passivierungsmaterial (4c) ,
F2) gerichtetes Abtragen des ersten Anwachsmaterials (6a) mit dritten Maskenstrukturen (222) und nachfolgend ein Abtragen des dritten Passivierungsmaterials (4c) und des ersten Passivierungsmaterials (4a) in einem
Bereich (B) , wobei die dritten Maskenstrukturen (222) an einer dem Halbleiterkörper (1) abgewandten Seite (222a) breiter ausgeformt sind als an einer dem
Halbleiterkörper (1) zugewandten Seite (222b), wobei in dem Bereich (B) , an welchem das erste
Passivierungsmaterial (4a) nicht durch das dritte
Passivierungsmaterial (4c) abgedeckt wird auch das erste Anwachsmaterial (6a) nicht durch die dritten Maskenstrukturen (222) abgedeckt wird, und
Gl) Ablösen der dritten Maskenstrukturen (222) und des ersten Anwachsmaterials (6a).
3. Verfahren nach dem vorhergehenden Anspruch,
bei dem im Verfahrensschritt G) die Kontaktstrukturen (7) zwischen den dritten Maskenstrukturen (222) aufgebracht werden.
4. Verfahren nach einem der vorhergehenden Ansprüche 2 oder 3,
bei dem nach dem Verfahrensschritt F2) und vor dem Verfahrensschritt G) ein zweites Anwachsmaterial (6b) flächig und ungerichtet zwischen den dritten
Maskenstrukturen (222) aufgebracht wird.
5. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Kontaktstrukturen (7) galvanisch auf dem zweiten Anwachsmaterial (6b) zwischen den dritten Maskenstrukturen (222) ausgeformt werden.
6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Verguss (8) auf die Kontaktstrukturen (7) und den Halbleiterkörper (1) aufgebracht wird, nachträglich die Kontaktstrukturen (7) an einer dem Halbleiterkörper (1) abgewandten Seite freigelegt werden und jeweils eine Kontaktmetallisierung (9) auf den freigelegten Seiten der Kontaktstrukturen (7) aufgebracht wird.
7. Verfahren nach dem vorhergehenden Anspruch,
bei dem sich die Kontaktmetallisierungen (9) in ihrer Form voneinander unterscheiden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Ausnehmungen (A) einen ersten Typ (A2) und einen zweiten Typ (A3) umfassen, wobei der zweite Typ (A3) als ein Trenngraben ausgebildet ist.
Verfahren nach dem vorhergehenden Anspruch,
bei dem der p-Typ Halbleiterbereich (la) und der n-Typ Halbleiterbereich (lb) im zweiten Typ (A3) der
Ausnehmungen vollständig entfernt werden.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Halbleiterkörper (1) auf einem
Aufwachssubstrat in einem Waferverbund bereitgestellt wird .
Verfahren nach dem vorhergehenden Anspruch,
bei dem das Aufwachssubstrat nach dem Verfahrensschritt
H) vom Halbleiterkörper (1) abgelöst wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem ein Konvertermaterial (11) auf eine den
Kontaktstrukturen (7) abgewandte Seite des
Halbleiterkörpers (1) aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Schutzschicht (12) vor dem
Verfahrensschritt B) auf dem p-Typ Halbleiterbereich (la) des Halbleiterkörpers (1) aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, bei dem das erste Passivierungsmaterial (4a) und/oder das zweite Passivierungsmaterial (4b) und/oder das dritte Passivierungsmaterial (4c) ein Dielektrikum umfassen .
PCT/EP2016/070525 2015-09-01 2016-08-31 Verfahren zur herstellung eines optoelektronischen bauteils WO2017037121A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/756,935 US10263155B2 (en) 2015-09-01 2016-08-31 Method for producing an optoelectronic component
JP2018504866A JP6577659B2 (ja) 2015-09-01 2016-08-31 オプトエレクトロニクス部品の製造方法
CN201680047739.5A CN107924963B (zh) 2015-09-01 2016-08-31 用于制造光电子组件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015114590.1A DE102015114590B4 (de) 2015-09-01 2015-09-01 Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102015114590.1 2015-09-01

Publications (1)

Publication Number Publication Date
WO2017037121A1 true WO2017037121A1 (de) 2017-03-09

Family

ID=56851604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/070525 WO2017037121A1 (de) 2015-09-01 2016-08-31 Verfahren zur herstellung eines optoelektronischen bauteils

Country Status (5)

Country Link
US (1) US10263155B2 (de)
JP (1) JP6577659B2 (de)
CN (1) CN107924963B (de)
DE (1) DE102015114590B4 (de)
WO (1) WO2017037121A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204315A1 (en) * 2010-06-07 2016-07-14 Koninklijke Philips N.V. Passivation for a semiconductor light emitting device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
DE102017110076A1 (de) 2017-05-10 2018-11-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements und strahlungsemittierendes Halbleiterbauelement
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
JP7177360B2 (ja) 2020-07-22 2022-11-24 日亜化学工業株式会社 発光素子及び発光装置
CN113707764A (zh) * 2021-08-27 2021-11-26 福建金石能源有限公司 一种采用倒金字塔绒面的太阳能电池的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5811512B2 (ja) * 1979-07-25 1983-03-03 超エル・エス・アイ技術研究組合 パタ−ン形成方法
JPH10321913A (ja) 1997-05-19 1998-12-04 Sharp Corp 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
JP3818188B2 (ja) * 2002-03-22 2006-09-06 Ｔｄｋ株式会社 マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
US7229874B2 (en) * 2003-08-08 2007-06-12 Hrl Laboratories, Llc Method and apparatus for allowing formation of self-aligned base contacts
JP2007207981A (ja) * 2006-02-01 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP4367531B2 (ja) 2007-06-06 2009-11-18 ソニー株式会社 発光素子における電極構造の形成方法、及び、積層構造体の形成方法
JP5515431B2 (ja) 2008-06-16 2014-06-11 豊田合成株式会社 半導体発光素子、その電極並びに製造方法及びランプ
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012142401A (ja) 2010-12-28 2012-07-26 Showa Denko Kk 半導体チップの製造方法および半導体ウエハの分割方法
JP5657591B2 (ja) 2011-03-23 2015-01-21 株式会社東芝 半導体発光装置およびその製造方法
JP5782823B2 (ja) 2011-04-27 2015-09-24 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP2013055164A (ja) 2011-09-01 2013-03-21 Sharp Corp 半導体素子の修復方法
DE202012013620U1 (de) * 2011-09-16 2018-08-06 Seoul Viosys Co., Ltd. Leuchtdiode
JP6307907B2 (ja) 2013-02-12 2018-04-11 日亜化学工業株式会社 発光素子の製造方法
JP6252123B2 (ja) 2013-11-14 2017-12-27 日亜化学工業株式会社 発光素子の製造方法
KR102309670B1 (ko) * 2014-12-24 2021-10-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자, 발광소자 패키지 및 조명시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
WO2014174400A1 (en) * 2013-04-23 2014-10-30 Koninklijke Philips N.V. Side interconnect for light emitting device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160204315A1 (en) * 2010-06-07 2016-07-14 Koninklijke Philips N.V. Passivation for a semiconductor light emitting device
US10134965B2 (en) * 2010-06-07 2018-11-20 Lumileds Llc Passivation for a semiconductor light emitting device
US10134964B2 (en) 2010-06-07 2018-11-20 Lumileds Llc Passivation for a semiconductor light emitting device
US10873013B2 (en) 2010-06-07 2020-12-22 Lumileds Llc Passivation for a semiconductor light emitting device
US11658273B2 (en) 2010-06-07 2023-05-23 Lumileds Llc Passivation for a semiconductor light emitting device

Also Published As

Publication number Publication date
JP2018525822A (ja) 2018-09-06
US10263155B2 (en) 2019-04-16
JP6577659B2 (ja) 2019-09-18
CN107924963B (zh) 2019-09-20
US20180254383A1 (en) 2018-09-06
CN107924963A (zh) 2018-04-17
DE102015114590B4 (de) 2020-01-02
DE102015114590A1 (de) 2017-03-02

Similar Documents

Publication Publication Date Title
WO2017037121A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils
WO2017081085A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102012107921A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2017121701A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
EP3327796B1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2018234154A1 (de) Optoelektronisches halbleiterbauelement
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
WO2019219375A1 (de) Konversionselement, optoelektronisches bauteil, verfahren zur herstellung einer vielzahl von konversionselementen, verfahren zur herstellung einer vielzahl von optoelektronischen bauteilen und verfahren zur herstellung eines optoelektronischen bauteils
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
WO2021023577A1 (de) Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2015177131A1 (de) Verfahren zur lateralen strukturierung einer strukturschicht mit dreidimensionalen strukturelementen und halbleiterbauelement
DE102013112683A1 (de) Verfahren zum ausbilden einer halbleiterstruktur und halbleiterstruktur
WO2016071097A1 (de) Verfahren zum aufbringen eines materials auf einer oberfläche
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102015102458B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
WO2018041641A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102021121026A1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterlaserchips und Halbleiterlaserchip

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16758190

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018504866

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15756935

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16758190

Country of ref document: EP

Kind code of ref document: A1