WO2015121062A1 - Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil Download PDF

Info

Publication number
WO2015121062A1
WO2015121062A1 PCT/EP2015/051608 EP2015051608W WO2015121062A1 WO 2015121062 A1 WO2015121062 A1 WO 2015121062A1 EP 2015051608 W EP2015051608 W EP 2015051608W WO 2015121062 A1 WO2015121062 A1 WO 2015121062A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor layer
type semiconductor
contacting
type
Prior art date
Application number
PCT/EP2015/051608
Other languages
English (en)
French (fr)
Inventor
Isabel OTTO
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/118,886 priority Critical patent/US9685591B2/en
Priority to DE112015000814.4T priority patent/DE112015000814A5/de
Priority to JP2016551750A priority patent/JP6345261B2/ja
Priority to CN201580008703.1A priority patent/CN105993075B/zh
Priority to KR1020167023748A priority patent/KR102305162B1/ko
Publication of WO2015121062A1 publication Critical patent/WO2015121062A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L31/03044—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds comprising a nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1856—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising nitride compounds, e.g. GaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0016—Devices characterised by their operation having p-n or hi-lo junctions having at least two p-n junctions

Definitions

  • Display device and a method for producing a display device are provided.
  • An object to be solved is to provide a method for
  • the optoelectronic semiconductor device may be any optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optically optical semiconductor device.
  • Semiconductor device for example, a light-emitting diode chip act.
  • Semiconductor component may be provided at least as part of a display device and / or at least as part of a light source. Furthermore, it may be in the optoelectronic
  • a semiconductor layer sequence is initially provided.
  • the semiconductor layer sequence has a main extension plane in which it extends in lateral directions.
  • the semiconductor layer sequence has a thickness.
  • the thickness of the semiconductor layer sequence is small compared to the maximum extent of the semiconductor layer sequence in a lateral direction.
  • the semiconductor layer sequence can
  • the semiconductor layer sequence comprises an n-conducting one
  • the bottom surface of the n-type semiconductor layer is formed by a main plane of the semiconductor layer sequence.
  • the bottom surface of the n-type semiconductor layer may be the
  • Semiconductor layer may be, for example, a
  • the n-type semiconductor layer comprises or is based, for example, on GaN and / or is preferably n-doped.
  • the semiconductor layer sequence comprises an active zone arranged on a cover surface of the n-conducting semiconductor layer facing away from the bottom surface. The active zone is to
  • the active zone emits visible light.
  • the active zone includes or is based on GaN.
  • the active zone may further include other materials such as indium, aluminum and / or phosphorus, which may be of the type described by US Pat Semiconductor layer sequence emitted and / or detected light in wavelength influences.
  • the semiconductor layer sequence comprises an active zone side facing away from one of the n-type semiconductor layer
  • the p-type semiconductor layer comprises or is based, for example, on GaN and / or is preferably p-doped.
  • the device is turned away on one of the n-type semiconductor layer
  • Top surface of the p-type semiconductor layer has a first
  • the first layer sequence comprises a p-contacting layer and a first
  • Insulation layer Insulation layer.
  • the first layer sequence is in one
  • Subdivided plurality of regions which are arranged laterally spaced apart on one of the n-type semiconductor layer facing away from the top surface of the p-type semiconductor layer.
  • the p-type contact layer is preferably in direct contact with the p-type semiconductor layer.
  • the p-type contacting layer may be provided as a contact layer for the p-type semiconductor layer.
  • the p-type contacting layer contains, for example, Ag and / or Rh.
  • Rh has the advantage that Rh can be more structurally stable than, for example, Ag under an etching process.
  • the p-contacting layer is reflective and has a high conductivity. "Reflecting" can here and in the
  • the p-type contacting layer for the radiation emitted or absorbed in the active zone has a reflectivity of at least 90%, preferably at least 95%.
  • the electromagnetic radiation emitted by the active zone becomes
  • n-type semiconductor layer preferably emitted or reflected in the direction of the n-type semiconductor layer.
  • the first insulating layer is on the p-type
  • a further contact layer which contains, for example, ZnO and / or Ti, to be arranged directly on the p-contacting layer, and for the first insulation layer to be in direct contact with this layer.
  • Such a contact layer can protect the p-contacting layer in later process steps, for example, from direct contact with other metals.
  • the first insulating layer comprises, for example, SiO 2, SiN or another electrically insulating component.
  • a second insulation layer is applied, which is transverse to the
  • Main extension plane extends and covered all side edges of the areas of the first layer sequence at least in places.
  • side flanks of the first layer sequence is to be understood here and below as meaning the outer surfaces of the first layer sequence running transversely to the main extension plane.
  • the second insulation layer can at least in places directly to the first insulation layer, the p Contacting layer and the p-type semiconductor layer adjacent.
  • the second insulation layer is electrically insulating.
  • the second insulating layer may contain, for example, SiO 2, SiN, Al 2 O 3 or another electrically insulating material.
  • the first and second insulating layers completely cover the p-type contacting layer. In other words, in the places where the p-contacting layer is not from the first
  • Insulating layer is covered or is in direct contact with the first insulating layer, the p-contacting layer is at least from the second
  • Insulating layer covers or is the p-contacting layer with the second insulating layer in direct contact and vice versa. This means that the p-contacting layer after applying the second
  • Isolation layer would not be freely accessible from the outside, if no further process steps would follow.
  • the second insulating layer can then serve to encapsulate the p-type contacting layer and / or the p-type contacting layer in successive
  • the p-type semiconductor layer and the active region become
  • Areas then form pixels that are electrically separated from each other.
  • an n-contacting layer and a metallization layer are applied. The n-contacting layer and the
  • Metallization be spatially separated from each other, that is, it is possible that the n-contacting layer and the metallization layer are not in direct contact. Between the n-contacting layer and the metallization layer are not in direct contact.
  • Metallization layer can be arranged, for example, an insulating material, such as air.
  • the application of the n-contacting layer and / or the metallization layer takes place by means of directed deposition of the material of the n-type contact layer.
  • the side flanks of the first layer sequence or the second insulation layer may remain free of the material of the n-contacting layer and / or of the metallization layer. It is also possible that parts of the side flanks are coated with traces of the material of the n-contacting layer and / or the metallization layer. These traces of material on the Side edges of the regions of the first layer sequence have substantially less material than the parts of the n-contacting layer and / or the metallization layer which are parallel to the main plane of extension
  • the tracks of the material preferably do not form any
  • Contiguous area and much of the side edges is free of traces of material.
  • 80%, preferably 90%, of the sidewalls may be free of the traces of the material.
  • the n-contacting layer and the metallization layer are preferably formed from the same material and are preferably applied in the same method step.
  • Metallization layer formed reflective.
  • the n-type contacting layer and the metallization layer contain silver, rhodium and / or another electrically conductive material.
  • the metallization layer and the first insulation layer are partially removed.
  • the p-contacting layer is freely accessible or exposed.
  • the removal can be done, for example, with an etching process.
  • a first mask is used for the etching process, preferably by means of
  • Photolithography is applied to the first insulating layer and can be removed after the etching process.
  • a lift-off method instead of and / or in addition to an etching method.
  • first of all a mask layer can be applied to the p-conducting semiconductor layer, which is removed at least in places.
  • the p-type contacting layer and the first insulating layer may then be in the regions on the p-type
  • Mask layer was not removed. Subsequently, the mask layer can be completely removed.
  • the method comprises the following steps:
  • a p-type semiconductor layer disposed on one of the n-type semiconductor layer side facing away from the active zone.
  • a first layer sequence comprising a p-type contacting layer and a first insulating layer, wherein the first layer sequence is subdivided into a plurality of regions, which are laterally spaced apart on a cover surface of the p-type semiconductor layer facing away from the n-type semiconductor layer,
  • the first insulation layer and the second insulation layer serve as a mask for the partial removal of the p-type
  • the partial removal of the p-type semiconductor layer may be a self-removed removal. It can thus be dispensed with the application of a mask.
  • the removal of the p-type semiconductor layer and the active zone takes place by means of an etching method.
  • an etching method This can be a
  • wet-chemical etching process with, for example, H3PO4 or a dry-chemical etching process with, for example, chlorine plasma be used.
  • the dry chemical etching process may be, for example, a
  • step d) that is, in the step in which the p-type semiconductor layer and the active region are partially removed, the n-type semiconductor layer is additionally removed in places. Subsequently, the n-type semiconductor layer has thinned areas in which the distance from the top surface to the bottom surface of the n-type
  • n-type semiconductor layer is lower than in other, unthinned areas of the n-type semiconductor layer.
  • the n-type semiconductor layer is then no longer uniformly thick but has thinner and thicker regions.
  • the thinner areas may then be trenches in the n-type semiconductor layer.
  • a highly conductive layer contained in the n-type semiconductor layer which may be highly doped, serves as an etch stop layer. The top surface of the thinned areas may then be after the partial removal of the n-type
  • the semiconductor layer are formed by the highly conductive layer.
  • the first layer sequence is produced by the following method steps: First, the p-type contacting layer is applied over the whole area on one of the n-conductive opposite side of the p-type semiconductor layer. After this
  • Flul-surface application here and below means an application such that the surface or areas on the side on which the
  • the first layer sequence can thus be a single contiguous p-type contacting layer and a single contiguous formed first
  • Insulation layer include.
  • the first insulation layer is then partially removed.
  • a second mask can be used which has been applied to the first insulation layer, for example by means of photolithography.
  • the second mask may in particular have laterally larger expansions than the first mask.
  • Insulation layer is the p-type contacting layer partially removed, wherein the first insulating layer can serve as a mask for the partial removal of the p-contacting layer. It is also possible that the same mask is used for the partial removal of the p-type contacting layer as for the partial removal of the first insulating layer.
  • the first insulation layer may therefore be a
  • Sacrificial layer acting at the end of the manufacturing process is detached or destroyed and the p-contacting layer before, for example, in further process steps
  • the partial removal of the first insulating layer and the p-contacting layer is carried out by an etching process.
  • the p-contacting layer and the first insulating layer are selectively etchable to each other, that is, that for the partial removal of the first
  • Insulation layer used etching process does not remove the p-contacting layer and vice versa.
  • Etching process may be a wet chemical and / or a
  • dry chemical etching process can be used.
  • the first insulation layer can be wet-chemically etched with buffered-oxide-solution (BOE) and / or dry chemically with fluorine plasma.
  • the p-contacting layer can be etched wet-chemically and / or dry-chemically by, for example, sputtering with Ar and / or with fluorine plasma.
  • Photolithography mask can be used, which can be applied to the first insulating layer and can be removed after or before the etching of the p-contacting layer.
  • the p-contacting layer and the first insulating layer can have a high degree of structural integrity, that is to say that the two-dimensional geometry of the photolithographic mask can be transferred very precisely to the first layer sequence.
  • the area of the outer surface of the first insulating layer facing the mask is substantially equal to that
  • the surface of the mask which the Insulation layer limited.
  • the surface contents differ by no more than +/- 10%.
  • the first includes
  • Semiconductor layer facing away from the top surface of the p-type semiconductor layer are arranged.
  • the plurality of areas then form the pixels.
  • the lateral dimensions of the p-type contacting layer and the first one are preferred
  • Isolation layer of the respective areas the same.
  • a third insulation layer is applied between steps d) and e), that is to say between the partial removal of the p-type semiconductor layer and the active zone and the application of an n-contact layer and the metallization layer.
  • Insulation layer preferably extends transversely to
  • Main extension plane and is in direct contact with the second insulating layer and the p-type
  • the third insulating layer is in direct contact with the n-type semiconductor layer.
  • the third insulation layer can be designed to be electrically insulating and contain, for example, SiC> 2, SiN, Al 2 O 3 or another insulating material.
  • the third insulating layer may expose the p-type semiconductor layer at its side surfaces formed by the partial removal of the p-type semiconductor layer in step d) to the outside
  • At least the third insulation layer is preferred
  • first and / or the second insulating layer are also possible. It is also possible that the first and / or the second insulating layer
  • Radiopaque means that the one emitted or absorbed by the active zone
  • radiopaque here and below mean that the first and / or the second insulating layer for the electromagnetic radiation emitted or absorbed by the active zone has an absorption coefficient and / or a reflectivity of at least 75%, in particular at least 85%. This allows an optical separation of the pixels from each other. In particular, this prevents crosstalk between the pixels.
  • the production of the second and / or third takes place
  • Insulation layer with the following process steps:
  • Insulating layer over the entire surface on one of the bottom surface of the n-type semiconductor layer facing away exposed
  • Insulation layer then cover the layers, which were applied in previous process steps.
  • Insulation layer partially removed, so that the second and / or third insulating layer substantially transversely to the main extension plane of the semiconductor layer sequence
  • the second and / or the third insulating layer cover after the partial removal in Essentially just the sidewalls of the previous one
  • the partial removal of the second and / or third takes place
  • Insulation layer with a directional dry etching process For example, reactive ion etching and / or reactive ion beam etching can be used for this purpose.
  • reactive ion etching and / or reactive ion beam etching can be used for this purpose.
  • parts of the first insulation layer to be removed during the directional etching, wherein the first insulation layer then continues to be continuous in the respective regions of the first layer sequence
  • the optoelectronic semiconductor component between step e) and f), that is, after the application of the n-contacting layer and the metallization layer and before the partial
  • Insulation layer dipped in an acid bath for a predetermined period of time.
  • the acid bath may contain an acid which etches the material of the n-type contact layer and / or the metallization layer. Through the acid bath, all can be remote from the p-contacting layer Side edges of the pixels located traces of said material are removed. However, it is also possible that small parts of said material on the side edges
  • immersion in the acid bath is for a period of at least two to at most ten
  • Seconds preferably in a range of at least four to at most six seconds.
  • the fourth insulation layer covers a cover surface of the n-contacting layer facing away from the semiconductor layer sequence, the side edges of the pixels and the side facing away from the n-conductive semiconductor layer
  • Insulation layer may be in direct contact with the n-type contacting layer. However, it is also possible that another directly on the p-contacting layer
  • Contact layer containing ZnO and / or Ti is arranged and the fourth insulating layer is in direct contact with this layer.
  • the application of the first, the second, the third and / or the fourth insulating layer can be carried out using a precursor.
  • the precursor may be
  • TEOS tetraethyl orthosilicate
  • silane act
  • the fourth insulation layer is partially removed in and / or before step f) at the locations where it is arranged above the p-contacting layer.
  • the removal may be done just before the partial removal of the metallization layer and the first insulation layer, but it is also possible that the partial removal in the same
  • Process step is performed.
  • the optoelectronic semiconductor component can preferably be produced by means of one of the methods described here, that is to say all of them for the method
  • this comprises a
  • a semiconductor layer sequence having a main extension plane which has an n-type semiconductor layer which is integrally formed.
  • the n-type semiconductor layer is simply connected.
  • the semiconductor layer sequence includes an active region and a p-type semiconductor layer, which are collectively divided into a plurality of regions laterally
  • Together can here and in the The following mean that the p-type semiconductor layer and the active zone have the same or geometrically similar lateral expansions within the manufacturing tolerances and are completely in direct contact with each other on surfaces facing each other. In this case, each region of the p-type semiconductor layer and the active zone together with the n-type semiconductor layer forms exactly one pixel. The p-type semiconductor layer and the active region are accordingly formed in several pieces. The pixels are laterally spaced apart on the n-type
  • this comprises an
  • n-contacting layer is preferred for electrical
  • the optoelectronic semiconductor component comprises a p-type contacting layer, which is designed to be electrically conductive and whose one bottom surface is connected to the p-type one
  • the optoelectronic semiconductor device comprises a third
  • Insulation layer which is formed electrically insulating and substantially transverse to the main extension direction of the Semiconductor layer sequence runs.
  • Insulation layer is between the p-type
  • the third insulating layer serves primarily to encapsulate the p-type semiconductor layer from the n-type
  • the third insulation layer is radiopaque.
  • the n-contacting layer is
  • the pixels can be formed in plan view, for example, triangular, polygonal, oval or round and are enclosed by the n-contacting layer accordingly.
  • the n-contacting layer is multiple
  • n-contacting layers of the pixels are electrically connected to each other.
  • a plan view of the optoelectronic semiconductor component of the bottom surface and / or top surface of the n-contacting layer would then as a grid or as
  • n-contacting layer is formed integrally, a simple electrical contacting of the n-type semiconductor layer is made possible.
  • the n-type contacting layer is at the edge of the optoelectronic
  • the n-type semiconductor layer has trenches in which the n-type contact layer is located.
  • the n-type semiconductor layer has thinned portions, on the top surface of which the n-type contact layer is respectively disposed, and undiluted ones
  • this comprises a
  • a semiconductor layer sequence having a main extension plane comprising an n-type semiconductor layer integrally formed, an active region, and a p-type one
  • each region is common to the n-type
  • Semiconductor layer forms exactly one pixel, and an n-contact layer, which is electrically conductive and whose one bottom surface to the n-type
  • Insulation layer between the p-type semiconductor layer and the n-contact layer is disposed and directly to all side surfaces of the n-type contacting layer and the p-type semiconductor layer are adjacent, the n-
  • Contacting layer is formed contiguous and surrounding the pixels like a frame and the top surface of the n-type semiconductor layer in the region of the pixels a greater distance from the bottom surface of the n-type
  • the third insulation layer encloses the pixels on all lateral side surfaces.
  • the third insulation layer is used for electrical and / or optical encapsulation of the pixels.
  • the third isolation layer isolates the pixels
  • this comprises a second
  • Insulating layer which extends transversely to the main extension plane of the semiconductor layer sequence and is arranged between the third insulating layer and the p-contacting layer.
  • the second insulating layer can electrically insulate the p-type contacting layer on its sides, while the third insulating layer can isolate the p-type
  • Semiconductor layer can electrically and / or optically isolate at the sides.
  • this comprises a
  • the metallization layer is in operation of the
  • the metallization layer is preferably made of the same material as the n-contacting layer.
  • the contact layer, the n-type contact layer and the metallization layer are electrically isolated from each other. This can be realized by a different distance of these three layers to the n-type semiconductor layer.
  • an electrically conductive layer is always arranged along the main plane of the semiconductor layer sequence, it being possible for the electrically conductive layer not to lie in one plane.
  • this comprises a fourth
  • Insulation layer which completely surrounds the pixels at their side flanks facing away from the p-contacting layer and directly to the n-contacting layer, the
  • the fourth insulation layer serves, for example, the electrical insulation of the optoelectronic
  • Semiconductor component can be contacted laterally final side surfaces.
  • the finished semiconductor device may be mounted on a silicon substrate that includes individual transistors for driving.
  • the first insulation layer can be connected to the p-
  • Contacting layer and the second insulating layer are in direct contact.
  • the first insulating layer may in this case be applied in the manner of a frame on the p-contacting layer.
  • Insulation layer may be formed symmetrically within the manufacturing tolerances.
  • the frame-like formation of the first insulating layer has been achieved by a photolithography technique. "As part of the
  • Specify photolithography technique and may for example be in the range of 2 ym.
  • the edges of the respective layer are the points at which the lateral surfaces of the transverse plane extending to the main plane of extension
  • the corners and / or edges may be flattened and / or rounded by the removal of material.
  • the method for producing the second and / or the third insulating layer is
  • the lateral geometric is
  • center point of a pixel herein and hereinafter the point on the top surface of the p-type semiconductor layer may be meant, which in all lateral directions the greatest distance to the second surrounding the pixel
  • Insulation layer and / or to n-contacting layer has.
  • the n-contacting layer is accordingly very narrow, whereby a large
  • Radiation passage area is ensured. This narrow formation of the n-contacting layer is possible in particular by the self-applied mask of the method.
  • the size of the radiation passage area of a pixel is given here essentially by the lateral extent of the active zone of the pixel.
  • the lateral distance of the pixels can amount to a maximum of 10 ym.
  • the pixels can be made very small, with the entire
  • Semiconductor device that is, the surface which is formed from the radiation passage surfaces of all pixels, only slightly smaller than the total area of the optoelectronic semiconductor device along the
  • FIG. 1 shows an embodiment of the present invention
  • FIG. 2 shows a schematic representation of a
  • FIG. 3 shows a light microscope photograph of a
  • FIG. 4 shows a receptacle with a
  • the active region 13 and the p-type semiconductor layer 12 are applied. Furthermore, on the semiconductor layer sequence 11, 12, 13, the first
  • the first layer sequence 22, 31 is partially removed.
  • the first layer sequence 22, 31 is subdivided into a plurality of regions 61, 62 which are arranged laterally spaced apart from one another on a cover surface 12a of the p-type semiconductor layer 12 facing away from the n-type semiconductor layer 11.
  • the areas 61, 62 are spatially separated. In other words, the areas 61, 62 are not connected to each other.
  • Insulation layer 31 and the p-contacting layer 22 is.
  • the second insulating layer 32 covers the side flanks 6b of the regions 61, 62 of the first one
  • FIG. 1D describes a further method step of a method described here.
  • Insulation layer 32 is partially removed, so that
  • the second insulating layer 32 extends substantially transversely to the main extension plane of the semiconductor layer sequence 11, 12, 13.
  • the second insulation layer then only completely covers the side flanks 6b of the regions 61, 62 of the first layer sequence 22, 31.
  • the second insulation layer 32 has traces of a material removal 4. These traces of a
  • Material removal 4 may also be on the n-type
  • Insulation layer 31 may be present.
  • Material removal 4 are by the directional etching process, which is to partially remove the second
  • Insulation layer 32 was used, conditionally.
  • the traces of material removal may lead to a flattening or rounding off of the corners and / or edges 32e of the second insulation layer 32.
  • the p-conducting semiconductor layer 12, the active zone 13 and the n-conducting semiconductor layer 11 are partially removed.
  • the partial removal is done for example with a
  • Etching method wherein the first insulating layer 31 and the second insulation layer 32 serve as a mask for the etching process.
  • the n-type semiconductor layer 11 is further integrally formed after the partial removal. However, the n-type semiconductor layer 11 now has trenches 111 at which the n-type semiconductor layer 11 is thinned.
  • the top surface IIa of the n-type semiconductor layer 11 has a smaller distance from the bottom surface 11c of the n-type semiconductor layer 11 in the thinned portions 111 than at the portions of the pixels 71, 72.
  • the top surface IIa of the n-type semiconductor layer 11 has a greater distance from the bottom surface 11c of the n-type semiconductor layer 11 than in the regions of the trenches 111. No pixels 71 are present in the regions of the trenches 111 , 72 available and vice versa.
  • a third insulation layer 33 is applied.
  • the third insulation layer 33 extends over the entire surface of one of the bottom surfaces of the n-conducting layer
  • Material removal 4 at the corners and / or edges 33e of the third insulating layer 33 may remain.
  • the third insulation layer 33 then runs transversely to the
  • the third insulating layer 33 may be in direct contact with the n-type semiconductor layer 11, the p-type semiconductor layer 12, the n-type contacting layer 22 and the second insulating layer 32.
  • an n-contacting layer 21 and a metallization layer 23 are applied, wherein the n-contacting layer 21 and the metallization layer 23 extend along the main extension plane of the semiconductor layer sequence 11, 12, 13.
  • the n-contacting layer 21 and the metallization layer 23 extend along the main extension plane of the semiconductor layer sequence 11, 12, 13.
  • the n-contacting layer 21 and the metallization layer 23 extend along the main extension plane of the semiconductor layer sequence 11, 12, 13.
  • the n-type contact layer 21 is in direct contact with the n-type
  • the metallization layer 23 is electrically insulated from the n-type contact layer 21 and the p-type bonding layer 22.
  • Metallization layer 23 is in operation of the
  • Optoelectronic semiconductor device is not electrically connected. Based on the schematic sectional view of Figure 1H is a further process step of one described here
  • Process step becomes a fourth all-over
  • Insulation layer 34 applied to the bottom surface 11c of the n-type semiconductor layer 11 facing away from outer surfaces.
  • the fourth insulating layer 34 then completely covers the n-contacting layer 21, the third insulating layer 33 and the metallization layer 23.
  • the fourth insulating layer 34 is particularly intended to electrically insulate the N-type contacting layer 21 from the outside.
  • the fourth insulating layer 34, the first insulating layer 31 and the metallization layer 23 are partially removed, so that the p-contacting layer 22 is subsequently exposed from the outside
  • the first insulation layer 31 now covers at most 10%, preferably at most 5%, of the p-contacting layer 22.
  • Pixels 71, 72 which are spaced from the
  • Insulation layer 33a are arranged. The pixels 71, 72 are then through the trench 111
  • the n-contacting layer 21 is reflective and / or the third insulating layer 33 is radiopaque, so that the pixels 71, 72 are optically separated from one another.
  • the trench 111 allows optimal electrical and / or optical separation of the pixels 71, 72.
  • the optoelectronic semiconductor device comprises a
  • Optoelectronic semiconductor device an n-contact layer 21, which with the n-type
  • Semiconductor layer 11 is in direct contact and is electrically conductive, and a p-contacting layer 22, which directly to the p-type semiconductor layer 12th
  • the optoelectronic semiconductor component also comprises a first insulation layer 31, a second insulation layer 32, a third insulation layer 33 and a fourth
  • the third insulation layer 33 is arranged between the p-type semiconductor layer 12 and the n-type contact layer 21 and extends transversely to the main extension plane of the optoelectronic
  • the third insulating layer 33 directly adjoins all side surfaces of the n-type contacting layer 21 and the p-type semiconductor layer 12. The third one
  • Insulation layer 33 may be the p-type semiconductor layer 12 electrically and / or optically isolate from the n-contacting layer 21.
  • the width of the n-contacting layer that is their
  • Extension along an imaginary connecting line between the centers of two adjacent pixels this may be in a range of at least 2 ym to at most 10 ym. Furthermore, the lateral distance of two
  • adjacent pixels in a range of at least 5 ym to at most 20 ym.
  • the second 32 and the third insulating layer 33 each extend transversely to the main plane of extension of the
  • the second and the third insulation layer 32, 33 are respectively arranged on the side edges 7b of the pixels 71, 72. Furthermore, the optoelectronic semiconductor component comprises a metallization layer which is arranged on the second 32 and third insulation layer 33.
  • Metallization layer 23 is not electrically connected to the
  • the optoelectronic semiconductor component may additionally comprise a growth carrier 7.
  • the growth carrier 7 can be any suitable growth carrier 7.
  • the growth carrier 7 is made of a material
  • the optoelectronic semiconductor component then preferably radiates in the direction of the growth carrier 7.
  • the second insulation layer 32 and / or the third insulation layer 33 at least in places traces of a material removal 4. In the footsteps of
  • Material removal 4 in the present case are flattenings or rounding off of the corners and / or edges 32e, 33e of the second insulation layer 32 and / or the third insulation layer 33.
  • Optoelectronic semiconductor device explained in more detail.
  • the supervision takes place from the side of the optoelectronic semiconductor component facing away from the bottom surface 11c.
  • Optoelectronic semiconductor device comprises a plurality of pixels 71, 72, which are arranged laterally spaced from each other. The pixels are enclosed in a frame-like manner by the n-contacting layer 21.
  • the n-contacting layer 21 is multi-connected
  • Outer surfaces 21 e of the optoelectronic semiconductor device, the n-contact layer 21 can be electrically contacted.
  • closed pixels 8 are shown.
  • the first Insulation layer 31, the metallization layer 23 and the fourth insulating layer 34 is not partially removed.
  • the closed pixels 8 have thus not yet been opened and the p-contacting layer 22 of the closed pixels 8 is not freely accessible.
  • the optoelectronic semiconductor component has trenches 111.
  • the second, third and fourth insulating layer 32, 33, 34 are arranged.
  • the n-contacting layer 21 the one pixel 71, 72nd
  • the frame-like and one-piece embodiment of the n-type contacting layer 21 allows a simple contacting of the n-type semiconductor layer 11.
  • the fact that the n-type contacting layer 21 is not arranged on the bottom surface 11c but on the top surface 11a of the n-type semiconductor layer 11 enables the entire radiation passage area of the optoelectronic semiconductor component to be substantially not reduced in size.
  • the n-contacting layer 21 can be made particularly narrow by the sej ustêt etching of the trench 111, since the inaccuracies of an adjustment omitted by, for example, a photographic technique.
  • the first, second, third and fourth insulating layers 31, 32, 33, 34 are deposited.
  • the introduction of the metallized trench 111 causes the optical crosstalk between the pixels 71, 72 prevents, whereby the contrast ratio is improved and a uniform current distribution is achieved. This allows, in particular, a homogeneous luminance distribution over the entire optoelectronic semiconductor component.

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils mit einer Vielzahl von Bildpunkten (71, 72) angegeben, umfassend die folgenden Schritte: a) Bereitstellen einer Halbleiterschichtenfolge (11, 12, 13) mit -einer n-leitenden Halbleiterschicht (11), -eineraktiven Zone (13) und -einer p-leitenden Halbleiterschicht (12), b) Aufbringen einer ersten Schichtenfolge (22, 31), wobei die erste Schichtenfolge (22, 31) in eine Vielzahl von Bereichen (61, 62) unterteilt wird, die lateral beabstandet zueinander auf einer der n-leitenden Halbleiterschicht (11) abgewandten Deckfläche (12a) der p-leitenden Halbleiterschicht (12) angeordnet sind, c) Aufbringen einer zweiten Isolationsschicht (32) d) teilweises Entfernen der p-leitenden Halbleiterschicht (12) und der aktiven Zone(13), derart dass die n-leitende Halbleiterschicht (11) stellenweise freigelegt ist und die p-leitende Halbleiterschicht (12) in einzelne Bereiche (71, 72) aufgeteilt werden,die lateral zueinander beabstandet sind, wobei jeder der Bereiche einen Teil der p-leitenden Halbleiterschicht (12) und einen Teil der aktiven Zone (13) umfasst.

Description

Beschreibung
Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
Die Druckschrift WO 2013/092304 AI beschreibt eine
Anzeigevorrichtung sowie ein Verfahren zur Herstellung einer Anzeigevorrichtung . Eine zu lösende Aufgabe besteht darin, ein Verfahren zur
Herstellung eines optoelektronischen Halbleiterbauteils mit einer vereinfacht ausgebildeten Kontaktierung anzugeben.
Ferner soll ein optoelektronisches Halbleiterbauteil
angegeben werden, welches eine Vielzahl von Bildpunkten aufweist, wobei die Bildpunkte möglichst klein ausbildbar sind .
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterbauteils angegeben. Bei dem optoelektronischen Halbleiterbauteil kann es sich
beispielsweise um ein Strahlungsemittierendes
Halbleiterbauteil, zum Beispiel einen Leuchtdiodenchip, handeln. Beispielsweise kann das optoelektronische
Halbleiterbauteil zumindest als Teil einer Anzeigevorrichtung und/oder zumindest als Teil einer Lichtquelle vorgesehen sein. Ferner kann es sich bei dem optoelektronischen
Halbleiterbauteil um ein strahlungsdetektierendes
Halbleiterbauteil, wie zum Beispiel einen Fotodiodenchip, handeln. Insbesondere kann mit dem optoelektronischen
Halbleiterbauteil elektromagnetische Strahlung ortsaufgelöst detektiert werden. Gemäß zumindest einer Ausführungsform des Verfahrens wird zunächst eine Halbleiterschichtenfolge bereitgestellt. Die Halbleiterschichtenfolge weist eine Haupterstreckungsebene auf, in der sie sich in lateralen Richtungen erstreckt.
Senkrecht zur Haupterstreckungsebene, in der vertikalen
Richtung, weist die Halbleiterschichtenfolge eine Dicke auf. Die Dicke der Halbleiterschichtenfolge ist klein gegen die maximale Erstreckung der Halbleiterschichtenfolge in einer lateralen Richtung. Die Halbleiterschichtenfolge kann
beispielsweise durch epitaktisches Wachstum hergestellt sein.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die Halbleiterschichtenfolge eine n-leitende
Halbleiterschicht mit einer Bodenfläche. Die Bodenfläche der n-leitenden Halbleiterschicht wird durch eine Hauptebene der Halbleiterschichtenfolge gebildet. Insbesondere kann die Bodenfläche der n-leitenden Halbleiterschicht die
Haupterstreckungsebene darstellen. Bei der n-leitenden
Halbleiterschicht kann es sich beispielsweise um eine
epitaktisch auf einen Aufwachsträger aufgewachsene
Halbleiterschicht handeln. Die n-leitende Halbleiterschicht umfasst oder basiert zum Beispiel auf GaN und/oder ist bevorzugt n-dotiert. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die Halbleiterschichtenfolge einen auf einer der Bodenfläche abgewandten Deckfläche der n-leitenden Halbleiterschicht angeordneten aktive Zone. Die aktive Zone ist zur
Strahlungserzeugung vorgesehen. Beispielsweise emittiert die aktive Zone sichtbares Licht. Zum Beispiel umfasst oder basiert die aktive Zone auf GaN. Die aktive Zone kann ferner weitere Materialien wie beispielsweise Indium, Aluminium und/oder Phosphor beinhalten, welche das von der Halbleiterschichtenfolge emittierte und/oder detektierte Licht in der Wellenlänge beeinflusst.
Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die Halbleiterschichtenfolge eine auf einer der n-leitenden Halbleiterschicht abgewandten Seite der aktiven Zone
angeordnete p-leitende Halbleiterschicht, die bevorzugt epitaktisch auf der aktiven Zone aufgewachsen ist. Die p- leitende Halbleiterschicht umfasst oder basiert zum Beispiel auf GaN und/oder ist bevorzugt p-dotiert.
Gemäß zumindest einer Ausführungsform des Verfahrens wird auf einer der n-leitenden Halbleiterschicht abgewandten
Deckfläche der p-leitenden Halbleiterschicht eine erste
Schichtenfolge aufgebracht. Die erste Schichtenfolge umfasst eine p-Kontaktierungsschicht und eine erste
Isolationsschicht. Die erste Schichtenfolge ist in eine
Vielzahl von Bereichen unterteilt, die lateral beabstandet zueinander auf einer der n-leitenden Halbleiterschicht abgewandten Deckfläche der p-leitenden Halbleiterschicht angeordnet sind.
Die p-Kontaktierungsschicht steht bevorzugt mit der p- leitenden Halbleiterschicht in direktem Kontakt. Hierbei kann die p-Kontaktierungsschicht als Kontaktschicht für die p- leitende Halbleiterschicht vorgesehen sein. Die p- Kontaktierungsschicht enthält beispielsweise Ag und/oder Rh. Beispielsweise birgt die Verwendung von Rh den Vorteil, dass Rh unter einem Ätzverfahren strukturtreuer sein kann als zum Beispiel Ag. Bevorzugt ist die p-Kontaktierungsschicht reflektierend ausgebildet und weist eine hohe Leitfähigkeit auf. "Reflektierend" ausgebildet kann hierbei und im
Folgenden bedeuten, dass die p-Kontaktierungsschicht für die in der aktiven Zone emittierte beziehungsweise absorbierte Strahlung eine Reflektivität von wenigstens 90 %, bevorzugt wenigstens 95 %, aufweist. Im Fall einer reflektierend ausgebildeten p-Kontaktierungsschicht wird die von der aktiven Zone emittierte elektromagnetische Strahlung
bevorzugt in Richtung der n-leitenden Halbleiterschicht abgestrahlt beziehungsweise reflektiert.
Die erste Isolationsschicht ist auf der der p-leitenden
Halbleiterschicht abgewandten Seite der p-
Kontaktierungsschicht aufgebracht und steht bevorzugt mit der p-Kontaktierungsschicht in direktem Kontakt. Es ist jedoch auch möglich, dass direkt auf der p-Kontaktierungsschicht eine weitere Kontaktschicht, die beispielsweise ZnO und/oder Ti enthält, angeordnet ist und die erste Isolationsschicht mit dieser Schicht in direktem Kontakt steht. Eine solche Kontaktschicht kann die p-Kontaktierungsschicht in späteren Verfahrensschritten beispielsweise vor einem direkten Kontakt mit anderen Metallen schützen. Die erste Isolationsschicht umfasst beispielsweise S1O2, SiN oder eine andere elektrisch isolierende Komponente.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine zweite Isolationsschicht aufgebracht, die quer zur
Haupterstreckungsebene verläuft und alle Seitenflanken der Bereiche der ersten Schichtenfolge zumindest stellenweise bedeckt. Unter "Seitenflanken der ersten Schichtenfolge" sind hierbei und im Folgenden die quer zur Haupterstreckungsebene verlaufenden Außenflächen der ersten Schichtenfolge zu verstehen.
Die zweite Isolationsschicht kann zumindest stellenweise direkt an die erste Isolationsschicht, die p- Kontaktierungsschicht und die p-leitende Halbleiterschicht angrenzen. Die zweite Isolationsschicht ist elektrisch isolierend ausgebildet. Die zweite Isolationsschicht kann beispielsweise S1O2, SiN, AI2O3 oder ein anderes elektrisch isolierendes Material enthalten. Die erste und die zweite Isolationsschicht überdecken die p-Kontaktierungsschicht vollständig. Mit anderen Worten, an den Stellen, an denen die p-Kontaktierungsschicht nicht von der ersten
Isolationsschicht bedeckt wird beziehungsweise mit der ersten Isolationsschicht in direktem Kontakt steht, wird die p- Kontaktierungsschicht zumindest von der zweiten
Isolationsschicht bedeckt beziehungsweise steht die p- Kontaktierungsschicht mit der zweiten Isolationsschicht in direktem Kontakt und umgekehrt. Dies bedeutet, dass die p- Kontaktierungsschicht nach dem Aufbringen der zweiten
Isolationsschicht von außen nicht mehr frei zugänglich wäre, falls keine weiteren Verfahrensschritte folgen würden. Die zweite Isolationsschicht kann dann zur Kapselung der p- Kontaktierungsschicht dienen und/oder die p- Kontaktierungsschicht vor in nachfolgenden
Verfahrensschritten verwendeten Chemikalien schützen.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die p-leitende Halbleiterschicht und die aktive Zone
teilweise entfernt. Dieses Entfernen erfolgt derart, dass die n-leitende Halbleiterschicht anschließend stellenweise freigelegt ist und die p-leitende Halbleiterschicht und die aktive Zone in einzelne Bereiche aufgeteilt werden, die lateral zueinander beabstandet sind. Jeder dieser einzelnen Bereiche umfasst dann einen Teil der p-leitenden
Halbleiterschicht und einen Teil der aktiven Zone. Die
Bereiche bilden anschließend Bildpunkte, die voneinander elektrisch getrennt sind. Gemäß zumindest einer Ausführungsform des Verfahrens werden eine n-Kontaktierungsschicht und eine Metallisierungsschicht aufgebracht. Die n-Kontaktierungsschicht und die
Metallisierungsschicht verlaufen jeweils entlang,
insbesondere ausschließlich entlang, der
Haupterstreckungsebene der Halbleiterschichtenfolge. Mit anderen Worten, der Verlauf der n-Kontaktierungsschicht und der Metallisierungsschicht erfolgt nicht entlang der
Seitenflanken der Bereiche der ersten Schichtenfolge
beziehungsweise der zweiten Isolationsschicht und/oder nicht quer zur Halbleiterschichtenfolge.
Bevorzugt sind die n-Kontaktierungsschicht und die
Metallisierungsschicht elektrisch voneinander isoliert.
Hierzu können die n-Kontaktierungsschicht und die
Metallisierungsschicht voneinander räumlich getrennt sein, das heißt, es ist möglich, dass die n-Kontaktierungsschicht und die Metallisierungsschicht nicht in direktem Kontakt stehen. Zwischen der n-Kontaktierungsschicht und der
Metallisierungsschicht kann beispielsweise ein isolierendes Material, wie beispielsweise Luft, angeordnet sein.
Beispielsweise erfolgt das Aufbringen der n- Kontaktierungsschicht und/oder der Metallisierungsschicht mittels gerichteter Abscheidung des Materials der n-
Kontaktierungsschicht und/oder der Metallisierungsschicht. Hierbei ist es möglich, dass die Seitenflanken der ersten Schichtenfolge beziehungsweise der zweiten Isolationsschicht frei vom Material der n-Kontaktierungsschicht und/oder der Metallisierungsschicht bleiben. Es ist auch möglich, dass Teile der Seitenflanken mit Spuren des Materials der n- Kontaktierungsschicht und/oder der Metallisierungsschicht beschichtet werden. Diese Spuren des Materials auf den Seitenflanken der Bereiche der ersten Schichtenfolge weisen wesentlich weniger Material auf als die Teile der n- Kontaktierungsschicht und/oder die Metallisierungsschicht, welche auf den parallel zur Haupterstreckungsebene
verlaufenden Außenflächen angebracht sind. Insbesondere bilden die Spuren des Materials bevorzugt keine
zusammenhängende Fläche und ein Großteil der Seitenflanken ist frei von Spuren des Materials. Beispielsweise können 80 %, bevorzugt 90 %, der Seitenflanken frei von den Spuren des Materials sein. Bevorzugt kommt beim Aufbringen der n-
Kontaktierungsschicht und der Metallisierungsschicht keine Fototechnik zum Einsatz.
Die n-Kontaktierungsschicht und die Metallisierungsschicht sind bevorzugt aus demselben Material gebildet und werden bevorzugt in demselben Verfahrensschritt aufgebracht.
Bevorzugt sind die n-Kontaktierungsschicht und die
Metallisierungsschicht reflektierend ausgebildet.
Beispielsweise enthalten die n-Kontaktierungsschicht und die Metallisierungsschicht Silber, Rhodium und/oder ein anderes elektrisch leitfähiges Material.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Metallisierungsschicht und die erste Isolationsschicht teilweise entfernt. Nach dem teilweisen Entfernen ist die p- Kontaktierungsschicht frei zugänglich beziehungsweise freigelegt. Das Entfernen kann beispielsweise mit einem Ätzverfahren erfolgen. Bevorzugt wird für das Ätzverfahren eine erste Maske verwendet, die bevorzugt mittels
Fotolithografie auf die erste Isolationsschicht aufgebracht wird und die nach dem Ätzverfahren entfernt werden kann. Hier und im Folgenden ist es jedoch auch möglich, anstelle und/oder zusätzlich zu einem Ätzverfahren ein Lift-off- Verfahren zu verwenden. Beispielsweise kann hierzu zunächst eine Maskenschicht auf die p-leitende Halbleiterschicht aufgebracht werden, die zumindest stellenweise entfernt wird. Die p-Kontaktierungsschicht und die erste Isolationsschicht können dann in den Bereichen auf die p-leitende
Halbleiterschicht aufgewachsen werden, in denen die
Maskenschicht nicht entfernt wurde. Anschließend kann die Maskenschicht vollständig entfernt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils umfasst das Verfahren die folgenden Schritte:
a) Bereitstellen einer Halbleiterschichtenfolge mit einer Haupterstreckungsebene, mit
- einer n-leitenden Halbleiterschicht mit einer Bodenfläche,
- einer aktiven Zone auf einer der Bodenfläche abgewandten Deckfläche der n-leitenden Halbleiterschicht und
- einer p-leitenden Halbleiterschicht, die auf einer der n- leitenden Halbleiterschicht abgewandten Seite der aktiven Zone angeordnet ist.
b) Aufbringen einer ersten Schichtenfolge, umfassend eine p- Kontaktierungsschicht und eine erste Isolationsschicht, wobei die erste Schichtenfolge in eine Vielzahl von Bereichen unterteilt wird, die lateral beabstandet zueinander auf einer der n-leitenden Halbleiterschicht abgewandten Deckfläche der p-leitenden Halbleiterschicht angeordnet sind,
c) Aufbringen einer zweiten Isolationsschicht, die quer zur Haupterstreckungsebene verläuft und alle Seitenflanken der ersten Schichtenfolge zumindest stellenweise bedeckt,
d) teilweises Entfernen der p-leitenden Halbleiterschicht und der aktiven Zone, derart, dass die n-leitende Halbleiterschicht stellenweise freigelegt ist und die p- leitende Halbleiterschicht und die aktive Zone in einzelne Bereiche aufgeteilt wird, die lateral zueinander beabstandet sind, wobei jeder der Bereiche einen Teil der p-leitenden Halbleiterschicht und einen Teil der aktiven Zone umfasst, e) Aufbringen einer n-Kontaktierungsschicht und einer
Metallisierungsschicht, derart, dass die n-
Kontaktierungsschicht und die Metallisierungsschicht jeweils entlang der Haupterstreckungsebene der
Halbleiterschichtenfolge verlaufen,
f) teilweises Entfernen der Metallisierungsschicht und der ersten Isolationsschicht, sodass die p-Kontaktierungsschicht freigelegt ist. Die beschriebenen Verfahrensschritte werden vorzugsweise in der angegebenen Reihenfolge durchgeführt.
Gemäß zumindest einer Ausführungsform des Verfahrens dienen die erste Isolationsschicht und die zweite Isolationsschicht als Maske für das teilweise Entfernen der p-leitenden
Halbleiterschicht und der aktiven Zone. Es werden somit nur die Stellen des p-leitenden Halbleitermaterials entfernt, welche nicht von der ersten und/oder zweiten
Isolationsschicht überdeckt sind. Mit anderen Worten, bei dem teilweisen Entfernen der p-leitenden Halbleiterschicht kann es sich um ein selbstj ustiertes Entfernen handeln. Es kann somit auf das Aufbringen einer Maske verzichtet werden.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Entfernen der p-leitenden Halbleiterschicht und der aktiven Zone mit einem Ätzverfahren. Hierzu kann ein
nasschemisches Ätzverfahren mit beispielsweise H3PO4 oder ein trockenchemisches Ätzverfahren mit beispielsweise Chlorplasma verwendet werden. Allgemein kann es sich bei dem trockenchemischen Ätzverfahren beispielsweise um ein
reaktives Ionenätzen oder ein reaktives Ionenstrahlätzen handeln .
Bei einem hier beschriebenen Verfahren wird insbesondere die Idee verfolgt, dass durch eine selbstj ustierte Ätzung, das heißt durch die als Maske dienende erste und zweite
Isolationsschicht, die Möglichkeit gegeben ist, Bildpunkte mit einer lateralen Ausdehnung im Bereich weniger Mikrometer zu realisieren. Dies wird insbesondere dadurch ermöglicht, dass ein geringerer Justageaufwand im Vergleich zu einer Fototechnik nötig ist und zudem ein Maskenvorhalten entfällt. Gemäß zumindest einer Ausführungsform des Verfahrens wird in Schritt d) , das heißt in dem Schritt, in welchem die p- leitende Halbleiterschicht und die aktive Zone teilweise entfernt werden, zusätzlich die n-leitende Halbleiterschicht stellenweise entfernt. Anschließend weist die n-leitende Halbleiterschicht gedünnte Bereiche auf, in denen der Abstand von der Deckfläche zur Bodenfläche der n-leitenden
Halbleiterschicht geringer ist als in anderen, ungedünnten Bereichen der n-leitenden Halbleiterschicht. Mit anderen Worten, die n-leitende Halbleiterschicht ist anschließend nicht mehr gleichmäßig dick, sondern weist dünnere und dickere Bereiche auf. Bei den dünneren Bereichen kann es sich dann um Gräben in der n-leitenden Halbleiterschicht handeln. Bevorzugt dient eine in der n-leitenden Halbleiterschicht enthaltene hochleitfähige Schicht, die hochdotiert sein kann, als Ätzstopp-Schicht. Die Deckfläche der gedünnten Bereiche kann dann nach dem teilweisen Entfernen der n-leitenden
Halbleiterschicht durch die hochleitfähige Schicht gebildet werden . Gemäß zumindest einer Ausführungsform des Verfahrens wird die erste Schichtenfolge mit den folgenden Verfahrensschritten hergestellt: Zunächst wird die p-Kontaktierungsschicht ganzflächig auf einer der n-leitenden abgewandten Seite der p-leitenden Halbleiterschicht aufgebracht. Nach dem
Aufbringen der p-Kontaktierungsschicht wird die erste
Isolationsschicht ganzflächig auf der der n-leitenden
Halbleiterschicht abgewandten Seite der p- Kontaktierungsschicht aufgebracht. "Ganzflächiges Aufbringen" bezeichnet hier und im Folgenden ein Aufbringen derart, dass die Fläche oder Flächen an der Seite, auf welcher die
aufzubringende Schicht aufgebracht wird, vollständig von dieser aufzubringenden Schicht bedeckt wird. Nach diesem Verfahrensschritt kann die erste Schichtenfolge somit eine einfach zusammenhängend ausgebildete p-Kontaktierungsschicht und eine einfach zusammenhängend ausgebildete erste
Isolationsschicht umfassen. Die erste Isolationsschicht wird anschließend teilweise entfernt. Hierfür kann eine zweite Maske eingesetzt werden, welche zum Beispiel mittels Fotolithografie auf die erste Isolationsschicht aufgebracht wurde. Die zweite Maske kann insbesondere lateral größere Ausdehnungen als die erste Maske aufweisen. Nach dem teilweisen Entfernen der ersten
Isolationsschicht wird die p-Kontaktierungsschicht teilweise entfernt, wobei die erste Isolationsschicht als Maske für das teilweise Entfernen der p-Kontaktierungsschicht dienen kann. Es ist ferner möglich, dass für das teilweise Entfernen der p-Kontaktierungsschicht dieselbe Maske wie für das teilweise Entfernen der ersten Isolationsschicht verwendet wird. Bei der ersten Isolationsschicht kann es sich also um eine
Opferschicht handeln, die am Ende des Herstellungsverfahrens abgelöst oder zerstört wird und die p-Kontaktierungsschicht vor beispielsweise in weiteren Verfahrensschritten
verwendeten Chemikalien schützen kann. Beispielsweise erfolgt das teilweise Entfernen der ersten Isolationsschicht und der p-Kontaktierungsschicht mit einem Ätzverfahren. Bevorzugt sind die p-Kontaktierungsschicht und die erste Isolationsschicht zueinander selektiv ätzbar, das heißt, dass das für das teilweise Entfernen der ersten
Isolationsschicht verwendete Ätzverfahren nicht die p- Kontaktierungsschicht entfernt und umgekehrt. Als
Ätzverfahren kann ein nasschemisches und/oder ein
trockenchemisches Ätzverfahren verwendet werden.
Beispielsweise kann die erste Isolationsschicht nasschemisch mit gepufferter HF-Lösung (englisch: buffered oxide etching, BOE) und/oder trockenchemisch mit Fluorplasma geätzt werden. Die p-Kontaktierungsschicht kann nasschemisch und/oder trockenchemisch mittels beispielsweise Sputtern mit Ar und/oder mit Fluorplasma geätzt werden.
Ferner kann für das Ätzverfahren eine gemeinsame
Fotolithografie-Maske verwendet werden, die auf die erste Isolationsschicht aufgebracht werden kann und nach oder vor dem Ätzen der p-Kontaktierungsschicht entfernt werden kann. Die p-Kontaktierungsschicht und die erste Isolationsschicht können hierbei eine große Strukturtreue aufweisen, das heißt, dass die zweidimensionale Geometrie der Fotolithografie-Maske sehr genau auf die erste Schichtenfolge übertragen werden kann. Mit anderen Worten, nach dem Ätzvorgang entspricht der Flächeninhalt der Außenfläche der ersten Isolationsschicht, die der Maske zugewandt ist, im Wesentlichen dem
Flächeninhalt der Fläche der Maske, welche die Isolationsschicht begrenzt. Beispielsweise unterscheiden sich die Flächeninhalten höchstens um +/-10 %.
Nach dem teilweisen Entfernen umfasst die erste
Schichtenfolge eine Vielzahl von Bereichen, die lateral zueinander beabstandet auf einer der n-leitenden
Halbleiterschicht abgewandten Deckfläche der p-leitenden Halbleiterschicht angeordnet sind. Die Vielzahl von Bereichen bilden dann die Bildpunkte. Bevorzugt sind die lateralen Ausdehnungen der p-Kontaktierungsschicht und der ersten
Isolationsschicht der jeweiligen Bereiche gleich.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zwischen den Schritten d) und e) , das heißt zwischen dem teilweisen Entfernen der p-leitenden Halbleiterschicht und der aktiven Zone und dem Aufbringen einer n- Kontaktierungsschicht und der Metallisierungsschicht, eine dritte Isolationsschicht aufgebracht. Diese dritte
Isolationsschicht verläuft bevorzugt quer zur
Haupterstreckungsebene und steht in direktem Kontakt mit der zweiten Isolationsschicht und der p-leitenden
Halbleiterschicht. Es ist ferner möglich, dass die dritte Isolationsschicht in direktem Kontakt mit der n-leitenden Halbleiterschicht steht. Die dritte Isolationsschicht kann elektrisch isolierend ausgebildet sein und beispielsweise SiC>2, SiN, AI2O3 oder ein anderes isolierendes Material enthalten. Die dritte Isolationsschicht kann die p-leitende Halbleiterschicht an ihren Seitenflächen, die durch das teilweise Entfernen der p-leitenden Halbleiterschicht im Verfahrensschritt d) entstanden sind, nach außen hin
elektrisch isolieren. Bevorzugt ist zumindest die dritte Isolationsschicht
strahlungsundurchlässig ausgebildet. Es ist ferner möglich, dass die erste und/oder die zweite Isolationsschicht
strahlungsundurchlässig ausgebildet sind.
"Strahlungsundurchlässig" bedeutet, dass die von der aktiven Zone emittierte beziehungsweise absorbierte
elektromagnetische Strahlung fast vollständig, also
wenigstens zu 75 %, insbesondere zu wenigstens 85 %
absorbiert und/oder reflektiert wird. Insbesondere kann
"strahlungsundurchlässig" hierbei und im Folgenden bedeuten, dass die erste und/oder die zweite Isolationsschicht für die von der aktiven Zone emittierte beziehungsweise absorbierte elektromagnetische Strahlung einen Absorptionskoeffizienten und/oder eine Reflektivität von wenigstens 75 %, insbesondere zu wenigstens 85 %, aufweist. Dies ermöglicht eine optische Trennung der Bildpunkte voneinander. Insbesondere wird dadurch ein Übersprechen zwischen den Bildpunkten verhindert.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt die Herstellung der zweiten und/oder dritten
Isolationsschicht mit den folgenden Verfahrensschritten:
Zunächst wird die zweite und/oder die dritte
Isolationsschicht ganzflächig auf einer der Bodenfläche der n-leitenden Halbleiterschicht abgewandten freiliegenden
Außenfläche aufgebracht. Die zweite und/oder dritte
Isolationsschicht überdecken dann die Schichten, welche in vorherigen Verfahrensschritten aufgebracht wurden.
Anschließend werden die zweite und/oder dritte
Isolationsschicht teilweise entfernt, sodass die zweite und/oder dritte Isolationsschicht im Wesentlichen quer zur Haupterstreckungsebene der Halbleiterschichtenfolge
verlaufen. Mit anderen Worten, die zweite und/oder die dritte Isolationsschicht bedecken nach dem teilweisen Entfernen im Wesentlichen nur die Seitenflanken der in vorherigen
Verfahrensschritten aufgewachsenen Schichten. Beispielsweise bleiben 90 %, bevorzugt 95 %, der der n-leitenden
Halbleiterschicht abgewandten Außenflächen der in vorherigen Verfahrensschritten aufgebrachten Schichten frei vom Material der zweiten und/oder der dritten Isolationsschicht.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das teilweise Entfernen der zweiten und/oder dritten
Isolationsschicht mit einem gerichteten Trockenätzverfahren. Beispielsweise kann hierfür reaktives Ionenätzen und/oder reaktives Ionenstrahlätzen zum Einsatz kommen. Insbesondere bei der Herstellung der zweiten Isolationsschicht ist es möglich, dass während des gerichteten Ätzens auch Teile der ersten Isolationsschicht abgetragen werden, wobei die erste Isolationsschicht anschließend in den jeweiligen Bereichen der ersten Schichtenfolge weiterhin zusammenhängend
ausgebildet ist und die p-Kontaktierungsschicht vollständig überdeckt. Es ist ferner möglich, dass geringe Teile der zweiten Isolationsschicht auf einer der
Halbleiterschichtenfolge abgewandten Deckfläche der ersten Isolationsschicht verbleiben.
Gemäß zumindest einer Ausführungsform des Verfahrens wird das optoelektronische Halbleiterbauteil zwischen Schritt e) und f) , das heißt nach dem Aufbringen der n-Kontaktierungsschicht und der Metallisierungsschicht und vor dem teilweisen
Entfernen der Metallisierungsschicht und der ersten
Isolationsschicht, für eine vorgebbare Zeitspanne in ein Säurebad getaucht. Das Säurebad kann eine Säure enthalten, welche das Material der n-Kontaktierungsschicht und/oder der Metallisierungsschicht ätzt. Durch das Säurebad können sämtliche auf den der p-Kontaktierungsschicht abgewandten Seitenflanken der Bildpunkte befindlichen Spuren besagten Materials entfernt werden. Es ist jedoch auch möglich, dass geringe Teile besagten Materials an den Seitenflanken
verbleiben .
Beispielsweise erfolgt das Eintauchen in das Säurebad für eine Zeitspanne von wenigstens zwei bis höchstens zehn
Sekunden, bevorzugt in einem Bereich von wenigstens vier bis höchstens sechs Sekunden. Nach dem Säurebad können die n- Kontaktierungsschicht und die Metallisierungsschicht
elektrisch voneinander isoliert sein. Mit anderen Worten, falls Spuren des Materials der n-Kontaktierungsschicht und/oder der Metallisierungsschicht zuvor für eine
elektrische Verbindung der n-Kontaktierungsschicht und der Metallisierungsschicht geführt haben, werden durch das
Säurebad entfernt. Dadurch kann die Wahrscheinlichkeit für einen Kurzschluss reduziert werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird zwischen den Schritten e) und f) eine vierte
Isolationsschicht ganzflächig auf eine der Bodenfläche der n- leitenden Schicht abgewandten freiliegenden Außenfläche aufgebracht. Bevorzugt bedeckt die vierte Isolationsschicht eine der Halbleiterschichtenfolge abgewandte Deckfläche der n-Kontaktierungsschicht, die Seitenflanken der Bildpunkte sowie die der n-leitenden Halbleiterschicht abgewandte
Deckfläche der Metallisierungsschicht. Die vierte
Isolationsschicht kann mit der n-Kontaktierungsschicht in direktem Kontakt stehen. Es ist jedoch auch möglich, dass direkt auf der p-Kontaktierungsschicht eine weitere
Kontaktschicht, die beispielsweise ZnO und/oder Ti enthält, angeordnet ist und die vierte Isolationsschicht mit dieser Schicht in direktem Kontakt steht. Das Aufbringen der ersten, der zweiten, der dritten und/oder der vierten Isolationsschicht kann unter Verwendung eines Precursors erfolgen. Bei dem Precursor kann es sich
beispielsweise um ein Tetraethylorthosilicat (TEOS) und/oder um ein Silan handeln.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die vierte Isolationsschicht in und/oder vor Schritt f) an den Stellen, an denen sie über der p-Kontaktierungsschicht angeordnet ist teilweise entfernt. Das Entfernen kann direkt vor dem teilweisen Entfernen der Metallisierungsschicht und der ersten Isolationsschicht erfolgen, es ist jedoch auch möglich, dass das teilweise Entfernen in demselben
Verfahrensschritt durchgeführt wird.
Es wird ferner ein optoelektronisches Halbleiterbauteil angegeben. Das optoelektronische Halbleiterbauteil ist vorzugsweise mittels eines der hier beschriebenen Verfahren herstellbar, das heißt, sämtliche für das Verfahren
offenbarten Merkmale sind auch für das optoelektronische Halbleiterbauteil offenbart und umgekehrt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine
Halbleiterschichtenfolge mit einer Haupterstreckungsebene, welche eine n-leitende Halbleiterschicht, die einstückig ausgebildet ist, aufweist. Mit anderen Worten, die n-leitende Halbleiterschicht ist einfach zusammenhängend ausgebildet. Ferner umfasst die Halbleiterschichtenfolge eine aktive Zone und eine p-leitende Halbleiterschicht, die gemeinsam in eine Vielzahl von Bereichen unterteilt sind, die lateral
zueinander beabstandet sind. "Gemeinsam" kann hierbei und im Folgenden bedeuten, dass die p-leitende Halbleiterschicht und die aktive Zone im Rahmen der Herstellungstoleranzen gleiche oder geometrisch ähnliche laterale Ausdehnungen aufweisen und an einander zugewandten Oberflächen vollständig miteinander in direktem Kontakt stehen. Hierbei bildet jeder Bereich der p-leitenden Halbleiterschicht und der aktiven Zone zusammen mit der n-leitenden Halbleiterschicht genau einen Bildpunkt. Die p-leitende Halbleiterschicht und die aktive Zone sind dementsprechend mehrstückig ausgebildet. Die Bildpunkte sind lateral voneinander beabstandet auf der n-leitenden
Halbleiterschicht angeordnet und bevorzugt elektrisch
und/oder optisch voneinander getrennt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine n-
Kontaktierungsschicht , die elektrisch leitend ausgebildet ist und deren eine Bodenfläche an die n-leitende
Halbleiterschicht direkt angrenzt. Die n- Kontaktierungsschicht ist bevorzugt zur elektrischen
Kontaktierung der n-leitenden Halbleiterschicht vorgesehen. Ferner umfasst das optoelektronische Halbleiterbauteil eine p-Kontaktierungsschicht , die elektrisch leitend ausgebildet ist und deren eine Bodenfläche an die p-leitende
Halbleiterschicht angrenzt. Die n-Kontaktierungsschicht und die p-Kontaktierungsschicht sind voneinander elektrisch isoliert. Die p-Kontaktierungsschicht ist bevorzugt zur elektrischen Kontaktierung der p-leitenden Halbleiterschicht vorgesehen . Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine dritte
Isolationsschicht, die elektrisch isolierend ausgebildet ist und im Wesentlichen quer zur Haupterstreckungsrichtung der Halbleiterschichtenfolge verläuft. Die dritte
Isolationsschicht ist zwischen der p-leitenden
Halbleiterschicht und der n-Kontaktierungsschicht angeordnet und grenzt direkt an alle Seitenflächen der n- Kontaktierungsschicht und der p-leitenden Halbleiterschicht. Die dritte Isolationsschicht dient vornehmlich der Kapselung der p-leitenden Halbleiterschicht von der n-leitenden
Halbleiterschicht. Bevorzugt ist die dritte Isolationsschicht strahlungsundurchlässig ausgebildet .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils ist die n-Kontaktierungsschicht
zusammenhängend ausgebildet und umschließt die Bildpunkte rahmenartig. "Rahmenartig" heißt dabei nicht, dass die
Bildpunkte an vier rechteckig zueinander angeordneten
Seitenflächen umschlossen sein müssen. Die Bildpunkte können in Draufsicht beispielsweise auch dreieckig, vieleckig, oval oder rund ausgebildet sein und werden von der n- Kontaktierungsschicht entsprechend umschlossen. Mit anderen Worten, die n-Kontaktierungsschicht ist mehrfach
zusammenhängend ausgebildet, wobei sämtliche n- Kontaktierungsschichten der Bildpunkte miteinander elektrisch verbunden sind. In einer Aufsicht auf das optoelektronische Halbleiterbauteil von der Bodenfläche und/oder Deckfläche aus würde die n-Kontaktierungsschicht dann als Gitter oder als
Netz, wobei die Bildpunkte von einzelnen Maschen des Gitters oder des Netzes umschlossen sind, erscheinen. Dadurch dass die n-Kontaktierungsschicht zusammenhängend ausgebildet ist, wird eine einfache elektrische Kontaktierung der n-leitenden Halbleiterschicht ermöglicht. Beispielsweise ist die n- Kontaktierungsschicht am Rand des optoelektronischen
Halbleiterbauteils nach außen verlängert, wodurch eine einfache Kontaktierung ermöglicht wird. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils weist die Deckfläche der n-leitenden
Halbleiterschicht im Bereich der Bildpunkte einen größeren Abstand zur Bodenfläche der n-leitenden Halbleiterschicht auf als im Bereich der n-Kontaktierungsschicht . Mit anderen
Worten, die n-leitende Halbleiterschicht weist Gräben auf, in welchen sich die n-Kontaktierungsschicht befindet. Mit anderen Worten, die n-leitende Halbleiterschicht weist gedünnte Bereiche auf, an deren Deckfläche jeweils die n- Kontaktierungsschicht angeordnet ist, und ungedünnte
Bereiche, an deren Deckflächen jeweils die Bildpunkte
angeordnet sind. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine
Halbleiterschichtenfolge mit einer Haupterstreckungsebene, aufweisend eine n-leitende Halbleiterschicht, die einstückig ausgebildet ist, eine aktive Zone und eine p-leitende
Halbleiterschicht, die in eine Vielzahl von Bereichen
unterteilt sind, die lateral zueinander beabstandet sind, wobei jeder Bereich gemeinsam mit der n-leitenden
Halbleiterschicht genau einen Bildpunkt bildet, und eine n- Kontaktierungsschicht , die elektrisch leitend ausgebildet ist und deren eine Bodenfläche an die n-leitende
Halbleiterschicht angrenzt, eine p-Kontaktierungsschicht , die elektrisch leitend ausgebildet ist und deren eine Bodenfläche an die p-leitende Halbleiterschicht angrenzt, und eine dritte Isolationsschicht, die elektrisch isolierend ausgebildet ist und quer zur Haupterstreckungsrichtung der
Halbleiterschichtenfolge verläuft, wobei die dritte
Isolationsschicht zwischen der p-leitenden Halbleiterschicht und der n-Kontaktierungsschicht angeordnet ist und direkt an alle Seitenflächen der n-Kontaktierungsschicht und der p- leitenden Halbleiterschicht angrenzt, die n-
Kontaktierungsschicht zusammenhängend ausgebildet ist und die Bildpunkte rahmenartig umschließt und die Deckfläche der n- leitenden Halbleiterschicht im Bereich der Bildpunkte einen größeren Abstand zur Bodenfläche der n-leitenden
Halbleiterschicht aufweist als im Bereich der n- Kontaktierungsschicht . Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umschließt die dritte Isolationsschicht die Bildpunkte an allen lateralen Seitenflächen. Mit anderen Worten, die dritte Isolationsschicht dient zur elektrischen und/oder optischen Kapselung der Bildpunkte. Beispielsweise isoliert die dritte Isolationsschicht die Bildpunkte
elektrisch von der n-Kontaktierungsschicht .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine zweite
Isolationsschicht, die quer zur Haupterstreckungsebene der Halbleiterschichtenfolge verläuft und zwischen der dritten Isolationsschicht und der p-Kontaktierungsschicht angeordnet ist. Die zweite Isolationsschicht kann die p- Kontaktierungsschicht elektrisch an deren Seiten isolieren, während die dritte Isolationsschicht die p-leitende
Halbleiterschicht elektrisch und/oder optisch an deren Seiten isolieren kann.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine
Metallisierungsschicht, die entlang der senkrechten Richtung zur Haupterstreckungsebene beabstandet zur n-
Kontaktierungsschicht und zur p-Kontaktierungsschicht auf den der n-leitenden Halbleiterschicht abgewandten Deckflächen der zweiten und/oder dritten Isolationsschicht angeordnet ist. Die Metallisierungsschicht ist im Betrieb des
optoelektronischen Halbleiterbauteils nicht elektrisch angeschlossen. Die Metallisierungsschicht besteht bevorzugt aus dem gleichen Material wie die n-Kontaktierungsschicht .
In einer Aufsicht aus der der Bodenfläche abgewandten Seite der n-leitenden Halbleiterschicht ergibt sich dann eine durchgehende Metallisierungsschicht, welche aus der p-
Kontaktierungsschicht , der n-Kontaktierungsschicht und der Metallisierungsschicht gebildet ist. Die p-
Kontaktierungsschicht , die n-Kontaktierungsschicht und die Metallisierungsschicht sind jedoch voneinander elektrisch isoliert. Dies kann durch einen unterschiedlichen Abstand dieser drei Schichten zur n-leitenden Halbleiterschicht realisiert werden. Mit anderen Worten, entlang der Hauptebene der Halbleiterschichtenfolge ist stets eine elektrisch leitende Schicht angeordnet, wobei es möglich ist, dass die elektrisch leitende Schicht nicht in einer Ebene liegt.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils umfasst dieses eine vierte
Isolationsschicht, welche die Bildpunkte an ihren der p- Kontaktierungsschicht abgewandten Seitenflanken vollständig umgibt und direkt an die n-Kontaktierungsschicht, die
Metallisierungsschicht und die dritte Isolationsschicht angrenzt. Die vierte Isolationsschicht dient zum Beispiel der elektrischen Isolation des optoelektronischen
Halbleiterbauteils nach außen und kann das optoelektronische Halbleiterbauteil vor Kurzschlüssen schützen. Insbesondere wird bei der vierten Isolationsschicht die Idee verfolgt, die n-Kontaktierungsschicht nach außen hin elektrisch zu isolieren. Es ist dementsprechend möglich, dass die n- Kontaktierungsschicht nur an den das optoelektronische
Halbleiterbauteil lateral abschließenden Seitenflächen kontaktiert werden kann.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils ist auf einer der n-leitenden
Halbleiterschicht abgewandten Deckfläche der p- Kontaktierungsschicht eine erste Isolationsschicht
angeordnet, welche die der Halbleiterschichtenfolge
abgewandte Deckfläche der p-Kontaktierungsschicht dermaßen bedeckt, dass ein Großteil der p-Kontaktierungsschicht frei von der ersten Isolationsschicht bleibt. Beispielsweise können maximal 20 %, bevorzugt maximal 10 %, der Deckfläche der p-Kontaktierungsschicht von der ersten Isolationsschicht bedeckt sein. Hierdurch wird eine elektrische Kontaktierung der p-Kontaktierungsschicht ermöglicht. Beispielsweise kann das fertige Halbleiterbauteil auf einen Silizium-Träger aufgebracht werden, der einzelne Transistoren zur Ansteuerung beinhaltet. Die erste Isolationsschicht kann mit der p-
Kontaktierungsschicht und der zweiten Isolationsschicht in direktem Kontakt stehen.
Die erste Isolationsschicht kann hierbei rahmenartig auf der p-Kontaktierungsschicht aufgebracht sein. Die erste
Isolationsschicht kann im Rahmen der Herstellungstoleranzen symmetrisch ausgebildet sein. Beispielsweise wurde die rahmenartige Ausbildung der ersten Isolationsschicht mit einer Fotolithografie-Technik erzielt. "Im Rahmen der
Herstellungstoleranz" kann dann die Genauigkeit der
Fotolithografie-Technik angeben und kann beispielsweise im Bereich von 2 ym liegen. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils weisen die zweite und die dritte
Isolationsschicht an ihren der n-leitenden Halbleiterschicht und der p-Kontaktierungsschicht abgewandten Ecken und/oder Kanten Spuren eines Materialabtrags auf. Diese Spuren eines Materialabtrags können durch das gerichtete Abtragen der zweiten beziehungsweise der dritten Isolationsschicht während des Herstellungsverfahrens bedingt sein. Die Kanten der jeweiligen Schicht sind die Stellen, an denen die quer zur Haupterstreckungsebene verlaufenden Seitenflächen der
jeweiligen Schicht auf die im Rahmen der
Herstellungstoleranzen parallel zur Haupterstreckungsebene verlaufende Deckfläche der Schicht treffen. Die Ecken sind die Stellen, an denen zwei Kanten aufeinander treffen.
Beispielsweise können die Ecken und/oder Kanten durch den Materialabtrag abgeflacht und/oder abgerundet sein. Es ist insbesondere möglich, dass die Ecken und/oder Kanten der dritten Isolationsschicht dermaßen abgetragen wurden, dass die zweite Isolationsschicht an ihren Ecken und/oder Kanten teilweise freigelegt ist. Das Verfahren zur Herstellung der zweiten und/oder der dritten Isolationsschicht ist
dementsprechend an dem fertigen optoelektronischen
Halbleiterbauteil nachweisbar. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils weisen die Bildpunkte im Rahmen der
Herstellungstoleranzen gleiche geometrische Ausdehnungen entlang der Haupterstreckungsebene auf. Mit anderen Worten, die geometrischen Abmessungen der Bereiche der aktiven Zone der Bildpunkte entlang der Haupterstreckungsebene
unterscheiden sich jeweils um maximal 10 %, bevorzugt maximal 5 %. Dies ermöglicht es mitunter, die Bildpunkte als
Anzeigevorrichtung zu verwenden. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterbauteils beträgt die laterale geometrische
Ausdehnung der n-Kontaktierungsschicht entlang einer
gedachten Verbindungslinie zwischen den Mittelpunkten zweier benachbarter Bildpunkte maximal 5 ym. Unter "Mittelpunkt eines Bildpunktes" kann hierbei und im Folgenden der Punkt auf der Deckfläche der p-leitenden Halbleiterschicht gemeint sein, der in sämtlichen lateralen Richtungen den größten Abstand zu der den Bildpunkt umgebenden zweiten
Isolationsschicht und/oder zur n-Kontaktierungsschicht aufweist. Die n-Kontaktierungsschicht ist dementsprechend sehr schmal ausgebildet, wodurch eine große
Strahlungsdurchtrittsfläche gewährleistet wird. Diese schmale Ausbildung der n-Kontaktierungsschicht ist insbesondere durch die selbstj ustierte Maske des Verfahrens möglich. Die Größe der Strahlungsdurchtrittsfläche eines Bildpunkts ist hierbei im Wesentlichen durch die laterale Ausdehnung der aktiven Zone des Bildpunkts gegeben.
Gemäß zumindest einer Ausführungsform des Halbleiterbauteils beträgt der laterale Abstand zweier benachbarter Bildpunkte entlang einer gedachten Verbindungslinie zwischen den
Mittelpunkten dieser benachbarten Bildpunkte maximal 12 ym. Bevorzugt kann der laterale Abstand der Bildpunkte maximal 10 ym betragen. Mit anderen Worten, die Bildpunkte können sehr klein ausgebildet sein, wobei die gesamte
Strahlungsdurchtrittsfläche des optoelektronischen
Halbleiterbauteils, das heißt die Fläche, welche aus den Strahlungsdurchtrittsflächen sämtlicher Bildpunkte gebildet ist, nur unwesentlich kleiner als die Gesamtfläche des optoelektronischen Halbleiterbauteils entlang der
Haupterstreckungsebene sein kann. Mit anderen Worten, die n- Kontaktierungsschicht ist entlang der Haupterstreckungsebene sehr klein ausgebildet im Vergleich zur Größe der Bildpunkte entlang der Haupterstreckungsebene. Im Folgenden werden das hier beschriebene Verfahren sowie das hier beschriebene optoelektronische Halbleiterbauteil anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert . Die Figur 1 zeigt ein Ausführungsbeispiel des hier
beschriebenen Verfahrens anhand schematischer
Schnittdarstellungen .
Die Figur 2 zeigt eine schematische Darstellung eines
Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterbauteils .
Die Figur 3 zeigt eine Lichtmikroskop-Aufnahme eines
Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterbauteils.
Die Figur 4 zeigt eine Aufnahme mit einem
Rasterelektronenmikroskop eines
Ausführungsbeispiels eines hier beschriebenen optoelektronischen Halbleiterbauteils.
Gleiche, gleichartige oder gleich wirkendende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren
Verständnis übertrieben groß dargestellt sein. Anhand der schematischen Schnittdarstellung der Figur 1A ist ein erster Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterbauteils näher erläutert. Zunächst wird die
Halbleiterschichtenfolge 11, 12, 13, mit der n-leitenden
Halbleiterschicht 11 mit der Bodenfläche 11c, bereitgestellt.
Auf der Deckfläche IIa sind die aktive Zone 13 und die p- leitende Halbleiterschicht 12 aufgebracht. Ferner wird auf die Halbleiterschichtenfolge 11, 12, 13 die erste
Schichtenfolge 22, 31, welche die p-Kontaktierungsschicht 22 und die erste Isolationsschicht 31 umfasst, ganzflächig aufgebracht . Anhand der schematischen Schnittdarstellung der Figur 1B ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterbauteils näher erläutert. Die erste Schichtenfolge 22, 31 wird teilweise entfernt. Hierdurch wird die erste Schichtenfolge 22, 31 in eine Vielzahl von Bereichen 61, 62 unterteilt, die lateral beabstandet zueinander auf einer der n-leitenden Halbleiterschicht 11 abgewandten Deckfläche 12a der p-leitenden Halbleiterschicht 12 angeordnet sind. Die Bereiche 61, 62 sind räumlich voneinander getrennt. Mit anderen Worten, die Bereiche 61, 62 sind nicht miteinander verbunden .
Gemäß der schematischen Schnittdarstellung der Figur IC ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterbauteils näher erläutert. Auf einer der Bodenfläche 11c der n-leitenden Halbleiterschicht 11 abgewandten
freiliegenden Außenfläche wird nun ganzflächig die zweite Isolationsschicht 32 aufgebracht, die in direktem Kontakt mit der p-leitenden Halbleiterschicht 12, der ersten
Isolationsschicht 31 und der p-Kontaktierungsschicht 22 steht. Insbesondere bedeckt die zweite Isolationsschicht 32 die Seitenflanken 6b der Bereiche 61, 62 der ersten
Schichtenfolge 22, 31.
Die Figur 1D beschreibt einen weiteren Verfahrensschritt eines hier beschriebenen Verfahrens. Die zweite
Isolationsschicht 32 wird teilweise entfernt, sodass
anschließend die zweite Isolationsschicht 32 im Wesentlichen quer zur Haupterstreckungsebene der Halbleiterschichtenfolge 11, 12, 13 verläuft. Die zweite Isolationsschicht bedeckt dann nur noch die Seitenflanken 6b der Bereiche 61, 62 der ersten Schichtenfolge 22, 31 vollständig. Hierbei ist es möglich, dass die zweite Isolationsschicht 32 Spuren von einem Materialabtrag 4 aufweist. Diese Spuren eines
Materialabtrags 4 können auch auf der der n-leitenden
Halbleiterschicht 11 abgewandten Deckfläche 31a ersten
Isolationsschicht 31 vorhanden sein. Die Spuren des
Materialabtrags 4 sind durch das gerichtete Ätzverfahren, welches zum teilweisen Entfernen der zweiten
Isolationsschicht 32 verwendet wurde, bedingt. Beispielsweise können die Spuren des Materialabtrags zu einer Abflachung beziehungsweise einem Abrunden der Ecken und/oder Kanten 32e der zweiten Isolationsschicht 32 führen.
In einem weiteren Verfahrensschritt, Figur IE, werden die p- leitende Halbleiterschicht 12, die aktive Zone 13 sowie die n-leitende Halbleiterschicht 11 teilweise entfernt. Das teilweise Entfernen erfolgt beispielsweise mit einem
Ätzverfahren, wobei die erste Isolationsschicht 31 und die zweite Isolationsschicht 32 als Maske für das Ätzverfahren dienen .
Wie in Figur IE dargestellt, sind die p-leitende
Halbleiterschicht 12 und die aktive Zone 13 nach dem
teilweisen Entfernen in eine Vielzahl von Bereichen
unterteilt, die Bildpunkte 71, 72 bilden.
Die n-leitende Halbleiterschicht 11 ist nach dem teilweisen Entfernen weiterhin einstückig ausgebildet. Die n-leitende Halbleiterschicht 11 weist nun jedoch Gräben 111 auf, an welchen die n-leitende Halbleiterschicht 11 ausgedünnt ist. Die Deckfläche IIa der n-leitenden Halbleiterschicht 11 weist in den ausgedünnten Bereichen 111 einen geringeren Abstand zu der Bodenfläche 11c der n-leitenden Halbleiterschicht 11 auf als in den Bereichen der Bildpunkte 71, 72. Mit anderen
Worten, die Deckfläche IIa der n-leitenden Halbleiterschicht 11 weist im Bereich der Bildpunkte 71, 72 einen größeren Abstand zur Bodenfläche 11c der n-leitenden Halbleiterschicht 11 auf als in den Bereichen der Gräben 111. In den Bereichen der Gräben 111 sind keine Bildpunkte 71, 72 vorhanden und umgekehrt .
Anhand der schematischen Schnittdarstellung der Figur 1F ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterbauteils näher erläutert. Bei diesem
Verfahrensschritt wird eine dritte Isolationsschicht 33 aufgebracht. Hierzu wird, wie bei dem Verfahrensschritt in der Figur IC, zunächst die dritte Isolationsschicht 33 ganzflächig auf einer der Bodenfläche der n-leitenden
Halbleiterschicht 11 abgewandten freiliegenden Außenfläche aufgebracht. Anschließend wird die dritte Isolationsschicht 33 teilweise entfernt, wobei auch hier Spuren eines
Materialabtrags 4 an den Ecken und/oder Kanten 33e der dritten Isolationsschicht 33 zurückbleiben können. Die dritte Isolationsschicht 33 verläuft anschließend quer zur
Haupterstreckungsebene der Halbleiterschichtenfolge 11, 12, 13. Die dritte Isolationsschicht 33 kann in direktem Kontakt mit der n-leitenden Halbleiterschicht 11, der p-leitenden Halbleiterschicht 12, der n-Kontaktierungsschicht 22 sowie der zweiten Isolationsschicht 32 stehen.
Gemäß der schematischen Schnittdarstellung der Figur IG ist ein weiterer Verfahrensschritt zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterbauteils näher erläutert. In diesem Verfahrensschritt werden eine n- Kontaktierungsschicht 21 und eine Metallisierungsschicht 23 aufgebracht, wobei die n-Kontaktierungsschicht 21 und die Metallisierungsschicht 23 entlang der Haupterstreckungsebene der Halbleiterschichtenfolge 11, 12, 13 verlaufen. An den der p-Kontaktierungsschicht 22 abgewandten Seitenflanken 7b der Bildpunkte 71, 72 können sich Spuren des Materials 5 der n- Kontaktierungsschicht 21 und/oder der Metallisierungsschicht 23 befinden. Diese Spuren besagten Materials 5 können in einem nachfolgenden Verfahrensschritt, beispielsweise mit einem Säurebad, entfernt werden. Die n-Kontaktierungsschicht 21 steht in direktem Kontakt mit der n-leitenden
Halbleiterschicht 11. Die Metallisierungsschicht 23 ist von der n-Kontaktierungsschicht 21 und der p- Kontaktierungsschicht 22 elektrisch isoliert. Die
Metallisierungsschicht 23 ist im Betrieb des
optoelektronischen Halbleiterbauteils nicht elektrisch angeschlossen . Anhand der schematischen Schnittdarstellung der Figur 1H ist ein weiterer Verfahrensschritt eines hier beschriebenen
Verfahrens zur Herstellung eines optoelektronischen
Halbleiterbauteils näher erläutert. In diesem
Verfahrensschritt wird ganzflächig eine vierte
Isolationsschicht 34 auf den der Bodenfläche 11c der n- leitenden Halbleiterschicht 11 abgewandten Außenflächen aufgebracht. Die vierte Isolationsschicht 34 überdeckt dann die n-Kontaktierungsschicht 21, die dritte Isolationsschicht 33 und die Metallisierungsschicht 23 vollständig. Die vierte Isolationsschicht 34 ist insbesondere dafür vorgesehen, die n-Kontaktierungsschicht 21 elektrisch nach außen hin zu isolieren . Anhand der schematischen Schnittdarstellung der Figur II ist ein weiterer Verfahrensschritt eines Verfahrens zur
Herstellung eines optoelektronischen Halbleiterbauteils näher erläutert. In diesem Verfahrensschritt werden die vierte Isolationsschicht 34, die erste Isolationsschicht 31 und die Metallisierungsschicht 23 teilweise entfernt, sodass die p- Kontaktierungsschicht 22 anschließend von außen frei
zugänglich ist. Es verbleiben Teile der ersten
Isolationsschicht 31 an den Bildpunkten 71, 72, welche die p- Kontaktierungsschicht 22 rahmenartig umschließen. Die erste Isolationsschicht 31 bedeckt nun höchstens 10 %, bevorzugt höchstens 5 %, der p-Kontaktierungsschicht 22. Ebenso
verbleiben Teile der Metallisierungsschicht 23 an den
Bildpunkten 71, 72, welche beabstandet zu der
Halbleiterschichtenfolge 11, 12, 13 auf den Deckflächen der ersten 31a, der zweiten 32a und/oder der dritten
Isolationsschicht 33a angeordnet sind. Die Bildpunkte 71, 72 sind dann durch den Graben 111
voneinander getrennt. Es ist insbesondere möglich, dass die n-Kontaktierungsschicht 21 reflektierend und/oder die dritte Isolationsschicht 33 strahlungsundurchlässig ausgebildet sind, sodass die Bildpunkte 71, 72 optisch voneinander getrennt sind. Ferner ermöglicht der Graben 111 eine optimale elektrische und/oder optische Trennung der Bildpunkte 71, 72.
Gemäß der schematischen Schnittdarstellung der Figur 2 ist ein Ausführungsbeispiel eines hier beschriebenen
optoelektronischen Halbleiterbauteils näher erläutert. Das optoelektronische Halbleiterbauteil umfasst eine
Halbleiterschichtenfolge 11, 12, 13 mit einer n-leitenden Halbleiterschicht 11, einer aktiven Zone 13 und einer p- leitenden Halbleiterschicht 12. Ferner umfasst das
optoelektronische Halbleiterbauteil eine n- Kontaktierungsschicht 21, die mit der n-leitenden
Halbleiterschicht 11 in direktem Kontakt steht und elektrisch leitend ausgebildet ist, sowie eine p-Kontaktierungsschicht 22, die direkt an die p-leitende Halbleiterschicht 12
angrenzt und ebenfalls elektrisch leitend ausgebildet ist. Das optoelektronische Halbleiterbauteil umfasst zudem eine erste Isolationsschicht 31, eine zweite Isolationsschicht 32, eine dritte Isolationsschicht 33 und eine vierte
Isolationsschicht 34. Die dritte Isolationsschicht 33 ist zwischen der p-leitenden Halbleiterschicht 12 und der n- Kontaktierungsschicht 21 angeordnet und verläuft quer zur Haupterstreckungsebene des optoelektronischen
Halbleiterbauteils. Die dritte Isolationsschicht 33 grenzt direkt an alle Seitenflächen der n-Kontaktierungsschicht 21 und der p-leitenden Halbleiterschicht 12. Die dritte
Isolationsschicht 33 kann die p-leitende Halbleiterschicht 12 von der n-Kontaktierungsschicht 21 elektrisch und/oder optisch isolieren.
Die Breite der n-Kontaktierungsschicht , das heißt ihre
Ausdehnung entlang einer gedachten Verbindungslinie zwischen den Mittelpunkten zweier benachbarter Bildpunkte, kann hierbei in einem Bereich von wenigstens 2 ym bis höchstens 10 ym liegen. Ferner kann der laterale Abstand zweier
benachbarter Bildpunkte entlang einer gedachten
Verbindungslinie zwischen den Mittelpunkten dieser
benachbarten Bildpunkte in einem Bereich von wenigstens 5 ym bis höchstens 20 ym liegen.
Die zweite 32 und die dritte Isolationsschicht 33 verlaufen jeweils quer zur Haupterstreckungsebene der
Halbleiterschichtenfolge 11, 12, 13. Mit anderen Worten, die zweite und die dritte Isolationsschicht 32, 33 sind jeweils an den Seitenflanken 7b der Bildpunkte 71, 72 angeordnet. Ferner umfasst das optoelektronische Halbleiterbauteil eine Metallisierungsschicht, die auf der zweiten 32 und dritten Isolationsschicht 33 angeordnet ist. Die
Metallisierungsschicht 23 ist elektrisch nicht mit der
Halbleiterschichtenfolge 11, 12, 13, der n- Kontaktierungsschicht 21 und/oder der p-Kontaktierungsschicht 22 verbunden.
Das optoelektronische Halbleiterbauteil kann zudem einen Aufwachsträger 7 umfassen. Der Aufwachsträger 7 kann
beispielsweise mit Saphir oder einem anderen Material, welches sich zum Aufwachsen von Halbleiterschichtenfolgen 11, 12, 13 eignet, gebildet sein. Es ist jedoch auch möglich, wie beispielsweise in Figur 1H gezeigt, dass das optoelektronische Halbleiterbauteil keinen Träger 7 umfasst. Bevorzugt ist der Aufwachsträger 7 aus einem Material
gebildet, das strahlungsdurchlässig für die von der aktiven Zone emittierte elektromagnetische Strahlung ausgebildet ist. Bevorzugt strahlt das optoelektronische Halbleiterbauteil dann in Richtung des Aufwachsträgers 7 ab.
Ferner weisen die zweite Isolationsschicht 32 und/oder die dritte Isolationsschicht 33 zumindest stellenweise Spuren eines Materialabtrags 4 auf. Bei den Spuren des
Materialabtrags 4 handelt es sich vorliegend um Abflachungen beziehungsweise Abrundungen der Ecken und/oder Kanten 32e, 33e der zweiten Isolationsschicht 32 und/oder der dritten Isolationsschicht 33.
Anhand der Lichtmikroskop-Aufnahme der Figur 3 ist ein weiteres Ausführungsbeispiel eines hier beschriebenen
optoelektronischen Halbleiterbauteils näher erläutert. Die Aufsicht erfolgt von der der Bodenfläche 11c abgewandten Seite des optoelektronischen Halbleiterbauteils. Das
optoelektronische Halbleiterbauteil umfasst eine Vielzahl von Bildpunkten 71, 72, die lateral zueinander beabstandet angeordnet sind. Die Bildpunkte werden rahmenartig von der n- Kontaktierungsschicht 21 umschlossen. Die n- Kontaktierungsschicht 21 ist mehrfach zusammenhängend
ausgeführt und kann die Form eines Gitters annehmen, welches die Bildpunkte 71, 72 umschließt. An den lateralen
Außenflächen 21e des optoelektronischen Halbleiterbauteils kann die n-Kontaktierungsschicht 21 elektrisch kontaktiert werden.
Ferner sind geschlossene Bildpunkte 8 dargestellt. Bei diesen geschlossenen Bildpunkten 8 wurden die erste Isolationsschicht 31, die Metallisierungsschicht 23 und die vierte Isolationsschicht 34 nicht teilweise entfernt. Die geschlossenen Bildpunkte 8 sind somit noch nicht geöffnet worden und die p-Kontaktierungsschicht 22 der geschlossenen Bildpunkte 8 ist nicht frei zugänglich.
Gemäß der Rasterelektronenmikroskop-Aufnahme der Figur 4 ist ein weiteres Ausführungsbeispiel eines hier beschriebenen optoelektronischen Halbleiterbauteils näher erläutert. Das optoelektronische Halbleiterbauteil weist Gräben 111 auf.
Zwischen den Gräben und der p-Kontaktierungsschicht 22 sind die zweite, dritte und vierte Isolationsschicht 32, 33, 34 angeordnet. In den Gräben befindet sich die n- Kontaktierungsschicht 21, die einen Bildpunkt 71, 72
rahmenartig umgibt.
Die rahmenartige und einstückige Ausführungsform der n- Kontaktierungsschicht 21 ermöglicht eine einfach ausgebildete Kontaktierung der n-leitenden Halbleiterschicht 11.
Insbesondere wird dadurch, dass die n-Kontaktierungsschicht 21 nicht auf der Bodenfläche 11c, sondern auf der Deckfläche IIa der n-leitenden Halbleiterschicht 11 angeordnet ist, ermöglicht, dass die gesamte Strahlungsdurchtrittsfläche des optoelektronischen Halbleiterbauteils im Wesentlichen nicht verkleinert wird. Die n-Kontaktierungsschicht 21 kann durch die selbstj ustierte Ätzung des Grabens 111 besonders schmal ausgebildet werden, da die Ungenauigkeiten einer Justage durch beispielsweise eine Fototechnik entfallen. Für die elektrische Isolierung der n-Kontaktierungsschicht 21 von der p-Kontaktierungsschicht 22 werden die erste, zweite, dritte und vierte Isolationsschicht 31, 32, 33, 34 abgeschieden. Zudem wird durch die Einführung des metallisierten Grabens 111 das optische Übersprechen zwischen den Bildpunkten 71, 72 verhindert, wodurch das Kontrastverhältnis verbessert wird und eine gleichmäßige Stromverteilung erzielt wird. Dies ermöglicht insbesondere eine homogene Leuchtdichteverteilung über das gesamte optoelektronische Halbleiterbauteil.
Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 10 2014 101 896.6, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterbauteils mit einer Vielzahl von Bildpunkten (71, 72), umfassend die folgenden Schritte:
a) Bereitstellen einer Halbleiterschichtenfolge (11, 12, 13) mit einer Haupterstreckungsebene, mit
- einer n-leitenden Halbleiterschicht (11) mit einer Bodenfläche (11c),
- einer aktiven Zone (13) auf einer der Bodenfläche
(11c) abgewandten Deckfläche (IIa) der n-leitenden
Halbleiterschicht (11) und
- einer p-leitenden Halbleiterschicht (12), die auf einer der n-leitenden Halbleiterschicht (11) abgewandten Seite der aktiven Zone (13) angeordnet ist,
b) Aufbringen einer ersten Schichtenfolge (22, 31), umfassend eine p-Kontaktierungsschicht (22) und eine erste
Isolationsschicht (31), wobei die erste Schichtenfolge (22, 31) in eine Vielzahl von Bereichen (61, 62) unterteilt wird, die lateral beabstandet zueinander auf einer der n-leitenden Halbleiterschicht (11) abgewandten Deckfläche (12a) der p- leitenden Halbleiterschicht (12) angeordnet sind,
c) Aufbringen einer zweiten Isolationsschicht (32), die quer zur Haupterstreckungsebene verläuft und alle Seitenflanken (6b) der ersten Schichtenfolge zumindest stellenweise
bedeckt,
d) teilweises Entfernen der p-leitenden Halbleiterschicht (12) und der aktiven Zone (13), derart dass die n-leitende Halbleiterschicht (11) stellenweise freigelegt ist und die p- leitende Halbleiterschicht (12) und die aktive Zone (13) in einzelne Bereiche (71, 72) aufgeteilt werden, die lateral zueinander beabstandet sind, wobei jeder der Bereiche einen Teil der p-leitenden Halbleiterschicht (12) und einen Teil der aktiven Zone (13) umfasst,
e) Aufbringen einer n-Kontaktierungsschicht (21) und einer Metallisierungsschicht (23) , derart dass die n- Kontaktierungsschicht (21) und die Metallisierungsschicht (23) jeweils entlang der Haupterstreckungsebene der
Halbleiterschichtenfolge (11, 12, 13) verlaufen,
f) teilweises Entfernen der Metallisierungsschicht (23) und der ersten Isolationsschicht (31), derart dass die p- Kontaktierungsschicht (22) zumindest stellenweise freigelegt ist .
2. Verfahren nach dem vorherigen Anspruch,
wobei die erste Isolationsschicht (31) und die zweite
Isolationsschicht (32) als Maske für das teilweise Entfernen der p-leitenden Halbleiterschicht (12) und der aktiven Zone (13) in Schritt d) dienen.
3. Verfahren nach dem vorherigen Anspruch,
wobei das teilweise Entfernen der p-leitenden
Halbleiterschicht (12) und der aktiven Zone (13) mit einem Ätzverfahren erfolgt.
4. Verfahren nach einem der vorherigen Ansprüche,
wobei in Schritt d) zusätzlich die n-leitende
Halbleiterschicht (11) stellenweise entfernt wird, so dass die n-leitende Halbleiterschicht (11) anschließend gedünnte Bereiche (111) aufweist, in denen der Abstand von der
Deckfläche (IIa) zur Bodenfläche (11c) der n-leitenden
Halbleiterschicht (11) geringer ist als in anderen,
ungedünnten Bereichen der n-leitenden Halbleiterschicht (11).
5. Verfahren nach einem der vorherigen Ansprüche,
wobei die erste Schichtenfolge (22, 31) mit den folgenden Verfahrensschritten hergestellt wird:
- ganzflächiges Aufbringen der p-Kontaktierungsschicht (22) auf der Deckfläche (12a) der p-leitenden Halbleiterschicht (12) ,
- ganzflächiges Aufbringen der ersten Isolationsschicht (31) auf einer der n-leitenden Halbleiterschicht (11) abgewandten Seite der p-Kontaktierungsschicht (12),
- teilweises Entfernen der ersten Isolationsschicht (31),
- teilweises Entfernen der p-Kontaktierungsschicht (22), wobei die erste Isolationsschicht (31) als Maske dient.
6. Verfahren nach einem der vorherigen Ansprüche,
wobei zwischen Schritt d) und e) folgende Verfahrensschritte erfolgen :
Aufbringen einer dritten Isolationsschicht (31), die quer zur Haupterstreckungsebene verläuft und in direktem Kontakt mit der zweiten Isolationsschicht (32) und der p-leitenden
Halbleiterschicht (12) steht.
7. Verfahren nach einem der vorherigen Ansprüche,
wobei die Herstellung der zweiten Isolationsschicht (32) und/oder der dritten Isolationsschicht (33) mit den folgenden Verfahrensschritten erfolgt:
- ganzflächiges Aufbringen der zweiten Isolationsschicht (32) und/oder der dritten Isolationsschicht (33) auf einer der Bodenfläche (11c) der n-leitenden Halbleiterschicht (11) abgewandten freiliegenden Außenfläche,
- teilweises Entfernen der zweiten Isolationsschicht (32) und/oder der dritten Isolationsschicht (33), so dass die zweite Isolationsschicht (32) und/oder die dritte Isolationsschicht (33) im Wesentlichen quer oder quer zur Haupterstreckungsebene der Halbleiterschichtenfolge (11, 12, 13) verläuft.
8. Verfahren nach dem vorherigen Anspruch,
wobei das teilweise Entfernen mit einem gerichteten
Trockenätzverfahren erfolgt.
9. Verfahren nach einem der vorherigen Ansprüche,
wobei das optoelektronische Halbleiterbauteil zwischen
Schritt e) und f) für eine vorgebbare Zeitspanne in ein
Säurebad getaucht wird, welches auf den der p-
Kontaktierungsschicht (22) abgewandten Seitenflanken (7b) der Bildpunkte (71,72) befindliche Spuren (5) des Materials der n-Kontaktierungsschicht (21) und/oder der
Metallisierungsschicht (23) entfernt.
10. Verfahren nach einem der vorherigen Ansprüche,
wobei zwischen Schritt e) und f) eine vierte
Isolationsschicht (34) ganzflächig auf einer der Bodenfläche (11c) der n-leitenden Halbleiterschicht (11) abgewandten freiliegenden Außenfläche aufgebracht wird.
11. Optoelektronisches Halbleiterbauteil, umfassend
- eine Halbleiterschichtenfolge (11, 12, 13) mit einer
Haupterstreckungsebene, aufweisend
- eine n-leitenden Halbleiterschicht (11), die einstückig ausgebildet ist,
- eine aktive Zone (13) und eine p-leitende Halbleiterschicht (12), die in eine Vielzahl von Bereichen unterteilt sind, die lateral zueinander beabstandet sind, wobei jeder Bereich gemeinsam mit der n-leitenden Halbleiterschicht (11) genau einen Bildpunkt (71, 72) bildet, und - eine n-Kontaktierungsschicht (21), die elektrisch leitend ausgebildet ist und deren eine Bodenfläche (21c) an die
Deckfläche (IIa) der n-leitenden Halbleiterschicht (11) angrenzt,
- eine p-Kontaktierungsschicht , die elektrisch leitend ausgebildet ist und deren eine Bodenfläche (22c) an die
Deckfläche (12a) der p-leitenden Halbleiterschicht (12) angrenzt, und
- eine dritte Isolationsschicht (33) , die elektrisch
isolierend ausgebildet ist und im Wesentlichen quer oder quer zur Haupterstreckungsrichtung der Halbleiterschichtenfolge (11, 12, 13) verläuft,
wobei
- die dritte Isolationsschicht (33) zwischen der p-leitenden Halbleiterschicht (12) und der n-Kontaktierungsschicht (21) angeordnet ist und direkt an alle Seitenflächen (21b) der n- Kontaktierungsschicht (21) und an alle Seitenflächen (22b) der p-leitenden Halbleiterschicht (12) grenzt,
- die n-Kontaktierungsschicht (21) zusammenhängend
ausgebildet ist und die Bildpunkte (71, 72) rahmenartig umschließt, und
- die Deckfläche (IIa) der n-leitenden Halbleiterschicht (11) im Bereich der Bildpunkte (71, 72) einen größeren Abstand zur Bodenfläche (11c) der n-leitenden Halbleiterschicht (11) aufweist als im Bereich der n-Kontaktierungsschicht (21) .
12. Optoelektronisches Halbleiterbauteil nach dem vorherigen Anspruch,
bei dem die Bildpunkte (71, 72) durch die dritte
Isolationsschicht (33) an allen lateralen liegenden
Seitenflanken (7b) umschlossen werden.
13. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
mit einer zweiten Isolationsschicht (32), die quer zur
Haupterstreckungsebene der Halbleiterschichtenfolge (11, 12, 13) verläuft und zwischen der dritten Isolationsschicht (33) und der p-Kontaktierungsschicht (22) angeordnet ist.
14. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
mit einer Metallisierungsschicht (23) , die entlang der senkrechten Richtung zur Haupterstreckungsebene beabstandet zur n-Kontaktierungsschicht (21) und zur p- Kontaktierungsschicht (22) auf den der n-leitenden
Halbleiterschicht (11) abgewandten Deckflächen (32a, 32b) der zweiten und dritten Isolationsschicht (32, 33) angeordnet ist und reflektierend ausgebildet ist.
15. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
mit einer vierten Isolationsschicht (34), die die Bildpunkte (71, 72) an ihren der p-Kontaktierungsschicht (22)
abgewandten Seitenflanken (7b) vollständig umgibt und direkt an die n-Kontaktierungsschicht (21), die
Metallisierungsschicht (23) und die dritte Isolationsschicht (33) angrenzt.
16. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem auf einer der Deckfläche (12a) der p- Kontaktierungsschicht (12) eine erste Isolationsschicht (31) angeordnet ist, die direkt an die zweite Isolationsschicht (32) angrenzt und maximal 10 % der Deckfläche (12a) bedeckt.
17. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem die zweite und die dritte Isolationsschicht (32, 33) an ihren der n-leitenden Halbleiterschicht (11) und der p- Kontaktierungsschicht (22) abgewandten Ecken und Kanten (32b, 33b) Spuren eines Materialabtrags (4) aufweisen.
18. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem die Bildpunkte (71, 72) im Rahmen der
Herstellungstoleranzen gleiche geometrische Abmessungen aufweisen .
19. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem die geometrische Ausdehnung der n- Kontaktierungsschicht (21) entlang einer gedachten
Verbindungslinie zwischen den Mittelpunkten zweier
benachbarter Bildpunkte maximal 5 ym beträgt.
20. Optoelektronisches Halbleiterbauteil nach einem der vorherigen Ansprüche,
bei dem der laterale Abstand zweier benachbarter Bildpunkte (71, 72) entlang einer gedachten Verbindungslinie zwischen den Mittelpunkten dieser benachbarten Bildpunkte (71, 72) maximal 12 ym beträgt.
PCT/EP2015/051608 2014-02-14 2015-01-27 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil WO2015121062A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/118,886 US9685591B2 (en) 2014-02-14 2015-01-27 Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
DE112015000814.4T DE112015000814A5 (de) 2014-02-14 2015-01-27 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
JP2016551750A JP6345261B2 (ja) 2014-02-14 2015-01-27 オプトエレクトロニクス半導体部品を製造するための方法およびオプトエレクトロニクス半導体部品
CN201580008703.1A CN105993075B (zh) 2014-02-14 2015-01-27 用于制造光电子半导体组件的方法以及光电子半导体组件
KR1020167023748A KR102305162B1 (ko) 2014-02-14 2015-01-27 광전 반도체 소자를 제조하기 위한 방법 및 광전 반도체 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014101896.6 2014-02-14
DE102014101896.6A DE102014101896A1 (de) 2014-02-14 2014-02-14 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil

Publications (1)

Publication Number Publication Date
WO2015121062A1 true WO2015121062A1 (de) 2015-08-20

Family

ID=52396707

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/051608 WO2015121062A1 (de) 2014-02-14 2015-01-27 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil

Country Status (6)

Country Link
US (1) US9685591B2 (de)
JP (1) JP6345261B2 (de)
KR (1) KR102305162B1 (de)
CN (1) CN105993075B (de)
DE (2) DE102014101896A1 (de)
WO (1) WO2015121062A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026868B2 (en) 2014-09-04 2018-07-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105999A1 (de) 2014-04-29 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015119353B4 (de) 2015-11-10 2024-01-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102016104383A1 (de) 2016-03-10 2017-09-14 Osram Opto Semiconductors Gmbh Verfahren und optoelektronische Leuchtvorrichtung zum Beleuchten eines Gesichts einer Person sowie Kamera und mobiles Endgerät
DE102016104385A1 (de) 2016-03-10 2017-09-14 Osram Opto Semiconductors Gmbh Projektionsoptik, optoelektronischer Halbleiterchip, optoelektronisches Beleuchtungssystem, Kamera, Endgerät
DE102016104381A1 (de) 2016-03-10 2017-09-14 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Verfahren zum Beleuchten einer Szene, Kamera sowie mobiles Endgerät
DE102016220915A1 (de) 2016-10-25 2018-04-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102019105402A1 (de) * 2019-03-04 2020-09-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip, strahlungsemittierendes halbleiterbauelement und scheinwerfer
DE102020200621A1 (de) * 2020-01-21 2021-07-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
DE102020112414A1 (de) 2020-05-07 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlung emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Strahlung emittierenden Halbleiterbauelements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262323A1 (en) * 2006-05-10 2007-11-15 Rohm Co., Ltd. Semiconductor light emitting element array illuminator using the same
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2013092304A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
US20140014894A1 (en) * 2012-07-06 2014-01-16 Invensas Corporation High performance light emitting diode with vias

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4960665B2 (ja) * 2006-08-11 2012-06-27 キヤノン株式会社 発光素子アレイ及び画像形成装置
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
DE10147791A1 (de) 2001-09-27 2003-04-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters
JP2005252086A (ja) * 2004-03-05 2005-09-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
KR100928259B1 (ko) * 2007-10-15 2009-11-24 엘지전자 주식회사 발광 장치 및 그 제조방법
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
JP5326957B2 (ja) 2009-09-15 2013-10-30 豊田合成株式会社 発光素子の製造方法及び発光素子
DE102010025320B4 (de) * 2010-06-28 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
KR101761385B1 (ko) * 2010-07-12 2017-08-04 엘지이노텍 주식회사 발광 소자
CN102386200B (zh) * 2010-08-27 2014-12-31 财团法人工业技术研究院 发光单元阵列与投影系统
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2012141031A1 (ja) 2011-04-11 2012-10-18 日亜化学工業株式会社 半導体発光素子及びその製造方法
JP2013179215A (ja) * 2012-02-29 2013-09-09 Toyohashi Univ Of Technology Ｌｅｄアレイ及び光電子集積装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070262323A1 (en) * 2006-05-10 2007-11-15 Rohm Co., Ltd. Semiconductor light emitting element array illuminator using the same
DE102010045784A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
WO2013092304A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung
DE102011056888A1 (de) * 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US20140014894A1 (en) * 2012-07-06 2014-01-16 Invensas Corporation High performance light emitting diode with vias

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026868B2 (en) 2014-09-04 2018-07-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
US10516079B2 (en) 2014-09-04 2019-12-24 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component

Also Published As

Publication number Publication date
US9685591B2 (en) 2017-06-20
JP6345261B2 (ja) 2018-06-20
DE112015000814A5 (de) 2016-11-03
JP2017510980A (ja) 2017-04-13
DE102014101896A1 (de) 2015-08-20
CN105993075A (zh) 2016-10-05
KR20160123316A (ko) 2016-10-25
KR102305162B1 (ko) 2021-09-28
US20170062661A1 (en) 2017-03-02
CN105993075B (zh) 2019-09-10

Similar Documents

Publication Publication Date Title
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE102015119353B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012109460B4 (de) Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
EP2553726B1 (de) Optoelektronischer halbleiterchip
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
EP2340568B1 (de) Optoelektronischer halbleiterkörper
EP2583305A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE112014004422B4 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2016034640A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102012106364A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102015114590B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE112014000439B4 (de) Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102015102374A1 (de) Verfahren zur Herstellung eines Halbleiterkörpers
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
DE102016124860A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
WO2021148250A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102014116141B4 (de) Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterchips, optoelektronischer Halbleiterchip sowie optoelektronisches Halbleiterbauelement
WO2020156922A1 (de) Optoelektronischer halbleiterchip und dessen herstellungsverfahren
WO2020025534A1 (de) Verfahren zur herstellung eines bauteils und optoelektronisches bauteil
WO2021018884A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15701226

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016551750

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15118886

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112015000814

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20167023748

Country of ref document: KR

Kind code of ref document: A

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112015000814

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15701226

Country of ref document: EP

Kind code of ref document: A1