WO2021018884A1 - Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips - Google Patents

Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips Download PDF

Info

Publication number
WO2021018884A1
WO2021018884A1 PCT/EP2020/071250 EP2020071250W WO2021018884A1 WO 2021018884 A1 WO2021018884 A1 WO 2021018884A1 EP 2020071250 W EP2020071250 W EP 2020071250W WO 2021018884 A1 WO2021018884 A1 WO 2021018884A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
recess
dielectric mirror
radiation
current spreading
Prior art date
Application number
PCT/EP2020/071250
Other languages
English (en)
French (fr)
Inventor
Fabian Kopp
Attila Molnar
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/630,534 priority Critical patent/US20220278259A1/en
Publication of WO2021018884A1 publication Critical patent/WO2021018884A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H01L33/465—Reflective coating, e.g. dielectric Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • a radiation-emitting semiconductor chip is specified.
  • a method for producing a radiation-emitting semiconductor chip is specified.
  • the semiconductor layer sequence which has an active region which is designed to generate electromagnetic radiation.
  • the semiconductor layer sequence is preferably an epitaxial semiconductor layer sequence.
  • the Semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the III-V compound semiconductor material is, for example, a phosphide, arsenide and / or nitride compound semiconductor material, that is, for example
  • the semiconductor layer sequence can contain dopants as well
  • Crystal lattice of the semiconductor layer sequence i.e. Al, Ga,
  • N Indicated in, N, As or P, even if some of these can be replaced and / or supplemented by small amounts of other substances.
  • the semiconductor layer sequence preferably has a
  • the semiconductor layer sequence preferably comprises a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second, from the first
  • the first semiconductor layer is preferably p-doped and thus p-conductive.
  • the second semiconductor layer is n-doped and thus n-conductive.
  • the semiconductor layer and the second semiconductor layer are preferably stacked one above the other in the vertical direction.
  • the active area is between the first and the second
  • the active region preferably has a pn junction for generating the electromagnetic radiation, such as a heterostructure, for example
  • electromagnetic radiation can be near-ultraviolet radiation, visible light and / or near-infrared radiation.
  • the visible light is for example light blue, green, yellow or red in color.
  • Mirror layer preferably comprises SiOg or is made thereof
  • the dielectric mirror layer act around a Bragg mirror.
  • the Bragg mirror preferably comprises alternately arranged layers of a high refractive index and a low refractive index material.
  • the layers of the Bragg mirror preferably have SiOg, AlgO, TiOg, tantalum oxide, NbgOg, MgF, silicon nitride and / or silicon oxynitride.
  • the first dielectric mirror layer preferably has the electromagnetic layer generated in the active region
  • Radiation has a reflection of at least 98%, in particular of at least 99%.
  • the radiation-emitting semiconductor chip comprises a second
  • the dielectric mirror layer is arranged.
  • the first dielectric mirror layer and the second dielectric mirror layer are preferably in the vertical direction
  • the first semiconductor layer, the first dielectric mirror layer and the second dielectric mirror layer are particularly preferably stacked one on top of the other in the specified order in the vertical direction.
  • the second dielectric mirror layer preferably comprises SiOg or is formed therefrom.
  • the second dielectric mirror layer can be a further Bragg mirror.
  • the further Bragg mirror preferably comprises alternately arranged layers of one
  • the layers of the further Bragg mirror preferably have SiOg, AlgO, TiOg, tantalum oxide, NbgOg, MgF, silicon nitride and / or silicon oxynitride.
  • the dielectric mirror layer on at least one first recess.
  • the first recess preferably completely penetrates the first dielectric mirror layer.
  • the side face of the first recess is preferably formed by the first dielectric mirror layer.
  • the side surface of the first recess preferably closes an angle of at least 45 ° and at most 90 ° with the
  • the first recess preferably has a polygonal, round or elliptical shape. It is possible that a plurality of first recesses in the first
  • the dielectric mirror layer is arranged.
  • the first recesses are preferably arranged at a distance from one another in the lateral direction.
  • the first recesses are
  • the first recesses are preferably arranged at grid points of a first regular grid.
  • the first regular grid is preferably a polygonal grid such as an orthogonal grid or a hexagonal grid.
  • the first current spreading layer arranged in the first recess and above the first dielectric mirror layer.
  • the first current spreading layer preferably completely covers the side surface of the first recess.
  • the first current spreading layer covers the exposed one
  • the first current spreading layer can be any one of the first current spreading layer. Furthermore, the first current spreading layer.
  • the first current spreading layer is preferably in direct contact with the second dielectric mirror layer.
  • the first current spreading layer is, for example, transparent to the electromagnetic radiation generated during operation.
  • the first current spreading layer is preferably formed with a transparent, electrically conductive material.
  • the first current spreading layer preferably has transparent, electrically conductive metals or transparent, electrically conductive oxides (“Transparent Conductive Oxides”, or “TCO” for short).
  • TCOs are transparent, conductive materials and include, for example, zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium oxide or indium tin oxide
  • the first current spreading layer preferably has a
  • the second dielectric mirror layer has at least one second recess which extends as far as the first current spreading layer
  • the second recess preferably completely penetrates the second dielectric mirror layer.
  • the area of the second recess is the first
  • At least one side surface of the second recess is preferably formed by the second dielectric mirror layer.
  • the side surface of the second recess preferably forms an angle of at least 45 ° and at most 90 ° with the main plane of extent.
  • the side surface of the second recess forms an angle of approximately 60 ° with the main extension plane.
  • the second recess preferably has a polygonal, round or elliptical shape. It is possible that a plurality of second recesses in the second
  • the dielectric mirror layer is arranged.
  • the second recesses are preferably arranged at a distance from one another in the lateral direction.
  • the second recesses are
  • the second recesses are preferably at grid points of a second regular grid
  • the second regular grid is preferably a polygonal grid such as an orthogonal one
  • the second recess preferably makes the first
  • the first current spreading layer preferably extends in the lateral direction up to the second recess, so that the first
  • the first recess does not overlap in plan view with the second recess in the lateral direction.
  • the first recess is preferably arranged at a distance from the second recess in the lateral direction in plan view.
  • the radiation-emitting semiconductor chip comprises a
  • the dielectric mirror layer is arranged.
  • the first dielectric mirror layer here has at least one first recess and a first current spreading layer is in the first recess and above the first
  • the second dielectric mirror layer has at least one second recess that extends up to the first
  • Semiconductor layer sequence and the first recess is formed particularly large.
  • semiconductor chips have a metallic
  • the semiconductor layer sequence is supplied with current. Furthermore, the generated in the active area
  • Mirror layer usually at least 98% reflected.
  • electromagnetic radiation is im
  • the difference is in a border area of the
  • the first recess is in the one described here
  • semiconductor chip is particularly preferably free of one metallic contact layer. Furthermore, a second dielectric mirror layer is arranged over the first recess. With such an arrangement can
  • electromagnetic radiation in the area of the first recess are advantageously reflected at least 98%.
  • Such a semiconductor chip thus has particularly good efficiency.
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • an inner surface of the recess delimiting the recess is free of a metallic contact layer.
  • no metal is arranged on the delimiting inner surface of the recess.
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • the first semiconductor layer sequence is in place
  • adjacent semiconductor layer preferably around an n-doped semiconductor layer.
  • the second current spreading layer arranged between the semiconductor layer sequence and the first
  • dielectric mirror layer is arranged with the Semiconductor layer sequence and the first dielectric
  • the adjacent semiconductor layer is preferably a p-doped semiconductor layer.
  • the first recess exposes the second current spreading layer.
  • the first current spreading layer covers the exposed second current spreading layer, in particular completely.
  • the first is N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl-N-(2-aminoethyl)-2-aminoethyl
  • the first recess exposes part of the second current spreading layer.
  • the exposed second current spreading layer is connected to the first dielectric mirror layer, which is in the first
  • Recess is arranged in direct contact.
  • the intermediate layer preferably comprises a
  • the spin-on glass preferably comprises silicon dioxide, which can be doped with boron or phosphorus, for example.
  • the intermediate layer is preferably connected to the second
  • the intermediate layer preferably stands with the first
  • the intermediate layer is preferably designed to be reflective for the electromagnetic radiation generated by the active region.
  • the intermediate layer preferably has a reflection of at least 90%, in particular of, for the electromagnetic radiation generated in the active area
  • the intermediate layer is preferably in direct contact with the first current spreading layer in the first recess.
  • the intermediate layer is preferably in direct contact with the first current spreading layer in the first recess.
  • the intermediate layer is preferably a planarization layer that levels an unevenness caused by the first recess.
  • the planarization layer thus preferably has a flat top surface.
  • the intermediate layer dominates the first
  • the intermediate layer which in this case is called
  • Planarization layer is formed, in this case preferably has the planar top surface which extends in the lateral direction and is essentially smooth.
  • Essentially smooth here means in particular that the top surface of the planarization layer has an average roughness of at most 100 nanometers the second mirror layer can be applied particularly well.
  • the second dielectric mirror layer is a Bragg mirror
  • the second recess extends completely through the intermediate layer.
  • the intermediate layer breaks through the second mirror layer and the intermediate layer preferably completely breaks through.
  • the side face of the second recess is preferably through the second dielectric
  • the second recess runs around the first recess in the lateral direction
  • the second recess surrounds the first recess in a plan view in the lateral direction
  • Embodiment preferably designed as a contiguous trench.
  • a metallic contact layer is arranged over the second dielectric mirror layer.
  • the metallic contact layer is preferably in direct contact with the second dielectric
  • the metallic contact layer is preferably reflective for that produced in the active area
  • the metallic contact layer preferably has a reflection of at least 80%, in particular of at least 90%, for the electromagnetic radiation generated in the active area.
  • the metallic contact layer preferably has or consists of a metal.
  • the metal is or contains
  • the metallic contact layer is arranged in the second recess.
  • the metallic contact layer preferably covers the
  • the metallic contact layer is preferably in direct contact with the second dielectric
  • the metallic contact layer in the second recess is connected to the first current spreading layer in an electrically conductive manner.
  • the second recess preferably exposes the first current spreading layer.
  • the metallic contact layer arranged in the second recess is thus preferably in direct contact with the first current spreading layer.
  • the radiation-emitting semiconductor chip preferably does not have an intermediate layer.
  • the second dielectric mirror layer is preferred in this case
  • a cover surface of the second dielectric mirror layer therefore does not extend parallel to the main extension plane, but has a depression in the area of the first recess.
  • a method for producing a radiation-emitting semiconductor chip is specified with which the radiation-emitting semiconductor chip described here can be produced. All features and embodiments disclosed in connection with the radiation-emitting semiconductor chip can therefore also be used in connection with the method and vice versa.
  • a semiconductor layer sequence which has an active region which is designed to
  • a first dielectric mirror layer is placed over the
  • the mirror layer is preferably formed in a coherent manner.
  • the dielectric mirror layer has no structuring.
  • Gas phase deposition such as sputtering or vapor deposition or by chemical gas phase deposition over the
  • the first recess completely penetrates the first dielectric mirror layer.
  • Material removal from the first dielectric mirror layer in the area of the first recess is preferred by etching, for example by dry or wet chemical etching achieved.
  • a first current spreading layer is provided in the first recess and above the first dielectric mirror layer
  • a second recess is made in the second dielectric
  • etching for example by dry or wet chemical etching.
  • a sacrificial layer is placed over the first dielectric
  • Applied mirror layer which has a third recess.
  • the third recess penetrates the sacrificial layer completely and exposes the first dielectric mirror layer, preferably in areas.
  • the sacrificial layer is, for example, a structured photoresist.
  • the structured sacrificial layer will preferably applied by sputtering or vapor deposition over the first dielectric mirror layer.
  • the sacrificial layer with the third recess acts as a mask for the first recess. That is to say, a lateral dimension of the first recess becomes a lateral dimension of the third recess in the structured sacrificial layer
  • the fourth recess penetrates the sacrificial layer completely and exposes the first dielectric mirror layer, preferably in areas.
  • the fourth recess preferably has a larger lateral dimension than the third recess. A lateral dimension of the fourth recess in the structured
  • a lateral dimension of the first current spreading layer is preferably specified.
  • the sacrificial layer is made after applying the first
  • Figure 1 is a schematic sectional view of a
  • Figures 2 and 3 are schematic representations of a
  • FIGS. 4 and 5 are schematic sectional views of a radiation-emitting semiconductor chip in accordance with one exemplary embodiment each,
  • FIGS. 6, 7, 8, 9 and 10 are schematic sectional representations of method stages of a method for producing a radiation-emitting semiconductor chip according to a
  • Figures 11 and 12 are exemplary focused
  • the radiation-emitting semiconductor chip 1 according to FIG. 1
  • the embodiment of Figure 1 includes a Semiconductor layer sequence 2, which has an active region 3 which is designed to generate electromagnetic
  • the semiconductor layer sequence 2 has a first semiconductor layer 4 and a second
  • the first semiconductor layer 4 is formed p-doped and the second semiconductor layer 5 is formed n-doped.
  • the radiation-emitting semiconductor chip 1 comprises a first dielectric mirror layer 6 and a second dielectric mirror layer 7, as well as a first
  • the second current spreading layer 11 is arranged on the first semiconductor layer 4 and is in direct contact therewith.
  • the second current spreading layer 11 is formed here with a TCO, such as zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium oxide or
  • the first dielectric mirror layer 6 is arranged over the second current spreading layer 11.
  • dielectric mirror layer 6 stands with the second
  • the first dielectric mirror layer 6 has a first recess 8.
  • the first recess 8 completely penetrates the first dielectric mirror layer 6 and exposes the second current spreading layer 11.
  • a side surface of the first recess 6 forms an angle of approximately 60 ° with a main plane of extent of the semiconductor layer sequence 2.
  • the first dielectric mirror layer 6 comprises SiOg in this exemplary embodiment.
  • the dielectric mirror layer 6 has an extension in the vertical direction 17 which is preferably at least 200 nanometers and at most 2000 nanometers in size.
  • the first current spreading layer 10 is arranged above the first dielectric mirror layer 6 and in the first recess 8.
  • the first current spreading layer 10 completely covers the side surface of the first recess 8.
  • the first current spreading layer 10 extends on a top surface of the first dielectric mirror layer 6 in the lateral direction 18.
  • the first is located in the area of the side surface of the first recess 8 and in the area of the top surface of the first dielectric mirror layer 6
  • the first current spreading layer 10 and the second current spreading layer 11 are in direct contact in this area.
  • the first current spreading layer 10 in the first recess 8 is thus connected to the second current spreading layer 11 in an electrically conductive manner.
  • the second includes
  • Current spreading layer 11 is preferably ITO and has a thickness which is at least 5 nanometers and at most 30 nanometers, for example approximately 15 nanometers. Furthermore, the first current spreading layer 10 here preferably has an extension in the lateral direction 18 of at most 15 micrometers.
  • An intermediate layer 12 is arranged over the first dielectric mirror layer 6 and the first current spreading layer 11. In this exemplary embodiment, the intermediate layer 12 is a planarization layer.
  • the intermediate layer 11 is formed by a spin-on glass which preferably comprises silicon dioxide doped with boron or phosphorus, for example.
  • the intermediate layer 12 fills the first recess 8
  • the intermediate layer 12 is in direct contact with the first current spreading layer 10 in the first recess 8. Furthermore, the intermediate layer 12 projects beyond the first current spreading layer 10 and the first
  • Intermediate layer 12 is preferably substantially smooth. That is to say that the top surface of the intermediate layer 12 has an average roughness of at most 100 nanometers.
  • a second dielectric mirror layer 7 is arranged over the intermediate layer 12.
  • Embodiment around a further Bragg mirror Embodiment around a further Bragg mirror.
  • the second dielectric mirror layer 7 has a second recess 9. Furthermore, the intermediate layer 12 also has the second recess 9. The second recess 9 breaks through the second dielectric mirror layer 7 and the intermediate layer 12 completely, so that the second recess 9 extends up to the first current spreading layer 10. A side surface of the second recess 9
  • a metallic contact layer 13 is arranged over the second dielectric mirror layer 7. Furthermore, the metallic contact layer 13 is arranged in the second recess 9. The metallic contact layer 9 completely covers the side surface of the second recess 9. The metallic contact layer 9 is in direct contact with the second dielectric mirror layer 7 here
  • Embodiment formed with silver Embodiment formed with silver.
  • Contact layer 13 in the second recess 9 is electrically conductively connected to the first current expansion layer 10.
  • the first recess 8 does not overlap with the second recess 9 in the lateral direction 18 in plan view. That is to say, the first recess 8 is arranged at a distance from the second recess 9 in the lateral direction 18 in plan view.
  • the second recess 9 completely surrounds the first recess 8 in the lateral direction 18.
  • the second recess 9 is in this
  • Embodiment executed as a contiguous trench. As in the embodiment of Figure 1, the overlaps first recess 8 in plan view not with the second
  • the radiation-emitting semiconductor chip 1 according to FIG. 1
  • the exemplary embodiment in FIG. 4 has no second
  • the first recess 8 penetrates the first dielectric mirror layer 6
  • the second semiconductor layer 5 adjoins the first dielectric layer sequence and is in direct contact with it. That is, the first recess 8 exposes the second semiconductor layer 5.
  • the first current spreading layer 10 is in this case
  • Embodiment in the first recess 8 is electrically conductively connected to the semiconductor layer sequence, in particular the second semiconductor layer 5. In the area of the second exposed by the first recess 8
  • the first current spreading layer is preferably in direct contact with the second
  • the radiation-emitting semiconductor chip 1 according to FIG. 1
  • the exemplary embodiment in FIG. 5 has no intermediate layer 12.
  • the second dielectric mirror layer 7 is directly above the first current spreading layer 10 and the first
  • the second dielectric mirror layer 7 is in this case
  • a top surface of the second dielectric mirror layer 7 does not extend parallel to the
  • Main plane of extent but rather has a depression in the area of the first recess 8.
  • the second dielectric mirror layer 7 comprises SiOg in this exemplary embodiment. Furthermore, the dielectric mirror layer 7 has an extension in the vertical direction 17 which is preferably at least 200 nanometers and at most 2000 nanometers in size. Furthermore, the first
  • Current spreading layer 10 here preferably has an extension in the lateral direction 18 of at most 10 micrometers.
  • the metallic contact layer 9 is in this case
  • a semiconductor layer sequence 2 is provided over which a first dielectric
  • Mirror layer 6 is applied, as shown in FIG. Furthermore, a sacrificial layer 14, which has a third recess 15, is applied over the first dielectric mirror layer 6.
  • Recess 8 in the first dielectric mirror layer 6 produced by a dry chemical or wet chemical etching process (FIG. 7).
  • Recess 15 acts here as a mask for the first
  • the sacrificial layer 14 is then partially removed by an oxygen plasma, in such a way that a fourth Recess 16 is produced in the sacrificial layer 14 (see Figure 8).
  • Sacrificial layer 14 by a lift-off process or a
  • the fourth recess 16 in the sacrificial layer 14 acts as a mask for the first
  • an expansion in the lateral direction 18 of the first current spreading layer 10 is at most 10 micrometers.
  • Embodiments are combined with one another, even if not all combinations are explicitly described.

Abstract

Es wird ein strahlungsemittierender Halbleiterchip (1) angegeben mit: - einer Halbleiterschichtenfolge (2), die einen aktiven Bereich (3) aufweist, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen, - einer ersten dielektrischen Spiegelschicht (6), die über der Halbleiterschichtenfolge (2) angeordnet ist, und - einer zweiten dielektrischen Spiegelschicht (7), die über der ersten dielektrischen Spiegelschicht (6) angeordnet ist, wobei - die erste dielektrische Spiegelschicht (6) zumindest eine erste Ausnehmung (8) aufweist, - eine erste Stromaufweitungsschicht (10) in der ersten Ausnehmung (8) und über der ersten dielektrischen Spiegelschicht (6) angeordnet ist, - die zweite dielektrische Spiegelschicht (7) zumindest eine zweite Ausnehmung (9) aufweist, die sich bis zur ersten Stromaufweitungsschicht (10) erstreckt, und - die erste Ausnehmung (8) in Draufsicht nicht mit der zweiten Ausnehmung (9) in lateraler Richtung überlappt. Weiterhin wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) angegeben.

Description

Beschreibung
STRAHLUNGSEMITTIERENDER HALBLEITERCHIP UND VERFAHREN ZUR
HERSTELLUNG EINES STRAHLUNGSEMITTIERENDEN HALBLEITERCHIPS
Es wird ein strahlungsemittierender Halbleiterchip angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, einen
strahlungsemittierenden Halbleiterchip anzugeben, der eine besonders gute Effizienz aufweist. Außerdem soll ein
Verfahren zur Herstellung eines besonders effizienten
strahlungsemittierenden Halbleiterchips angegeben werden.
Diese Aufgaben werden durch einen strahlungsemittierenden Halbleiterchip mit den Merkmalen des Patentanspruchs 1 und durch ein Verfahren zur Herstellung eines
strahlungsemittierenden Halbleiterchips mit den Merkmalen des Patentanspruchs 12 gelöst.
Vorteilhafte Ausführungsformen des strahlungsemittierenden Halbleiterchips und des Verfahrens zur Herstellung eines strahlungsemittierenden Halbleiterchips sind Gegenstand der jeweils abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform umfasst der
strahlungsemittierende Halbleiterchip eine
Halbleiterschichtenfolge, die einen aktiven Bereich aufweist, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen. Bevorzugt ist die Halbleiterschichtenfolge eine epitaktische Halbleiterschichtenfolge. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V- Verbindungshalbleitermaterial . Bei dem III-V- Verbindungshalbleitermaterial handelt es sich beispielsweise um ein Phosphid-, Arsenid- und/oder Nitrid- Verbindungshalbleitermaterial, also zum Beispiel um
InxAlyGa]__x_yP, InxAlyGa]_-x-yAs und/oder InxAlyGa]_-x-yN mit 0
< x < 1, 0 < y < 1 und x + y d 1.
Die Halbleiterschichtenfolge kann Dotierstoffe sowie
zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des
Kristallgitters der Halbleiterschichtenfolge, also Al, Ga,
In, N, As oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können .
Die Halbleiterschichtenfolge weist bevorzugt eine
Haupterstreckungsebene auf. Eine vertikale Richtung erstreckt sich senkrecht zur Haupterstreckungsebene und eine laterale Richtung erstreckt sich parallel zur Haupterstreckungsebene.
Die Halbleiterschichtenfolge umfasst bevorzugt eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps und eine zweite Halbleiterschicht eines zweiten, vom ersten
Leitfähigkeitstyp verschiedenen Leitfähigkeitstyps . Bevorzugt ist die erste Halbleiterschicht p-dotiert und damit p-leitend ausgebildet. In diesem Fall ist die zweite Halbleiterschicht n-dotiert und damit n-leitend ausgebildet. Die erste
Halbleiterschicht und die zweite Halbleiterschicht sind bevorzugt in vertikaler Richtung übereinander gestapelt.
Bevorzugt ist der aktive Bereich zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Der aktive Bereich weist bevorzugt einen pn- Übergang zur Erzeugung der elektromagnetischen Strahlung auf, wie beispielsweise eine Heterostruktur, eine
EinfachquantentopfStruktur oder eine
MehrfachquantentopfStruktur .
Die im Betrieb des aktiven Bereichs erzeugte
elektromagnetische Strahlung kann nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung sein. Das sichtbare Licht ist beispielsweise Licht blauer, grüner, gelber oder roter Farbe.
Gemäß zumindest einer Aus führungs form umfasst der
strahlungsemittierende Halbleiterchip eine erste
dielektrische Spiegelschicht, die über der
Halbleiterschichtenfolge angeordnet ist. Die
Halbleiterschichtenfolge und die erste dielektrische
Spiegelschicht sind bevorzugt in vertikaler Richtung
übereinander gestapelt. Die erste dielektrische
Spiegelschicht umfasst bevorzugt SiOg oder ist daraus
gebildet. Insbesondere kann es sich bei der ersten
dielektrischen Spiegelschicht um einen Braggspiegel handeln. Der Braggspiegel umfasst bevorzugt abwechselnd angeordnete Schichten eines hochbrechenden und eines niedrigbrechenden Materials. Die Schichten des Braggspiegels weisen bevorzugt SiOg, AlgO , TiOg, Tantaloxid, NbgOg, MgF, Siliziumnitride und/oder Siliziumoxinitride auf.
Die erste dielektrische Spiegelschicht weist dabei bevorzugt für die im aktiven Bereich erzeugte elektromagnetische
Strahlung eine Reflexion von wenigstens 98 %, insbesondere von wenigstens 99 % auf. Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine zweite
dielektrische Spiegelschicht, die über der ersten
dielektrischen Spiegelschicht angeordnet ist. Die erste dielektrische Spiegelschicht und die zweite dielektrische Spiegelschicht sind bevorzugt in vertikaler Richtung
übereinander gestapelt. Besonders bevorzugt sind die erste Halbleiterschicht, die erste dielektrische Spiegelschicht und die zweite dielektrische Spiegelschicht in der angegebenen Reihenfolge in vertikaler Richtung übereinander gestapelt.
Die zweite dielektrische Spiegelschicht umfasst bevorzugt SiOg oder ist daraus gebildet. Insbesondere kann es sich bei der zweiten dielektrischen Spiegelschicht um einen weiteren Braggspiegel handeln. Der weitere Braggspiegel umfasst bevorzugt abwechselnd angeordnete Schichten eines
hochbrechenden und eines niedrigbrechenden Materials. Die Schichten des weiteren Braggspiegels weisen bevorzugt SiOg, AlgO , TiOg, Tantaloxid, NbgOg, MgF, Siliziumnitride und/oder Siliziumoxinitride auf.
Gemäß zumindest einer Ausführungsform weist die erste
dielektrische Spiegelschicht zumindest eine erste Ausnehmung auf. Die erste Ausnehmung durchdringt die erste dielektrische Spiegelschicht bevorzugt vollständig. Zumindest eine
Seitenfläche der ersten Ausnehmung ist bevorzugt durch die erste dielektrische Spiegelschicht gebildet. Die Seitenfläche der ersten Ausnehmung schließt bevorzugt einen Winkel von mindestens 45° und höchstens 90° mit der
Haupterstreckungsebene ein. Beispielsweise schließt die
Seitenfläche der ersten Ausnehmung einen Winkel von etwa 60° mit der Haupterstreckungsebene ein. Die erste Ausnehmung weist bevorzugt eine vieleckige, eine runde oder eine elliptische Form auf. Es ist möglich, dass eine Vielzahl von ersten Ausnehmungen in der ersten
dielektrischen Spiegelschicht angeordnet ist. Die ersten Ausnehmungen sind in lateraler Richtung bevorzugt voneinander beabstandet angeordnet. Die ersten Ausnehmungen sind
bevorzugt matrixartig, das heißt entlang von Spalten und Zeilen, angeordnet. Bevorzugt sind die ersten Ausnehmungen an Gitterpunkten eines ersten regelmäßigen Gitters angeordnet. Das erste regelmäßige Gitter ist bevorzugt ein polygonales Gitter, wie beispielsweise ein orthogonales Gitter oder ein hexagonales Gitter.
Gemäß zumindest einer Ausführungsform ist eine erste
Stromaufweitungsschicht in der ersten Ausnehmung und über der ersten dielektrischen Spiegelschicht angeordnet. Bevorzugt bedeckt die erste Stromaufweitungsschicht die Seitenfläche der ersten Ausnehmung vollständig. Im Bereich der
Seitenfläche der ersten Ausnehmung steht die erste
Stromaufweitungsschicht bevorzugt in direktem Kontakt mit der ersten dielektrischen Spiegelschicht.
Weiterhin ist es möglich, dass die erste Ausnehmung die
Halbleiterschichtenfolge freilegt. In diesem Fall bedeckt die erste Stromaufweitungsschicht die freigelegte
Halbleiterschichtenfolge, insbesondere vollständig.
Weiterhin kann sich die erste Stromaufweitungsschicht
bereichsweise in lateraler Richtung zwischen der ersten dielektrischen Spiegelschicht und der zweiten dielektrischen Spiegelschicht erstrecken. Die erste Stromaufweitungsschicht steht bevorzugt mit der zweiten dielektrischen Spiegelschicht in direktem Kontakt. Die erste Stromaufweitungsschicht ist beispielsweise für die im Betrieb erzeugte elektromagnetische Strahlung transparent ausgebildet. Bevorzugt ist die erste Stromaufweitungsschicht mit einem transparenten, elektrisch leitenden Material gebildet. Die erste Stromaufweitungsschicht weist bevorzugt transparente elektrisch leitende Metalle oder transparente elektrisch leitende Oxide (englisch: „Transparent Conductive Oxides", kurz: „TCO") auf. TCOs sind transparente, leitende Materialien und weisen beispielsweise Zinkoxid, Zinnoxid, Kadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid
(englisch: „Indium Tin Oxide", kurz „ITO") auf.
Die erste Stromaufweitungsschicht weist bevorzugt eine
Ausdehnung in lateraler Richtung von höchstens 30 Mikrometer, besonders bevorzugt von höchstens 15 Mikrometer, auf.
Gemäß zumindest einer Ausführungsform weist die zweite dielektrische Spiegelschicht zumindest eine zweite Ausnehmung auf, die sich bis zur ersten Stromaufweitungsschicht
erstreckt. Die zweite Ausnehmung durchdringt die zweite dielektrische Spiegelschicht bevorzugt vollständig. Im
Bereich der zweiten Ausnehmung ist die erste
Stromaufweitungsschicht bevorzugt freigelegt.
Zumindest eine Seitenfläche der zweiten Ausnehmung ist bevorzugt durch die zweite dielektrische Spiegelschicht gebildet. Die Seitenfläche der zweiten Ausnehmung schließt bevorzugt einen Winkel von mindestens 45° und höchstens 90° mit der Haupterstreckungsebene ein. Beispielsweise schließt die Seitenfläche der zweiten Ausnehmung einen Winkel von etwa 60° mit der Haupterstreckungsebene ein. Die zweite Ausnehmung weist bevorzugt eine vieleckige, eine runde oder eine elliptische Form auf. Es ist möglich, dass eine Vielzahl von zweiten Ausnehmungen in der zweiten
dielektrischen Spiegelschicht angeordnet ist. Die zweiten Ausnehmungen sind in lateraler Richtung bevorzugt voneinander beabstandet angeordnet. Die zweiten Ausnehmungen sind
bevorzugt matrixartig, das heißt entlang von Spalten und Zeilen, angeordnet. Bevorzugt sind die zweiten Ausnehmungen an Gitterpunkten eines zweiten regelmäßigen Gitters
angeordnet. Das zweite regelmäßige Gitter ist bevorzugt ein polygonales Gitter, wie beispielsweise ein orthogonales
Gitter oder ein hexagonales Gitter.
Bevorzugt legt die zweite Ausnehmung die erste
Stromaufweitungsschicht, die zwischen der ersten
dielektrischen Spiegelschicht und der zweiten dielektrischen Spiegelschicht angeordnet ist, frei. Bevorzugt erstreckt sich die erste Stromaufweitungsschicht in lateraler Richtung bis zur zweiten Ausnehmung, sodass die erste
Stromaufweitungsschicht durch die zweite Ausnehmung
freigelegt ist.
Gemäß zumindest einer Ausführungsform überlappt die erste Ausnehmung in Draufsicht nicht mit der zweiten Ausnehmung in lateraler Richtung. Bevorzugt ist die erste Ausnehmung in Draufsicht in lateraler Richtung beabstandet zu der zweiten Ausnehmung angeordnet.
In mindestens einer bevorzugten Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine
Halbleiterschichtenfolge, die einen aktiven Bereich aufweist, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen, eine erste dielektrische Spiegelschicht, die über der Halbleiterschichtenfolge angeordnet ist, und eine zweite dielektrische Spiegelschicht, die über der ersten
dielektrischen Spiegelschicht angeordnet ist. Die erste dielektrische Spiegelschicht weist hierbei zumindest eine erste Ausnehmung auf und eine erste Stromaufweitungsschicht ist in der ersten Ausnehmung und über der ersten
dielektrischen Spiegelschicht angeordnet. Zudem weist die zweite dielektrische Spiegelschicht zumindest eine zweite Ausnehmung auf, die sich bis zur ersten
Stromaufweitungsschicht erstreckt. Weiterhin überlappt die erste Ausnehmung in Draufsicht nicht mit der zweiten
Ausnehmung in lateraler Richtung.
Eine Idee des hier beschriebenen strahlungsemittierenden Halbleiterchips ist unter anderem, dass ein
Reflexionskoeffizient in einem Grenzbereich der
Halbleiterschichtenfolge und der ersten Ausnehmung besonders groß ausgebildet ist.
In der Regel weisen Halbleiterchips eine metallische
Kontaktschicht in der ersten Ausnehmung auf, die zur
Bestromung der Halbleiterschichtenfolge ausgebildet ist. Weiterhin wird die im aktiven Bereich erzeugte
elektromagnetische Strahlung im Grenzbereich der
Halbleiterschichtenfolge und der ersten dielektrischen
Spiegelschicht in der Regel zu wenigstens 98 % reflektiert. Typischerweise wird elektromagnetische Strahlung im
Unterschied dazu in einem Grenzbereich der
Halbleiterschichtenfolge und der metallischen Kontaktschicht in der ersten Ausnehmung zu höchstens 96 % reflektiert.
Die erste Ausnehmung ist bei dem hier beschriebenen
Halbleiterchip jedoch besonders bevorzugt frei von einer metallischen Kontaktschicht . Weiterhin ist eine zweite dielektrische Spiegelschicht über der ersten Ausnehmung angeordnet. Mit einer solchen Anordnung kann
elektromagnetische Strahlung im Bereich der ersten Ausnehmung vorteilhafterweise zu wenigstens 98 % reflektiert werden. Ein derartiger Halbleiterchip weist damit eine besonders gute Effizienz auf.
Gemäß zumindest einer Ausführungsform ist die erste
Ausnehmung frei von einer metallischen Kontaktschicht .
Bevorzugt ist eine die Ausnehmung begrenzende Innenfläche der Ausnehmung frei von einer metallischen Kontaktschicht .
Besonders bevorzugt ist an der begrenzenden Innenfläche der Ausnehmung kein Metall angeordnet.
Gemäß zumindest einer Ausführungsform ist die erste
Stromaufweitungsschicht in der ersten Ausnehmung elektrisch leitend mit der Halbleiterschichtenfolge verbunden. In dem Bereich der von der ersten Ausnehmung freigelegten
Halbleiterschichtenfolge steht die erste
Stromaufweitungsschicht bevorzugt in direktem Kontakt mit der Halbleiterschichtenfolge. Steht die erste
Stromaufweitungsschicht in direktem Kontakt mit der
Halbleiterschichtenfolge, handelt es sich bei der
angrenzenden Halbleiterschicht bevorzugt um eine n-dotierte Halbleiterschicht .
Gemäß zumindest einer Ausführungsform ist eine zweite
Stromaufweitungsschicht zwischen der ersten dielektrischen Spiegelschicht und der Halbleiterschichtenfolge angeordnet. Bevorzugt steht die zweite Stromaufweitungsschicht, die zwischen der Halbleiterschichtenfolge und der ersten
dielektrischen Spiegelschicht angeordnet ist, mit der Halbleiterschichtenfolge und der ersten dielektrischen
Spiegelschicht in direktem Kontakt. In diesem Fall handelt es sich bei der angrenzenden Halbleiterschicht bevorzugt um eine p-dotierte Halbleiterschicht.
Weiterhin ist es möglich, dass die erste Ausnehmung die zweite Stromaufweitungsschicht freilegt. In diesem Fall bedeckt die erste Stromaufweitungsschicht die freigelegte zweite Stromaufweitungsschicht, insbesondere vollständig.
Gemäß zumindest einer Ausführungsform ist die erste
Stromaufweitungsschicht in der ersten Ausnehmung elektrisch leitend mit der zweiten Stromaufweitungsschicht verbunden. In diesem Ausführungsbeispiel legt die erste Ausnehmung einen Teil der zweiten Stromaufweitungsschicht frei. Die
freigelegte zweite Stromaufweitungsschicht steht mit der ersten dielektrischen Spiegelschicht, die in der ersten
Ausnehmung angeordnet ist, in direktem Kontakt.
Gemäß zumindest einer Ausführungsform ist eine
Zwischenschicht zwischen der ersten dielektrischen
Spiegelschicht und der zweiten dielektrischen Spiegelschicht angeordnet. Die Zwischenschicht umfasst bevorzugt ein
Aufschleuderglas (englisch: „Spin On Glass", kurz: „SOG") .
Das Aufschleuderglas umfasst bevorzugt Siliziumdioxid, das beispielsweise mit Bor oder Phosphor dotiert sein kann. Die Zwischenschicht steht bevorzugt mit der zweiten
dielektrischen Spiegelschicht in direktem Kontakt. Zudem steht die Zwischenschicht bevorzugt mit der ersten
Stromaufweitungsschicht in direktem Kontakt. Weiterhin ist es möglich, dass die Zwischenschicht in einem Bereich, der nicht von der ersten Stromaufweitungsschicht bedeckt ist, mit der ersten dielektrischen Spiegelschicht in direktem Kontakt steht .
Die Zwischenschicht ist bevorzugt reflektierend für die von dem aktiven Bereich erzeugte elektromagnetische Strahlung ausgebildet. Die Zwischenschicht weist dabei bevorzugt für die im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 90 %, insbesondere von
wenigstens 95 %, auf.
Gemäß zumindest einer Ausführungsform füllt die
Zwischenschicht die erste Ausnehmung vollständig. Bevorzugt steht die Zwischenschicht in diesem Ausführungsbeispiel in direktem Kontakt mit der ersten Stromaufweitungsschicht in der ersten Ausnehmung. Bevorzugt bildet die
Stromaufweitungsschicht die Form der ersten Ausnehmung nach. Bei der Zwischenschicht handelt es sich bevorzugt um eine Planarisierungsschicht, die eine Unebenheit, die durch die erste Ausnehmung hervorgerufen ist, einebnet. Damit weist die Planarisierungsschicht bevorzugt eine ebene Deckfläche auf.
Die Zwischenschicht überragt die erste
Stromaufweitungsschicht und die erste dielektrische
Spiegelschicht bevorzugt in vertikaler Richtung. Weiterhin überragt die Zwischenschicht die erste
Stromaufweitungsschicht bevorzugt in lateraler Richtung. Die Zwischenschicht, die in diesem Fall als
Planarisierungsschicht ausgebildet ist, weist in diesem Fall bevorzugt die ebene Deckfläche auf, die sich in lateraler Richtung erstreckt und im Wesentlichen glatt ist. „Im
Wesentlichen glatt" bedeutet hier insbesondere, dass die Deckfläche der Planarisierungsschicht eine mittlere Rauigkeit von höchstens 100 Nanometer aufweist. Vorteilhafterweise ist die zweite Spiegelschicht so besonders gut aufbringbar.
Handelt es sich bei der zweiten dielektrischen Spiegelschicht um einen Braggspiegel , so ist eine Effizienz des
Braggspiegels durch die Planarisierungsschicht
vorteilhafterweise besonders gut.
Gemäß zumindest einer Ausführungsform erstreckt sich die zweite Ausnehmung vollständig durch die Zwischenschicht. In dieser Ausführungsform durchbricht die Zwischenschicht die zweite Spiegelschicht und die Zwischenschicht bevorzugt vollständig. Die Seitenfläche der zweiten Ausnehmung ist in diesem Fall bevorzugt durch die zweite dielektrische
Spiegelschicht und die Zwischenschicht gebildet.
Gemäß zumindest einer Ausführungsform umläuft die zweite Ausnehmung die erste Ausnehmung in lateraler Richtung
vollständig. Das heißt, die zweite Ausnehmung umschließt die erste Ausnehmung in Draufsicht in lateraler Richtung
vollständig. Die zweite Ausnehmung ist in dieser
Ausführungsform bevorzugt als zusammenhängender Graben ausgeführt .
Gemäß zumindest einer Ausführungsform ist eine metallische Kontaktschicht über der zweiten dielektrischen Spiegelschicht angeordnet. Bevorzugt steht die metallische Kontaktschicht in direktem Kontakt mit der zweiten dielektrischen
Spiegelschicht. Die metallische Kontaktschicht ist bevorzugt reflektierend für die im aktiven Bereich erzeugte
elektromagnetische Strahlung ausgebildet. Die metallische Kontaktschicht weist bevorzugt für die im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 80 %, insbesondere von wenigstens 90 %, auf. Die metallische Kontaktschicht weist bevorzugt ein Metall auf oder besteht daraus. Das Metall ist oder enthält
beispielsweise eines oder mehrere der folgenden Metalle:
Gold, Silber, Kupfer, Zinn, Blei, Bismut und/oder Antimon, Aluminium, Rhodium.
Gemäß zumindest einer Ausführungsform ist die metallische Kontaktschicht in der zweiten Ausnehmung angeordnet.
Bevorzugt bedeckt die metallische Kontaktschicht die
Seitenfläche der zweiten Ausnehmung vollständig. Ist die Seitenfläche der zweiten Ausnehmung durch die zweite
dielektrische Spiegelschicht und die Zwischenschicht
gebildet, steht die metallische Kontaktschicht bevorzugt in direktem Kontakt mit der zweiten dielektrischen
Spiegelschicht und der Zwischenschicht.
Gemäß zumindest einer Ausführungsform ist die metallische Kontaktschicht in der zweiten Ausnehmung elektrisch leitend mit der ersten Stromaufweitungsschicht verbunden. Die zweite Ausnehmung legt bevorzugt die erste Stromaufweitungsschicht frei. Damit steht die in der zweiten Ausnehmung angeordnete metallische Kontaktschicht bevorzugt in direktem Kontakt mit der ersten Stromaufweitungsschicht.
Gemäß zumindest einer Ausführungsform ist die zweite
dielektrische Spiegelschicht in der ersten Ausnehmung
angeordnet. In diesem Fall weist der strahlungsemittierende Halbleiterchip bevorzugt keine Zwischenschicht auf. Bevorzugt ist die zweite dielektrische Spiegelschicht in dieser
Ausführungsform formschlüssig auf der ersten
Stromaufweitungsschicht angeordnet. Damit erstreckt sich eine Deckfläche der zweiten dielektrischen Spiegelschicht nicht parallel zur Haupterstreckungsebene, sondern weist eine Senke im Bereich der ersten Ausnehmung auf.
Es wird darüber hinaus ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben, mit dem der hier beschriebene strahlungsemittierende Halbleiterchip hergestellt werden kann. Sämtliche in Verbindung mit dem strahlungsemittierenden Halbleiterchip offenbarten Merkmale und Ausführungsformen sind daher auch in Verbindung mit dem Verfahren anwendbar und umgekehrt.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge bereitgestellt, die einen aktiven Bereich aufweist, der dazu ausgebildet ist,
elektromagnetische Strahlung zu erzeugen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste dielektrische Spiegelschicht über der
Halbleiterschichtenfolge aufgebracht. Die dielektrische
Spiegelschicht ist bevorzugt zusammenhängend ausgebildet. In diesem Fall weist die dielektrische Spiegelschicht keine Strukturierung auf. Beispielsweise wird die erste
dielektrische Spiegelschicht durch physikalische
Gasphasenabscheidung wie Sputtern oder Aufdampfen oder durch chemische Gasphasenabscheidung über der
Halbleiterschichtenfolge aufgebracht .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Ausnehmung in der ersten dielektrischen
Spiegelschicht erzeugt. Die erste Ausnehmung durchdringt die erste dielektrische Spiegelschicht vollständig. Ein
Materialabtrag der ersten dielektrischen Spiegelschicht im Bereich der ersten Ausnehmung wird bevorzugt durch Ätzen, beispielsweise durch trocken- oder nasschemisches Ätzen, erzielt .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Stromaufweitungsschicht in der ersten Ausnehmung und über der ersten dielektrischen Spiegelschicht
aufgebracht .
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine zweite Ausnehmung in der zweiten dielektrischen
Spiegelschicht erzeugt, die sich bis zu der ersten
Stromaufweitungsschicht erstreckt. Die zweite Ausnehmung durchdringt die zweite dielektrische Spiegelschicht
vollständig. Ein Materialabtrag der zweiten dielektrischen Spiegelschicht im Bereich der zweiten Ausnehmung wird
bevorzugt durch Ätzen, beispielsweise durch trocken- oder nasschemisches Ätzen, erzielt.
Gemäß zumindest einer Ausführungsform des Verfahrens
überlappt die erste Ausnehmung in Draufsicht nicht mit der zweiten Ausnehmung in lateraler Richtung.
Gemäß zumindest einer Ausführungsform des Verfahrens wird nach dem Aufbringen der ersten dielektrischen Spiegelschicht eine Opferschicht über der ersten dielektrischen
Spiegelschicht aufgebracht, die eine dritte Ausnehmung aufweist. Die dritte Ausnehmung durchdringt die Opferschicht vollständig und legt die erste dielektrische Spiegelschicht bevorzugt bereichsweise frei.
Bei der Opferschicht handelt es sich beispielsweise um einen strukturierten Photolack. Die strukturierte Opferschicht wird bevorzugt durch Sputtern oder Aufdampfen über der ersten dielektrischen Spiegelschicht aufgebracht.
Gemäß zumindest einer Aus führungs form des Verfahrens wirkt die Opferschicht mit der dritten Ausnehmung als Maske für die erste Ausnehmung. Das heißt, durch eine laterale Dimension der dritten Ausnehmung in der strukturierten Opferschicht wird eine laterale Dimension der ersten Ausnehmung
vorgegeben .
Gemäß zumindest einer Aus führungs form des Verfahrens wird nach dem Erzeugen der ersten Ausnehmung eine vierte
Ausnehmung in der Opferschicht erzeugt, die als Maske für die erste Stromaufweitungsschicht wirkt. Die vierte Ausnehmung durchdringt die Opferschicht vollständig und legt die erste dielektrische Spiegelschicht bevorzugt bereichsweise frei.
Die vierte Ausnehmung weist bevorzugt eine größere laterale Dimension auf als die dritte Ausnehmung. Durch eine laterale Dimension der vierten Ausnehmung in der strukturierten
Opferschicht wird bevorzugt eine laterale Dimension der ersten Stromaufweitungsschicht vorgegeben.
Die Opferschicht wird nach dem Aufbringen der ersten
Stromaufweitungsschicht bevorzugt entfernt.
Im Folgenden werden der hier beschriebene
strahlungsemittierende Halbleiterchip und das Verfahren zur Herstellung des hier beschriebenen strahlungsemittierenden Halbleiterchips unter Bezugnahme auf die Figuren anhand von Ausführungsbeispielen näher erläutert.
Es zeigen: Figur 1 schematische Schnittdarstellung eines
strahlungsemittierenden Halbleiterchips gemäß einem
Ausführungsbeispiel,
Figuren 2 und 3 schematische Darstellungen eines
strahlungsemittierenden Halbleiterchips gemäß einem
Ausführungsbeispiel,
Figuren 4 und 5 schematische Schnittdarstellungen eines strahlungsemittierenden Halbleiterchips gemäß jeweils einem Ausführungsbeispiel,
Figuren 6, 7, 8, 9 und 10 schematische Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines strahlungsemittierenden Halbleiterchips gemäß einem
Ausführungsbeispiel, und
Figuren 11 und 12 exemplarische fokussierte
ionenstrahlmikroskopische (englisch: „Focused Ion Beam
Microscopy", kurz „FIB") Aufnahme eines
strahlungsemittierenden Halbleiterchips gemäß einem
Ausführungsbeispiel .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein.
Der strahlungsemittierende Halbleiterchip 1 gemäß dem
Ausführungsbeispiel der Figur 1 umfasst eine Halbleiterschichtenfolge 2, die einen aktiven Bereich 3 aufweist, der dazu ausgebildet ist, elektromagnetische
Strahlung zu erzeugen. Die Halbleiterschichtenfolge 2 weist eine erste Halbleiterschicht 4 und eine zweite
Halbleiterschicht 5 auf. In diesem Ausführungsbeispiel ist die erste Halbleiterschicht 4 p-dotiert ausgebildet und die zweite Halbleiterschicht 5 n-dotiert ausgebildet.
Weiterhin umfasst der strahlungsemittierende Halbleiterchip 1 eine erste dielektrische Spiegelschicht 6 und eine zweite dielektrische Spiegelschicht 7, sowie eine erste
Stromaufweitungsschicht 10 und eine zweite
Stromaufweitungsschicht 11.
Die zweite Stromaufweitungsschicht 11 ist auf der ersten Halbleiterschicht 4 angeordnet und steht mit dieser in direktem Kontakt. Die zweite Stromaufweitungsschicht 11 ist hier mit einem TCO gebildet, wie beispielsweise Zinkoxid, Zinnoxid, Kadmiumoxid, Titanoxid, Indiumoxid oder
Indiumzinnoxid .
Über der zweiten Stromaufweitungsschicht 11 ist die erste dielektrische Spiegelschicht 6 angeordnet. Die erste
dielektrische Spiegelschicht 6 steht mit der zweiten
Stromaufweitungsschicht 11 in direktem Kontakt. Weiterhin weist die erste dielektrische Spiegelschicht 6 eine erste Ausnehmung 8 auf. Die erste Ausnehmung 8 durchdringt die erste dielektrische Spiegelschicht 6 vollständig und legt die zweite Stromaufweitungsschicht 11 frei. Eine Seitenfläche der ersten Ausnehmung 6 schließt einen Winkel von etwa 60° mit einer Haupterstreckungsebene der Halbleiterschichtenfolge 2 ein . Die erste dielektrische Spiegelschicht 6 umfasst in diesem Ausführungsbeispiel SiOg. Weiterhin weist die dielektrische Spiegelschicht 6 eine Ausdehnung in vertikaler Richtung 17 auf, die bevorzugt mindestens 200 Nanometer und höchstens 2000 Nanometer groß ist.
Die erste Stromaufweitungsschicht 10 ist über der ersten dielektrischen Spiegelschicht 6 und in der ersten Ausnehmung 8 angeordnet. Die erste Stromaufweitungsschicht 10 bedeckt die Seitenfläche der ersten Ausnehmung 8 vollständig.
Weiterhin erstreckt sich die erste Stromaufweitungsschicht 10 auf einer Deckfläche der ersten dielektrischen Spiegelschicht 6 in lateraler Richtung 18. Im Bereich der Seitenfläche der ersten Ausnehmung 8 und im Bereich der Deckfläche der ersten dielektrischen Spiegelschicht 6 steht die erste
Stromaufweitungsschicht 10 in direktem Kontakt mit der ersten dielektrischen Spiegelschicht 6. Weiterhin bedeckt die erste Stromaufweitungsschicht 10 die freigelegte zweite
Stromaufweitungsschicht 11 vollständig. In diesem Bereich stehen die erste Stromaufweitungsschicht 10 und die zweite Stromaufweitungsschicht 11 in direktem Kontakt. Damit ist die erste Stromaufweitungsschicht 10 in der ersten Ausnehmung 8 elektrisch leitend mit der zweiten Stromaufweitungsschicht 11 verbunden .
In diesem Ausführungsbeispiel umfasst die zweite
Stromaufweitungsschicht 11 bevorzugt ITO und weist eine Dicke auf, die mindestens 5 Nanometer und höchstens 30 Nanometer, beispielsweise in etwa 15 Nanometer, groß ist. Weiterhin weist die erste Stromaufweitungsschicht 10 hier bevorzugt eine Ausdehnung in lateraler Richtung 18 von höchstens 15 Mikrometer auf. Über der ersten dielektrischen Spiegelschicht 6 und der ersten Stromaufweitungsschicht 11 ist eine Zwischenschicht 12 angeordnet. In diesem Ausführungsbeispiel handelt es sich bei der Zwischenschicht 12 um eine Planarisierungsschicht. Die Zwischenschicht 11 ist durch ein Aufschleuderglas gebildet, das bevorzugt Siliziumdioxid umfasst, das beispielsweise mit Bor oder Phosphor dotiert ist.
Die Zwischenschicht 12 füllt die erste Ausnehmung 8
vollständig. Die Zwischenschicht 12 steht hierbei in direktem Kontakt mit der ersten Stromaufweitungsschicht 10 in der ersten Ausnehmung 8. Weiterhin überragt die Zwischenschicht 12 die erste Stromaufweitungsschicht 10 und die erste
dielektrische Spiegelschicht 6 in vertikaler Richtung 17. Weiterhin überragt die Zwischenschicht 12 die erste
Stromaufweitungsschicht 10 in lateraler Richtung 18. Eine der Halbleiterschichtenfolge 2 abgewandte Deckfläche der
Zwischenschicht 12 ist bevorzugt im Wesentlichen glatt. Das heißt, dass die Deckfläche der Zwischenschicht 12 eine mittlere Rauigkeit von höchstens 100 Nanometer aufweist.
Über der Zwischenschicht 12 ist eine zweite dielektrische Spiegelschicht 7 angeordnet. Die zweite dielektrische
Spiegelschicht 7 und die Zwischenschicht 12 sind in
vertikaler Richtung 17 übereinander gestapelt und stehen in direktem Kontakt. Bei der zweiten dielektrischen
Spiegelschicht 7 handelt es sich in diesem
Ausführungsbeispiel um einen weiteren Braggspiegel .
Die zweite dielektrische Spiegelschicht 7 weist eine zweite Ausnehmung 9 auf. Weiterhin weist die Zwischenschicht 12 ebenfalls die zweite Ausnehmung 9 auf. Die zweite Ausnehmung 9 durchbricht die zweite dielektrische Spiegelschicht 7 und die Zwischenschicht 12 vollständig, sodass sich die zweite Ausnehmung 9 bis zur ersten Stromaufweitungsschicht 10 erstreckt. Eine Seitenfläche der zweiten Ausnehmung 9
schließt einen Winkel von etwa 60° mit einer
Haupterstreckungsebene der Halbleiterschichtenfolge 2 ein.
Über der zweiten dielektrischen Spiegelschicht 7 ist eine metallische Kontaktschicht 13 angeordnet. Weiterhin ist die metallische Kontaktschicht 13 in der zweiten Ausnehmung 9 angeordnet. Die metallische Kontaktschicht 9 bedeckt die Seitenfläche der zweiten Ausnehmung 9 vollständig. Die metallische Kontaktschicht 9 steht hier in direktem Kontakt mit der zweiten dielektrischen Spiegelschicht 7. Die
metallische Kontaktschicht 9 ist in diesem
Ausführungsbeispiel mit Silber gebildet.
In der zweiten Ausnehmung 9 steht die metallische
Kontaktschicht 13 in direktem Kontakt mit der ersten
Stromaufweitungsschicht 10. Damit ist die metallische
Kontaktschicht 13 in der zweiten Ausnehmung 9 elektrisch leitend mit der ersten Stromaufweitungsschicht 10 verbunden.
Die erste Ausnehmung 8 überlappt in Draufsicht nicht mit der zweiten Ausnehmung 9 in lateraler Richtung 18. Das heißt, die erste Ausnehmung 8 ist in Draufsicht in lateraler Richtung 18 beabstandet zu der zweiten Ausnehmung 9 angeordnet.
Bei dem strahlungsemittierenden Halbleiterchip 1 gemäß dem Ausführungsbeispiel der Figuren 2 und 3 umläuft die zweite Ausnehmung 9 die erste Ausnehmung 8 in lateraler Richtung 18 vollständig. Die zweite Ausnehmung 9 ist in diesem
Ausführungsbeispiel als zusammenhängender Graben ausgeführt. Wie bei dem Ausführungsbeispiel der Figur 1 überlappt die erste Ausnehmung 8 in Draufsicht nicht mit der zweiten
Ausnehmung 9 in lateraler Richtung 18.
Der strahlungsemittierende Halbleiterchip 1 gemäß dem
Ausführungsbeispiel der Figur 4 weist im Unterschied zum Ausführungsbeispiel der Figur 1 keine zweite
Stromaufweitungsschicht 11 auf. Die erste Ausnehmung 8 durchdringt die erste dielektrische Spiegelschicht 6
vollständig und legt die Halbleiterschichtenfolge 2 frei. Weiterhin grenzt in dem Ausführungsbeispiel der Figur 4 im Unterschied zum Ausführungsbeispiel der Figur 1 die zweite Halbleiterschicht 5 an die erste dielektrische Schichtenfolge an und steht mit dieser in direktem Kontakt. Das heißt, die erste Ausnehmung 8 legt die zweite Halbleiterschicht 5 frei.
Die erste Stromaufweitungsschicht 10 ist in diesem
Ausführungsbeispiel in der ersten Ausnehmung 8 elektrisch leitend mit der Halbleiterschichtenfolge, insbesondere der zweiten Halbleiterschicht 5, verbunden. In dem Bereich der von der ersten Ausnehmung 8 freigelegten zweiten
Halbleiterschicht 5 steht die erste Stromaufweitungsschicht bevorzugt in direktem Kontakt mit der zweiten
Halbleiterschicht 5.
Der strahlungsemittierende Halbleiterchip 1 gemäß dem
Ausführungsbeispiel der Figur 5 weist im Unterschied zum Ausführungsbeispiel der Figur 4 keine Zwischenschicht 12 auf. Die zweite dielektrische Spiegelschicht 7 ist direkt über der ersten Stromaufweitungsschicht 10 und der ersten
dielektrischen Spiegelschicht 6 angeordnet.
Die zweite dielektrische Spiegelschicht 7 ist in diesem
Ausführungsbeispiel in einer ersten Ausnehmung 8 angeordnet. Eine Deckfläche der zweiten dielektrischen Spiegelschicht 7 erstreckt sich hierbei nicht parallel zur
Haupterstreckungsebene, sondern weist eine Senke im Bereich der ersten Ausnehmung 8 auf.
Die zweite dielektrische Spiegelschicht 7 umfasst in diesem Ausführungsbeispiel SiOg. Weiterhin weist die dielektrische Spiegelschicht 7 eine Ausdehnung in vertikaler Richtung 17 auf, die bevorzugt mindestens 200 Nanometer und höchstens 2000 Nanometer groß ist. Weiterhin weist die erste
Stromaufweitungsschicht 10 hier bevorzugt eine Ausdehnung in lateraler Richtung 18 von höchstens 10 Mikrometer auf.
Die metallische Kontaktschicht 9 ist in diesem
Ausführungsbeispiel mit Silber oder Aluminium gebildet.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 6, 7, 8, 9 und 10 wird eine Halbleiterschichtenfolge 2 bereitgestellt, über der eine erste dielektrische
Spiegelschicht 6 aufgebracht ist, wie in Figur 6 gezeigt. Weiterhin ist über der ersten dielektrischen Spiegelschicht 6 eine Opferschicht 14 aufgebracht, die eine dritte Ausnehmung 15 aufweist.
In einem weiteren Verfahrensschritt wird eine erste
Ausnehmung 8 in der ersten dielektrischen Spiegelschicht 6 durch einen trockenchemischen oder nasschemischen Ätzprozess erzeugt (Figur 7) . Die Opferschicht 14 mit der dritten
Ausnehmung 15 wirkt hier als Maske für die erste
Ausnehmung 8.
Nachfolgend wird die Opferschicht 14 teilweise durch ein Sauerstoffplasma entfernt, derart, dass eine vierte Ausnehmung 16 in der Opferschicht 14 erzeugt wird (siehe Figur 8 ) .
In einem nächsten Verfahrensschritt wird eine erste
Stromaufweitungsschicht 10 über der Opferschicht, der ersten dielektrischen Spiegelschicht 6 und der
Halbleiterschichtenfolge 2 aufgebracht (Figur 9) .
In einem nachfolgenden Verfahrensschritt wird die
Opferschicht 14 durch ein Lift-off-Verfahren oder ein
Sauerstoffplasma entfernt (Figur 10) . Die erste
Stromaufweitungsschicht 10, die die Opferschicht 14 bedeckt, wird in diesem Verfahrensschritt in dem Bereich der
Opferschicht 14 ebenfalls entfernt. Die vierte Ausnehmung 16 in der Opferschicht 14 wirkt als Maske für die erste
Stromaufweitungsschicht 10 und gibt die lateralen Dimensionen der ersten Stromaufweitungsschicht 10 vor.
Bei der exemplarischen fokussierten
ionenstrahlmikroskopischen Aufnahme eines
strahlungsemittierenden Halbleiterchips gemäß einem
Ausführungsbeispiel der Figuren 11 und 12 weist der
strahlungsemittierende Halbleiterchip 1 eine erste
Stromaufweitungsschicht 10 und eine zweite
Stromaufweitungsschicht 11 auf. Die gestrichelten Linien sind virtueller Natur und lediglich zur besseren Darstellbarkeit der Stromaufweitungsschichten 10 und 11 eingezeichnet.
Hierbei ist eine Ausdehnung in lateraler Richtung 18 der ersten Stromaufweitungsschicht 10 höchstens 10 Mikrometer.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019120444.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die in Verbindung mit den Figuren beschriebenen Merkmale und Ausführungsbeispiele können gemäß weiteren
Ausführungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen explizit beschrieben sind.
Weiterhin können die in Verbindung mit den Figuren
beschriebenen Ausführungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugszeichenliste
1 strahlungsemittierender Halbleiterchip
2 Halbleiterschichtenfolge
3 aktiver Bereich
4 erste Halbleiterschicht
5 zweite Halbleiterschicht
6 erste dielektrische Spiegelschicht 7 zweite dielektrische Spiegelschicht 8 erste Ausnehmung
9 zweite Ausnehmung
10 erste Stromaufweitungsschicht
11 zweite Stromaufweitungsschicht
12 Zwischenschicht
13 metallische Kontaktschicht
14 Opferschicht
15 dritte Ausnehmung
16 vierte Ausnehmung
17 vertikale Richtung
18 laterale Richtung

Claims

Patentansprüche
1. Strahlungsemittierender Halbleiterchip (1) mit:
- einer Halbleiterschichtenfolge (2), die einen aktiven
Bereich (3) aufweist, der dazu ausgebildet ist,
elektromagnetische Strahlung zu erzeugen,
- einer ersten dielektrischen Spiegelschicht (6), die über der Halbleiterschichtenfolge (2) angeordnet ist, und
- einer zweiten dielektrischen Spiegelschicht (7), die über der ersten dielektrischen Spiegelschicht (6) angeordnet ist, wobei
- die erste dielektrische Spiegelschicht (6) zumindest eine erste Ausnehmung (8) aufweist,
- eine erste Stromaufweitungsschicht (10) in der ersten
Ausnehmung (8) und über der ersten dielektrischen
Spiegelschicht (6) angeordnet ist,
- die zweite dielektrische Spiegelschicht (7) zumindest eine zweite Ausnehmung (9) aufweist, die sich bis zur ersten
Stromaufweitungsschicht (10) erstreckt, und
- die erste Ausnehmung (8) in Draufsicht nicht mit der zweiten Ausnehmung (9) in lateraler Richtung überlappt.
2. Strahlungsemittierender Halbleiterchip (1) nach dem vorherigen Anspruch,
bei dem die erste Stromaufweitungsschicht (10) in der ersten Ausnehmung (8) elektrisch leitend mit der
Halbleiterschichtenfolge (2) verbunden ist.
3. Strahlungsemittierender Halbleiterchip (1) nach dem
Anspruch 1,
bei dem eine zweite Stromaufweitungsschicht (11) zwischen der ersten dielektrischen Spiegelschicht (6) und der
Halbleiterschichtenfolge (2) angeordnet ist.
4. Strahlungsemittierender Halbleiterchip (1) nach dem vorherigen Anspruch,
bei dem die erste Stromaufweitungsschicht (10) in der ersten Ausnehmung (8) elektrisch leitend mit der zweiten
Stromaufweitungsschicht (11) verbunden ist.
5. Strahlungsemittierender Halbleiterchip (1) nach einem der vorherigen Ansprüche,
bei dem eine Zwischenschicht (12) zwischen der ersten
dielektrischen Spiegelschicht (6) und der zweiten
dielektrischen Spiegelschicht (7) angeordnet ist.
6. Strahlungsemittierender Halbleiterchip (1) nach dem vorherigen Anspruch,
bei dem die Zwischenschicht (12) die erste Ausnehmung (8) vollständig füllt.
7. Strahlungsemittierender Halbleiterchip (1) nach einem der Ansprüche 5 oder 6,
bei dem sich die zweite Ausnehmung (9) vollständig durch die Zwischenschicht (12) erstreckt.
8. Strahlungsemittierender Halbleiterchip (1) nach einem der vorherigen Ansprüche,
bei dem die zweite Ausnehmung (9) die erste Ausnehmung (8) in lateraler Richtung vollständig umläuft.
9. Strahlungsemittierender Halbleiterchip (1) nach einem der vorherigen Ansprüche, bei dem
- eine metallische Kontaktschicht (13) über der zweiten dielektrischen Spiegelschicht (7) angeordnet ist, und - die metallische Kontaktschicht (13) in der zweiten
Ausnehmung (9) angeordnet ist.
10. Strahlungsemittierender Halbleiterchip (1) nach dem vorherigen Anspruch,
bei dem die metallische Kontaktschicht (13) in der zweiten Ausnehmung (9) elektrisch leitend mit der ersten
Stromaufweitungsschicht (10) verbunden ist.
11. Strahlungsemittierender Halbleiterchip (1) nach dem vorherigen Anspruch,
bei dem die zweite dielektrische Spiegelschicht (7) in der ersten Ausnehmung (8) angeordnet ist.
12. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) mit den Schritten:
- Bereitstellen einer Halbleiterschichtenfolge (2), die einen aktiven Bereich (3) aufweist, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen,
- Aufbringen einer ersten dielektrischen Spiegelschicht (6) über der Halbleiterschichtenfolge (2),
- Erzeugen einer ersten Ausnehmung (8) in der ersten
dielektrischen Spiegelschicht (6), die die erste
dielektrische Spiegelschicht (6) vollständig durchdringt,
- Aufbringen einer ersten Stromaufweitungsschicht (10) in der ersten Ausnehmung (8) und über der ersten dielektrischen Spiegelschicht (6),
- Aufbringen einer zweiten dielektrischen Spiegelschicht (7) über der ersten dielektrischen Spiegelschicht (6) und der ersten Stromaufweitungsschicht (10),
- Erzeugen einer zweiten Ausnehmung (9) in der zweiten dielektrischen Spiegelschicht (7), die sich bis zu der ersten Stromaufweitungsschicht (10) erstreckt, wobei - die erste Ausnehmung (8) in Draufsicht nicht mit der zweiten Ausnehmung (9) in lateraler Richtung überlappt.
13. Verfahren nach dem vorherigen Anspruch,
wobei nach dem Aufbringen der ersten dielektrischen
Spiegelschicht (6) eine Opferschicht (14) über der ersten dielektrischen Spiegelschicht (6) aufgebracht wird, die eine dritte Ausnehmung (15) aufweist.
14. Verfahren nach dem vorherigen Anspruch,
wobei die Opferschicht (14) mit der dritten Ausnehmung (15) als Maske für die erste Ausnehmung (8) wirkt.
15. Verfahren nach den Ansprüchen 13 oder 14,
wobei nach dem Erzeugen der ersten Ausnehmung (8) eine vierte Ausnehmung (16) in der Opferschicht (14) erzeugt wird, die als Maske für die erste Stromaufweitungsschicht (10) wirkt.
PCT/EP2020/071250 2019-07-29 2020-07-28 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips WO2021018884A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/630,534 US20220278259A1 (en) 2019-07-29 2020-07-28 Radiation emitting semiconductor chip and method for producing a radiation emitting semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019120444.5 2019-07-29
DE102019120444.5A DE102019120444A1 (de) 2019-07-29 2019-07-29 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Publications (1)

Publication Number Publication Date
WO2021018884A1 true WO2021018884A1 (de) 2021-02-04

Family

ID=71899719

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/071250 WO2021018884A1 (de) 2019-07-29 2020-07-28 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Country Status (3)

Country Link
US (1) US20220278259A1 (de)
DE (1) DE102019120444A1 (de)
WO (1) WO2021018884A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015053600A1 (ko) * 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
WO2016180734A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur verspiegelung von mantelflächen von optischen bauelementen für die verwendung in optoelektronischen halbleiterkörpern und oberflächenmontierbarer optoelektronischer halbleiterkörper
DE102015118041A1 (de) * 2015-10-22 2017-04-27 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
EP3490013A1 (de) * 2017-08-24 2019-05-29 Seoul Viosys Co. Ltd. Leuchtdiode mit einem verteiltem bragg-reflektor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2782147B1 (de) * 2012-07-18 2020-03-11 Semicon Light Co. Ltd. Verfahren zur herstellung eines lichtemittierenden halbleiterelements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015053600A1 (ko) * 2013-10-11 2015-04-16 주식회사 세미콘라이트 반도체 발광소자
WO2016180734A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur verspiegelung von mantelflächen von optischen bauelementen für die verwendung in optoelektronischen halbleiterkörpern und oberflächenmontierbarer optoelektronischer halbleiterkörper
DE102015118041A1 (de) * 2015-10-22 2017-04-27 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
EP3490013A1 (de) * 2017-08-24 2019-05-29 Seoul Viosys Co. Ltd. Leuchtdiode mit einem verteiltem bragg-reflektor

Also Published As

Publication number Publication date
DE102019120444A1 (de) 2021-02-04
US20220278259A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
EP2559076B1 (de) Leuchtdiodenchip mit stromaufweitungsschicht
EP2340568B1 (de) Optoelektronischer halbleiterkörper
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE102010024079A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016105056A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015117662B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP3259783B1 (de) Verfahren zur herstellung eines halbleiterkörpers
DE102016106831A1 (de) Optoelektronischer Halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2021018884A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102017117414A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
WO2020115226A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102015102378B4 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE102018107470A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
WO2021023473A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE102017117164A1 (de) Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102020200621A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2017129519A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102020124258A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE112021007840T5 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung desselben

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20750204

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20750204

Country of ref document: EP

Kind code of ref document: A1