DE102020200621A1 - Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips - Google Patents

Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips Download PDF

Info

Publication number
DE102020200621A1
DE102020200621A1 DE102020200621.0A DE102020200621A DE102020200621A1 DE 102020200621 A1 DE102020200621 A1 DE 102020200621A1 DE 102020200621 A DE102020200621 A DE 102020200621A DE 102020200621 A1 DE102020200621 A1 DE 102020200621A1
Authority
DE
Germany
Prior art keywords
layer
metallic
metallic contact
radiation
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020200621.0A
Other languages
English (en)
Inventor
Matin Mohajerani
Zeynep Meric-Polster
Martin Behringer
Berthold Hahn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102020200621.0A priority Critical patent/DE102020200621A1/de
Priority to US17/793,049 priority patent/US20230047118A1/en
Priority to PCT/EP2021/050167 priority patent/WO2021148250A1/de
Publication of DE102020200621A1 publication Critical patent/DE102020200621A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

Es wird ein strahlungsemittierender Halbleiterchip (1) angegeben, mit:- einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (3) und einer zweiten Halbleiterschicht (4) ,- einem ersten metallischen Spiegel (14), mit dem Ladungsträger in die erste Halbleiterschicht (3) einprägbar sind,- einer ersten metallischen Kontaktschicht (16), die auf dem ersten metallischen Spiegel (14) angeordnet ist, und- einer zweiten metallischen Kontaktschicht (17), die auf der ersten metallischen Kontaktschicht (16) angeordnet ist, wobei- zwischen der ersten metallischen Kontaktschicht(16) und dem ersten metallischen Spiegel (14) eine erste Keimschicht (19) angeordnet ist, und- zwischen der ersten metallischen Kontaktschicht (16) und der zweiten metallischen Kontaktschicht (17) eine zweite Keimschicht (20) angeordnet ist.Weiterhin wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) angegeben.

Description

  • Es werden ein strahlungsemittierender Halbleiterchip und ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben.
  • Eine zu lösende Aufgabe besteht darin, einen strahlungsemittierenden Halbleiterchip anzugeben, der mechanisch besonders stabil ist. Außerdem soll ein Verfahren zur Herstellung eines solchen strahlungsemittierenden Halbleiterchips angegeben werden.
  • Der strahlungsemittierende Halbleiterchip ist beispielsweise dazu ausgebildet, im Betrieb elektromagnetische Strahlung auszusenden. Die von dem strahlungsemittierenden Halbleiterchip ausgesendete elektromagnetische Strahlung kann nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung sein.
  • Der strahlungsemittierende Halbleiterchip weist beispielsweise eine Haupterstreckungsebene auf. Eine vertikale Richtung erstreckt sich senkrecht zur Haupterstreckungsebene und laterale Richtungen erstrecken sich parallel zur Haupterstreckungsebene.
  • Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine Halbleiterschichtenfolge mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht. Beispielsweise ist die Halbleiterschichtenfolge epitaktisch auf einem Aufwachssubstrat gewachsen. Die Halbleiterschichtenfolge basiert beispielsweise auf einem III-V-Verbindungshalbleitermaterial. Bei dem III-V-Verbindungshalbleitermaterial handelt es sich beispielsweise um ein Phosphid-, Arsenid- und/oder Nitrid-Verbindungshalbleitermaterial, also zum Beispiel um InxAlyGa1-x-yP, InxAlyGa1-x-yAS und/oder InxAlyGa1-x-yN mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1.
  • Die Halbleiterschichtenfolge kann Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, Ga, In, N, As oder P angegeben, auch wenn diese bereichsweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Die Halbleiterschichtenfolge umfasst eine erste Halbleiterschicht, beispielsweise eines ersten Leitfähigkeitstyps, und eine zweite Halbleiterschicht, beispielsweise eines vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps. Beispielsweise ist die erste Halbleiterschicht n-dotiert und damit n-leitend ausgebildet. In diesem Fall ist die zweite Halbleiterschicht p-dotiert und damit p-leitend ausgebildet.
  • Die erste Halbleiterschicht und die zweite Halbleiterschicht sind beispielsweise in vertikaler Richtung übereinander gestapelt angeordnet. Weiterhin kann zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht ein aktiver Bereich angeordnet sein. Der aktive Bereich ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung zu erzeugen. Der aktive Bereich weist beispielsweise einen pn-Übergang, wie beispielsweise eine Heterostruktur, eine Einfachquantentopfstruktur oder eine Mehrfachquantentopfstruktur auf.
  • Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip einen ersten metallischen Spiegel, mit dem Ladungsträger in die erste Halbleiterschicht einprägbar sind. Der erste metallische Spiegel ist dazu elektrisch leitend mit der ersten Halbleiterschicht verbunden. Der erste metallische Spiegel steht beispielsweise in direktem Kontakt zu der ersten Halbleiterschicht. Alternativ ist es möglich, dass zwischen dem ersten metallischen Spiegel und der ersten Halbleiterschicht eine elektrisch leitende Schicht angeordnet ist.
  • Der erste metallische Spiegel erstreckt sich beispielsweise durch die zweite Halbleiterschicht hindurch bis in die erste Halbleiterschicht hinein oder bis zur ersten Halbleiterschicht hin. Der erste metallische Spiegel durchdringt die zweite Halbleiterschicht vollständig. Die erste Halbleiterschicht wird beispielsweise nicht vollständig durch den ersten metallischen Spiegel durchbrochen.
  • Der erste metallische Spiegel erstreckt sich beispielsweise entlang von Gitterlinien eines ersten regelmäßigen Gitters. Das erste regelmäßige Gitter ist zum Beispiel ein Viereckgitter.
  • Der erste metallische Spiegel weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Insbesondere ist es möglich, dass der erste metallische Spiegel mehrere Schichten umfasst. In diesem Fall sind die Schichten des ersten metallischen Spiegels in vertikaler Richtung übereinander gestapelt. Bei dem Metall des ersten metallischen Spiegels handelt es sich beispielsweise um eines oder mehrere der folgenden Materialien: Kupfer, Gold, Platin, Titan, Aluminium, Silber.
  • Der erste metallische Spiegel ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung, insbesondere die auf den ersten metallischen Spiegel auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung, zu wenigstens 95 %, insbesondere zu wenigstens 98 %, zu reflektieren.
  • Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine erste metallische Kontaktschicht, die auf dem ersten metallischen Spiegel angeordnet ist. Insbesondere ist die erste metallische Kontaktschicht in vertikaler Richtung über dem ersten metallischen Spiegel angeordnet. In Draufsicht bedeckt die erste metallische Kontaktschicht den ersten metallischen Spiegel zu großen Teilen. Zu großen Teilen bedeutet hier und im Folgenden, dass die erste metallische Kontaktschicht in Draufsicht wenigstens 80 %, insbesondere wenigstens 90 %, aber weniger als 100 % des ersten metallischen Spiegels bedeckt. Das heißt, eine Querschnittsfläche in lateralen Richtungen der ersten metallischen Kontaktschicht ist beispielsweise kleiner als eine Querschnittsfläche in lateralen Richtungen des ersten metallischen Spiegels.
  • Die erste metallische Kontaktschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Bei dem elektrisch leitenden Metall handelt es sich beispielsweise um eines der folgenden Materialien: Kupfer, Nickel.
  • Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine zweite metallische Kontaktschicht, die auf der ersten metallischen Kontaktschicht angeordnet ist. Insbesondere ist die zweite metallische Kontaktschicht in vertikaler Richtung über der ersten metallischen Kontaktschicht angeordnet. Die zweite metallische Kontaktschicht ist beispielsweise ausschließlich in einem Außenbereich des strahlungsemittierenden Halbleiterchips auf der ersten metallischen Kontaktschicht angeordnet. Der Außenbereich erstreckt sich beispielsweise entlang von äußeren Gitterlinien des ersten regelmäßigen Gitters. Bei den äußeren Gitterlinien handelt es sich in diesem Fall um die äußersten Gitterlinien, die jeweils an einem Rand des ersten regelmäßigen Gitters angeordnet sind.
  • Beispielsweise ist die zweite metallische Kontaktschicht von außen kontaktierbar. Das heißt, die zweite metallische Kontaktschicht ist insbesondere eine Anschlussschicht, über die ein elektrischer Strom über die erste metallische Kontaktschicht und den ersten metallischen Spiegel in die erste Halbleiterschicht einprägbar ist.
  • Die zweite metallische Kontaktschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Beispielsweise ist die zweite metallische Kontaktschicht mit dem gleichen Material wie die erste metallische Kontaktschicht gebildet.
  • Die erste metallische Kontaktschicht und/oder die zweite metallische Kontaktschicht weist zum Beispiel eine Ausdehnung in vertikaler Richtung von wenigstens 1 µm und höchstens 20 µm, insbesondere von wenigstens 3 µm und höchstens 10 µm auf.
  • Beispielsweise weisen die erste metallische Kontaktschicht und die zweite metallische Kontaktschicht nicht die gleiche Ausdehnung in vertikaler Richtung auf.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen der ersten metallischen Kontaktschicht und dem ersten metallischen Spiegel eine erste Keimschicht angeordnet. Die erste Keimschicht steht zum Beispiel in direktem Kontakt zu der ersten metallischen Kontaktschicht und dem ersten metallischen Spiegel. Die erste Keimschicht weist eine Ausdehnung in lateralen Richtungen auf, die beispielsweise zumindest gleich groß ist wie eine Ausdehnung in lateralen Richtungen der ersten metallischen Kontaktschicht. Alternativ überragt die erste Keimschicht die erste metallische Kontaktschicht in lateralen Richtungen.
  • Die erste Keimschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Eine Keimschicht ist beispielsweise dazu ausgebildet, dass eine metallische Schicht auf diese aufwachsbar ist. Die Keimschicht bildet beispielsweise Kristallisationskeime für die darauf aufwachsbare metallische Schicht. Insbesondere ist es möglich, dass die Keimschicht Teilschichten aufweist. Die Teilschichten der ersten Keimschicht sind zum Beispiel in vertikaler Richtung übereinander gestapelt. Bei dem Metall der ersten Keimschicht handelt es sich beispielsweise um eines oder mehrere der folgenden Materialien: Titan, Platin, Gold.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht eine zweite Keimschicht angeordnet. Die zweite Keimschicht steht zum Beispiel in direktem Kontakt zu der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht. Die zweite Keimschicht weist eine Ausdehnung in lateralen Richtungen auf, die beispielsweise gleich groß ist wie eine Ausdehnung in lateralen Richtungen der ersten metallischen Kontaktschicht.
  • Die zweite Keimschicht weist beispielsweise ein elektrisch leitendes Metall auf oder besteht daraus. Insbesondere ist die zweite Keimschicht mit den gleichen Materialien gebildet wie die erste Keimschicht.
  • In mindestens einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine Halbleiterschichtenfolge mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht, einen ersten metallischen Spiegel, mit dem Ladungsträger in die erste Halbleiterschicht einprägbar sind, eine erste metallische Kontaktschicht, die auf dem ersten metallischen Spiegel angeordnet ist, und eine zweite metallischen Kontaktschicht, die auf der ersten metallischen Kontaktschicht angeordnet ist. Weiterhin ist zwischen der ersten metallischen Kontaktschicht und dem ersten metallischen Spiegel eine erste Keimschicht angeordnet, und zwischen der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht ist eine zweite Keimschicht angeordnet.
  • Eine Idee des hier beschriebenen strahlungsemittierenden Halbleiterchips ist unter anderem, dass eine erste metallische Kontaktschicht und ein zweite metallische Kontaktschicht auf dem ersten metallischen Spiegel angeordnet sind. Durch die erste metallische Kontaktschicht und die zweite metallische Kontaktschicht, die beispielsweise beide Nickel umfassen, ist ein derartiger strahlungsemittierender Halbleiterchip mit Vorteil besonders stabil ausgebildet.
  • Es ist möglich, dass durch Verwendung der ersten metallischen Kontaktschicht und der zweiten metallischen Kontaktschicht auf weitere mechanisch stabilisierende Träger verzichtet werden kann. Mit Vorteil kann der strahlungsemittierende Halbleiterchip so besonders dünn ausgebildet werden. Ein derartiger strahlungsemittierender Halbleiterchip weist beispielsweise eine Ausdehnung in vertikaler Richtung von wenigstens 5 µm und höchstens 20 µm auf.
  • Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine Vielzahl von zweiten metallischen Spiegeln, mit denen jeweils Ladungsträger in die zweite Halbleiterschicht einprägbar sind. Beispielsweise sind die zweiten metallischen Spiegel in lateralen Richtungen beabstandet voneinander angeordnet. Die zweiten metallischen Spiegel sind zum Beispiel an Gitterpunkten eines zweiten regelmäßigen Gitters angeordnet. In diesem Fall sind die zweiten metallischen Spiegel matrixartig, insbesondere entlang von Zeilen und Spalten, angeordnet. Bei dem zweiten regelmäßigen Gitter kann es sich beispielsweise um ein Viereckgitter handeln. Die Gitterpunkte des zweiten regelmäßigen Gitters sind zum Beispiel zwischen den Gitterlinien des ersten regelmäßigen Gitters angeordnet.
  • Die zweiten metallischen Spiegel weisen beispielsweise ein elektrisch leitendes Metall auf oder bestehen daraus. Insbesondere ist es möglich, dass die zweiten metallischen Spiegel jeweils mehrere Schichten umfassen. In diesem Fall sind die Schichten der zweiten metallischen Spiegel in vertikaler Richtung übereinander gestapelt. Bei dem Metall der zweiten metallischen Spiegel handelt es sich beispielsweise um eines oder mehrere der folgenden Materialien: Kupfer, Gold, Platin, Titan, Aluminium, Silber, Nickel. Zum Beispiel ist es möglich, dass die zweiten metallischen Spiegel mit dem gleichen Material wie der erste metallische Spiegel gebildet sind.
  • Die zweiten metallischen Spiegel sind beispielsweise dazu ausgebildet, elektromagnetische Strahlung, insbesondere die auf den zweiten metallischen Spiegel auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung, zu wenigstens 95 %, insbesondere zu wenigstens 98 %, zu reflektieren.
  • Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine Vielzahl von dritten metallischen Kontaktschichten.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist auf den zweiten metallischen Spiegel jeweils eine der dritten metallischen Kontaktschichten angeordnet. Insbesondere sind die dritten metallischen Kontaktschichten in vertikaler Richtung über den zweiten metallischen Spiegeln angeordnet. In Draufsicht bedeckt jeweils eine der dritten metallischen Kontaktschichten jeweils einen der zweiten metallischen Spiegel vollständig. Zum Beispiel überragt jeweils einer der zweiten metallischen Kontaktschichten jeweils einen der zweiten metallischen Spiegel in lateralen Richtungen. Das heißt, eine Querschnittsfläche in lateralen Richtungen jeweils einer der zweiten metallischen Kontaktschichten ist beispielsweise größer als jeweils eine Querschnittsfläche in lateralen Richtungen einer der zweiten metallischen Spiegeln.
  • Beispielsweise sind die dritten metallischen Kontaktschichten an den Gitterpunkten des zweiten regelmäßigen Gitters angeordnet.
  • Die dritten metallischen Kontaktschichten weisen beispielsweise ein elektrisch leitendes Metall auf oder bestehen daraus. Beispielsweise sind die dritten metallischen Kontaktschichten mit dem gleichen Material wie die zweite metallische Kontaktschicht gebildet.
  • Beispielsweise sind die dritten metallischen Kontaktschichten von außen kontaktierbar. Das heißt, die dritten metallischen Kontaktschichten sind insbesondere eine Anschlussschicht, über die ein elektrischer Strom über die zweiten metallischen Spiegel in die zweite Halbleiterschicht einprägbar ist.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen den dritten metallischen Kontaktschichten und den zweiten metallischen Spiegeln jeweils eine dritte Keimschicht angeordnet. Die dritten Keimschichten stehen zum Beispiel in direktem Kontakt zu den dritten metallischen Kontaktschichten und den zweiten metallischen Spiegeln. Jeweils eine der dritten Keimschichten weist eine Ausdehnung in lateralen Richtungen auf, die beispielsweise gleich groß ist wie jeweils eine Ausdehnung in lateralen Richtungen einer der dritten metallischen Kontaktschichten.
  • Die dritten Keimschichten weisen beispielsweise ein elektrisch leitendes Metall auf oder bestehen daraus.
  • Insbesondere sind die dritten Keimschichten mit den gleichen Materialien gebildet wie die zweite Keimschicht.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umfasst der strahlungsemittierende Halbleiterchip eine Strahlungsaustrittsfläche mit einer Vielzahl von Emissionsbereichen.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips weist der erste metallische Spiegel eine Vielzahl von Aussparungen auf, die jeweils eine laterale Ausdehnung einer der Emissionsbereiche vorgeben.
  • Es ist möglich, dass der aktive Bereich der Halbleiterschichtenfolge eine Vielzahl von Teilbereichen umfasst. Jeder Teilbereich des aktiven Bereichs ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung zu erzeugen und über einen zugeordneten Emissionsbereich auszusenden. In diesem Fall ist jedem Teilbereich des aktiven Bereichs ein einziger Emissionsbereich zugeordnet. Die Teilbereiche sind beispielsweise in lateralen Richtungen beabstandet voneinander angeordnet. Die Beabstandung und insbesondere auch die laterale Ausdehnung der Teilbereiche des aktiven Bereichs ist durch den ersten metallischen Spiegel vorgegeben, der sich bis in die erste Halbleiterschicht erstreckt, also insbesondere den aktiven Bereich durchbricht.
  • Beispielsweise sind die Aussparungen an Gitterpunkten des zweiten regelmäßigen Gitters angeordnet. Der erste metallische Spiegel ist in diesem Fall strukturiert und elektrisch zusammenhängend ausgebildet. Jeweils einer der zweiten metallischen Spiegel ist beispielsweise in jeweils einer der Aussparungen des ersten metallischen Spiegels angeordnet. Das heißt, jeder zweite metallische Spiegel ist jeweils vollständig von dem ersten metallischen Spiegel in lateralen Richtungen umgeben. Ein einzelner Teilbereich des aktiven Bereichs ist beispielsweise durch einen der zweiten metallischen Spiegel und einen Teil des angrenzenden ersten metallischen Spiegels bestrombar.
  • Vorteilhafterweise ist es so möglich, dass die Teilbereiche der aktiven Schicht voneinander unabhängig bestromt werden können. Das heißt, die Emissionsbereiche können unabhängig voneinander elektromagnetische Strahlung aussenden.
  • Insbesondere umgibt der sich bis in die erste Halbleiterschicht erstreckte Teil des ersten metallischen Spiegels die Teilbereiche der aktiven Schicht vollständig in lateralen Richtungen. Damit ist mit Vorteil ein Übersprechen elektromagnetischer Strahlung, die in benachbarten Teilbereichen der aktiven Schicht erzeugt ist, reduziert. Das heißt, ein Kontrast verschiedener Emissionsbereiche ist so besonders hoch.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips umgibt die zweite metallische Kontaktschicht in lateralen Richtungen alle zweiten metallischen Spiegel. Die zweite metallische Kontaktschicht ist in lateralen Richtungen zum Beispiel in Form eines Rahmens um alle zweiten metallischen Spiegel angeordnet. Beispielsweise umgibt die zweite metallische Kontaktschicht in lateralen Richtungen alle dritten metallischen Kontaktschichten.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist eine erste isolierende Schicht zwischen dem ersten metallischen Spiegel und/oder dem zweiten metallischen Spiegel und der Halbleiterschichtenfolge angeordnet. Beispielsweise ist die erste isolierende Schicht vollständig auf der zweiten Halbleiterschicht angeordnet. In diesem Fall ist die erste isolierende Schicht von dem ersten metallischen Spiegel und/oder dem zweiten metallischen Spiegel vollständig durchbrochen.
  • Insbesondere ist die erste isolierende Schicht elektrisch isolierend ausgebildet. Zum Beispiel ist es möglich, dass die erste isolierende Schicht mehrere Teilschichten aufweist. Die Teilschichten sind zum Beispiel mit Halbleiter- und/oder Metalloxiden und/oder Halbleiter- und/oder Metallnitriden gebildet. Beispielsweise umfasst die erste isolierende Schicht eines oder mehrere der folgenden Materialien: SiNx, SiO2.
  • Gemäß zumindest einer Ausführungsform ist auf der ersten isolierenden Schicht und dem ersten metallischen Spiegel und/oder den zweiten metallischen Spiegeln eine weitere erste isolierende Schicht angeordnet. Beispielsweise bedeckt die weitere erste isolierende Schicht eine der Halbleiterschicht abgewandte Außenfläche der ersten isolierenden Schicht vollständig.
  • Weiterhin bedeckt die weitere erste isolierende Schicht eine der Halbleiterschicht abgewandte Außenfläche des ersten metallischen Spiegels zum Beispiel bereichsweise. Die weitere erste isolierende Schicht weist in diesem Fall beispielsweise eine erste Öffnung auf, in der die erste Keimschicht angeordnet ist. In diesem Bereich steht die erste Keimschicht in direktem Kontakt zu dem metallischen ersten Spiegel.
  • Weiterhin bedeckt die weitere erste isolierende Schicht beispielsweise eine der Halbleiterschicht abgewandte Außenfläche der zweiten metallischen Spiegel jeweils bereichsweise. Die weitere erste isolierende Schicht weist in diesem Fall über jeweils einem der zweiten metallischen Spiegel eine zweite Öffnung auf, in der jeweils eine der dritten Keimschichten angeordnet ist. In diesem Bereich stehen die dritten Keimschichten jeweils in direktem Kontakt zu den metallischen zweiten Spiegeln.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist auf der ersten isolierenden Schicht eine Zwischenschicht angeordnet. Insbesondere ist auf der weiteren ersten isolierenden Schicht eine Zwischenschicht angeordnet. In diesem Fall ist die weitere erste isolierende Schicht zwischen der Zwischenschicht und der ersten isolierenden Schicht angeordnet. Beispielsweise bedeckt die Zwischenschicht die weitere erste elektrisch isolierende Schicht zwischen der ersten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten vollständig.
  • Beispielsweise ist die Zwischenschicht eine antireflektierende Schicht. Die Zwischenschicht ist beispielsweise elektrisch isolierend ausgebildet. Die Zwischenschicht umfasst zum Beispiel Halbleiter- und/oder Metalloxide und/oder Halbleiter- und/oder Metallnitride. Beispielsweise umfasst die Zwischenschicht eines oder mehrere der folgenden Materialien: SiNx, SiO2.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist zwischen der ersten metallischen Kontaktschicht und der dritten metallischen Kontaktschicht eine zweite isolierende Schicht angeordnet. Die zweite isolierende Schicht bedeckt Zwischenräume zwischen der zweiten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten beispielsweise vollständig. Weiterhin bedeckt die zweite isolierende Schicht Zwischenräume der ersten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten beispielsweise vollständig.
  • Bei der zweiten isolierenden Schicht handelt es sich beispielsweise um eine dielektrische Spiegelschicht. Die zweite isolierende Schicht umfasst beispielsweise dielektrische Materialien. Insbesondere ist es möglich, dass die zweite isolierende Schicht mehrere Teilschichten umfasst. Die Teilschichten der zweiten isolierenden Schicht sind zum Beispiel mit Halbleiter- und/oder Metalloxiden und/oder Halbleiter- und/oder Metallnitriden gebildet. Beispielsweise umfasst die zweite isolierende Schicht eines oder mehrere der folgenden Materialien: SiNx, SiO2.
  • Die zweite isolierende Schicht ist beispielsweise dazu ausgebildet, elektromagnetische Strahlung, insbesondere die auf die zweite isolierende Schicht auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung, zu wenigstens 95 %, insbesondere zu wenigstens 98 %, zu reflektieren.
  • Gemäß zumindest einer Ausführungsform des strahlungsemittierenden Halbleiterchips ist eine Stromaufweitungsschicht zwischen dem zweiten metallischen Spiegel und der Halbleiterschichtenfolge angeordnet. Beispielsweise ist die Stromaufweitungsschicht auf der zweiten Halbleiterschicht angeordnet und bedeckt diese vollständig. In diesem Fall ist die Stromaufweitungsschicht von dem ersten metallischen Spiegel durchbrochen. Die Stromaufweitungsschicht steht beispielsweise mit den zweiten metallischen Spiegeln und der zweiten Halbleiterschicht in direktem Kontakt.
  • Die Stromaufweitungsschicht weist beispielsweise elektrisch leitende Metalle oder transparente, elektrisch leitende Oxide (englisch: Transparent Conductive Oxide, kurz TCO) auf oder sind aus einem dieser Materialien gebildet. Beispielsweise handelt es sich bei Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid (englisch: Indium Tin Oxide, kurz ITO) um TCOs. In der Regel sind TCOs mit einem Dotierstoff versehen. Der Dotierstoff ist in der Regel dazu ausgebildet, den TCOs elektrisch leitende Eigenschaften zu verleihen.
  • Gemäß zumindest einer Ausführungsform ist eine Strahlungsaustrittsfläche der Halbleiterschichtenfolge frei von einem Aufwachssubstrat. Das Aufwachssubstrat ist zum Beispiel abgelöst. Beispielsweise ist eine der Kontaktschichten abgewandte Außenfläche der ersten Halbleiterschicht frei von dem Aufwachssubstrat. In diesem Fall ist es möglich, dass eine den Kontaktschichten abgewandte Außenfläche der Halbleiterschichtenfolge, insbesondere der ersten Halbleiterschicht, strukturiert ist. Vorteilhafterweise weist ein solcher strahlungsemittierender Halbleiterchip eine besonders kleine Ausdehnung in vertikaler Richtung auf.
  • Weiterhin ist es möglich, dass ein derartiger strahlungsemittierender Halbleiterchip nicht starr ausgebildet ist. Das heißt, der strahlungsemittierende Halbleiterchip ist mit Vorteil leicht biegbar ausgebildet. Leicht biegbar bedeutet hier beispielsweise, dass der strahlungsemittierende Halbleiterchip ein Elastizitätsmodul von höchstens 200 GPa, insbesondere höchstens 5 GPa, aufweist.
  • Es wird darüber hinaus ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben, mit dem ein hier beschriebener strahlungsemittierender Halbleiterchip hergestellt werden kann. Sämtliche in Verbindung mit dem strahlungsemittierenden Halbleiterchip offenbarten Merkmale und Ausführungsformen sind daher auch in Verbindung mit dem Verfahren anwendbar und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Halbleiterschichtenfolge mit einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht bereitgestellt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Ausnehmung erzeugt, die die erste Halbleiterschicht bereichsweise freilegt. Die erste Ausnehmung durchbricht die zweite Halbleiterschicht beispielsweise vollständig. Beispielsweise erstreckt sich die erste Ausnehmung ausgehend von der zweiten Halbleiterschicht in die Halbleiterschichtenfolge hinein. Die erste Halbleiterschicht wird von der ersten Ausnehmung beispielsweise nicht vollständig durchbrochen. Die erste Ausnehmung legt beispielsweise die erste Halbleiterschicht bereichsweise frei. Das heißt, eine Bodenfläche der ersten Ausnehmung ist durch die erste Halbleiterschicht gebildet. Weiterhin ist zumindest eine Seitenfläche der ersten Ausnehmung beispielsweise durch die erste Halbleiterschicht und die zweite Halbleiterschicht gebildet.
  • Beispielsweise wird die erste Ausnehmung mit einer ersten Fotolackmaske und einem Ätzprozess, insbesondere einem Trockenätzprozess, entfernt.
  • Nach dem Erzeugen der ersten Ausnehmung wird eine dielektrische Spiegelschicht in der ersten Ausnehmung aufgebracht. Die dielektrische Spiegelschicht bedeckt beispielsweise die Seitenflächen der ersten Ausnehmung und die Bodenflächen der ersten Ausnehmung vollständig. Die dielektrische Spiegelschicht füllt die erste Ausnehmung hier beispielsweise nicht vollständig. Beispielsweise steht die dielektrische Spiegelschicht mit der ersten Halbleiterschicht, der zweiten Halbleiterschicht und der reflektierenden Schichtenfolge im Bereich der Seitenfläche der ersten Ausnehmung in direktem Kontakt. Weiterhin steht die dielektrische Spiegelschicht beispielsweise mit der ersten Halbleiterschicht im Bereich der Bodenfläche der ersten Ausnehmung in direktem Kontakt.
  • Die so erzeugte dielektrische Spiegelschicht wird zum Beispiel an der Bodenfläche der ersten Ausnehmung derart entfernt, dass dort die zweite Halbleiterschicht freigelegt wird. Das Entfernen der dielektrischen Spiegelschicht kann über ein anisotropes Ätzverfahren realisiert sein. Das anisotrope Ätzverfahren weist beispielsweise eine höhere Ätzrate in vertikaler Richtung auf als in lateraler Richtung. Durch ein derartiges Ätzverfahren wird die dielektrische Spiegelschicht im Bereich der Bodenfläche der ersten Ausnehmung beispielsweise vollständig entfernt, während die dielektrische Spiegelschicht auf der Seitenfläche der ersten Ausnehmung verbleibt.
  • Zum Beispiel weist die dielektrische Spiegelschicht nach dem Ätzprozess eine Dicke in lateraler Richtung von in etwa 500 Nanometern auf.
  • Die dielektrische Spiegelschicht umfasst beispielsweise ein dielektrisches Material, wie etwa SiO2. Eine SiO2-Schicht wird beispielsweise durch eine plasmaunterstützte chemische Gasphasenabscheidung (englisch: „Plasma Enhanced Chemical Vapor Deposition“, kurz „PECVD“) aufgebracht.
  • Die dielektrische Spiegelschicht weist beispielsweise für die auf die dielektrische Spiegelschicht auftreffende und im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 98 %, insbesondere von wenigstens 99 %, auf.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein erster metallischer Spiegel in der ersten Ausnehmung erzeugt. Beispielsweise füllt der erste metallische Spiegel die erste Ausnehmung vollständig aus. Weiterhin ist es möglich, dass der erste metallische Spiegel die erste Ausnehmung in vertikaler Richtung überragt. Überragt der erste metallische Spiegel die erste Ausnehmung in vertikaler Richtung, überragt der erste metallische Spiegel die erste Ausnehmung beispielsweise auch in lateralen Richtungen.
  • Der erste metallische Spiegel wird beispielsweise mittels einer dritten Fotolackmaske erzeugt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Keimschicht auf den ersten metallischen Spiegel aufgebracht. Beispielsweise wird die erste Keimschicht mittels eines Sputterprozesses vollständig über der Halbleiterschichtenfolge aufgebracht. Nachfolgend wird die erste Keimschicht zum Beispiel fotolithographisch strukturiert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste metallische Kontaktschicht auf der ersten Keimschicht abgeschieden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine zweite Keimschicht auf der ersten metallischen Kontaktschicht aufgebracht. Die zweite Keimschicht kann zum Beispiel mittels eines Sputterprozesses vollständig über der Halbleiterschichtenfolge aufgebracht werden. Nachfolgend kann die zweite Keimschicht fotolithografisch strukturiert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine zweite metallische Kontaktschicht auf der zweiten Keimschicht abgeschieden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erstreckt sich die erste Ausnehmung entlang von Gitterlinien eines ersten regelmäßigen Gitters. In diesem Fall erstreckt sich auch der erste metallische Spiegel entlang des ersten regelmäßigen Gitters.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste isolierende Schicht auf der Halbleiterschichtenfolge aufgebracht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Vielzahl von zweiten Ausnehmungen in der ersten isolierenden Schicht erzeugt, die jeweils die zweite Halbleiterschicht bereichsweise freilegen. Die zweiten Ausnehmungen legen zum Beispiel jeweils die zweite Halbleiterschicht bereichsweise frei.
  • Es ist möglich, dass eine Stromaufweitungsschicht auf der zweiten Halbeiterschicht angeordnet ist und mit dieser in direktem Kontakt steht. In diesem Fall ist eine Bodenfläche der zweiten Ausnehmungen durch die Stromaufweitungsschicht gebildet. Weiterhin sind Seitenflächen der zweiten Ausnehmung beispielsweise durch die erste isolierende Schicht gebildet.
  • Beispielsweise werden die zweiten Ausnehmungen mit einer zweiten Fotolackmaske und einem Ätzprozess, insbesondere einem Trockenätzprozess, entfernt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein zweiter metallischer Spiegel in jeweils einer der zweiten Ausnehmungen erzeugt. Beispielsweise füllt jeweils einer der zweiten metallischen Spiegel jeweils eine der zweiten Ausnehmungen vollständig aus. Weiterhin ist es möglich, dass jeweils einer der zweiten metallischen Spiegel jeweils eine der zweiten Ausnehmungen in vertikaler Richtung überragt. Überragen die zweiten metallischen Spiegel die zweiten Ausnehmungen in vertikaler Richtung, überragen die zweiten metallischen Spiegel die zweiten Ausnehmungen beispielsweise auch in lateralen Richtungen.
  • Die zweiten metallischen Spiegel werden beispielsweise mittels einer vierten Fotolackmaske erzeugt. Alternativ ist es möglich, dass der erste metallische Spiegel und die zweiten metallischen Spiegel mittels einer gemeinsamen Fotolackmaske erzeugt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine dritte Keimschicht auf jeweils einem der zweiten metallischen Spiegel aufgebracht. Beispielsweise werden die zweite Keimschicht und die dritten Keimschichten in einem gemeinsamen Prozess aufgebracht. Weiterhin ist es möglich, dass die zweite Keimschicht und die dritten Keimschichten in einem gemeinsamen Prozess strukturiert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine dritte metallische Kontaktschicht auf jeweils einer der dritten Keimschichten abgeschieden. Beispielsweise werden die zweite metallische Kontaktschicht und die dritten metallischen Kontaktschichten in einem gemeinsamen Prozess aufgebracht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die zweite metallische Kontaktschicht und die dritten metallischen Kontaktschichten planarisiert. Beispielsweise überragt die zweite metallische Kontaktschicht die dritten metallischen Kontaktschichten in vertikaler Richtung nach dem Aufbringen. Beispielsweise wird in diesem Fall die zweite metallische Kontaktschicht derart abgetragen, dass eine Deckfläche der zweiten metallischen Kontaktschicht und eine Deckfläche der dritten metallischen Kontaktschichten in einer gemeinsamen Ebene liegen. Beispielsweise werden die zweite metallische Kontaktschicht und die dritten metallischen Kontaktschichten mittels eines Schleifprozesses planarisiert.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die erste metallische Kontaktschicht, die zweite metallische Kontaktschicht und/oder die dritten metallischen Kontaktschichten mittels Elektroplattierens abgeschieden. Beim Elektroplattieren wird das elektrisch leitende Metall der ersten metallischen Kontaktschicht, der zweiten metallischen Kontaktschicht und/oder der dritten metallischen Kontaktschicht elektrochemisch auf der jeweiligen Keimschicht abgeschieden. Jede der Keimschichten bildet in diesem Fall die Kristallisationskeime für die darauf abgeschiedene metallische Kontaktschicht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird jeweils eine Lötschicht auf der zweiten metallischen Kontaktschicht und auf den dritten metallischen Kontaktschichten aufgebracht. Die Lötschichten umfassen jeweils beispielsweise ein lötbares Metall oder sind aus einem lötbaren Metall gebildet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Hilfsträger auf der zweiten metallischen Kontaktschicht und den dritten metallischen Kontaktschichten aufgebracht. Insbesondere wird der Hilfsträger auf die Lötschichten aufgebracht. Beispielsweise wird der Hilfsträger nach einer Strukturierung der Strahlungsaustrittsfläche wieder entfernt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird ein Aufwachssubstrat der Halbleiterschichtenfolge abgelöst. Beispielsweise kann durch die Aufbringung des Hilfsträgers auf die zweite metallische Kontaktschicht und auf die dritten metallischen Kontaktschichten das Aufwachssubstrat abgelöst werden.
  • Nachfolgend werden das Verfahren zur Montage eines strahlungsemittierenden Halbleiterchips und der strahlungsemittierende Halbleiterchip anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert.
  • Es zeigen:
    • 1, 2, 3, 4, 5, 6, 7, 8, 9, 10 und 11 schematische Schnittdarstellungen von Verfahrensstadien bei der Herstellung eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel,
    • 12 schematische Schnittdarstellung eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel, und
    • 13 und 14 schematische Darstellungen in Draufsicht eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Im Verfahrensschritt gemäß der 1 wird eine Halbleiterschichtenfolge 2 mit einer ersten Halbleiterschicht 3 und einer zweiten Halbleiterschicht 4 bereitgestellt. Auf die zweite Halbleiterschicht 4 wird eine Stromaufweitungsschicht 8 aufgebracht. Die Stromaufweitungsschicht 8 steht mit der zweiten Halbleiterschicht 4 in direktem Kontakt. Die Stromaufweitungsschicht 8 ist beispielsweise mit ITO gebildet. Weiterhin weist die Stromaufweitungsschicht 8 eine Ausdehnung in vertikaler Richtung von in etwa 60 nm auf.
  • Nachfolgend wird eine erste isolierende Schicht 9 auf der Stromaufweitungsschicht 8 aufgebracht. Die erste isolierende Schicht 9 weist mehrere Teilschichten auf. Beispielsweise umfasst eine der Halbleiterschichtenfolge 2 zugewandte Teilschicht SiO2, mit einer Höhe in vertikaler Richtung von in etwa 600 nm. Eine der Halbleiterschichtenfolge 2 abgewandte Teilschicht umfasst beispielsweise SiNx mit einer Höhe in vertikaler Richtung von in etwa 20 nm.
  • In einem weiteren Schritt wird eine Vielzahl von zweiten Ausnehmungen 7 in der ersten isolierenden Schicht 9 erzeugt, die jeweils die Stromaufweitungsschicht 8 bereichsweise freilegen. Zur Erzeugung der zweiten Ausnehmungen 7 wird ein Fotolack, wie etwa Hexamethyldisilazan (kurz HMDS), mit einer Höhe in vertikaler Richtung von in etwa 6 µm, auf die erste isolierende Schicht 9 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine zweite Fotolackmaske bildet. Mittels der zweiten Fotolackmaske wird die erste isolierende Schicht 9 mittels einem Ätzprozess, insbesondere einem Plasmaätzprozess, entfernt, sodass die Stromaufweitungsschicht 8 bereichsweise freigelegt ist.
  • Die zweiten Ausnehmungen 7 sind an Gitterpunkten eines zweiten regelmäßigen Gitters angeordnet, wie beispielsweise in Verbindung mit dem Ausführungsbeispiel der 13 dargestellt. Bei dem zweiten regelmäßigen Gitter handelt es sich beispielsweise um ein Viereckgitter.
  • Wie in der 2 gezeigt, wird eine erste Ausnehmung 6 erzeugt, die die erste Halbleiterschicht 3 bereichsweise freilegt. Zur Erzeugung der ersten Ausnehmung 6 wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 6 µm, auf die erste isolierende Schicht 9 und die freigelegte Stromaufweitungsschicht 8 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine erste Fotolackmaske bildet. Mittels der ersten Fotolackmaske wird die erste isolierende Schicht 9, die Stromaufweitungsschicht 8, die zweite Halbleiterschicht 4 und die erste Halbleiterschicht 3 mittels einem Ätzprozess, insbesondere einem Plasmaätzprozess, entfernt, sodass die erste Halbleiterschicht 3 bereichsweise freigelegt ist. Die erste Ausnehmung 6 weist in etwa eine maximale Ausdehnung in lateralen Richtungen von in etwa 1,8 µm auf.
  • Die erste Ausnehmung 6 erstreckt sich entlang von Gitterlinien eines ersten regelmäßigen Gitters. Das erste regelmäßige Gitter ist insbesondere ein Viereckgitter.
  • In einem weiteren Verfahrensstadium, 3, wird nach dem Erzeugen der ersten Ausnehmung 6 eine dielektrische Spiegelschicht 13 in der ersten Ausnehmung 6 aufgebracht. Die dielektrische Spiegelschicht 13 bedeckt nach dem Aufbringen die Seitenfläche und die Bodenfläche der ersten Ausnehmung 6. In diesem Ausführungsbeispiel ist die dielektrische Spiegelschicht 13 durch SiO2 gebildet. Die SiO2-Schicht wird hier durch einen PECVD-Prozess aufgebracht. Bei der „PECVD“ wird die dielektrische Spiegelschicht 13 unter Verwendung von Tetraethylorthosilikat (TEOS) hergestellt. Das TEOS ist die Quelle des Siliziums.
  • Die so erzeugte dielektrische Spiegelschicht 13 wird an der Bodenfläche der ersten Ausnehmung 6 derart entfernt, dass dort die erste Halbleiterschicht 3 freigelegt wird. Das Entfernen der dielektrischen Spiegelschicht 13 an der Bodenfläche ist über ein anisotropes Ätzverfahren realisiert. Die dielektrische Spiegelschicht 13 weist nach dem Ätzprozess eine Dicke in lateraler Richtung von in etwa 500 Nanometern auf.
  • Nachfolgend wird ein erster metallischer Spiegel 14 in der ersten Ausnehmung 6 erzeugt. Weiterhin wird eine Vielzahl von zweiten metallischen Spiegeln 15 in den zweiten Ausnehmungen 7 erzeugt.
  • Der erste metallische Spiegel 14 wird mit einer dritten Fotolackmaske erzeugt. Beispielsweise wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 4,8 µm, auf die erste isolierende Schicht 9 und die freigelegte Stromaufweitungsschicht 8 aufgebracht. Der Fotolack wird derart belichtet, dass dieser die dritte Fotolackmaske bildet.
  • Die zweiten metallischen Spiegel 15 werden mit einer vierten Fotolackmaske erzeugt.
  • Der erste Spiegel 14 und die zweiten Spiegel 15 umfassen eine Schichtenfolge. Beispielsweise weisen die Schichten der Schichtenfolge von der Halbleiterschichtenfolge 2 aus gesehen folgende Teilschichtenfolge auf: 20 nm ITO, 200 nm Ag, 50 nm Pt, 100 nm Ti, 120 nm Ni, 5 nm Ti.
  • Der erste metallische Spiegel 14 füllt nach dem Erzeugen die erste Ausnehmung 6 vollständig aus. Weiterhin überragt der erste metallische Spiegel 14 die erste Ausnehmung 6 in vertikaler Richtung. Der Teil des metallischen Spiegels 14, der die erste Ausnehmung 6 in vertikaler Richtung überragt, überragt die erste Ausnehmung 6 auch in lateralen Richtungen. Das heißt, der erste metallische Spiegel 14 ist bereichsweise auf der ersten elektrisch isolierenden Schicht 9 angeordnet. Der auf der ersten elektrisch isolierenden Schicht 9 angeordnete Teil des ersten metallischen Spiegels 14 ist in lateralen Richtungen beanstandet zu jedem der auf der ersten elektrisch isolierenden Schicht 9 angeordneten Teile der zweiten metallischen Spiegel 15. Beispielsweise beträgt der Abstand in lateralen Richtungen in etwa 5 µm.
  • Die zweiten metallischen Spiegel 15 füllen nach dem Erzeugen die zweiten Ausnehmungen 7 vollständig aus. Jeweils einer der zweiten metallischen Spiegel 15 überragt jeweils eine der zweiten Ausnehmungen 6 in vertikaler Richtung und in lateralen Richtungen. Das heißt, jeder der zweiten metallischen Spiegel 15 ist bereichsweise auf der ersten elektrisch isolierenden Schicht 9 angeordnet.
  • Im Verfahrensstadium gemäß der 4 wird auf der ersten isolierenden Schicht 9, dem ersten metallischen Spiegel 14 und den zweiten metallischen Spiegeln 15 eine weitere erste isolierende Schicht 10 aufgebracht. Die weitere erste isolierende Schicht 10 umfasst beispielsweise SiNx und weist eine Höhe in vertikaler Richtung von 350 nm auf.
  • Nachfolgend wird die weitere erste isolierende Schicht 10 mittels einer fünften Fotolackschicht derart strukturiert, dass eine erste Öffnung in der weiteren ersten isolierenden Schicht 10 erzeugt wird. Zur Erzeugung der ersten Öffnung wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 8 µm, auf die erste isolierende Schicht 9, den ersten metallischen Spiegel 14 und die zweiten metallischen Spiegel 15 aufgebracht. Der Fotolack wird derart belichtet, dass dieser die fünfte Fotolackmaske bildet. Mittels einem Plasmaätzprozess wird die erste Öffnung erzeugt.
  • Die erste Öffnung legt hier den ersten metallischen Spiegel 14 bereichsweise frei. Der freigelegte Bereich des ersten metallischen Spiegels 14 weist in dem Außenbereich eine Breite in lateralen Richtungen von in etwa 50 µm auf. Weiterhin ist der erste metallische Spiegel 14 durch die erste Öffnung auch in einem Innenbereich bereichsweise freigelegt. Der Außenbereich 28 ist beispielsweise in Verbindung mit der 13 näher beschrieben.
  • In einem weiteren Verfahrensstadium gemäß der 5 wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 3,9 µm, auf der weiteren ersten isolierenden Schicht 10 und dem freigelegten ersten metallischen Spiegel 14 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine sechste Fotolackmaske bildet. Die sechste Fotolackmaske bedeckt hier ausschließlich Bereiche zwischen dem ersten metallischen Spiegel 14 und den zweiten metallischen Spiegeln 15 sowie Bereiche über den zweiten metallischen Spiegeln 15. Bereiche über dem ersten metallischen Spiegel 14 sind hier frei von der sechsten Fotolackmaske.
  • Eine erste Keimschicht 19 wird nachfolgend auf der sechsten Fotolackmaske und den freibleibenden Bereichen aufgebracht. Die erste Keimschicht 19 umfasst hier drei Teilschichten, die von dem ersten metallischen Spiegel 14 aus gesehen folgende Teilschichtenfolge aufweist: 20 nm Ti, 20 nm Pt, 200 nm Au.
  • Nachfolgend wird die sechste Fotolackmaske entfernt, sodass die erste Keimschicht 19 über dem Bereich des ersten metallischen Spiegels 14 angeordnet ist.
  • In dem Verfahrensstadium gemäß der 6 wird auf der weiteren ersten isolierenden Schicht 10 und der ersten Keimschicht 19 eine Zwischenschicht 11 angeordnet. Auf dem ersten metallischen Spiegel 14 ist die Keimschicht 19 bereichsweise zwischen der Zwischenschicht 11 und der ersten Keimschicht 19 angeordnet. Bei der Zwischenschicht 11 handelt es sich um eine antireflektierende Schicht, die SiNx umfasst. Die Zwischenschicht 11 weist eine Höhe in vertikaler Richtung von in etwa 20 nm auf und wird mit einem chemischen Gasphasenabscheidungsprozess (englisch: Chemical Vapor Deposition, CVD) aufgebracht.
  • Nachfolgend wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 15 µm, auf der Zwischenschicht 11 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine siebte Fotolackmaske bildet. Bereiche, auf denen eine erste metallische Kontaktschicht 16 gewachsen wird, sind nicht von der siebten Fotolackmaske bedeckt. In diesen Bereichen wird die Zwischenschicht 11 derart mittels eines Ätzprozesses abgetragen, dass die erste Keimschicht 19 freigelegt wird.
  • In einem weiteren Schritt wird auf die freigelegte erste Keimschicht 19 die erste metallische Kontaktschicht 16 erzeugt. Hier wird die erste metallische Kontaktschicht 16 mittels Elektroplattierens abgeschieden. Die erste metallische Kontaktschicht 16 umfasst Ni. Nach dem Abscheiden weist die erste metallische Kontaktschicht 16 eine Ausdehnung in vertikaler Richtung von in etwa 10 µm auf.
  • Nachfolgend ist es möglich, dass eine Ti-Schicht auf einer Deckfläche der ersten metallischen Kontaktschicht 16 aufgebracht wird. Bei der Ti-Schicht handelt es sich insbesondere um einen Haftungsverstärker. Die siebte Fotolackmaske wird nach dem Aufbringen der Ti-Schicht wieder abgelöst.
  • In einem weiteren Verfahrensstadium gemäß der 7 wird eine zweite isolierende Schicht 12 auf der Zwischenschicht 11 und der ersten metallischen Kontaktschicht 16 angeordnet. Bei der zweiten isolierenden Schicht 12 handelt es sich um eine dielektrische Spiegelschicht. Die zweite isolierende Schicht 12 umfasst mehrere Teilschichten. Eine der Halbleiterschichtenfolge 2 zugewandte Teilschicht umfasst SiO2 mit einer Höhe und/oder Breite von 660 nm und eine der Halbleiterschichtenfolge 2 zugewandte Teilschicht umfasst SiNx mit einer Höhe und/oder Breite von 250 nm. Die SiO2-Schicht wird hier durch einen PECVD-Prozess unter Verwendung von Tetraethylorthosilikat (TEOS) aufgebracht.
  • Nachfolgend wird ein Fotolack, wie etwa HMDS, mit einer Höhe in vertikaler Richtung von in etwa 8 µm, auf der zweiten isolierenden Schicht 12 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine achte Fotolackmaske bildet.
  • Mittels der achten Fotomaske werden eine dritte Ausnehmung 30 und eine Vielzahl von vierten Ausnehmungen 31 durch einen Plasmaätzprozess erzeugt. Die dritte Ausnehmung 30 durchbricht die zweite isolierende Schicht 12, die über der ersten metallischen Kontaktschicht 16 angeordnet ist, vollständig, derart dass die dritte Ausnehmung 30 die erste metallische Kontaktschicht 16 bereichsweise freilegt. Weiterhin legt jeweils eine der vierten Ausnehmungen 31 jeweils einen der zweiten metallischen Spiegel 15 bereichsweise frei. Seitenflächen der vierten Ausnehmungen 31 sind in diesem Fall durch die weitere erste isolierende Schicht 10, die Zwischenschicht 11 und die zweite isolierende Schicht 12 gebildet.
  • Die dritte Ausnehmung 30 weist beispielsweise eine Ausdehnung in lateralen Richtungen von in etwa 90 µm auf. Jeweils eine der vierten Ausnehmungen 31 weist beispielsweise eine Ausdehnung in lateralen Richtungen von in etwa 10 µm auf.
  • In dem Verfahrensstadium gemäß der 8 wird auf der zweiten isolierenden Schicht 12, in der dritten Ausnehmung 30 und in den vierten Ausnehmungen 31 eine zweite Keimschicht 20 und dritte Keimschichten 21 aufgebracht. Hierbei werden die zweite Keimschicht 20 und die dritten Keimschichten 21 in einem gemeinsamen Prozess aufgebracht. Die zweite Keimschicht 20 ist hierbei über der ersten metallischen Kontaktschicht 16 angeordnet und die dritten Keimschichten 21 über dem zweiten metallischen Spiegel 15. Die zweite Keimschicht 20 steht in der dritten Ausnehmung 30 in direktem Kontakt zu der ersten metallischen Kontaktschicht 16. Weiterhin steht jeweils eine der dritten Keimschichten 21 in jeweils einer der vierten Ausnehmungen 31 in direktem Kontakt zu jeweils einem der zweiten metallischen Spiegel 15.
  • Nachfolgend wird ein Fotolack mit einer Höhe in vertikaler Richtung von in etwa 75 µm auf der zweiten Keimschicht 20 und den dritten Keimschichten 21 aufgebracht. Der Fotolack wird derart belichtet, dass dieser eine neunte Fotolackmaske bildet. Ein Bereich, auf dem eine zweite metallische Kontaktschicht 17 gewachsen wird, ist nicht von der neunten Fotolackmaske bedeckt. In diesem Bereich liegt die zweite Keimschicht 20 frei. Weiterhin sind Bereiche, auf denen dritte metallische Kontaktschichten 18 gewachsen werden, nicht von der neunten Fotolackmaske bedeckt. In diesen Bereichen liegen die dritten Keimschichten 21 frei.
  • In einem weiteren Schritt wird auf die freigelegte zweite Keimschicht 20 die zweite metallische Kontaktschicht 17 erzeugt. Hier wird die zweite metallische Kontaktschicht 17 mittels Elektroplattierens abgeschieden. Die zweite metallische Kontaktschicht 17 umfasst Ni. Nach dem Abscheiden weist die zweite metallische Kontaktschicht 17 eine Ausdehnung in vertikaler Richtung von in etwa 15 µm auf.
  • In dem gleichen Prozessschritt, in dem die zweite metallische Kontaktschicht 17 erzeugt wird, werden auf den freigelegten dritten Keimschichten 21 die dritten metallischen Kontaktschichten 18 erzeugt. Hier werden die dritten metallischen Kontaktschichten 18 ebenfalls mittels Elektroplattierens abgeschieden. Das heißt, auch die dritten metallischen Kontaktschichten 18 umfassen Ni und weisen jeweils eine Ausdehnung in vertikaler Richtung von in etwa 15 µm auf.
  • Nachfolgend wird die achte Fotolackschicht entfernt.
  • Gemäß dem Verfahrensstadium der 9 wird die zweite Keimschicht 20, die in lateralen Richtungen neben der zweiten metallischen Kontaktschicht 17 angeordnet ist, mittels eines nasschemischen Ätzprozesses entfernt. Weiterhin werden die dritten Keimschichten 21, die in lateralen Richtungen neben den dritten metallischen Kontaktschichten 18 angeordnet sind, mittels eines nasschemischen Ätzprozesses entfernt.
  • In einem weiteren Schritt werden die zweite metallische Kontaktschicht 17 und die dritten metallischen Kontaktschichten 18 planarisiert. Beispielsweise werden die zweite metallische Kontaktschicht 17 und die dritten metallischen Kontaktschichten 18 mittels eines Schleifprozesses planarisiert, derart dass eine Deckfläche die zweite metallische Kontaktschicht 17 und eine Deckfläche der dritten metallischen Kontaktschichten 18 in einer gemeinsamen Ebene liegen.
  • Nachfolgend ist es möglich, dass die Deckfläche der zweiten metallischen Kontaktschicht 17 und die Deckfläche der dritten metallischen Kontaktschichten 18 mittels eines chemischmechanischen Polierprozesses poliert werden.
  • In dem Verfahrensstadium gemäß der 10 wird jeweils eine Lötschicht 22 auf der zweiten metallischen Kontaktschicht 17 und auf den dritten metallischen Kontaktschichten 18 aufgebracht. Die Lötschichten 22 umfassen hier beispielsweise Teilschichten. Eine der Halbleiterschichtenfolge 2 zugewandte Teilschicht der Lötschichten 22 umfasst Ni mit einer Ausdehnung in vertikaler Richtung von in etwa 10 nm und eine der Halbleiterschichtenfolge 2 abgewandte Teilschicht der Lötschichten 22 umfasst Au mit einer Ausdehnung in vertikaler Richtung von in etwa 100 nm. Die Lötschichten 22 bedecken jeweils die Deckfläche der zweiten metallischen Kontaktschicht 17 und die Deckfläche der dritten metallischen Kontaktschichten 18 vollständig.
  • In einem weiteren Verfahrensstadium gemäß der 11 wird ein Hilfsträger 23 auf der zweiten metallischen Kontaktschicht 17 und den dritten metallischen Kontaktschichten 18 aufgebracht. Hier wird der Hilfsträger 23 auf die Lötschichten 22 aufgebracht. Nachfolgend wird ein Aufwachssubstrat 5 der Halbleiterschichtenfolge 2 abgelöst.
  • Der strahlungsemittierende Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 12 kann insbesondere mit dem beschriebenen Verfahren in Verbindung mit den 1 bis 11 hergestellt sein. Der strahlungsemittierende Halbleiterchip 1 weist eine Halbleiterschichtenfolge 2 mit einer ersten Halbleiterschicht 3 und einer zweiten Halbleiterschicht 4 auf. Zwischen der ersten Halbleiterschicht 3 und der zweiten Halbleiterschicht 4 ist ein aktiver Bereich 25 angeordnet.
  • Weiterhin umfasst der strahlungsemittierende Halbleiterchip 1 einen ersten metallischen Spiegel 14, mit dem Ladungsträger in die erste Halbleiterschicht 3 einprägbar sind. Auf dem ersten metallischen Spiegel 14 ist eine weitere erste isolierende Schicht 10 angeordnet, die eine erste Öffnung aufweist. In der ersten Öffnung ist eine erste Keimschicht 19 angeordnet. Die erste Keimschicht 19 ist bereichsweise auch auf der weiteren ersten isolierenden Schicht 10 angeordnet.
  • Auf der ersten Keimschicht 19 ist weiterhin bereichsweise eine Zwischenschicht 11 angeordnet. Die Zwischenschicht 11 gibt hier einen lateralen Bereich der ersten Keimschicht 19 vor, auf dem eine erste metallische Kontaktschicht 16 angeordnet ist.
  • Weiterhin ist auf der ersten metallischen Kontaktschicht 16 eine zweite isolierende Schicht 12 angeordnet. In einem Außenbereich 28 weist die zweite isolierende Schicht 12 eine dritte Ausnehmung 30 auf. In einem Innenbereich 29 überdeckt die zweite isolierende Schicht 12 die erste metallische Kontaktschicht 16 vollständig. Der Außenbereich 28 und der Innenbereich 29 sind beispielsweise in Verbindung mit der 13 näher beschrieben.
  • Auf der ersten metallischen Kontaktschicht 16 im Außenbereich 28 ist weiterhin eine zweite Keimschicht 20 angeordnet. Die zweite Keimschicht 20 ist in der dritten Ausnehmung 30 angeordnet. Weiterhin ist die zweite Keimschicht 20 bereichsweise auf der zweiten isolierenden Schicht 12 angeordnet.
  • Auf der zweiten Keimschicht 20 ist eine zweite metallische Kontaktschicht 17 angeordnet. Auf der zweiten metallischen Kontaktschicht 17 ist wiederum eine Lötschicht 22 angeordnet.
  • In lateralen Richtungen beabstandet zu dem ersten metallischen Spiegel 14 umfasst der strahlungsemittierende Halbleiterchip zweite metallische Spiegel 15, mit dem Ladungsträger in die zweite Halbleiterschicht 4 einprägbar sind. Auf den zweiten metallischen Spiegeln 15 sind jeweils die weitere erste isolierende Schicht 10, die Zwischenschicht 11 und die zweite isolierende Schicht angeordnet. In der weiteren ersten isolierenden Schicht 10, der Zwischenschicht 11 und der zweiten isolierenden Schicht sind über den zweiten metallischen Spiegeln 15 jeweils eine vierte Ausnehmung 31 angeordnet. In den vierten Ausnehmungen 31 ist jeweils eine dritte Keimschicht 21 angeordnet. Die dritten Keimschichten 21 sind bereichsweise auch auf der weiteren ersten isolierenden Schicht 10 angeordnet.
  • Auf den dritten Keimschichten 21 ist jeweils eine dritte metallische Kontaktschicht 18 angeordnet. Auf den dritten metallischen Kontaktschichten 18 ist wiederum jeweils eine Lötschicht 22 angeordnet.
  • Der erste metallische Spiegel 14 erstreckt sich bereichsweise durch die zweite Halbleiterschicht 2 hindurch bis in die erste Halbleiterschicht 3 hinein. Das heißt, der aktive Bereich 25 wird durch den ersten metallischen Spiegel 14 durchbrochen und strukturiert. Der erste metallische Spiegel 14 strukturiert den aktiven Bereich 25 hier in mehrere Teilbereiche 26 des aktiven Bereichs 25. Jeder Teilbereich 26 des aktiven Bereichs 25 ist dazu ausgebildet, elektromagnetische Strahlung zu erzeugen und über einen zugeordneten Emissionsbereich 27 auszusenden. Alle Emissionsbereiche 27 bilden eine Strahlungsaustrittsfläche 24 des strahlungsemittierenden Halbleiterchips 1.
  • Der strahlungsemittierende Halbleiterchip 1 gemäß dem Ausführungsbeispiel der 13 umfasst eine Vielzahl von Emissionsbereichen 27, die durch den ersten metallischen Spiegel 14 in lateralen Richtungen getrennt sind.
  • Der erste metallische Spiegel 14 und das erste metallische Kontaktelement 16 erstrecken sich entlang von Gitterlinien eines ersten regelmäßigen Gitters. Die Emissionsbereiche 27 sind an Gitterpunkten eines zweiten regelmäßigen Gitters angeordnet. Die Gitterpunkte des zweiten regelmäßigen Gitters sind hier zwischen den Gitterlinien des ersten regelmäßigen Gitters angeordnet. Das heißt, der erste metallische Spiegel 14 weist eine Vielzahl von Aussparungen 32 auf, die jeweils eine laterale Ausdehnung einer der Emissionsbereiche 27 vorgeben.
  • Der strahlungsemittierende Halbleiterchip 1 weist einen Außenbereich 28 und einen Innenbereich 29 auf. Der Außenbereich 28 erstreckt sich entlang von äußeren Gitterlinien des ersten regelmäßigen Gitters. Der Außenbereich 28 ist in lateralen Richtungen beabstandet zu den Emissionsbereichen 27 des strahlungsemittierenden Halbleiterchips 2 angeordnet. Das heißt, der Außenbereich 28 umgibt die Emissionsbereiche 27 im Innenbereich 29 in lateralen Richtungen vollständig.
  • Weiterhin kennzeichnet die Linie zwischen den Punkten A und B einen Schnitt in vertikaler Richtung, dessen Position auch in den 1 bis 12 dargestellt ist.
  • In Verbindung mit der 14 gibt die gestrichelte Linie zwischen C und D eine Schnittlinie der schematischen Schnittdarstellungen gemäß der 1 bis 12 an.
  • Die in Verbindung mit den Figuren beschriebenen Merkmale und Ausführungsbeispiele können gemäß weiteren Ausführungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen explizit beschrieben sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    strahlungsemittierender Halbleiterchip
    2
    Halbleiterschichtenfolge
    3
    erste Halbleiterschicht
    4
    zweite Halbleiterschicht
    5
    Aufwachssubstrat
    6
    erste Ausnehmung
    7
    zweite Ausnehmung
    8
    Stromaufweitungsschicht
    9
    erste isolierende Schicht
    10
    weitere erste isolierende Schicht
    11
    Zwischenschicht
    12
    zweite isolierende Schicht
    13
    dielektrische Spiegelschicht
    14
    erster metallischer Spiegel
    15
    zweiter metallischer Spiegel
    16
    erste metallische Kontaktschicht
    17
    zweite metallische Kontaktschicht
    18
    dritte metallische Kontaktschicht
    19
    erste Keimschicht
    20
    zweite Keimschicht
    21
    dritte Keimschicht
    22
    Lötschicht
    23
    Hilfsträger
    24
    Strahlungsaustrittsfläche
    25
    aktiver Bereich
    26
    Teilbereich aktiver Bereich
    27
    Emissionsbereich
    28
    Außenbereich
    29
    Innenbereich
    30
    dritte Ausnehmung
    31
    vierte Ausnehmung
    32
    Aussparung

Claims (18)

  1. Strahlungsemittierender Halbleiterchip (1) mit: - einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (3) und einer zweiten Halbleiterschicht (4) , - einem ersten metallischen Spiegel (14), mit dem Ladungsträger in die erste Halbleiterschicht (3) einprägbar sind, - einer ersten metallischen Kontaktschicht (16), die auf dem ersten metallischen Spiegel (14) angeordnet ist, und - einer zweiten metallischen Kontaktschicht (17), die auf der ersten metallischen Kontaktschicht (16) angeordnet ist, wobei - zwischen der ersten metallischen Kontaktschicht(16) und dem ersten metallischen Spiegel (14) eine erste Keimschicht (19) angeordnet ist, und - zwischen der ersten metallischen Kontaktschicht (16) und der zweiten metallischen Kontaktschicht (17) eine zweite Keimschicht (20) angeordnet ist.
  2. Strahlungsemittierender Halbleiterchip (1) nach dem vorhergehenden Anspruch, mit - einer Vielzahl von zweiten metallischen Spiegeln (15), mit denen jeweils Ladungsträger in die zweite Halbleiterschicht (4) einprägbar sind, und - einer Vielzahl von dritten metallischen Kontaktschichten (18), wobei - auf den zweiten metallischen Spiegeln (15) jeweils eine der dritten metallischen Kontaktschichten (18) angeordnet ist, und - zwischen den dritten metallischen Kontaktschichten (18) und den zweiten metallischen Spiegeln (15) jeweils eine dritte Keimschicht (21) angeordnet ist.
  3. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem - der strahlungsemittierende Halbleiterchip (1) eine Strahlungsaustrittsfläche (24) mit einer Vielzahl von Emissionsbereichen (27) umfasst, und - der erste metallische Spiegel (14) eine Vielzahl von Aussparungen (32) aufweist, die jeweils eine laterale Ausdehnung eines der Emissionsbereiche (27) vorgeben.
  4. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem die zweite metallische Kontaktschicht (17) in lateralen Richtungen alle zweiten metallischen Spiegel (15) umgibt.
  5. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem eine erste isolierende Schicht (9) zwischen dem ersten metallischen Spiegel (14) und/oder dem zweiten metallischen Spiegel (15) und der Halbleiterschichtenfolge (2) angeordnet ist.
  6. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem auf der ersten isolierenden Schicht (9) eine Zwischenschicht (11) angeordnet ist.
  7. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem zwischen der ersten metallischen Kontaktschicht (16) und den dritten metallischen Kontaktschichten (18) eine zweite isolierende Schicht (12) angeordnet ist.
  8. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem eine Stromaufweitungsschicht (8) zwischen dem zweiten metallischen Spiegel (15) und der Halbleiterschichtenfolge (2) angeordnet ist.
  9. Strahlungsemittierender Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, bei dem eine Strahlungsaustrittsfläche (24) der Halbleiterschichtenfolge (2) frei von einem Aufwachssubstrat (5) ist.
  10. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) mit den Schritten: - Bereitstellen einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (3) und einer zweiten Halbleiterschicht (4), - Erzeugen einer ersten Ausnehmung (6), die die erste Halbleiterschicht (3) bereichsweise freilegt, - Erzeugen eines ersten metallischen Spiegels (14) in der ersten Ausnehmung (6), - Aufbringen einer ersten Keimschicht (19) auf den ersten metallischen Spiegel (14), - Abscheiden einer ersten metallischen Kontaktschicht (16) auf der ersten Keimschicht (19), - Aufbringen einer zweiten Keimschicht (20) auf der ersten metallischen Kontaktschicht, - Abscheiden einer zweiten metallischen Kontaktschicht (17) auf der zweiten Keimschicht (20).
  11. Verfahren nach dem vorhergehenden Anspruch, wobei sich die erste Ausnehmung (6) entlang von Gitterlinien eines regelmäßigen Gitters erstreckt.
  12. Verfahren nach einem der Ansprüche 10 bis 11 mit den weiteren Schritten: - Aufbringen einer ersten isolierenden Schicht (9) auf der Halbleiterschichtenfolge (2), und - Erzeugen einer Vielzahl von zweiten Ausnehmungen (7) in der ersten isolierenden Schicht (9), die jeweils die zweite Halbleiterschicht (4) bereichsweise freilegen.
  13. Verfahren nach dem vorhergehenden Anspruch mit den weiteren Schritten: - Erzeugen eines zweiten metallischen Spiegels (15) in jeweils einer der zweiten Ausnehmungen (7), - Aufbringen einer dritten Keimschicht (21) auf jeweils einer der zweiten metallischen Spiegel (15), und - Abscheiden von einer dritten metallischen Kontaktschicht (18) auf jeweils einer der dritten Keimschichten (21).
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei die zweite metallische Kontaktschicht (17) und die dritten metallischen Kontaktschichten (18) planarisiert werden.
  15. Verfahren nach einem der Ansprüche 13 bis 14, wobei die erste metallische Kontaktschicht (16), die zweite metallische Kontaktschicht (17) und/oder die dritten metallischen Kontaktschichten (18) mittels Elektroplattierens abgeschieden werden.
  16. Verfahren nach einem der Ansprüche 10 bis 15, wobei jeweils eine Lötschicht (22) auf der zweiten metallischen Kontaktschicht (17) und auf den dritten metallischen Kontaktschichten (18) aufgebracht wird.
  17. Verfahren nach einem der Ansprüche 10 bis 16, wobei ein Hilfsträger (23) auf der zweiten metallischen Kontaktschicht (17) und den dritten metallischen Kontaktschichten (18) aufgebracht wird.
  18. Verfahren nach einem der Ansprüche 10 bis 17, wobei ein Aufwachssubstrat (5) der Halbleiterschichtenfolge (2) abgelöst wird.
DE102020200621.0A 2020-01-21 2020-01-21 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips Pending DE102020200621A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102020200621.0A DE102020200621A1 (de) 2020-01-21 2020-01-21 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
US17/793,049 US20230047118A1 (en) 2020-01-21 2021-01-07 Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
PCT/EP2021/050167 WO2021148250A1 (de) 2020-01-21 2021-01-07 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102020200621.0A DE102020200621A1 (de) 2020-01-21 2020-01-21 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Publications (1)

Publication Number Publication Date
DE102020200621A1 true DE102020200621A1 (de) 2021-07-22

Family

ID=74181195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020200621.0A Pending DE102020200621A1 (de) 2020-01-21 2020-01-21 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Country Status (3)

Country Link
US (1) US20230047118A1 (de)
DE (1) DE102020200621A1 (de)
WO (1) WO2021148250A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185609A1 (en) 2007-02-05 2008-08-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode and group III nitride-based compound semiconductor light-emitting device having the electrode
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102018128692A1 (de) 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014101896A1 (de) * 2014-02-14 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils sowie optoelektronisches Halbleiterbauteil
WO2018116814A1 (ja) * 2016-12-22 2018-06-28 シャープ株式会社 表示装置および製造方法
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080185609A1 (en) 2007-02-05 2008-08-07 Kabushiki Kaisha Toyota Chuo Kenkyusho Electrode and group III nitride-based compound semiconductor light-emitting device having the electrode
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102018128692A1 (de) 2018-11-15 2020-05-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit ersten Verbindungsbereichen und optoelektronische Vorrichtung

Also Published As

Publication number Publication date
WO2021148250A1 (de) 2021-07-29
US20230047118A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
WO2014053445A1 (de) Verfahren zur herstellung eines leuchtdioden-displays und leuchtdioden-display
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102014112750A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102013109316A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012106364A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102014102029A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015114583A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2017178627A1 (de) Optoelektronischer halbleiterchip
DE102014105999A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102011017097A1 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE102020200621A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE102018107470A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2021018884A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102020124258A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
WO2021023473A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE102018118808A1 (de) Verfahren zur herstellung eines bauteils und optoelektronisches bauteil
DE102018106680A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed