DE102018107470A1

DE102018107470A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Info

Publication number: DE102018107470A1
Application number: DE102018107470.0A
Authority: DE
Inventors: Fabian Kopp; Attila Molnar
Original assignee: Osram Opto Semiconductors GmbH
Current assignee: Ams Osram International GmbH
Priority date: 2017-03-30
Filing date: 2018-03-28
Publication date: 2018-10-04
Anticipated expiration: 2038-03-29
Also published as: US10381515B2; US20180287011A1; DE102018107470B4

Abstract

Die Erfindung betrifft einen optoelektronischen Halbleiterchip (100) umfassend eine Halbleiterschichtenfolge (10), die eine n-dotierte Halbleiterschicht (3), eine p-dotierte Halbleiterschicht (5) und eine aktive Schicht (4) aufweist, wobei die p-dotierte Halbleiterschicht (5) mittels eines p-Anschlusskontakts (8) elektrisch kontaktiert ist, wobei die n-dotierte Halbleiterschicht (3) mittels eines n-Anschlusskontakts (9) elektrisch kontaktiert ist, wobei der Halbleiterchip (100) zumindest zwei Gräben (6, 7) aufweist, wobei sich innerhalb des ersten Grabens (6) der p-Anschlusskontakt (8) und innerhalb des zweiten Grabens (7) der n-Anschlusskontakt (9) erstreckt, wobei unterhalb des p-Anschlusskontakts (8) und innerhalb des ersten Grabens (6) ein erstes dielektrisches Spiegelelement (1) angeordnet ist, das elektrisch isoliert ist, wobei unterhalb des n-Anschlusskontakts (9) und innerhalb des zweiten Grabens (7) und zwischen dem n-Anschlusskontakt (9) und der n-dotierten Halbleiterschicht (3) zumindest bereichsweise ein zweites dielektrisches Spiegelelement (2) angeordnet ist, das elektrisch isoliert ist.

Description

Die Erfindung betrifft einen optoelektronischen Halbleiterchip. Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips.
Bei optoelektronischen Halbleiterchips, wie beispielsweise LED-Chips, können in der Regel unterhalb von metallischen Anschlusskontakten dielektrische Spiegelelemente angebracht werden, um einen direkten Stromfluss in die Halbleiterschichtenfolge zu verhindern. Beispielsweise kann ein LED-Chip ein Saphirvolumenemitter sein. Der LED-Chip kann vorzugsweise blaues Licht emittieren. Auf der Oberseite des Saphirchips sind in der Regel metallische Anschlusskontakte aufgebracht, die einen Strom in die Halbleiterschichtenfolge injizieren. Zwischen den metallischen Anschlusskontakten und der Halbleiterschichtenfolge können zusätzliche Schichten angeordnet sein, wie beispielsweise dielektrische Spiegelelemente. Diese zusätzlichen Schichten können den Reflexionskoeffizient der metallischen Anschlusskontakte erhöhen. Generell bedeutet, je höher der Reflexionskoeffizient der metallischen Anschlusskontakte ist, desto niedriger ist die Absorption pro Fläche des metallischen Anschlusskontaktes. Damit kann der Helligkeitsverlust verringert werden. Das Herstellen dieser zusätzlichen Schichten zwischen den metallischen Anschlusskontakten und den Halbleiterschichtenfolgen bedeutet aber auch, erneuter Prozessaufwand und damit Kosten.
Eine Aufgabe der Erfindung ist es, einen optoelektronischen Halbleiterchip bereitzustellen, der eine hohe Reflexion aufweist und preisgünstig erzeugt ist. Ferner ist Aufgabe der Erfindung, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips bereitzustellen, das den optoelektronischen Halbleiterchip günstig und schnell herstellt.
Diese Aufgabe oder diese Aufgaben werden durch einen optoelektronischen Halbleiterchip gemäß dem unabhängigen Anspruch 1 und/oder dem Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß dem unabhängigen Anspruch 14 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
In zumindest einer Ausführungsform weist der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge auf. Die Halbleiterschichtenfolge weist mindestens eine n-dotierte Halbleiterschicht, eine p-dotierte Halbleiterschicht und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht auf. Die p-dotierte Halbleiterschicht ist mittels eines p-Anschlusskontakts elektrisch kontaktiert. Die n-dotierte Halbleiterschicht ist mittels eines n-Anschlusskontakts elektrisch kontaktiert. Der Halbleiterchip weist zumindest zwei Gräben auf. Insbesondere erstrecken sich die zwei Gräben zumindest innerhalb der Halbleiterschichtenfolge. Innerhalb des ersten Grabens erstreckt sich der p-Anschlusskontakt und/oder innerhalb des zweiten Grabens erstreckt sich der n-Anschlusskontakt. Insbesondere erstreckt sich der p-Anschlusskontakt zumindest bereichsweise innerhalb des ersten Grabens und/oder der n-Anschlusskontakt erstreckt sich zumindest bereichsweise innerhalb des zweiten Grabens. Unterhalb des p-Anschlusskontaktes und innerhalb des ersten Grabens ist ein erstes dielektrisches Spiegelelement angeordnet. Das dielektrische Spiegelelement ist insbesondere elektrisch isolierend ausgeformt oder wirkt elektrisch isolierend. Unterhalb des n-Anschlusskontaktes und innerhalb des zweiten Grabens und/oder zwischen dem n-Anschlusskontakt und der n-dotierten Halbleiterschicht ist zumindest bereichsweise ein zweites dielektrisches Spiegelelement angeordnet. Das zweite dielektrische Spiegelelement ist insbesondere elektrisch isolierend ausgeformt oder wirkt elektrisch isolierend.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips umfasst dieser mindestens eine Halbleiterschichtenfolge. Die Halbleiterschichtenfolge weist mindestens eine n-dotierte Halbleiterschicht, mindestens eine p-dotierte Halbleiterschicht und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht auf. Die Halbleiterschichten des Halbleiterchips basieren bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Das Halbleitermaterial kann bevorzugt auf ein Nitridverbindungshalbleitermaterial basieren. „Auf ein Nitridverbindungshalbleitermaterial basierend“ bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-NitridVerbindungshalbleitermaterial, vorzugsweise In_xAl_yGa_1-x-yN, umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1 ist. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des In_xAl_yGa_1-x-yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Gemäß zumindest einer Ausführungsform ist die n-dotierte Halbleiterschicht mittels eines n-Anschlusskontakts elektrisch kontaktiert. Der n-Anschlusskontakt bildet mit anderen Worten den n-Kontakt des optoelektronischen Halbleiterchips aus. Der n-Anschlusskontakt kann zum Beispiel ein Bondpad oder eine oder mehrere Kontaktstege aufweisen.
Der p-Anschlusskontakt kann insbesondere zumindest bereichsweise innerhalb des ersten Grabens oder vollständig innerhalb des zweiten Grabens angeordnet sein. Beispielsweise kann der p-Anschlusskontakt im Seitenquerschnitt gesehen den ersten Graben nicht überragen und/oder die gleiche Höhe wie der erste Graben aufweisen.
Der n-Anschlusskontakt kann insbesondere zumindest bereichsweise innerhalb des zweiten Grabens oder vollständig innerhalb des zweiten Grabens angeordnet sein. Beispielsweise kann der n-Anschlusskontakt im Seitenquerschnitt gesehen den zweiten Graben nicht überragen und/oder die gleiche Höhe wie der zweite Graben aufweisen.
Gemäß zumindest einer Ausführungsform erstreckt sich der erste und/oder zweite Graben zumindest teilweise in die p-dotierte Halbleiterschicht. Insbesondere erstreckt sich der erste und/oder zweite Graben von der p-dotierten Halbleiterschicht über die aktive Schicht in die n-dotierte Halbleiterschicht. Dass sich der erste und/oder zweite Graben zumindest teilweise in die entsprechende Halbleiterschicht erstreckt, bedeutet hier und im Folgenden, dass zumindest ein Teilbereich insbesondere die Grundfläche des Grabens in diese entsprechende Halbleiterschicht hineinragt. Insbesondere kann sich der erste und/oder zweite Graben bis zu einem Substrat erstrecken, auf dem die p-dotierte und n-dotierte Halbleiterschicht angeordnet sind. Insbesondere erstreckt sich der erste und/oder zweite Graben in das Substrat. Beispielsweise erstreckt sich der erste und/oder zweite Graben bis zu maximal 5 µm in das Substrat.
Der erste und/oder zweite Graben kann eine Tiefe von größer oder gleich 50 nm und kleiner oder gleich 15 µm aufweisen. Erstreckt sich der Graben bis in die n-dotierte Halbleiterschicht, so kann der erste und/oder zweite Graben eine Tiefe von 100 nm bis 3000 nm aufweisen. Erstreckt sich der erste und/oder zweite Graben bis zum Substrat, so kann der erste und/oder zweite Graben eine Tiefe von 6 bis 15 µm, beispielsweise 9 µm, aufweisen. Mit erster Graben wird hier und im Folgenden eine Ausnehmung in dem optoelektronischen Halbleiterchip verstanden, die ein Breite-zu-Länge-Verhältnis von mindestens 1:5, insbesondere 1:15 oder 1:30, aufweist. Der Graben kann mittels Trockenätzen in der Halbleiterschichtenfolge erzeugt werden. Mit zweiter Graben wird hier und im Folgenden eine Ausnehmung in dem optoelektronischen Halbleiterchip verstanden, die eine Breite insbesondere zwischen 5 µm und 20 µm und/oder eine Länge zwischen 100 µm und 700 µm aufweist. Der zweite Graben kann ein Breite-zu-Länge-Verhältnis zwischen 1:5 und 1:35, beispielsweise 1:20 oder 1:35 aufweisen.
Insbesondere ist der erste und/oder zweite Graben ein Mesagraben, also ein tiefer, bis in die n-Halbleiterschicht geätzter Graben.
Gemäß zumindest einer Ausführungsform weist der p-Anschlusskontakt und/oder n-Anschlusskontakt im Querschnitt eine maximale Höhe auf. Insbesondere ist der p- und/oder n-Anschlusskontakt innerhalb des ersten und/oder zweiten Grabens bis zur Hälfte seiner maximalen Höhe, insbesondere bis zu 2/3 seiner maximalen Höhe, in dem entsprechenden Graben angeordnet. Mit anderen Worten ragt der n- und/oder p-Anschlusskontakt maximal zur Hälfte bis 1/3 seiner maximalen Höhe aus dem jeweiligen Graben hinaus. Insbesondere ist der p- und/oder n-Anschlusskontakt vollständig innerhalb des ersten und/oder zweiten Grabens angeordnet. Dies bewirkt, dass der p- und/oder n-Anschlusskontakt in dem ersten und/oder zweiten Graben versteckt ist und damit vor mechanischen Schäden während der Herstellung geschützt werden kann.
Alternativ kann der p- und/oder n-Anschlusskontakt im Seitenquerschnitt gesehen eine maximale Höhe aufweisen, wobei der p- und/oder n-Anschlusskontakt bis zu maximal 2/3 dieser maximalen Höhe über den ersten und/oder zweiten Graben hinausragt.
Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine Stromaufweitungsstruktur auf. Die Stromaufweitungsstruktur ist insbesondere zwischen dem p-Anschlusskontakt und dem ersten dielektrischen Spiegelelement angeordnet. Alternativ oder zusätzlich ist die Stromaufweitungsstruktur insbesondere zumindest bereichsweise zwischen dem n-Anschlusskontakt und dem zweiten dielektrischen Spiegelelement angeordnet. Die Stromaufweitungsstruktur ist insbesondere eine transparente elektrisch leitfähige Schicht. Insbesondere ist die transparente elektrisch leitfähige Schicht unmittelbar in direktem elektrischem Kontakt mit der p-dotierten Halbleiterschicht und/oder dem p-Anschlusskontakt oder mit der n-dotierten Halbleiterschicht und dem n-Anschlusskontakt verbunden. Mit direkt wird hier und im Folgenden bezeichnet, dass die Schichten oder Elemente unmittelbar in direktem mechanischem und/oder elektrischem Kontakt auf der anderen Schicht oder dem anderen Element angeordnet sind.
Insbesondere erstreckt sich die Stromaufweitungsstruktur in seitlicher Richtung innerhalb des ersten und/oder zweiten Grabens, bedeckt also die Seitenflächen und die Grundfläche des ersten und/oder zweiten Grabens vollständig. Insbesondere ist die Stromaufweitungsstruktur über dem ersten und/oder zweiten dielektrischen Spiegelelement, insbesondere direkt, angeordnet. Auf diese Weise kann mittels der Stromaufweitungsstruktur eine Stromverteilung in lateraler Richtung erfolgen.
Die Stromaufweitungsstruktur kann für emittierende Strahlung durchlässig sein. Die Stromaufweitungsstruktur enthält vorzugsweise ein transparentes leitfähiges Oxid (TCO, Transparent Conductive Oxide), wie zum Beispiel ITO.
Transparente, elektrisch leitende Oxide (TCO) sind transparente, elektrisch leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid, Indiumzinnoxid (ITO) oder Aluminiumzinkoxid (AZO). Neben binären Metallsauerstoffverbindungen wie beispielsweise ZnO, SnO₂ oder In₂O₃ gehören auch ternäre Metallsauerstoffverbindungen wie beispielsweise Zn₂SnO₄, CdSnO₃, ZnSnO₃, MgIn₂O₄, GaInO₃, Zn₂In₂O₅ oder In₄Sn₃O₁₂ oder Mischungen unterschiedlicher transparenter, leitender Oxide zu der Gruppe der TCOs. Weiterhin entsprechen die TCOs nicht zwingend einer stöchiometrischen Zusammensetzung und können auch p- oder n-dotiert sein.
Gemäß zumindest einer Ausführungsform sind das erste dielektrische Spiegelelement und die Stromaufweitungsstruktur jeweils als Schicht ausgeformt. Im Seitenquerschnitt gesehen bedecken das erste dielektrische Spiegelelement und die Stromaufweitungsstruktur sowohl die Seitenflächen als auch die Grundfläche des ersten Grabens, insbesondere vollständig. Die Schicht des ersten dielektrischen Spiegelelements weist vorzugsweise bereichsweise eine homogene Schichtdicke, insbesondere quer zur Wachstumsrichtung der Halbleiterschichtenfolge auf. Im Bereich der Flanken der pyramidalen Ausgestaltung kann die Schichtdicke des ersten dielektrischen Spiegelelements kleiner sein als die Schichtdicke des ersten oder zweiten dielektrischen Spiegelelements, die quer zur Wachstumsrichtung der Halbleiterschichtenfolge angeordnet ist. Mit homogener Schichtdicke wird hier und im Folgenden eine Schichtdicke des ersten dielektrischen Spiegelelements verstanden, das eine mittlere Schichtdicke mit einer Abweichung von maximal 10 %, 5 %, 3 %, 1 %, 0,5 % oder 0,1 % von diesem Mittelwert aufweist.
Gemäß zumindest einer Ausführungsform ist das zweite dielektrische Spiegelelement als Schicht ausgeformt. Im Seitenquerschnitt gesehen bedeckt sowohl das zweite dielektrische Spiegelelement die Seitenflächen als auch die Grundfläche des zweiten Grabens, insbesondere vollständig. Die Schichtdicke der Schicht des zweiten dielektrischen Spiegelelements ist insbesondere im Bereich unterhalb des n-Anschlusskontaktes und auf der Grundfläche kleiner als die Schichtdicke der Schicht des zweiten dielektrischen Spiegelelements auf den Seitenflächen des zweiten Grabens. Mit anderen Worten weist das zweite dielektrische Spiegelelement keine durchgängig homogene Schichtdicke auf. Insbesondere unterhalb des n-Anschlusskontaktes verjüngt, also verkleinert sich die Schichtdicke des zweiten dielektrischen Spiegelelements. Dies kann mittels eines Ätzprozesses, also durch Abtragen eines Teils des zweiten dielektrischen Spiegelelements erfolgen.
Gemäß zumindest einer Ausführungsform ist die n-dotierte Halbleiterschicht innerhalb des zweiten Grabens spitzdachförmig angeordnet. Im Seitenquerschnitt gesehen ist die n-dotierte Halbleiterschicht innerhalb des zweiten Grabens vorzugsweise dreieckig oder trapezartig ausgeformt. Eine Seitenfläche der spitzdachförmigen Ausgestaltung ist insbesondere mit dem zweiten dielektrischen Spiegelelement bedeckt. Spitzdachförmige Ausgestaltung kann hier und im Folgenden auch meinen, dass die n-dotierte Halbleiterschicht pyramidenförmig ausgeformt ist.
Gemäß zumindest einer Ausführungsform ist die Seitenfläche, welche nicht mit dem zweiten dielektrischen Spiegelelement bedeckt ist, in direktem Kontakt mit dem n-Anschlusskontakt.
Gemäß zumindest einer Ausführungsform ist die mit dem zweiten dielektrischen Spiegelelement bedeckte Seitenfläche der spitzdachförmigen Ausgestaltung größer als die weitere Seitenfläche der spitzdachförmigen Ausgestaltung. Mit weitere Seitenfläche ist hier die Seitenfläche des Spitzdaches gemeint, die nicht von dem zweiten dielektrischen Spiegelelement bedeckt ist.
Gemäß zumindest einer Ausführungsform weist der erste und/oder zweite Graben einen Winkel α zwischen Grundfläche und zumindest einer Seitenfläche von größer als 110°, insbesondere größer als 115° und vorzugsweise größer als 120° auf.
Gemäß zumindest einer Ausführungsform weist das erste dielektrische Spiegelelement und/oder das zweite dielektrische Spiegelelement mindestens drei Schichten auf. Die mindestens eine erste dielektrische Schicht weist ein erstes dielektrisches Material mit einem Brechungsindex n1 auf. Die mindestens zweite dielektrische Schicht weist ein zweites dielektrisches Material mit einem Brechungsindex n2 > n1 auf.
Das erste dielektrische Material weist vorteilhaft einen niedrigen Brechungsindex, vorzugsweise n1 ≤ 1,7, und das zweite dielektrische Material einen hohen Brechungsindex n2 > 1,7, vorzugsweise n2 > 2, auf. Das erste und/oder zweite dielektrische Spiegelelement fungiert als Interferenzschichtsystem, dessen reflexionserhöhende Wirkung auf mehrfachen Reflexionen an den Grenzflächen zwischen den dielektrischen Schichten mit den unterschiedlichen Brechungsindizes n1, n2 beruht.
Gemäß zumindest einer vorteilhaften Ausgestaltung ist die aktive Schicht zur Emission von Strahlung mit einer dominanten Wellenlänge λ geeignet, wobei für die Dicke d1 der mindestens einen ersten dielektrischen Schicht 0,01 λ/4 ≤ n1*d1 ≤ 10 λ/4 und für die Dicke d2 der mindestens einen zweiten dielektrischen Schicht 0,01 λ/4 ≤ n2*d2 ≤ 10 λ/4 gilt. Bevorzugt gilt 0,5 λ/4 ≤ n1*d1 ≤ 5 λ/4 und 0,5 λ/4 ≤ n2*d2 ≤ 5 A/4.
Alternativ kann das erste und/oder zweite dielektrische Spiegelelement mindestens drei Schichten aufweisen, wobei die mindestens erste dielektrische Schicht die unterste Schicht, also die der entsprechenden Halbleiterschicht direkt nachgeordnete Schicht des ersten und/oder zweiten dielektrischen Spiegelelements, ist. Für die Dicke d1 der ersten dielektrischen Schicht gilt: n1*d1 = 3 λ/4 oder n1*d1 = 5 A/4. Für die nachfolgenden Schichten, beispielsweise für die zweite dielektrische Schicht, gilt für die Dicke d2: n2*d2 = 1 A/4.
Bei einer bevorzugten Ausgestaltung gilt für die Dicke der mindestens einen ersten dielektrischen Schicht 0,7 λ/4 ≤ n1*d1 ≤ 1,3 λ/4 und für die Dicke der mindestens einen zweiten dielektrischen Schicht 0,7 λ/4 ≤ n2*d2 ≤ 1,3 A/4. In diesem Fall sind die optische Dicke n1*d1 der ersten dielektrischen Schicht und die optische Dicke n2*d2 der zweiten dielektrischen Schicht in etwa gleich einem Viertel der dominanten Wellenlänge. Dies ist eine Möglichkeit, eine hohe Reflexion durch Interferenz in dem ersten und/oder zweiten dielektrischen Spiegelelement zu erzielen.
Gemäß zumindest einer Ausführungsform ist das erste und/oder zweite dielektrische Spiegelelement als einzelne Schicht ausgeformt.
Gemäß zumindest einer Ausführungsform weist das erste dielektrische Spiegelelement und/oder das zweite dielektrische Spiegelelement mindestens eines der folgenden Materialien, Al₂O₃, Ta₂O₅, ZrO₂, ZnO, SiN_x, SiO_xN_y, SiO₂, TiO₂, ZrO₂, HfO₂, Nb₂O₅ oder MgF₂ oder Kombinationen daraus, auf.
Gemäß zumindest einer Ausführungsform weist das erste dielektrische Spiegelelement und/oder das zweite dielektrische Spiegelelement eine Schichtenfolge mit alternierenden Schichten aus Siliziumdioxid und Titandioxid auf. Mit anderen Worten ist das erste und/oder zweite dielektrische Spiegelelement als sogenannter distributiver Bragg-Reflektor (DBR, Distributed Bragg Reflector) ausgeformt. Ein DBR-Spiegel kann eine periodische Abfolge von Schichtpaaren, die jeweils eine erste dielektrische Schicht mit einem Brechungsindex n1 und eine zweite dielektrische Schicht mit einem Brechungsindex n2 > n1 aufweisen. Mit diesem Konzept ist die Schichtdicke des ersten und/oder zweiten dielektrischen Spiegelelements nicht limitiert, da eine Überformung einer nachfolgenden transparenten, elektrisch leitfähigen Schicht unkritisch ist. Das erste und/oder zweite dielektrische Spiegelelement gegebenenfalls inklusive einer Metallschicht weist vorzugsweise einen Reflexionsgrad von größer oder gleich 70 %, bevorzugt größer oder gleich 90 %, beispielsweise 95 % auf.
Gemäß zumindest einer Ausführungsform weist das erste dielektrische Spiegelelement und/oder das zweite dielektrische Spiegelelement das gleiche Material oder die gleichen Materialien auf.
Gemäß zumindest einer Ausführungsform wird durch das erste dielektrische Spiegelelement und/oder das zweite dielektrische Spiegelelement ein direkter Stromfluss zwischen dem p-Anschlusskontakt oder n-Anschlusskontakt und den p- und/oder n-dotierten Halbleiterschichtenfolgen und der aktiven Schicht verhindert. Mit anderen Worten wird ein direkter Stromfluss durch das erste dielektrische Spiegelelement zwischen dem p-Anschlusskontakt und der Halbleiterschichtenfolge verhindert. Durch das zweite dielektrische Spiegelelement wird ein direkter Stromfluss zwischen dem n-Anschlusskontakt und der Halbleiterschichtenfolge verhindert.
Die Erfinder haben erkannt, dass durch die Anordnung der metallischen Anschlusskontakte innerhalb eines ersten und zweiten Grabens vorteilhafte Eigenschaften der Halbleiterchips erzeugt werden können. Insbesondere ist das erste dielektrische Spiegelelement unterhalb des p-Anschlusskontaktes und innerhalb des ersten Grabens angeordnet. Das erste dielektrische Spiegelelement ist als hochreflektiver DBR ausgeformt.
Das zweite dielektrische Spiegelelement ist zumindest bereichsweise unterhalb des n-Anschlusskontaktes angeordnet. Mit bereichsweise ist hier und im Folgenden gemeint, dass ein Stromfluss zwischen dem n-Anschlusskontakt und der n-dotierten Halbleiterschichtenfolge ermöglicht ist. Das zweite dielektrische Spiegelelement ist insbesondere als hochreflektiver DBR ausgeformt. Am Übergang zwischen dem jeweiligen dielektrischen Spiegelelement und den metallischen Anschlusskontaktflächen werden insbesondere spitzdachförmige Ausgestaltungen, vorzugsweise mesaförmige Pyramiden, erzeugt. Diese mesaförmigen Pyramiden werden durch den n-Anschlusskontakt ausgeformt.
Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips. Vorzugsweise stellt das hier beschriebene Verfahren den hier beschriebenen optoelektronischen Halbleiterchip her. Insbesondere sind alle Ausführungen und Definitionen, die den Halbleiterchip beschreiben, auch für das Verfahren anzuwenden und umgekehrt.
Gemäß zumindest einer Ausführungsform weist das Verfahren die Schritte auf:

A) Bereitstellen einer Halbleiterschichtenfolge mit Gräben. Die Halbleiterschichtenfolge weist mindestens eine n-dotierte Halbleiterschicht, mindestens eine p-dotierte Halbleiterschicht und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht auf. Der Halbleiterchip weist einen ersten Graben auf, der zur Aufnahme eines ersten dielektrischen Spiegelelements und eines p-Anschlusskontaktes eingerichtet ist. Der zweite Graben ist zur Aufnahme eines zweiten dielektrischen Spiegelelements und eines n-Anschlusskontaktes eingerichtet.

Das Verfahren weist ferner einen Schritt B) auf, Aufbringen des ersten und zweiten dielektrischen Spiegelelements und einer Stromaufweitungsstruktur in den ersten und zweiten Graben mittels Lithografie. Mit anderen Worten werden hier vorzugsweise die Stromaufweitungsstruktur und das erste und/oder zweite dielektrische Spiegelelement ganzflächig auf die mit Gräben ausgeformte Halbleiterschichtenfolge aufgebracht.
In einem weiteren Verfahrensschritt C) kann zumindest bereichsweise die Stromaufweitungsstruktur innerhalb des zweiten Grabens entfernt werden.
Im Schritt D), der insbesondere anschließend erfolgt, kann der p-Anschlusskontakt in dem ersten Graben und der n-Anschlusskontakt in dem zweiten Graben aufgebracht werden.
Gemäß zumindest einer Ausführungsform wird durch den Schritt C) innerhalb des zweiten Grabens ein weiterer dritter Graben erzeugt. Dieser dritte Graben wird vorzugsweise mittels Ätzverfahren erzeugt.
Die Erfinder haben erkannt, dass ein Halbleiterchip mit dem hier beschrieben Verfahren mit wenig Aufwand erzeugt werden kann, insbesondere, wenn nur die hier beschriebenen Schritte A) bis D) erfolgen. Dies führt zu einem Halbleiterchip mit einem hohen Reflexionskoeffizienten an den metallischen Anschlusskontakten.
Zusätzlich oder alternativ können der p-Anschlusskontakt und das p-Bondpad innerhalb des ersten Grabens versteckt sein, wobei die Seitenflächen des ersten Grabens mit dem ersten dielektrischen Spiegelelement bedeckt sind. Vorzugsweise sind hier auch Goldseitenwände des n-Anschlusskontaktes bedeckt, was zu einer Reduzierung der Lichtverluste während der Herstellung führt.
Gemäß zumindest einer Ausführungsform weist die Halbleiterschichtenfolge einen ersten Graben auf, innerhalb dessen sich das erste dielektrische Spiegelelement und/oder ein p-Bondpad und/oder ein p-Anschlusskontakt angeordnet ist. Das erste dielektrische Spiegelelement kann mittels Lithografie, insbesondere unter Verwendung einer Maske, erzeugt werden. Bei dieser Herstellung kann das erste dielektrische Spiegelelement alle Seitenflächen des ersten Grabens bedecken. Die Halbleiterschichtenfolge kann vorzugsweise aus einem n-dotierten Galliumnitrid, einem p-dotierten Galliumnitrid und einer aktiven Zone bestehen. Mit anderen Worten werden damit die Seitenflächen des ersten Grabens, die sich aus Teilbereichen der n-dotierten Galliumnitridschicht, p-dotierten Galliumnitridschicht und der aktiven Zone bestehen, erzeugt.
Das erste und/oder zweite dielektrische Spiegelelement ist elektrisch isolierend ausgeformt. Insbesondere ist das erste und/oder zweite dielektrische Spiegelelement als sogenannter DBR (Distributed Bragg Reflector) ausgeformt. Vorzugsweise weist das erste und/oder zweite dielektrische Spiegelelement zumindest eine Schicht auf. Die Schicht kann einen Brechungsindex von kleiner 1,7 oder größer als 1,7 aufweisen.
Die Schichtdicke ist insbesondere λ/4, wobei die erste Schicht eine Schichtdicke von 3 × λ/4 aufweisen kann. Auf dem ersten und/oder zweiten dielektrischen Spiegelelement kann zusätzlich eine dielektrische Schicht aufgebracht werden.
Diese Schicht kann eine Ätzstoppschicht oder eine Opferschicht sein, die das erste und/oder zweite dielektrische Spiegelelement an den entsprechenden Seitenflächen des ersten und/oder zweiten Grabens schützt. Beispielsweise kann Aluminiumoxid als Ätzstoppschicht mit einer Schichtdicke von beispielsweise größer als 10 nm und/oder Titandioxid als Opferschicht mit einer Schichtdicke von beispielsweise größer 100 nm aufgebracht werden.
Auf dem ersten und/oder zweiten dielektrischen Spiegelelement und gegebenenfalls der p-dotierten Halbleiterschicht, beispielsweise p-GaN, kann eine Stromaufweitungsstruktur, beispielsweise aus ITO, aufgebracht werden. Die Stromaufweitungsstruktur ist dazu eingerichtet, den Strom lateral zu verteilen und damit den Stromtransport von den metallischen Anschlusskontakten und in die entsprechende Halbleiterschicht zu erhöhen. Die Spannungsverteilung der metallischen Anschlusskontakte bei der Stromaufweitungsstruktur, insbesondere bei der p-Seite, wird durch den Winkel zwischen der Grundfläche und der Seitenfläche der entsprechenden Gräben beeinflusst. Ein flacher Winkel reduziert in der Regel die Spannungsverteilung signifikant. Insbesondere kann der Winkel zwischen der Grundfläche und der Seitenfläche des ersten und/oder zweiten Grabens größer als 110°, vorzugsweise größer 115°, besonders bevorzugt größer 120°, sein.
Zumindest bereichsweise ist unterhalb des n-Anschlusskontaktes ein zweites dielektrisches Spiegelelement angeordnet. Das zweite dielektrische Spiegelelement und der n-Anschlusskontakt sind vorzugsweise innerhalb des zweiten Grabens angeordnet. Insbesondere ist der n-Anschlusskontakt in direktem mechanischem und/oder elektrischem Kontakt mit der n-dotierten Halbleiterschicht.
Der Halbleiterchip kann eine Passivierungsschicht aufweisen. Die Passivierungsschicht kann beispielsweise aus Siliziumdioxid geformt sein. Vorzugsweise ist die Passivierungsschicht im Bereich der metallischen Anschlusskontakte geöffnet, sodass in diesem geöffneten Bereich in einem späteren Verfahrensschritt die metallischen Anschlusskontakte aufgebracht werden können. Dieser Prozessschritt kann auch fehlen, sodass Kosten für diese zusätzliche Passivierungsschicht eingespart werden können.
Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
Es zeigen:

Die 1A bis 1C ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips,
die 2A, 3A, 4A, 5A, 6A bis 6D, 9A, 9B und 10A jeweils eine Draufsicht eines optoelektronischen Bauelements gemäß einer Ausführungsform,
die 2B, 3B, 4B, 5B, 7A bis 7C, 8A bis 8C, 10B jeweils eine schematische Seitenansicht eines optoelektronischen Bauelements gemäß einer Ausführungsform, und
die 2C, 3C, 4C, 5C jeweils eine FIB-Aufnahme der Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform.

In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt werden.
Die 1A bis 1C zeigen ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform.
Es wird eine Halbleiterschichtenfolge 10 bereitgestellt (hier nicht gezeigt). Die Halbleiterschichtenfolge weist mindestens eine n-dotierte Halbleiterschicht 3, mindestens eine p-dotierte Halbleiterschicht 5 und eine zwischen der mindestens einen n-dotierten Halbleiterschicht und der mindestens einen p-dotierten Halbleiterschicht angeordnete aktive Schicht 4 auf (Halbleiterschichtenfolge im Detail nicht gezeigt). In die Halbleiterschichtenfolge sind Gräben, insbesondere zumindest zwei Gräben 6, 7, angeordnet. Der erste Graben 6 ist zur Aufnahme eines ersten dielektrischen Spiegelelements 1 und eines p-Anschlusskontaktes 8 eingerichtet. Der erste Graben 6 ist in Draufsicht auf den Halbleiterchip vorzugsweise U-förmig ausgeformt. Der zweite Graben 7 ist vorzugsweise zur Aufnahme eines zweiten dielektrischen Spiegelelements 2 und eines n-Anschlusskontaktes 9 eingerichtet. Vorzugsweise ist der zweite Graben 7 kreisförmig ausgeformt. Zusätzlich und alternativ kann der zweite Graben als zebraartige Streifenstruktur ausgeformt sein.
Der erste und der zweite Graben 6, 7 können mittels Lithografie und Verwendung einer Maske in der Halbleiterschichtenfolge 10 erzeugt werden. Der erste und/oder zweite Graben 6, 7 können mittels eines Ätzverfahrens erzeugt werden. Anschließend kann ein Material ganzflächig auf den ersten und/oder zweiten Graben aufgebracht werden. Das Material kann ein dielektrisches Material sein. Dadurch wird in dem ersten Graben 6 ein erstes dielektrisches Spiegelelement und in dem zweiten Graben 7 ein zweites dielektrisches Spiegelelement 2 ausgebildet. Die Maske, die beispielsweise eine Fotolackmaske ist, kann anschließend wieder entfernt werden (1A).
Anschließend kann eine Stromaufweitungsstruktur 11 aufgebracht werden (hier nicht gezeigt). Vorzugsweise wird die Stromaufweitungsstruktur 11 ganzflächig, also sowohl in dem ersten Graben 6 als auch in dem zweiten Graben 7, aufgebracht. Die Stromaufweitungsstruktur kann anschließend erhitzt oder ausgeglüht werden.
Wie in 1B gezeigt, kann anschließend ein weiterer Verfahrensschritt erfolgen. Dazu kann eine Maske für einen weiteren Lithografieschritt aufgebracht werden und insbesondere innerhalb des zweiten Grabens 7 ein dritter Graben 12 erzeugt werden. Das Erzeugen des dritten Grabens 12 kann mittels eines Ätzschrittes erfolgen. Dadurch kann die Stromaufweitungsstruktur 11 innerhalb des zweiten Grabens 7 aufgebrochen werden. Die Fotolackmaske kann entfernt werden und gegebenenfalls kann eine Passivierungsschicht 13 beispielsweise aus Siliziumdioxid aufgebracht werden (hier nicht gezeigt).
Anschließend, wie in 1C gezeigt, kann wieder ein Lithografieschritt erfolgen. Die Passivierungsschicht kann bereichsweise weggeätzt werden und die metallischen Anschlusskontakte, also der n- und der p-Anschlusskontakt 8, 9, können in die entsprechenden Gräben 6, 7 eingebracht werden. Im anschließenden Verfahrensschritt kann der Fotolack entfernt werden.
Die 2A bis 2C zeigen einen optoelektronischen Halbleiterchip gemäß einer Ausführungsform. Die 2A zeigt die Draufsicht auf den optoelektronischen Halbleiterchip, die 2B zeigt die schematische Seitenansicht in der Schnittdarstellung AA' und die 2C zeigt eine FIB-Aufnahme (Focused Ion Beam) gemäß der schematischen Seitenansicht der 2B.
Die 2B zeigt eine Halbleiterschichtenfolge 10 mit einer n-dotierten Halbleiterschicht 3, insbesondere aus n-GaN, einer p-dotierten Halbleiterschicht 5, insbesondere aus p-GaN, und eine zwischen den beiden Halbleiterschichten 3, 5 angeordnete aktive Schicht 4. Innerhalb der Halbleiterschichtenfolge erstreckt sich ein erster Graben 6. Der erste Graben 6 erstreckt sich von der p-dotierten Halbleiterschicht 5 über die aktive Schicht 4 in die n-dotierte Halbleiterschicht 3. Innerhalb des ersten Grabens 6 ist das erste dielektrische Spiegelelement 1 angeordnet. Das erste dielektrische Spiegelelement 1 bedeckt die Seitenflächen 61 und die Grundfläche 62 des ersten Grabens 6 vollständig. Über dem ersten dielektrischen Spiegelelement 1 ist eine Stromaufweitungsstruktur 11 angeordnet. Die Stromaufweitungsstruktur 11 erstreckt sich über die Seitenflächen 61 und die Grundfläche 62 des ersten Grabens 6. Die Stromaufweitungsstruktur 11 kann vorzugsweise aus ITO geformt sein. Optional kann über der Stromaufweitungsstruktur 11 eine Passivierungsschicht 13, beispielsweise aus Siliziumdioxid, angeordnet sein. Innerhalb des ersten Grabens 6 ist der p-Anschlusskontakt 8 angeordnet. Der p-Anschlusskontakt 8 ist insbesondere auf der Stromaufweitungsstruktur 11 direkt aufgebracht. Der p-Anschlusskontakt 8 kann sich in Seitenansicht ausschließlich innerhalb des ersten Grabens 6 erstrecken.
Alternativ, wie hier gezeigt, kann der p-Anschlusskontakt 8 auch den ersten Graben 6 überragen.
Die 2C zeigt eine FIB-Aufnahme mit einem Substrat 15, das beispielsweise ein strukturiertes Saphirsubstrat ist, eine n-dotierte Halbleiterschicht 3, ein erstes dielektrisches Spiegelelement 1, eine Opferschicht 14 und einen p-Anschlusskontakt 8 auf.
Die 3A bis 3C zeigen einen optoelektronischen Halbleiterchip gemäß einer Ausführungsform.
Die 3A zeigt eine Draufsicht auf einen optoelektronischen Halbleiterchip. Die 3B zeigt eine Schnittflächendarstellung BB' des optoelektronischen Halbleiterchips und die 3C zeigt eine FIB-Aufnahme.
Der Halbleiterchip 100 weist eine Halbleiterschichtenfolge 10 aus einer n-dotierten Halbleiterschicht 3, einer aktiven Schicht 4 und einer p-dotierten Halbleiterschicht 5 auf.
Wie in 3B gezeigt, weist die Halbleiterschicht einen zweiten Graben 7 auf, der sich bis in die n-dotierte Halbleiterschicht 3 erstreckt. Innerhalb des zweiten Grabens 7 ist optional eine Passivierungsschicht 13, beispielsweise aus Siliziumdioxid, angeordnet. Zudem ist ein n-Anschlusskontakt 9 angeordnet, der in direktem elektrischem und/oder mechanischem Kontakt mit der n-dotierten Halbleiterschicht 3 steht.
Das Bauelement kann zusätzlich eine Stromaufweitungsstruktur 11 aufweisen, die vorzugsweise nicht innerhalb des zweiten Grabens 7 angeordnet ist. Die Stromaufweitungsstruktur 11 kann aus ITO sein.
Die 4A bis 4C zeigen einen optoelektronischen Halbleiterchip gemäß einer Ausführungsform. Die 4B zeigt eine Schnittflächendarstellung CC' des optoelektronischen Bauelements der 4A.
Die Seitenansicht der 4B unterscheidet sich von der Seitenansicht der 3B dadurch, dass innerhalb des zweiten Grabens 7 in der 4B das zweite dielektrische Spiegelelement 2 angeordnet ist. Vorzugsweise ist das zweite dielektrische Spiegelelement 2 als DBR ausgeformt. Das zweite dielektrische Spiegelelement 2 weist eine Schichtenfolge auf. Auf dem dielektrischen Spiegelelement ist der n-Anschlusskontakt 9 angeordnet. Insbesondere ist unterhalb des n-Anschlusskontaktes die Schichtdicke des zweiten dielektrischen Spiegelelements 2 kleiner als an den Rändern innerhalb des zweiten Grabens 7 des zweiten dielektrischen Spiegelelements 2. Mit anderen Worten wird während der Herstellung im Bereich unterhalb des n-Anschlusskontaktes 9 die Schichtdicke des zweiten dielektrischen Spiegelelements 2 abgetragen. Vorzugsweise ist das zweite dielektrische Spiegelelement 2 als Schichtenfolge ausgeformt, sodass die oberste Abschlussschicht des zweiten dielektrischen Spiegelelements 2, hier auch als Opferschicht 14 bezeichnet, entfernt werden kann. Der Halbleiterchip 100 kann zusätzlich eine Stromaufweitungsstruktur 11 und eine Passivierungsschicht 13 aufweisen.
Die 4C zeigt eine FIB-Aufnahme mit einem zweiten dielektrischen Spiegelelement 2, einem n-Anschlusskontakt 9 und der Opferschicht 14. Die Opferschicht ist Teil des zweiten dielektrischen Spiegelelements 2. Insbesondere bildet die Opferschicht 14 die Abschlussschicht des zweiten dielektrischen Spiegelelements 2.
Die 5A bis 5C zeigen einen optoelektronischen Halbleiterchip gemäß einer Ausführungsform. In der 5A ist eine Draufsicht eines Halbleiterchips 100 gemäß einer Ausführungsform gezeigt, der Schnitt DD' ist in der 5B gezeigt. Die 5C zeigt eine FIB-Aufnahme gemäß der Ausführungsform.
5B zeigt die Ausformung der n-dotierten Halbleiterschicht 3 innerhalb des zweiten Grabens 7 als sogenanntes Spitzdach. Im Seitenquerschnitt gesehen ist die n-dotierte Halbleiterschicht 3 in diesem Bereich also dreieckig ausgeformt. Die spitzdachförmige Ausgestaltung der n-dotierten Halbleiterschicht 3 weist Seitenflächen 31 und 32 auf. Die eine Seitenfläche 31 der spitzdachförmigen Ausgestaltung ist mit dem zweiten dielektrischen Spiegelelement 2 bedeckt. Vorzugsweise ist die zweite Seitenfläche 32 nicht mit dem dielektrischen Spiegelelement 2 bedeckt. Die zweite Seitenfläche 32 kann mit dem n-Anschlusskontakt 9 in direktem mechanischem und/oder elektrischem Kontakt stehen. Zwischen der ersten Seitenfläche 31 und dem n-Anschlusskontakt 9 ist vorzugsweise das zweite dielektrische Spiegelelement 2 angeordnet.
Alternativ zur 5B (hier nicht gezeigt) kann der zweite Graben 7 als Spitzdach mit einem von der Dreiecksform abweichenden Seitenquerschnitt ausgebildet sein. Beispielweise kann der Seitenquerschnitt der n-dotierten Halbleiterschicht 3 in diesem Bereich die Form eines Trapezes aufweisen, wobei weitergehend eine Seite des Trapezes mit dem zweiten dielektrischen Spiegelelement 2 bedeckt sein kann.
Die 5C zeigt zudem schwarze Bereiche über der einen Seitenfläche 31 und der zweiten Seitenfläche 32. Diese schwarzen Bereiche stellen hier Löcher im Material dar, die durch ein Überformen der spitzdachförmigen Ausgestaltung erzeugt werden.
Die 5C zeigt hier zudem die spitzdachförmige oder pyramidenförmige Ausgestaltung der n-dotierten Halbleiterschicht.
Die 6A bis 6D zeigen eine Draufsicht auf einen zweiten Graben 7 eines optoelektronischen Halbleiterchips 100. Hier sind unterschiedliche Variationen des n-Anschlusskontaktes 9 gezeigt. Der n-Anschlusskontakt 9 kann in Draufsicht gesehen eine kleinere laterale Ausdehnung aufweisen als das zweite dielektrische Spiegelelement ( 6A) .
In 6B ist gezeigt, dass der n-Anschlusskontakt 9 rechteckförmig ausgeformt sein kann und eine annähernd gleiche laterale Ausdehnung aufweisen kann, wie das zweite dielektrische Spiegelelement 2.
Die 6C zeigt eine runde Ausgestaltung des n-Anschlusskontaktes 9, der zumindest in Teilbereichen mit dem zweiten dielektrischen Spiegelelement 2 sich überlagert. Das zweite dielektrische Spiegelelement 2 und der n-Anschlusskontakt 9 können eine gleiche laterale Ausdehnung aufweisen.
Anstelle einer Verbeiterung des n-Anschlusskontaktes im Bereich der Spitzdächer kann dieser auch oberhalb des zweiten dielektrischen Spiegelelements 2 verjüngt sein (6D).
Die 7A bis 7C zeigen eine schematische Seitenansicht einer unterschiedlichen Variation der Ausgestaltung der ersten und zweiten Gräben 6, 7. Dabei kann der erste und/oder zweite Graben 6, 7 einen Winkel zwischen Grundfläche 62, 72 und zumindest einer Seitenfläche 61, 71 von größer als 110°, vorzugsweise größer 115°, vorzugsweise größer als 120°, aufweisen. Mit anderen Worten können die Gräben eine unterschiedliche starke Neigung der Seitenflächen in Bezug zur Grundfläche aufweisen.
Die spitzdachförmige Ausgestaltung kann also unterschiedlich sein.
Die 8A bis 8C zeigen eine unterschiedliche Ausgestaltung der ersten und zweiten Gräben 6, 7. Insbesondere weisen die Gräben links von der spitzdachförmigen Ausgestaltung und rechts von der spitzdachförmigen Ausgestaltung eine unterschiedliche Schichthöhe der n-dotierten Halbleiterschicht 3 auf. Eine unterschiedliche Schichthöhe resultiert in einer unterschiedlichen Seitenfläche 31, 32. Mit anderen Worten ist die Seitenfläche 32 kleiner als die Seitenfläche 31. Insbesondere ist auf der Seitenfläche 31, also rechts von der spitzdachförmigen Ausgestaltung, das erste oder zweite dielektrische Spiegelelement 1, 2 angeordnet. Der Höhenunterschied zwischen der n-dotierten Halbleiterschicht 3 links von der spitzdachförmigen Ausgestaltung und rechts von der spitzdachförmigen Ausgestaltung kann eine Differenz Δh von 0 bis 6000 nm, insbesondere zwischen 200 nm und 900 nm, besonders bevorzugt zwischen 500 nm und 900 nm, sein.
Die 8A zeigt ein Δh von 0, die 8B zeigt ein Δh von bis zu 2 µm und die 8C zeigt ein Δh von 300 nm. Die 8A bis 8C zeigen eine unterschiedliche Grabenhöhe T1, T2. In 8A ist die Höhe T1 der ersten Ausnehmung und der zweiten Ausnehmung T2, also links- und rechtsseitig von der spitzdachförmigen Ausgestaltung, gleich groß, obwohl auf der rechtsseitigen Ausgestaltung in der zweiten Ausnehmung zusätzlich das zweite dielektrische Spiegelelement 1, 2 aufgebracht ist.
Die 8B zeigt T1 < T2. Die 8C zeigt T2 < T1.
Die 9A und 9B zeigen jeweils eine Draufsicht auf einen optoelektronischen Halbleiterchip gemäß einer Ausführungsform. In der 9A ist der zweite Graben 7 kleiner ausgeformt als die laterale Ausdehnung des zweiten dielektrischen Spiegelelements 2.
In der 9B ist die laterale Ausdehnung genau anders herum. Mit anderen Worten ist in 9B die laterale Ausdehnung des zweiten dielektrischen Spiegelelements 2 größer als die laterale Ausdehnung des zweiten Grabens 7.
Die 10A und 10B zeigen eine schematische Draufsicht und Seitenansicht eines optoelektronischen Halbleiterchips gemäß einer Ausführungsform.
Die 10B zeigt eine Schnittdarstellung EE', die in der Draufsicht der 10A gezeigt ist. Die 10B zeigt eine n-dotierte Halbleiterschichtenfolge 3, eine Stromaufweitungsstruktur 11 und darauf angeordnet eine Passivierungsschicht 13. Innerhalb des zweiten Grabens 7 ist das zweite dielektrische Spiegelelement 2 angeordnet. Vorzugsweise weist, wie hier in der 10B gezeigt, der zweite Graben 7 eine größere laterale Ausdehnung auf als die laterale Ausdehnung des zweiten dielektrischen Spiegelelements 2. Insbesondere werden zwei spitzförmige Ausgestaltungen innerhalb der Gräben erzeugt, die zum n-Anschlusskontakt 9 benachbart lateral angeordnet sind.
Zusätzlich kann sich innerhalb des zweiten Grabens die Passivierungsschicht 13 beispielsweise aus Siliziumdioxid erstrecken und es kann der n-Anschlusskontakt 9 auf dem zweiten dielektrischen Spiegelelement 2 angeordnet sein. Die Stromaufweitungsstruktur 11 kann sich außerhalb des zweiten Grabens 7 und/oder innerhalb des zweiten Grabens 7 erstrecken.
Zusammenfassend zeigt die Schnittdarstellung AA' einen Schnitt durch den ersten Graben 7, in dem der p-Anschlusskontakt 8 angeordnet ist. Die Schnittdarstellung BB' zeigt einen Schnitt durch den zweiten Graben 7, der den n-Anschlusskontakt 9 ohne das zweite dielektrische Spiegelelement 2 aufweist. Der n-Anschlusskontakt 9 ist in direktem Kontakt mit der n-dotierten Halbleiterschicht 3. Zudem kann eine Passivierungsschicht 13 aus Siliziumdioxid vorhanden sein, die nach ganzflächigem Aufbringen wieder geöffnet wurde. In diese Öffnung kann dann der n-Anschlusskontakt 9 eingebracht werden. Die Schnittdarstellung CC' zeigt einen Schnitt durch den zweiten Graben 7, die den n-Anschlusskontakt 9 und das zweite dielektrische Spiegelelement 2 aufweist. Zudem kann eine Opferschicht 14 vorhanden sein, die durch Ätzen wieder entfernt werden kann. Zudem kann eine Stromaufweitungsstruktur 11 vorhanden sein, die lateral durch nasschemisches Ätzen entfernt werden kann. Dabei hängt das laterale Ätzen von der Ätzzeit ab. Die Schnittdarstellung DD' zeigt den Übergang des zebraförmig ausgeformten zweiten Grabens 7. Die erste Ausnehmung ist dabei durch das zweite dielektrische Spiegelelement 2 bedeckt. Am Übergang ist eine sogenannte Mesapyramide zu sehen. Die Höhe der Pyramide hängt von der Ätztiefe und von dem Winkel zwischen Grundfläche und Seitenfläche des zweiten Grabens ab.
Der n-Anschlusskontakt 9 kann die Mesapyramide oder die spitzdachförmige Anordnung überformen. Die Höhe des n-Anschlusskontaktes 9 ist vorzugsweise höher als die Tiefe der entsprechenden Ausnehmungen. Wie es in den FIB-Aufnahmen gezeigt ist, werden im Bereich der spitzdachförmigen Ausgestaltung nachteilhaft kleine Löcher im Bereich des n-Anschlusskontaktes 9 gezeigt. Dies resultiert aufgrund der Überformung des n-Anschlusskontakts über die pyramidenförmige Ausgestaltung. Die Löcher im n-Anschlusskontakt 9 erhöhen den Flächenwiderstand (Sheet Resistance) und somit die Spannungsverteilung des n-Anschlusskontaktes 9. Um diesen Effekt zu kompensieren, kann der Anteil an den n-Anschlusskontakt erhöht werden und damit der Flächenwiderstand reduziert werden. Dies kann beispielsweise durch die Ausgestaltungen der 6A bis 6D erfolgen. Die 6A zeigt die Referenz mit einer konstanten Breite des n-Anschlusskontaktes nahe am Übergang zwischen den Mesagräben und des zweiten dielektrischen Spiegelelements 2. Die 6B und 6C zeigen eine rechteckförmige Ausgestaltung beziehungsweise runde Ausgestaltung des n-Anschlusskontaktes 9. Zusätzlich kann die Breite des n-Anschlusskontaktes auf dem zweiten dielektrischen Spiegelelement reduziert werden (6D). Alternativ kann die Dicke des n-Anschlusskontaktes erhöht werden und damit der Stromverbreitungsquerschnitt erhöht werden.
Die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele und deren Merkmale können gemäß weiterer Ausführungsbeispiele auch miteinander kombiniert werden, auch wenn solche Kombinationen nicht explizit in den Figuren gezeigt sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele zusätzliche oder alternative Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, die die Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 106 915.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugszeichenliste

100: optoelektronischer Halbleiterchip
10: Halbleiterschichtenfolge
1: erstes dielektrisches Spiegelelement
2: zweites dielektrisches Spiegelelement
210: erste (Teil)schicht des ersten oder zweiten dielektrischen Spiegelelements
220: zweite (Teil)schicht des ersten oder zweiten dielektrischen Spiegelelements
230: dritte (Teil)schicht des ersten oder zweiten dielektrischen Spiegelelements
2: zweites dielektrisches Spiegelelement
3: n-dotierte Halbleiterschicht
31: erste Seitenfläche
32: zweite Seitenfläche
4: aktive Schicht
5: p-dotierte Halbleiterschicht
6: erster Graben
61: Seitenfläche des ersten Grabens
62: Grundfläche des erste Grabens
7: zweiter Graben
71: Seitenfläche des zweiten Grabens
72: Grundfläche des zweiten Grabens
8: p-Anschlusskontakt
9: n-Anschlusskontakt
11: Stromaufweitungsstruktur
12: dritter Graben
13: Passivierungsschicht
14: Opferschicht
15: Substrat
16: erste Ausnehmung
17: zweite Ausnehmung
T1, T2: Höhen der Gräben

Claims

Optoelektronischer Halbleiterchip (100) umfassend - eine Halbleiterschichtenfolge (10), die mindestens eine n-dotierte Halbleiterschicht (3), mindestens eine p-dotierte Halbleiterschicht (5) und eine zwischen der mindestens einen n-dotierten Halbleiterschicht (3) und der mindestens einen p-dotierten Halbleiterschicht (5) angeordnete aktive Schicht (4) aufweist, - wobei die p-dotierte Halbleiterschicht (5) mittels eines p-Anschlusskontakts (8) elektrisch kontaktiert ist, - wobei die n-dotierte Halbleiterschicht (3) mittels eines n-Anschlusskontakts (9) elektrisch kontaktiert ist, - wobei der Halbleiterchip (100) zumindest zwei Gräben (6, 7) aufweist, - wobei sich innerhalb des ersten Grabens (6) der p-Anschlusskontakt (8) und innerhalb des zweiten Grabens (7) der n-Anschlusskontakt (9) erstreckt, - wobei unterhalb des p-Anschlusskontakts (8) und innerhalb des ersten Grabens (6) ein erstes dielektrisches Spiegelelement (1) angeordnet ist, das elektrisch isoliert ist, - wobei unterhalb des n-Anschlusskontakts (9) und innerhalb des zweiten Grabens (7) und zwischen dem n-Anschlusskontakt (9) und der n-dotierten Halbleiterschicht (3) zumindest bereichsweise ein zweites dielektrisches Spiegelelement (2) angeordnet ist, das elektrisch isoliert ist.
Optoelektronischer Halbleiterchip (100) nach Anspruch 1, wobei zwischen dem p-Anschlusskontakt (8) und dem ersten dielektrischen Spiegelelement (1) eine Stromaufweitungsstruktur (11) angeordnet ist.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei das erste dielektrische Spiegelelement (1) und die Stromaufweitungsstruktur (11) jeweils als Schicht ausgeformt sind und im Seitenquerschnitt gesehen sowohl die Seitenflächen (61) als auch die Grundfläche (62) des ersten Grabens (6) vollständig bedecken, wobei zumindest die Schicht des ersten dielektrischen Spiegelelements (1) bereichsweise eine homogene Schichtdicke aufweist.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei das zweite dielektrische Spiegelelement (2) als Schicht ausgeformt ist und im Seitenquerschnitt gesehen sowohl die Seitenflächen (71) als auch die Grundfläche (72) des zweiten Grabens (7) vollständig bedeckt, wobei die Schichtdicke der Schicht des zweiten dielektrischen Spiegelelements (2) im Bereich unterhalb des n-Anschlusskontaktes (9) und auf der Grundfläche (72) kleiner ist als die Schichtdicke der Schicht des zweiten dielektrischen Spiegelelements (2) auf den Seitenflächen (71) des zweiten Grabens (7).
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei die n-dotierte Halbleiterschicht (3) innerhalb des zweiten Grabens (7) spitzdachförmig und vorzugsweise im Seitenquerschnitt gesehen dreieckig oder trapezartig ausgeformt ist, wobei eine Seitenfläche (31) der spitzdachförmigen Ausgestaltung mit dem zweiten dielektrischen Spiegelelement (2) bedeckt ist.
Optoelektronischer Halbleiterchip (100) nach dem vorhergehenden Anspruch, wobei die mit dem zweiten dielektrischen Spiegelelement (2) bedeckte Seitenfläche (31) der spitzdachförmigen Ausgestaltung größer ist als die weitere Seitenfläche (32) der spitzdachförmigen Ausgestaltung.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei der erste und/oder zweite Graben (6, 7) einen Winkel zwischen Grundfläche (62, 72) und zumindest einer Seitenfläche (61, 71) von größer als 110° aufweist.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei der erste und/oder zweite Graben (6, 7) einen Winkel zwischen Grundfläche (62, 72) und zumindest einer Seitenfläche (61, 71) von größer als 120° aufweist.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei das erste dielektrische Spiegelelement (1) und/oder das zweite dielektrische Spiegelelement (2) mindestens drei Schichten (110, 210, 310) aufweisen, die mindestens eine erste dielektrische Schicht (110) aus einem ersten dielektrischen Material mit einem Brechungsindex n1 und mindestens eine zweite dielektrische Schicht (210) aus einem zweiten dielektrischen Material mit einem Brechungsindex n2 > n1 aufweisen.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei das erste dielektrische Spiegelelement (1) und/oder das zweite dielektrische Spiegelelement (2) mindestens eines der Materialien, Al₂O₃, Ta₂O₅, ZrO₂, ZnO, SiN_x, SiO_xN_y, SiO₂, TiO₂, ZrO₂, HfO₂, Nb₂O₅ oder MgF₂ oder Kombinationen daraus, aufweist.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei das erste dielektrische Spiegelelement (1) und/oder das zweite dielektrische Spiegelelement (2) eine Schichtenfolge mit alternierenden Schichten aus SiO2 und TiO2 aufweist.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei das erste dielektrische Spiegelelement (1) und/oder das zweite dielektrische Spiegelelement (2) das gleiche Material aufweisen.
Optoelektronischer Halbleiterchip (100) nach zumindest einem der vorhergehenden Ansprüche, wobei durch das erste dielektrische Spiegelelement (1) oder das zweite dielektrische Spiegelelement (2) ein direkter Stromfluss zwischen dem p-Anschlusskontakt (8) oder n-Anschlusskontakt (3) und den p- und n-dotierten Halbleiterschichten (3, 5) und der aktiven Schicht (4) verhindert ist.
Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (100) nach zumindest einem der vorhergehenden Ansprüche 1 bis 13 mit den Schritten: A) Bereitstellen einer Halbleiterschichtenfolge (10) mit Gräben (6, 7) aufweisend mindestens eine n-dotierte Halbleiterschicht (3), mindestens eine p-dotierte Halbleiterschicht (5) und eine zwischen der mindestens einen n-dotierten Halbleiterschicht (3) und der mindestens einen p-dotierten Halbleiterschicht (5) angeordnete aktive Schicht (4), wobei der erste Graben (6) zur Aufnahme eines ersten dielektrischen Spiegelelements (1) und eines p-Anschlusskontaktes (8) eingerichtet ist, wobei der zweite Graben (7) zur Aufnahme eines zweiten dielektrischen Spiegelelements (2) und eines n-Anschlusskontaktes (9) eingerichtet ist, B) Aufbringen des ersten und zweiten dielektrischen Spiegelelements (1, 2) und einer Stromaufweitungsstruktur (11) in den ersten und zweiten Graben (6, 7) mittels Lithografie, C) zumindest bereichsweise Entfernen der Stromaufweitungsstruktur (11) innerhalb des zweiten Graben (7), und D) Aufbringen des p-Anschlusskontaktes (8) in den ersten Graben (6) und des n-Anschlusskontaktes (9) in den zweiten Graben (7).
Verfahren nach Anspruch 14, wobei durch Schritt C) innerhalb des zweiten Grabens (7) ein weiterer dritter Graben (12) erzeugt wird.