DE102012106364A1 - Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip - Google Patents
Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchip Download PDFInfo
- Publication number
- DE102012106364A1 DE102012106364A1 DE102012106364.8A DE102012106364A DE102012106364A1 DE 102012106364 A1 DE102012106364 A1 DE 102012106364A1 DE 102012106364 A DE102012106364 A DE 102012106364A DE 102012106364 A1 DE102012106364 A1 DE 102012106364A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor chip
- carrier
- layer
- optoelectronic semiconductor
- tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims abstract description 46
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 131
- 239000000463 material Substances 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 14
- 230000005855 radiation Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 239000012777 electrically insulating material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0239—Combinations of electrical or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip (1) einen Träger (2). Eine Halbleiterschichtenfolge (3) mit einer aktiven Schicht (33) zur Erzeugung einer elektromagnetischen Strahlung, die sich zwischen einer n-Schicht (31) und einer p-Schicht (35) befindet, ist auf einer Trägeroberseite (20) angebracht. Der Halbleiterchip (1) weist eine n-Kontaktstelle (51) und eine p-Kontaktstelle (55) zum elektrischen Kontaktieren auf. Ferner beinhaltet der Halbleiterchip (1) zumindest zwei oder drei elektrische Leiterbahnen (4). In Draufsicht gesehen ist die Halbleiterschichtenfolge (3) in wenigstens zwei nebeneinander angeordnete Emitterbereiche (36) strukturiert. Die Emitterbereiche (36) sind über die Leiterbahnen (4) elektrisch in Serie geschaltet. Es befinden sich die Leiterbahnen (4) an einer dem Träger (2) abgewandten Seite der Halbleiterschichtenfolge (3).
Description
- Es wird ein optoelektronischer Halbleiterchip angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines solchen Halbleiterchips angegeben.
- Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip anzugeben, der mit einer vergleichsweise großen Betriebsspannung betreibbar ist.
- Diese Aufgabe wird unter anderem durch einen optoelektronischen Halbleiterchip mit den Merkmalen des unabhängigen Patentanspruchs gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
- Gemäß zumindest einer Ausführungsform ist der Halbleiterchip zur Erzeugung einer elektromagnetischen Strahlung eingerichtet. Beispielsweise wird im Betrieb des Halbleiterchips ultraviolette Strahlung, blaues Licht, grünes Licht und/oder rotes Licht erzeugt. Bevorzugt handelt es sich bei dem Halbleiterchip um einen Leuchtdiodenchip oder um einen Laserdiodenchip.
- Gemäß zumindest einer Ausführungsform beinhaltet der Halbleiterchip einen Träger. Der Träger weist eine Trägeroberseite sowie eine dieser gegenüberliegende Frontseite auf. Bei dem Träger handelt es sich um die den Halbleiterchip mechanisch stützende und mechanisch tragende Komponente. Es kann der Träger diejenige Komponente des Halbleiterchips sein, die die größte Dicke aufweist.
- Beispielsweise liegt die Dicke des Trägers im Bereich zwischen einschließlich 75 μm und 500 μm oder zwischen einschließlich 100 μm und 300 μm. Alternativ oder zusätzlich liegt die Dicke des Trägers bevorzugt bei mindestens 5 % oder bei mindestens 7,5 % und/oder bei höchstens 35 % oder bei höchstens 25 % einer mittleren lateralen Abmessung des Halbleiterchips, in Draufsicht auf die Trägeroberseite gesehen. Insbesondere ist der Träger aus einem elektrisch isolierenden Material geformt. Weiterhin ist der Träger bevorzugt einstückig ausgebildet und aus einem einzigen, zusammenhängenden Material geformt.
- Gemäß zumindest einer Ausführungsform umfasst der Halbleiterchip eine Halbleiterschichtenfolge. Die Halbleiterschichtenfolge weist mindestens eine aktive Schicht zur Erzeugung einer elektromagnetischen Strahlung auf. Die Halbleiterschichtenfolge beinhaltet ferner eine n-leitende n-Schicht sowie eine p-leitende p-Schicht. Die aktive Schicht kann durch eine Grenzfläche zwischen der n-Schicht und der p-Schicht gebildet sein. Ebenso kann die aktive Schicht als Einfach-Quantentopfstruktur oder als Mehrfach-Quantentopfstruktur geformt sein.
- Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlnIn1-n-mGamN.
- Gemäß zumindest einer Ausführungsform weist der Halbleiterchip eine oder mehrere n-Kontaktstellen sowie eine oder mehrere p-Kontaktstellen auf. Die Kontaktstellen sind zum elektrischen Kontaktieren des Halbleiterchips eingerichtet. Beispielsweise sind die Kontaktstellen dazu eingerichtet, dass der Halbleiterchip über die Kontaktstellen mittels Löten elektrisch und mechanisch befestigbar ist. Bevorzugt weist der Halbleiterchip genau eine n-Kontaktstelle und genau eine p-Kontaktstelle auf. Bevorzugt ist die n-Kontaktstelle elektrisch unmittelbar mit der n-Schicht und die p-Kontaktstelle elektrisch unmittelbar mit der p-Schicht verbunden.
- Gemäß zumindest einer Ausführungsform umfasst der Halbleiterchip mehrere elektrische Leiterbahnen, bevorzugt mindestens zwei oder mindestens drei oder mindestens vier Leiterbahnen. Die Leiterbahnen umfassen insbesondere ein Metall oder eine Metalllegierung oder bestehen hieraus. Ebenso ist es möglich, dass die Leiterbahnen zum Teil aus einem elektrisch leitfähigen Oxid wie Zinkoxid geformt sind. Eine Leiterbahn kann ein in sich zusammenhängender, elektrisch ununterbrochener, ohmscher Leiter sein.
- Gemäß zumindest einer Ausführungsform ist die Halbleiterschichtenfolge, in Draufsicht auf die Trägeroberseite gesehen, in mindestens zwei nebeneinander angeordnete Emitterbereiche strukturiert. Es ist bevorzugt jeder der Emitterbereiche dazu eingerichtet, im bestimmungsgemäßen Gebrauch des Halbleiterchips Strahlung zu emittieren. In Draufsicht gesehen überlappen die Emitterbereiche bevorzugt nicht. Es sind alle Emitterbereiche aus derselben Halbleiterschichtenfolge heraus strukturiert. Ein Abstand der Emitterbereiche, in Richtung parallel zur Trägeroberseite, ist bevorzugt klein. Klein kann bedeuten, dass der Abstand höchstens 5 μm oder höchstens 2 μm beträgt.
- Gemäß zumindest einer Ausführungsform befinden sich die Leiterbahnen an einer dem Träger abgewandten Seite der Halbleiterschichtenfolge. Mit anderen Worten befindet sich die Halbleiterschichtenfolge dann zwischen dem Träger und den Leiterbahnen.
- Gemäß zumindest einer Ausführungsform sind alle Emitterbereiche oder mindestens ein Teil der Emitterbereiche über die Leiterbahnen elektrisch in Serie geschaltet. Insbesondere ist die n-Schicht von einem der Emitterbereiche mit der p-Schicht eines in Stromrichtung benachbarten Emitterbereichs verbunden. Die Stromrichtung ergibt sich aus der elektrischen Serienschaltung. Innerhalb eines Emitterbereichs kann ein Stromfluss verzweigt sein. Zwischen benachbarten Emitterbereichen ist ein Stromfluss bevorzugt unverzweigt und eindeutig.
- In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger mit einer Trägeroberseite. Eine Halbleiterschichtenfolge mit zumindest einer aktiven Schicht zur Erzeugung einer elektromagnetischen Strahlung, die sich zwischen einer n-leitenden n-Schicht und einer p-leitenden p-Schicht befindet, ist auf der Trägeroberseite angebracht. Der Halbleiterchip weist eine n-Kontaktstelle und eine p-Kontaktstelle zum elektrischen Kontaktieren des Halbleiterchips auf. Ferner beinhaltet der Halbleiterchip zumindest zwei oder zumindest drei elektrische Leiterbahnen. In Draufsicht auf die Trägeroberseite gesehen ist die Halbleiterschichtenfolge in wenigstens zwei nebeneinander angeordnete Emitterbereiche strukturiert. Die Emitterbereiche sind über die Leiterbahnen elektrisch in Serie geschaltet. Es befinden sich die Leiterbahnen an einer dem Träger abgewandten Seite der Halbleiterschichtenfolge.
- Durch die serielle Verkettung der Emitterbereiche ist eine um ein Vielfaches höhere Betriebsspannung des oben angegebenen Halbleiterchips erzielbar, als dies für einen Leuchtdiodenchip mit einem einzigen Emitterbereich üblich ist. Die höhere Betriebsspannung erlaubt einen Verzicht auf ein stark spannungswandelndes Vorschaltgerät. Hierdurch ist eine höhere Systemeffizienz realisierbar.
- Bei einem solchen Halbleiterchip kann die serielle Verschaltung der Emitterbereiche auf Chipebene erfolgen. Das heißt, es sind zum Erstellen der Serienschaltung keine externen Leiterbahnen, etwa auf einer Leiterplatte, erforderlich. Dies vereinfacht eine Montage der Serienschaltung der Emitterbereiche und reduziert auch einen Justageaufwand des Halbleiterchips.
- Gemäß zumindest einer Ausführungsform durchdringen sich zwei entlang der Stromrichtung der Serienschaltung aufeinanderfolgende Leiterbahnen. Das Durchdringen bezieht sich insbesondere auf eine Richtung senkrecht zur Trägeroberseite. Durchdringen kann bedeuten, dass, in einer Ebene parallel zur Trägeroberseite, eine Leiterbahn ringsum von einem Material einer anderen Leiterbahn umgeben ist. Die durchdringende Leiterbahn befindet sich bevorzugt teilweise näher an und teilweise weiter entfernt von der Trägeroberseite als der Teilbereich der Leiterbahn, die durchdrungen wird. Zumindest für Leiterbahnen, die nicht elektrisch unmittelbar mit den Kontaktstellen verbunden sind, ist es möglich, dass jede dieser Leiterbahnen genau eine andere Leiterbahn durchdringt und dass jede dieser Leiterbahnen, die nicht in unmittelbarem elektrischen Kontakt zu den Kontaktstellen stehen, von genau einer anderen Leiterbahn durchdrungen wird. Die unmittelbar mit den Kontaktstellen in elektrischem Kontakt stehenden Leiterbahnen können abweichend von den anderen Leiterbahnen geformt sein.
- Gemäß zumindest einer Ausführungsform sind alle Leiterbahnen, die nicht elektrisch unmittelbar mit den Kontaktstellen verbunden sind, im Rahmen der Herstellungstoleranzen gleich geformt. Diese Leiterbahnen können durch geometrische Operationen der Translation und der Rotation deckungsgleich ineinander übergehen.
- Gemäß zumindest einer Ausführungsform weisen zumindest die Leiterbahnen, die elektrisch nicht unmittelbar mit den Kontaktstellen verbunden sind, eine oder mehrere Kontaktflächen auf. Die bevorzugt genau eine Kontaktfläche befindet sich an der p-Schicht. Insbesondere ist die Kontaktfläche unmittelbar mit der p-Schicht elektrisch verbunden. Zwischen der p-Schicht und der Kontaktfläche befindet sich bevorzugt keine weitere Schicht oder höchstens eine Schicht zur Verbesserung des elektrischen Kontakts. Die Kontaktfläche bedeckt beispielsweise, in Draufsicht gesehen, mindestens 50 % oder mindestens 70 % oder mindestens 85 % der p-Schicht. Die p-Schicht kann also nahezu vollständig von der Kontaktfläche bedeckt sein.
- Gemäß zumindest einer Ausführungsform weist die Kontaktfläche eine oder mehrere Öffnungen auf. Die Öffnungen sind bevorzugt ringsum von einem Material der Kontaktfläche umgeben. Bei den Öffnungen kann es sich dann um Löcher in der Kontaktfläche handeln.
- Gemäß zumindest einer Ausführungsform reicht durch die mindestens eine Öffnung der Kontaktfläche einer der Leiterbahnen ein Teilbereich einer weiteren Leiterbahn hindurch. Diese weitere Leiterbahn, die die Kontaktfläche durchdringt, reicht bevorzugt bis in die n-Schicht des entsprechenden Emitterbereichs hinein und durchdringt die mindestens eine aktive Schicht.
- Gemäß zumindest einer Ausführungsform weisen zumindest diejenigen Leiterbahnen, die elektrisch nicht unmittelbar mit den Kontaktstellen verbunden sind, eine elektrisch leitende Brücke auf. Die Brücke ist dazu eingerichtet, zwei benachbarte elektrische Emitterbereiche elektrisch miteinander zu verbinden. Die Brücke kann leiterbahnartig oder, bevorzugt, flächig geformt sein.
- Gemäß zumindest einer Ausführungsform überdeckt die Brücke einer Leiterbahn, in Draufsicht auf die Trägeroberseite gesehen, die zwei miteinander elektrisch über die Brücke verbundenen Emitterbereiche jeweils zum Teil. Es ist möglich, dass zumindest einer dieser Emitterbereiche von der Brücke zu mindestens 50 % oder zu mindestens 80 % überdeckt ist. Es können die Emitterbereiche also von den Brücken der Leiterbahnen nahezu vollständig überdeckt sein.
- Gemäß zumindest einer Ausführungsform ist je genau eine der Kontaktflächen der Leiterbahnen an jeweils genau einem der Emitterbereiche angebracht. Jede dieser Kontaktflächen dieser Leiterbahnen ist von der oder den Brücken genau einer in Stromrichtung benachbarten Leiterbahn durchdrungen. Es ist möglich, dass dies nicht für Leiterbahnen gilt, die elektrisch unmittelbar mit den Kontaktstellen verbunden sind.
- Gemäß zumindest einer Ausführungsform liegen alle Kontaktflächen in einer gemeinsamen Ebene. Diese gemeinsame Ebene ist bevorzugt parallel zur Trägeroberseite ausgerichtet. Parallel zu dieser Ebene verlaufende Teilbereiche der Brücken befinden sich bevorzugt weiter von der Trägeroberseite entfernt als die Kontaktflächen. Senkrecht zu dieser Ebene orientierte Teilbereiche der Brücken können sich zum Teil näher an der Trägeroberseite befinden als die Kontaktflächen.
- Gemäß zumindest einer Ausführungsform sind parallel zu der durch die Kontaktflächen definierten Ebene verlaufende Teilbereiche der n-Kontaktstelle und/oder der p-Kontaktstelle weiter von der Trägeroberseite entfernt als die Kontaktflächen. Insbesondere können die Kontaktstellen die am weitesten von der Trägeroberseite entfernt liegenden Teile des Halbleiterchips bilden, mindestens für denjenigen Halbraum oberhalb der Trägeroberseite, in dem sich die Halbleiterschichtenfolge befindet.
- Gemäß zumindest einer Ausführungsform sind die Leiterbahnen oder ist ein Teilbereich der Leiterbahnen als Reflektor für die in der aktiven Schicht erzeugte Strahlung gestaltet. In diesem Fall weisen die Leiterbahnen bevorzugt ein reflektierendes Metall wie Silber oder Aluminium auf oder bestehen hieraus.
- Gemäß zumindest einer Ausführungsform handelt es sich bei dem Träger um ein Aufwachssubstrat für die Halbleiterschichtenfolge. Das heißt, die Halbleiterschichtenfolge ist dann bevorzugt unmittelbar auf der Trägeroberseite des Trägers aufgewachsen. Bei dem Träger handelt es sich insbesondere um ein Saphirsubstrat.
- Gemäß zumindest einer Ausführungsform handelt es sich bei dem Halbleiterchip um einen Flip-Chip. Der Halbleiterchip ist bevorzugt oberflächenmontierbar. Die Kontaktstellen befinden sich ferner bevorzugt in einer gemeinsamen Ebene parallel zur Trägeroberseite. Es ist der Halbleiterchip insbesondere bonddrahtfrei kontaktierbar. Es ist möglich, dass die einzigen, sich in unmittelbarem Kontakt mit einer externen Leiterplatte befindlichen Teile des Halbleiterchips dann die n-Kontaktstelle und die p-Kontaktstelle sind.
- Gemäß zumindest einer Ausführungsform ist eine Strahlungshauptseite des Halbleiterchips durch die der Trägeroberseite gegenüberliegende Frontseite des Trägers gebildet. Die im Halbleiterchip im Betrieb erzeugte Strahlung wird dann ausschließlich oder überwiegend durch den Träger hindurch emittiert. Es ist hierzu möglich, dass der Träger mit einer Strukturierung, insbesondere mit einer Aufrauung, oder mit einer Anti-Reflexionsschicht versehen ist. Ebenso können an dem Träger optisch wirksame Elemente wie Linsen oder Lumineszenzkonversionsmaterialien angebracht sein.
- Gemäß zumindest einer Ausführungsform überlappen, in Draufsicht auf die Trägeroberseite gesehen, in Stromrichtung benachbarte Leiterbahnen. Das heißt, in Draufsicht gesehen können die Leiterbahnen zumindest zum Teil übereinander verlaufen. Es ist möglich, dass diese übereinander verlaufenden Leiterbahnen elektrisch nur über die Halbleiterschichtenfolge miteinander verbunden sind. Bei dieser Betrachtung können Elemente des Halbleiterchips zum Schutz vor Schäden durch elektrostatische Entladungen wie ESD-Schutzdioden außen vor bleiben.
- Gemäß zumindest einer Ausführungsform ist die Halbleiterschichtenfolge zwischen benachbarten Emitterbereichen vollständig entfernt. Zwischen benachbarten Emitterbereichen besteht dann keine durchgehende Verbindung aus einem Halbleitermaterial der Halbleiterschichtenfolge. Mit Ausnahme der elektrischen Verbindung durch die Leiterbahnen können die Emitterbereiche dann vollständig voneinander elektrisch isoliert sein. Auch bei dieser Betrachtung können Elemente zum Schutz gegen elektrostatische Entladungen unberücksichtigt bleiben.
- Gemäß zumindest einer Ausführungsform ist ein Graben oder ein Zwischenraum zwischen den benachbarten Emitterbereichen, insbesondere in Richtung parallel zur Trägeroberseite, teilweise oder vollständig mit einem Material aufgefüllt. Bei diesem Material handelt es sich um ein elektrisch isolierendes Material. Ferner ist dieses Material bevorzugt reflektierend für die im Betrieb des Halbleiterchips erzeugte Strahlung oder wirkt nicht oder nur zu einem vernachlässigbaren Anteil absorbierend.
- Gemäß zumindest einer Ausführungsform umfasst der Halbleiterchip genau oder mindestens zwei, drei, vier oder sechs der Emitterbereiche. Alternativ oder zusätzlich umfasst der Halbleiterchip höchstens 24 oder höchstens 16 oder höchstens acht der Emitterbereiche.
- Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben, angegeben. Merkmale des Halbleiterchips sind daher auch für das Verfahren offenbart und umgekehrt.
- In mindestens einer Ausführungsform umfasst das Verfahren mindestens oder genau die folgenden Schritte:
- – Bereitstellen des Trägers,
- – epitaktisches Wachsen der Halbleiterschichtenfolge auf die Trägeroberseite,
- – Aufbringen mindestens einer Kontaktschicht für die Leiterbahnen auf eine dem Träger abgewandte Oberseite der Halbleiterschichtenfolge,
- – Strukturieren der mindestens einen Kontaktschicht zu Kontaktflächen der Leiterbahnen,
- – Strukturieren der Halbleiterschichtenfolge zu den Emitterbereichen,
- – Aufbringen mindestens einer elektrisch isolierenden Schutzschicht auf die Oberseite,
- – Aufbringen von elektrisch leitenden Brücken der Leiterbahnen, wobei die Brücken benachbarte Emitterbereiche elektrisch miteinander verbinden, und
- – Aufbringen der n-Kontaktstelle und der p-Kontaktstelle.
- Bevorzugt werden die Verfahrensschritte in der angegebenen Reihenfolge durchgeführt. Alternativ ist eine abweichende Reihenfolge ebenso möglich, soweit technisch sinnvoll.
- Nachfolgend wird ein hier beschriebener optoelektronischer Halbleiterchip und ein hier beschriebenes Verfahren unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt. Vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
- Es zeigen:
-
1 bis12 schematische Schnittdarstellungen eines Ausführungsbeispiel eines Herstellungsverfahrens für einen hier beschriebenen optoelektronischen Halbleiterchip, -
13 bis15 schematische Darstellungen von Leiterbahnen für Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips, und -
16 schematische Draufsichten auf Ausführungsbeispiele von hier beschriebenen optoelektronischen Halbleiterchips. - In den
1 bis12 sind in Schnittdarstellungen Verfahrensschritte zur Herstellung eines optoelektronischen Halbleiterchips1 gezeigt. Sich außerhalb der Schnittebene befindliche Teile, insbesondere sich hinter der Zeichenebene befindliche Materialien, sind zur Vereinfachung der Darstellung in den1 bis12 jeweils nicht gezeichnet. - Gemäß
1 wird ein Träger2 bereitgestellt. Bei dem Träger2 handelt es sich um ein Aufwachssubstrat, insbesondere um Saphir. Der Träger2 weist eine Trägeroberseite20 und eine dieser gegenüberliegende Frontseite22 auf. - Auf die Trägeroberseite
20 wird epitaktisch eine Halbleiterschichtenfolge3 abgeschieden. Die Halbleiterschichtenfolge3 umfasst eine n-leitende n-Schicht31 , die sich am nächsten am Träger2 befindet. Ferner weist die Halbleiterschichtenfolge3 eine p-leitende p-Schicht35 auf. Eine dem Träger2 abgewandte Oberseite38 der Halbleiterschichtenfolge3 ist durch die p-Schicht35 gebildet. - Zwischen der n-Schicht
31 und der p-Schicht35 befindet sich mindestens eine aktive Schicht33 . Die aktive Schicht33 kann durch einen pn-Übergang oder durch eine Quantentopfstruktur gebildet sein. Auch für die n-Schicht31 und die p-Schicht35 ist es möglich, dass diese aus mehreren Schichten zusammengesetzt sind. Dies ist in der vereinfachten Darstellung in den Figuren jeweils nicht gezeichnet. - Die n-Schicht
31 weist beispielsweise eine Dicke von ungefähr 5 μm auf und die p-Schicht35 eine Dicke von ungefähr 120 nm. Die genannten Zahlenwerte können, wie ebenso alle nachfolgend genannten Zahlenwerte, auch in allen anderen Ausführungsbeispielen gelten und sind beispielsweise mit einer Toleranz von höchstens 50 % oder mit einer Toleranz von höchstens 25 % beaufschlagt. - In
2 ist dargestellt, dass auf die Oberseite38 eine Kontaktschicht40 abgeschieden wird. Die Kontaktschicht40 umfasst eine erste Schicht40a , die beispielsweise aus Silber gebildet ist und eine Dicke von ungefähr600 nm aufweisen kann. Alternativ kann es sich auch um eine deutlich dünnere Silberschicht handeln, die durch eine oder mehrere weitere Metallschichten, beispielsweise Kupferschichten, aufgedickt ist. - Optional befindet sich an der dem Träger
2 abgewandten Seite der ersten Schicht40a eine zweite Schicht40b der Kontaktschicht40 . Diese zweite Schicht40b ist bevorzugt aus einem leitfähigen Oxid wie ZnO gebildet. Über die zweite Schicht40b ist eine Haftung zu einem später angrenzenden, dielektrischen Material verbesserbar. Die zweite Schicht40b weist beispielsweise eine Dicke von ungefähr70 nm auf. Die Schichten40a ,40b , die die Kontaktschicht40 bilden, werden bevorzugt ganzflächig auf die Oberseite38 abgeschieden. - In
3 ist zu sehen, dass die Kontaktschicht40 insbesondere fotolithografisch teilweise von der Oberseite38 entfernt wird. Hierdurch erfolgt eine Strukturierung zu Kontaktflächen41 für Leiterbahnen4 und es werden Öffnungen44 gebildet. Die Kontaktflächen41 umgeben resultierende Öffnungen44 jeweils ringartig oder rahmenförmig. Eine Fläche der Öffnungen44 ist, in Draufsicht gesehen, klein im Vergleich zu einer verbleibenden Fläche der Kontaktfläche41 . Anders als durch die Schnittdarstellung in3 suggeriert, bedecken die Kontaktflächen41 bevorzugt große Teile der Oberseite38 der Halbleiterschichtenfolge3 . - In
4 ist gezeigt, dass die p-Schicht35 stellenweise von der n-Schicht31 entfernt ist, sodass die n-Schicht31 stellenweise freiliegt. Die stehen bleibenden Bereiche der p-Schicht35 können die Kontaktflächen41 lateral, in Richtung parallel zur Trägeroberseite20 , überragen. Es wird auch Material der n-Schicht31 teilweise entfernt, sodass die aktive Schicht33 unterbrochen wird. - Gemäß
5 wird die Halbleiterschichtenfolge3 in einzelne Emitterbereiche36 strukturiert. Zwischen benachbarten Emitterbereichen36 ist ein Halbleitermaterial der Halbleiterschichtenfolge3 vollständig entfernt. Die Emitterbereiche36 befinden sich somit alle auf dem gemeinsamen Träger2 . Ein Umbonden auf ein anderes Substrat findet nicht statt. Eine mechanische Verbindung der Emitterbereiche36 hin zu der Trägeroberseiten20 bleibt dauerhaft erhalten. In diesem Verfahrensstadium besteht keine elektrische Verbindung zwischen benachbarten Emitterbereichen36 . - In
6 ist gezeigt, dass auf die gemäß5 erzeugten Strukturen ringsum Schutzschichten61 ,62 aufgebracht werden. Bei der ersten Schutzschicht61 , die dem Träger2 am nächsten gelegen ist, handelt es sich beispielsweise um eine Aluminiumoxid-Schicht, eine Aluminiumnitrid-Schicht, eine Siliziumoxid-Schicht oder um eine Siliziumnitrid-Schicht. Auch eine SiO2:Al-Schicht kann Verwendung finden. - Auf die erste Schutzschicht
61 wird die zweite Schutzschicht62 abgeschieden. Bei der zweiten Schutzschicht62 handelt es sich zum Beispiel um Siliziumdioxid/Siliziumnitrid-Multischichten. Es wird die zweite Schutzschicht62 beispielsweise mittels chemischer Gasphasenabscheidung, englisch Chemical Vapor Deposition, kurz CVD, erzeugt. Es weist die zweite Schutzschicht62 eine Dicke von insbesondere ungefähr 400 nm auf. - Im Verfahrensschritt gemäß
7 werden die Schutzschichten61 ,62 teilweise entfernt und die Kontaktflächen41 werden stellenweise freigelegt. Ebenso wird in den Öffnungen44 die n-Schicht31 teilweise freigelegt. - Gemäß
8 wird in die Öffnungen44 ein elektrisch leitendes Material für Brücken42 der Leiterbahnen4 eingebracht. Zur Verbesserung eines elektrischen Kontakts kann optional eine Kontaktschicht, etwa eine ZnO-Schicht, auf die n-Schicht31 aufgesputtert werden. Anschließend werden die Öffnungen44 bevorzugt im Wesentlichen vollständig mit einem Metall, beispielsweise mit Silber, verfüllt. Nach dem Einbringen des Materials der Brücken42 kann ein Ausheilen, englisch annealing, erfolgen. - Im Verfahrensschritt gemäß
9 werden die Brücken42 vervollständigt und die Leiterbahnen4 ausgebildet. In diesem Verfahrensschritt werden insbesondere die im Wesentlichen parallel zur Trägeroberseite20 verlaufenden Teilbereiche der Leiterbahnen4 erzeugt. Jede der Leiterbahnen4 umfasst hierbei eine der Kontaktflächen41 und eine der Brücken42 . Die hieraus resultierenden Strompfade C sind in9 durch Pfeile schematisch dargestellt. Die Strichlinien-Pfeile zwischen den Kontaktflächen41 innerhalb eines der Emitterbereiche36 deuten an, dass die Kontaktflächen41 ringartig um die Öffnungen44 herum geformt sind. - Ein Material für die Brücken
42 wird bevorzugt im Wesentlichen ganzflächig aufgebracht. In der Schicht für die Brücken42 sind dann nur vergleichsweise kleine Aussparungen vorhanden, um benachbarte Leiterbahnen4 elektrisch voneinander isoliert zu halten. - Bei dem Material für die parallel zur Trägeroberseite
20 verlaufenden Teilbereiche der Brücken42 handelt es sich bevorzugt um ein reflektierendes Material wie Silber. Zu einer Haftvermittlung kann sich hin zu den Kontaktflächen41 optional eine dünne Schicht aus Titan oder ZnO befinden. In Richtung weg von dem Träger2 können die Brücken42 von einer dünnen Platinschicht und/oder von einer dünnen Titanschicht bedeckt sein, ebenfalls zu einer Haftverbesserung an nachfolgenden Schichten. Es kann sich also an einer oder an beiden Seiten der Brücken42 , in einer Richtung senkrecht zur Trägeroberseite20 , eine haftvermittelnde Schicht befinden. Die parallel zur Trägeroberseite20 verlaufenden Teilbereiche der Brücken42 weisen beispielsweise eine Dicke von ungefähr 150 nm oder von ungefähr 350 nm auf. - Gemäß
10 wird eine dritte Schutzschicht63 ganzflächig abgeschieden, beispielsweise mittels CVD. Ein Material der dritten Schutzschicht63 ist zum Beispiel Siliziumnitrid. Eine Dicke der dritten Schutzschicht63 kann im Bereich um ungefähr 500 nm liegen. - In
11 ist gezeigt, dass in die dritte Schutzschicht63 zwei Ausnehmungen geformt werden, sodass eine der Kontaktflächen41 und eine der Brücken42 freigelegt wird. - Gemäß
12 wird der Halbleiterchip1 fertiggestellt, indem eine n-Kontaktstelle51 und eine p-Kontaktstelle55 ausgeformt werden. Optional sind die Kontaktstellen51 ,55 mehrschichtig aufgebaut. Eine optionale erste Schicht51b ist zum Beispiel aus Titan und/oder Titan-Wolfram-Nitrid gebildet und kann als Barriereschicht, Diffusionsstoppschicht und/oder Haftvermittlungsschicht wirken. Auf die erste Schicht51b ,55b wird eine zweite Schichte51a ,55b ausgeformt. Die zweite Schicht51a ,55a ist bevorzugt lötfähig und kann aus AuSn geformt sein. Eine Dicke der Kontaktstellen51 ,55 liegt beispielsweise zwischen einschließlich 200 nm und 3 μm. - Der Halbleiterchip
1 gemäß12 weist nur zwei der Emitterbereiche36 auf. Anders als dargestellt kann eine größere Anzahl der Emitterbereiche36 vorhanden sein. An jedem der Emitterbereiche36 erfolgt ein Spannungsabfall von ungefähr 3 V. Bei beispielsweise vier Emitterbereichen36 ist dann der Halbleiterchip1 mit einer Spannung von ungefähr 12 V betreibbar. Bei entsprechend mehr Emitterbereichen36 ist eine entsprechend höhere Betriebsspannung erzielbar. - In den
13 bis15 sind mögliche Ausgestaltungen der Leiterbahnen4 schematisch gezeigt, die Figurenteile A betreffen jeweils eine schematische Seitenansicht und die Figurenteile B jeweils eine schematische Draufsicht. In den13 bis15 sind verschiedene Aspekte der Leiterbahnen4 dargestellt. Hierbei können auch Mischformen zwischen den in den13 bis15 dargestellten Leiterbahnen in einem Halbleiterchip, etwa gemäß12 , auftreten. - Gemäß
13 weist die Kontaktfläche41 der Leiterbahn4 genau eine Öffnung44 auf und die Brücke42 ist, in Draufsicht gesehen, bahnartig und in Seitenansicht gesehen U-förmig gestaltet. Ein senkrecht zur Kontaktfläche41 verlaufender Bereich der Brücke42 schneidet eine durch die Kontaktfläche41 definierte Ebene. - Gemäß
14 weist die Kontaktfläche41 eine Mehrzahl von Öffnungen44 auf. Die Öffnungen44 sind bevorzugt regelmäßig in einem Raster angeordnet. Die Brücke42 ist flächig gestaltet, sodass zusammen mit der Kontaktfläche41 ein im Wesentlichen ganzflächiger Spiegel für die Emitterbereiche36 ausgebildet wird. In der Seitenansicht gesehen kann die Brücke42 F-förmig oder π-förmig gestaltet sein. - Wie auch in allen anderen Ausführungsbeispielen liegt ein Durchmesser der Öffnungen
44 beispielsweise bei mindestens5 μm und/oder bei höchstens25 μm. Die Öffnungen44 weisen bevorzugt eine möglichst geringe Größe auf. - Bei der Leiterbahn
4 , wie in15 gezeigt, befindet sich die Öffnung44 an einem Rand der Kontaktfläche41 . Die Öffnung44 ist als Nase geformt. Die Brücke42 ist flächig ausgebildet und überspannt die Kontaktfläche41 einer benachbarten Leiterbahn, nicht gezeichnet, bevorzugt nahezu vollständig. - In
16 sind weitere Ausführungsbeispiele der Halbleiterchips1 gezeigt, in Draufsichten auf die Frontseite22 . Die Frontseite22 ist als Strahlungshauptseite gestaltet. Die Halbleiterchips1 weisen zum Beispiel eine Kantenlänge von mindestens 0,25 mm oder mindestens 0,5 mm oder mindestens 0,75 mm auf. Die Kantenlänge beträgt alternativ oder zusätzlich höchstens 3 mm oder höchstens 2 mm. - Die Frontseiten
22 sind jeweils nicht von Leiterbahnen oder Durchkontaktierungen unterbrochen. Das heißt, der Träger2 weist bevorzugt keine Löcher, Durchbrüche oder Ausnehmungen zu einer elektrischen und/oder mechanischen Kontaktierung auf. Es erstreckt sich der Träger2 zusammenhängend und ununterbrochen über alle Emitterbereiche36 . - Gemäß
16A weist der Halbleiterchip1 vier der Emitterbereiche36 auf, die in einem quadratischen Muster angeordnet und alle elektrisch in Serie geschaltet sind, vergleiche die durch Pfeile gekennzeichnete Stromrichtung C. - In
16B weist der Halbleiterchip1 neun in einem gleichmäßigen Raster angeordnete Emitterbereiche36 auf, die ebenfalls in einer einzigen elektrischen Serienschaltung zusammengefasst sind. - Abweichend hiervon weist der Halbleiterchip
1 gemäß16C zwei separate Serienschaltungen auf, die jeweils beispielsweise vier der Emitterbereiche36 umfassen. Entsprechend umfasst der Halbleiterchip1 gemäß16 eine der Anzahl der Serienschaltungen entsprechende Anzahl von n-Kontaktstellen und p-Kontaktstellen, nicht gezeichnet. - Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmale oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Claims (14)
- Optoelektronischer Halbleiterchip (
1 ) mit – einem Träger (2 ) mit einer Trägeroberseite (20 ), – einer Halbleiterschichtenfolge (3 ) mit zumindest einer aktiven Schicht (33 ) zur Erzeugung einer elektromagnetischen Strahlung, wobei sich die aktive Schicht (33 ) zwischen einer n-leitenden n-Schicht (31 ) und einer p-leitenden p-Schicht (35 ) der Halbleiterschichtenfolge (3 ) befindet, – einer n-Kontaktstelle (51 ) und einer p-Kontaktstelle (55 ) zum elektrischen Kontaktieren des Halbleiterchips (1 ), – mindestens zwei oder mindestens drei elektrischen Leiterbahnen (4 ), wobei – die Halbleiterschichtenfolge (3 ), in Draufsicht auf die Trägeroberseite (20 ) gesehen, in mindestens zwei nebeneinander angeordnete Emitterbereiche (36 ) strukturiert ist, – sich die Leiterbahnen (4 ) an einer dem Träger (2 ) abgewandten Seite der Halbleiterschichtenfolge (3 ) befinden, und – die Emitterbereiche (26 ) über die Leiterbahnen (4 ) elektrisch in Serie geschaltet sind. - Optoelektronischer Halbleiterchip (
1 ) nach dem vorhergehenden Anspruch, bei dem sich zwei entlang einer Stromrichtung (C) der Serienschaltung aufeinanderfolgende Leiterbahnen (4 ) durchdringen. - Optoelektronischer Halbleiterchip (
1 ) nach dem vorhergehenden Anspruch, bei dem zumindest die Leiterbahnen (4 ), die nicht elektrisch unmittelbar mit der n-Kontaktstelle (51 ) oder der p-Kontaktstelle (55 ) verbunden sind, eine Kontaktfläche (41 ) aufweisen, die sich an der p-Schicht (35 ) befindet, wobei die Kontaktfläche (41 ) mindestens eine Öffnung (44 ) aufweist, durch die hindurch eine weitere Leiterbahn (4 ) bis in die n-Schicht (31 ) reicht. - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, bei dem zumindest die Leiterbahnen (4 ), die nicht elektrisch unmittelbar mit der n-Kontaktstelle (51 ) oder der p-Kontaktstelle (55 ) verbunden sind, eine elektrisch leitende Brücke (42 ) aufweisen, wobei die Brücke (42 ) zwei benachbarte Emitterbereiche (36 ) elektrisch miteinander verbindet und diese Emitterbereiche (36 ), in Draufsicht auf die Trägeroberseite (20 ) gesehen, jeweils zum Teil überdeckt. - Optoelektronischer Halbleiterchip (
1 ) nach den Ansprüchen 3 und 4, bei dem je genau eine der Kontaktflächen (41 ) der Leiterbahnen (4 ) an jeweils genau einem der Emitterbereiche (36 ) angebracht ist, wobei jede der Kontaktflächen (41 ) von der Brücke (42 ) einer in Stromrichtung (C) benachbarten Leiterbahn (4 ) durchdrungen ist. - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, bei dem alle Kontaktflächen (41 ) in einer gemeinsamen Ebene parallel zur Trägeroberseite (20 ) liegen, wobei sich parallel zu dieser Ebene verlaufende Teilbereiche der Brücken (42 ) weiter von der Trägeroberseite (20 ) entfernt befinden als die Kontaktflächen (41 ), und wobei parallel zu dieser Ebene verlaufende Teilbereiche der n-Kontaktstelle (51 ) und der p-Kontaktstelle (55 ) weiter von der Trägeroberseite (20 ) entfernt sind als die Kontaktflächen (41 ) und die Brücken (42 ). - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, bei dem zumindest ein Teilbereich der Leiterbahnen (4 ) als Reflektor für in der aktiven Schicht (33 ) erzeugte Strahlung gestaltet ist. - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, bei dem der Träger (2 ) ein Aufwachssubstrat für die Halbleiterschichtenfolge (3 ) ist. - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, der ein Flip-Chip ist und bei dem eine Strahlungshauptseite durch eine der Trägeroberseite (20 ) gegenüberliegenden Frontseite (22 ) des Trägers (2 ) gebildet wird. - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, bei dem, in Draufsicht auf die Trägeroberseite (20 ) gesehen, in Stromrichtung (C) benachbarte Leiterbahnen (4 ) überlappen, wobei diese Leiterbahnen (4 ) elektrisch nur über die Halbleiterschichtenfolge (3 ) miteinander verbunden sind. - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterschichtenfolge (3 ) zwischen benachbarten Emitterbereichen (36 ) vollständig entfernt ist, sodass keine durchgehende Verbindung zwischen benachbarten Emitterbereichen (36 ) aus einem Halbleitermaterial der Halbleiterschichtenfolge (3 ) vorliegt. - Optoelektronischer Halbleiterchip (
1 ) nach dem vorhergehenden Anspruch, bei dem ein Graben zwischen benachbarten Emitterbereichen (36 ) mit mindestens einem elektrisch isolierenden Material (61 ,62 ) vollständig aufgefüllt ist. - Optoelektronischer Halbleiterchip (
1 ) nach einem der vorhergehenden Ansprüche, der zwischen einschließlich 4 und 24 der Emitterbereiche (36 ) umfasst. - Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (
1 ) nach einem der vorhergehenden Ansprüche mit den Schritten: – Bereitstellen des Trägers (2 ), – epitaktisches Wachsen der Halbleiterschichtenfolge (3 ) auf die Trägeroberseite (20 ), – Aufbringen einer Kontaktschicht (40 ) für die Leiterbahnen (4 ) auf eine dem Träger (2 ) abgewandte Oberseite (38 ) der Halbleiterschichtenfolge (3 ), – Strukturieren der Kontaktschicht (40 ) zu Kontaktflächen (41 ) der Leiterbahnen (4 ), – Strukturieren der Halbleiterschichtenfolge (3 ) zu den Emitterbereichen (36 ), – Aufbringen mindestens einer elektrisch isolierenden Schutzschicht (61 ,62 ) auf die Oberseite (38 ), – Aufbringen von elektrisch leitenden Brücken (42 ) der Leiterbahnen (4 ), wobei die Brücken (42 ) benachbarte Emitterbereiche (36 ) elektrisch miteinander verbinden, und – Aufbringen der n-Kontaktstelle (51 ) und der p-Kontaktstelle (52 ).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012106364.8A DE102012106364B4 (de) | 2012-07-16 | 2012-07-16 | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
US14/415,117 US20150129901A1 (en) | 2012-07-16 | 2013-06-27 | Optoelectronic Semiconductor Chip and Method for Producing an Optoelectronic Semiconductor Chip |
PCT/EP2013/063525 WO2014012760A1 (de) | 2012-07-16 | 2013-06-27 | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips |
KR1020157000800A KR101989212B1 (ko) | 2012-07-16 | 2013-06-27 | 광전자 반도체 칩, 그리고 광전자 반도체 칩의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102012106364.8A DE102012106364B4 (de) | 2012-07-16 | 2012-07-16 | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102012106364A1 true DE102012106364A1 (de) | 2014-01-16 |
DE102012106364B4 DE102012106364B4 (de) | 2021-09-09 |
Family
ID=48745930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102012106364.8A Active DE102012106364B4 (de) | 2012-07-16 | 2012-07-16 | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
Country Status (4)
Country | Link |
---|---|
US (1) | US20150129901A1 (de) |
KR (1) | KR101989212B1 (de) |
DE (1) | DE102012106364B4 (de) |
WO (1) | WO2014012760A1 (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014112750A1 (de) * | 2014-09-04 | 2016-03-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
WO2016156329A1 (de) * | 2015-03-30 | 2016-10-06 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips |
WO2017009292A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
DE102015116970A1 (de) * | 2015-10-06 | 2017-04-06 | Osram Opto Semiconductors Gmbh | Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers |
US10559556B2 (en) | 2015-07-15 | 2020-02-11 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component |
DE112017006473B4 (de) | 2016-12-22 | 2022-09-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür |
DE102021123010A1 (de) | 2021-06-11 | 2022-12-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement mit verbesserten eigenschaften bezüglich wellenlängenaufweitung |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014107555A1 (de) * | 2014-05-28 | 2015-12-03 | Osram Opto Semiconductors Gmbh | Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement |
DE102015114583A1 (de) * | 2015-09-01 | 2017-03-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
DE102016110790B4 (de) | 2016-06-13 | 2022-01-13 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiterlaserdiode |
US11152766B2 (en) | 2018-05-14 | 2021-10-19 | Trumpf Photonics, Inc. | Low current, high power laser diode bar |
CN108649429A (zh) * | 2018-05-15 | 2018-10-12 | Oppo广东移动通信有限公司 | 发射激光器及光源组件 |
DE102019121178A1 (de) * | 2019-08-06 | 2021-02-11 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008011848A1 (de) * | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
US20110266579A1 (en) * | 2009-06-15 | 2011-11-03 | Hideo Nagai | Semiconductor light-emitting device, light-emitting module, and illumination device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6885035B2 (en) | 1999-12-22 | 2005-04-26 | Lumileds Lighting U.S., Llc | Multi-chip semiconductor LED assembly |
JP3904571B2 (ja) * | 2004-09-02 | 2007-04-11 | ローム株式会社 | 半導体発光装置 |
DE102007022947B4 (de) * | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
DE102007019776A1 (de) * | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente |
DE102008032318A1 (de) | 2008-03-31 | 2009-10-01 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen |
DE102009022966A1 (de) * | 2009-05-28 | 2010-12-02 | Osram Opto Semiconductors Gmbh | Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips |
DE102010036180A1 (de) * | 2010-09-02 | 2012-03-08 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
-
2012
- 2012-07-16 DE DE102012106364.8A patent/DE102012106364B4/de active Active
-
2013
- 2013-06-27 KR KR1020157000800A patent/KR101989212B1/ko active IP Right Grant
- 2013-06-27 US US14/415,117 patent/US20150129901A1/en not_active Abandoned
- 2013-06-27 WO PCT/EP2013/063525 patent/WO2014012760A1/de active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008011848A1 (de) * | 2008-02-29 | 2009-09-03 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
US20110266579A1 (en) * | 2009-06-15 | 2011-11-03 | Hideo Nagai | Semiconductor light-emitting device, light-emitting module, and illumination device |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014112750A1 (de) * | 2014-09-04 | 2016-03-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil |
US10026868B2 (en) | 2014-09-04 | 2018-07-17 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component |
US10516079B2 (en) | 2014-09-04 | 2019-12-24 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component |
WO2016156329A1 (de) * | 2015-03-30 | 2016-10-06 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips |
US10270019B2 (en) | 2015-03-30 | 2019-04-23 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip, optoelectronic semiconductor component and method for producing an optoelectronic semiconductor chip |
US10559556B2 (en) | 2015-07-15 | 2020-02-11 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor component |
WO2017009292A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip |
US20180190711A1 (en) | 2015-07-15 | 2018-07-05 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip |
US10217792B2 (en) | 2015-07-15 | 2019-02-26 | Osram Opto Semiconductors Gmbh | Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip |
DE112016003142B4 (de) | 2015-07-15 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips |
DE102015116970A1 (de) * | 2015-10-06 | 2017-04-06 | Osram Opto Semiconductors Gmbh | Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers |
US10886704B2 (en) | 2015-10-06 | 2021-01-05 | Osram Oled Gmbh | Semiconductor laser and method for producing a semiconductor laser |
US10554019B2 (en) | 2015-10-06 | 2020-02-04 | Osram Opto Semiconductors Gmbh | Semiconductor laser and method for producing a semiconductor laser |
DE112017006473B4 (de) | 2016-12-22 | 2022-09-22 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür |
DE102021123010A1 (de) | 2021-06-11 | 2022-12-15 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Bauelement mit verbesserten eigenschaften bezüglich wellenlängenaufweitung |
Also Published As
Publication number | Publication date |
---|---|
KR20150036050A (ko) | 2015-04-07 |
DE102012106364B4 (de) | 2021-09-09 |
US20150129901A1 (en) | 2015-05-14 |
WO2014012760A1 (de) | 2014-01-23 |
KR101989212B1 (ko) | 2019-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102012106364B4 (de) | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips | |
DE102012109460B4 (de) | Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display | |
DE102010034665A1 (de) | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips | |
EP2340568B1 (de) | Optoelektronischer halbleiterkörper | |
WO2014090605A1 (de) | Anzeigevorrichtung und verfahren zur herstellung einer anzeigevorrichtung | |
EP1592072A2 (de) | Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung | |
WO2015121062A1 (de) | Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil | |
DE102012108879B4 (de) | Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen | |
WO2014048830A1 (de) | Optoelektronisches bauelement | |
DE10139798B4 (de) | Strahlungsemittierendes Bauelement mit geometrisch optimierter Auskoppelstruktur | |
DE102013104840A1 (de) | Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterbauelementen | |
DE112015002379B4 (de) | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip | |
EP2415086B1 (de) | Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen | |
DE102014102029A1 (de) | Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement | |
DE102008028886A1 (de) | Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements | |
WO2018114807A1 (de) | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips | |
DE102015107593A1 (de) | Optoelektronischer Halbleiterchip und Leuchtmittel | |
WO2020074351A1 (de) | Optoelektronisches halbleiterbauteil | |
DE102013200509A1 (de) | Optoelektronischer Halbleiterchip | |
WO2018114483A1 (de) | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips | |
WO2014095353A1 (de) | Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip | |
EP2619807B1 (de) | Optoelektronischer halbleiterchip und verfahren zu dessen herstellung | |
WO2019175168A1 (de) | Multipixelchip und verfahren zur herstellung eines multipixelchips | |
WO2019025206A1 (de) | Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips | |
WO2020025534A1 (de) | Verfahren zur herstellung eines bauteils und optoelektronisches bauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R012 | Request for examination validly filed | ||
R012 | Request for examination validly filed |
Effective date: 20141210 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |