WO2019025206A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2019025206A1
WO2019025206A1 PCT/EP2018/069724 EP2018069724W WO2019025206A1 WO 2019025206 A1 WO2019025206 A1 WO 2019025206A1 EP 2018069724 W EP2018069724 W EP 2018069724W WO 2019025206 A1 WO2019025206 A1 WO 2019025206A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
trench structure
semiconductor layer
trench
semiconductor chip
Prior art date
Application number
PCT/EP2018/069724
Other languages
English (en)
French (fr)
Inventor
Fabian Kopp
Attila Molnar
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/635,575 priority Critical patent/US11276788B2/en
Publication of WO2019025206A1 publication Critical patent/WO2019025206A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Definitions

  • the present application relates to an optoelectronic semiconductor chip and to a method for producing an optoelectronic semiconductor chip.
  • Optoelectronic semiconductor devices such as light emitting diodes often have contact structures for laterally uniform current injection.
  • typically metallic contact structures significantly reduce the brightness of the radiated radiation due to radiation absorption.
  • An object is to provide an optoelectronic semiconductor chip in which absorption losses are minimized and the efficiency is increased. Furthermore, a method is to be specified with which an optoelectronic
  • the optoelectronic semiconductor chip a semiconductor layer sequence with a first
  • the active area is provided for generating and / or receiving radiation.
  • the radiation is in the ultraviolet, visible or infrared spectral range, for example.
  • the first semiconductor layer and the second semiconductor layer are at least locally different from each other in terms of their conductivity type, so that the active region is in a pn junction.
  • the first semiconductor layer is n-type and the second semiconductor layer is p-type or vice versa.
  • the semiconductor layer sequence is for example on one
  • Substrate in particular a growth substrate for an epitaxial deposition of the semiconductor layer sequence
  • the first semiconductor layer is disposed between the substrate and the active region.
  • a first trench structure is formed in the semiconductor layer sequence.
  • the first trench structure in particular penetrates the second semiconductor layer and the active region. In the lateral direction, ie in one along a main extension plane of the active region
  • the trench structure is bounded by a first side surface and a second side surface.
  • the first trench structure is located along the lateral direction between the first side surface and the second side surface.
  • the active region is completely or at least locally removed. An optional remaining between the first side surface and the second side surface of the first trench structure portion of the active region is not for the production or
  • this portion is electrically disabled. It takes place in the
  • Main extension plane of the active region, the first trench structure is in particular at least so deep that the first semiconductor layer in the first trench structure
  • a bottom surface of the first trench structure is therefore formed at least in places by the first semiconductor layer. In other words, the bottom surface of the first trench structure is located closer to the substrate than the active region.
  • a second trench structure is formed in the semiconductor layer sequence.
  • the second trench structure protrudes into the first semiconductor layer.
  • a side surface of the second trench structure adjoins, at least in places, material of the first semiconductor layer.
  • a bottom surface of the second trench structure is through the first
  • the bottom surface of the second trench structure can be arranged at a smaller distance from the substrate than the bottom surface of the first trench structure.
  • the second trench structure runs in
  • Top view of the semiconductor chip at least in places between the first side surface of the first trench structure and the second side surface of the first trench structure.
  • the entire second trench structure may be in
  • Top view of the semiconductor chip may be disposed completely within the first trench structure.
  • the second trench structure is spaced laterally from both the first side surface and the second side surface of the first trench structure.
  • the semiconductor chip has a first
  • the first contact finger structure is for electrical contacting of the first
  • the contact finger structure has, for example, a contact finger, two contact fingers or more than two contact fingers.
  • the first contact finger structure is connected to a first contact surface for the external electrical contacting of the optoelectronic semiconductor chip.
  • a contact finger structure is generally considered a portion of a contact layer, which compared to a provided for the external electrical contacting Contact surface, such as a bond wire, at least in a lateral direction has a relatively small extent.
  • the optoelectronic semiconductor chip has a semiconductor layer sequence with a first one
  • Semiconductor layer arranged and provided for generating and / or receiving radiation active region, wherein in the semiconductor layer sequence, a first
  • Trench structure is formed.
  • the first trench structure penetrates the second semiconductor layer and the active region and is in the lateral direction through a first
  • a second trench structure is formed in the semiconductor layer sequence, wherein the second trench structure protrudes into the first semiconductor layer and extends at least in places between the first side surface of the first trench structure and the second side surface of the first trench structure in plan view of the semiconductor chip.
  • the semiconductor chip has a first one
  • Contact finger structure which is electrically conductively connected in the second trench structure with the first semiconductor layer.
  • the electrical contacting of the first semiconductor layer thus takes place via a contact finger structure, which is located within a first trench structure and a second trench structure
  • the first trench structure expediently has a larger lateral transverse extent than the second trench structure.
  • the transverse extent of the first Contact finger structure is expediently smaller than the transverse extent of the first trench structure, wherein the first contact finger structure is in particular spaced both from the first side surface and from the second side surface of the first trench structure.
  • the first contact finger structure adjoins, at least in places, a first and / or a second side surface of the second trench structure.
  • the first contact finger structure directly adjoins the first semiconductor layer at the first and / or second side surface of the second trench structure.
  • a contacting interface between the first contact finger structure and the first semiconductor layer thus does not run within a plane, but along at least two surfaces which are oblique or perpendicular
  • the contacting interface is "three-dimensional" in this respect
  • Extending the first contact finger structure thereby increases overall the area at which the first
  • the first contact finger structure has a first connection layer and a first current distribution layer.
  • the first connection layer is, for example, in
  • the first connection layer directly adjoins the first semiconductor layer.
  • the first connection layer is provided in particular as a mirror layer for the radiation to be generated and / or to be received in the active region.
  • the first connection layer for the radiation has a
  • the first connection layer comprises silver.
  • Silver is characterized by a particularly high reflectivity in the ultraviolet invisible spectral range.
  • the reflectivity may be 97%.
  • the first connection layer may comprise, for example, aluminum or rhodium or consist of such a material.
  • the material for the first current distribution layer can be selected largely independently of its reflectivity.
  • the first connection layer projects beyond the first current distribution layer in the lateral direction at least places.
  • the power distribution layer may be the first connection layer in plan view of the
  • the first connection layer can be encapsulated on the side facing away from the first semiconductor layer. This makes it suitable for the first connection layer, a material in which, for example, in the case of moisture there is a risk of migration, such as silver. Aluminum, which is at risk of electromigration, can be used reliably in this embodiment.
  • the first trench structure is filled at least in places with a first insulation layer.
  • Insulation layer or second insulation layer "only of better distinctness and the simplified
  • the "insulation layer” or “third insulation layer” does not necessarily imply the presence of a “first insulation layer.”
  • the first insulation layer leads the entire portion of the first trench structure laterally of the first contact finger structure.
  • the first insulation layer may locally cover a surface of the second semiconductor layer.
  • the first insulating layer may have a larger lateral transverse extent than the first
  • the first insulation layer has a
  • the partial layers form a dielectric mirror.
  • the first insulation layer has an alternating sequence of first partial layers and second partial layers, wherein the first partial layers each have a lower refractive index than the second partial layers or vice versa.
  • the semiconductor chip has a second one
  • Semiconductor layer is electrically connected.
  • the second contact finger structure is in
  • the second contact finger structure may also have one or more contact fingers with the first
  • the second contact finger structure can also be formed completely without overlapping to the first contact finger structure.
  • Areas in which the first contact finger structure and the second contact finger structure overlap are common to both lateral current distribution for the contacting of the first semiconductor layer as well as for the lateral current distribution for the contacting of the second semiconductor layer usable.
  • at least 10%, at least 30% or at least 90% of the second contact finger structure is in plan view of the semiconductor chip within the first
  • Radiation generation can be used additionally for the
  • Charge carrier distribution can be used over the second contact finger structure. Opposite a semiconductor chip, wherein the first contact finger structure and the second
  • the area of the active area covered by the contact finger structures can be reduced.
  • a second insulation layer is arranged between the first contact finger structure and the second contact finger structure in the vertical direction.
  • Insulation layer is used for electrical insulation between the first contact finger structure and the second
  • the second one is
  • the second insulating layer is disposed in the vertical direction in places between the second terminal layer and the second current distribution layer, and has
  • the opening is expediently arranged without overlapping to the first trench structure.
  • Density of the openings is adjustable, at which points an increased charge carrier injection into the second
  • Carrier injection can be achieved.
  • a semiconductor chip in which first and second
  • Patent application DE 10 2016 112 587.3 described, whose entire disclosure content in this regard is explicitly included by reference to the present application.
  • the second insulation layer covers, for example
  • the insulation layer covers at most 99% of the entire base area of the semiconductor chip in plan view.
  • a dielectric material is suitable for the insulating layers.
  • a dielectric material is electrically weak or not
  • Insulation layer contains, for example, at least one of the following materials: silicon nitride, silicon dioxide, Silicon oxynitride, alumina, titania, tantalum oxide, niobium oxide.
  • the first side surface and the second side surface of the first trench structure are provided by a first trench structure
  • the first side surface of the first semiconductor chip the first side surface of the first semiconductor chip
  • Trench structure formed by a trench of the first trench structure and the second side surface by a further trench of the first trench structure.
  • the second trench structure extends in plan view onto the semiconductor chip between the trench and the further trench.
  • a trench of the first trench structure is located on both sides of the second trench structure.
  • a partial region of the active region extends between the first trench and the second trench, wherein the partial region is not electrically contacted by the second semiconductor layer.
  • the active area is therefore present in the subarea, but not for the
  • Partial area is not electrically contacted and therefore no carriers can enter the active area or can be removed from the active area.
  • the first contact finger structure locally adjoins the partial area of the active area in places
  • the second trench structure in particular through the second
  • Contact finger structure can thus electrically short-circuit the subregion of the active region. However, this does not affect the functionality of the optoelectronic
  • a semiconductor layer sequence having a first semiconductor layer, a second semiconductor layer and one between the first semiconductor layer and the second semiconductor layer
  • a first trench structure is in the
  • a second trench structure is formed in the semiconductor layer sequence by means of a second mask layer, wherein the second trench structure protrudes into the first semiconductor layer.
  • the second trench structure is in plan view of the Semiconductor layer sequence at least in places between the first side surface of the first trench structure and the second side surface of the first trench structure.
  • the method may, but does not necessarily have to, be specified in the specification
  • the second trench structure can also be formed after the formation of the first trench structure.
  • mesa trenches that is, trenches which laterally delimit the active region of the semiconductor chip along an outer border of the semiconductor chip.
  • the first contact finger structure is applied in a structured manner by means of the second mask layer.
  • the second mask layer is formed by means of the first contact finger structure.
  • Mask layer are covered with material of the first contact finger structure before the second mask layer is removed.
  • the same mask can be used as for the formation of the second trench structure.
  • Trench structure can be done sosjusstiert. According to at least one embodiment of the method, before the application of the second mask layer, a first
  • Insulation layer can be reduced. Subsequent layers can thus be applied with increased reliability.
  • the production of the optoelectronic semiconductor component is expediently carried out in a composite for the
  • FIGS. 1A, 1B and 1C show an exemplary embodiment of an optoelectronic semiconductor chip in FIG.
  • Figure 1B Semiconductor chips and in a corresponding to the detail of the figure in plan view in Figure IC; Figures 2 and 3 each an embodiment for optoelectronic
  • FIGS. 4A and 4B show an exemplary embodiment of an optoelectronic semiconductor chip in a schematic plan view (FIG. 4A) and in a schematic sectional view along that of FIG. 4A
  • Section of the optoelectronic semiconductor chip ( Figure 4B); Figures 5 and 6 each an embodiment of an optoelectronic
  • Figures 7A to 7D an embodiment of a
  • FIGS. 1A to 1C show an exemplary embodiment of an optoelectronic semiconductor chip 1.
  • the optoelectronic semiconductor chip has a
  • n-type for example, n-type
  • Conduction type for example p-type, is arranged.
  • the active area is for generating
  • Semiconductor layer 22 are injected into the active region 20 and recombine there under emission of radiation.
  • the following description applies analogously to an optoelectronic semiconductor chip in which the active region 20 is provided for receiving radiation. In this case, in the active area through
  • Radiation absorption generated charge carrier pairs spatially separated, so that at the contact surfaces an external electrical signal can be tapped.
  • the semiconductor layer sequence 2 is arranged on a substrate 29, for example a growth substrate for the epitaxial deposition of the semiconductor layer sequence, for example by means of MOCVD.
  • Sapphire is particularly suitable as a substrate 29 for a semiconductor layer sequence 2 based on nitride compound semiconductor material.
  • silicon carbide, gallium nitride or silicon can be used.
  • Semiconductor chips 1 takes place from the side of the semiconductor layer sequence 2 facing away from the substrate 29.
  • a first trench structure 3 is formed. In the lateral direction, the first trench structure 3 extends between a first
  • the first trench structure 3 is defined by a trench 31
  • the trench forms the first side surface 301 and the second side surface 302 of the trench structure 3.
  • Trench structure 4 is formed, wherein the second trench structure protrudes into the first semiconductor layer 21 and in
  • Trench structure and the second side surface 302 of the first trench structure extends.
  • a bottom surface 303 of the first trench structure is located closer to the substrate than the active region 20.
  • the semiconductor chip 1 has a first contact finger structure 5, which in the second trench structure 4 with the first
  • Semiconductor layer 21 is electrically connected.
  • the optoelectronic semiconductor chip has a second contact finger structure 6, which is connected to the second
  • Semiconductor layer 22 is electrically connected.
  • Contact finger structure 6 are each electrically conductive with the first contact surface 50 and the second
  • the Contact finger structures and the associated contact surfaces may each be formed from a common layer or layer sequence.
  • Contact finger structure and the second contact finger structure each formed metallic.
  • the first contact finger structure 5 and the second contact finger structure 6 in a plan view of the semiconductor chip 1 arranged side by side without overlapping.
  • the first contact finger structure 5 and / or the second contact finger structure 6 may each have one contact finger, two contact fingers or more than two contact fingers, the number of contact fingers of the first contact finger structure and the number of contact fingers
  • Contact fingers of the second contact finger structure may be the same or different from each other.
  • the first contact finger structure 5 adjoins in the second trench structure 4 a first side surface 401 and a second side surface 402 of the second trench structure.
  • the electrical contacting of the first semiconductor layer thus takes place not only via a bottom surface 403 of the second trench structure 4, but also via its side surfaces. As a result, even at a comparatively low
  • Semiconductor layer 21 can be achieved.
  • Contact finger structure 5 thus forms a three-dimensional contact with the first semiconductor layer 21.
  • Radiation generation usable area of the active area 20 are increased because for the formation of the first
  • an extension of the second trench structure is, for example, between 0.1 ⁇ m and 9 ⁇ m inclusive, for example between
  • the vertical extent of the first trench structure 3 is in particular at least so great that the first
  • Semiconductor layer 21 in the first trench structure in places exposed. For example, one is
  • the first contact finger structure 5 may be single-layered or multi-layered. In the shown
  • the first contact finger structure a first connection layer 51 and a
  • the first connection layer 51 is adjacent in places directly to the first
  • the first connection layer 51 may be the second trench structure 4 in the vertical direction
  • the first connection layer 51 is in particular as a
  • silver is suitable for the first terminal layer due to a high reflectivity in the visible and ultraviolet spectral range. Furthermore, silver is characterized by a low contact resistance to n-type nitride compound semiconductor material, such as gallium nitride.
  • the first current distribution layer 52 preferably completely covers the first connection layer 51 in plan view of the semiconductor chip.
  • the first first current distribution layer 52 preferably completely covers the first connection layer 51 in plan view of the semiconductor chip.
  • the current distribution layer 52 can thus fulfill the function of an encapsulation layer for the first connection layer 51.
  • the first connection layer is thus also a material in which not at sufficient encapsulation, for example, opposite
  • the first contact finger structure 5 is of the first
  • a second insulation layer 72 is arranged in the first trench structure 3.
  • the second insulation layer 72 may also be the only insulation layer in the semiconductor chip 1.
  • the second insulation layer 72 serves in particular for the protection and / or the passivation of the active region 20, which would be exposed without the second insulation layer 72 on the first side surface 301 and the second side surface 302 of the first trench structure 3.
  • Terminal layer 61 is arranged.
  • the second connection layer 61 is electrically conductively connected to the second contact surface 60 via the second contact finger structure 6 and serves for a lateral, uniform impression of
  • the second terminal layer 61 comprises a transparent conductive oxide (TCO) material, such as indium tin oxide (ITO) or zinc oxide (ZnO).
  • TCO transparent conductive oxide
  • ITO indium tin oxide
  • ZnO zinc oxide
  • the second trench structure 4 has, for example, a
  • the lateral transverse extent of the first trench structure 3 along the same direction is for example, at least 5 ym or at least 10 ym and / or at most 30 ym greater than the lateral
  • FIG. 2 shows a further exemplary embodiment of an optoelectronic semiconductor chip. This
  • a first insulation layer 71 is arranged in the first trench structure 3.
  • Insulation layer 71 adjoins first side surface 301 and second side surface 302 of the first trench structure.
  • the first insulation layer may fill the entire first trench structure 3, which is not already filled by the first contact finger structure 5 or another solid material.
  • the first insulation layer 71 may also partially cover the second semiconductor layer 22.
  • a reliable electrical insulation of the active region 20 at the first side surfaces 301 and second side surfaces 302 of the first trench structure 3 can thus be achieved in a simplified manner.
  • Such an insulation layer and a method for producing such an insulation layer are described in the German patent application DE 10 2016 105 056.3, the entire disclosure content of which in this regard hereby explicitly by reference to the present application
  • the first insulation layer 71 may further include a portion of the first contact finger structure 5, such as the first
  • the first insulation layer 71 may be formed as a single layer or as shown in connection with FIG.
  • the first insulation layer 71 has a plurality of first partial layers 711 and a plurality of second partial layers 712, wherein these partial layers are arranged alternately and in each case with respect to their refractive indices from each other
  • a dielectric mirror can be formed.
  • the radiation-emitting semiconductor chip is shown in FIGS. 4A and 4B. This embodiment corresponds to
  • Power distribution for charge carrier injection of electrons and for carrier injection of holes can be used.
  • FIG. 4B shows a section along the line B-B ', that is to say in a region in which the first contact finger structure 5 and the second contact finger structure 6 overlap.
  • the configuration of the contact finger structures can be varied within wide limits.
  • one of the contact finger structures may also have more or fewer contact fingers than the other contact finger structure.
  • the second contact finger structure may have at least one
  • the first contact finger structure 5 and the second contact finger structure 6 are vertical
  • Current distribution layer 62 and a second terminal layer 61 is electrically conductively connected to the second semiconductor layer 22.
  • Contact finger structure 6 may be larger, smaller or equal to the lateral extent of the contact fingers of the first
  • Current distribution layer 62 may, for example, each comprise a TCO material, such as ITO or ZnO.
  • the second insulation layer 72 extends in places
  • the second insulation layer 72 has one or a plurality of openings 720 in which the second connection layer 61 adjoins the second connection layer 61
  • the charge carrier injection be set in the second semiconductor layer 22 with respect to their lateral distribution.
  • the charge carrier injection into the second semiconductor layer 22 can be laterally spaced from the first
  • Trench structure 3 done. Absorption losses at the first contact finger structure 5 and / or the second
  • Contact finger structure 6 can be further reduced.
  • a third insulation layer 73 is optionally further arranged on the side of the second connection layer 61 facing away from the semiconductor layer sequence 2.
  • the first insulating layer 71 as described in connection with Figure 3 form a dielectric mirror.
  • the exemplary embodiment illustrated in FIG. 5 essentially corresponds to the exemplary embodiment described in connection with FIG.
  • the first trench structure 3 has a further trench 32 in addition to a trench 31.
  • the trench 31 forms the first side surface 301 of the first trench structure 3, and the further trench 32 forms the second side surface 302 of the first trench structure 3.
  • the second trench structure 4 is formed between the trench and the further trench.
  • the active region 20 is thus between the first side surface 301 and the second
  • Part of the remaining active area by means of the trench 31 and the further trench 32 is electrically isolated.
  • the second semiconductor layer 22 over this portion is not electrically contacted and in particular not electrically connected to the second connection layer 61.
  • the second trench structure 4 extends through the second semiconductor layer 22, the active region 20 into the first
  • the subregion 205 of the active region is thus electrically short-circuited by means of the first contact finger structure 5. However, this does not adversely affect the functionality of the optoelectronic semiconductor chip 1 due to the electrical isolation of this portion of the remaining active area.
  • Insulation layer 71 filled. Topology differences due to the first trench structure 3 can be at least partially compensated by means of the first insulation layer 71. In particular, such edges, that of the second
  • FIGS. 7A to 7D An exemplary embodiment of a method for producing an optoelectronic semiconductor chip is shown schematically in sectional view in FIGS. 7A to 7D
  • a semiconductor layer 21, an active region 20, and a second semiconductor layer 22 are provided on a substrate 29.
  • a second connection layer 61 is arranged, such as a layer containing a TCO material.
  • a first mask layer 91 is arranged with a recess 910.
  • the mask layer 91 is, for example, a photoresist which is photolithographic
  • a first trench structure 3 is formed, which extends through the second semiconductor layer 22 and the active region 20 into the first semiconductor layer 21 (FIG. 7B).
  • the first trench structure 3 can be formed together with the definition of the mesa edge of the semiconductor layer sequence.
  • the second connection layer 61 is also removed. Furthermore, the second connection layer 61 is removed in the lateral direction, so that the second
  • Terminal layer 61 is spaced from the trench structure 3 in the lateral direction.
  • the distance is about 1 ym. This is done automatically without another mask.
  • a second mask layer 92 is applied, the second mask layer 92 being photolithographically
  • the recess 920 overlaps with the first one
  • Trench structure 3 and lies in particular in the lateral direction completely within the first trench structure.
  • a second trench structure 4 is formed in the region of the recess 920.
  • a part of the first contact finger structure 5, in the exemplary embodiment shown, the first connection layer 51 of the first contact finger structure 5 are applied, so that the
  • Recess 920 is completely or at least partially filled.
  • the second mask layer 92 is still present. By removing the second mask layer 92, the material of the first terminal layer 51 remains only within the second one
  • Trench structure 4 For the at least partially filling the second trench structure 4 is not a separate
  • Trench structure is sosj ustiert. Subsequently, as shown in FIG. 7D, a first current distribution layer 52 can be applied to the first connection layer. Furthermore, a second current distribution layer 52 can be applied to the first connection layer. Furthermore, a second current distribution layer 52 can be applied to the first connection layer. Furthermore, a second current distribution layer 52 can be applied to the first connection layer. Furthermore, a second current distribution layer 52 can be applied to the first connection layer. Furthermore, a second
  • Insulation layer 72 is applied, which covers the first side surface 301 and the second side surface 302 of the first trench structure 3.
  • a first one may be present before the second mask layer 92 is applied
  • Insulation layer can be applied, which is the first
  • Trench structure 3 filled in places As a result, an optoelectronic semiconductor chip as shown in FIG. 2 can be produced.
  • the first insulation layer 71 can also be applied laterally structured by means of the first mask layer 91. This is in the already mentioned above
  • the first trench structure 3 does not necessarily have to be formed in front of the second trench structure 4.
  • firstly the second trench structure 4 and subsequently the first trench structure 4 may also be used
  • Trench structure 3 are formed.

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (21), einer zweiten Halbleiterschicht (22) und einem zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordneten und zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20) angegeben, wobei - in der Halbleiterschichtenfolge eine erste Grabenstruktur (3) ausgebildet ist, wobei die erste Grabenstruktur die zweite Halbleiterschicht und den aktiven Bereich durchdringt und in lateraler Richtung durch eine erste Seitenfläche (301) und eine zweite Seitenfläche (302) begrenzt ist; - in der Halbleiterschichtenfolge eine zweite Grabenstruktur (4) ausgebildet ist, wobei die zweite Grabenstruktur in die erste Halbleiterschicht hineinragt und in Draufsicht auf den Halbleiterchip zumindest stellenweise zwischen der ersten Seitenfläche der ersten Grabenstruktur und der zweiten Seitenfläche der ersten Grabenstruktur verläuft; und - der Halbleiterchip eine erste Kontaktfingerstruktur (5) aufweist, die in der zweiten Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden ist. Weiterhin wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS
Die vorliegende Anmeldung betrifft einen optoelektronischen Halbleiterchip und ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips . Optoelektronische Halbleiterbauelemente wie beispielsweise lichtemittierende Dioden weisen oftmals Kontaktstrukturen für eine lateral gleichmäßige Stromeinprägung auf. Diese
typischerweise metallischen Kontaktstrukturen verringern jedoch aufgrund von Strahlungsabsorption signifikant die Helligkeit der abgestrahlten Strahlung.
Eine Aufgabe ist es, einen optoelektronischen Halbleiterchip anzugeben, bei dem Absorptionsverluste minimiert und die Effizienz gesteigert ist. Weiterhin soll ein Verfahren angegeben werden, mit dem ein optoelektronischer
Halbleiterchip auf einfache und zuverlässige Weise
herstellbar ist.
Diese Aufgaben werden unter anderem durch einen
optoelektronischen Halbleiterchip beziehungsweise ein
Verfahren gemäß den unabhängigen Patentansprüchen gelöst. Weitere Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche. Es wird ein optoelektronischer Halbleiterchip angegeben.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge mit einer ersten
Halbleiterschicht, einer zweiten Halbleiterschicht und einem zwischen der ersten Halbleiterschicht und der zweiten
Halbleiterschicht angeordneten aktiven Bereich auf. Der aktive Bereich ist zum Erzeugen und/oder zum Empfangen von Strahlung vorgesehen. Die Strahlung liegt beispielsweise im ultravioletten, sichtbaren oder infraroten Spektralbereich.
Die erste Halbleiterschicht und die zweite Halbleiterschicht sind zumindest stellenweise bezüglich ihres Leitungstyps voneinander verschieden, so dass sich der aktive Bereich in einem pn-Übergang befindet. Beispielsweise ist die erste Halbleiterschicht n-leitend und die zweite Halbleiterschicht p-leitend oder umgekehrt.
Die Halbleiterschichtenfolge ist zum Beispiel auf einem
Substrat, insbesondere einem Aufwachssubstrat für eine epitaktische Abscheidung der Halbleiterschichtenfolge
angeordnet. Die erste Halbleiterschicht ist zum Beispiel zwischen dem Substrat und dem aktiven Bereich angeordnet.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist in der Halbleiterschichtenfolge eine erste Grabenstruktur ausgebildet. Die erste Grabenstruktur durchdringt insbesondere die zweite Halbleiterschicht und den aktiven Bereich. In lateraler Richtung, also in einer entlang einer Haupterstreckungsebene des aktiven Bereichs
verlaufenden Richtung, ist die Grabenstruktur durch eine erste Seitenfläche und eine zweite Seitenfläche begrenzt. Die erste Grabenstruktur befindet sich also entlang der lateralen Richtung zwischen der ersten Seitenfläche und der zweiten Seitenfläche. Die erste Seitenfläche und die zweite
Seitenfläche grenzen jeweils an den aktiven Bereich an und begrenzen diesen zumindest stellenweise in lateraler
Richtung .
Zwischen der ersten Seitenfläche und der zweiten Seitenfläche der ersten Grabenstruktur ist der aktive Bereich vollständig oder zumindest stellenweise entfernt. Ein gegebenenfalls zwischen der ersten Seitenfläche und der zweiten Seitenfläche der ersten Grabenstruktur verbleibender Teilbereich des aktiven Bereichs ist nicht für die Erzeugung oder die
Detektion von Strahlung vorgesehen. Beispielsweise ist dieser Teilbereich elektrisch deaktiviert. Es erfolgt also im
Betrieb des Halbleiterchips für zumindest einen
Ladungsträgertyp, also Elektronen oder Löcher, keine
Ladungsträgerinjektion in diesen Teilbereich.
In vertikaler Richtung, also senkrecht zur
Haupterstreckungsebene des aktiven Bereichs, ist die erste Grabenstruktur insbesondere mindestens so tief, dass die erste Halbleiterschicht in der ersten Grabenstruktur
zumindest stellenweise freigelegt ist. Eine Bodenfläche der ersten Grabenstruktur ist also zumindest stellenweise durch die erste Halbleiterschicht gebildet. Mit anderen Worten ist die Bodenfläche der ersten Grabenstruktur in einem geringeren Abstand zum Substrat angeordnet als der aktive Bereich.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist in der Halbleiterschichtenfolge eine zweite Grabenstruktur ausgebildet. Die zweite Grabenstruktur ragt in die erste Halbleiterschicht hinein. Eine Seitenfläche der zweiten Grabenstruktur grenzt zumindest stellenweise an Material der ersten Halbleiterschicht an. Eine Bodenfläche der zweiten Grabenstruktur ist durch die erste
Halbleiterschicht gebildet. Mit anderen Worten ist die Bodenfläche der zweiten Grabenstruktur in einem geringeren Abstand zum Substrat angeordnet als der aktive Bereich.
Insbesondere kann die Bodenfläche der zweiten Grabenstruktur in einem geringeren Abstand zum Substrat angeordnet sein als die Bodenfläche der ersten Grabenstruktur.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips verläuft die zweite Grabenstruktur in
Draufsicht auf den Halbleiterchip zumindest stellenweise zwischen der ersten Seitenfläche der ersten Grabenstruktur und der zweiten Seitenfläche der ersten Grabenstruktur.
Insbesondere kann die gesamte zweite Grabenstruktur in
Draufsicht auf den Halbleiterchip vollständig innerhalb der ersten Grabenstruktur angeordnet sein. Beispielsweise ist die zweite Grabenstruktur in Draufsicht auf den Halbleiterchip in lateraler Richtung sowohl von der ersten Seitenfläche als auch von der zweiten Seitenfläche der ersten Grabenstruktur beabstandet . Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der Halbleiterchip eine erste
Kontaktfingerstruktur auf. Die erste Kontaktfingerstruktur ist zur elektrischen Kontaktierung der ersten
Halbleiterschicht vorgesehen. Die Kontaktfingerstruktur weist beispielsweise einen Kontaktfinger, zwei Kontaktfinger oder mehr als zwei Kontaktfinger auf. Beispielsweise ist die erste Kontaktfingerstruktur mit einer ersten Kontaktfläche für die externe elektrische Kontaktierung des optoelektronischen Halbleiterchips verbunden.
Als eine Kontaktfingerstruktur wird allgemein ein Bereich einer Kontaktschicht angesehen, der im Vergleich zu einer für die externe elektrische Kontaktierung vorgesehene Kontaktfläche, etwa für einen Bond-Draht, zumindest in einer lateralen Richtung eine vergleichsweise geringe Ausdehnung hat . In mindestens einer Ausführungsform des optoelektronischen Halbleiterchips weist der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge mit einer ersten
Halbleiterschicht, einer zweiten Halbleiterschicht und einem zwischen der ersten Halbleiterschicht und der zweiten
Halbleiterschicht angeordneten und zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich auf, wobei in der Halbleiterschichtenfolge eine erste
Grabenstruktur ausgebildet ist. Die erste Grabenstruktur durchdringt die zweite Halbleiterschicht und den aktiven Bereich und ist in lateraler Richtung durch eine erste
Seitenfläche und eine zweite Seitenfläche der ersten
Grabenstruktur begrenzt. In der Halbleiterschichtenfolge ist eine zweite Grabenstruktur ausgebildet, wobei die zweite Grabenstruktur in die erste Halbleiterschicht hineinragt und in Draufsicht auf den Halbleiterchip zumindest stellenweise zwischen der ersten Seitenfläche der ersten Grabenstruktur und der zweiten Seitenfläche der ersten Grabenstruktur verläuft. Der Halbleiterchip weist eine erste
Kontaktfingerstruktur auf, die in der zweiten Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden ist .
Die elektrische Kontaktierung der ersten Halbleiterschicht erfolgt also über eine Kontaktfingerstruktur, welche sich innerhalb einer ersten Grabenstruktur und einer zweiten
Grabenstruktur befindet. Die erste Grabenstruktur weist zweckmäßigerweise eine größere laterale Querausdehnung auf als die zweite Grabenstruktur. Die Querausdehnung der ersten Kontaktfingerstruktur ist zweckmäßigerweise kleiner als die Querausdehnung der ersten Grabenstruktur, wobei die erste Kontaktfingerstruktur insbesondere sowohl von der ersten Seitenfläche als auch von der zweiten Seitenfläche der ersten Grabenstruktur beabstandet ist. Eine elektrische
Kontaktierung des aktiven Bereichs oder der zweiten
Halbleiterschicht mittels der ersten Kontaktfingerstruktur und ein sich daraus ergebender elektrischer Kurzschluss kann so einfach und zuverlässig vermieden werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips grenzt die erste Kontaktfingerstruktur zumindest stellenweise an eine erste und/oder eine zweite Seitenfläche der zweiten Grabenstruktur an. Insbesondere grenzt die erste Kontaktfingerstruktur an der ersten und/oder zweiten Seitenfläche der zweiten Grabenstruktur unmittelbar an die erste Halbleiterschicht an. Die elektrische
Kontaktierung der ersten Halbleiterschicht kann somit nicht nur über eine Bodenfläche der zweiten Grabenstruktur, sondern auch über eine oder mehrere Seitenflächen der Grabenstruktur erfolgen. Eine Kontaktierungsgrenzfläche zwischen der ersten Kontaktfingerstruktur und der ersten Halbleiterschicht verläuft also nicht innerhalb einer Ebene, sondern entlang von zumindest zwei Flächen, die schräg oder senkrecht
zueinander stehen. Die Kontaktierungsgrenzfläche ist insofern „dreidimensional" ausgebildet. Bei gleicher lateraler
Ausdehnung der ersten Kontaktfingerstruktur erhöht sich dadurch insgesamt die Fläche, an der die erste
Kontaktfingerstruktur an die erste Halbleiterschicht
angrenzt. Entsprechend kann eine gleich große
Kontaktierungsgrenzfläche zwischen der ersten
Kontaktfingerstruktur und der ersten Halbleiterschicht auch mit einer geringeren lateralen Ausdehnung der ersten Kontaktfingerstruktur erzielt werden. Absorptionsverluste können so weitergehend verringert werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die erste Kontaktfingerstruktur eine erste Anschlussschicht und eine erste Stromverteilungsschicht auf. Die erste Anschlussschicht ist beispielsweise in
vertikaler Richtung zumindest stellenweise zwischen der ersten Stromverteilungsschicht und der ersten
Halbleiterschicht angeordnet. Zum Beispiel grenzt die erste Anschlussschicht unmittelbar an die erste Halbleiterschicht an. Die erste Anschlussschicht ist insbesondere als eine Spiegelschicht für die im aktiven Bereich zu erzeugende und/oder zu empfangende Strahlung vorgesehen. Beispielsweise weist die erste Anschlussschicht für die Strahlung eine
Reflektivität von mindestens 80 % auf. Beispielsweise weist die erste Anschlussschicht Silber auf. Silber zeichnet sich durch eine besonders hohe Reflektivität im ultravioletten unsichtbaren Spektralbereich auf. Bei einer Wellenlänge von 450 nm kann die Reflektivität beispielsweise 97 % betragen. Alternativ oder ergänzend kann die erste Anschlussschicht beispielsweise Aluminium oder Rhodium aufweisen oder aus einem solchen Material bestehen. Das Material für die erste Stromverteilungsschicht kann dagegen weitgehend unabhängig von seiner Reflektivität ausgewählt werden. Beispielsweise weist die erste
Stromverteilungsschicht Gold, Nickel, Kupfer, Silber oder Aluminium auf.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips überragt die erste Anschlussschicht die erste Stromverteilungsschicht in lateraler Richtung zumindest stellenweise. Insbesondere kann die Stromverteilungsschicht die erste Anschlussschicht in Draufsicht auf den
Halbleiterchip vollständig überdecken. Mittels der
Stromverteilungsschicht kann die erste Anschlussschicht auf der der ersten Halbleiterschicht abgewandten Seite verkapselt werden. Dadurch eignet sich für die erste Anschlussschicht auch ein Material, bei dem beispielsweise bei Feuchte die Gefahr von Migration besteht, etwa Silber. Auch Aluminium, bei dem die Gefahr von Elektromigration besteht, kann bei dieser Ausgestaltung zuverlässig Anwendung finden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die erste Grabenstruktur zumindest stellenweise mit einer ersten Isolationsschicht gefüllt.
Im Rahmen der vorliegenden Anmeldung dienen Ordinalzahlen in Verbindung mit Begriffen wie beispielsweise „erste
Isolationsschicht" oder „zweite Isolationsschicht" lediglich der besseren Unterscheidbarkeit und der vereinfachten
Beschreibung. Die Verwendung des Begriffs „zweite
Isolationsschicht" oder „dritte Isolationsschicht" impliziert jedoch nicht notwendigerweise das Vorhandensein einer „ersten Isolationsschicht" . Beispielsweise führt die erste Isolationsschicht den gesamten Teilbereich der ersten Grabenstruktur seitlich der ersten Kontaktfingerstruktur .
Weiterhin kann die erste Isolationsschicht eine Oberfläche der zweiten Halbleiterschicht stellenweise bedecken. Mit anderen Worten kann die erste Isolationsschicht eine größere laterale Querausdehnung aufweisen als die erste
Grabenstruktur . Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist die erste Isolationsschicht eine
Mehrzahl von Teilschichten auf. Beispielsweise bilden die Teilschichten einen dielektrischen Spiegel. Zum Beispiel weist die erste Isolationsschicht eine alternierende Abfolge erster Teilschichten und zweiter Teilschichten auf, wobei die ersten Teilschichten jeweils einen niedrigeren Brechungsindex aufweisen als die zweiten Teilschichten oder umgekehrt.
Absorptionsverluste können weitergehend reduziert werden.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips weist der Halbleiterchip eine zweite
Kontaktfingerstruktur auf, die mit der zweiten
Halbleiterschicht elektrisch leitend verbunden ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die zweite Kontaktfingerstruktur in
Draufsicht auf den Halbleiterchip in der ersten
Grabenstruktur angeordnet. Insbesondere kann die zweite
Kontaktfingerstruktur stellenweise mit der ersten
Kontaktfingerstruktur überlappen. Die zweite
Kontaktfingerstruktur ist also in Draufsicht auf den
Halbleiterchip in einem Bereich angeordnet, in dem der aktive Bereich ohnehin entfernt oder zumindest deaktiviert ist.
Die zweite Kontaktfingerstruktur kann jedoch auch einen oder mehrere Kontaktfinger aufweisen, die mit der ersten
Grabenstruktur nicht überlappen. Weiterhin kann die zweite Kontaktfingerstruktur auch völlig überlappungsfrei zur ersten Kontaktfingerstruktur ausgebildet sein.
Bereiche, in denen die erste Kontaktfingerstruktur und die zweite Kontaktfingerstruktur überlappen, sind sowohl für die laterale Stromverteilung für die Kontaktierung der ersten Halbleiterschicht als auch für die laterale Stromverteilung für die Kontaktierung der zweiten Halbleiterschicht nutzbar. Beispielsweise befinden sich mindestens 10 %, mindestens 30 % oder mindestens 90 % der zweiten Kontaktfingerstruktur in Draufsicht auf den Halbleiterchip innerhalb der ersten
Kontaktfingerstruktur. Je größer dieser prozentuale Anteil ist, desto mehr Fläche des Halbleiterchips, die aufgrund der ersten Kontaktfingerstruktur ohnehin nicht für die
Strahlungserzeugung nutzbar ist, kann zusätzlich für die
Ladungsträgerverteilung über die zweite Kontaktfingerstruktur genutzt werden. Gegenüber einem Halbleiterchip, bei dem die erste Kontaktfingerstruktur und die zweite
Kontaktfingerstruktur überlappungsfrei nebeneinander
angeordnet sind, kann die von den Kontaktfingerstrukturen überdeckte Fläche des aktiven Bereichs verringert sein.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist zwischen der ersten Kontaktfingerstruktur und der zweiten Kontaktfingerstruktur in vertikaler Richtung eine zweite Isolationsschicht angeordnet. Die zweite
Isolationsschicht dient der elektrischen Isolierung zwischen der ersten Kontaktfingerstruktur und der zweiten
Kontaktfingerstruktur. Zum Beispiel ist die zweite
Kontaktfingerstruktur über eine zweite Anschlussschicht und über eine zweite Stromverteilungsschicht mit der zweiten Halbleiterschicht elektrisch leitend verbunden. Zum Beispiel ist die zweite Isolationsschicht in vertikaler Richtung stellenweise zwischen der zweiten Anschlussschicht und der zweiten Stromverteilungsschicht angeordnet und weist
mindestens eine Öffnung auf, in der die zweite
Anschlussschicht an die zweite Stromverteilungsschicht aneinander angrenzen. In Draufsicht auf den Halbleiterchip ist die Öffnung zweckmäßigerweise überlappungsfrei zur ersten Grabenstruktur angeordnet. Über die Position, Größe und
Dichte der Öffnungen ist einstellbar, an welchen Stellen vermehrt eine Ladungsträgerinjektion in die zweite
Halbleiterschicht erfolgt. Insbesondere kann eine lateral von der zweiten Kontaktfingerstruktur beabstandete
Ladungsträgerinjektion erzielt werden.
Ein Halbleiterchip, bei dem erste und zweite
Kontaktfingerstrukturen stellenweise überlappen und bei dem die elektrische Stromeinprägung seitlich einer
Kontaktfingerstruktur über Öffnungen in einer
Isolationsschicht erzielt wird, ist in der deutschen
Patentanmeldung DE 10 2016 112 587.3 beschrieben, deren gesamter Offenbarungsgehalt diesbezüglich explizit durch Rückbezug in die vorliegende Anmeldung aufgenommen wird.
Die zweite Isolationsschicht bedeckt beispielsweise
mindestens 30 %, mindestens 50 %, mindestens 70 % oder mindestens 90 % der gesamten Grundfläche des Halbleiterchips in Draufsicht. Beispielsweise bedeckt die Isolationsschicht höchstens 99 % der gesamten Grundfläche des Halbleiterchips in Draufsicht. Für die Isolationsschichten eignet sich insbesondere ein dielektrisches Material. Bei einem dielektrischen Material handelt es sich um ein elektrisch schwach- oder nicht
leitendes, nicht metallisches Material, dessen Ladungsträger im Allgemeinen, also zum Beispiel bei den üblichen
Betriebsströmen, nicht frei beweglich sind. Die
Isolationsschicht enthält beispielsweise mindestens eines der folgenden Materialien: Siliziumnitrid, Siliziumdioxid, Siliziumoxinitrid, Aluminiumoxid, Titanoxid, Tantaloxid, Nioboxid .
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips sind die erste Seitenfläche und die zweite Seitenfläche der ersten Grabenstruktur durch einen
gemeinsamen Graben gebildet. Zwischen der ersten Seitenfläche und der zweiten Seitenfläche befindet sich also genau ein Graben, in dem der gesamte aktive Bereich entfernt ist.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips ist die erste Seitenfläche der ersten
Grabenstruktur durch einen Graben der ersten Grabenstruktur und die zweite Seitenfläche durch einen weiteren Graben der ersten Grabenstruktur gebildet. Die zweite Grabenstruktur verläuft in Draufsicht auf den Halbleiterchip zwischen dem Graben und dem weiteren Graben. Mit anderen Worten befindet sich auf beiden Seiten der zweiten Grabenstruktur jeweils ein Graben der ersten Grabenstruktur.
Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips verläuft zwischen dem ersten Graben und dem zweiten Graben ein Teilbereich des aktiven Bereichs, wobei der Teilbereich seitens der zweiten Halbleiterschicht nicht elektrisch kontaktiert ist. Der aktive Bereich ist in dem Teilbereich also zwar vorhanden, nicht jedoch für die
Strahlungserzeugung beziehungsweise Strahlungsdetektion eingerichtet, da die zweite Halbleiterschicht in diesem
Teilbereich nicht elektrisch kontaktiert ist und folglich keine Ladungsträger in den aktiven Bereich gelangen oder aus dem aktiven Bereich abgeführt werden können. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips grenzt die erste Kontaktfingerstruktur stellenweise unmittelbar an den Teilbereich des aktiven
Bereichs an. Bei dieser Ausgestaltung kann sich die zweite Grabenstruktur insbesondere durch die zweite
Halbleiterschicht und den aktiven Bereich in die erste
Halbleiterschicht hinein erstrecken. Die erste
Kontaktfingerstruktur kann also den Teilbereich des aktiven Bereichs elektrisch kurzschließen. Dies beeinträchtigt jedoch nicht die Funktionalität des optoelektronischen
Halbleiterchips, da der Teilbereich des aktiven Bereichs vom übrigen Teil des aktiven Bereichs elektrisch abgetrennt ist.
Weiterhin wird ein Verfahren zum Herstellen eines
optoelektronischen Halbleiterchips angegeben. Eine
Halbleiterschichtenfolge mit einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einem zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht
angeordneten und zum Erzeugen und/oder Empfangen von
Strahlung vorgesehenen aktiven Bereich wird bereitgestellt. Eine erste Grabenstruktur wird in der
Halbleiterschichtenfolge mittels einer ersten Maskenschicht ausgebildet, wobei die erste Grabenstruktur die zweite
Halbleiterschicht und den aktiven Bereich durchdringt und in lateraler Richtung durch eine erste Seitenfläche und eine zweite Seitenfläche begrenzt ist. Eine zweite Grabenstruktur wird in der Halbleiterschichtenfolge mittels einer zweiten Maskenschicht ausgebildet, wobei die zweite Grabenstruktur in die erste Halbleiterschicht hineinragt. Eine erste
Kontaktfingerstruktur wird ausgebildet, wobei die erste
Kontaktfingerstruktur in der zweiten Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden ist. Die zweite Grabenstruktur verläuft in Draufsicht auf die Halbleiterschichtenfolge zumindest stellenweise zwischen der ersten Seitenfläche der ersten Grabenstruktur und der zweiten Seitenfläche der ersten Grabenstruktur. Das Verfahren kann, muss jedoch nicht notwendigerweise in der angegebenen
Reihenfolge der Verfahrensschritte durchgeführt werden.
Beispielsweise kann die zweite Grabenstruktur auch nach dem Ausbilden der ersten Grabenstruktur ausgebildet werden.
Beim Ausbilden der ersten Grabenstruktur können insbesondere auch Mesagräben gebildet werden, also Gräben, die den aktiven Bereich des Halbleiterchips entlang einer äußeren Umrandung des Halbleiterchips lateral begrenzen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die erste Kontaktfingerstruktur mittels der zweiten Maskenschicht strukturiert aufgebracht. Insbesondere kann die zweite
Maskenschicht mit Material der ersten Kontaktfingerstruktur bedeckt werden, bevor die zweite Maskenschicht entfernt wird. Für die Ausbildung der ersten Kontaktfingerstruktur kann also dieselbe Maske verwendet werden wie für die Ausbildung der zweiten Grabenstruktur. Die laterale Positionierung der ersten Kontaktfingerstruktur relativ zur zweiten
Grabenstruktur kann so selbstj ustiert erfolgen. Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem Aufbringen der zweiten Maskenschicht eine erste
Isolationsschicht aufgebracht, die die erste Grabenstruktur stellenweise befüllt. Topologieunterschiede bedingt durch die erste Grabenstruktur können mittels der ersten
Isolationsschicht verringert werden. Nachfolgende Schichten können so mit einer erhöhten Zuverlässigkeit aufgebracht werden . Die Herstellung des optoelektronischen Halbleiterbauelements erfolgt zweckmäßigerweise in einem Verbund für die
Herstellung einer Vielzahl gleichartiger
Halbleiterbauelemente, wobei die einzelnen optoelektronischen Halbleiterbauelemente durch ein Vereinzelungsverfahren aus dem Verbund hervorgehen.
Das beschriebene Verfahren ist für die Herstellung eines weiter oben beschriebenen optoelektronischen Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Verfahren
genannte Merkmale können daher auch für den Halbleiterchip herangezogen werden und umgekehrt.
Weitere Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der Ausführungsbeispiele in
Verbindung mit den Figuren.
Es zeigen: Die Figuren 1A, 1B und IC ein Ausführungsbeispiel für einen optoelektronischen Halbleiterchip in
Draufsicht (Figur 1A) , in einer
Schnittansicht entlang der in Figur
1A gezeigten Linie A-A' für einen
Teilbereich des optoelektronischen
Halbleiterchips (Figur 1B) und in einer zum Ausschnitt der Figur zugehörigen Draufsicht in Figur IC; die Figuren 2 und 3 jeweils ein Ausführungsbeispiel für optoelektronischen
Halbleiterchip in schematischer
Schnittansieht ; die Figuren 4A und 4B ein Ausführungsbeispiel für einen optoelektronischen Halbleiterchip in schematischer Draufsicht (Figur 4A) und in schematischer Schnittansicht entlang der der in Figur 4A
gezeigten Linie B-B' eines
Ausschnitts des optoelektronischen Halbleiterchips (Figur 4B) ; die Figuren 5 und 6 jeweils ein Ausführungsbeispiel für einen optoelektronischen
Halbleiterchip; und
die Figuren 7A bis 7D ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines optoelektronischen Halbleiterchips anhand von schematisch in
Schnittansicht dargestellten
Zwischenschritten . Gleiche, gleichartige oder gleichwirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
Die Figuren sind jeweils schematische Darstellungen und daher nicht unbedingt maßstabsgetreu. Vielmehr können
vergleichsweise kleine Elemente und insbesondere
Schichtdicken zur Verdeutlichung übertrieben groß dargestellt sein .
In den Figuren 1A bis IC ist ein Ausführungsbeispiel für einen optoelektronischen Halbleiterchip 1 gezeigt. Der optoelektronische Halbleiterchip weist eine
Halbleiterschichtenfolge 2 mit einem aktiven Bereich 20 auf, wobei der aktive Bereich 20 zwischen einer ersten Halbleiterschicht 21 eines ersten Leitungstyps,
beispielsweise n-leitend, und einer zweiten Halbleiterschicht 22 eines vom ersten Leitungstyp verschiedenen zweiten
Leitungstyps, beispielsweise p-leitend, angeordnet ist.
Beispielsweise ist der aktive Bereich zur Erzeugung von
Strahlung im ultravioletten, sichtbaren oder roten
Spektralbereich vorgesehen. Durch Anlegen einer externen elektrischen Spannung zwischen einer ersten Kontaktfläche 50 und einer zweiten Kontaktfläche 60 des optoelektronischen Halbleiterchips können Ladungsträger über die erste
Halbleiterschicht 21 beziehungsweise die zweite
Halbleiterschicht 22 in den aktiven Bereich 20 injiziert werden und dort unter Emission von Strahlung rekombinieren. Die nachfolgende Beschreibung ist jedoch analog auch für einen optoelektronischen Halbleiterchip anwendbar, bei dem der aktive Bereich 20 zum Empfangen von Strahlung vorgesehen ist. In diesem Fall werden im aktiven Bereich durch
Strahlungsabsorption generierte Ladungsträgerpaare räumlich voneinander getrennt, so dass an den Kontaktflächen ein externes elektrisches Signal abgreifbar ist.
Die Halbleiterschichtenfolge 2 ist auf einem Substrat 29 angeordnet, etwa einem Aufwachssubstrat für die epitaktische Abscheidung der Halbleiterschichtenfolge, etwa mittels MOCVD. Als Substrat 29 eignet sich insbesondere Saphir für eine Halbleiterschichtenfolge 2 auf der Basis von Nitrid- Verbindungshalbleitermaterial. Alternativ kann beispielsweise Siliziumkarbid, Galliumnitrid oder Silizium Anwendung finden.
Die elektrische Kontaktierung des optoelektronischen
Halbleiterchips 1 erfolgt von der dem Substrat 29 abgewandten Seite der Halbleiterschichtenfolge 2. In der Halbleiterschichtenfolge 2 ist eine erste Grabenstruktur 3 ausgebildet. In lateraler Richtung erstreckt sich die erste Grabenstruktur 3 zwischen einer ersten
Seitenfläche 301 und einer zweiten Seitenfläche 302. Zwischen der ersten Seitenfläche 301 und der zweiten Seitenfläche 302 sind der aktive Bereich 20 und die zweite Halbleiterschicht 22 entfernt.
Die erste Grabenstruktur 3 ist durch einen Graben 31
gebildet, wobei der Graben die erste Seitenfläche 301 und die zweite Seitenfläche 302 der Grabenstruktur 3 bildet.
In der Halbleiterschichtenfolge 2 ist eine zweite
Grabenstruktur 4 ausgebildet, wobei die zweite Grabenstruktur in die erste Halbleiterschicht 21 hineinragt und in
Draufsicht auf den Halbleiterchip zumindest stellenweise zwischen der ersten Seitenfläche 301 der ersten
Grabenstruktur und der zweiten Seitenfläche 302 der ersten Grabenstruktur verläuft. Eine Bodenfläche 303 der ersten Grabenstruktur ist näher am Substrat angeordnet als der aktive Bereich 20.
Der Halbleiterchip 1 weist eine erste Kontaktfingerstruktur 5 auf, die in der zweiten Grabenstruktur 4 mit der ersten
Halbleiterschicht 21 elektrisch leitend verbunden ist.
Weiterhin weist der optoelektronische Halbleiterchip eine zweite Kontaktfingerstruktur 6 auf, die mit der zweiten
Halbleiterschicht 22 elektrisch leitend verbunden ist. Die erste Kontaktfingerstruktur 5 und die zweite
Kontaktfingerstruktur 6 sind jeweils elektrisch leitend mit der ersten Kontaktfläche 50 beziehungsweise der zweiten
Kontaktfläche 60 verbunden. Insbesondere können die Kontaktfingerstrukturen und die zugeordneten Kontaktflächen jeweils aus einer gemeinsamen Schicht oder Schichtfolge gebildet sein. Beispielsweise sind die erste
Kontaktfingerstruktur und die zweite Kontaktfingerstruktur jeweils metallisch ausgebildet.
In dem gezeigten Ausführungsbeispiel sind die erste
Kontaktfingerstruktur 5 und die zweite Kontaktfingerstruktur 6 in Draufsicht auf den Halbleiterchip 1 überlappungsfrei nebeneinander angeordnet. Die erste Kontaktfingerstruktur 5 und/oder die zweite Kontaktfingerstruktur 6 können jeweils einen Kontaktfinger, zwei Kontaktfinger oder mehr als zwei Kontaktfinger aufweisen, wobei die Anzahl der Kontaktfinger der ersten Kontaktfingerstruktur und die Anzahl der
Kontaktfinger der zweiten Kontaktfingerstruktur gleich oder voneinander verschieden sein können.
Die erste Kontaktfingerstruktur 5 grenzt in der zweiten Grabenstruktur 4 an eine erste Seitenfläche 401 und eine zweiten Seitenfläche 402 der zweiten Grabenstruktur an. Die elektrische Kontaktierung der ersten Halbleiterschicht erfolgt also nicht nur über eine Bodenfläche 403 der zweiten Grabenstruktur 4, sondern auch über deren Seitenflächen. Dadurch kann auch bei einer vergleichsweise geringen
lateralen Ausdehnung der ersten Kontaktfingerstruktur 5 eine vergleichsweise große Kontaktierungsgrenzfläche 45 zwischen der ersten Kontaktfingerstruktur 5 und der ersten
Halbleiterschicht 21 erzielt werden. Die erste
Kontaktfingerstruktur 5 bildet also einen dreidimensionalen Kontakt zur ersten Halbleiterschicht 21.
Beispielsweise wird bei einer lateralen Ausdehnung der zweiten Grabenstruktur von 5 ym in Verbindung mit einer vertikalen Ausdehnung von 2 ym insgesamt eine
Kontaktierungsgrenzflache 45 zur ersten Halbleiterschicht 21 entlang von 9 ym in Schnittansicht erzielt. Bei einer
konventionellen „zweidimensionalen" Kontaktierung wäre dagegen eine laterale Ausdehnung von 9 ym erforderlich, um dieselbe Kontaktierungsgrenzfläche zu erzielen. In diesem Beispiel kann die laterale Ausdehnung der ersten
Kontaktfingerstruktur 5 unter Beibehaltung der
Kontaktierungsgrenzfläche und des resultierenden
Kontaktwiderstands and der Grenzfläche zwischen Metall und Halbleiter also nahezu halbiert werden, wodurch
Absorptionsverluste reduziert und die Helligkeit signifikant erhöht werden können. Weiterhin kann durch eine reduzierte laterale Ausdehnung der ersten Kontaktfingerstruktur 5 auch die für die
Strahlungserzeugung nutzbare Fläche des aktiven Bereichs 20 erhöht werden, da für die Ausbildung der ersten
Kontaktfingerstruktur weniger Fläche des Halbleiterchips benötigt wird. Dadurch wird die Helligkeit des Halbleitertyps weiter erhöht.
In vertikaler Richtung beträgt eine Ausdehnung der zweiten Grabenstruktur beispielsweise zwischen einschließlich 0,1 ym und einschließlich 9 ym, beispielsweise zwischen
einschließlich 0,5 ym und einschließlich 4 ym, etwa zwischen einschließlich 0,7 ym und 2 ym.
Die vertikale Ausdehnung der ersten Grabenstruktur 3 ist insbesondere mindestens so groß, dass die erste
Grabenstruktur 3 die zweite Halbleiterschicht 22 und den aktiven Bereich 20 durchtrennt und die erste
Halbleiterschicht 21 in der ersten Grabenstruktur stellenweise frei liegt. Beispielsweise beträgt eine
vertikale Ausdehnung der ersten Grabenstruktur 3 zwischen einschließlich 0,1 ym und 5 ym, zum Beispiel zwischen
einschließlich 0,2 ym und einschließlich 2 ym, etwa zwischen einschließlich 0,3 ym und einschließlich 0,7 ym.
Die erste Kontaktfingerstruktur 5 kann einschichtig oder mehrschichtig ausgebildet sein. In dem gezeigten
Ausführungsbeispiel weist die erste Kontaktfingerstruktur eine erste Anschlussschicht 51 und eine
Stromverteilungsschicht 52 auf. Die erste Anschlussschicht 51 grenzt stellenweise unmittelbar an die erste
Halbleiterschicht 21 an. Die erste Anschlussschicht 51 kann die zweite Grabenstruktur 4 in vertikaler Richtung
vollständig oder nur zum Teil befüllen.
Die erste Anschlussschicht 51 ist insbesondere als eine
Spiegelschicht für die im aktiven Bereich zu erzeugende
Strahlung ausgebildet. Insbesondere eignet sich Silber für die erste Anschlussschicht aufgrund einer hohen Reflektivität im sichtbaren und ultravioletten Spektralbereich. Weiterhin zeichnet sich Silber durch einen geringen Kontaktwiderstand zu n-leitenden Nitrid-Verbindungshalbleitermaterial, wie beispielsweise Galliumnitrid aus.
Die erste Stromverteilungsschicht 52 überdeckt die erste Anschlussschicht 51 in Draufsicht auf den Halbleiterchip vorzugsweise vollständig. Insbesondere kann die erste
Stromverteilungsschicht 52 die erste Anschlussschicht 51 in lateraler Richtung überragen. Die Stromverteilungsschicht 52 kann so die Funktion einer Verkapselungsschicht für die erste Anschlussschicht 51 erfüllen. Für die erste Anschlussschicht eignet sich dadurch auch ein Material, bei dem bei nicht hinreichender Verkapselung, beispielsweise gegenüber
Feuchtigkeit, die Gefahr von Migration bestehen würde. Dies betrifft beispielsweise Silber. Die erste Kontaktfingerstruktur 5 ist von der ersten
Seitenfläche 301 der ersten Grabenstruktur und von der zweiten Seitenfläche 302 der ersten Grabenstruktur in
lateraler Richtung beabstandet. Die Gefahr eines elektrischen Kurzschlusses an den Seitenflächen der ersten Grabenstruktur 3 kann so vermieden werden. In der ersten Grabenstruktur 3 ist eine zweite Isolationsschicht 72 angeordnet. Die zweite Isolationsschicht 72 kann auch die einzige Isolationsschicht in dem Halbleiterchip 1 sein. Die zweite Isolationsschicht 72 dient insbesondere dem Schutz und/oder der Passivierung des aktiven Bereichs 20, der ohne die zweite Isolationsschicht 72 an der ersten Seitenfläche 301 und der zweiten Seitenfläche 302 der ersten Grabenstruktur 3 frei liegen würde.
Auf der zweiten Halbleiterschicht 22 ist eine zweite
Anschlussschicht 61 angeordnet. Die zweite Anschlussschicht 61 ist über die zweite Kontaktfingerstruktur 6 mit der zweiten Kontaktfläche 60 elektrisch leitend verbunden und dient einer lateralen gleichmäßigen Einprägung von
Ladungsträgern in die zweite Halbleiterschicht 22.
Beispielsweise weist die zweite Anschlussschicht 61 ein transparentes leitfähiges Oxid (Transparent Conductive Oxide, TCO)- Material auf, etwa Indiumzinnoxid (ITO) oder Zinkoxid (ZnO) . Die zweite Grabenstruktur 4 weist beispielsweise eine
laterale Querausdehnung zwischen einschließlich 0,5 ym und einschließlich 20 ym auf. Die laterale Querausdehnung der ersten Grabenstruktur 3 entlang derselben Richtung ist beispielsweise um mindestens 5 ym oder um mindestens 10 ym und/oder um höchstens 30 ym größer als die laterale
Querausdehnung der zweiten Grabenstruktur 4. In Figur 2 ist ein weiteres Ausführungsbeispiel für einen optoelektronischen Halbleiterchip gezeigt. Dieses
Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit Figur 1 beschriebenen Ausführungsbeispiel.
Im Unterschied hierzu ist in der ersten Grabenstruktur 3 eine erste Isolationsschicht 71 angeordnet. Die erste
Isolationsschicht 71 grenzt an die erste Seitenfläche 301 und die zweite Seitenfläche 302 der ersten Grabenstruktur an. Insbesondere kann die erste Isolationsschicht die gesamte erste Grabenstruktur 3 befüllen, die nicht bereits von der ersten Kontaktfingerstruktur 5 oder einem anderen festen Material befüllt ist. Mittels einer solchen ersten
Isolationsschicht kann die Abscheidung nachfolgender
Schichten vereinfacht werden, da die so entstehenden Kanten leichter zu überformen sind.
Insbesondere kann die erste Isolationsschicht 71 auch die zweite Halbleiterschicht 22 bereichsweise überdecken. Eine zuverlässige elektrische Isolierung des aktiven Bereichs 20 an den ersten Seitenflächen 301 und zweiten Seitenflächen 302 der ersten Grabenstruktur 3 kann so vereinfacht erzielt werden. Eine solche Isolationsschicht und ein Verfahren zur Herstellung einer solchen Isolationsschicht sind in der deutschen Patentanmeldung DE 10 2016 105 056.3 beschrieben, deren gesamter Offenbarungsgehalt diesbezüglich hiermit explizit durch Rückbezug in die vorliegende Anmeldung
aufgenommen wird. Die erste Isolationsschicht 71 kann weiterhin auch einen Teil der ersten Kontaktfingerstruktur 5, etwa die erste
Anschlussschicht 51 stellenweise überdecken. Die erste Isolationsschicht 71 kann einschichtig ausgebildet sein oder wie in Zusammenhang mit Figur 3 gezeigt
mehrschichtig ausgebildet sein. Beispielsweise weist die erste Isolationsschicht 71 eine Mehrzahl erster Teilschichten 711 und eine Mehrzahl zweiter Teilschichten 712 auf, wobei diese Teilschichten alternierend angeordnet sind und sich jeweils bezüglich ihres Brechungsindices voneinander
unterscheiden. Mit einer derartigen Ausgestaltung kann ein dielektrischer Spiegel ausgebildet werden.
Absorptionsverluste an der ersten Kontaktfingerstruktur 5, insbesondere an der ersten Stromverteilungsschicht 52 der ersten Kontaktfingerstruktur 5 können so verringert werden.
Ein weiteres Ausführungsbeispiel für einen
Strahlungsemittierenden Halbleiterchip ist in den Figuren 4A und 4B gezeigt. Dieses Ausführungsbeispiel entspricht im
Wesentlichen dem im Zusammenhang mit den Figuren 1A bis IC beschriebenen Ausführungsbeispielen .
Im Unterschied hierzu überlappen die erste
Kontaktfingerstruktur 5 und die zweite Kontaktfingerstruktur 6 stellenweise. Dadurch können Bereiche des
optoelektronischen Halbleiterchips sowohl für die
Stromverteilung zur Ladungsträgerinjektion von Elektronen als auch zur Ladungsträgerinjektion von Löchern genutzt werden.
Figur 4B zeigt einen Schnitt entlang der Linie B-B', also in einem Bereich, in dem die erste Kontaktfingerstruktur 5 und die zweite Kontaktfingerstruktur 6 überlappen. Die Ausgestaltung der Kontaktfingerstrukturen ist jedoch in weiten Grenzen variierbar. Beispielsweise kann auch eine der Kontaktfingerstrukturen mehr oder weniger Kontaktfinger aufweisen als die andere Kontaktfingerstruktur. Insbesondere kann die zweite Kontaktfingerstruktur mindestens einen
Kontaktfinger mehr aufweisen als die erste
Kontaktfingerstruktur .
Wie in Figur 4B gezeigt, sind die erste Kontaktfingerstruktur 5 und die zweite Kontaktfingerstruktur 6 in vertikaler
Richtung mittels einer zweiten Isolationsschicht 72
elektrisch voneinander isoliert. Die zweite
Kontaktfingerstruktur 6 ist über eine zweite
Stromverteilungsschicht 62 und eine zweite Anschlussschicht 61 elektrisch leitend mit der zweiten Halbleiterschicht 22 verbunden .
Die laterale Ausdehnung der Kontaktfinger der zweiten
Kontaktfingerstruktur 6 kann größer, kleiner oder gleich der lateralen Ausdehnung der Kontaktfinger der ersten
Kontaktfingerstruktur 5 sein.
Die zweite Anschlussschicht 61 und die
Stromverteilungsschicht 62 können beispielsweise jeweils ein TCO-Material aufweisen, etwa ITO oder ZnO.
Die zweite Isolationsschicht 72 verläuft stellenweise
zwischen der zweiten Anschlussschicht 61 und der zweiten Stromverteilungsschicht 62. Die zweite Isolationsschicht 72 weist eine oder eine Mehrzahl von Öffnungen 720 auf, in denen die zweite Anschlussschicht 61 an die zweite
Stromverteilungsschicht 62 angrenzt. Über die Position, Größe und Dichte der Öffnungen 720 kann die Ladungsträgerinjektion in die zweite Halbleiterschicht 22 bezüglich ihrer lateralen Verteilung eingestellt werden.
Insbesondere kann die Ladungsträgerinjektion in die zweite Halbleiterschicht 22 lateral beabstandet von der ersten
Grabenstruktur 3 erfolgen. Absorptionsverluste an der ersten Kontaktfingerstruktur 5 und/oder der zweiten
Kontaktfingerstruktur 6 können so weitergehend verringert werden .
Auf der der Halbleiterschichtenfolge 2 abgewandten Seite der zweiten Anschlussschicht 61 ist weiterhin optional eine dritte Isolationsschicht 73 angeordnet. Selbstverständlich kann auch in diesem Ausführungsbeispiel die erste Isolationsschicht 71 wie im Zusammenhang mit Figur 3 beschrieben einen dielektrischen Spiegel bilden.
Das in Figur 5 dargestellte Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit Figur 4 beschriebenen Ausführungsbeispiel. Im Unterschied hierzu weist die erste Grabenstruktur 3 zusätzlich zu einem Graben 31 einen weiteren Graben 32 auf. Der Graben 31 bildet die erste Seitenfläche 301 der ersten Grabenstruktur 3 und der weitere Graben 32 bildet die zweite Seitenfläche 302 der ersten Grabenstruktur 3. Zwischen dem Graben und dem weiteren Graben ist die zweite Grabenstruktur 4 ausgebildet. Der aktive Bereich 20 ist also zwischen der ersten Seitenfläche 301 und der zweiten
Seitenfläche 302 nicht vollständig entfernt. Es entsteht ein Teilbereich 205 des aktiven Bereichs, wobei dieser
Teilbereich vom übrigen aktiven Bereich mittels des Grabens 31 und des weiteren Grabens 32 elektrisch isoliert ist. Die zweite Halbleiterschicht 22 über diesem Teilbereich ist nicht elektrisch kontaktiert und insbesondere nicht mit der zweiten Anschlussschicht 61 elektrisch leitend verbunden.
Die zweite Grabenstruktur 4 erstreckt sich durch die zweite Halbleiterschicht 22, den aktiven Bereich 20 in die erste
Halbleiterschicht 21 hinein. In der zweiten Grabenstruktur 4 grenzt die erste Kontaktfingerstruktur 5 an die erste
Halbleiterschicht 21, den aktiven Bereich 20 und die zweite Halbleiterschicht 22 an. Der Teilbereich 205 des aktiven Bereichs ist also mittels der ersten Kontaktfingerstruktur 5 elektrisch kurzgeschlossen. Dies wirkt sich jedoch aufgrund der elektrischen Isolation dieses Teilbereichs vom übrigen aktiven Bereich nicht negativ auf die Funktionalität des optoelektronischen Halbleiterchips 1 aus.
Das in Figur 6 gezeigte Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit Figur 5 beschriebenen Ausführungsbeispiel. Im Unterschied hierzu sind der Graben 31 und der weitere Graben 32 mittels einer ersten
Isolationsschicht 71 befüllt. Topologieunterschiede bedingt durch die erste Grabenstruktur 3 können mittels der ersten Isolationsschicht 71 zumindest zum Teil ausgeglichen werden. Insbesondere können so Kanten, die von der zweiten
Stromverteilungsschicht 62 zu überformen sind, minimiert werden. Auch bei einer vergleichsweise geringen Dicke der zweiten Stromverteilungsschicht 62, etwa von 200 nm oder weniger, ist so eine zuverlässige durchgängige elektrische Kontaktierung zwischen der zweiten Kontaktfingerstruktur 6 und der zweiten Halbleiterschicht 22 vereinfacht erzielbar. Insbesondere ist die Gefahr einer verminderten Querleitung aufgrund einer Dickenreduktion an einer überformten Kante verhindert oder zumindest vermieden. Auch in diesem Ausführungsbeispiel kann die erste Isolationsschicht 71 wie im Zusammenhang mit Figur 3
beschrieben als dielektrischer Spiegel ausgebildet sein. Ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips ist in den Figuren 7A bis 7D anhand von schematisch in Schnittansicht
dargestellten Zwischenschritten gezeigt, wobei exemplarisch ein Halbleiterchip hergestellt wird, wie er im Zusammenhang mit den Figuren 1A bis IC beschrieben ist. Die Herstellung des optoelektronischen Halbleiterchips erfolgt in einem
Verbund zur gleichzeitigen Herstellung einer Vielzahl solcher optoelektronischen Halbleiterchips, wobei in den Figuren 7A bis 7D zur vereinfachten Darstellung lediglich ein
Teilbereich des Verbunds gezeigt ist, aus dem ein
optoelektronischer Halbleiterchip durch Vereinzelung
hervorgeht .
Eine Halbleiterschichtenfolge 2 mit einer ersten
Halbleiterschicht 21, einem aktiven Bereich 20 und einer zweiten Halbleiterschicht 22 wird auf einem Substrat 29 bereitgestellt. Auf der zweiten Halbleiterschicht 22 ist eine zweite Anschlussschicht 61 angeordnet, etwa eine ein TCO- Material enthaltende Schicht. Auf der
Halbleiterschichtenfolge 2 ist eine erste Maskenschicht 91 mit einer Aussparung 910 angeordnet. Die Maskenschicht 91 ist beispielsweise ein Fotolack, der fotolithografisch
strukturiert wird. Im Bereich der Aussparung 910 der ersten Maskenschicht 91 wird eine erste Grabenstruktur 3 ausgebildet, die sich durch die zweite Halbleiterschicht 22 und den aktiven Bereich 20 in die erste Halbleiterschicht 21 hinein erstreckt (Figur 7B) . Die erste Grabenstruktur 3 kann zusammen mit der Definition der Mesakante der Halbleiterschichtenfolge ausgebildet werden . In diesem Schritt wird auch die zweite Anschlussschicht 61 abgetragen. Weiterhin wird die zweite Anschlussschicht 61 in lateraler Richtung abgetragen, so dass die zweite
Anschlussschicht 61 von der Grabenstruktur 3 in lateraler Richtung beabstandet ist. Beispielsweise beträgt der Abstand etwa 1 ym. Dies erfolgt selbstj ustiert ohne eine weitere Maske .
Nachfolgend wird eine zweite Maskenschicht 92 aufgebracht, wobei die zweite Maskenschicht 92 fotolithografisch
strukturiert wird, so dass diese eine Aussparung 920
aufweist. Die Aussparung 920 überlappt mit der ersten
Grabenstruktur 3 und liegt insbesondere in lateraler Richtung vollständig innerhalb der ersten Grabenstruktur. Wie in Figur 7C gezeigt, wird im Bereich der Aussparung 920 eine zweite Grabenstruktur 4 ausgebildet. Nachfolgend kann ein Teil der ersten Kontaktfingerstruktur 5, in dem gezeigten Ausführungsbeispiel die erste Anschlussschicht 51 der ersten Kontaktfingerstruktur 5 aufgebracht werden, so dass die
Aussparung 920 vollständig oder zumindest teilweise befüllt wird. Beim Aufbringen der ersten Anschlussschicht 51 ist die zweite Maskenschicht 92 noch vorhanden. Durch Entfernen der zweiten Maskenschicht 92 verbleibt das Material der ersten Anschlussschicht 51 lediglich innerhalb der zweiten
Grabenstruktur 4. Für das zumindest teilweise Befüllen der zweiten Grabenstruktur 4 ist also keine separate
Maskenschicht erforderlich. Das Befüllen der zweiten
Grabenstruktur erfolgt also selbstj ustiert . Nachfolgend kann, wie in Figur 7D dargestellt, eine erste Stromverteilungsschicht 52 auf die erste Anschlussschicht aufgebracht werden. Weiterhin wird eine zweite
Isolationsschicht 72 aufgebracht, die die erste Seitenfläche 301 und die zweite Seitenfläche 302 der ersten Grabenstruktur 3 bedeckt.
Von dem beschriebenen Ausführungsbeispiel abweichend kann vor dem Aufbringen der zweiten Maskenschicht 92 eine erste
Isolationsschicht aufgebracht werden, die die erste
Grabenstruktur 3 stellenweise befüllt. Dadurch kann ein optoelektronischer Halbleiterchip hergestellt werden, wie er in Figur 2 gezeigt ist. Insbesondere kann die erste Isolationsschicht 71 auch mittels der ersten Maskenschicht 91 lateral strukturiert aufgebracht werden. Dies ist in der vorstehend bereits genannten
Anmeldung DE 10 2016 105 056.3 beschrieben. Die erste Grabenstruktur 3 muss nicht notwendigerweise vor der zweiten Grabenstruktur 4 ausgebildet werden.
Beispielsweise kann bei der Herstellung eines in Figur 6 gezeigten optoelektronischen Halbleiterchips auch zuerst die zweite Grabenstruktur 4 und nachfolgend die erste
Grabenstruktur 3 gebildet werden.
Mit dem beschriebenen Verfahren kann auf einfache und
zuverlässige Weise ein optoelektronischer Halbleiterchip hergestellt werden, der sich durch geringe
Absorptionsverluste bei gleichzeitig guter elektrischer
Kontaktierbarkeit auszeichnet. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2017 117 645.4, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .
Bezugs zeichenliste
1 Halbleiterchip
2 Halbleiterschichtenfolge
20 aktiver Bereich
21 erste Halbleiterschicht
22 zweite Halbleiterschicht
205 Teilbereich des aktiven Bereichs
29 Substrat
3 erste Grabenstruktur
301 erste Seitenfläche der ersten Grabenstruktur
302 zweite Seitenfläche der ersten Grabenstruktur
303 Bodenfläche der ersten Grabenstruktur
31 Graben
32 weiterer Graben
4 zweite Grabenstruktur
401 erste Seitenfläche der zweiten Grabenstruktur
402 zweite Seitenfläche der zweiten Grabenstruktur
403 Bodenfläche der zweiten Grabenstruktur
45 Kontaktierungsgrenzfläche
5 erste Kontaktfingerstruktur
50 erste Kontaktfläche
51 erste Anschlussschicht
52 erste Stromverteilungsschicht
6 zweite Kontaktfingerstruktur
60 zweite Kontaktfläche
61 zweite Anschlussschicht
62 zweite Stromverteilungsschicht
71 erste Isolationsschicht
711 erste Teilschicht
712 zweite Teilschicht
72 zweite Isolationsschicht
720 Öffnung 73 dritte Isolationsschicht
91 erste Maskenschicht
910 Aussparung der ersten Maskenschicht
92 zweite Maskenschicht
920 Aussparung der zweiten Maskenschicht

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) mit einer
Halbleiterschichtenfolge (2) mit einer ersten
Halbleiterschicht (21), einer zweiten Halbleiterschicht (22) und einem zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordneten und zum Erzeugen und/oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20) , wobei
- in der Halbleiterschichtenfolge eine erste Grabenstruktur
(3) ausgebildet ist, wobei die erste Grabenstruktur die zweite Halbleiterschicht und den aktiven Bereich
durchdringt und in lateraler Richtung durch eine erste Seitenfläche (301) und eine zweite Seitenfläche (302) begrenzt ist;
- in der Halbleiterschichtenfolge eine zweite Grabenstruktur
(4) ausgebildet ist, wobei die zweite Grabenstruktur in die erste Halbleiterschicht hineinragt und in Draufsicht auf den Halbleiterchip zumindest stellenweise zwischen der ersten Seitenfläche der ersten Grabenstruktur und der zweiten Seitenfläche der ersten Grabenstruktur verläuft;
- der Halbleiterchip eine erste Kontaktfingerstruktur (5) aufweist, die in der zweiten Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden ist; und - der Halbleiterchip eine zweite Kontaktfingerstruktur (6) aufweist, die mit der zweiten Halbleiterschicht (22) elektrisch leitend verbunden ist, wobei die zweite
Kontaktfingerstruktur (6) in Draufsicht auf den
Halbleiterchip in der ersten Grabenstruktur (3) angeordnet ist.
2. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die zweite Kontaktfingerstruktur (6) stellenweise mit der ersten Kontaktfingerstruktur (5) überlappt.
3. Optoelektronischer Halbleiterchip nach einem der
vorhergehenden Ansprüche, wobei in vertikaler Richtung zwischen der ersten Kontaktfingerstruktur (5) und der zweiten Kontaktfingerstruktur (6) eine zweite Isolationsschicht (72) angeordnet ist, wobei die zweite Kontaktfingerstruktur über eine zweite Anschlussschicht (61) und eine zweite
Stromverteilungsschicht (62) mit der zweiten
Halbleiterschicht (22) elektrisch leitend verbunden ist.
4. Optoelektronischer Halbleiterchip nach Anspruch 3, wobei die zweite Isolationsschicht (72) in vertikaler
Richtung stellenweise zwischen der zweiten Anschlussschicht (61) und der zweiten Stromverteilungsschicht (62) angeordnet ist und mindestens eine Öffnung (720) aufweist, in der die zweite Anschlussschicht und die zweite
Stromverteilungsschicht aneinander angrenzen.
5. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei die erste Kontaktfingerstruktur (5) zumindest
stellenweise an eine erste (401) und/oder eine zweite (402) Seitenfläche der zweiten Grabenstruktur (4) angrenzt und eine erste Anschlussschicht (51) sowie eine erste
Stromverteilungsschicht (52) aufweist, wobei
- die erste Anschlussschicht (51) stellenweise unmittelbar an die erste Halbleiterschicht (21) angrenzt,
- die Stromverteilungsschicht (52) die erste
Anschlussschicht (51) in Draufsicht auf den Halbleiterchip vollständig überdeckt, und
- die erste Stromverteilungsschicht (52) die erste
Anschlussschicht (51) in lateraler Richtung überragt und so die Funktion einer Verkapselungsschicht für die erste Anschlussschicht (51) erfüllt.
6. Optoelektronischer Halbleiterchip nach Anspruch 5, wobei eine Querausdehnung der ersten Kontaktfingerstruktur (5) kleiner ist als eine Querausdehnung der ersten
Grabenstruktur (3) .
7. Optoelektronischer Halbleiterchip nach Anspruch 1, wobei
- die erste Kontaktfingerstruktur (5) zumindest stellenweise an eine erste (401) und/oder eine zweite (402)
Seitenfläche der zweiten Grabenstruktur (4) angrenzt, und
- in der ersten Grabenstruktur (3) eine erste
Isolationsschicht (71) angeordnet ist, wobei die erste
Isolationsschicht (71) an die erste Seitenfläche (301) und die zweite Seitenfläche (302) der ersten Grabenstruktur (3) angrenzt und die gesamte erste Grabenstruktur (3) befüllt, die nicht bereits von der ersten
Kontaktfingerstruktur (5) befüllt ist.
8. Optoelektronischer Halbleiterchip nach Anspruch 7, wobei die erste Isolationsschicht (71) eine Mehrzahl von Teilschichten (711, 712) aufweist, die einen dielektrischen Spiegel bilden.
9. Optoelektronischer Halbleiterchip nach einem der
vorherigen Ansprüche,
wobei die erste Seitenfläche (301) und die zweite
Seitenfläche (302) der ersten Grabenstruktur (3) durch einen gemeinsamen Graben (31) gebildet sind.
10. Optoelektronischer Halbleiterchip nach einem der
Ansprüche 1 bis 8,
wobei die erste Seitenfläche (301) durch einen Graben (31) der ersten Grabenstruktur (3) und die zweite Seitenfläche (302) durch einen weiteren Graben (32) der ersten
Grabenstruktur (3) gebildet sind und wobei die zweite
Grabenstruktur (4) in Draufsicht auf den Halbleiterchip zwischen dem Graben und dem weiteren Graben verläuft.
11. Optoelektronischer Halbleiterchip nach Anspruch 10, wobei zwischen dem ersten Graben und dem zweiten Graben ein Teilbereich (205) des aktiven Bereichs verläuft, wobei der Teilbereich seitens der zweiten Halbleiterschicht nicht elektrisch kontaktiert ist.
12. Optoelektronischer Halbleiterchip nach Anspruch 11, wobei die erste Kontaktfingerstruktur stellenweise
unmittelbar an den Teilbereich des aktiven Bereichs angrenzt.
13. Verfahren zum Herstellen eines optoelektronischen
Halbleiterchips mit den Schritten:
a) Bereitstellen einer Halbleiterschichtenfolge (2) mit einer ersten Halbleiterschicht (21), einer zweiten
Halbleiterschicht (22) und einem zwischen der ersten
Halbleiterschicht und der zweiten Halbleiterschicht
angeordneten und zum Erzeugen und/oder Empfangen von
Strahlung vorgesehenen aktiven Bereich (20);
b) Ausbilden einer ersten Grabenstruktur (3) in der
Halbleiterschichtenfolge mittels einer ersten Maskenschicht (91), wobei die erste Grabenstruktur die zweite
Halbleiterschicht und den aktiven Bereich durchdringt und in lateraler Richtung durch eine erste Seitenfläche (301) und eine zweite Seitenfläche (302) begrenzt ist; c) Ausbilden einer zweiten Grabenstruktur (4) in der
Halbleiterschichtenfolge mittels einer zweiten Maskenschicht (92), wobei die zweite Grabenstruktur in die erste
Halbleiterschicht hineinragt;
d) Ausbilden einer ersten Kontaktfingerstruktur (5) , die in der zweiten Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden ist, wobei die zweite
Grabenstruktur in Draufsicht auf die Halbleiterschichtenfolge zumindest stellenweise zwischen der ersten Seitenfläche der ersten Grabenstruktur und der zweiten Seitenfläche der ersten Grabenstruktur verläuft; und
e) Ausbilden einer zweiten Kontaktfingerstruktur (6), die mit der zweiten Halbleiterschicht (22) elektrisch leitend
verbunden ist, wobei die zweite Kontaktfingerstruktur (6) in Draufsicht auf den Halbleiterchip in der ersten
Grabenstruktur (3) angeordnet ist.
14. Verfahren nach Anspruch 13,
wobei zumindest ein Teil der ersten Kontaktfingerstruktur in Schritt d) mittels der zweiten Maskenschicht strukturiert aufgebracht wird.
15. Verfahren nach Anspruch 13 oder 14,
wobei vor dem Aufbringen der zweiten Maskenschicht eine erste Isolationsschicht (71) aufgebracht wird, die die erste
Grabenstruktur stellenweise befüllt.
16. Verfahren nach einem der Ansprüche 13 bis 15,
mit dem ein optoelektronischer Halbleiterchip nach einem der Ansprüche 1 bis 12 hergestellt wird.
PCT/EP2018/069724 2017-08-03 2018-07-20 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips WO2019025206A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/635,575 US11276788B2 (en) 2017-08-03 2018-07-20 Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017117645.4A DE102017117645A1 (de) 2017-08-03 2017-08-03 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017117645.4 2017-08-03

Publications (1)

Publication Number Publication Date
WO2019025206A1 true WO2019025206A1 (de) 2019-02-07

Family

ID=62981233

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2018/069724 WO2019025206A1 (de) 2017-08-03 2018-07-20 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Country Status (3)

Country Link
US (1) US11276788B2 (de)
DE (1) DE102017117645A1 (de)
WO (1) WO2019025206A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114270544A (zh) * 2019-08-09 2022-04-01 欧司朗光电半导体有限公司 具有减少的吸收的器件和用于制造器件的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120085988A1 (en) * 2010-10-06 2012-04-12 Kuo-Hui Yu Light-emitting diode device and manufacturing method thereof
US20140131759A1 (en) * 2011-07-29 2014-05-15 Samsung Electronics Co., Ltd. Semiconductor light-emitting element
DE102014114674A1 (de) * 2014-10-09 2016-04-14 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US20170040515A1 (en) * 2015-08-06 2017-02-09 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233028B2 (en) * 2001-02-23 2007-06-19 Nitronex Corporation Gallium nitride material devices and methods of forming the same
JP4777757B2 (ja) * 2005-12-01 2011-09-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
DE102009023849B4 (de) 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
TWI433357B (zh) * 2010-08-26 2014-04-01 Huga Optotech Inc 高亮度發光二極體結構
DE102015107577A1 (de) 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102409964B1 (ko) * 2015-08-04 2022-06-16 삼성전자주식회사 반도체 발광소자 및 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120085988A1 (en) * 2010-10-06 2012-04-12 Kuo-Hui Yu Light-emitting diode device and manufacturing method thereof
US20140131759A1 (en) * 2011-07-29 2014-05-15 Samsung Electronics Co., Ltd. Semiconductor light-emitting element
DE102014114674A1 (de) * 2014-10-09 2016-04-14 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US20170040515A1 (en) * 2015-08-06 2017-02-09 Samsung Electronics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114270544A (zh) * 2019-08-09 2022-04-01 欧司朗光电半导体有限公司 具有减少的吸收的器件和用于制造器件的方法

Also Published As

Publication number Publication date
US11276788B2 (en) 2022-03-15
US20200220032A1 (en) 2020-07-09
DE102017117645A1 (de) 2019-02-07

Similar Documents

Publication Publication Date Title
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
DE102015100578A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
WO2009039805A1 (de) Optoelektronisches bauelement sowie verfahren zu dessen herstellung
DE102010045784B4 (de) Optoelektronischer Halbleiterchip
EP2499668A1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
EP2606511A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2018007186A1 (de) Strahlungsemittierender halbleiterchip
DE102014116935A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
WO2014012760A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2010040337A1 (de) Optoelektronischer halbleiterkörper
WO2014044592A1 (de) Optoelektronischer halbleiterchip und verfahren zur seiner herstellung
DE112015002379B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
EP2980864A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung einer kontaktstruktur für einen derartigen chip
WO2013045574A1 (de) Photovoltaischer halbleiterchip
DE102014114674A1 (de) Strahlungsemittierender Halbleiterchip
WO2018114483A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017178627A1 (de) Optoelektronischer halbleiterchip
WO2019025206A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2016135024A1 (de) Optoelektronisches halbleiterbauelement, verfahren zur herstellung eines elektrischen kontakts und verfahren zur herstellung eines halbleiterbauelements
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18743493

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18743493

Country of ref document: EP

Kind code of ref document: A1