WO2014044592A1 - Optoelektronischer halbleiterchip und verfahren zur seiner herstellung - Google Patents

Optoelektronischer halbleiterchip und verfahren zur seiner herstellung Download PDF

Info

Publication number
WO2014044592A1
WO2014044592A1 PCT/EP2013/068889 EP2013068889W WO2014044592A1 WO 2014044592 A1 WO2014044592 A1 WO 2014044592A1 EP 2013068889 W EP2013068889 W EP 2013068889W WO 2014044592 A1 WO2014044592 A1 WO 2014044592A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor layer
contact
layer
semiconductor chip
Prior art date
Application number
PCT/EP2013/068889
Other languages
English (en)
French (fr)
Inventor
Alexander F. PFEUFFER
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to CN201380049234.9A priority Critical patent/CN104662679B/zh
Priority to US14/428,937 priority patent/US9425358B2/en
Publication of WO2014044592A1 publication Critical patent/WO2014044592A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Definitions

  • the present application relates to an optoelectronic semiconductor chip and to a method for producing optoelectronic semiconductor chips.
  • radiation-emitting semiconductor chips can be any type of semiconductor chips.
  • Contact finger structures be provided for a uniform current injection. However, such arranged on the radiation exit surface metallic contact structures hinder the radiation extraction from the device.
  • One object is to provide a semiconductor chip which is characterized by a homogeneous current injection and at the same time good radiation decoupling properties. Furthermore, a method is to be specified, with which such a semiconductor chip can be manufactured reliably.
  • An optoelectronic semiconductor chip has according to a
  • Embodiment a semiconductor body and a carrier, on which the semiconductor body is arranged.
  • Semiconductor body has a semiconductor layer sequence with an active region provided for generating or receiving radiation, a first semiconductor layer and a second semiconductor layer.
  • the active area is
  • the first semiconductor layer is arranged on the side of the active region facing away from the carrier.
  • a trench structure is formed which extends through the second semiconductor layer and extends the active region into the first semiconductor layer.
  • an electrical contact structure is formed with a plurality of contact webs. The contact webs are electrically conductively connected in the trench structure with the first semiconductor layer.
  • the semiconductor body In a vertical direction running perpendicular to a main extension plane of the semiconductor layers of the semiconductor layer sequence, the semiconductor body preferably extends between a first main surface facing away from the carrier and a second side facing the carrier
  • the first semiconductor layer and the second semiconductor layer are of their conductivity type
  • the first semiconductor layer may be n-type and the second semiconductor layer may be p-type, or vice versa.
  • the first semiconductor layer, the second semiconductor layer and / or the active region may be formed in multiple layers.
  • the first semiconductor layer can be contacted on the rear side.
  • the trench structure ends in the vertical direction in the first semiconductor layer. In plan view of the semiconductor chip covers the
  • Semiconductor body in particular the first semiconductor layer, the trench structure and the contact webs.
  • Radiation passage surface serving first main surface of the semiconductor body may be formed free of an external contact. The risk of shading by a contact structure can be avoided.
  • a trench structure is generally understood to mean a structure that is at least partially trench-shaped
  • Grabenförmig means that the structure at least partially has a greater extent along a longitudinal direction than in a direction perpendicular to
  • the extent in the longitudinal direction of at least one trench of the trench structure is at least in places at least twice as large, particularly preferably at least ten times as large as the corresponding extent in the transverse direction.
  • the second semiconductor layer is electrically contacted.
  • the contact structure and the connection layer are in plan view of the semiconductor chip
  • the second main surface is subdivided into regions for contacting the first semiconductor layer and into regions for contacting the second semiconductor layer.
  • the contact structure is expediently formed contiguous.
  • connection layer is formed contiguous.
  • connection layer may be divided, in particular by means of the trench structure, into regions which are spaced apart from one another and which are connected to one another in an electrically conductive manner via a further layer.
  • the contact webs preferably contain a material which is generated for the active area in the operation or to
  • detecting radiation has a high reflectivity.
  • silver, rhodium and iridium are characterized by a high reflectivity.
  • another material may also be used, for example
  • gold by a high reflectivity.
  • a transverse extent of the contact webs preferably decreases at least in regions as the distance from the contact surface increases.
  • a cross-sectional area of the contact webs is adapted to the current density occurring at the respective point.
  • the current density is close to
  • a contact surface for external electrical contacting of the semiconductor chip for example by means of a
  • Wire bond be formed.
  • the contact webs for example, radially be arranged, with mutually adjacent contact webs in each case an acute angle, such as an angle between 10 ° inclusive and including 50 °, with each other.
  • the main bridge can be in supervision on the
  • semiconductor chip in particular along a diagonal of the semiconductor chip.
  • further contact webs branch off in a plan view of the semiconductor chip on both sides of the main web.
  • the further contact webs can at least partially or along their entire length obliquely to the main web
  • further contact webs may be arranged at an angle of between 10 ° and 60 ° inclusive, for example 45 °, to the main web.
  • the further contact webs or also all further contact webs can run parallel to one another.
  • the other contact webs can straight, so run free of a bend or a kink.
  • the further contact webs can also have subregions which run at different angles to the main web. For example, two straight portions may be connected to each other via a kink or a curved portion.
  • a region is preferably formed, which compared to the remaining second
  • Semiconductor layer has a reduced conductivity. By means of this region, an electrical short circuit between the connection layer and the contact structure can be avoided. In other words, the region separates that part of the second semiconductor layer connected to the terminal layer from the region of
  • Insulation layer may be arranged, which electrically isolates the contact structure of the second semiconductor layer. On a range of reduced conductivity of the second
  • Semiconductor layer can be dispensed with in this case.
  • the semiconductor body is preferably by a side surface
  • the side surface may be formed perpendicular or oblique to the lateral direction.
  • Conductivity has.
  • the entire material of the semiconductor body adjoining the side surface is electrically at least at the level of the active region
  • Optoelectronic semiconductor chip is according to a
  • Embodiment a semiconductor layer sequence with a first semiconductor layer, an active region and a second semiconductor layer is provided.
  • Semiconductor layer sequence can, for example, on a
  • a trench structure is formed which extends through the second semiconductor layer and the active region into the first semiconductor layer.
  • a contact structure having a plurality of contact webs is formed, wherein the contact webs in the trench structure are electrically conductively connected to the first semiconductor layer.
  • the semiconductor layer sequence is attached to a carrier. The carrier with the carrier attached
  • Semiconductor layer sequence is in the plurality of
  • the contact structure can therefore be formed before the semiconductor layer sequence is attached to the carrier.
  • the support is from the growth substrate for the
  • Growth substrate are selected with regard to other criteria, for example, in view of a high electrical and / or thermal conductivity.
  • the first criteria for example, in view of a high electrical and / or thermal conductivity.
  • the structuring in semiconductor body is preferably carried out after the
  • Semiconductor layer sequence is already attached to the carrier. Deviating from the structuring but can also be done before attachment to the carrier.
  • the side surfaces of the semiconductor bodies can be electrically deactivated at least in regions.
  • Deactivation can be carried out, for example, by means of ion implantation, a sputtering process or by means of a plasma treatment, for example a treatment with a hydrogen plasma.
  • a sputtering process By a sputtering process, a crystal damage can be achieved, the electrical deactivation of the
  • a region of reduced conductivity can be formed in the second semiconductor layer. The formation of this area can be done by ion implantation or by plasma treatment.
  • the contact structure and the connection layer as masks in forming the
  • Range of reduced conductivity used The formation of the area thus takes place insj ustierter manner.
  • areas covered by the contact structure and the terminal layer are reduced during the formation of the area Conductivity through the contact structure and the
  • a contact surface for external electrical contacting is galvanically deposited on the contact structure.
  • an electroless galvanic process can be used. The electrodeposition can take place automatically, so that no additional photolithographic plane is required for the formation of the contact surface.
  • semiconductor chips can be produced in a simple and reliable manner in which no shading takes place on the radiation passage area and in which charge carriers can be homogeneously injected laterally into the active region or efficiently removed from the active region in the case of a radiation receiver.
  • the method is characterized by a small number of
  • three levels of photolithography may be sufficient.
  • the method described is particularly suitable for producing a semiconductor chip described above. Therefore, features implemented in connection with the semiconductor chip can also be used for the method and vice versa.
  • Figures 1A and 1B an embodiment of a semiconductor chip in a schematic plan view in Figure 1A and associated sectional view along the line ⁇ ⁇ in Figure 1B.
  • Figures 2 and 3 are each further embodiments for a semiconductor chip in a schematic plan view; and
  • FIGS. 4A to 4D show an exemplary embodiment of FIG
  • a first exemplary embodiment of a semiconductor chip 1 is shown in a schematic plan view in FIG. 1A and associated ones
  • the semiconductor chip 1 has a semiconductor body 2 which is fastened to a carrier 5, for example by means of a connection layer 6, for example an adhesive layer or a solder layer.
  • the semiconductor body 2 has a semiconductor layer sequence 200, which forms the semiconductor body. Of the Semiconductor body extends in a direction perpendicular to a main extension plane of the semiconductor layers of
  • the semiconductor layer sequence 200 has an active region 20 provided for generating radiation.
  • the active region is between a first semiconductor layer 21 of a first conductivity type and a second semiconductor layer 22 of a second different from the first conductivity type
  • the semiconductor body 2, in particular the active region 20, preferably comprises a III-V compound semiconductor material.
  • III-V compound semiconductor materials are known for
  • a trench structure 25 is formed. In the vertical direction, the trench structure extends completely through the second semiconductor layer 22 and the active region 20 into the first semiconductor layer 21. The trench structure 25 terminates in the first
  • the trench structure preferably ends in a current spreading layer and / or a
  • the semiconductor chip 1 has a contact structure 3.
  • the contact structure comprises a contact region 32 and a plurality of contact webs 31. In the shown
  • the contact region 32 is arranged in a corner of the semiconductor chip. Starting from the contact region, the contact webs 31 extend radially away from the contact region. Adjacent contact webs each enclose an acute angle with each other. The larger the number of contact webs, the smaller is advantageously the angle between adjacent
  • the angle may be, for example, between 10 ° inclusive and 50 ° inclusive.
  • a contact surface 35 is formed on the contact region 32 of the contact structure 3.
  • the contact surface 35 is provided for external electrical contacting, for example by means of a wire bond connection.
  • the contact surface 35 and the semiconductor body 2 are in the lateral direction
  • the contact surface thus does not cover the semiconductor body 2. Instead of the additional provided layer for forming the contact surface 35 but also the contact region 32 itself such
  • the contact area can also be at another location of the
  • Semiconductor chips may be arranged, for example in the middle of the semiconductor chip.
  • the contact webs may, for example, run star-shaped starting from the contact area.
  • a cross-section of the contact webs 31 takes in plan view of the semiconductor chip with increasing distance from the
  • connection layer 4 is arranged, which partially directly to the second
  • connection layer is provided for injecting charge carriers into the second semiconductor layer.
  • the contact webs 31 and the trench structure 25 are preferably formed such that the
  • Terminal layer 4 is formed contiguous.
  • connection layer is provided as a mirror layer for those generated in the active region or, in the case of a receiver, for those to be received in the active region
  • the contact structure 3 and the connection layer 4 are provided for injecting charge carriers from different sides of the semiconductor body 2 into the active region 20. In order to avoid an electrical short circuit within the semiconductor chip 1, there is no direct connection between the connection layer 4 and the contact structure 3 at any point
  • Connection layer 4 and the contact webs 31 without overlap. At each point of the second main surface 202, therefore, only one of the two layers or none of the layers is arranged.
  • the contact structure 3 is formed by means of a first contact layer 36 and a second contact layer 37.
  • the first contact layer directly adjoins the first semiconductor layer 21.
  • the first contact layer 36 and the second contact layer 37 may each themselves be formed in multiple layers.
  • the first contact layer 36 preferably contains a material with a high reflectivity for the radiation generated in the active region 20, preferably with a reflectivity of at least 60%.
  • a material with a high reflectivity for the radiation generated in the active region 20 preferably with a reflectivity of at least 60%.
  • silver, rhodium or iridium in the visible and ultraviolet spectral range are characterized by a high reflectivity.
  • Silver is suitable
  • Spectral range is suitable for example gold.
  • the first contact layer 36 may further include a
  • the second contact layer 37 is preferably the
  • Stromweitweitung and may additionally a diffusion barrier or more diffusion barriers and / or a
  • Adhesive layer or more adhesive layers have.
  • the second contact layer or a sub-layer thereof preferably contains one of the materials selected from aluminum, copper, gold, silver, platinum, titanium or chromium or a metallic alloy with at least one of said metals.
  • Diffusion barrier is, for example, platinum.
  • a primer for example, titanium, chromium or
  • the contact webs in the vertical direction preferably have a thickness of at least 2 ⁇ m, particularly preferably a thickness of at least 5 ⁇ m.
  • the thickness of the contact webs is
  • Terminal layer 4 a further connection layer 41 is formed.
  • the further connection layer overlaps with the Terminal layer 4 and with the contact structure.
  • the further connection layer 41 is formed over the entire surface. Further preferably, the further circulates
  • connection layer 41 the connection layer 4 along the entire circumference. In this way, the connection layer is encapsulated by means of the further connection layer.
  • connection layer can be particularly efficiently protected from external influences such as moisture. Furthermore, the further connection layer can be provided to prevent a migration of material of the connection layer 4.
  • the second connection layer 41 can contain rhodium or consist of rhodium. Rhodium is characterized by a high corrosion resistance and high
  • the second semiconductor layer 22 is shown in FIG.
  • connection layer 4 the further connection layer 41 and the connection layer 6 through the carrier 5 by means of a arranged on the back of the carrier 5 remote from the semiconductor body 2 further contact surface 42 electrically contacted.
  • an insulating layer 7 is arranged.
  • the insulating layer serves to avoid an electrical short circuit between the connection layer 4 and the
  • regions 23 are formed in the second semiconductor layer 22, which regions have a reduced electrical conductivity compared to the remaining second semiconductor layer.
  • Areas of reduced electrical conductivity serve the purpose Prevention of an electrical short circuit between the connection layer 4 and the contact structure 3 via the second semiconductor layer 22.
  • the areas of reduced conductivity 23 overlap in regions with the areas of the second main area that are free of the connection layer 4.
  • the electrical insulation of the contact structure 3 from the second semiconductor layer 22 can also be formed by means of an insulation layer that covers the side surfaces of the trench structure 25 at least in the region of the p-type semiconductor layer 22.
  • the regions of reduced conductivity 23 of the p-type layer 22 may be dispensed with in this case.
  • deactivated edge area By means of the deactivated edge area, a short circuit on the side surfaces can be efficiently avoided. On a passivation layer can be dispensed with. Alternatively or in addition to the deactivated area, such
  • the semiconductor chip 1 shown in FIGS. 1A and 1B is merely exemplarily designed as a radiation-emitting semiconductor chip, for example a light-emitting diode such as a light-emitting diode.
  • the active region 20 can also be provided as a radiation receiver, for example as a radiation detector or as a solar cell.
  • the contact webs 31 serve the efficient removal of generated in the active region 20
  • FIG. 1 shows schematically the course of the semiconductor body 2 in a plan view of the
  • Trench structure, in which the contact webs 31 are arranged, is not shown for the sake of simplicity.
  • the main web runs along a diagonal of the semiconductor chip. Starting from the main web, further contact webs 31b each extend on both sides of the main web. The other contact webs on the same side of the main web run parallel to each other.
  • the third exemplary embodiment shown in FIG. 3 essentially corresponds to the second exemplary embodiment described in connection with FIG.
  • some of the further contact webs 31b which branch off from the main web 31a, partially have a partial region 310 and a further partial region 311, the partial region and the further partial region extending at different angles to the main web 31a.
  • the structure of the webs resembles the vein system of a leaf.
  • the partial regions 310 adjoining the main web run perpendicular to the main web 31a.
  • the further subregions each extend at an angle of 45 ° to the main web 31a.
  • Part area 310 and the further portion 311 is formed as a transition kink 312.
  • a bend can also be used instead of a bend.
  • the contact webs as a whole can also have a curved shape in regions or along the entire length of the contact web.
  • the total length of the contact webs can be reduced with the same high homogeneity of the charge carrier injection into the active region.
  • the contact webs can be reduced as the distance to the contact region increases
  • Line width can be selected at nodes between contact webs as a function of the number of contact webs.
  • An exemplary embodiment of a method for producing a plurality of semiconductor chips is shown in FIGS. 4A to 4D by means of intermediate steps respectively shown in a schematic sectional view, with FIG.
  • Method is exemplarily a semiconductor chip is produced, which is carried out as described in connection with Figures 1A and 1B.
  • the substrate may, for example, the
  • a trench structure 25 is formed which extends through the second semiconductor layer 22 and the active region 20. The formation of the trench structure can
  • connection layer 4 applied.
  • the contact structure 3 and the connection layer 4 are free of overlapping on the second
  • the contact structure 3 and the terminal layer 4 can also be deposited in a common step.
  • the contact structure 3 and the terminal layer 4 can also be deposited in a common step.
  • a region 23 with reduced conductivity is formed in the second semiconductor layer 22.
  • layers applied on the second main surface 202, in particular the contact structure 3 and the connection layer 4 can serve as a mask. Such a process is self-serving and
  • the formation of the regions can be carried out, for example, by means of a plasma process, for example by means of a hydrogen plasma, by means of ion implantation or by means of a
  • an insulating layer 7 is applied, which completely covers the contact structure 3. That is, the contact structure 3 does not protrude beyond the insulation layer 7 at any point in a plan view of the semiconductor chip 1.
  • connection layer 41 takes place over the entire surface and therefore likewise does not require any additional lithographic plane.
  • the further connection layer 41 is partially adjacent directly to the second
  • connection layer 4 is thus completely encapsulated.
  • the further connection layer 41 is electrically insulated from the contact structure 3 by the insulation layer 7.
  • the layers of the contact structure 3, the connection layer 4, the further connection layer 41 and the insulation layer 7 may, for example, in each case by means of vapor deposition or
  • Growth substrate for example, is suitable
  • Semiconductor chip in which the growth substrate is removed, is also referred to as a thin-film semiconductor chip.
  • Auskoppeleffizienz the first main surface 201 is provided with a structuring 29.
  • the structuring can be
  • a contact surface 35 is formed on the contact region 32 of the contact structure 3.
  • the contact surface 35 is formed in a region of the first contact layer 36 by removing the material of the semiconductor layer sequence is exposed.
  • the formation of the contact surface 35 is preferably carried out by means of electrodeposition, in particular by means of electroless plating. In this way, the contact surface can be formed automatically and without additional photolithography plane. Alternatively, of course, another deposition method is suitable for the formation of the contact surface.
  • the carrier 5 with the semiconductor layer sequence 200 is divided along separating lines 8, for example mechanically, for example by means of sawing, splitting, breaking or by means of stealth dicing or by means of laser cutting.
  • Semiconductor body 2 seen from the back only.
  • the carrier facing away from the first main surface 201 of the semiconductor body is completely free of elements for external electrical contacting. Shading can be completely avoided. Furthermore, by means of the contact webs 31 a uniform in the lateral direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) mit einem Halbleiterkörper (2) und einem Träger (5), auf dem der Halbleiterkörper angeordnet ist, angegeben, wobei der Halbleiterkörper eine Halbleiterschichtenfolge (200) mit einem zum Erzeugen oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20), einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22) aufweist; der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist; die erste Halbleiterschicht auf der dem Träger abgewandten Seite des aktiven Bereichs angeordnet ist; in dem Halbleiterkörper eine Grabenstruktur (25) ausgebildet ist, die sich durch die zweite Halbleiterschicht und den aktiven Bereich in die erste Halbleiterschicht hinein erstreckt; zwischen dem Träger und dem Halbleiterkörper eine elektrische Kontaktstruktur (3) mit einer Mehrzahl von Kontaktstegen (31) ausgebildet ist; und die Kontaktstege in der Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden sind. Weiterhin wird ein Verfahren zum Herstellen von optoelektronischen Halbleiterchips angegeben.

Description

Beschreibung
OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR SEINER HERSTELLUNG
Die vorliegende Anmeldung betrifft einen optoelektronischen Halbleiterchip sowie ein Verfahren zur Herstellung von optoelektronischen Halbleiterchips . Bei Strahlungsemittierenden Halbleiterchips können
Kontaktfingerstrukturen für eine gleichmäßige Stromeinprägung vorgesehen sein. Solche auf der Strahlungsaustrittsfläche angeordneten metallischen Kontaktstrukturen behindern jedoch die Strahlungsauskopplung aus dem Bauelement.
Eine Aufgabe ist es, einen Halbleiterchip anzugeben, der sich durch eine homogene Stromeinprägung und gleichzeitig gute Strahlungsauskopplungseigenschaften auszeichnet. Weiterhin soll ein Verfahren angegeben werden, mit dem ein solcher Halbleiterchip zuverlässig hergestellt werden kann.
Ein optoelektronischer Halbleiterchip weist gemäß einer
Ausführungsform einen Halbleiterkörper und einen Träger auf, auf dem der Halbleiterkörper angeordnet ist. Der
Halbleiterkörper weist eine Halbleiterschichtenfolge mit einem zum Erzeugen oder Empfangen von Strahlung vorgesehenen aktiven Bereich, einer ersten Halbleiterschicht und einer zweiten Halbleiterschicht auf. Der aktive Bereich ist
zwischen der ersten Halbleiterschicht und der zweiten
Halbleiterschicht angeordnet. Die erste Halbleiterschicht ist auf der dem Träger abgewandten Seite des aktiven Bereichs angeordnet. In dem Halbleiterkörper ist eine Grabenstruktur ausgebildet, die sich durch die zweite Halbleiterschicht und den aktiven Bereich in die erste Halbleiterschicht hinein erstreckt. Zwischen dem Träger und dem Halbleiterkörper ist eine elektrische Kontaktstruktur mit einer Mehrzahl von Kontaktstegen ausgebildet. Die Kontaktstege sind in der Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden.
Der Halbleiterkörper erstreckt sich in einer senkrecht zu einer Haupterstreckungsebene der Halbleiterschichten der Halbleiterschichtenfolge verlaufenden vertikalen Richtung vorzugsweise zwischen einer ersten, dem Träger abgewandten Hauptfläche und einer dem Träger zugewandten zweiten
Hauptfläche. Die erste Halbleiterschicht und die zweite Halbleiterschicht sind bezüglich ihres Leitungstyps
zweckmäßigerweise voneinander verschieden. Beispielsweise kann die erste Halbleiterschicht n-leitend und die zweite Halbleiterschicht p-leitend ausgeführt sein oder umgekehrt. Die erste Halbleiterschicht, die zweite Halbleiterschicht und/oder der aktive Bereich können mehrschichtig ausgebildet sein.
Mittels der in der zweiten Hauptfläche des Halbleiterkörpers ausgebildeten Grabenstruktur ist die erste Halbleiterschicht rückseitig kontaktierbar . Die Grabenstruktur endet in vertikaler Richtung in der ersten Halbleiterschicht. In Aufsicht auf den Halbleiterchip überdeckt der
Halbleiterkörper, insbesondere die erste Halbleiterschicht, die Grabenstruktur und die Kontaktstege. Die als
Strahlungsdurchtrittsfläche dienende erste Hauptfläche des Halbleiterkörpers kann frei von einem externen Kontakt ausgebildet sein. Die Gefahr einer Abschattung durch eine Kontaktstruktur kann so vermieden werden. Unter einer Grabenstruktur wird allgemein eine Struktur verstanden, die zumindest bereichsweise grabenförmig
ausgebildet ist. Grabenförmig bedeutet, dass die Struktur zumindest bereichsweise eine größere Ausdehnung entlang einer Längsrichtung aufweist als in einer senkrecht zur
Längsrichtung verlaufenden Querrichtung. Vorzugsweise ist die Ausdehnung in Längsrichtung von zumindest einem Graben der Grabenstruktur zumindest stellenweise mindestens doppelt so groß, besonders bevorzugt mindestens zehnmal so groß wie die zugehörige Ausdehnung in Querrichtung.
In einer bevorzugten Ausgestaltung grenzt an die zweite
Hauptfläche eine Anschlussschicht an. Mittels der
Anschlussschicht ist die zweite Halbleiterschicht elektrisch kontaktierbar . Vorzugsweise sind die Kontaktstruktur und die Anschlussschicht in Aufsicht auf den Halbleiterchip
überlappungsfrei zueinander angeordnet. Das heißt, an keiner Stelle des Halbleiterchips ist sowohl die Anschlussschicht als auch die Kontaktstruktur vorhanden. Mit anderen Worten ist die zweite Hauptfläche unterteilt in Bereiche für die Kontaktierung der ersten Halbleiterschicht und in Bereiche für die Kontaktierung der zweiten Halbleiterschicht.
Die Kontaktstruktur ist zweckmäßigerweise zusammenhängend ausgebildet. Eine externe Kontaktierung über die
Kontaktstruktur wird so vereinfacht. Weiterhin bevorzugt ist auch die Anschlussschicht zusammenhängend ausgebildet.
Alternativ kann die Anschlussschicht insbesondere mittels der Grabenstruktur in voneinander beabstandete Bereiche geteilt sein, die über eine weitere Schicht elektrisch leitend miteinander verbunden sind. Die Kontaktstege enthalten vorzugsweise ein Material, das für die im aktiven Bereich im Betrieb erzeugte oder zu
detektierende Strahlung eine hohe Reflektivität aufweist. Im ultravioletten und sichtbaren Spektralbereich zeichnen sich beispielsweise Silber, Rhodium und Iridium durch eine hohe Reflektivität aus. Alternativ oder ergänzend kann aber auch ein anderes Material Anwendung finden, beispielsweise
Aluminium, Palladium, Nickel oder Chrom, oder eine
metallische Legierung mit zumindest einem der genannten
Metalle. Im infraroten Spektralbereich zeichnet sich
beispielsweise Gold durch eine hohe Reflektivität aus.
In einer weiteren bevorzugten Ausgestaltung weist die
Kontaktstruktur einen Kontaktbereich auf, der mit den
Kontaktstegen elektrisch leitend verbunden ist. Der
Kontaktbereich ist in lateraler Richtung neben dem
Halbleiterkörper angeordnet. Mit anderen Worten ist der
Kontaktbereich nicht von dem Halbleiterkörper überdeckt. Eine Querausdehnung der Kontaktstege nimmt vorzugsweise zumindest bereichsweise mit zunehmendem Abstand von der Kontaktfläche ab. Vorzugsweise ist eine Querschnittsfläche der Kontaktstege an die an der jeweiligen Stelle auftretende Stromdichte angepasst. Typischerweise ist die Stromdichte nahe dem
Kontaktbereich am höchsten und nimmt mit zunehmendem Abstand von dem Kontaktbereich ab. Auf dem Kontaktbereich kann eine Kontaktfläche zur externen elektrischen Kontaktierung des Halbleiterchips, beispielsweise mittels einer
Drahtbondverbindung, ausgebildet sein. Für die Ausgestaltung der Kontaktstruktur können verschiedene Geometrien zweckmäßig sein. Bei einer Positionierung des Kontaktbereichs in einem Eckbereich des Halbleiterchips können die Kontaktstege beispielsweise strahlenförmig angeordnet sein, wobei zueinander benachbarte Kontaktstege jeweils einen spitzen Winkel, etwa einen Winkel zwischen einschließlich 10° und einschließlich 50°, miteinander einschließen .
In einer weiteren Ausgestaltungsvariante ist einer der
Kontaktstege ein Hauptsteg, von dem weitere Kontaktstege abzweigen. Der Hauptsteg kann in Aufsicht auf den
Halbleiterchip insbesondere entlang einer Diagonalen des Halbleiterchips verlaufen. Vorzugsweise zweigen in Aufsicht auf den Halbleiterchip auf beiden Seiten des Hauptstegs jeweils weitere Kontaktstege ab.
Die weiteren Kontaktstege können zumindest bereichsweise oder entlang ihrer gesamten Länge schräg zu dem Hauptsteg
verlaufen. Beispielsweise können weitere Kontaktstege in einem Winkel zwischen einschließlich 10° und einschließlich 60°, beispielsweise 45°, zum Hauptsteg angeordnet sein.
Weiterhin können zumindest zwei der weiteren Kontaktstege oder auch alle weiteren Kontaktstege parallel zueinander verlaufen. Die weiteren Kontaktstege können gerade, also frei von einer Biegung oder einem Knick verlaufen. Alternativ können die weiteren Kontaktstege auch Teilbereiche aufweisen, die in unterschiedlichen Winkeln zum Hauptsteg verlaufen. Beispielsweise können zwei gerade Teilbereiche über einen Knick oder einen gekrümmten Bereich miteinander verbunden sein .
In einer bevorzugten Ausgestaltung grenzt die zweite
Halbleiterschicht unmittelbar an die Kontaktstruktur an. In der zweiten Halbleiterschicht ist vorzugsweise ein Bereich ausgebildet, der verglichen zur restlichen zweiten
Halbleiterschicht eine verringerte Leitfähigkeit aufweist. Mittels dieses Bereichs kann ein elektrischer Kurzschluss zwischen der Anschlussschicht und der Kontaktstruktur vermieden werden. Mit anderen Worten trennt der Bereich denjenigen Teil der zweiten Halbleiterschicht, der mit der Anschlussschicht verbunden ist, von dem Bereich der
Halbleiterschicht, der an die Kontaktstruktur angrenzt, insbesondere im Bereich der Grabenstruktur.
Alternativ oder zusätzlich kann zwischen der zweiten
Halbleiterschicht und der Kontaktstruktur eine
Isolationsschicht angeordnet sein, die die Kontaktstruktur von der zweiten Halbleiterschicht elektrisch isoliert. Auf einen Bereich verringerter Leitfähigkeit der zweiten
Halbleiterschicht kann in diesem Fall verzichtet werden.
In lateraler Richtung, also in einer entlang der
Haupterstreckungsebene der Halbleiterschichten der
Halbleiterschichtenfolge verlaufenden Richtung, ist der Halbleiterkörper vorzugsweise durch eine Seitenfläche
begrenzt. Die Seitenfläche kann senkrecht oder schräg zur lateralen Richtung ausgebildet sein.
In einer bevorzugten Weiterbildung ist ein an die
Seitenfläche angrenzender Randbereich des Halbleiterkörpers elektrisch deaktiviert. Das heißt, das Material des
Halbleiterkörpers ist in diesem Bereich derart behandelt, dass es nur eine vergleichsweise geringe elektrische
Leitfähigkeit aufweist. Vorzugsweise ist das gesamte an die Seitenfläche angrenzende Material des Halbleiterkörpers zumindest auf Höhe des aktiven Bereichs elektrisch
deaktiviert. Die Gefahr eines elektrischen Kurzschlusses kann so vermieden werden. Auf eine die Seitenfläche bedeckende Passivierungsschicht kann in diesem Fall verzichtet werden. Alternativ oder ergänzend zur elektrischen Deaktivierung des an die Seitenfläche angrenzenden Materials kann aber auch eine solche Passivierungsschicht vorgesehen sein. Bei einem Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips wird gemäß einer
Ausführungsform eine Halbleiterschichtenfolge mit einer ersten Halbleiterschicht, einem aktiven Bereich und einer zweiten Halbleiterschicht bereitgestellt. Die
Halbleiterschichtenfolge kann beispielsweise auf einem
Aufwachssubstrat für die epitaktische Abscheidung der
Halbleiterschichtenfolge oder auf einem Hilfsträger
bereitgestellt werden. Eine Grabenstruktur wird ausgebildet, die sich durch die zweite Halbleiterschicht und den aktiven Bereich in die erste Halbleiterschicht hinein erstreckt. Eine Kontaktstruktur mit einer Mehrzahl von Kontaktstegen wird ausgebildet, wobei die Kontaktstege in der Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden sind. Die Halbleiterschichtenfolge wird an einem Träger befestigt. Der Träger mit der am Träger befestigten
Halbleiterschichtenfolge wird in die Mehrzahl von
Halbleiterchips vereinzelt.
Die Kontaktstruktur kann also ausgebildet werden, bevor die Halbleiterschichtenfolge an dem Träger befestigt wird. Der Träger ist von dem Aufwachssubstrat für die
Halbleiterschichtenfolge verschieden und kann daher
unabhängig von seiner Eignung als epitaktisches
Aufwachssubstrat im Hinblick auf andere Kriterien ausgewählt werden, beispielsweise im Hinblick auf eine hohe elektrische und/oder thermische Leitfähigkeit. In einer bevorzugten Ausgestaltung wird die
Halbleiterschichtenfolge vor dem Vereinzeln in eine Mehrzahl von Halbleiterkörpern strukturiert. Die Strukturierung in Halbleiterkörper erfolgt vorzugsweise, nachdem die
Halbleiterschichtenfolge bereits an dem Träger befestigt ist. Davon abweichend kann die Strukturierung aber auch vor der Befestigung an dem Träger erfolgen.
Die Seitenflächen der Halbleiterkörper können zumindest bereichsweise elektrisch deaktiviert werden. Die
Deaktivierung kann beispielsweise mittels Ionenimplantation, eines Sputterverfahrens oder mittels einer Plasmabehandlung, etwa einer Behandlung mit einem Wasserstoffplasma erfolgen. Durch ein Sputterverfahren kann eine Kristallschädigung erzielt werden, die eine elektrische Deaktivierung des
Halbleitermaterials bewirkt.
In einer weiteren bevorzugten Ausgestaltung wird unmittelbar auf die zweite Halbleiterschicht bereichsweise eine
Anschlussschicht aufgebracht. Zur elektrischen Isolation der Anschlussschicht von der Kontaktstruktur kann in der zweiten Halbleiterschicht ein Bereich verringerter Leitfähigkeit ausgebildet werden. Die Ausbildung dieses Bereichs kann mittels Ionenimplantation oder mittels einer Plasmabehandlung erfolgen.
In einer bevorzugten Weiterbildung werden die Kontaktstruktur und die Anschlussschicht als Masken beim Ausbilden des
Bereichs verringerter Leitfähigkeit verwendet. Das Ausbilden des Bereichs erfolgt also in selbstj ustierter Weise. Von der Kontaktstruktur und der Anschlussschicht bedeckte Bereiche sind also während des Ausbildens des Bereichs verringerter Leitfähigkeit durch die Kontaktstruktur und die
Anschlussschicht geschützt.
In einer weiteren bevorzugten Ausgestaltung wird auf der Kontaktstruktur eine Kontaktfläche zur externen elektrischen Kontaktierung galvanisch abgeschieden. Insbesondere kann ein stromloses galvanisches Verfahren Anwendung finden. Die galvanische Abscheidung kann selbstj ustierend erfolgen, so dass für das Ausbilden der Kontaktfläche keine zusätzliche Photolithographieebene erforderlich ist.
Mit dem beschriebenen Verfahren können auf einfache und zuverlässige Weise Halbleiterchips hergestellt werden, bei denen auf der Strahlungsdurchtrittsfläche keine Abschattung erfolgt und bei denen gleichzeitig Ladungsträger in lateraler Richtung homogen in den aktiven Bereich injiziert oder im Fall eines Strahlungsempfängers effizient aus dem aktiven Bereich abtransportiert werden können. Insbesondere zeichnet sich das Verfahren durch eine geringe Anzahl von
Photolithographieebenen aus, wodurch der Herstellungsaufwand und damit die Herstellungskosten reduziert werden.
Beispielsweise können bereits drei Photolithographieebenen ausreichend sein. Das beschriebene Verfahren ist zur Herstellung eines weiter oben beschriebenen Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Halbleiterchip ausgeführte Merkmale können daher auch für das Verfahren herangezogen werden und umgekehrt .
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren. Es zeigen:
Die Figuren 1A und 1B ein Ausführungsbeispiel für einen Halbleiterchip in schematischer Aufsicht in Figur 1A und zugehöriger Schnittansicht entlang der Linie ΑΑλ in Figur 1B; die Figuren 2 und 3 jeweils weitere Ausführungsbeispiele für einen Halbleiterchip in schematischer Aufsicht; und die Figuren 4A bis 4D ein Ausführungsbeispiel für ein
Verfahren zum Herstellen von Halbleiterchips anhand von jeweils schematisch in Schnittansicht dargestellten
Zwischenschritten . Gleiche, gleichartige oder gleichwirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren
Verständnis übertrieben groß dargestellt sein.
Ein erstes Ausführungsbeispiel für einen Halbleiterchip 1 ist in schematischer Aufsicht in Figur 1A und zugehöriger
Schnittansicht entlang der Linie ΑΑλ in Figur 1B gezeigt. Der Halbleiterchip 1 weist einen Halbleiterkörper 2 auf, der an einem Träger 5 befestigt ist, beispielsweise mittels einer Verbindungsschicht 6, etwa einer Klebeschicht oder einer Lotschicht.
Der Halbleiterkörper 2 weist eine Halbleiterschichtenfolge 200 auf, die den Halbleiterkörper bildet. Der Halbleiterkörper erstreckt sich in einer senkrecht zu einer Haupterstreckungsebene der Halbleiterschichten der
Halbleiterschichtenfolge verlaufenden vertikalen Richtung zwischen einer dem Träger 5 abgewandten ersten Hauptfläche 201 und einer dem Träger zugewandten zweiten Hauptfläche 202.
Die Halbleiterschichtenfolge 200 weist einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich 20 auf. Der aktive Bereich ist zwischen einer ersten Halbleiterschicht 21 eines ersten Leitungstyps und einer zweiten Halbleiterschicht 22 eines vom ersten Leitungstyp verschiedenen zweiten
Leitungstyps angeordnet. Beispielsweise kann die erste
Halbleiterschicht 21 n-leitend und die zweite
Halbleiterschicht p-leitend ausgebildet sein oder umgekehrt.
Der Halbleiterkörper 2, insbesondere der aktive Bereich 20, weist vorzugsweise ein III-V-Verbindungs-Halbleitermaterial auf . III-V-Verbindungs-Halbleitermaterialien sind zur
Strahlungserzeugung im ultravioletten (Alx Iny Gai-x-y N ) über den sichtbaren (Alx Iny Gai-x-y N , insbesondere für blaue bis grüne Strahlung, oder Alx Iny Gai-x-y P, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (Alx Iny Gai-x-y As) Spektralbereich besonders geeignet. Hierbei gilt jeweils
0 < x < l, O ^ y ^ l und x + y < 1, insbesondere mit x + 1, y + 1, x + 0 und/oder y + 0. Mit III-V-Verbindungs- Halbleitermaterialien, insbesondere aus den genannten
Materialsystemen, können weiterhin bei der
Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden . Von der zweiten Hauptfläche 202 her ist in dem
Halbleiterkörper 2 eine Grabenstruktur 25 ausgebildet. In vertikaler Richtung erstreckt sich die Grabenstruktur vollständig durch die zweite Halbleiterschicht 22 und den aktiven Bereich 20 hindurch in die erste Halbleiterschicht 21. Die Grabenstruktur 25 endet in der ersten
Halbleiterschicht 21, so dass die erste Halbleiterschicht die Grabenstruktur in Aufsicht auf den Halbleiterchip 1
vollständig überdeckt. Die Grabenstruktur endet vorzugsweise in einer StromaufWeitungsschicht und/oder einer
Kontaktschicht innerhalb der epitaktischen Struktur der ersten Halbleiterschicht 21.
Weiterhin weist der Halbleiterchip 1 eine Kontaktstruktur 3 auf. Die Kontaktstruktur umfasst einen Kontaktbereich 32 und eine Mehrzahl von Kontaktstegen 31. In dem gezeigten
Ausführungsbeispiel ist der Kontaktbereich 32 in einer Ecke des Halbleiterchips angeordnet. Von dem Kontaktbereich ausgehend verlaufen die Kontaktstege 31 strahlenförmig von dem Kontaktbereich weg. Zueinander benachbarte Kontaktstege schließen jeweils miteinander einen spitzen Winkel ein. Je größer die Anzahl der Kontaktstege ist, desto kleiner ist zweckmäßigerweise der Winkel zwischen benachbarten
Kontaktstegen. Der Winkel kann beispielsweise zwischen einschließlich 10° und einschließlich 50° betragen.
Auf dem Kontaktbereich 32 der Kontaktstruktur 3 ist eine Kontaktfläche 35 ausgebildet. Die Kontaktfläche 35 ist zur externen elektrischen Kontaktierung, beispielsweise mittels einer Drahtbondverbindung vorgesehen. Die Kontaktfläche 35 und der Halbleiterkörper 2 sind in lateraler Richtung
nebeneinander angeordnet. Die Kontaktfläche überdeckt den Halbleiterkörper 2 also nicht. Anstelle der zusätzlich vorgesehenen Schicht zur Bildung der Kontaktfläche 35 kann aber auch der Kontaktbereich 32 selbst eine solche
Kontaktfläche bilden. Von dem gezeigten Ausführungsbeispiel abweichend kann der Kontaktbereich auch an einer anderen Stelle des
Halbleiterchips angeordnet sein, beispielsweise in der Mitte des Halbleiterchips. In diesem Fall können die Kontaktstege beispielsweise sternförmig von dem Kontaktbereich ausgehend verlaufen.
Ein Querschnitt der Kontaktstege 31 nimmt in Aufsicht auf den Halbleiterchip mit zunehmendem Abstand von den
Kontaktbereichen 32 ab. Nahe dem Kontaktbereich 32 weisen die Kontaktstege somit einen geringen elektrischen Widerstand auf. In weiter vom Kontaktbereich 32 entfernten Bereichen der Kontaktstruktur 3 ist die Querausdehnung dagegen reduziert, um so den für die Ausbildung der Grabenstruktur 25
erforderlichen Abtrag des Strahlung erzeugenden aktiven
Bereichs 20 zu minimieren.
Auf der zweiten Hauptfläche 202 ist eine Anschlussschicht 4 angeordnet, die bereichsweise unmittelbar an die zweite
Halbleiterschicht 22 angrenzt. Diese Anschlussschicht ist zur Injektion von Ladungsträgern in die zweite Halbleiterschicht vorgesehen. Die Kontaktstege 31 und die Grabenstruktur 25 sind vorzugsweise derart ausgebildet, dass die
Anschlussschicht 4 zusammenhängend ausgebildet ist.
Vorzugsweise ist die Anschlussschicht als eine Spiegelschicht für die im aktiven Bereich erzeugte oder im Falle eines Empfängers für die im aktiven Bereich zu empfangende
Strahlung ausgebildet. Die Kontaktstruktur 3 und die Anschlussschicht 4 sind zur Injektion von Ladungsträgern von unterschiedlichen Seiten des Halbleiterkörpers 2 in den aktiven Bereich 20 vorgesehen. Zur Vermeidung eines elektrischen Kurzschlusses innerhalb des Halbleiterchips 1 besteht zwischen der Anschlussschicht 4 und der Kontaktstruktur 3 an keiner Stelle ein direkter
elektrischer Kontakt.
In Aufsicht auf den Halbleiterchip 1 verlaufen die
Anschlussschicht 4 und die Kontaktstege 31 überlappungsfrei. An jeder Stelle der zweiten Hauptfläche 202 ist also nur eine der beiden Schichten oder keine der Schichten angeordnet.
In dem gezeigten Ausführungsbeispiel ist die Kontaktstruktur 3 mittels einer ersten Kontaktschicht 36 und einer zweiten Kontaktschicht 37 gebildet. Die erste Kontaktschicht grenzt unmittelbar an die erste Halbleiterschicht 21 an.
Die erste Kontaktschicht 36 und die zweite Kontaktschicht 37 können selbst jeweils mehrschichtig ausgebildet sein. Die erste Kontaktschicht 36 enthält vorzugsweise ein Material mit einer für die im aktiven Bereich 20 erzeugte Strahlung hohen Reflektivität , vorzugsweise mit einer Reflektivität von mindestens 60 %. Beispielsweise zeichnen sich Silber, Rhodium oder Iridium in sichtbaren und ultravioletten Spektralbereich durch eine hohe Reflektivität aus. Silber eignet sich
insbesondere auch aufgrund seiner hohen elektrischen
Leitfähigkeit. Für Strahlung im roten oder infraroten
Spektralbereich eignet sich beispielsweise Gold.
Die erste Kontaktschicht 36 kann weiterhin einen
Haftvermittler aufweisen, beispielsweise Titan. Die zweite Kontaktschicht 37 dient vorzugsweise der
Stromaufweitung und kann zusätzlich eine Diffusionsbarriere oder mehrere Diffusionsbarrieren und/oder eine
Haftvermittlerschicht oder mehrere Haftvermittlerschichten aufweisen. Die zweite Kontaktschicht oder eine Teilschicht davon enthält bevorzugt eines der Materialien gewählt aus Aluminium, Kupfer, Gold, Silber, Platin, Titan oder Chrom oder eine metallische Legierung mit zumindest einem der genannten Metalle.
Aluminium, Kupfer, Gold und Silber weisen eine hohe
elektrische Leitfähigkeit auf und eignen sich daher als Material für eine gute Stromaufweitung . Als
Diffusionsbarriere eignet sich beispielsweise Platin. Als Haftvermittler kann beispielsweise Titan, Chrom oder
Aluminium Anwendung finden. Diese Materialien zeichnen sich insbesondere durch eine gute Haftung an dielektrischem Material aus. Für einen hinreichend geringen Serienwiderstand weisen die Kontaktstege in vertikaler Richtung vorzugsweise eine Dicke von mindestens 2 ym, besonders bevorzugt eine Dicke von mindestens 5 ym auf. Die Dicke der Kontaktstege ist
vorzugsweise über die gesamte Länge konstant.
Je größer die Ausdehnung der Kontaktstege in vertikaler Richtung ist, desto kleiner kann die Querausdehnung der Kontaktstege in lateraler Richtung bei gleichem Widerstand sein .
Auf der dem Halbleiterkörper 2 abgewandten Seite der
Anschlussschicht 4 ist eine weitere Anschlussschicht 41 ausgebildet. Die weitere Anschlussschicht überlappt mit der Anschlussschicht 4 und mit der Kontaktstruktur 3.
Vorzugsweise ist die weitere Anschlussschicht 41 vollflächig ausgebildet. Weiterhin bevorzugt umläuft die weitere
Anschlussschicht 41 die Anschlussschicht 4 entlang deren gesamten Umfang. Auf diese Weise ist die Anschlussschicht mittels der weiteren Anschlussschicht verkapselt. Die
Anschlussschicht kann so besonders effizient vor äußeren Einflüssen wie Feuchtigkeit geschützt werden. Weiterhin kann die weitere Anschlussschicht dafür vorgesehen sein, eine Migration von Material der Anschlussschicht 4 zu verhindern. Beispielsweise kann die zweite Anschlussschicht 41 Rhodium enthalten oder aus Rhodium bestehen. Rhodium zeichnet sich durch eine hohe Korrosionsbeständigkeit und eine hohe
Reflektivität aus.
Die zweite Halbleiterschicht 22 ist in dem gezeigten
Ausführungsbeispiel über die Anschlussschicht 4, die weitere Anschlussschicht 41 und die Verbindungsschicht 6 durch den Träger 5 hindurch mittels einer auf der dem Halbleiterkörper 2 abgewandten Rückseite des Trägers 5 angeordneten weiteren Kontaktfläche 42 elektrisch kontaktierbar .
Zwischen der weiteren Anschlussschicht 41 und der
Kontaktstruktur 3 ist eine Isolationsschicht 7 angeordnet. Die Isolationsschicht dient der Vermeidung eines elektrischen Kurzschlusses zwischen der Anschlussschicht 4 und der
Kontaktstruktur 3.
In dem gezeigten Ausführungsbeispiel sind in der zweiten Halbleiterschicht 22 Bereiche 23 ausgebildet, die eine verglichen mit der restlichen zweiten Halbleiterschicht verringerte elektrische Leitfähigkeit aufweisen. Diese
Bereiche verringerter elektrischer Leitfähigkeit dienen der Vermeidung eines elektrischen Kurzschlusses zwischen der Anschlussschicht 4 und der Kontaktstruktur 3 über die zweite Halbleiterschicht 22. In Aufsicht auf den Halbleiterchip 1 überlappen die Bereiche verringerter Leitfähigkeit 23 bereichsweise mit den Bereichen der zweiten Hauptfläche, die frei von der Anschlussschicht 4 sind . Von dem beschriebenen Ausführungsbeispiel abweichend kann die elektrische Isolation der Kontaktstruktur 3 von der zweiten Halbleiterschicht 22 auch mittels einer Isolationsschicht gebildet sein, die die Seitenflächen der Grabenstruktur 25 zumindest im Bereich der p-leitenden Halbleiterschicht 22 bedeckt. Auf die Bereiche verringerter Leitfähigkeit 23 der p-leitenden Schicht 22 kann in diesem Fall verzichtet werden.
In lateraler Richtung ist der Halbleiterkörper 2 durch
Seitenflächen 28 begrenzt. In einem an die Seitenflächen 28 angrenzenden Randbereich 280 ist das Halbleitermaterial deaktiviert. Eine solche Deaktivierung kann beispielsweise durch eine Plasmabehandlung oder durch Ionenimplantation erzielt werden. Für die Herstellung der deaktivierten Randbereiche 280 ist keine Photolithographieebene erforderlich. Der Aufwand bei der Herstellung kann so weitergehend reduziert werden.
Mittels des deaktivierten Randbereichs kann ein Kurzschluss an den Seitenflächen effizient vermieden werden. Auf eine Passivierungsschicht kann verzichtet werden. Alternativ oder ergänzend zu dem deaktivierten Bereich kann eine solche
Passivierungsschicht jedoch vorgesehen sein. Zur Erhöhung der Auskoppeleffizienz weist die erste
Hauptfläche 201 eine Strukturierung 29 auf, beispielsweise eine Aufrauung oder eine regelmäßige Strukturierung. Der in den Figuren 1A und 1B dargestellte Halbleiterchip 1 ist lediglich exemplarisch als ein strahlungsemittierender Halbleiterchip, beispielsweise eine Lumineszenzdiode, etwa eine Leuchtdiode ausgebildet. Davon abweichend kann der aktive Bereich 20 auch als Strahlungsempfänger vorgesehen sein, beispielsweise als ein Strahlungsdetektor oder als eine Solarzelle. In diesem Fall dienen die Kontaktstege 31 der effizienten Abfuhr von im aktiven Bereich 20 erzeugten
Ladungsträgern . Das in Figur 2 dargestellte zweite Ausführungsbeispiel für einen Halbleiterchip entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 1A und 1B beschriebenen ersten Ausführungsbeispiel. Die Figur zeigt schematisch den Verlauf der von dem Halbleiterkörper 2 in Aufsicht auf den
Halbleiterchip 1 überdeckten Kontaktstruktur. Die
Grabenstruktur, in der die Kontaktstege 31 angeordnet sind, ist zur vereinfachten Darstellung nicht abgebildet.
Im Unterschied zum ersten Ausführungsbeispiel weist die
Kontaktstruktur 3 einen Hauptsteg 31a auf. Der Hauptsteg verläuft entlang einer Diagonalen des Halbleiterchips. Von dem Hauptsteg ausgehend erstrecken sich auf beiden Seiten des Hauptstegs jeweils weitere Kontaktstege 31b. Die weiteren Kontaktstege auf derselben Seite des Hauptstegs verlaufen jeweils parallel zueinander. Mit der beschriebenen
Kontaktstruktur kann auf einfache und zuverlässige Weise eine in lateraler Richtung gleichmäßige Ladungsträgerinjektion in den aktiven Bereich erzielt werden. Das in Figur 3 dargestellte dritte Ausführungsbeispiel entspricht im Wesentlichen dem im Zusammenhang mit Figur 2 beschriebenen zweiten Ausführungsbeispiel. Im Unterschied hierzu weisen einige der weiteren Kontaktstege 31b, die vom Hauptsteg 31a abzweigen, teilweise einen Teilbereich 310 und einen weiteren Teilbereich 311 auf, wobei der Teilbereich und der weitere Teilbereich in unterschiedlichen Winkeln zum Hauptsteg 31a verlaufen. Die Struktur der Stege ähnelt dem Adersystem eines Blattes.
In dem gezeigten Ausführungsbeispiel verlaufen die jeweils an den Hauptsteg angrenzenden Teilbereiche 310 senkrecht zum Hauptsteg 31a. Die weiteren Teilbereiche verlaufen jeweils in einem Winkel von 45° zu dem Hauptsteg 31a. Zwischen dem
Teilbereich 310 und dem weiteren Teilbereich 311 ist als Übergang ein Knick 312 ausgebildet. Davon abweichend kann anstelle eines Knicks auch eine Biegung Anwendung finden. Selbstverständlich können auch die Kontaktstege insgesamt eine bereichsweise gekrümmte oder entlang der gesamten Länge des Kontaktstegs eine gekrümmte Form aufweisen.
Mittels der in Figur 3 dargestellten Ausgestaltung der
Kontaktstege kann die Gesamtlänge der Kontaktstege bei gleich hoher Homogenität der Ladungsträgerinjektion in den aktiven Bereich verringert werden.
Selbstverständlich können auch bei dem in den Figuren 2 und 3 dargestellten Ausführungsbeispielen die Kontaktstege mit zunehmendem Abstand zum Kontaktbereich eine verringerte
Querausdehnung aufweisen. Beispielsweise kann die
Leitungsbreite an Knotenpunkten zwischen Kontaktstegen in Abhängigkeit von der Anzahl der Kontaktstege gewählt werden. Ein Ausführungsbeispiel für ein Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips ist in den Figuren 4A bis 4D anhand von jeweils in schematischer Schnittansicht dargestellten Zwischenschritten gezeigt, wobei mit dem
Verfahren exemplarisch ein Halbleiterchip hergestellt wird, der wie in Zusammenhang mit den Figuren 1A und 1B beschrieben ausgeführt ist.
Wie in Figur 4A dargestellt, wird eine
Halbleiterschichtenfolge 200 mit einer ersten
Halbleiterschicht 21, einem aktiven Bereich 20 und einer zweiten Halbleiterschicht 22 auf einem Substrat 27
bereitgestellt. Das Substrat kann beispielsweise das
Aufwachssubstrat für die Halbleiterschichtenfolge sein. Auf der dem Substrat abgewandten zweiten Hauptfläche 202 wird eine Grabenstruktur 25 ausgebildet, die sich durch die zweite Halbleiterschicht 22 und den aktiven Bereich 20 hindurch erstreckt. Das Ausbilden der Grabenstruktur kann
beispielsweise mittels eines nasschemischen oder
trockenchemischen Ätzverfahrens erfolgen.
Nachfolgend werden, wie in Figur 4B dargestellt, auf der zweiten Hauptfläche 202 die Kontaktstruktur 3 und die
Anschlussschicht 4 aufgebracht. Die Kontaktstruktur 3 und die Anschlussschicht 4 sind überlappungsfrei auf der zweiten
Hauptfläche 202 ausgebildet und können daher auch in einem gemeinsamen Schritt abgeschieden werden. Alternativ können die Kontaktstruktur 3 und die Anschlussschicht 4 auch
nacheinander ausgebildet werden. Die Materialien für die Kontaktstruktur und für die Anschlussschicht können so unabhängig voneinander gewählt werden. Zur Vermeidung eines elektrischen Kurzschlusses der Anschlussschicht 4 mit der Kontaktstruktur 3 über die zweite Halbleiterschicht 22 wird in der zweiten Halbleiterschicht 22 ein Bereich 23 mit verringerter Leitfähigkeit ausgebildet. Für das Ausbilden dieser Bereiche können auf der zweiten Hauptfläche 202 aufgebrachte Schichten, insbesondere die Kontaktstruktur 3 und die Anschlussschicht 4 als Maske dienen. Ein solcher Prozess ist selbstj ustierend und
erfordert keine zusätzliche Photolithographieebene oder
Maske. Das Ausbilden der Bereiche kann beispielsweise mittels eines Plasmaverfahrens, etwa mittels eines Wasserstoff- Plasmas, mittels Ionenimplantation oder mittels eines
Sputterverfahrens erfolgen. Auf der Kontaktstruktur 3 wird eine Isolationsschicht 7 aufgebracht, die die Kontaktstruktur 3 vollständig überdeckt. Das heißt, die Kontaktstruktur 3 ragt in Aufsicht auf den Halbleiterchip 1 an keiner Stelle über die Isolationsschicht 7 hinaus .
Nachfolgend wird eine weitere Anschlussschicht 41
aufgebracht. Das Aufbringen der weiteren Anschlussschicht 41 erfolgt vollflächig und erfordert deshalb ebenfalls keine zusätzliche Lithographieebene. Die weitere Anschlussschicht 41 grenzt bereichsweise unmittelbar an die zweite
Halbleiterschicht 22 an und dient insbesondere der
Verkapselung der Anschlussschicht 4. Mittels der zweiten Halbleiterschicht 22 und der weiteren Anschlussschicht 41 ist die Anschlussschicht 4 also vollständig verkapselt. Die weitere Anschlussschicht 41 ist durch die Isolationsschicht 7 von der Kontaktstruktur 3 elektrisch isoliert. Die Schichten der Kontaktstruktur 3, die Anschlussschicht 4, die weitere Anschlussschicht 41 und die Isolationsschicht 7 können beispielsweise jeweils mittels Aufdampfens oder
Aufsputterns abgeschieden werden.
Nach dem Ausbilden der Schichten wird die
Halbleiterschichtenfolge 200 mit den darauf abgeschiedenen Schichten an einem Träger 5 befestigt, Figur 4C. Der Träger dient der mechanischen Stabilisierung der
Halbleiterschichtenfolge, so dass das Substrat 27 hierfür nicht mehr erforderlich ist und entfernt werden kann. Für das Entfernen eines Substrats, insbesondere eines
Aufwachssubstrats , eignet sich beispielsweise ein
mechanisches Verfahren, beispielsweise Schleifen, Läppen oder Polieren und/oder ein chemisches Verfahren, beispielsweise nasschemisches oder trockenchemisches Ätzen. Alternativ kann auch ein Laserablöseverfahren Anwendung finden. Ein
Halbleiterchip, bei dem das Aufwachssubstrat entfernt ist, wird auch als Dünnfilm-Halbleiterchip bezeichnet.
Nach dem Entfernen des Substrats 27 wird die
Halbleiterschichtenfolge 200 in voneinander getrennte
Halbleiterkörper 2 strukturiert. Zur Erhöhung der
Auskoppeleffizienz wird die erste Hauptfläche 201 mit einer Strukturierung 29 versehen. Die Strukturierung kann
beispielsweise durch ein nasschemisches Ätzverfahren erzielt werden .
Für die externe elektrische Kontaktierung des Halbleiterchips wird auf dem Kontaktbereich 32 der Kontaktstruktur 3 eine Kontaktfläche 35 ausgebildet. Die Kontaktfläche 35 wird in einem Bereich der ersten Kontaktschicht 36 ausgebildet, der durch Entfernen des Materials der Halbleiterschichtenfolge freigelegt wird. Die Ausbildung der Kontaktfläche 35 erfolgt vorzugsweise mittels galvanischer Abscheidung, insbesondere mittels stromloser galvanischer Abscheidung. Auf diese Weise kann die Kontaktfläche selbstj ustierend und ohne zusätzliche Photolithographieebene ausgebildet werden. Alternativ eignet sich selbstverständlich auch ein anderes Abscheideverfahren für die Ausbildung der Kontaktfläche.
Zur Vereinzelung in Halbleiterchips wird der Träger 5 mit der Halbleiterschichtenfolge 200 entlang von Trennlinien 8 zerteilt, beispielsweise mechanisch, etwa mittels Sägens, Spaltens, Brechens oder mittels Stealth Dicing oder mittels Laserschneidens . Mit dem beschriebenen Herstellungsverfahren können auf einfache und zuverlässige Weise Halbleiterchips hergestellt werden, bei denen die Ladungsträgerzufuhr vom
Halbleiterkörper 2 aus gesehen ausschließlich rückseitig erfolgt. Die dem Träger abgewandte erste Hauptfläche 201 des Halbleiterkörpers ist dagegen völlig frei von Elementen für die externe elektrische Kontaktierung . Eine Abschattung kann so vollständig vermieden werden. Weiterhin kann mittels der Kontaktstege 31 eine in lateraler Richtung gleichmäßige
Ladungsträgerinjektion erfolgen.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 108 883.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) mit einem
Halbleiterkörper (2) und einem Träger (5), auf dem der
Halbleiterkörper angeordnet ist, wobei
-der Halbleiterkörper eine Halbleiterschichtenfolge (200) mit einem zum Erzeugen oder Empfangen von Strahlung vorgesehenen aktiven Bereich (20), einer ersten Halbleiterschicht (21) und einer zweiten Halbleiterschicht (22) aufweist;
- der aktive Bereich zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet ist;
- die erste Halbleiterschicht auf der dem Träger abgewandten Seite des aktiven Bereichs angeordnet ist;
- in dem Halbleiterkörper eine Grabenstruktur (25)
ausgebildet ist, die sich durch die zweite Halbleiterschicht und den aktiven Bereich in die erste Halbleiterschicht hinein erstreckt ;
- zwischen dem Träger und dem Halbleiterkörper eine
elektrische Kontaktstruktur (3) mit einer Mehrzahl von
Kontaktstegen (31) ausgebildet ist; und
- die Kontaktstege in der Grabenstruktur mit der ersten
Halbleiterschicht elektrisch leitend verbunden sind.
2. Halbleiterchip nach Anspruch 1,
wobei an die zweite Halbleiterschicht eine Anschlussschicht
(4) angrenzt und die Kontaktstruktur und die Anschlussschicht in Aufsicht auf den Halbleiterchip überlappungsfrei
zueinander angeordnet sind.
3. Halbleiterchip nach Anspruch 1 oder 2,
wobei die Kontaktstruktur einen Kontaktbereich (32) aufweist und eine Querausdehnung der Kontaktstege mit zunehmendem Abstand von dem Kontaktbereich abnimmt.
4. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei einer der Kontaktstege ein Hauptsteg (31a) ist, von dem weitere Kontaktstege (31b) abzweigen.
5. Halbleiterchip nach Anspruch 4,
wobei der Hauptsteg in Aufsicht auf den Halbleiterchip entlang einer Diagonalen des Halbleiterchips verläuft.
6. Halbleiterchip nach Anspruch 4 oder 5,
wobei die weiteren Kontaktstege zumindest bereichsweise schräg zu dem Hauptsteg verlaufen.
7. Halbleiterchip nach einem der Ansprüche 4 bis 6,
wobei die weiteren Kontaktstege Teilbereiche (310, 311) aufweisen, die in unterschiedlichen Winkeln zum Hauptsteg verlaufen .
8. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei die zweite Halbleiterschicht unmittelbar an die
Kontaktstruktur angrenzt und in der zweiten Halbleiterschicht ein Bereich (23) ausgebildet ist, der eine verglichen zur restlichen zweiten Halbleiterschicht eine verringerte
Leitfähigkeit aufweist.
9. Halbleiterchip nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper in lateraler Richtung durch eine Seitenfläche (28) begrenzt ist und an die Seitenfläche angrenzender Randbereich (280) des Halbleiterkörpers
elektrisch deaktiviert ist.
10. Verfahren zum Herstellen einer Mehrzahl von
optoelektronischen Halbleiterchips (1) mit den Schritten: a) Bereitstellen einer Halbleiterschichtenfolge (200) mit einer ersten Halbleiterschicht (21), einem aktiven Bereich (20) und einer zweiten Halbleiterschicht (22);
b) Ausbilden einer Grabenstruktur (25) , die sich durch die zweite Halbleiterschicht und den aktiven Bereich in die erste Halbleiterschicht hinein erstreckt;
c) Ausbilden einer Kontaktstruktur (3) mit einer Mehrzahl von Kontaktstegen (31), die in der Grabenstruktur mit der ersten Halbleiterschicht elektrisch leitend verbunden sind;
d) Befestigen der Halbleiterschichtenfolge an einem Träger (5) ; und
e) Vereinzeln des Trägers mit der Halbleiterschichtenfolge in die Mehrzahl von Halbleiterchips.
11. Verfahren nach Anspruch 10,
bei dem die Halbleiterschichtenfolge vor dem Vereinzeln in eine Mehrzahl von Halbleiterkörpern (2) strukturiert wird und an Seitenflächen (28) der Halbleiterkörper angrenzende
Randbereiche (280) der Halbleiterkörper zumindest
bereichsweise elektrisch deaktiviert werden.
12. Verfahren nach Anspruch 11,
bei dem die Deaktivierung mittels Ionenimplantation, mittels einer Plasmabehandlung oder mittels eines Sputterverfahrens erfolgt.
13. Verfahren nach einem der Ansprüche 10 bis 12,
bei dem unmittelbar auf die zweite Halbleiterschicht
bereichsweise eine Anschlussschicht aufgebracht wird und bei dem zur elektrischen Isolation der Anschlussschicht von der Kontaktstruktur in der zweiten Halbleiterschicht ein Bereich (23) verringerter Leitfähigkeit ausgebildet wird.
14. Verfahren nach Anspruch 13,
bei dem die Kontaktstruktur und die Anschlussschicht als Masken beim Ausbilden des Bereichs verringerter Leitfähigkeit verwendet werden.
15. Verfahren nach einem der Ansprüche 10 bis 14,
wobei auf der Kontaktstruktur eine Kontaktfläche (35) zur externen elektrischen Kontaktierung galvanisch abgeschieden wird .
PCT/EP2013/068889 2012-09-20 2013-09-12 Optoelektronischer halbleiterchip und verfahren zur seiner herstellung WO2014044592A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380049234.9A CN104662679B (zh) 2012-09-20 2013-09-12 光电子半导体芯片和用于其制造的方法
US14/428,937 US9425358B2 (en) 2012-09-20 2013-09-12 Optoelectronic semiconductor chip and method for production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012108883.7 2012-09-20
DE102012108883.7A DE102012108883A1 (de) 2012-09-20 2012-09-20 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips

Publications (1)

Publication Number Publication Date
WO2014044592A1 true WO2014044592A1 (de) 2014-03-27

Family

ID=49165745

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/068889 WO2014044592A1 (de) 2012-09-20 2013-09-12 Optoelektronischer halbleiterchip und verfahren zur seiner herstellung

Country Status (4)

Country Link
US (1) US9425358B2 (de)
CN (1) CN104662679B (de)
DE (1) DE102012108883A1 (de)
WO (1) WO2014044592A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107123A1 (de) 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
USD795822S1 (en) * 2016-07-29 2017-08-29 Enraytek Optoelectronics Co., Ltd. LED chip
USD794582S1 (en) * 2016-07-29 2017-08-15 Enraytek Optoelectronics Co., Ltd. LED chip
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
DE102017122330B4 (de) * 2017-09-26 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode und Halbleiterbauelement
DE102017123242A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines oder einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102017126446A1 (de) * 2017-11-10 2019-05-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102017130757A1 (de) * 2017-12-20 2019-06-27 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil
DE102018125281A1 (de) * 2018-10-12 2020-04-16 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
DE102019113315A1 (de) * 2019-05-20 2020-11-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip
DE102019121580A1 (de) 2019-08-09 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit reduzierter absorption und verfahren zur herstellung eines bauelements

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140473A1 (en) * 2003-01-17 2004-07-22 Epitech Corporation, Ltd. Light emitting diode having distributed electrodes
US20040195579A1 (en) * 2002-08-27 2004-10-07 Shinya Sonobe Nitride semiconductor element
US20050056855A1 (en) * 2003-09-16 2005-03-17 Ming-Der Lin Light-emitting device with enlarged active light-emitting region
EP1667241A1 (de) * 2003-08-19 2006-06-07 Nichia Corporation Halbleiterbauelement
US20060192223A1 (en) * 2005-02-28 2006-08-31 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
US20070096130A1 (en) * 2005-06-09 2007-05-03 Philips Lumileds Lighting Company, Llc LED Assembly Having Maximum Metal Support for Laser Lift-Off of Growth Substrate
EP2015372A2 (de) * 2007-07-12 2009-01-14 OSRAM Opto Semiconductors GmbH Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007046743A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DD207288A1 (de) * 1982-03-30 1984-02-22 Werk Fernsehelektronik Veb Verfahren zur herstellung lateral begrenzter strompfade in elektrolumineszenten halbleiteranordnungen
US6650018B1 (en) * 2002-05-24 2003-11-18 Axt, Inc. High power, high luminous flux light emitting diode and method of making same
JP5122817B2 (ja) * 2003-05-09 2013-01-16 クリー インコーポレイテッド イオン・インプラント・アイソレーションによるｌｅｄ製作
TWI475716B (zh) * 2007-03-19 2015-03-01 Epistar Corp 光電元件
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
TWI464900B (zh) * 2008-11-26 2014-12-11 Epistar Corp 光電半導體裝置
KR101064053B1 (ko) * 2009-02-25 2011-09-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
EP2442374B1 (de) * 2010-10-12 2016-09-21 LG Innotek Co., Ltd. Lichtemittierende Vorrichtung
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040195579A1 (en) * 2002-08-27 2004-10-07 Shinya Sonobe Nitride semiconductor element
US20040140473A1 (en) * 2003-01-17 2004-07-22 Epitech Corporation, Ltd. Light emitting diode having distributed electrodes
EP1667241A1 (de) * 2003-08-19 2006-06-07 Nichia Corporation Halbleiterbauelement
US20050056855A1 (en) * 2003-09-16 2005-03-17 Ming-Der Lin Light-emitting device with enlarged active light-emitting region
US20060192223A1 (en) * 2005-02-28 2006-08-31 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
US20070096130A1 (en) * 2005-06-09 2007-05-03 Philips Lumileds Lighting Company, Llc LED Assembly Having Maximum Metal Support for Laser Lift-Off of Growth Substrate
EP2015372A2 (de) * 2007-07-12 2009-01-14 OSRAM Opto Semiconductors GmbH Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007046743A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement sowie Verfahren zu dessen Herstellung
US20090283787A1 (en) * 2007-11-14 2009-11-19 Matthew Donofrio Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
CN104662679A (zh) 2015-05-27
DE102012108883A1 (de) 2014-03-20
US9425358B2 (en) 2016-08-23
US20150236209A1 (en) 2015-08-20
CN104662679B (zh) 2017-09-05

Similar Documents

Publication Publication Date Title
WO2014044592A1 (de) Optoelektronischer halbleiterchip und verfahren zur seiner herstellung
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
DE112015005964B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
EP2304799B1 (de) Strahlungemittieren der halbleiterchip mit schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren
EP2695207B1 (de) Optoelektronischer halbleiterchip
EP2499668B9 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
DE102010034665B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
EP2652785B1 (de) Träger für einen optoelektronischen halbleiterchip und halbleiterchip
DE102010045784B4 (de) Optoelektronischer Halbleiterchip
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
EP2596532B1 (de) Optoelektronisches bauelement
WO2009039805A1 (de) Optoelektronisches bauelement sowie verfahren zu dessen herstellung
EP2980864B1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102014116935A1 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE19640003A1 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE102013109316A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2019025206A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13762117

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14428937

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13762117

Country of ref document: EP

Kind code of ref document: A1