WO2021023473A1 - Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip - Google Patents

Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip Download PDF

Info

Publication number
WO2021023473A1
WO2021023473A1 PCT/EP2020/069501 EP2020069501W WO2021023473A1 WO 2021023473 A1 WO2021023473 A1 WO 2021023473A1 EP 2020069501 W EP2020069501 W EP 2020069501W WO 2021023473 A1 WO2021023473 A1 WO 2021023473A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer sequence
recess
layer
sequence
radiation
Prior art date
Application number
PCT/EP2020/069501
Other languages
English (en)
French (fr)
Inventor
Brendan HOLLAND
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US17/632,523 priority Critical patent/US20220293815A1/en
Publication of WO2021023473A1 publication Critical patent/WO2021023473A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Definitions

  • a method for producing a radiation-emitting semiconductor chip is specified.
  • a radiation-emitting semiconductor chip is specified.
  • One problem to be solved consists in specifying a simplified method for producing a radiation-emitting semiconductor chip.
  • a radiation-emitting semiconductor chip is to be specified which is particularly easy to manufacture.
  • a semiconductor layer sequence which comprises an active region which is designed to generate electromagnetic radiation.
  • the semiconductor layer sequence is preferably grown epitaxially on a growth substrate.
  • the semiconductor layer sequence is preferably based on a III-V compound semiconductor material.
  • the III-V compound semiconductor material is, for example, a phosphide, arsenide and / or nitride compound semiconductor material, for example In x AlyGa ] __ x _yP, In x AlyGa ] _- x -yAs and / or In x AlyGa ] _- x -yN with 0
  • the semiconductor layer sequence can have dopants and additional components.
  • the essential components of the crystal lattice of the semiconductor layer sequence i.e. Al, Ga,
  • N Indicated in, N, As or P, even if some of these can be replaced and / or supplemented by small amounts of other substances.
  • the semiconductor layer sequence preferably has a main plane of extent.
  • a vertical direction extends perpendicular to the main extension plane and a lateral direction extends parallel to the main extension plane.
  • the semiconductor layer sequence has a first semiconductor layer of a first conductivity type and a second semiconductor layer of a second conductivity type different from the first conductivity type.
  • the first semiconductor layer is preferably n-doped and thus n-conductive.
  • the second semiconductor layer is p-doped and thus made p-conductive.
  • the first semiconductor layer and the second semiconductor layer are preferably stacked one above the other in the vertical direction.
  • the active region is preferably arranged between the first semiconductor layer and the second semiconductor layer.
  • the active area preferably has a pn junction for generating the electromagnetic radiation, such as, for example, a heterostructure, a single quantum well structure or a multiple quantum well structure.
  • the electromagnetic radiation generated in the active region during operation can be near-ultraviolet radiation, visible light and / or near-infrared radiation.
  • the visible light is for example light blue, green, yellow or red in color.
  • a reflective layer sequence is applied over the semiconductor layer sequence.
  • the semiconductor layer sequence and the reflective layer sequence are preferably stacked one above the other in the vertical direction.
  • the reflective layer sequence is particularly preferably a Bragg mirror.
  • the Bragg mirror preferably comprises alternately arranged partial layers of a high-index and a low-index material.
  • the partial layers of the Bragg mirror preferably comprise SiOg, AlgO, TiOg, TagC> 5, NbgOg, NbF, Si 3 N 4 and / or SigONg.
  • the outermost two partial layers of the reflective layer sequence are particularly preferably formed by AlgO.
  • SiOg sublayers and NbgOg sublayers are preferably arranged alternately between the two outermost sublayers.
  • Thicknesses of the alternately arranged Partial layers of the reflective layer sequence are preferably of different sizes here.
  • the reflective layer sequence preferably has a reflection of at least 98%, in particular of at least 99%, for the electromagnetic radiation generated in the active area.
  • the reflective layer sequence is applied over the semiconductor layer sequence, for example, by physical gas phase deposition, such as sputtering or vapor deposition, or by chemical gas phase deposition.
  • a first recess is produced through an opening in a mask, the first recess completely breaking through the reflective layer sequence and the active region.
  • the first recess preferably extends into the semiconductor layer sequence starting from the reflective layer sequence.
  • the second semiconductor layer sequence is preferably not completely broken through by the first recess.
  • the first recess preferably exposes the first semiconductor layer in regions. That is to say, a bottom surface of the first recess is formed by the first semiconductor layer.
  • a side face of the first recess is preferably formed by the first semiconductor layer, the second semiconductor layer and the reflective layer sequence.
  • the mask is preferably a photoresist mask.
  • the photoresist mask can, for example, be a positive photoresist that has the opening. This means, the regions of the layers arranged therebelow, in particular the reflective layer sequence arranged underneath, which are not covered by the positive photoresist, can be removed by means of an etching process, in particular a dry etching process.
  • a dielectric mirror layer is applied in the first recess through the same opening of the same mask.
  • the dielectric mirror layer preferably completely covers the side surfaces of the first recess and the bottom surfaces of the first recess.
  • the dielectric mirror layer here preferably does not completely fill the first recess.
  • the dielectric mirror layer is preferably in direct contact with the first semiconductor layer, the second semiconductor layer and the reflective layer sequence in the region of the side surface of the first recess.
  • the dielectric mirror layer is preferably in direct contact with the first semiconductor layer in the area of the bottom surface of the first recess.
  • the dielectric mirror layer preferably has a reflection of at least 98%, in particular of at least 99%, for the electromagnetic radiation generated in the active area.
  • the dielectric mirror layer preferably comprises a dielectric material.
  • the dielectric mirror layer particularly preferably comprises SiOg or is formed therefrom.
  • the SiOg layer is preferably applied by means of plasma-assisted chemical vapor deposition (English: “plasma enhanced chemical vapor deposition”, “PECVD” for short).
  • the dielectric mirror layer is preferably deposited through the same opening in the mask, in particular through the same opening in the photoresist mask, through which the first recess is also produced. This means that the mask, in particular the photoresist mask, is the same mask, in particular the same photoresist mask, with which the first recess is produced.
  • the mask in particular the photoresist mask, can be removed. It is possible that when the dielectric mirror layer is applied, material of the dielectric mirror layer is also applied to the mask. When removing the mask, the material of the mirror layer which is arranged on the mask is preferably also removed.
  • the method for producing a radiation-emitting semiconductor chip comprises the steps of providing a semiconductor layer sequence which comprises an active region which is designed to generate electromagnetic radiation and the application of a reflective layer sequence over the semiconductor layer sequence. Furthermore, the method comprises the steps of creating a first recess through an opening in a mask, the first recess completely breaking through the reflective layer sequence and the active region, and applying a dielectric mirror layer in the first recess through the same opening of the same mask.
  • One idea of the method described here for producing a radiation-emitting semiconductor chip is, inter alia, that a production of the first recess and a Application of the dielectric mirror layer on the side surfaces of the first recess can advantageously be implemented with a single mask through an opening. As a rule, several lithography steps with several photoresist masks are provided for such a process. The manufacturing steps can thus advantageously be reduced with the specified method. A radiation-emitting semiconductor chip can thus be manufactured particularly easily.
  • the dielectric mirror layer is removed on a bottom surface of the first recess in such a way that the semiconductor layer sequence is exposed there.
  • the bottom surface of the first recess is preferably formed by the first semiconductor layer.
  • the semiconductor layer sequence in particular the first semiconductor layer, can be electrically conductively contacted in the exposed region.
  • the dielectric mirror layer in the first recess is removed by an anisotropic etching method.
  • the anisotropic etching process preferably has a higher etching rate in the vertical direction than in the lateral direction.
  • the dielectric mirror layer is preferably completely removed in the area of the bottom surface of the first recess, while the dielectric mirror layer remains on the side surface of the first recess.
  • Such an anisotropic etching process preferably comprises a dry etching process, such as for example a reactive plasma ion etching (English “reactive ion etching", short "RIE").
  • a first contact layer sequence is produced in the first recess through the same opening of the same mask.
  • the first contact layer sequence here preferably does not completely fill the first recess.
  • the first contact layer sequence is preferably in direct contact with the dielectric mirror layer in the area of the side surface of the first recess and preferably completely covers it.
  • the first contact layer sequence preferably completely covers the exposed semiconductor layer sequence, in particular the exposed first semiconductor layer, in the region of the bottom surface of the first recess.
  • the first contact layer sequence preferably comprises one or more of the following metals: gold, silver, copper, tin, lead, bismuth and / or antimony.
  • the contact layer sequence can comprise a transparent, electrically conductive oxide (“transparent conductive oxides”, “TCOs” for short), such as zinc oxide.
  • transparent conductive oxides transparent conductive oxides
  • the contact layer sequence particularly preferably comprises the following layer sequence, starting from the dielectric mirror layer: Ti, Pt, Ag, ZnO. In this case, the ZnO layer forms an exposed outer surface of the first metallic contact layer sequence.
  • the first contact layer sequence is preferably designed to be reflective for the electromagnetic radiation generated in the active region.
  • the first contact layer sequence preferably has for that produced in the active area electromagnetic radiation has a reflection of at least 90%, in particular of at least 95%.
  • the first contact layer sequence is in direct contact with the exposed semiconductor layer sequence.
  • the first contact layer sequence is preferably in direct contact with the exposed first semiconductor layer.
  • the layer of the first metallic contact layer sequence that is directly adjacent to the first semiconductor layer preferably comprises titanium or is formed therefrom. Adhesion between the first metallic contact layer sequence and the semiconductor layer sequence is advantageously particularly good.
  • the first contact layer sequence is in direct electrically conductive contact with the first semiconductor layer.
  • a current can be impressed into the semiconductor layer sequence, in particular into the first semiconductor layer.
  • a transparent electrically conductive layer is arranged between the reflective layer sequence and the semiconductor layer sequence.
  • the transparent electrically conductive layer is preferably in direct contact with the reflective layer sequence and the semiconductor layer sequence, in particular the first semiconductor layer sequence.
  • the transparent, electrically conductive layer is preferably designed to be transparent to the electromagnetic radiation generated during operation.
  • the transparent electrically conductive layer preferably has transparent electrically conductive metals or transparent electrically conductive oxides (“transparent conductive oxides”, “TCOs” for short).
  • TCOs are transparent, conductive materials and include, for example, zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium oxide or indium tin oxide (“indium tin oxide”, or “ITO” for short).
  • the transparent electrically conductive layer is breached at the same time as the first recess is produced through the same opening of the same mask.
  • the first recess completely breaks through the first reflective layer sequence, the transparent electrically conductive layer, the first semiconductor layer and the active region.
  • second recesses are produced in the reflective layer sequence which completely break through the reflective layer sequence.
  • the second recesses preferably expose the transparent electrically conductive layer in areas. That is to say that the bottom surfaces of the second recesses are formed by the transparent, electrically conductive layer. Furthermore, side surfaces of the second recesses are preferably formed by the reflective layer sequence.
  • a second metallic contact layer sequence is applied over the reflective layer sequence and the transparent, electrically conductive layer.
  • the second metallic contact layer sequence is designed as a layer sequence in this embodiment and fills the second recesses here preferably not completely.
  • the second metallic contact layer sequence is preferably in direct contact with the reflective layer sequence in the area of the side surfaces of the second recesses and preferably completely covers them.
  • the first contact layer sequence preferably completely covers the exposed, transparent electrically conductive layer in the area of the bottom surfaces of the second recesses.
  • the second metallic contact layer sequence is not applied in an area where the first recess is to be produced.
  • the second metallic contact layer sequence is preferably removed in this area using a wet chemical etching process.
  • the second metallic contact layer sequence preferably comprises a first layer and a second layer.
  • the first layer and the second layer of the second metallic contact layer sequence are preferably stacked one above the other in the vertical direction.
  • the layer directly adjoining the transparent electrically conductive layer is in this case the first layer of the second metallic contact layer sequence.
  • the first layer of the second metallic contact layer sequence is preferably designed to be reflective for the electromagnetic radiation generated during operation.
  • the first layer of the second metallic contact layer sequence comprises silver.
  • the second layer of the second metallic contact layer sequence is preferably a barrier layer.
  • the barrier layer preferably comprises titanium, tungsten or titanium tungsten.
  • the barrier layer is preferably designed for a diffusion and / or a To prevent migration of Ag ions in any layers arranged above it during the manufacturing process.
  • the second metallic contact layer sequence is in direct electrically conductive contact with the transparent electrically conductive layer.
  • a current can be impressed into the semiconductor layer sequence, in particular the second semiconductor layer, through the second metallic contact layer sequence, which is in direct contact with the transparent electrically conductive layer.
  • a passivation layer and a further reflective layer sequence are applied over the reflective layer sequence.
  • the passivation layer and the further reflective layer sequence are preferably applied over the second metallic contact layer sequence.
  • the passivation layer is in direct contact with the second metallic contact layer sequence.
  • the passivation layer preferably comprises a dielectric material.
  • the passivation layer preferably has or is formed from AlgO.
  • the passivation layer advantageously protects the second metallic contact layer sequence and / or the reflective layer sequence from external environmental influences.
  • the further reflective layer sequence is preferably a Bragg mirror.
  • the Bragg mirror preferably comprises alternately arranged layers of a high-index and a low-index material.
  • the Layers of the Bragg mirror preferably comprise Si0 2 , A1 2 0 3 , Ti0 2 , Ta 2 0 5 , Nb 2 0 5 , NbF, Si 3 N 4 and / or Si 2 ON 2 .
  • a metallic intermediate layer is arranged between the second metallic contact layer sequence and the passivation layer.
  • the metallic intermediate layer preferably completely fills the second recesses.
  • the intermediate layer is preferably in direct contact with the first and second metallic contact layer sequence and the passivation layer.
  • a current through the metallic intermediate layer can be widened particularly well and impressed into the semiconductor layer sequence, in particular the second semiconductor layer, through the second metallic contact layer sequence.
  • the metallic intermediate layer is removed or not applied in the area in which the first recess is to be produced.
  • the metallic intermediate layer is preferably a planarization layer which levels an unevenness which is caused by the second recesses.
  • the planarization layer thus preferably has a flat top surface.
  • the metallic intermediate layer which in this case is called
  • Planarization layer is formed, in this case preferably has the planar top surface which extends in the lateral direction and is essentially smooth. “Essentially smooth” here means in particular that the top surface of the planarization layer has an average roughness of at most 100 nanometers.
  • a further reflective layer sequence can be applied particularly well to the top surface of the planarization layer. If the further reflective layer sequence is a Bragg mirror, the reflectivity of the Bragg mirror through the planarization layer is advantageously particularly good.
  • the metallic intermediate layer preferably comprises one or more of the following metals: gold, titanium and / or platinum.
  • the metallic intermediate layer particularly preferably comprises the following sequence of layers, starting from the second metallic contact layer sequence: Ti, Pt, Au, Ti.
  • the first metallic intermediate layer is preferably designed to be reflective for the electromagnetic radiation generated in the active area.
  • the first metallic intermediate layer preferably has a reflection of at least 90%, in particular of at least 95%, for the electromagnetic radiation generated in the active region.
  • the passivation layer and the further reflective layer sequence are broken through by the same opening of the same mask when the first recess is produced.
  • the first recess breaks through the passivation layer, the further reflective layer sequence, the first reflective layer sequence, the transparent electrically conductive layer, the first semiconductor layer and the active area, preferably completely. It is thus possible to produce the first recess with a single mask. In this way, additional process steps can advantageously be avoided.
  • a radiation-emitting semiconductor chip is specified which can be manufactured using a method described here for manufacturing a radiation-emitting semiconductor chip. All of the features and embodiments disclosed in connection with the method for producing the radiation-emitting semiconductor chip can therefore also be used in connection with the radiation-emitting semiconductor chip, and vice versa.
  • the radiation-emitting semiconductor chip comprises a
  • Semiconductor layer sequence which comprises an active region which is designed to generate electromagnetic radiation.
  • the radiation-emitting semiconductor chip comprises a reflective layer sequence which is arranged above the semiconductor layer sequence.
  • a first recess completely breaks through the reflective layer sequence and the active region.
  • a dielectric mirror layer is arranged only in the first recess.
  • the dielectric mirror layer preferably does not protrude beyond the first recess in a plan view in the lateral direction.
  • a diameter of the first recess tapers to the
  • Semiconductor layer sequence out.
  • one is reduced in size Distance between two opposing inner surfaces of the first recess towards the semiconductor layer sequence.
  • An interface between the reflective layer sequence and the dielectric mirror layer preferably encloses an angle of less than 90 ° with a main plane of extent of the semiconductor layer sequence.
  • a distance in the lateral direction between two opposing inner surfaces of the dielectric mirror layer also tapers towards the semiconductor layer sequence.
  • a width of the dielectric mirror layer can taper towards the semiconductor layer sequence.
  • the width of the dielectric mirror layer is defined here in the lateral direction.
  • the reflective layer sequence and the dielectric mirror layer overlap in plan view.
  • the reflective layer sequence and the dielectric mirror layer overlap in plan view in the area of the interface between the reflective layer sequence and the dielectric mirror layer. Since the interface between the reflective layer sequence and the dielectric mirror layer forms an angle of less than 90 ° with the main plane of extent of the semiconductor layer sequence, the reflective layer sequence and the dielectric mirror layer are arranged one above the other in some areas in a vertical direction.
  • the overlap of the reflective layer sequence and the dielectric mirror layer creates a reflection coefficient particularly highly trained in this area. In this way, electromagnetic radiation generated during operation can advantageously be reflected particularly well. This advantageously increases the coupling-out of light from the radiation-emitting semiconductor chip.
  • the dielectric mirror layer covers the side surface of the first recess, while a bottom surface of the first recess is free from the dielectric mirror layer.
  • a first contact layer sequence which makes electrical contact with the first semiconductor layer of the semiconductor layer sequence of a first conductivity type, is arranged in the first recess.
  • a diameter of the first recess is at least 3 micrometers and at most 6 micrometers in size.
  • the diameter is particularly preferably at least 4 micrometers and at most 5 micrometers.
  • the diameter of the first recess here corresponds to a maximum extent of the first recess in the lateral direction.
  • the radiation-emitting semiconductor chip comprises third recesses, the reflective layer sequence and the active region break through completely. Every third recess is preferably formed by the first recess. This means that the third recesses can be produced using the method described here.
  • the radiation-emitting semiconductor chip comprises second recesses which are arranged in the reflective layer sequence.
  • the second recesses preferably completely break through the reflective layer sequence.
  • the diameters of the second recesses are each preferably at least 1 micrometer and at most 5 micrometers in size.
  • the diameters are particularly preferably at least 2 micrometers and at most 4 micrometers in each case.
  • the diameters of the second recesses here each correspond to a maximum extent of a second recess in the lateral direction.
  • a distance from directly adjacent third recesses is at least 10 micrometers and at most 20 micrometers.
  • a distance from directly adjacent second recesses is at least 10 micrometers and at most 20 micrometers.
  • the third recesses are arranged at first grid points of a first grid.
  • the third recesses are arranged like a matrix, in particular along rows and columns.
  • the second recesses are at second grid points of a second grid arranged.
  • the second recesses are arranged like a matrix, in particular along rows and columns.
  • the first grid is shifted laterally to the second grid.
  • the first grid points are preferably at a distance from adjacent second grid points of at least 10 micrometers and at most 20 micrometers.
  • Such an arrangement of the second recesses and the third recesses enables the semiconductor chip to be supplied with current particularly well, in particular particularly homogeneously.
  • the efficiency of the semiconductor chip can be improved by more than 2% compared to a conventional semiconductor chip at current densities of approximately 5 A / mm 2 to 10 A / mm 2 .
  • the third recesses advantageously make it possible to energize the first semiconductor layer in a particularly homogeneous manner and to achieve a particularly good current expansion.
  • a doping level of the first semiconductor layer can advantageously also be made smaller, for example, without reducing the current spreading properties in the region of the first semiconductor layer.
  • FIGS. 1, 2, 3, 4, 5 and 6 are schematic sectional illustrations of method stages of a method for producing a radiation-emitting semiconductor chip in accordance with an exemplary embodiment
  • FIG. 7 shows a schematic illustration in plan view of a radiation-emitting semiconductor chip according to an exemplary embodiment.
  • a semiconductor layer sequence 2 is provided, over which a transparent, electrically conductive layer 13 is applied, as shown in FIG.
  • the semiconductor layer sequence 2 comprises a first semiconductor layer 4 of a first conductivity type and a second semiconductor layer 5 of a second conductivity type different from the first conductivity type.
  • the first semiconductor layer 4 is n-doped and thus n-conductive.
  • the second semiconductor layer 5 is p-doped and thus p-conductive.
  • An active area 3, which is designed to generate electromagnetic radiation, is arranged between the first semiconductor layer 4 and the second semiconductor layer 5.
  • a partial layer of a reflective layer sequence 7 is applied over the transparent electrically conductive layer 13.
  • the transparent, electrically conductive layer 13 is formed by ITO and preferably has a thickness of approximately 15 nanometers.
  • the partial layer of the reflective layer sequence 7 is formed here by AlgO and preferably has a thickness of approximately 30 nanometers.
  • the semiconductor layer sequence 2 is grown epitaxially on a growth substrate 6.
  • the growth substrate 6 is formed by sapphire in this case and has a thickness of approximately 1000 micrometers.
  • the semiconductor layer sequence 2 is approximately 5.8 micrometers thick.
  • the semiconductor layer sequence 2 comprises a nitride compound semiconductor material.
  • the reflective layer sequence 7 is applied over the semiconductor layer sequence 2 (FIG. 2).
  • the reflective layer sequence 7 is a Bragg mirror.
  • the Bragg mirror here comprises alternately arranged partial layers of a high-index and a low-index material. SiOg sublayers and NbgOg sublayers are arranged alternately between the outermost two sublayers, which are each formed from AlgO.
  • a layer sequence results from the transparent electrically conductive layer 13 as follows: AlgO, SiOg with a thickness of about 350 nanometers, NbgOg, SiOg with a thickness of about 89 nanometers, NbgOg, SiOg with a thickness of about 30 nanometers, Al2O3.
  • the Al2O3 sub-layers each have a thickness of about 30 nanometers.
  • the Nb2C> 5 sub-layers each have a thickness of approximately 48 nanometers.
  • the AI2O3 sub-layers are each using
  • Atomic layer deposition (ALD) for short) applied.
  • the remaining sub-layers are applied by sputtering.
  • second recesses 14 are produced in the reflective layer sequence 7, which completely break through the reflective layer sequence 7.
  • the second recesses 14 expose the transparent, electrically conductive layer 13 in the region of the second recesses 14.
  • the bottom surfaces of the second recesses 14 a are formed by the transparent electrically conductive layer 13 and the side surfaces of the second recesses 14 b are formed by the reflective layer sequence 7.
  • the AI2O3 sub-layers and the remaining sub-layers are each removed using a separate process.
  • the Al2O3 sub-layers are removed, for example, using a wet chemical etching process and the remaining sub-layers using a dry chemical etching process.
  • a second metallic contact layer sequence 15 is then applied over the reflective layer sequence 7 and the transparent electrically conductive layer 13, in particular in the second recesses, applied (see Figure 3).
  • the second metallic contact layer sequence 15 is not arranged in an area in which a first recess 8 is to be produced.
  • the contact layer sequence 15 only largely covers the reflective layer sequence 7. To a large extent, this means in particular that the second metallic contact layer sequence 15 covers an outer surface of the reflective layer sequence 7 facing away from the semiconductor layer sequence 2 by at least 90%, in particular at least 95%.
  • the second metallic contact layer sequence 15 here comprises a first layer and a second layer.
  • the first layer of the second metallic contact layer sequence 15 directly adjoining the transparent electrically conductive layer comprises silver in this exemplary embodiment and has a thickness of approximately 200 nanometers.
  • the second layer of the second metallic contact layer sequence 15 arranged above it preferably comprises titanium tungsten and forms a barrier layer.
  • the barrier layer here has a thickness of approximately 20 nanometers. The two layers of the second metallic contact layer sequence 15 therefore do not completely fill the second recesses 14.
  • a metallic intermediate layer 18 is arranged on the second metallic contact layer sequence 15 (FIG. 4).
  • the metallic intermediate layer 18 completely fills the second recesses 14 and protrudes beyond the second recesses 14 in the vertical direction 20 and lateral direction 21.
  • the metallic intermediate layer 18 is not arranged in an area in which a first recess 8 is to be created.
  • the metallic Intermediate layer 18 here has the following sequence of layers, starting from the second metallic contact layer sequence 15: Ti with a thickness of approximately 1 nanometer, Pt with a thickness of approximately 40 nanometers, Au with a thickness of approximately 550 nanometers, Ti with a thickness of about 10 nanometers.
  • a passivation layer 16 and a further reflective layer sequence 17 are applied over the reflective layer sequence 7, in particular onto the metallic intermediate layer 18.
  • the passivation layer 16 is formed here by AlgO with a thickness of approximately 30 nanometers.
  • the passivation layer 16 can be applied by an ALD process.
  • the further reflective layer sequence 17 is a Bragg mirror.
  • This Bragg mirror preferably comprises SiOg and SigONg layers arranged alternately.
  • a coating for protection against external environmental influences can be applied over this Bragg mirror by means of a PECVD process.
  • a first recess 8 is produced through an opening 9 of a mask 10 (FIG. 5).
  • the first recess 8 completely breaks through the further reflective layer sequence 17, the passivation layer 16, the reflective layer sequence 7, the transparent electrically conductive layer 13, the second semiconductor layer 5 and the active area 3.
  • the first recess 8 extends into the first semiconductor layer 4.
  • the first recess 8 exposes the first semiconductor layer 4 so that a bottom surface of the first recess 8a passes through the first Semiconductor layer 4 is formed.
  • a side surface of the first recess 8b is formed here by the further reflective layer sequence 17, the passivation layer 16, the reflective layer sequence 7, the transparent, electrically conductive layer 13, the second semiconductor layer 5 and the active region 3.
  • a diameter of the first recess 8 is at least 3 micrometers and at most 6 micrometers in this exemplary embodiment.
  • Semiconductor layer sequence 2 forms an angle of less than 90 °.
  • a distance in the lateral direction 21 between two opposing inner surfaces of the dielectric mirror layer 8 tapers towards the semiconductor layer sequence 2.
  • the mask 10 is a photoresist mask which is designed as a positive photoresist. Furthermore, the photoresist mask comprises the opening 9. The areas not covered by the positive photoresist are here by means of an etching process, in particular a dry etching process, for example by inductively coupled reactive plasma ion etching (English “inductively coupled plasma - reactive ion etching", or "ICP-RIE "), away.
  • etching process in particular a dry etching process, for example by inductively coupled reactive plasma ion etching (English “inductively coupled plasma - reactive ion etching", or "ICP-RIE "), away.
  • the bottom surface of the first recess 8a and the side surface of the first recess 8b can be cleaned using potassium hydroxide at a temperature of 40 ° C. after the etching process.
  • a dielectric mirror layer 11 is then applied in the first recess 8 through the same opening 9 of the same mask 10.
  • the dielectric mirror layer 8 is covered the side surfaces of the first recess 8b and the bottom surfaces of the first recess 8a completely.
  • the first recess 8 is not completely filled by the dielectric mirror layer 11 here.
  • the dielectric mirror layer 11 is formed by SiOg.
  • the SiOg layer is applied here using a PECVD process.
  • the dielectric mirror layer is produced using tetraethyl orthosilicate (TEOS).
  • TEOS tetraethyl orthosilicate
  • the dielectric mirror layer 11 produced in this way is removed from the bottom surface of the first recess 8a in such a way that the first semiconductor layer 4 is exposed there.
  • the dielectric mirror layer 11 is removed using an anisotropic etching process.
  • the anisotropic etching process has a higher etching rate in the vertical direction 20 than in the lateral direction 21. This completely removes the dielectric mirror layer 11 in the area of the bottom surface of the first recess 8a, while the dielectric mirror layer 11 remains on the side surface of the first recess 8b.
  • the dielectric mirror layer 11 has a thickness in the lateral direction 21 of approximately 500 nanometers.
  • Such a dielectric mirror layer 11 is arranged only in the first recess 8 and does not protrude beyond the first recess 8 in a plan view in the lateral direction 21.
  • the reflective layer sequence 7 and the dielectric mirror layer 11 partially overlap in the lateral direction 21 in plan view.
  • the reflective layer sequence 7 and the dielectric mirror layer 11 overlap here in the area in a plan view an interface between the reflective layer sequence 7 and the dielectric mirror layer 11.
  • the dielectric mirror layer 11 projects beyond the reflective layer sequence 7 in the vertical direction 20.
  • a protruding region of the dielectric mirror layer 11 facing away from the semiconductor layer sequence 2 likewise overlaps with the reflective layer sequence 7 in plan view.
  • a first contact layer sequence 12 is produced in the first recess 8 after removing the dielectric mirror layer 11 through the same opening 9 of the same mask 10 (FIG. 6).
  • the first contact layer sequence 12 does not completely fill the first recess 8 here.
  • the first contact layer sequence 12 completely covers the dielectric mirror layer 11. Furthermore, the first contact layer sequence 12 covers the exposed
  • Semiconductor layer sequence 2 in particular the exposed first semiconductor layer 4, completely.
  • the first contact layer sequence 12 is in direct contact with the exposed first semiconductor layer 4. Furthermore, the first contact layer sequence 12 is in direct electrically conductive contact with the first semiconductor layer 4. A current can thus be impressed through the first contact layer sequence 12 into the first semiconductor layer 4.
  • the first contact layer sequence 12 is formed by the following layer sequence, starting from the dielectric mirror layer:
  • the ZnO layer forms an exposed outer surface of the first metallic one Contact layer sequence. This exposed outer surface of the first metallic contact layer sequence can be contacted from the outside.
  • the radiation-emitting semiconductor chip 1 according to the exemplary embodiment in FIG. 7 includes third recesses 19 which completely break through a reflective layer sequence 7 and an active region 3.
  • every third recess 19 is formed by a first recess 8.
  • a dielectric mirror layer 11 and a first contact layer sequence 12 are arranged in each of the third recesses 19.
  • the third recesses 19 are arranged at first grid points of a first grid.
  • the first grid is a regular square grid.
  • second recesses 14 are arranged at second grid points of a second grid.
  • the second grid is also a regular square grid.
  • the first grid and the second grid can also have other grid shapes, such as a triangular grid or a hexagonal grid.
  • the first grid is shifted laterally to the second grid.
  • the third recesses 19 are at a distance of at least 10 micrometers and at most 20 micrometers from directly adjacent second recesses 14. Furthermore, directly adjacent third recesses 19 are at a distance of at least 10 micrometers and at most 20 micrometers. Directly adjacent second recesses 14 are also spaced apart by at least 10 micrometers and at most 20 micrometers.
  • the third recesses 19 here have a diameter of approximately 5 micrometers.
  • a diameter of the second recesses 14 is made smaller than the diameter of the third recesses 19.
  • the diameter of the second recesses 14 is approximately 3 micrometers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) angegeben, mit den Schritten: - Bereitstellen einer Halbleiterschichtenfolge (2), die einen aktiven Bereich (3) umfasst, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen, - Aufbringen einer reflektierenden Schichtenfolge (7) über der Halbleiterschichtenfolge (2), - Erzeugen einer ersten Ausnehmung (8) durch eine Öffnung (9) einer Maske (10), wobei die erste Ausnehmung (8) die reflektierende Schichtenfolge (7) und den aktiven Bereich (3) vollständig durchbricht, - Aufbringen einer dielektrischen Spiegelschicht (11) in der ersten Ausnehmung (8) durch dieselbe Öffnung (9) derselben Maske (10). Weiterhin wird ein strahlungsemittierender Halbleiterchip (1) angegeben.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES STRAHLUNGSEMITTIERENDEN
HALBLEITERCHIPS UND STRAHLUNGSEMITTIERENDER HALBLEITERCHIP
Es wird ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips angegeben. Darüber hinaus wird ein strahlungsemittierender Halbleiterchip angegeben .
Eine zu lösende Aufgabe besteht darin, ein vereinfachtes Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips anzugeben. Außerdem soll ein strahlungsemittierender Halbleiterchip angegeben werden, der besonders einfach herstellbar ist.
Diese Aufgaben werden durch ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips mit den Merkmalen des Patentanspruchs 1 und durch einen strahlungsemittierenden Halbleiterchip mit den Merkmalen des Patentanspruchs 12 gelöst.
Vorteilhafte Ausführungsformen des Verfahrens zur Herstellung eines strahlungsemittierenden Halbleiterchips und des strahlungsemittierenden Halbleiterchips sind Gegenstand der jeweils abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Halbleiterschichtenfolge bereitgestellt, die einen aktiven Bereich umfasst, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen. Bevorzugt ist die Halbleiterschichtenfolge epitaktisch auf einem Aufwachssubstrat gewachsen. Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V- Verbindungshalbleitermaterial . Bei dem III-V- Verbindungshalbleitermaterial handelt es sich beispielsweise um ein Phosphid-, Arsenid- und/oder Nitrid- Verbindungshalbleitermaterial, also zum Beispiel um InxAlyGa]__x_yP, InxAlyGa]_-x-yAs und/oder InxAlyGa]_-x-yN mit 0
< x < 1, 0 < y < 1 und x + y d 1.
Die Halbleiterschichtenfolge kann Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, Ga,
In, N, As oder P angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Die Halbleiterschichtenfolge weist bevorzugt eine Haupterstreckungsebene auf. Eine vertikale Richtung erstreckt sich senkrecht zur Haupterstreckungsebene und eine laterale Richtung erstreckt sich parallel zur Haupterstreckungsebene.
Gemäß zumindest einer Ausführungsform des Verfahrens weist die Halbleiterschichtenfolge eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps und eine zweite Halbleiterschicht eines vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps auf. Bevorzugt ist die erste Halbleiterschicht n-dotiert und damit n-leitend ausgebildet. In diesem Fall ist die zweite Halbleiterschicht p-dotiert und damit p-leitend ausgebildet.
Die erste Halbleiterschicht und die zweite Halbleiterschicht sind bevorzugt in vertikaler Richtung übereinander gestapelt. Der aktive Bereich ist bevorzugt zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet. Der aktive Bereich weist bevorzugt einen pn- Übergang zur Erzeugung der elektromagnetischen Strahlung auf, wie beispielsweise eine Heterostruktur, eine EinfachquantentopfStruktur oder eine MehrfachquantentopfStruktur .
Die im Betrieb in dem aktiven Bereich erzeugte elektromagnetische Strahlung kann nahultraviolette Strahlung, sichtbares Licht und/oder nahinfrarote Strahlung sein. Das sichtbare Licht ist beispielsweise Licht blauer, grüner, gelber oder roter Farbe.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine reflektierende Schichtenfolge über der Halbleiterschichtenfolge aufgebracht. Die Halbleiterschichtenfolge und die reflektierende Schichtenfolge sind bevorzugt in vertikaler Richtung übereinander gestapelt. Besonders bevorzugt handelt es sich bei der reflektierenden Schichtenfolge um einen Bragg- Spiegel. Der Bragg-Spiegel umfasst bevorzugt abwechselnd angeordnete Teilschichten eines hochbrechenden und eines niedrigbrechenden Materials. Die Teilschichten des Bragg- Spiegels umfassen bevorzugt SiOg, AlgO , TiOg, TagC>5, NbgOg, NbF, Si3N4 und/oder SigONg.
Besonders bevorzugt sind die äußersten zwei Teilschichten der reflektierenden Schichtenfolge durch AlgO gebildet. Zwischen den äußersten zwei Teilschichten sind in diesem Fall bevorzugt SiOg Teilschichten und NbgOg Teilschichten alternierend angeordnet. Dicken der alternierend angeordneten Teilschichten der reflektierenden Schichtenfolge sind hier bevorzugt verschieden groß ausgebildet.
Die reflektierende Schichtenfolge weist bevorzugt für die im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 98 %, insbesondere von wenigstens 99 %, auf.
Die reflektierende Schichtenfolge wird beispielsweise durch eine physikalische Gasphasenabscheidungen, wie Sputtern oder Aufdampfen, oder durch eine chemische Gasphasenabscheidung über der Halbleiterschichtenfolge aufgebracht.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine erste Ausnehmung durch eine Öffnung einer Maske erzeugt, wobei die erste Ausnehmung die reflektierende Schichtenfolge und den aktiven Bereich vollständig durchbricht. Bevorzugt erstreckt sich die erste Ausnehmung ausgehend von der reflektierenden Schichtenfolge in die Halbleiterschichtenfolge hinein. Die zweite Halbleiterschichtenfolge wird von der ersten Ausnehmung bevorzugt nicht vollständig durchbrochen. Die erste Ausnehmung legt bevorzugt die erste Halbleiterschicht bereichsweise frei. Das heißt, eine Bodenfläche der ersten Ausnehmung ist durch die erste Halbleiterschicht gebildet. Weiterhin ist eine Seitenfläche der ersten Ausnehmung bevorzugt durch die erste Halbleiterschicht, die zweite Halbleiterschicht und die reflektierende Schichtenfolge gebildet .
Bei der Maske handelt es sich bevorzugt um eine Fotolackmaske. Die Fotolackmaske kann beispielsweise ein positiver Fotolack sein, der die Öffnung aufweist. Das heißt, die nicht von dem positiven Fotolack überdeckten Bereiche der darunter angeordneten Schichten, insbesondere der darunter angeordneten reflektierenden Schichtenfolge, können mittels eines Ätzprozesses, insbesondere eines Trockenätzprozesses, entfernt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine dielektrische Spiegelschicht in der ersten Ausnehmung durch dieselbe Öffnung derselben Maske aufgebracht. Die dielektrische Spiegelschicht bedeckt bevorzugt die Seitenflächen der ersten Ausnehmung und die Bodenflächen der ersten Ausnehmung vollständig. Die dielektrische Spiegelschicht füllt die erste Ausnehmung hier bevorzugt nicht vollständig. Bevorzugt steht die dielektrische Spiegelschicht mit der ersten Halbleiterschicht, der zweiten Halbleiterschicht und der reflektierenden Schichtenfolge im Bereich der Seitenfläche der ersten Ausnehmung in direktem Kontakt. Weiterhin steht die dielektrische Spiegelschicht bevorzugt mit der ersten Halbleiterschicht im Bereich der Bodenfläche der ersten Ausnehmung in direktem Kontakt.
Die dielektrische Spiegelschicht weist dabei bevorzugt für die im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 98 %, insbesondere von wenigstens 99 %, auf.
Die dielektrische Spiegelschicht umfasst bevorzugt ein dielektrisches Material. Besonders bevorzugt umfasst die dielektrische Spiegelschicht SiOg oder ist daraus gebildet.
Die SiOg-Schicht wird bevorzugt durch eine plasmaunterstützte chemische Gasphasenabscheidung (englisch: „plasma enhanced Chemical vapor deposition", kurz „PECVD") aufgebracht. Bevorzugt wird die dielektrische Spiegelschicht durch dieselbe Öffnung in der Maske, insbesondere durch dieselbe Öffnung der Fotolackmaske, abgeschieden, durch die auch die erste Ausnehmung erzeugt wird. Das heißt, die Maske, insbesondere die Fotolackmaske, ist hierbei dieselbe Maske, insbesondere dieselbe Fotolackmaske, mit der die erste Ausnehmung erzeugt wird.
In einem nachfolgenden Schritt kann die Maske, insbesondere die Fotolackmaske, entfernt werden. Es ist möglich, dass beim Aufbringen der dielektrischen Spiegelschicht auch Material der dielektrischen Spiegelschicht auf der Maske aufgebracht wird. Beim Entfernen der Maske wird bevorzugt auch das Material der Spiegelschicht, das auf der Maske angeordnet ist, entfernt.
In mindestens einer bevorzugten Ausführungsform umfasst das Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips die Schritte des Bereitstellens einer Halbleiterschichtenfolge, die einen aktiven Bereich umfasst, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen und das Aufbringen einer reflektierenden Schichtenfolge über der Halbleiterschichtenfolge. Weiterhin umfasst das Verfahren die Schritte des Erzeugens einer ersten Ausnehmung durch eine Öffnung einer Maske, wobei die erste Ausnehmung die reflektierende Schichtenfolge und den aktiven Bereich vollständig durchbricht und des Aufbringens einer dielektrischen Spiegelschicht in der ersten Ausnehmung durch dieselbe Öffnung derselben Maske.
Eine Idee des hier beschriebenen Verfahrens zur Herstellung eines strahlungsemittierenden Halbleiterchips ist unter anderem, dass ein Erzeugen der ersten Ausnehmung und ein Aufbringen der dielektrischen Spiegelschicht auf den Seitenflächen der ersten Ausnehmung vorteilhafterweise mit einer einzigen Maske durch eine Öffnung realisierbar ist. In der Regel sind für einen solchen Prozess mehrere Lithographieschritte mit mehreren Fotolackmasken vorgesehen. Mit dem angegebenen Verfahren lassen sich die Herstellungsschritte so vorteilhafterweise reduzieren. Damit kann ein strahlungsemittierender Halbleiterchip besonders einfach hergestellt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die dielektrische Spiegelschicht an einer Bodenfläche der ersten Ausnehmung derart entfernt, dass die Halbleiterschichtenfolge dort freigelegt wird. In diesem Fall ist die Bodenfläche der ersten Ausnehmung bevorzugt durch die erste Halbleiterschicht gebildet. Durch das Entfernen der dielektrischen Spiegelschicht wird bevorzugt die erste Halbleiterschicht freigelegt. Vorteilhafterweise kann die Halbleiterschichtenfolge, insbesondere die erste Halbleiterschicht, in dem freigelegten Bereich elektrisch leitend kontaktiert werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die dielektrische Spiegelschicht in der ersten Ausnehmung durch ein anisotropes Ätzverfahren entfernt. Das anisotrope Ätzverfahren weist bevorzugt eine höhere Ätzrate in vertikaler Richtung auf als in lateraler Richtung. Damit wird die dielektrische Spiegelschicht im Bereich der Bodenfläche der ersten Ausnehmung bevorzugt vollständig entfernt, während die dielektrische Spiegelschicht auf der Seitenfläche der ersten Ausnehmung verbleibt. Ein derartiges anisotropes Ätzverfahren umfasst bevorzugt einen Trockenätzprozess, wie beispielsweise ein reaktives Plasma-Ionenätzen (englisch „reactive ion etching", kurz „RIE").
Gemäß zumindest einer Ausführungsform des Verfahrens wird in der ersten Ausnehmung nach dem Entfernen der dielektrischen Spiegelschicht durch dieselbe Öffnung derselben Maske eine erste Kontaktschichtenfolge erzeugt. Die erste Kontaktschichtenfolge füllt die erste Ausnehmung hier bevorzugt nicht vollständig. Bevorzugt steht die erste Kontaktschichtenfolge mit der dielektrischen Spiegelschicht im Bereich der Seitenfläche der ersten Ausnehmung in direktem Kontakt und bedeckt diese bevorzugt vollständig. Weiterhin bedeckt die erste Kontaktschichtenfolge die freigelegte Halbleiterschichtenfolge, insbesondere die freigelegte erste Halbleiterschicht, im Bereich der Bodenfläche der ersten Ausnehmung bevorzugt vollständig.
Die erste Kontaktschichtenfolge umfasst bevorzugt eines oder mehrere der folgenden Metalle: Gold, Silber, Kupfer, Zinn, Blei, Wismut und/oder Antimon. Weiterhin kann die Kontaktschichtenfolge ein transparentes elektrisch leitendes Oxid (englisch: „transparent conductive oxides", kurz „TCOs"), wie beispielswese Zinkoxid, umfassen. Besonders bevorzugt umfasst die Kontaktschichtenfolge folgende Schichtenabfolge, ausgehend von der dielektrischen Spiegelschicht: Ti, Pt, Ag, ZnO. In diesem Fall bildet die ZnO-Schicht eine freiliegende Außenfläche der ersten metallischen Kontaktschichtenfolge.
Die erste Kontaktschichtenfolge ist bevorzugt reflektierend für die im aktiven Bereich erzeugte elektromagnetische Strahlung ausgebildet. Die erste Kontaktschichtenfolge weist bevorzugt für die im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 90 %, insbesondere von wenigstens 95 %, auf.
Gemäß zumindest einer Ausführungsform des Verfahrens steht die erste Kontaktschichtenfolge in direktem Kontakt mit der freigelegten Halbleiterschichtenfolge. Bevorzugt steht die erste Kontaktschichtenfolge in direktem Kontakt mit der freigelegten ersten Halbleiterschicht. Die der ersten Halbleiterschicht direkt benachbarte Schicht der ersten metallischen Kontaktschichtenfolge umfasst bevorzugt Titan oder ist daraus gebildet. Damit ist eine Haftung zwischen der ersten metallischen Kontaktschichtenfolge und der Halbleiterschichtenfolge vorteilhafterweise besonders gut.
Gemäß zumindest einer Ausführungsform des Verfahrens steht die erste Kontaktschichtenfolge in direktem elektrisch leitenden Kontakt mit der ersten Halbleiterschicht. Durch die in direktem Kontakt mit der Halbleiterschichtenfolge stehende erste Kontaktschichtenfolge kann ein Strom in die Halbleiterschichtenfolge, insbesondere in die erste Halbleiterschicht, eingeprägt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens ist zwischen der reflektierenden Schichtenfolge und der Halbleiterschichtenfolge eine transparente elektrisch leitende Schicht angeordnet. Die transparente elektrisch leitende Schicht steht bevorzugt mit der reflektierenden Schichtenfolge und der Halbleiterschichtenfolge, insbesondere der ersten Halbleiterschichtenfolge, in direktem Kontakt. Weiterhin ist die transparente elektrisch leitende Schicht bevorzugt für die im Betrieb erzeugte elektromagnetische Strahlung transparent ausgebildet. Bevorzugt weist die transparente elektrisch leitende Schicht transparente elektrisch leitende Metalle oder transparente elektrisch leitende Oxide (englisch: „transparent conductive oxides", kurz „TCOs") auf. TCOs sind transparente, leitende Materialien und weisen beispielsweise Zinkoxid, Zinnoxid, Kadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid (englisch: „indium tin oxide", kurz „ITO") auf.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die transparente elektrisch leitende Schicht gleichzeitig bei dem Erzeugen der ersten Ausnehmung durch dieselbe Öffnung derselben Maske durchbrochen. In diesem Ausführungsbeispiel durchbricht die erste Ausnehmung die erste reflektierende Schichtenfolge, die transparente elektrisch leitende Schicht, die erste Halbleiterschicht und den aktiven Bereich vollständig .
Gemäß zumindest einer Ausführungsform des Verfahrens werden zweite Ausnehmungen in der reflektierenden Schichtenfolge erzeugt, die die reflektierende Schichtenfolge vollständig durchbrechen. Die zweiten Ausnehmungen legen bevorzugt die transparente elektrisch leitende Schicht bereichsweise frei. Das heißt, Bodenflächen der zweiten Ausnehmungen sind durch die transparente elektrisch leitende Schicht gebildet. Weiterhin sind Seitenflächen der zweiten Ausnehmungen bevorzugt durch die reflektierende Schichtenfolge gebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine zweite metallische Kontaktschichtenfolge über der reflektierenden Schichtenfolge und der transparenten elektrisch leitenden Schicht aufgebracht. Die zweite metallische Kontaktschichtenfolge ist in dieser Ausführungsform als Schichtenfolge ausgeführt und füllt die zweiten Ausnehmungen hier bevorzugt nicht vollständig. Bevorzugt steht die zweite metallische Kontaktschichtenfolge mit der reflektierenden Schichtenfolge im Bereich der Seitenflächen der zweiten Ausnehmungen in direktem Kontakt und bedeckt diese bevorzugt vollständig. Weiterhin bedeckt die erste Kontaktschichtenfolge die freigelegte transparente elektrisch leitende Schicht im Bereich der Bodenflächen der zweiten Ausnehmungen bevorzugt vollständig.
Weiterhin ist es möglich, dass die zweite metallische Kontaktschichtenfolge in einem Bereich, wo die erste Ausnehmung erzeugt werden soll, nicht aufgebracht wird. Die zweite metallische Kontaktschichtenfolge wird bevorzugt in diesem Bereich mit einem nasschemischen Ätzprozess entfernt.
Die zweite metallische Kontaktschichtenfolge umfasst bevorzugt eine erste Schicht und eine zweite Schicht. Die erste Schicht und die zweite Schicht der zweiten metallischen Kontaktschichtenfolge sind bevorzugt in vertikaler Richtung übereinander gestapelt. Die an die transparente elektrisch leitende Schicht direkt angrenzende Schicht ist in diesem Fall die erste Schicht der zweiten metallischen Kontaktschichtenfolge . Bevorzugt ist die erste Schicht der zweiten metallischen Kontaktschichtenfolge für die im Betrieb erzeugte elektromagnetische Strahlung reflektierend ausgebildet. In diesem Fall umfasst die erste Schicht der zweiten metallischen Kontaktschichtenfolge Silber. Bei der zweiten Schicht der zweiten metallischen Kontaktschichtenfolge handelt es sich bevorzugt um eine Sperrschicht. Die Sperrschicht umfasst bevorzugt Titan, Wolfram oder Titanwolfram. Weiterhin ist die Sperrschicht bevorzugt dazu ausgebildet eine Diffusion und/oder eine Migration von Ag-Ionen in etwaigen darüber angeordneten Schichten während des Herstellungsprozesses zu unterbinden.
Gemäß zumindest einer Ausführungsform des Verfahrens steht die zweite metallische Kontaktschichtenfolge in direktem elektrisch leitenden Kontakt mit der transparenten elektrisch leitenden Schicht. Durch die in direktem Kontakt mit der transparenten elektrisch leitenden Schicht stehende zweite metallische Kontaktschichtenfolge kann ein Strom in die Halbleiterschichtenfolge, insbesondere die zweite Halbleiterschicht, eingeprägt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens werden eine Passivierungsschicht und eine weitere reflektierende Schichtenfolge über der reflektierenden Schichtenfolge aufgebracht. Bevorzugt wird die Passivierungsschicht und die weitere reflektierende Schichtenfolge über der zweiten metallischen Kontaktschichtenfolge aufgebracht. In diesem Fall steht die Passivierungsschicht in direktem Kontakt zu der zweiten metallischen Kontaktschichtenfolge.
Die Passivierungsschicht umfasst bevorzugt ein dielektrisches Material. Bevorzugt weist die Passivierungsschicht AlgO auf oder ist daraus gebildet. Die Passivierungsschicht schützt die zweite metallische Kontaktschichtenfolge und/oder die reflektierende Schichtenfolge vorteilhafterweise vor äußeren Umwelteinflüssen .
Bevorzugt handelt es sich bei der weiteren reflektierenden Schichtenfolge um einen Bragg-Spiegel. Der Bragg-Spiegel umfasst bevorzugt abwechselnd angeordnete Schichten eines hochbrechenden und eines niedrigbrechenden Materials. Die Schichten des Bragg-Spiegels umfassen bevorzugt Si02, A1203, Ti02, Ta205, Nb205, NbF, Si3N4 und/oder Si2ON2.
Gemäß zumindest einer Ausführungsform ist eine metallische Zwischenschicht zwischen der zweiten metallischen Kontaktschichtenfolge und der Passivierungsschicht angeordnet. Die metallische Zwischenschicht füllt die zweiten Ausnehmungen bevorzugt vollständig aus. Bevorzugt steht die Zwischenschicht in diesem Ausführungsbeispiel in direktem Kontakt mit der ersten und zweiten metallischen Kontaktschichtenfolge und der Passivierungsschicht. Vorteilhafterweise kann ein Strom durch die metallische Zwischenschicht besonders gut aufgeweitet werden und durch die zweite metallische Kontaktschichtenfolge in die Halbleiterschichtenfolge, insbesondere die zweite Halbleiterschicht, eingeprägt werden.
Weiterhin ist es möglich, dass die metallische Zwischenschicht in dem Bereich, in dem die erste Ausnehmung erzeugt werden soll, entfernt oder nicht aufgebracht wird.
Bei der metallischen Zwischenschicht handelt es sich bevorzugt um eine Planarisierungsschicht, die eine Unebenheit, die durch die zweiten Ausnehmungen hervorgerufen ist, einebnet. Damit weist die Planarisierungsschicht bevorzugt eine ebene Deckfläche auf. Die metallische Zwischenschicht, die in diesem Fall als
Planarisierungsschicht ausgebildet ist, weist in diesem Fall bevorzugt die ebene Deckfläche auf, die sich in lateraler Richtung erstreckt und im Wesentlichen glatt ist. „Im Wesentlichen glatt" bedeutet hier insbesondere, dass die Deckfläche der Planarisierungsschicht eine mittlere Rauigkeit von höchstens 100 Nanometer aufweist. Vorteilhafterweise ist eine weitere reflektierende Schichtenfolge auf der Deckfläche der Planarisierungsschicht so besonders gut aufbringbar. Handelt es sich bei der weiteren reflektierenden Schichtenfolge um einen Bragg- Spiegel, so ist eine Reflektivität des Bragg-Spiegels durch die Planarisierungsschicht vorteilhafterweise besonders gut.
Die metallische Zwischenschicht umfasst bevorzugt eines oder mehrere der folgenden Metalle: Gold, Titan und/oder Platin. Besonders bevorzugt umfasst die metallische Zwischenschicht folgende Schichtenabfolge, ausgehend von der zweiten metallischen Kontaktschichtenfolge: Ti, Pt, Au, Ti.
Die erste metallische Zwischenschicht ist bevorzugt reflektierend für die im aktiven Bereich erzeugte elektromagnetische Strahlung ausgebildet. Die erste metallische Zwischenschicht weist bevorzugt für die im aktiven Bereich erzeugte elektromagnetische Strahlung eine Reflexion von wenigstens 90 %, insbesondere von wenigstens 95 %, auf.
Gemäß zumindest einer Ausführungsform werden die Passivierungsschicht und die weitere reflektierende Schichtenfolge bei der Erzeugung der ersten Ausnehmung durch dieselbe Öffnung derselben Maske durchbrochen. In diesem Ausführungsbeispiel durchbricht die erste Ausnehmung die Passivierungsschicht, die weitere reflektierende Schichtenfolge, die erste reflektierende Schichtenfolge, die transparente elektrisch leitende Schicht, die erste Halbleiterschicht und den aktiven Bereich bevorzugt vollständig. Damit ist es möglich, die erste Ausnehmung mit einer einzigen Maske zu erzeugen. Vorteilhafterweise können so zusätzliche Prozessschritte vermieden werden. Darüber hinaus wird ein strahlungsemittierender Halbleiterchip angegeben, der mit einem hier beschriebenen Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips hergestellt werden kann. Sämtliche in Verbindung mit dem Verfahren zur Herstellung des strahlungsemittierenden Halbleiterchips offenbarten Merkmale und Ausführungsformen sind daher auch in Verbindung mit dem strahlungsemittierenden Halbleiterchip anwendbar und umgekehrt .
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine
Halbleiterschichtenfolge, die einen aktiven Bereich umfasst, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen .
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip eine reflektierende Schichtenfolge, die über der Halbleiterschichtenfolge angeordnet ist.
Gemäß zumindest einer Ausführungsform durchbricht eine erste Ausnehmung die reflektierende Schichtenfolge und den aktiven Bereich vollständig.
Gemäß zumindest einer Ausführungsform ist eine dielektrische Spiegelschicht nur in der ersten Ausnehmung angeordnet. Die dielektrische Spiegelschicht überragt die erste Ausnehmung in Draufsicht in lateraler Richtung bevorzugt nicht.
Gemäß zumindest einer Ausführungsform verjüngt sich ein Durchmesser der ersten Ausnehmung zu der
Halbleiterschichtenfolge hin. Bevorzugt verkleinert sich ein Abstand zweier sich gegenüberliegenden Innenflächen der ersten Ausnehmung zu der Halbleiterschichtenfolge hin.
Bevorzugt schließt eine Grenzfläche zwischen der reflektierenden Schichtenfolge und der dielektrischen Spiegelschicht einen Winkel kleiner 90° mit einer Haupterstreckungsebene der Halbleiterschichtenfolge ein.
Damit ist es möglich, dass sich auch ein Abstand in lateraler Richtung zwischen zwei sich gegenüberliegenden Innenflächen der dielektrischen Spiegelschicht zu der Halbleiterschichtenfolge hin verjüngt.
Weiterhin kann sich eine Breite der dielektrischen Spiegelschicht hin zu der Halbleiterschichtenfolge verjüngen. Die Breite der dielektrischen Spiegelschicht ist hier in lateraler Richtung definiert.
Gemäß zumindest einer Ausführungsform überlappen die reflektierende Schichtenfolge und die dielektrische Spiegelschicht in Draufsicht. Insbesondere überlappen die reflektierende Schichtenfolge und die dielektrische Spiegelschicht in Draufsicht im Bereich der Grenzfläche zwischen der reflektierenden Schichtenfolge und der dielektrischen Spiegelschicht. Da die Grenzfläche zwischen der reflektierenden Schichtenfolge und der dielektrischen Spiegelschicht einen Winkel kleiner 90° mit der Haupterstreckungsebene der Halbleiterschichtenfolge einschließt, ist die reflektierende Schichtenfolge und die dielektrische Spiegelschicht in einer vertikalen Richtung bereichsweise übereinander angeordnet.
Durch den Überlapp der reflektierenden Schichtenfolge und der dielektrischen Spiegelschicht ist ein Reflexionskoeffizient in diesem Bereich besonders hoch ausgebildet. Vorteilhafterweise kann im Betrieb erzeugte elektromagnetische Strahlung so besonders gut reflektiert werden. Damit erhöht sich vorteilhafterweise eine Lichtauskopplung aus dem strahlungsemittierenden Halbleiterchip .
Gemäß zumindest einer Ausführungsform bedeckt die dielektrische Spiegelschicht die Seitenfläche der ersten Ausnehmung, während eine Bodenfläche der ersten Ausnehmung frei ist von der dielektrischen Spiegelschicht.
Gemäß zumindest einer Ausführungsform ist eine erste Kontaktschichtenfolge in der ersten Ausnehmung angeordnet, die die erste Halbleiterschicht der Halbleiterschichtenfolge eines ersten Leitfähigkeitstyps elektrisch kontaktiert.
Gemäß zumindest einer Ausführungsform ist ein Durchmesser der ersten Ausnehmung wenigstens 3 Mikrometer und höchstens 6 Mikrometer groß. Besonders bevorzugt ist der Durchmesser wenigstens 4 Mikrometer und höchstens 5 Mikrometer groß. Der Durchmesser der ersten Ausnehmung entspricht hier einer maximalen Ausdehnung der ersten Ausnehmung in lateraler Richtung. Durch eine erste Ausnehmung mit einem derart geringen Durchmesser wird bevorzugt besonders wenig vom aktiven Bereich des strahlungsemittierenden Halbleiterchips durch die erste Ausnehmung entfernt. Damit kann eine Lichtauskopplung und Effizienz des Halbleiterchips besonders hoch ausgebildet sein.
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip dritte Ausnehmungen, die die reflektierende Schichtenfolge und den aktiven Bereich vollständig durchbrechen. Jede dritte Ausnehmung ist bevorzugt durch die erste Ausnehmung gebildet. Das heißt, die dritten Ausnehmungen können mit dem hier beschriebenen Verfahren hergestellt werden.
Gemäß zumindest einer Ausführungsform umfasst der strahlungsemittierende Halbleiterchip zweite Ausnehmungen, die in der reflektierenden Schichtenfolge angeordnet sind.
Die zweiten Ausnehmungen durchbrechen die reflektierende Schichtenfolge bevorzugt vollständig. Durchmesser der zweiten Ausnehmungen sind jeweils bevorzugt wenigstens 1 Mikrometer und höchstens 5 Mikrometer groß. Besonders bevorzugt sind die Durchmesser jeweils wenigstens 2 Mikrometer und höchstens 4 Mikrometer groß. Die Durchmesser der zweiten Ausnehmungen entsprechen hier jeweils einer maximalen Ausdehnung einer zweiten Ausnehmung in lateraler Richtung.
Gemäß zumindest einer Ausführungsform ist ein Abstand von direkt benachbarten dritten Ausnehmungen mindestens 10 Mikrometer und höchstens 20 Mikrometer.
Gemäß zumindest einer Ausführungsform ist ein Abstand von direkt benachbarten zweiten Ausnehmungen mindestens 10 Mikrometer und höchstens 20 Mikrometer.
Gemäß zumindest einer Ausführungsform sind die dritten Ausnehmungen an ersten Gitterpunkten eines ersten Gitters angeordnet. In diesem Fall sind die dritten Ausnehmungen matrixartig, insbesondere entlang Zeilen und Spalten angeordnet .
Gemäß zumindest einer Ausführungsform sind die zweiten Ausnehmungen an zweiten Gitterpunkten eines zweiten Gitters angeordnet. In diesem Fall sind die zweiten Ausnehmungen matrixartig, insbesondere entlang Zeilen und Spalten angeordnet .
Gemäß zumindest einer Ausführungsform ist das erste Gitter lateral zu dem zweiten Gitter verschoben. Bevorzugt weisen die ersten Gitterpunkte zu benachbarten zweiten Gitterpunkten einen Abstand von mindestens 10 Mikrometer und höchstens 20 Mikrometer auf. Durch eine solche Anordnung der zweiten Ausnehmungen und der dritten Ausnehmungen kann der Halbleiterchip besonders gut, insbesondere besonders homogen, bestromt werden. In Kombination mit den besonders klein ausgebildeten dritten Ausnehmungen ist so möglich, die Effizienz des Halbleiterchips bei typischen Stromdichten von etwa 350 mA/mm2 bis 1 A/mm2 um etwa 1 % bis 2 % im Vergleich zu einem herkömmlichen Halbleiterchip zu verbessern.
Weiterhin kann die Effizienz des Halbleiterchips bei Stromdichten von etwa 5 A/mm2 bis 10 A/mm2 um mehr als 2 % im Vergleich zu einem herkömmlichen Halbleiterchip verbessert sein.
Durch die dritten Ausnehmungen ist es mit Vorteil möglich, die erste Halbleiterschicht besonders homogen zu bestromen und eine besonders gute Stromaufweitung zu erreichen. Vorteilhafterweise kann so auch ein Dotiergrad der ersten Halbleiterschicht beispielsweise verkleinert ausgebildet sein, ohne die Stromaufweitungseigenschaften im Bereich der ersten Halbleiterschicht zu reduzieren.
Nachfolgend werden das Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips und der strahlungsemittierende Halbleiterchip unter Bezugnahme auf die Figuren anhand von Ausführungsbeispielen näher erläutert. Es zeigen:
Figuren 1, 2, 3, 4, 5 und 6 schematische Schnittdarstellungen von Verfahrensstadien eines Verfahrens zur Herstellung eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel, und
Figur 7 schematische Darstellung in Draufsicht eines strahlungsemittierenden Halbleiterchips gemäß einem Ausführungsbeispiel .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
Bei dem Verfahren gemäß dem Ausführungsbeispiel der Figuren 1, 2, 3, 4, 5 und 6 wird eine Halbleiterschichtenfolge 2 bereitgestellt, über der eine transparente elektrisch leitende Schicht 13 aufgebracht ist, wie in Figur 1 gezeigt. Die Halbleiterschichtenfolge 2 umfasst eine erste Halbleiterschicht 4 eines ersten Leitfähigkeitstyps und eine zweite Halbleiterschicht 5 eines vom ersten Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps.
In diesem Ausführungsbeispiel ist die erste Halbleiterschicht 4 n-dotiert und damit n-leitend ausgebildet. In diesem Fall ist die zweite Halbleiterschicht 5 p-dotiert und damit p- leitend ausgebildet. Ein aktiver Bereich 3, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen, ist zwischen der ersten Halbleiterschicht 4 und der zweiten Halbleiterschicht 5 angeordnet.
Weiterhin ist über der transparenten elektrisch leitenden Schicht 13 eine Teilschicht einer reflektierenden Schichtenfolge 7 aufgebracht. Die transparente elektrisch leitende Schicht 13 ist in diesem Ausführungsbeispiel durch ITO gebildet und weist bevorzugt eine Dicke von etwa 15 Nanometern auf. Die Teilschicht der reflektierenden Schichtenfolge 7 ist hier durch AlgO gebildet und weist bevorzugt eine Dicke von etwa 30 Nanometern auf.
Ferner ist die Halbleiterschichtenfolge 2 epitaktisch auf einem Aufwachssubstrat 6 gewachsen. Das Aufwachssubstrat 6 ist in diesem Fall durch Saphir gebildet und weist eine Dicke von in etwa 1000 Mikrometern auf. Weiterhin ist die Halbleiterschichtenfolge 2 in etwa 5,8 Mikrometer dick ausgebildet. In diesem Ausführungsbeispiel umfasst die Halbleiterschichtenfolge 2 ein Nitrid- Verbindungshalbleitermaterial .
In einem weiteren Verfahrensschritt wird die reflektierende Schichtenfolge 7 über der Halbleiterschichtenfolge 2 aufgebracht (Figur 2). In diesem Ausführungsbeispiel handelt es sich bei der reflektierenden Schichtenfolge 7 um einen Bragg-Spiegel . Der Bragg-Spiegel umfasst hier abwechselnd angeordnete Teilschichten eines hochbrechenden und eines niedrigbrechenden Materials. Zwischen den äußersten zwei Teilschichten, die jeweils aus AlgO gebildet sind, sind SiOg Teilschichten und NbgOg Teilschichten alternierend angeordnet. Eine Schichtenfolge ergibt sich in diesem Ausführungsbeispiel von der transparenten elektrisch leitenden Schicht 13 aus gesehen wie folgt: AlgO , SiOg mit einer Dicke von in etwa 350 Nanometer, NbgOg, SiOg mit einer Dicke von in etwa 89 Nanometern, NbgOg, SiOg mit einer Dicke von in etwa 30 Nanometern, AI2O3. Die AI2O3 Teilschichten weisen jeweils eine Dicke von etwa 30 Nanometer auf. Die Nb2C>5 Teilschichten weisen jeweils eine Dicke von etwa 48 Nanometern auf.
Die AI2O3 Teilschichten werden jeweils mittels
Atomlagenabscheidung (englisch: „atomic layer deposition", kurz „ALD") aufgebracht. Die restlichen Teilschichten werden durch Sputtern aufgebracht.
Weiterhin werden zweite Ausnehmungen 14 in der reflektierenden Schichtenfolge 7 erzeugt, die die reflektierende Schichtenfolge 7 vollständig durchbrechen. Die zweiten Ausnehmungen 14 legen die transparente elektrisch leitende Schicht 13 im Bereich der zweiten Ausnehmungen 14 frei. Die Bodenflächen der zweiten Ausnehmungen 14a sind durch die transparente elektrisch leitende Schicht 13 gebildet und die Seitenflächen der zweiten Ausnehmungen 14b sind durch die reflektierende Schichtenfolge 7 gebildet.
Die AI2O3 Teilschichten und die restlichen Teilschichten werden jeweils mittels eines separaten Prozesses entfernt.
Die AI2O3 Teilschichten werden beispielsweise mit einem nasschemischen Ätzprozess entfernt und die restlichen Teilschichten mit einem trockenchemischen Ätzprozess.
Nachfolgend wird eine zweite metallische Kontaktschichtenfolge 15 über der reflektierenden Schichtenfolge 7 und der transparenten elektrisch leitenden Schicht 13, insbesondere in den zweiten Ausnehmungen, aufgebracht (siehe Figur 3). In diesem Ausführungsbeispiel ist die zweite metallische Kontaktschichtenfolge 15 nicht in einem Bereich angeordnet, in dem eine erste Ausnehmung 8 erzeugt werden soll. Die zweite metallische
Kontaktschichtenfolge 15 bedeckt hierbei die reflektierende Schichtenfolge 7 nur zu großen Teilen. Zu großen Teilen heißt hierbei insbesondere, dass die zweite metallische Kontaktschichtenfolge 15 eine der Halbleiterschichtenfolge 2 abgewandte Außenfläche der reflektierenden Schichtenfolge 7 zu mindestens 90 %, insbesondere zu mindestens 95 %, bedeckt.
Die zweite metallische Kontaktschichtenfolge 15 umfasst hier eine erste Schicht und eine zweite Schicht. Die an die transparente elektrisch leitende Schicht direkt angrenzende erste Schicht der zweiten metallischen Kontaktschichtenfolge 15 umfasst in diesem Ausführungsbeispiel Silber und weist eine Dicke von in etwa 200 Nanometern auf. Die darüber angeordnete zweite Schicht der zweiten metallischen Kontaktschichtenfolge 15 umfasst bevorzugt Titanwolfram und bildet eine Sperrschicht. Die Sperrschicht weist hier eine Dicke von in etwa 20 Nanometern auf. Die beiden Schichten der zweiten metallischen Kontaktschichtenfolge 15 füllen die zweiten Ausnehmungen 14 damit nicht vollständig aus.
In einem nachfolgenden Verfahrensschritt wird eine metallische Zwischenschicht 18 auf der zweiten metallischen Kontaktschichtenfolge 15 angeordnet (Figur 4). Die metallische Zwischenschicht 18 füllt die zweiten Ausnehmungen 14 vollständig aus und überragt die zweiten Ausnehmungen 14 in vertikaler Richtung 20 und lateraler Richtung 21. In diesem Ausführungsbeispiel ist die metallische Zwischenschicht 18 nicht in einem Bereich angeordnet, in dem eine erste Ausnehmung 8 erzeugt werden soll. Die metallische Zwischenschicht 18 weist hier folgende Schichtenabfolge auf, ausgehend von der zweiten metallischen Kontaktschichtenfolge 15: Ti mit einer Dicke von in etwa 1 Nanometer, Pt mit einer Dicke von in etwa 40 Nanometern, Au mit einer Dicke von in etwa 550 Nanometern, Ti mit einer Dicke von in etwa 10 Nanometern .
Weiterhin werden eine Passivierungsschicht 16 und eine weitere reflektierende Schichtenfolge 17 über der reflektierenden Schichtenfolge 7, insbesondere auf die metallische Zwischenschicht 18, aufgebracht. Die Passivierungsschicht 16 ist hier durch AlgO mit einer Dicke von in etwa 30 Nanometern gebildet. Die Passivierungsschicht 16 kann durch einen ALD-Prozess aufgebracht werden.
Zudem handelt es sich bei der weiteren reflektierenden Schichtenfolge 17 um einen Bragg-Spiegel. Dieser Bragg- Spiegel umfasst bevorzugt alternierend angeordnete SiOg und SigONg Schichten. Weiterhin kann über diesen Bragg-Spiegel eine Beschichtung zum Schutz gegen äußere Umwelteinflüsse mittels eines PECVD Verfahrens aufgebracht werden.
In einem nächsten Verfahrensschritt wird eine erste Ausnehmung 8 durch eine Öffnung 9 einer Maske 10 erzeugt (Figur 5). Die erste Ausnehmung 8 durchbricht in diesem Ausführungsbeispiel die weitere reflektierende Schichtenfolge 17, die Passivierungsschicht 16, die reflektierende Schichtenfolge 7, die transparente elektrisch leitende Schicht 13, die zweite Halbleiterschicht 5 und den aktiven Bereich 3 vollständig. Die erste Ausnehmung 8 erstreckt sich bis in die erste Halbleiterschicht 4 hinein. Die erste Ausnehmung 8 legt die erste Halbleiterschicht 4 frei, sodass eine Bodenfläche der ersten Ausnehmung 8a durch die erste Halbleiterschicht 4 gebildet ist. Eine Seitenfläche der ersten Ausnehmung 8b ist hier durch die weitere reflektierende Schichtenfolge 17, die Passivierungsschicht 16, die reflektierende Schichtenfolge 7, die transparente elektrisch leitende Schicht 13, die zweite Halbleiterschicht 5 und den aktiven Bereich 3 gebildet. Ein Durchmesser der ersten Ausnehmung 8 ist in diesem Ausführungsbeispiel wenigstens 3 Mikrometer und höchstens 6 Mikrometer groß.
Die so erzeugte Seitenfläche der ersten Ausnehmung 8b schließt mit der Haupterstreckungsebene der
Halbleiterschichtenfolge 2 einen Winkel kleiner 90° ein. In diesem Ausführungsbeispiel verjüngt sich ein Abstand in lateraler Richtung 21 zwischen zwei sich gegenüberliegenden Innenflächen der dielektrischen Spiegelschicht 8 zu der Halbleiterschichtenfolge 2 hin.
Die Maske 10 ist in diesem Ausführungsbeispiel eine Fotolackmaske, die als positiver Fotolack ausgebildet ist. Weiterhin umfasst die Fotolackmaske die Öffnung 9. Die nicht von dem positiven Fotolack überdeckten Bereiche werden hier mittels eines Ätzprozesses, insbesondere eines Trockenätzprozesses beispielsweise durch induktiv gekoppeltes reaktives Plasma-Ionenätzen (englisch „inductively coupled plasma - reactive ion etching", kurz „ICP-RIE"), entfernt.
Die Bodenfläche der ersten Ausnehmung 8a und die Seitenfläche der ersten Ausnehmung 8b können nach dem Ätzprozess mittels Kaliumhydroxid bei einer Temperatur von 40 °C gereinigt werden.
Nachfolgend wird eine dielektrische Spiegelschicht 11 in der ersten Ausnehmung 8 durch dieselbe Öffnung 9 derselben Maske 10 aufgebracht. Die dielektrische Spiegelschicht 8 bedeckt die Seitenflächen der ersten Ausnehmung 8b und die Bodenflächen der ersten Ausnehmung 8a vollständig. Die erste Ausnehmung 8 ist hier nicht vollständig von der dielektrischen Spiegelschicht 11 gefüllt. In diesem Ausführungsbeispiel ist die dielektrische Spiegelschicht 11 durch SiOg gebildet. Die SiOg-Schicht wird hier durch einen PECVD-Prozess aufgebracht. Bei der „PECVD" wird die dielektrische Spiegelschicht unter Verwendung von Tetraethylorthosilikat (TEOS) hergestellt. Das TEOS ist hier die Quelle des Siliziums.
Die so erzeugte dielektrische Spiegelschicht 11 wird an der Bodenfläche der ersten Ausnehmung 8a derart entfernt, dass dort die erste Halbleiterschicht 4 freigelegt wird. Das Entfernen der dielektrischen Spiegelschicht 11 ist über ein anisotropes Ätzverfahren realisiert. Das anisotrope Ätzverfahren weist eine höhere Ätzrate in vertikaler Richtung 20 auf als in lateraler Richtung 21. Damit wird die dielektrische Spiegelschicht 11 im Bereich der Bodenfläche der ersten Ausnehmung 8a vollständig entfernt, während die dielektrische Spiegelschicht 11 auf der Seitenfläche der ersten Ausnehmung 8b verbleibt. Die dielektrische Spiegelschicht 11 weist nach dem Ätzprozess eine Dicke in lateraler Richtung 21 von in etwa 500 Nanometern auf.
Eine derartige dielektrische Spiegelschicht 11 ist nur in der ersten Ausnehmung 8 angeordnet und überragt die erste Ausnehmung 8 in Draufsicht in lateraler Richtung 21 nicht. In diesem Ausführungsbeispiel überlappen die reflektierende Schichtenfolge 7 und die dielektrische Spiegelschicht 11 in Draufsicht in lateraler Richtung 21 teilweise. Die reflektierende Schichtenfolge 7 und die dielektrische Spiegelschicht 11 überlappen hier in Draufsicht im Bereich einer Grenzfläche zwischen der reflektierenden Schichtenfolge 7 und der dielektrischen Spiegelschicht 11.
Weiterhin überragt die dielektrische Spiegelschicht 11 die reflektierende Schichtenfolge 7 in vertikaler Richtung 20.
Ein der Halbleiterschichtenfolge 2 abgewandter überragender Bereich der dielektrische Spiegelschicht 11 überlappt ebenfalls mit der reflektierenden Schichtenfolge 7 in Draufsicht.
Nachfolgend wird eine erste Kontaktschichtenfolge 12 in der ersten Ausnehmung 8 nach dem Entfernen der dielektrischen Spiegelschicht 11 durch dieselbe Öffnung 9 derselben Maske 10 erzeugt (Figur 6). Die erste Kontaktschichtenfolge 12 füllt die erste Ausnehmung 8 hier nicht vollständig. Die erste Kontaktschichtenfolge 12 bedeckt die dielektrische Spiegelschicht 11 vollständig. Weiterhin bedeckt die erste Kontaktschichtenfolge 12 die freigelegte
Halbleiterschichtenfolge 2, insbesondere die freigelegte erste Halbleiterschicht 4, vollständig.
Die erste Kontaktschichtenfolge 12 steht mit der freigelegten ersten Halbleiterschicht 4 in direktem Kontakt. Weiterhin steht die erste Kontaktschichtenfolge 12 in direktem elektrisch leitenden Kontakt mit der ersten Halbleiterschicht 4. Damit kann ein Strom durch die erste Kontaktschichtenfolge 12 in die erste Halbleiterschicht 4 eingeprägt werden.
In diesem Ausführungsbeispiel ist die erste Kontaktschichtenfolge 12 durch folgende Schichtenabfolge gebildet, ausgehend von der dielektrischen Spiegelschicht:
Ti, Pt, Ag, ZnO. In diesem Fall bildet die ZnO-Schicht eine freiliegende Außenfläche der ersten metallischen Kontaktschichtenfolge . Diese freiliegende Außenfläche der ersten metallischen Kontaktschichtenfolge ist von außen kontaktierbar .
Der strahlungsemittierende Halbleiterchip 1 gemäß dem Ausführungsbeispiel der Figur 7 umfasst dritte Ausnehmungen 19, die eine reflektierende Schichtenfolge 7 und einen aktiven Bereich 3 vollständig durchbrechen. Jede dritte Ausnehmung 19 ist in diesem Ausführungsbeispiel durch eine erste Ausnehmung 8 gebildet. Weiterhin sind in jeder der dritten Ausnehmungen 19 eine dielektrische Spiegelschicht 11 und eine erste Kontaktschichtenfolge 12 angeordnet.
Die dritten Ausnehmungen 19 sind in diesem Ausführungsbeispiel an ersten Gitterpunkten eines ersten Gitters angeordnet. Hier ist das erste Gitter ein regelmäßiges Vierecksgitter. Weiterhin sind zweite Ausnehmungen 14 an zweiten Gitterpunkten eines zweiten Gitters angeordnet. Auch das zweite Gitter ist ein regelmäßiges Vierecksgitter. Alternativ können das erste Gitter und das zweite Gitter auch andere Gitterformen aufweisen, wie beispielsweise ein Dreiecksgitter oder ein hexagonales Gitter.
In diesem Ausführungsbeispiel ist das erste Gitter lateral zu dem zweiten Gitter verschoben. Hierbei weisen die dritten Ausnehmungen 19 zu direkt benachbarten zweiten Ausnehmungen 14 einen Abstand von mindestens 10 Mikrometer und höchstens 20 Mikrometer auf. Weiterhin weisen direkt benachbarte dritte Ausnehmungen 19 einen Abstand von mindestens 10 Mikrometer und höchstens 20 Mikrometer auf. Auch direkt benachbarte zweite Ausnehmungen 14 weisen Abstand von mindestens 10 Mikrometer und höchstens 20 Mikrometer auf. Die dritten Ausnehmungen 19 weisen hier einen Durchmesser von in etwa 5 Mikrometer auf. Ein Durchmesser der zweiten Ausnehmungen 14 ist kleiner ausgebildet als der Durchmesser der dritten Ausnehmungen 19. Der Durchmesser der zweiten Ausnehmungen 14 ist in etwa 3 Mikrometer.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102019121178.6, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die in Verbindung mit den Figuren beschriebenen Merkmale und Ausführungsbeispiele können gemäß weiteren
Ausführungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen explizit beschrieben sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen . Die Erfindung ist nicht durch die Beschreibung anhand der
Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist. Bezugszeichenliste
1 strahlungsemittierender Halbleiterchip
2 Halbleiterschichtenfolge
3 aktiver Bereich
4 erste Halbleiterschicht
5 zweite Halbleiterschicht
6 Aufwachssubstrat
7 reflektierende Schichtenfolge
8 ersten Ausnehmung
8a Bodenfläche der ersten Ausnehmung 8b Seitenfläche der ersten Ausnehmung
9 Öffnung
10 Maske
11 dielektrische Spiegelschicht
12 erste Kontaktschichtenfolge
13 transparente elektrisch leitende Schicht
14 zweite Ausnehmung
14a Bodenfläche der zweiten Ausnehmung 14b Seitenfläche der zweiten Ausnehmung
15 zweite metallische Kontaktschichtenfolge
16 Passivierungsschicht
17 weitere reflektierende Schichtenfolge
18 metallische Zwischenschicht
19 dritte Ausnehmungen
20 vertikale Richtung
21 laterale Richtung

Claims

Patentansprüche
1. Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips (1) mit den Schritten:
- Bereitstellen einer Halbleiterschichtenfolge (2), die einen aktiven Bereich (3) umfasst, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen,
- Aufbringen einer reflektierenden Schichtenfolge (7) über der Halbleiterschichtenfolge (2),
- Erzeugen einer ersten Ausnehmung (8) durch eine Öffnung (9) einer Maske (10), wobei die erste Ausnehmung (8) die reflektierende Schichtenfolge (7) und den aktiven Bereich (3) vollständig durchbricht,
- Aufbringen einer dielektrischen Spiegelschicht (11) in der ersten Ausnehmung (8) durch dieselbe Öffnung (9) derselben Maske (10).
2. Verfahren nach dem vorhergehenden Anspruch, wobei die dielektrische Spiegelschicht (11) an einer Bodenfläche der ersten Ausnehmung (8a) derart entfernt wird, dass die Halbleiterschichtenfolge (2) dort freigelegt wird.
3. Verfahren nach einem der vorhergehenden Ansprüche, wobei die dielektrische Spiegelschicht (11) in der ersten Ausnehmung (8) durch ein anisotropes Ätzverfahren entfernt wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, wobei
- in der ersten Ausnehmung (8) nach dem Entfernen der dielektrischen Spiegelschicht (11) durch dieselbe Öffnung (9) derselben Maske (10) eine erste Kontaktschichtenfolge (12) erzeugt wird, und - die erste Kontaktschichtenfolge (12) in direktem Kontakt mit der freigelegten Halbleiterschichtenfolge (2) steht.
5. Verfahren nach dem vorhergehenden Anspruch, wobei
- die Halbleiterschichtenfolge (2) eine erste Halbleiterschicht (4) eines ersten Leitfähigkeitstyps und eine zweite Halbleiterschicht (55) eines vom ersten
Leitfähigkeitstyp verschiedenen zweiten Leitfähigkeitstyps aufweist,
- die erste Kontaktschichtenfolge (12) in direktem elektrisch leitenden Kontakt mit der ersten Halbleiterschicht (4) steht.
6. Verfahren nach einem der vorhergehenden Ansprüche, wobei zwischen der reflektierenden Schichtenfolge (7) und der Halbleiterschichtenfolge (2) eine transparente elektrisch leitende Schicht (13) angeordnet ist.
7. Verfahren nach dem vorhergehenden Anspruch, wobei die transparente elektrisch leitende Schicht (13) gleichzeitig bei dem Erzeugen der ersten Ausnehmung (8) durch dieselbe Öffnung (9) derselben Maske (10) durchbrochen wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei zweite Ausnehmungen (14) in der reflektierenden Schichtenfolge (7) erzeugt werden, die die reflektierende Schichtenfolge (7) vollständig durchbrechen.
9. Verfahren nach Anspruch 8, wobei
- eine zweite metallische Kontaktschichtenfolge (15) über der reflektierenden Schichtenfolge (7) und der transparenten elektrisch leitenden Schicht (13) aufgebracht wird, und - die zweite metallische Kontaktschichtenfolge (15) in direktem elektrisch leitenden Kontakt mit der transparenten elektrisch leitenden Schicht (13) steht.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Passivierungsschicht (16) und eine weitere reflektierende Schichtenfolge (17) über der reflektierenden Schichtenfolge (7) aufgebracht werden.
11. Verfahren nach dem vorhergehenden Anspruch, wobei die Passivierungsschicht (16) und die weitere reflektierende Schichtenfolge (17) bei der Erzeugung der ersten Ausnehmung (8) durch dieselbe Öffnung (9) derselben Maske (10) durchbrochen werden.
12. Verfahren nach einem der Ansprüche 10 oder 11, wobei eine metallische Zwischenschicht (18) zwischen der zweiten metallischen Kontaktschichtenfolge (15) und der Passivierungsschicht (16) angeordnet ist.
13. Strahlungsemittierender Halbleiterchip mit:
- einer Halbleiterschichtenfolge (2), die einen aktiven Bereich (3) umfasst, der dazu ausgebildet ist, elektromagnetische Strahlung zu erzeugen, und
- einer reflektierenden Schichtenfolge (7), die über der Halbleiterschichtenfolge (2) angeordnet ist, wobei
- eine erste Ausnehmung (8) die reflektierende Schichtenfolge (7) und den aktiven Bereich (3) vollständig durchbricht, und
- eine dielektrische Spiegelschicht (11) nur in der ersten Ausnehmung (8) angeordnet ist.
14. Strahlungsemittierender Halbleiterchip nach dem vorhergehenden Anspruch, bei dem - sich ein Durchmesser der ersten Ausnehmung (8) zu der Halbleiterschichtenfolge (2) hin verjüngt, und
- die reflektierende Schichtenfolge (7) und die dielektrische Spiegelschicht (11) in Draufsicht überlappen.
15. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 13 oder 14, bei dem
- die dielektrische Spiegelschicht (11) die Seitenfläche der ersten Ausnehmung (8b) bedeckt, während eine Bodenfläche der ersten Ausnehmung (8a) frei ist von der dielektrischen Spiegelschicht (11), und
- eine erste Kontaktschichtenfolge (12) in der ersten Ausnehmung (8) angeordnet ist, die eine erste Halbleiterschicht (4) der Halbleiterschichtenfolge (2) eines ersten Leitfähigkeitstyps elektrisch kontaktiert.
16. Strahlungsemittierender Halbleiterchip nach einem der obigen Ansprüche, bei dem ein Durchmesser der ersten Ausnehmung (8) wenigstens 3 Mikrometer und höchstens 6 Mikrometer groß ist.
17. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 13 bis 16 mit:
- dritten Ausnehmungen (19), die die reflektierende Schichtenfolge (7) und den aktiven Bereich (3) vollständig durchbrechen, und
- zweiten Ausnehmungen (14), die in der reflektierenden Schichtenfolge (7) angeordnet sind, und
- die zweiten Ausnehmungen (14) die reflektierende Schichtenfolge (7) vollständig durchbrechen.
18. Strahlungsemittierender Halbleiterchip nach dem vorhergehenden Anspruch, bei dem - ein Abstand von direkt benachbarten dritten Ausnehmungen (19) mindestens 10 Mikrometer und höchstens 20 Mikrometer ist, und
- ein Abstand von direkt benachbarten zweiten Ausnehmungen (14) mindestens 10 Mikrometer und höchstens 20 Mikrometer ist.
19. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 17 oder 18, bei dem - die dritten Ausnehmungen an ersten Gitterpunkten eines ersten Gitters (20) angeordnet sind,
- die zweiten Ausnehmungen (14) an zweiten Gitterpunkten eines zweiten Gitters (21) angeordnet sind, und
- das erste Gitter (20) lateral zu dem zweiten Gitter (21) verschoben ist.
PCT/EP2020/069501 2019-08-06 2020-07-10 Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip WO2021023473A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/632,523 US20220293815A1 (en) 2019-08-06 2020-07-10 Method for producing a radiation emitting semiconductor chip and radiation emitting semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019121178.6A DE102019121178A1 (de) 2019-08-06 2019-08-06 Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE102019121178.6 2019-08-06

Publications (1)

Publication Number Publication Date
WO2021023473A1 true WO2021023473A1 (de) 2021-02-11

Family

ID=71579604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/069501 WO2021023473A1 (de) 2019-08-06 2020-07-10 Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip

Country Status (3)

Country Link
US (1) US20220293815A1 (de)
DE (1) DE102019121178A1 (de)
WO (1) WO2021023473A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256987A2 (de) * 2001-05-09 2002-11-13 LumiLeds Lighting U.S., LLC Flipchipartige lichtemittierende Halbleiterdiode mit hochreflektiver dielektrischer Beschichtung auf die Mesa
US20160005941A1 (en) * 2013-11-27 2016-01-07 Epistar Corporation Semiconductor light-emitting device
EP3010050A1 (de) * 2014-10-17 2016-04-20 LG Innotek Co., Ltd. Lichtemittierende diodenvorrichtung
DE102016105056A1 (de) * 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007019775A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102012106364B4 (de) * 2012-07-16 2021-09-09 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
JP6683003B2 (ja) * 2016-05-11 2020-04-15 日亜化学工業株式会社 半導体素子、半導体装置及び半導体素子の製造方法
KR102443027B1 (ko) * 2018-03-02 2022-09-14 삼성전자주식회사 반도체 발광소자
KR102607596B1 (ko) * 2018-05-11 2023-11-29 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
MX2021009299A (es) * 2019-01-31 2022-01-24 Seoul Viosys Co Ltd Diodo emisor de luz.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1256987A2 (de) * 2001-05-09 2002-11-13 LumiLeds Lighting U.S., LLC Flipchipartige lichtemittierende Halbleiterdiode mit hochreflektiver dielektrischer Beschichtung auf die Mesa
US20160005941A1 (en) * 2013-11-27 2016-01-07 Epistar Corporation Semiconductor light-emitting device
EP3010050A1 (de) * 2014-10-17 2016-04-20 LG Innotek Co., Ltd. Lichtemittierende diodenvorrichtung
DE102016105056A1 (de) * 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Also Published As

Publication number Publication date
US20220293815A1 (en) 2022-09-15
DE102019121178A1 (de) 2021-02-11

Similar Documents

Publication Publication Date Title
EP2015372B1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE112017000332B4 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
WO2017158113A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017178427A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE112018003935B4 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
WO2018114807A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102013107531A1 (de) Optoelektronischer Halbleiterchip
DE102016124860A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017105943A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE112017000565B4 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2021023473A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
WO2020165029A1 (de) Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
WO2021037568A1 (de) Verfahren zur herstellung strahlungsemittierender halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE10261364B4 (de) Verfahren zur Herstellung einer temperbarer Mehrschichtkontaktbeschichtung, insbesondere einer temperbaren Mehrschichtkontaktmetallisierung
WO2021018884A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE102018107470A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102019100799A1 (de) Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
WO2017140615A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102020200621A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
DE112021005773T5 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20739652

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20739652

Country of ref document: EP

Kind code of ref document: A1