WO2017178427A1 - Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents

Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDF

Info

Publication number
WO2017178427A1
WO2017178427A1 PCT/EP2017/058549 EP2017058549W WO2017178427A1 WO 2017178427 A1 WO2017178427 A1 WO 2017178427A1 EP 2017058549 W EP2017058549 W EP 2017058549W WO 2017178427 A1 WO2017178427 A1 WO 2017178427A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
electrically conductive
semiconductor region
semiconductor
contact layer
Prior art date
Application number
PCT/EP2017/058549
Other languages
English (en)
French (fr)
Inventor
Lutz Höppel
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/092,507 priority Critical patent/US10784408B2/en
Priority to DE112017002036.0T priority patent/DE112017002036A5/de
Publication of WO2017178427A1 publication Critical patent/WO2017178427A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Definitions

  • An optoelectronic semiconductor chip which has a semiconductor body with an active zone which is suitable in particular for generating electromagnetic radiation. Furthermore, a method for producing an optoelectronic semiconductor chip is specified.
  • electromagnetic radiation disposed on the semiconductor body mirror layer is electromagnetic radiation disposed on the semiconductor body mirror layer.
  • One possible method for producing such a semiconductor chip is a structuring of the semiconductor body
  • the protective layer serves as an etching mask for structuring the semiconductor body.
  • the selectivity of the etching mask is limited, so that the semiconductor body can not be etched arbitrarily deep.
  • Another disadvantage is that the mirror layer, in particular for electrical
  • Opening step for contacting is necessary, which either affects the adhesion of the protective layer around this opening and / or reduces the quality of the mirror layer.
  • This task is performed by a procedure with the characteristics of the independent
  • Procedure claim solved According to at least one embodiment of a method for producing an optoelectronic semiconductor chip, the method comprises the following steps:
  • Mirror layer is disposed between the first semiconductor region and the electrically conductive contact layer
  • the substrate is a growth substrate on which the first and second semiconductor regions are epitaxially deposited.
  • epitaxially deposited on the growth substrate is meant in the present context that the
  • Growth substrate for deposition and / or growth of the first and second semiconductor region is used.
  • the second semiconductor region is in direct contact with the growth substrate.
  • the growth substrate may after the
  • the electrically conductive mirror layer and contact layer deposited on the semiconductor layer sequence or the first semiconductor region have, in particular, two lateral main directions of extension which both run perpendicular to a vertical direction in which the first and second semiconductor regions are arranged one above the other.
  • the extent of the two layers along the lateral main directions of extension is preferably greater than in the vertical direction.
  • a thickness of the mirror layer and contact layer is determined along the vertical direction.
  • Understood mirror layer which is at most 1 ym.
  • the formed groove leads to the mirror layer laterally laterally projected from the first semiconductor region and the electrically conductive contact layer and between the first semiconductor region and the electrically conductive
  • Contact layer is formed a gap.
  • lateral refers to an arrangement in or parallel to one through the two lateral ones
  • Main extension plane In a preferred embodiment comes in the
  • Structuring of the contact layer is a photolithographic method used.
  • the image of a mask in the contact layer is produced.
  • the contact layer for example by wet chemical
  • Etching be structured, wherein ablösösende areas of the contact layer are etched away, for example by means of hydrochloric acid.
  • the non-detached residual regions of the contact layer then serve as a mask for structuring the mirror layer and the semiconductor layer sequence. Thicknesses between 100 nm and 200 nm are suitable for the contact layer.
  • the electrically conductive contact layer is formed from Ni.
  • Ni an electrically conductive material such as Ni is, inter alia, that in comparison to a conventional etching mask from an electric
  • the mirror layer can likewise be produced by wet-chemical etching
  • the structured electrically conductive contact layer serves as an etching mask, through which the Structure of the mirror layer is determined.
  • an etchant is used which acts selectively against the material of the contact layer and leads to a slight undercut of the contact layer.
  • the etchant is used which acts selectively against the material of the contact layer and leads to a slight undercut of the contact layer.
  • Compound layer arranged which is formed of a transparent electrically conductive oxide.
  • electrically conductive oxides are transparent, conductive materials, usually metal oxides, such as zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium oxide or indium tin oxide (ITO).
  • metal oxides such as zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium oxide or indium tin oxide (ITO).
  • ITO indium tin oxide
  • binary metal oxygen compounds such as
  • ZnO, SnO 2 or In 2 O 3 also include ternary metal oxygen compounds such as Zn 2 SnO 4, Cd SnO 3, Zn SnO 3, Mgln 204, GalnO 3, Zn 2 In 2 O 5 or In 4 Sn 3 O 12 or mixtures of different transparent conductive oxides into the group of TCOs.
  • the TCOs do not necessarily correspond to a stoichiometric composition and may also be p- or n-doped.
  • Mirror layer arranged a protective layer.
  • the protective layer it can be prevented by the protective layer that the mirror layer in further structuring steps,
  • the protective layer are electrically weakly conductive or insulating materials and / or one of the materials Si02, A1203 in question.
  • the protective layer fills in the finished semiconductor chip, the gap at least partially.
  • the protective layer preferably does not protrude laterally beyond the contact layer in the finished semiconductor chip.
  • the protective layer is advantageously covered over the whole area by the contact layer. This means, in particular, that a surface of the protective layer facing the contact layer is completely covered by the contact layer.
  • the material used for the protective layer for example TEOS
  • the structured contact layer largely, preferably completely prevent removal of the protective layer below the contact layer.
  • Fluorine can be used.
  • the material of the protective layer can also be applied to the first semiconductor region by means of atomic layer deposition (so-called ALD).
  • ALD atomic layer deposition
  • A1203 is suitable here as material for the protective layer.
  • a structuring of the semiconductor layer sequence takes place after the application of the protective layer.
  • the electrically conductive contact layer serves as a shaping mask.
  • a dry etching preferably reactive ion etching, for use. Chlorine can be used as etchant.
  • the semiconductor layer sequence or the first and second semiconductor region of the semiconductor body are preferably based on nitride compound semiconductors materials. "Based on nitride compound semiconductors" in the present context means that at least one layer of the semiconductor layer sequence
  • Nitride III / V compound semiconductor material preferably
  • this material need not necessarily have a mathematically exact composition according to the above formula. Rather, it may have one or more dopants as well as additional ingredients that are the characteristic
  • the first semiconductor region is a p-type region.
  • the second semiconductor region is in particular an n-conducting region.
  • a comparatively high selectivity of 20: 1 to 50: 1 can be achieved between the semiconductor layer sequence and the electrically conductive contact layer.
  • the second semiconductor region has a
  • connection layer wherein a patterning of the second semiconductor region to a lower edge of the Connection layer takes place.
  • Connection layer is preferably a highly ⁇ doped semiconductor layer of the second semiconductor region.
  • the connection layer can have a highest doping in the semiconductor layer sequence.
  • the connection layer may be doped so highly at least in regions that it has a higher doping than all other regions of the semiconductor layer sequence.
  • Semiconductor region have widening shape.
  • a vertical extent or height of the mesa-shaped region corresponds to the etch depth.
  • the electrically conductive mirror layer and contact layer are provided with an opening.
  • the opening is produced wet-chemically.
  • the opening advantageously extends in the vertical direction through the contact layer and mirror layer to the first semiconductor region.
  • the opening is arranged in a central region of the contact layer and mirror layer. Alternatively, this step can be omitted. That is, the mirror layer and the contact layer
  • an outer surface of a composite facing away from the substrate which is the substrate, the semiconductor layer sequence and further layers arranged on the semiconductor layer sequence
  • Encapsulation be completed.
  • weakly conductive or insulating materials such as SiO 2 are used for the encapsulation.
  • the encapsulation can be applied by means of the already mentioned atomic layer deposition.
  • a further mirror layer is applied to the composite, which now additionally comprises the encapsulation.
  • the application of the further mirror layer can be effected by means of sputtering.
  • the further mirror layer is applied to the
  • a contact element can be arranged.
  • the composite which now additionally comprises the further mirror layer, is provided with a planarization, which
  • planarization preferably covers the remaining region of the second semiconductor region and terminates laterally flush therewith.
  • planarization weakly conductive or
  • insulating materials such as SiO 2 used.
  • an insulating layer is arranged on an outer surface of the composite, which is arranged on a side of the first semiconductor region facing away from the substrate.
  • electrically insulating materials such as SiO 2 are used for the insulating layer.
  • a further opening is produced, which in particular has a smaller diameter than the already existing opening and extends through all layers, that is to say in particular the insulating layer, the planarization and the encapsulation, through to the contact layer.
  • the further opening can be produced by means of a dry etching process, such as reactive ion etching.
  • fluorine is used here as etchant.
  • a contact element is formed in the at least one further opening. The contact element is preferably made
  • At least one electrically conductive material in particular made of a metal or a metal compound.
  • the contact element may be formed from two different materials, for example Rh and Ni, or instead of Ni from a Ni alloy such as NiSn.
  • a carrier is applied to a side of the composite facing away from the substrate.
  • a carrier comes as a material for the carrier silicon in question. This shows a particularly good
  • the substrate on which the semiconductor layer sequence is arranged preferably contains or consists of a semiconductor material.
  • suitable materials are sapphire, SiC and / or GaN.
  • a sapphire substrate is transparent to shortwave visible radiation, especially in the blue to green region. Since the wavelength of the radiation emitted by the active zone is present in particular in this wavelength range, such is
  • the substrate may remain in the finished semiconductor chip. This is the case, in particular, when the substrate is permeable to the generated radiation and the semiconductor chip is a flip-chip, in which the generated radiation is coupled out of the semiconductor chip through the substrate.
  • the substrate is detached from the semiconductor layer sequence. For example, the substrate by means of laser lift off of the
  • a Semiconductor layer sequence are removed.
  • a Semiconductor chip in which the substrate is detached, it is called a thin-film semiconductor chip.
  • the substrate is detached and thinned after detachment of the second semiconductor region. This is done in particular to the lower edge of the connection layer.
  • the remaining region of the second semiconductor region is preferably removed by means of a dry etching method, such as reactive ion etching.
  • a coupling-out structure can be arranged, which improves the radiation extraction from the semiconductor body.
  • the coupling-out structure is formed from a low-absorbing material such as, for example, TiO 2 or Nb 2 O 5.
  • the remaining region of the second semiconductor region is not removed.
  • the remaining area is structured such that a
  • Decoupling structure is formed, which the
  • the remaining area is roughened. This can be done by a dry etching method such as reactive ion etching.
  • a dry etching method such as reactive ion etching.
  • Passivation arranged which is formed in particular of SiO 2 or A1203.
  • connection element for current injection into the second semiconductor region can be provided on the second semiconductor region, the
  • the mirror layer and the contact layer for the current injection into the first semiconductor region
  • connection element and the opening are arranged one above the other in the vertical direction.
  • the opening is preferably filled with an electrically insulating material, in particular with the encapsulation. In the described arrangement, there are no in operation
  • connection element and the mirror layer. Rather, the current paths are widened laterally.
  • the mirror layer and the contact layer which are provided for current injection in the first semiconductor region, continuously formed.
  • Optoelectronic semiconductor chip comprises this one
  • a semiconductor body having a first semiconductor region, a second semiconductor region, and a first semiconductor region having second semiconductor region arranged active zone. Furthermore, the optoelectronic semiconductor chip comprises an electrically conductive contact layer, which is disposed on a side of the first side facing away from the second semiconductor region
  • the electrically conductive contact layer preferably extends laterally to an edge of the first semiconductor region. Furthermore, between the first semiconductor region and the electrically conductive contact layer is an electrically conductive
  • a protective layer is advantageously arranged to protect the mirror layer.
  • the optoelectronic semiconductor chip is produced according to one of the methods described above.
  • the optoelectronic semiconductor chip all in
  • the active zone of the semiconductor body is for generating electromagnetic
  • Electromagnetic radiation is understood here in particular a
  • Radiation exit side of the semiconductor chip which is located on a side facing away from the first semiconductor region side of the second semiconductor region.
  • a back of the Semiconductor chip is located on a side facing away from the second semiconductor region side of the first
  • the optoelectronic semiconductor chip may have an electrically conductive contact layer which contains Ni or consists of Ni. Furthermore, the electrically conductive
  • the mirror layer is suitable for absorbing a large part of the incident radiation in the direction of
  • the optoelectronic semiconductor chip may have a protective layer which is formed from an electrically weakly conductive or insulating material and / or contains one of the materials SiO 2, Al 2 O 3.
  • the Mirror layer and the contact layer arranged a connecting layer, which is formed of a transparent electrically conductive oxide.
  • the compound layer may contain ZnO.
  • Contact resistance between the contact layer and mirror layer can be increased, so that the current flow or the current injection can be adjusted by means of the connecting layer in the desired manner.
  • Optoelectronic semiconductor chip on a further mirror layer which is arranged on a side facing away from the semiconductor body side of the electrically conductive contact layer, wherein the further mirror layer laterally over the
  • Mirror layer can be the proportion of towards the
  • the further mirror layer is preferably an electrically conductive, in particular metallic, layer.
  • the mirror layer may be formed of Al or Rh.
  • Encapsulation arranged. Furthermore, in particular the semiconductor body, the mirror layer and the contact layer are laterally enclosed by the planarization. The further mirror layer is laterally surrounded by the planarization.
  • the further mirror layer is by means of the surrounding layers, for example, the encapsulation and the
  • Planarization belong, electrically isolated.
  • optoelectronic semiconductor chip at least one
  • Contact element preferably contains at least one electrically conductive material, in particular a metal or a
  • Rh and Ni or, instead of pure Ni, a Ni alloy such as NiSn may be used for the contact element.
  • a Ni alloy such as NiSn may be used for the contact element.
  • the at least one contact element may be in a vertical
  • the contact element may be a contact frame. This runs in a plan view of the semiconductor chip
  • the second semiconductor region comprises a connection layer which has a highest doping in the semiconductor body.
  • the connection layer can be doped so highly at least in regions that it has a higher doping than all other regions of the semiconductor body.
  • the connection layer preferably delimits the semiconductor body on its side of the second semiconductor region which faces away from the first semiconductor region. This means that the connection layer has a side of the second semiconductor region which faces away from the semiconductor body on its side facing away from the first semiconductor region
  • Semiconductor body in cross section an inverted mesa shape.
  • Semiconductor chip have side lengths of at most 150 ym.
  • FIG. 1 shows a step of a method for producing an optoelectronic semiconductor chip, in which a
  • the semiconductor layer sequence 2 comprises a first semiconductor region 3, an active zone 4 on a side of the first side facing the substrate 1
  • 5 are preferably on nitride compound semiconductors
  • the first semiconductor region 3 is epitaxially deposited on the second semiconductor region 5 and the second semiconductor region 5 on the substrate 1, for example by means of metal-organic vapor phase epitaxy.
  • the second semiconductor region 5 is formed thicker than the first semiconductor region 3.
  • the first semiconductor region 3 may be formed with a thickness of 130 nm.
  • the second semiconductor region may be formed with a thickness of 6 ⁇ m.
  • FIG. 2 shows a further method step, in which a mirror layer 6 is applied to the first semiconductor region 3. Further, at first
  • Contact layer 7 may be made of an electrically conductive
  • Material in particular a metal such as Ni, are formed.
  • a bonding layer is arranged on the mirror layer 6 (not shown) before the contact layer 7 is applied.
  • connection layer may consist of a
  • connection layer By means of the connection layer, the contact resistance of the mirror layer 6 can be increased.
  • FIG. 3 shows further steps of the method. First, a structuring of the electrically conductive
  • Contact layer 7 Preferably, a photolithographic method is used in structuring the contact layer 7. In particular, the image of a mask in the contact layer 7 is produced. Subsequently, the
  • Contact layer 7 for example by wet chemical etching, structured, wherein to be detached areas of the
  • Contact layer 7 for example by means of hydrochloric acid, are etched away.
  • the non-detached residual regions of the contact layer 7 then serve as a mask for structuring the mirror layer 6 and the semiconductor layer sequence 2
  • Thicknesses between 100 nm and 200 nm for the contact layer 7.
  • an etchant is used which acts selectively against the material of the contact layer 7 and leads to a slight undercut of the contact layer 7.
  • a groove is formed in the mirror layer 6, so that the mirror layer 6 of the first semiconductor region 3 and the electrically
  • the gap 8 in this case has a lateral dimension d, which is at most 1 ym. In other words, the lateral projection of the contact layer 7 over the
  • FIG. 4 shows a further method step in which a protective layer 9 is produced in the intermediate space 8.
  • the material used for the protective layer 8 can initially also be applied to regions of the first semiconductor region 3 which lie outside the intermediate space 8.
  • the protective layer 9 fills the gap 8 at least partially.
  • the structured contact layer 7 largely, preferably completely, prevent removal of the protective layer 9 below the contact layer 7.
  • Etching agent can be used fluorine.
  • Etching agent can be used fluorine.
  • For the protective layer 9 come electrically weakly conductive or insulating
  • TEOS tetraethyl orthosilicate
  • ALD atomic layer deposition
  • FIG. 5 shows a further method step in which a structuring of the semiconductor layer sequence 2 takes place.
  • the semiconductor layer sequence 2 is patterned by means of the structured contact layer 7, that is to say the structured contact layer 7 serves as a shaping mask.
  • the structured contact layer 7 serves as a shaping mask.
  • a dry etching preferably reactive Ion etching, for use. Chlorine can be used as etchant.
  • the second semiconductor region 5 has a
  • Connection layer 5A wherein a structuring of the second semiconductor region 5 to a lower edge of the connection layer 5A takes place.
  • connection layer 5A is
  • Terminal layer 5A a highest doping in the
  • Semiconductor layer sequence has a mesa shape whose vertical extent or height is identical to the etching depth T.
  • the structured semiconductor layer sequence has, in cross-section, one starting from the first
  • FIG. 6 shows a further possible method step, in which the mirror layer 6 and the contact layer 7 are provided with an opening 10.
  • the contact layer 7, for example wet-chemically with HCl is first opened. Subsequently, the opening in the
  • this step can be omitted. This means that the mirror layer 6 and the contact layer 7 can be formed without interruption.
  • FIG. 7 shows a further method step, in which a composite consisting of the substrate 1, the
  • Semiconductor layer sequence 2 arranged layers 6, 7, 9 composed, is provided with an encapsulation 11.
  • Encapsulation 11 uses weakly conductive or insulating materials such as SiO 2.
  • the encapsulation 11 can be applied by means of the already mentioned atomic layer deposition.
  • FIG. 8 shows a further method step, in which a further mirror layer 12 is applied to the encapsulation 11
  • the mirror layer 12 can first of all be applied to a surface of the encapsulation 11 facing away from the semiconductor layer sequence 2, so that it completely covers the surface.
  • the mirror layer 12 can be sputtered on.
  • Suitable materials for the mirror layer 12 are in particular metals such as Al or Rh. Subsequently, the
  • Mirror layer 12 are structured so that they are
  • the structuring that is, the partial detachment of the mirror layer 12, can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemically. It can be carried out, for example, wet-chemical
  • Phosphoric acid H3PO4
  • H3PO4 Phosphoric acid
  • At least one opening 13 is produced in the mirror layer 12, that of the contact layer 7 in the vertical direction starting from the semiconductor layer sequence 2 is subordinate.
  • the opening 13 later serves for Antechnischmaschinen the contact layer 7.
  • two further openings 13 are generated.
  • a frame-shaped recess may be formed which corresponds to the openings 13
  • FIG. 9 shows a further method step, in which the composite is provided with a planarization 14.
  • the material of the planarization 14 is first applied to an outer surface of the composite facing away from the substrate 1. In this case, the planarization 14 becomes such
  • planarization 14 preferably covers the remaining region 5B of the second semiconductor region 5 and terminates laterally flush therewith.
  • planarization 14 uses low conductivity or insulating materials such as SiO 2.
  • FIG. 10 shows a further method step in which an insulating layer 15 is provided on an outer surface of the composite
  • electrically insulating materials such as SiO 2
  • the insulating layer 15 covers the still exposed areas of the mirror layer 12.
  • the mirror layer 12 is preferably in embedded electrically insulating material. Thus, the mirror layer 12 is electrically isolated.
  • FIG. 11 shows a further method step, in which the at least one opening 13 of the other
  • Mirror layer 12 through a further opening 16 is generated, which has a smaller diameter than the existing opening 13 and extends through all the layers 11, 14, 15 through to the contact layer 7.
  • Dry etching process such as reactive ion etching are generated.
  • fluorine is used here as etchant.
  • two further openings 16 are created.
  • a frame-shaped recess may be formed which has a cross-sectional shape corresponding to the openings 16.
  • FIG. 12 shows a further method step, in which in the at least one further opening 16 a
  • the contact element 17 is formed.
  • the contact element 17 is preferably made of at least one electrically conductive material, in particular of a metal or a
  • Metal compound formed.
  • Rh and Ni or instead of Ni, a Ni alloy such as NiSn for the
  • Contact element 17 can be used. Furthermore, a support 18 is applied to a side of the composite facing away from the substrate 1.
  • the carrier 18 preferably contains a material with comparatively high thermal conductivity. For example, comes as a material for the carrier 18 silicon in question.
  • FIG. 13 shows a further method step in which the substrate 1 is peeled off.
  • the substrate 1 be removed from the semiconductor layer sequence 2 by means of laser lift off.
  • FIGS. 14 to 17 show further method steps of a method according to a first exemplary embodiment.
  • the second semiconductor region 5 is up to a lower edge of the
  • Terminal layer 5A thinned The remaining area 5B is thus completely removed.
  • the remaining region 5B of the second semiconductor region 5 is formed by means of a
  • Dry etching method such as reactive ion etching removed.
  • FIG. 15 shows a further method step in which a passivation 19 is applied to the outer surface of the composite facing away from the carrier 18.
  • the passivation 19 is advantageously formed from an electrically weak or non-conductive material such as SiO 2.
  • the preparation can be carried out by means of atomic layer deposition.
  • FIG. 16 shows a further method step, in which the passivation 19 is opened in a central area. This can be done dry or wet chemical. In the opening thus created, a connection element 20 is formed.
  • the connection element 20 come as materials
  • FIG. 17 shows a further method step, in which a decoupling structure 21 is arranged on the connection layer 5A or passivation 19.
  • a decoupling structure 21 is arranged on the connection layer 5A or passivation 19.
  • Decoupling structure 21 formed from a low-absorbing material such as Ti02 or Nb205. First, the material for the coupling-out structure 21 in a homogeneous Layer applied and then with elevations and
  • FIG. 17 shows an optoelectronic
  • Semiconductor chip 23 which has a semiconductor body 22 with a first semiconductor region 3, a second semiconductor region 5 and an active zone 4 arranged between the first and second semiconductor region 3, 5. Furthermore, the optoelectronic semiconductor chip 23 comprises an electrically conductive contact layer 7 which is disposed on a side of the first semiconductor region 3 facing away from the second semiconductor region 5
  • the optoelectronic includes
  • electrically conductive contact layer 7 is arranged and laterally laterally surmounted by the first semiconductor region 3 and the electrically conductive contact layer 7, so that between the first semiconductor region 3 and the
  • electrically conductive contact layer 7 is a gap 8, in which for the protection of the mirror layer a
  • Protective layer 9 is arranged, wherein
  • the electrically conductive contact layer 7 extends laterally to an edge of the first semiconductor region 3.
  • the optoelectronic semiconductor chip 23 has a further mirror layer 12, which is arranged on a side facing away from the semiconductor body 22 of the electrically conductive contact layer 7, wherein the further mirror layer 12 extends laterally beyond the contact layer 7 and
  • Mirror layer 12 is arranged.
  • the semiconductor body 22 has in cross-section a starting from the first semiconductor region 3 to the second semiconductor region 5 widening shape. Nevertheless, the semiconductor chip 23 has a cross section
  • Planarization 14 the semiconductor body 22 the
  • the second semiconductor region 5 comprises a connection layer 5A, which has a highest doping in the semiconductor body 22
  • connection layer 5A limits the connection layer 5A
  • Semiconductor body 22 on its side facing away from the first semiconductor region 3 side of the second semiconductor region 5.
  • most of the radiation generated in the active zone 4 preferably exits at a radiation exit side of the semiconductor chip 23, which is located on a side of the second side facing away from the first semiconductor region 3
  • Semiconductor region 5 is located. At the
  • Radiation exit side is the coupling-out structure 21, which improves the radiation extraction from the semiconductor body 22.
  • the substrate is detached. It is therefore a thin-film chip.
  • the coupling-out structure 21 is produced by structuring the second semiconductor region 5, in particular the remaining region 5B (see FIG. 18).
  • the second semiconductor region 5 becomes
  • Encapsulation 25 are applied, which cover the composite on a side facing away from the carrier 18 (see Figure 19).
  • the passivation 24 by means of
  • Atomic layer deposition are formed from A1203.
  • Encapsulation can be formed by gas phase deposition from SiO 2.
  • the passivation 24 and encapsulation 25 can be opened in a central area. This can be done dry or wet chemical. In the so produced
  • connection element 20 Opening a connection element 20 is formed (see Figure 20).
  • suitable materials are, in particular, transparent electrically conductive oxides.
  • FIG. 20 at the same time shows an optoelectronic

Abstract

Es wird ein optoelektronischer Halbleiterchip (23) angegeben mit - einem Halbleiterkörper (22) umfassend einen ersten Halbleiterbereich (3), einen zweiten Halbleiterbereich (5) und eine zwischen dem ersten und zweiten Halbleiterbereich (3, 5) angeordnete aktive Zone (4), - einer elektrisch leitenden Kontaktschicht (7), die auf einer dem zweiten Halbleiterbereich (5) abgewandten Seite des ersten Halbleiterbereichs (3) angeordnet ist, - einer elektrisch leitenden Spiegelschicht (6), die zwischen dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) angeordnet ist und von dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) randseitig lateral überragt wird, so dass sich zwischen dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) ein Zwischenraum (8) befindet, in welchem zum Schutz der Spiegelschicht (6) eine Schutzschicht (9) angeordnet ist, wobei sich die elektrisch leitende Kontaktschicht (7) lateral bis zu einem Rand des ersten Halbleiterbereichs (3) erstreckt. Ferner wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (23) angegeben.

Description

Beschreibung
Optoelektronischer Halbleiterchip und Verfahren zur
Herstellung eines optoelektronischen Halbleiterchips
Es wird ein optoelektronischer Halbleiterchip angegeben, der einen Halbleiterkörper mit einer insbesondere zur Erzeugung von elektromagnetischer Strahlung geeigneten aktiven Zone aufweist. Ferner wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
Es sind optoelektronische Halbleiterchips bekannt, die zur Reflexion der von der aktiven Zone emittierten
elektromagnetischen Strahlung eine auf dem Halbleiterkörper angeordnete Spiegelschicht aufweisen. Ein mögliches Verfahren zur Herstellung eines derartigen Halbleiterchips sieht bei einer Strukturierung des Halbleiterkörpers eine
vergleichsweise dicke Schutzschicht aus Si02 auf der
Spiegelschicht vor, wobei die Schutzschicht als Ätzmaske zur Strukturierung des Halbleiterkörpers dient. Dabei besteht ein Nachteil darin, dass die Selektivität der Ätzmaske begrenzt ist, so dass der Halbleiterkörper nicht beliebig tief geätzt werden kann. Ein weiterer Nachteil besteht darin, dass die Spiegelschicht, die insbesondere zur elektrischen
Kontaktierung des Halbleiterkörpers vorgesehen ist,
elektrisch isolierend abgedeckt ist, so dass ein
Öffnungsschritt zur Ankontaktierung nötig ist, der entweder die Haftung der Schutzschicht um diese Öffnung beeinträchtigt und/oder die Qualität der Spiegelschicht reduziert.
Eine zu lösende Aufgabe besteht darin, einen
optoelektronischen Halbleiterchip mit einer im Hinblick auf die Spiegelschicht verbesserten Qualität anzugeben. Diese Aufgabe wird durch einen optoelektronischen Halbleiterchip mit den Merkmalen des unabhängigen Produktanspruchs gelöst.
Eine weitere zu lösende Aufgabe besteht darin, ein
verbessertes Verfahren zur Herstellung eines derartigen Halbleiterchips anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des unabhängigen
Verfahrensanspruchs gelöst. Gemäß zumindest einer Ausführungsform eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips weist dieses folgende Schritte auf:
- Bereitstellen eines Substrats,
- Aufbringen einer Halbleiterschichtenfolge umfassend einen ersten Halbleiterbereich, eine aktive Zone an einer dem
Substrat zugewandten Seite des ersten Halbleiterbereichs und einen zweiten Halbleiterbereich an einer dem ersten
Halbleiterbereich abgewandten Seite der aktiven Zone,
- Aufbringen einer elektrisch leitenden Spiegelschicht und einer elektrisch leitenden Kontaktschicht auf den ersten
Halbleiterbereich, wobei die elektrisch leitende
Spiegelschicht zwischen dem ersten Halbleiterbereich und der elektrisch leitenden Kontaktschicht angeordnet wird,
- Strukturierung der elektrisch leitenden Kontaktschicht, - Strukturierung der elektrisch leitenden Spiegelschicht mittels der strukturierten elektrisch leitenden
KontaktSchicht,
- Strukturierung der Halbleiterschichtenfolge mittels der strukturierten elektrisch leitenden Kontaktschicht.
Vorzugsweise werden die oben genannten Verfahrensschritte in der angegebenen Reihenfolge durchgeführt. Gemäß einer bevorzugten Ausführungsform handelt es sich bei dem Substrat um ein Aufwachssubstrat , auf dem der erste und zweite Halbleiterbereich epitaktisch abgeschieden werden. Unter "epitaktisch auf dem Aufwachssubstrat abgeschieden" versteht man im vorliegenden Zusammenhang, dass das
Aufwachssubstrat zur Abscheidung und/oder zum Aufwachsen des ersten und zweiten Halbleiterbereichs dient. Beispielsweise steht der zweite Halbleiterbereich mit dem Aufwachssubstrat in direktem Kontakt. Das Aufwachssubstrat kann nach dem
Aufwachsen des ersten und zweiten Halbleiterbereichs abgelöst werden oder im fertigen Halbleiterchip verbleiben, wobei das Substrat in letzterem Fall einen Teil eines Halbleiterkörpers bildet . Die auf der Halbleiterschichtenfolge beziehungsweise dem ersten Halbleiterbereich abgeschiedene elektrisch leitende Spiegelschicht und Kontaktschicht weisen insbesondere zwei laterale Haupterstreckungsrichtungen auf, die beide senkrecht zu einer vertikalen Richtung verlaufen, in welcher der erste und zweite Halbleiterbereich übereinander angeordnet sind. Dabei ist die Ausdehnung der beiden Schichten entlang der lateralen Haupterstreckungsrichtungen vorzugsweise größer als in vertikaler Richtung. Eine Dicke der Spiegelschicht und Kontaktschicht wird entlang der vertikalen Richtung bestimmt.
Gemäß zumindest einer Ausführungsform wird bei der
Strukturierung der Spiegelschicht in dieser eine Hohlkehle ausgebildet. Das heißt, dass die Spiegelschicht geringfügig unter die Kontaktschicht zurückgezogen wird. Unter
"geringfügig" wird im Rahmen der vorliegenden Anmeldung ein lateraler Überstand der Kontaktschicht über die
Spiegelschicht verstanden, der höchstens 1 ym beträgt. Die ausgebildete Hohlkehle führt dazu, dass die Spiegelschicht von dem ersten Halbleiterbereich und der elektrisch leitenden Kontaktschicht randseitig lateral überragt und zwischen dem ersten Halbleiterbereich und der elektrisch leitenden
Kontaktschicht ein Zwischenraum ausgebildet wird.
Insbesondere bezeichnet "lateral" eine Anordnung in oder parallel zu einer durch die beiden lateralen
HaupterStreckungsrichtungen aufgespannten
Haupterstreckungsebene . Bei einer bevorzugten Ausgestaltung kommt bei der
Strukturierung der Kontaktschicht ein fotolithografisches Verfahren zum Einsatz. Dabei wird insbesondere das Abbild einer Maske in der Kontaktschicht erzeugt. Anschließend kann die Kontaktschicht, beispielsweise durch nasschemisches
Ätzen, strukturiert werden, wobei abzulösende Bereiche der Kontaktschicht zum Beispiel mittels Salzsäure weggeätzt werden. Die nicht-abgelösten Restbereiche der Kontaktschicht dienen dann als Maske zur Strukturierung der Spiegelschicht und der Halbleiterschichtenfolge. Dabei eignen sich Dicken zwischen 100 nm und 200 nm für die Kontaktschicht.
Vorzugsweise wird die elektrisch leitende Kontaktschicht aus Ni gebildet. Der Vorteil eines elektrisch leitenden Materials wie Ni besteht unter anderem darin, dass im Vergleich zu einer herkömmlichen Ätzmaske aus einem elektrisch
isolierenden Material wie Si02 kein Öffnungsschritt zur
Ankontaktierung der Spiegelschicht nötig ist. Vielmehr kann die Spiegelschicht mittels der elektrisch leitenden
Kontaktschicht elektrisch kontaktiert werden. Gemäß zumindest einer Ausführungsform des Verfahrens kann die Spiegelschicht ebenfalls durch nasschemisches Ätzen
strukturiert werden. Dabei dient die strukturierte elektrisch leitende Kontaktschicht als Ätzmaske, durch welche die Struktur der Spiegelschicht bestimmt wird. Vorzugsweise wird ein Ätzmittel verwendet, das selektiv gegen das Material der Kontaktschicht wirkt und zu einer geringfügigen Unterätzung der Kontaktschicht führt. Vorzugsweise wird die
Spiegelschicht aus Ag oder einem auf Ag basierenden Material gebildet .
Gemäß zumindest einer Ausführungsform des Verfahrens wird zwischen der Spiegelschicht und der Kontaktschicht eine
Verbindungsschicht angeordnet, die aus einem transparenten elektrisch leitenden Oxid gebildet wird. Transparente
elektrisch leitende Oxide (transparent conductive oxides, kurz "TCO") sind transparente, leitende Materialien, in der Regel Metalloxide, wie beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumoxid oder Indiumzinnoxid (ITO). Neben binären MetallsauerstoffVerbindungen, wie
beispielsweise ZnO, Sn02 oder In203 gehören auch ternäre MetallsauerstoffVerbindungen, wie beispielsweise Zn2Sn04, CdSn03, ZnSn03, Mgln204, Galn03, Zn2In205 oder In4Sn3012 oder Mischungen unterschiedlicher transparenter leitender Oxide zu der Gruppe der TCOs . Weiterhin entsprechen die TCOs nicht zwingend einer stöchiometrischen Zusammensetzung und können auch p- oder n-dotiert sein. Gemäß zumindest einer Ausführungsform des Verfahrens wird in dem Zwischenraum der Spiegelschicht zum Schutz der
Spiegelschicht eine Schutzschicht angeordnet. Insbesondere kann durch die Schutzschicht verhindert werden, dass die Spiegelschicht bei weiteren Strukturierungsschritten,
insbesondere beim Ätzen der Halbleiterschichtenfolge, weiter abgetragen wird. Für die Schutzschicht kommen elektrisch schwach leitende oder isolierende Materialien und/oder eines der Materialien Si02, A1203 in Frage. Die Schutzschicht füllt beim fertigen Halbleiterchip den Zwischenraum zumindest teilweise aus. Vorzugsweise ragt die Schutzschicht beim fertigen Halbleiterchip lateral nicht über die Kontaktschicht hinaus. Des weiteren wird die Schutzschicht mit Vorteil vollflächig von der Kontaktschicht bedeckt. Dies bedeutet insbesondere, dass eine der Kontaktschicht zugewandte Fläche der Schutzschicht vollständig von der Kontaktschicht bedeckt wird. Bei der Herstellung der Schutzschicht kann das für die Schutzschicht verwendete Material, zum Beispiel TEOS
(Tetraethylorthosilicat ) , in gasförmigem Zustand zunächst auch auf Bereiche des ersten Halbleiterbereichs aufgebracht werden, die außerhalb des Zwischenraums liegen. Durch einen Ablöseprozess , insbesondere mittels eines
Trockenätzverfahrens wie reaktivem Ionenätzen (sogenanntes RIE) , wird das Material dann so strukturiert, dass die
Bereiche des ersten Halbleiterbereichs, die außerhalb des Zwischenraums liegen, von der Schutzschicht unbedeckt sind. Dabei kann die strukturierte Kontaktschicht einen Abtrag der Schutzschicht unterhalb der Kontaktschicht weitgehend, vorzugsweise vollständig, verhindern. Als Ätzmittel kann
Fluor verwendet werden. Beispielsweise kann das Material der Schutzschicht auch mittels Atomlagenabscheidung (sogenanntes ALD) auf den ersten Halbleiterbereich aufgebracht werden. Hierbei eignet sich insbesondere A1203 als Material für die Schutzschicht.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt nach dem Aufbringen der Schutzschicht eine Strukturierung der Halbleiterschichtenfolge. Vorzugsweise wird die
Halbleiterschichtenfolge mittels der strukturierten
elektrisch leitenden Kontaktschicht strukturiert, das heißt die elektrisch leitende Kontaktschicht dient als formgebende Maske. Insbesondere kommt auch hier ein Trockenätzverfahren, vorzugsweise reaktives Ionenätzen, zum Einsatz. Als Ätzmittel kann dabei Chlor verwendet werden.
Für die Halbleiterschichtenfolge beziehungsweise den ersten und zweiten Halbleiterbereich des Halbleiterkörpers kommen vorzugsweise auf Nitrid-Verbindungshalbleitern basierende Materialien in Betracht. "Auf Nitrid-Verbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass zumindest eine Schicht der Halbleiterschichtenfolge ein
Nitrid-III/V-Verbindungshalbleitermaterial, vorzugsweise
AlnGamIni-n-mN umfasst, wobei 0 < n < 1, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen
physikalischen Eigenschaften des AlnGamIni-n-mN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (AI, Ga, In, N) , auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
Vorzugsweise handelt es sich bei dem ersten Halbleiterbereich um einen p-leitenden Bereich. Weiterhin handelt es sich bei dem zweiten Halbleiterbereich insbesondere um einen n- leitenden Bereich.
Vorteilhafterweise kann bei dem vorliegend beschriebenen Verfahren zwischen der Halbleiterschichtenfolge und der elektrisch leitenden Kontaktschicht eine vergleichsweise hohe Selektivität von 20:1 bis 50:1 erzielt werden. Dies
ermöglicht Ätztiefen, die mit Vorteil größer sind als 2 ym. Insbesondere weist der zweite Halbleiterbereich eine
Anschlussschicht auf, wobei eine Strukturierung des zweiten Halbleiterbereichs bis zu einer Unterkante der Anschlussschicht erfolgt. Ein zwischen der Anschlussschicht und dem Substrat angeordneter Restbereich des zweiten
Halbleiterbereichs ragt damit über die strukturierte
Halbleiterschichtenfolge lateral hinaus. Bei der
Anschlussschicht handelt es sich vorzugsweise um eine hoch¬ dotierte Halbleiterschicht des zweiten Halbleiterbereichs. Insbesondere kann die Anschlussschicht eine höchste Dotierung in der Halbleiterschichtenfolge aufweisen. In anderen Worten kann die Anschlussschicht zumindest bereichsweise so hoch dotiert sein, dass sie eine höhere Dotierung aufweist als alle weiteren Bereiche der Halbleiterschichtenfolge.
Gemäß zumindest einer Ausgestaltung bildet sich bei der
Strukturierung der Halbleiterschichtenfolge eine Mesaform heraus. In anderen Worten kann die Halbleiterschichtenfolge nach der Strukturierung im Querschnitt eine ausgehend vom ersten Halbleiterbereich bis hin zum zweiten
Halbleiterbereich sich verbreiternde Form aufweisen. Eine vertikale Ausdehnung beziehungsweise Höhe des mesaförmigen Bereichs entspricht dabei der Ätztiefe.
Gemäß zumindest einer Ausführungsform werden die elektrisch leitende Spiegelschicht und Kontaktschicht mit einer Öffnung versehen. Vorzugsweise wird die Öffnung nasschemisch erzeugt. Die Öffnung erstreckt sich mit Vorteil in vertikaler Richtung durch die Kontaktschicht und Spiegelschicht hindurch bis zum ersten Halbleiterbereich. Insbesondere wird die Öffnung in einem zentralen Bereich der Kontaktschicht und Spiegelschicht angeordnet. Alternativ kann dieser Schritt entfallen. Das heißt, dass die Spiegelschicht und die Kontaktschicht
unterbrechungsfrei ausgebildet sein können. Insbesondere sind dann auch beim fertigen Halbleiterchip die Spiegelschicht und die Kontaktschicht unterbrechungsfrei beziehungsweise
durchgehend ausgebildet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird eine dem Substrat abgewandte Außenfläche eines Verbunds, der das Substrat, die Halbleiterschichtenfolge sowie weitere auf der Halbleiterschichtenfolge angeordnete Schichten,
insbesondere die Spiegelschicht und die Kontaktschicht, umfasst, mit einer Verkapselung bedeckt. Weiterhin kann die Öffnung in der Spiegel- und Kontaktschicht mit der
Verkapselung ausgefüllt werden. Vorzugsweise werden für die Verkapselung schwach leitende oder isolierende Materialien wie etwa Si02 verwendet. Die Verkapselung kann mittels der bereits erwähnten Atomlagenabscheidung aufgebracht werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird auf den Verbund, der nun zusätzlich die Verkapselung umfasst, eine weitere Spiegelschicht aufgebracht. Das Aufbringen der weiteren Spiegelschicht kann mittels Sputtern erfolgen.
Insbesondere wird die weitere Spiegelschicht auf die
Verkapselung aufgebracht. Vorzugsweise wird die weitere
Spiegelschicht so angeordnet, dass sie die Kontaktschicht auf einer dem ersten Halbleiterbereich abgewandten Seite
bereichsweise bedeckt und außerdem auf Seitenflächen des ersten und zweiten Halbleiterbereichs angeordnet ist. Bei einer bevorzugten Ausgestaltung wird die weitere
Spiegelschicht aus einem metallischen Material,
beispielsweise AI oder Rh, gebildet. Die weitere
Spiegelschicht wird insbesondere im Bereich der
Kontaktschicht mit mindestens einer Öffnung versehen, in der später zur elektrischen Kontaktierung der Kontaktschicht ein Kontaktelement angeordnet werden kann. Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verbund, der nun zusätzlich die weitere Spiegelschicht umfasst, mit einer Planarisierung versehen, welche
Seitenflächen des ersten und zweiten Halbleiterbereichs bedeckt und die mindestens eine Öffnung der weiteren
Spiegelschicht ausfüllt. Weiterhin bedeckt die Planarisierung vorzugsweise den Restbereich des zweiten Halbleiterbereichs und schließt lateral bündig mit diesem ab. Vorzugsweise werden für die Planarisierung schwach leitende oder
isolierende Materialien wie etwa Si02 verwendet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird auf einer Außenfläche des Verbunds, die auf einer dem Substrat abgewandten Seite des ersten Halbleiterbereichs angeordnet ist, eine Isolierschicht angeordnet. Vorzugsweise werden für die Isolierschicht elektrisch isolierende Materialien wie etwa Si02 verwendet.
Gemäß zumindest einer Ausführungsform des Verfahrens wird durch die mindestens eine Öffnung der weiteren Spiegelschicht hindurch eine weitere Öffnung erzeugt, die insbesondere einen kleineren Durchmesser aufweist als die bereits bestehende Öffnung und sich durch alle Schichten, das heißt insbesondere die Isolierschicht, die Planarisierung und die Verkapselung, hindurch bis zur Kontaktschicht erstreckt. Beispielsweise kann die weitere Öffnung mittels eines Trockenätzverfahrens wie reaktivem Ionenätzen erzeugt werden. Insbesondere wird hierbei als Ätzmittel Fluor verwendet. Gemäß zumindest einer Ausführungsform des Verfahrens wird in der mindestens einen weiteren Öffnung ein Kontaktelement ausgebildet. Das Kontaktelement wird vorzugsweise aus
zumindest einem elektrisch leitenden Material, insbesondere aus einem Metall oder einer Metallverbindung, gebildet.
Beispielsweise kann das Kontaktelement aus zwei verschiedenen Materialien, beispielsweise Rh und Ni oder anstelle von Ni aus einer Ni-Legierung wie NiSn, gebildet werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird auf einer dem Substrat abgewandten Seite des Verbunds ein Träger aufgebracht. Beispielsweise kommt als Material für den Träger Silizium in Frage. Dies weist eine besonders gute
Wärmeleitfähigkeit auf.
Das Substrat, auf dem die Halbleiterschichtenfolge angeordnet wird, enthält vorzugsweise ein Halbleitermaterial oder besteht daraus. Als Materialien kommen beispielsweise Saphir, SiC und/oder GaN in Frage. Ein Saphirsubstrat ist transparent für kurzwellige sichtbare Strahlung, insbesondere im blauen bis grünen Bereich. Da die Wellenlänge der von der aktiven Zone emittierten Strahlung vorliegend insbesondere in diesem Wellenlängenbereich liegt, ist ein derartiges
Aufwachssubstrat für die von der aktiven Zone emittierte Strahlung durchlässig.
Bei einer bevorzugten Ausgestaltung kann das Substrat im fertigen Halbleiterchip verbleiben. Dies ist insbesondere dann der Fall, wenn das Substrat für die erzeugte Strahlung durchlässig ist und es sich bei dem Halbleiterchip um einen Flip-Chip handelt, bei dem die erzeugte Strahlung durch das Substrat hindurch aus dem Halbleiterchip ausgekoppelt wird. Gemäß einer alternativen Ausführungsform wird das Substrat von der Halbleiterschichtenfolge abgelöst. Beispielsweise kann das Substrat mittels Laser Lift Off von der
Halbleiterschichtenfolge entfernt werden. Bei einem Halbleiterchip, bei dem das Substrat abgelöst ist, spricht man von einem Dünnfilm-Halbleiterchip.
Gemäß zumindest einer Ausführungsform wird das Substrat abgelöst und nach dem Ablösen der zweite Halbleiterbereich gedünnt. Dies erfolgt insbesondere bis zur Unterkante der Anschlussschicht. Vorzugsweise wird der Restbereich des zweiten Halbleiterbereichs mittels eines Trockenätzverfahrens wie reaktivem Ionenätzen entfernt. Auf der Anschlussschicht kann eine Auskoppelstruktur angeordnet werden, welche die Strahlungsauskopplung aus dem Halbleiterkörper verbessert. Insbesondere wird die Auskoppelstruktur aus einem gering absorbierenden Material wie beispielsweise Ti02 oder Nb205 gebildet. Vorzugsweise wird zwischen dem zweiten
Halbleiterbereich und der Auskoppelstruktur eine Passivierung angeordnet, die insbesondere aus Si02 gebildet wird.
Gemäß einer alternativen Ausführungsform wird der Restbereich des zweiten Halbleiterbereichs nicht entfernt. Insbesondere wird der Restbereich derart strukturiert, dass eine
Auskoppelstruktur ausgebildet wird, welche die
Strahlungsauskopplung aus dem Halbleiterkörper verbessert. Beispielsweise wird der Restbereich aufgeraut. Dies kann mittels eines Trockenätzverfahrens wie reaktivem Ionenätzen erfolgen. Vorzugsweise wird auf der Auskoppelstruktur eine
Passivierung angeordnet, die insbesondere aus Si02 oder A1203 gebildet wird.
Für die elektrische Kontaktierung des Halbleiterchips
beziehungsweise für die Stromeinprägung in den Halbleiterchip bestehen verschiedene Möglichkeiten. Gemäß einer ersten Variante kann auf dem zweiten Halbleiterbereich ein Anschlusselement zur Stromeinprägung in den zweiten Halbleiterbereich vorgesehen werden, das
insbesondere mittig angeordnet wird und nur einen kleinen Teil des zweiten Halbleiterbereichs abdeckt. Hierbei werden vorzugsweise die Spiegelschicht und die Kontaktschicht, die zur Stromeinprägung in den ersten Halbleiterbereich
vorgesehen sind, wie bereits oben erwähnt mit einer Öffnung versehen, die in einem zentralen Bereich angeordnet ist.
Insbesondere werden das Anschlusselement und die Öffnung in vertikaler Richtung übereinander angeordnet. Weiterhin wird die Öffnung vorzugsweise mit einem elektrisch isolierenden Material, insbesondere mit der Verkapselung, ausgefüllt. Bei der beschriebenen Anordnung gibt es im Betrieb keinen
direkten Strompfad zwischen dem Anschlusselement und der Spiegelschicht. Vielmehr werden die Strompfade lateral aufgeweitet .
Gemäß einer zweiten Variante kann auf den zweiten
Halbleiterbereich eine Kontaktierungsschicht zur
Stromeinprägung in den zweiten Halbleiterbereich aufgebracht werden, die den zweiten Halbleiterbereich größtenteils bedeckt. Hierbei werden vorzugsweise die Spiegelschicht und die Kontaktschicht, die zur Stromeinprägung in den ersten Halbleiterbereich vorgesehen sind, durchgehend ausgebildet.
Bei der beschriebenen Anordnung existieren im Betrieb direkte Strompfade zwischen der Spiegelschicht und der
Kontaktierungsschicht . Gemäß zumindest einer Ausführungsform eines
optoelektronischen Halbleiterchips umfasst dieser einen
Halbleiterkörper, der einen ersten Halbleiterbereich, einen zweiten Halbleiterbereich und eine zwischen dem ersten und zweiten Halbleiterbereich angeordnete aktive Zone aufweist. Ferner umfasst der optoelektronische Halbleiterchip eine elektrisch leitende Kontaktschicht, die auf einer dem zweiten Halbleiterbereich abgewandten Seite des ersten
Halbleiterbereichs angeordnet ist. Die elektrisch leitende Kontaktschicht erstreckt sich vorzugsweise lateral bis zu einem Rand des ersten Halbleiterbereichs. Weiterhin ist zwischen dem ersten Halbleiterbereich und der elektrisch leitenden Kontaktschicht eine elektrisch leitende
Spiegelschicht angeordnet, die von der elektrisch leitenden Kontaktschicht randseitig lateral überragt wird. Zugleich kann die elektrisch leitende Spiegelschicht von dem ersten Halbleiterbereich randseitig lateral überragt werden. Damit befindet sich zwischen dem ersten Halbleiterbereich und der elektrisch leitenden Kontaktschicht ein Zwischenraum. In dem Zwischenraum ist mit Vorteil zum Schutz der Spiegelschicht eine Schutzschicht angeordnet.
Vorzugsweise wird der optoelektronische Halbleiterchip gemäß einem der oben beschriebenen Verfahren hergestellt. Damit kann der optoelektronische Halbleiterchip sämtliche in
Verbindung mit dem Verfahren erwähnte Merkmale aufweisen.
Gemäß zumindest einer Ausführungsform ist die aktive Zone des Halbleiterkörpers zur Erzeugung von elektromagnetischer
Strahlung vorgesehen. Unter dem Begriff "elektromagnetische Strahlung" versteht man vorliegend insbesondere eine
infrarote, sichtbare und/oder ultraviolette
elektromagnetische Strahlung. Im Betrieb tritt vorzugsweise ein Großteil der erzeugten Strahlung an einer
Strahlungsaustrittsseite des Halbleiterchips aus, die sich auf einer dem ersten Halbleiterbereich abgewandten Seite des zweiten Halbleiterbereichs befindet. Eine Rückseite des Halbleiterchips befindet sich dabei auf einer dem zweiten Halbleiterbereich abgewandten Seite des ersten
Halbleiterbereichs . Der optoelektronische Halbleiterchip kann eine elektrisch leitende Kontaktschicht aufweisen, die Ni enthält oder aus Ni besteht. Weiterhin kann die elektrisch leitende
Spiegelschicht Ag enthalten oder aus Ag bestehen.
Insbesondere ist die Spiegelschicht dafür geeignet, einen Großteil der auftreffenden Strahlung in Richtung der
Strahlungsaustrittseite zu reflektieren.
Weiterhin kann der optoelektronische Halbleiterchip eine Schutzschicht aufweisen, die aus einem elektrisch schwach leitenden oder isolierenden Material gebildet ist und/oder eines der Materialien Si02, A1203 enthält.
Gemäß zumindest einer Ausführungsform ist zwischen der
Spiegelschicht und der Kontaktschicht eine Verbindungsschicht angeordnet, die aus einem transparenten elektrisch leitenden Oxid gebildet ist. Beispielsweise kann die Verbindungsschicht ZnO enthalten. Mittels der Verbindungsschicht kann der
Kontaktwiderstand zwischen Kontaktschicht und Spiegelschicht erhöht werden, so dass der Stromfluss beziehungsweise die Stromeinprägung mittels der Verbindungsschicht in gewünschter Weise eingestellt werden kann.
Gemäß zumindest einer Ausführungsform weist der
optoelektronische Halbleiterchip eine weitere Spiegelschicht auf, die auf einer dem Halbleiterkörper abgewandten Seite der elektrisch leitenden Kontaktschicht angeordnet ist, wobei sich die weitere Spiegelschicht lateral über die
Kontaktschicht hinaus erstreckt und Seitenflächen des Halbleiterkörpers bedeckt. Mittels der weiteren
Spiegelschicht kann der Anteil der in Richtung der
Strahlungsaustrittsseite reflektierten Strahlung weiter erhöht werden. Vorzugsweise handelt es sich bei der weiteren Spiegelschicht um eine elektrisch leitende, insbesondere metallische Schicht. Beispielsweise kann die Spiegelschicht aus AI oder Rh gebildet sein.
Gemäß zumindest einer Ausführungsform ist zwischen dem
Halbleiterkörper und der weiteren Spiegelschicht die
Verkapselung angeordnet. Ferner werden insbesondere der Halbleiterkörper, die Spiegelschicht und die Kontaktschicht von der Planarisierung lateral umschlossen. Auch die weitere Spiegelschicht ist von der Planarisierung lateral umgeben.
Bei einer bevorzugten Ausgestaltung ist die weitere
Spiegelschicht elektrisch isoliert. Insbesondere ist die weitere Spiegelschicht mittels der sie umgebenden Schichten, zu denen beispielsweise die Verkapselung und die
Planarisierung gehören, elektrisch isoliert.
Gemäß zumindest einer Ausführungsform weist der
optoelektronische Halbleiterchip mindestens ein
Kontaktelement zur elektrischen Kontaktierung der
Kontaktschicht auf, wobei das Kontaktelement in einer Öffnung der weiteren Spiegelschicht angeordnet ist. Das
Kontaktelement enthält vorzugsweise zumindest ein elektrisch leitendes Material, insbesondere ein Metall oder eine
Metallverbindung. Beispielsweise können Rh und Ni oder anstelle von reinem Ni eine Ni-Legierung wie NiSn für das Kontaktelement verwendet werden. Bei dem mindestens einen Kontaktelement kann es sich um eine sich in vertikaler
Richtung erstreckende Durchkontaktierung handeln, die sich von einer dem Halbleiterkörper zugewandten Vorderseite des Trägers bis zur Kontaktschicht erstreckt. Alternativ kann es sich bei dem Kontaktelement um einen Kontaktrahmen handeln. Dieser verläuft in Draufsicht auf den Halbleiterchip
vorzugsweise entlang von Seitenrändern des Trägers.
Gemäß zumindest einer Ausführungsform umfasst der zweite Halbleiterbereich eine Anschlussschicht, die eine höchste Dotierung im Halbleiterkörper aufweist. In anderen Worten kann die Anschlussschicht zumindest bereichsweise so hoch dotiert sein, dass sie eine höhere Dotierung aufweist als alle weiteren Bereiche des Halbleiterkörpers. Vorzugsweise begrenzt die Anschlussschicht den Halbleiterkörper auf seiner dem ersten Halbleiterbereich abgewandten Seite des zweiten Halbleiterbereichs. Das heißt, dass die Anschlussschicht eine den Halbleiterkörper auf seiner dem ersten Halbleiterbereich abgewandten Seite des zweiten Halbleiterbereichs
abschließende Schicht bildet. Gemäß zumindest einer Ausführungsform weist der
Halbleiterkörper im Querschnitt eine ausgehend vom ersten Halbleiterbereich bis hin zum zweiten Halbleiterbereich sich verbreiternde Form auf. In anderen Worten weist der
Halbleiterkörper im Querschnitt eine invertierte Mesaform auf.
Mittels des oben beschriebenen Verfahrens ist es möglich, vergleichsweise kleine Halbleiterchips herzustellen.
Beispielsweise kann ein vorliegend beschriebener
Halbleiterchip Seitenlängen von höchstens 150 ym aufweisen.
Weitere Vorteile, vorteilhafte Ausführungsformen und
Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 20 beschriebenen Ausführungsformen .
Es zeigen:
Figuren 1 bis 17 verschiedene Schritte eines Verfahrens zur
Herstellung eines optoelektronischen
Halbleiterchips gemäß einem ersten
Ausführungsbeispiel und Figur 17 einen
optoelektronischen Halbleiterchip gemäß einem ersten Ausführungsbeispiel,
Figuren 1 bis 13 sowie 18 bis 20 verschiedene Schritte eines
Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips gemäß einem zweiten
Ausführungsbeispiel und Figur 20 einen
optoelektronischen Halbleiterchip gemäß einem zweiten Ausführungsbeispiel. Figur 1 zeigt einen Schritt eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips, bei dem ein
Substrat 1 bereitgestellt und auf diesem eine
Halbleiterschichtenfolge 2 aufgebracht wird. Dabei wird zunächst auf dem Substrat 1 ein n-leitender zweiter
Halbleiterbereich 5 und ferner auf dem n-leitenden
Halbleiterbereich 5 ein p-leitender erster Halbleiterbereich 3 angeordnet. Zwischen dem ersten und zweiten
Halbleiterbereich 3, 5 wird eine aktive Zone 4 ausgebildet. In anderen Worten umfasst die Halbleiterschichtenfolge 2 einen ersten Halbleiterbereich 3, eine aktive Zone 4 an einer dem Substrat 1 zugewandten Seite des ersten
Halbleiterbereichs 3 und einen zweiten Halbleiterbereich 5 an einer dem ersten Halbleiterbereich 3 abgewandten Seite der aktiven Zone 4. Für die Halbleiterschichtenfolge 2 beziehungsweise den ersten und zweiten Halbleiterbereich 3, 5 kommen vorzugsweise auf Nitrid-Verbindungshalbleitern
basierende Materialien, insbesondere GaN, in Betracht.
Vorzugsweise wird der erste Halbleiterbereich 3 auf dem zweiten Halbleiterbereich 5 und der zweite Halbleiterbereich 5 auf dem Substrat 1 epitaktisch, beispielsweise mittels metallorganischer Gasphasenepitaxie, abgeschieden.
Insbesondere wird der zweite Halbleiterbereich 5 dicker ausgebildet als der erste Halbleiterbereich 3. Beispielsweise kann der erste Halbleiterbereich 3 mit einer Dicke von 130 nm ausgebildet werden. Der zweite Halbleiterbereich kann mit einer Dicke von 6 ym ausgebildet werden. Dabei sind
Abweichungen von 10 % tolerabel.
Figur 2 zeigt einen weiteren Verfahrensschritt, bei welchem auf den ersten Halbleiterbereich 3 eine Spiegelschicht 6 aufgebracht wird. Ferner wird auf den ersten
Halbleiterbereich 3 beziehungsweise die Spiegelschicht 6 eine Kontaktschicht 7 aufgebracht. Vorzugsweise wird die
Spiegelschicht 6 aus einem elektrisch leitfähigen Material, insbesondere einem Metall wie Ag, gebildet. Die
Kontaktschicht 7 kann aus einem elektrisch leitfähigen
Material, insbesondere einem Metall wie Ni, gebildet werden.
Bei einer bevorzugten Ausgestaltung des Verfahrens wird vor dem Aufbringen der Kontaktschicht 7 eine Verbindungsschicht auf der Spiegelschicht 6 angeordnet (nicht dargestellt) .
Mittels der Verbindungsschicht kann die elektrische
Leitfähigkeit der Spiegelschicht 6 verändert werden.
Beispielsweise kann die Verbindungsschicht aus einem
transparenten elektrisch leitenden Oxid gebildet werden. Mittels der Verbindungsschicht kann der Kontaktwiderstand der Spiegelschicht 6 erhöht werden.
Figur 3 zeigt weitere Schritte des Verfahrens. Zunächst erfolgt eine Strukturierung der elektrisch leitenden
Kontaktschicht 7. Vorzugsweise kommt bei der Strukturierung der Kontaktschicht 7 ein fotolithografisches Verfahren zum Einsatz. Dabei wird insbesondere das Abbild einer Maske in der Kontaktschicht 7 erzeugt. Anschließend kann die
Kontaktschicht 7, beispielsweise durch nasschemisches Ätzen, strukturiert werden, wobei abzulösende Bereiche der
Kontaktschicht 7, zum Beispiel mittels Salzsäure, weggeätzt werden. Die nicht-abgelösten Restbereiche der Kontaktschicht 7 dienen dann als Maske zur Strukturierung der Spiegelschicht 6 und der Halbleiterschichtenfolge 2. Dabei eignen sich
Dicken zwischen 100 nm und 200 nm für die Kontaktschicht 7.
Anschließend erfolgt eine Strukturierung der Spiegelschicht 6 mittels der strukturierten Kontaktschicht 7. Dies kann durch nasschemisches Ätzen erfolgen. Dabei wird insbesondere ein Ätzmittel verwendet, das selektiv gegen das Material der Kontaktschicht 7 wirkt und zu einer geringfügigen Unterätzung der Kontaktschicht 7 führt. Dabei wird in der Spiegelschicht 6 eine Hohlkehle ausgebildet, so dass die Spiegelschicht 6 von dem ersten Halbleiterbereich 3 und der elektrisch
leitenden Kontaktschicht 7 randseitig lateral überragt und zwischen dem ersten Halbleiterbereich 3 und der elektrisch leitenden Kontaktschicht 7 ein Zwischenraum 8 ausgebildet wird. Der Zwischenraum 8 weist dabei eine laterale Abmessung d auf, die höchstens 1 ym beträgt. In anderen Worten beträgt der laterale Überstand der Kontaktschicht 7 über die
Spiegelschicht 6 höchstens 1 ym. Figur 4 zeigt einen weiteren Verfahrensschritt, bei welchem in dem Zwischenraum 8 eine Schutzschicht 9 erzeugt wird. Das für die Schutzschicht 8 verwendete Material kann zunächst auch auf Bereiche des ersten Halbleiterbereichs 3 aufgebracht werden, die außerhalb des Zwischenraums 8 liegen. Durch einen Ablöseprozess , insbesondere mittels eines
Trockenätzverfahrens wie reaktives Ionenätzen (sogenanntes RIE) , wird das Material dann so strukturiert, dass die
Bereiche des ersten Halbleiterbereichs 3, die außerhalb des Zwischenraums 8 liegen, von der Schutzschicht 9 unbedeckt sind. Die Schutzschicht 9 füllt den Zwischenraum 8 zumindest teilweise aus. Dabei kann die strukturierte Kontaktschicht 7 einen Abtrag der Schutzschicht 9 unterhalb der Kontaktschicht 7 weitgehend, vorzugsweise vollständig, verhindern. Als
Ätzmittel kann Fluor verwendet werden. Für die Schutzschicht 9 kommen elektrisch schwach leitende oder isolierende
Materialien und/oder eines der Materialien Si02, A1203 in Frage. Beispielsweise kann als Ausgangsmaterial für Si02 TEOS (Tetraethylorthosilicat ) verwendet werden, das bei geringem Druck und geringer Flussrate mit einer Dicke zwischen 50 nm und 400 nm aufgebracht wird. Alternativ kann das Material mittels Atomlagenabscheidung (sogenanntes ALD) aufgebracht werden. Insbesondere kann durch die Schutzschicht 9
verhindert werden, dass die Spiegelschicht 6 bei weiteren Strukturierungsschritten, insbesondere beim Ätzen der
Halbleiterschichtenfolge 2, angegriffen wird.
Figur 5 zeigt einen weiteren Verfahrensschritt, bei dem eine Strukturierung der Halbleiterschichtenfolge 2 erfolgt. Die Halbleiterschichtenfolge 2 wird mittels der strukturierten Kontaktschicht 7 strukturiert, das heißt die strukturierte Kontaktschicht 7 dient als formgebende Maske. Insbesondere kommt hierbei ein Trockenätzverfahren, vorzugsweise reaktives Ionenätzen, zum Einsatz. Als Ätzmittel kann dabei Chlor verwendet werden.
Vorteilhafterweise kann bei dem vorliegend beschriebenen Verfahren zwischen Halbleiterschichtenfolge 2 und
strukturierter Kontaktschicht 7 eine vergleichsweise hohe Selektivität von 20:1 bis 50:1 erzielt werden. Dies
ermöglicht Ätztiefen T, die mit Vorteil größer sind als 2 ym. Insbesondere weist der zweite Halbleiterbereich 5 eine
Anschlussschicht 5A auf, wobei eine Strukturierung des zweiten Halbleiterbereichs 5 bis zu einer Unterkante der Anschlussschicht 5A erfolgt. Ein zwischen der
Anschlussschicht 5A und dem Substrat 1 angeordneter
Restbereich 5B des zweiten Halbleiterbereichs 5 ragt damit über die strukturierte Halbleiterschichtenfolge lateral hinaus. Bei der Anschlussschicht 5A handelt es sich
vorzugsweise um eine hoch-dotierte Halbleiterschicht des zweiten Halbleiterbereichs 5. Insbesondere kann die
Anschlussschicht 5A eine höchste Dotierung in der
Halbleiterschichtenfolge 2 aufweisen. Die strukturierte
Halbleiterschichtenfolge weist eine Mesaform auf, deren vertikale Ausdehnung beziehungsweise Höhe identisch ist mit der Ätztiefe T. Die strukturierte Halbleiterschichtenfolge weist im Querschnitt eine ausgehend vom ersten
Halbleiterbereich 3 bis hin zum zweiten Halbleiterbereich 5 sich verbreiternde Form auf.
Figur 6 zeigt einen weiteren möglichen Verfahrensschritt, bei welchem die Spiegelschicht 6 und die Kontaktschicht 7 mit einer Öffnung 10 versehen werden. Vorzugsweise wird dabei zunächst die Kontaktschicht 7, beispielsweise nasschemisch mit HCl, geöffnet. Anschließend kann die Öffnung in der
Spiegelschicht 6 mittels der Öffnung in der Kontaktschicht 7, beispielsweise ebenfalls nasschemisch, erzeugt werden.
Alternativ kann dieser Schritt entfallen. Das heißt, dass die Spiegelschicht 6 und die Kontaktschicht 7 unterbrechungsfrei ausgebildet sein können.
Figur 7 zeigt einen weiteren Verfahrensschritt, bei dem ein Verbund, der sich aus dem Substrat 1, der
Halbleiterschichtenfolge 2 sowie weiterer auf der
Halbleiterschichtenfolge 2 angeordneter Schichten 6, 7, 9 zusammensetzt, mit einer Verkapselung 11 versehen wird.
Insbesondere wird eine Außenfläche des Verbunds mit der
Verkapselung 11 bedeckt. Vorzugsweise werden für die
Verkapselung 11 schwach leitende oder isolierende Materialien wie etwa Si02 verwendet. Die Verkapselung 11 kann mittels der bereits erwähnten Atomlagenabscheidung aufgebracht werden.
Figur 8 zeigt einen weiteren Verfahrensschritt, bei dem auf die Verkapselung 11 eine weitere Spiegelschicht 12
aufgebracht wird. Die Spiegelschicht 12 kann zunächst auf eine der Halbleiterschichtenfolge 2 abgewandte Oberfläche der Verkapselung 11 vollflächig aufgebracht werden, so dass sie die Oberfläche vollständig bedeckt. Beispielsweise kann die Spiegelschicht 12 aufgesputtert werden. Als Materialien für die Spiegelschicht 12 eignen sich insbesondere Metalle wie beispielsweise AI oder Rh. Anschließend kann die
Spiegelschicht 12 strukturiert werden, so dass sie die
Oberfläche nur bereichsweise bedeckt. Die Strukturierung, das heißt das bereichsweise Ablösen der Spiegelschicht 12, kann beispielsweise nasschemisch erfolgen. Dabei kann
Phosphorsäure (H3P04) als Ätzmittel verwendet werden.
Vorzugsweise wird in der Spiegelschicht 12 mindestens eine Öffnung 13 erzeugt, die der Kontaktschicht 7 in vertikaler Richtung ausgehend von der Halbleiterschichtenfolge 2 nachgeordnet ist. Die Öffnung 13 dient später der Ankontaktierung der Kontaktschicht 7. Insbesondere werden, wie dargestellt, zwei weitere Öffnungen 13 erzeugt.
Alternativ kann eine rahmenförmige Vertiefung ausgebildet werden, die eine den Öffnungen 13 entsprechende
Querschnittsform aufweist.
Figur 9 zeigt einen weiteren Verfahrensschritt, bei dem der Verbund mit einer Planarisierung 14 versehen wird.
Insbesondere wird das Material der Planarisierung 14 zunächst auf eine dem Substrat 1 abgewandte Außenfläche des Verbunds aufgebracht. Dabei wird die Planarisierung 14 derart
ausgebildet, dass sie Seitenflächen 222 des ersten und zweiten Halbleiterbereichs 3, 5 beziehungsweise der
Halbleiterschichtenfolge 2 bedeckt und die mindestens eine
Öffnung 13 der weiteren Spiegelschicht 12 ausfüllt. Weiterhin bedeckt die Planarisierung 14 vorzugsweise den Restbereich 5B des zweiten Halbleiterbereichs 5 und schließt lateral bündig mit diesem ab. Vorzugsweise werden für die Planarisierung 14 schwach leitende oder isolierende Materialien wie etwa Si02 verwendet. Mittels der Planarisierung 14 weist der Verbund aus Substrat 1, Halbleiterschichtenfolge 2 und den weiteren Schichten 6, 7, 9, 11, 12, 14 im Querschnitt eine
rechteckförmige Gestalt auf.
Figur 10 zeigt einen weiteren Verfahrensschritt, bei dem auf einer Außenfläche des Verbunds eine Isolierschicht 15
angeordnet wird. Vorzugsweise werden für die Isolierschicht 15 elektrisch isolierende Materialien wie etwa Si02
verwendet. Vorteilhafterweise bedeckt die Isolierschicht 15 die noch freiliegenden Flächen der Spiegelschicht 12. Mittels der Verkapselung 11, der Planarisierung 14 und der
Isolierschicht 15 ist die Spiegelschicht 12 vorzugsweise in elektrisch isolierendes Material eingebettet. Damit ist die Spiegelschicht 12 elektrisch isoliert.
Figur 11 zeigt einen weiteren Verfahrensschritt, bei dem durch die mindestens eine Öffnung 13 der weiteren
Spiegelschicht 12 hindurch eine weitere Öffnung 16 erzeugt wird, die einen kleineren Durchmesser aufweist als die bereits bestehende Öffnung 13 und sich durch alle Schichten 11, 14, 15 hindurch bis zur Kontaktschicht 7 erstreckt.
Beispielsweise kann die weitere Öffnung 16 mittels eines
Trockenätzverfahrens wie reaktivem Ionenätzen erzeugt werden. Insbesondere wird hierbei als Ätzmittel Fluor verwendet.
Vorzugsweise werden, wie dargestellt, zwei weitere Öffnungen 16 erzeugt. Alternativ kann eine rahmenförmige Vertiefung ausgebildet werden, die eine den Öffnungen 16 entsprechende Querschnittsform aufweist.
Figur 12 zeigt einen weiteren Verfahrensschritt, bei dem in der mindestens einen weiteren Öffnung 16 ein
Kontaktelement 17 ausgebildet wird. Das Kontaktelement 17 wird vorzugsweise aus zumindest einem elektrisch leitenden Material, insbesondere aus einem Metall oder einer
Metallverbindung, gebildet. Beispielsweise können Rh und Ni oder anstelle von Ni eine Ni-Legierung wie NiSn für das
Kontaktelement 17 verwendet werden. Weiterhin wird auf einer dem Substrat 1 abgewandten Seite des Verbunds ein Träger 18 aufgebracht. Der Träger 18 enthält vorzugsweise ein Material mit vergleichsweise hoher Wärmeleitfähigkeit. Beispielsweise kommt als Material für den Träger 18 Silizium in Frage.
Figur 13 zeigt einen weiteren Verfahrensschritt, bei dem das Substrat 1 abgelöst wird. Beispielsweise kann das Substrat 1 mittels Laser Lift Off von der Halbleiterschichtenfolge 2 entfernt werden.
Die Figuren 14 bis 17 zeigen weitere Verfahrensschritte eines Verfahrens gemäß einem ersten Ausführungsbeispiel.
Bei dem in Figur 14 dargestellten Verfahrensschritt wird der zweite Halbleiterbereich 5 bis zu einer Unterkante der
Anschlussschicht 5A gedünnt. Der Restbereich 5B wird also vollständig entfernt. Vorzugsweise wird der Restbereich 5B des zweiten Halbleiterbereichs 5 mittels eines
Trockenätzverfahrens wie reaktivem Ionenätzen entfernt.
Figur 15 zeigt einen weiteren Verfahrensschritt, bei dem auf die dem Träger 18 abgewandte Außenfläche des Verbunds eine Passivierung 19 aufgebracht wird. Die Passivierung 19 wird mit Vorteil aus einem elektrisch schwach oder nicht leitenden Material wie beispielsweise Si02 gebildet. Die Herstellung kann mittels Atomlagenabscheidung erfolgen.
Figur 16 zeigt einen weiteren Verfahrensschritt, bei dem die Passivierung 19 in einem zentralen Bereich geöffnet wird. Dies kann trocken- oder nasschemisch erfolgen. In der so erzeugten Öffnung wird ein Anschlusselement 20 ausgebildet. Für das Anschlusselement 20 kommen als Materialien
insbesondere transparente elektrisch leitende Oxide in Frage.
Figur 17 zeigt einen weiteren Verfahrensschritt, bei dem auf der Anschlussschicht 5A beziehungsweise Passivierung 19 eine Auskoppelstruktur 21 angeordnet wird. Insbesondere wird die
Auskoppelstruktur 21 aus einem gering absorbierenden Material wie beispielsweise Ti02 oder Nb205 gebildet. Zunächst kann das Material für die Auskoppelstruktur 21 in einer homogenen Schicht aufgebracht und anschließend mit Erhebungen und
Vertiefungen versehen werden, so dass sich eine gewünschte Auskoppelstruktur 21 ergibt. Figur 17 zeigt zugleich einen optoelektronischen
Halbleiterchip 23, der einen Halbleiterkörper 22 mit einem ersten Halbleiterbereich 3, einem zweiten Halbleiterbereich 5 und einer zwischen dem ersten und zweiten Halbleiterbereich 3, 5 angeordneten aktiven Zone 4 aufweist. Ferner umfasst der optoelektronische Halbleiterchip 23 eine elektrisch leitende Kontaktschicht 7, die auf einer dem zweiten Halbleiterbereich 5 abgewandten Seite des ersten Halbleiterbereichs 3
angeordnet ist. Außerdem umfasst der optoelektronische
Halbleiterchip 23 eine elektrisch leitende Spiegelschicht 6, die zwischen dem ersten Halbleiterbereich 3 und der
elektrisch leitenden Kontaktschicht 7 angeordnet ist und von dem ersten Halbleiterbereich 3 und der elektrisch leitenden Kontaktschicht 7 randseitig lateral überragt wird, so dass sich zwischen dem ersten Halbleiterbereich 3 und der
elektrisch leitenden Kontaktschicht 7 ein Zwischenraum 8 befindet, in welchem zum Schutz der Spiegelschicht eine
Schutzschicht 9 angeordnet ist, wobei
sich die elektrisch leitende Kontaktschicht 7 lateral bis zu einem Rand des ersten Halbleiterbereichs 3 erstreckt.
Der optoelektronische Halbleiterchip 23 weist eine weitere Spiegelschicht 12 auf, die auf einer dem Halbleiterkörper 22 abgewandten Seite der elektrisch leitenden Kontaktschicht 7 angeordnet ist, wobei sich die weitere Spiegelschicht 12 lateral über die Kontaktschicht 7 hinaus erstreckt und
Seitenflächen 222 des Halbleiterkörpers 23 bedeckt. Ferner weist der optoelektronische Halbleiterchip 23
mindestens ein Kontaktelement 17 oder einen Kontaktrahmen zur elektrischen Kontaktierung der Kontaktschicht 7 auf, wobei das Kontaktelement 17 in einer Öffnung 13 der weiteren
Spiegelschicht 12 angeordnet ist.
Zwar weist der Halbleiterkörper 22 im Querschnitt eine ausgehend vom ersten Halbleiterbereich 3 bis hin zum zweiten Halbleiterbereich 5 sich verbreiternde Form auf. Dennoch weist der Halbleiterchip 23 im Querschnitt eine
rechteckförmige Gestalt auf. Dies kann mittels der
Planarisierung 14, die den Halbleiterkörper 22, die
Spiegelschicht 12 und die Kontaktschicht 7 lateral umgibt, erzielt werden.
Der zweite Halbleiterbereich 5 umfasst eine Anschlussschicht 5A, die eine höchste Dotierung im Halbleiterkörper 22
aufweist. Die Anschlussschicht 5A begrenzt den
Halbleiterkörper 22 auf seiner dem ersten Halbleiterbereich 3 abgewandten Seite des zweiten Halbleiterbereichs 5.
Im Betrieb tritt vorzugsweise ein Großteil der in der aktiven Zone 4 erzeugten Strahlung an einer Strahlungsaustrittsseite des Halbleiterchips 23 aus, die sich auf einer dem ersten Halbleiterbereich 3 abgewandten Seite des zweiten
Halbleiterbereichs 5 befindet. An der
Strahlungsaustrittsseite befindet sich die Auskoppelstruktur 21, welche die Strahlungsauskopplung aus dem Halbleiterkörper 22 verbessert.
Bei dem optoelektronischen Halbleiterchip 23 ist das Substrat abgelöst. Es handelt sich also um einen Dünnfilm-Chip. Die lateralen Abmessungen des Halbleiterchips 23 werden insbesondere durch das Substrat beziehungsweise den Träger bestimmt und betragen höchstens L = 150 ym.
In Verbindung mit den Figuren 1 bis 13 und 18 bis 20 wird ein Verfahren gemäß einem zweiten Ausführungsbeispiel
dargestellt. Hierbei wird die Auskoppelstruktur 21 durch Strukturierung des zweiten Halbleiterbereichs 5, insbesondere des Restbereichs 5B, hergestellt (vergleiche Figur 18).
Beispielsweise wird der zweite Halbleiterbereich 5
beziehungsweise der Restbereich 5B aufgeraut. Dies kann mittels eines Trockenätzverfahrens wie reaktivem Ionenätzen erfolgen. Anschließend können eine Passivierung 24 und
Verkapselung 25 aufgebracht werden, die den Verbund auf einer dem Träger 18 abgewandten Seite bedecken (vergleiche Figur 19) . Beispielsweise kann die Passivierung 24 mittels
Atomlagenabscheidung aus A1203 gebildet werden. Die
Verkapselung kann mittels Gasphasenabscheidung aus Si02 gebildet werden. Die Passivierung 24 und Verkapselung 25 können in einem zentralen Bereich geöffnet werden. Dies kann trocken- oder nasschemisch erfolgen. In der so erzeugten
Öffnung wird ein Anschlusselement 20 ausgebildet (vergleiche Figur 20) . Für das Anschlusselement 20 kommen als Materialien insbesondere transparente elektrisch leitende Oxide in Frage. Figur 20 zeigt zugleich einen optoelektronischen
Halbleiterchip 23. Dieser gleicht dem in Verbindung mit Figur 17 beschriebenen Halbleiterchip, unterscheidet sich aber hinsichtlich der Auskoppelstruktur 21 wie in Verbindung mit den Figuren 18 und 19 bereits beschrieben wurde.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102016106928.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bezugs zeichenliste
1 Substrat
2 Halbleiterschichtenfolge
3 erster Halbleiterbereich
4 aktive Zone
5 zweiter Halbleiterbereich
5A Anschlussschicht
5B Restbereich des zweiten Halbleiterbereichs 6, 12 Spiegelschicht
7 Kontaktschicht
8 Zwischenraum
9 Schutzschicht
10, 13, 16 Öffnung
11, 25 Verkapselung
14 Planarisierung
15 Isolierschicht
17 Kontaktelement
18 Träger
19, 24 Passivierung
20 Anschlusselement
21 Auskoppelstruktur
22 Halbleiterkörper
23 Optoelektronischer Halbleiterchip
222 Seitenfläche d laterale Abmessung
T Ätztiefe
V vertikale Richtung
L laterale Abmessung

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (23) mit
- einem Halbleiterkörper (22) umfassend einen ersten
Halbleiterbereich (3) , einen zweiten Halbleiterbereich (5) und eine zwischen dem ersten und zweiten Halbleiterbereich (3, 5) angeordnete aktive Zone (4),
- einer elektrisch leitenden Kontaktschicht (7), die auf einer dem zweiten Halbleiterbereich (5) abgewandten Seite des ersten Halbleiterbereichs (3) angeordnet ist,
- einer elektrisch leitenden Spiegelschicht (6), die
zwischen dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) angeordnet ist und von dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) randseitig lateral überragt wird, so dass sich zwischen dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) ein Zwischenraum (8) befindet, in welchem zum Schutz der Spiegelschicht (6) eine Schutzschicht (9) angeordnet ist, wobei
sich die elektrisch leitende Kontaktschicht (7) lateral bis zu einem Rand des ersten Halbleiterbereichs (3) erstreckt, und wobei die elektrisch leitende Kontaktschicht (7) aus Ni besteht .
2. Optoelektronischer Halbleiterchip (23) nach dem
vorhergehenden Anspruch,
wobei die elektrisch leitende Spiegelschicht (6) Ag enthält oder aus Ag besteht.
3. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche, wobei die Schutzschicht (9) den Zwischenraum (8) zumindest teilweise ausfüllt und lateral nicht über die Kontaktschicht (7) hinausragt.
4. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche,
wobei die Schutzschicht (9) aus einem elektrisch schwach leitenden oder isolierenden Material gebildet ist und/oder eines der Materialien Si02, A1203 enthält.
5. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche,
wobei zwischen der elektrisch leitenden Spiegelschicht (6) und der elektrisch leitenden Kontaktschicht (7) eine
Verbindungsschicht angeordnet ist, die aus einem
transparenten elektrisch leitenden Oxid gebildet ist.
6. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche,
der eine weitere Spiegelschicht (12) aufweist, die auf einer dem Halbleiterkörper (22) abgewandten Seite der elektrisch leitenden Kontaktschicht (7) angeordnet ist, wobei sich die weitere Spiegelschicht (12) lateral über die elektrisch leitende Kontaktschicht (7) hinaus erstreckt und mindestens eine Seitenfläche (222) des Halbleiterkörpers (22) bedeckt.
7. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche,
der mindestens ein Kontaktelement (17) zur elektrischen
Kontaktierung der elektrisch leitenden Kontaktschicht (7) aufweist, wobei das Kontaktelement (17) in einer Öffnung (13) der weiteren Spiegelschicht (12) angeordnet ist.
8. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche,
bei dem eine Planarisierung (14) den Halbleiterkörper (22), die elektrisch leitende Spiegelschicht (6) und die elektrisch leitende Kontaktschicht (7) lateral umgibt.
9. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche,
wobei der Halbleiterkörper (22) im Querschnitt eine ausgehend vom ersten Halbleiterbereich (3) bis hin zum zweiten
Halbleiterbereich (5) sich verbreiternde Form aufweist.
10. Optoelektronischer Halbleiterchip (23) nach einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterbereich (5) eine Anschlussschicht (5A) aufweist, die den
Halbleiterkörper (22) auf seiner dem ersten Halbleiterbereich (3) abgewandten Seite des zweiten Halbleiterbereichs (5) begrenzt und eine höchste Dotierung im Halbleiterkörper (22) aufweist .
11. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (23) mit den folgenden Schritten:
- Bereitstellen eines Substrats (1),
- Aufbringen einer Halbleiterschichtenfolge (2) umfassend einen ersten Halbleiterbereich (3), eine aktive Zone (4) an einer dem Substrat (1) zugewandten Seite des ersten
Halbleiterbereichs (3) und einen zweiten Halbleiterbereich (5) an einer dem ersten Halbleiterbereich (3) abgewandten Seite der aktiven Zone (4),
- Aufbringen einer elektrisch leitenden Spiegelschicht (6) und einer elektrisch leitenden Kontaktschicht (7) auf den ersten Halbleiterbereich (3) , wobei die elektrisch leitende Spiegelschicht (6) zwischen dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) angeordnet wird,
- Strukturierung der elektrisch leitenden Kontaktschicht (7),
- Strukturierung der elektrisch leitenden Spiegelschicht (6) mittels der strukturierten elektrisch leitenden
Kontaktschicht (7), wobei in der elektrisch leitenden
Spiegelschicht (6) eine Hohlkehle ausgebildet wird, so dass die Spiegelschicht (6) von dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) randseitig lateral überragt und zwischen dem ersten Halbleiterbereich (3) und der elektrisch leitenden Kontaktschicht (7) ein
Zwischenraum (8) ausgebildet wird,
- Strukturierung der Halbleiterschichtenfolge (2) mittels der strukturierten elektrisch leitenden Kontaktschicht (7).
12. Verfahren gemäß dem vorhergehenden Anspruch,
wobei die elektrisch leitende Kontaktschicht (7) aus Ni gebildet wird.
13. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die elektrisch leitende Spiegelschicht (6) aus Ag gebildet wird.
14. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der zweite Halbleiterbereich (5) eine Anschlussschicht (5A) aufweist, und eine Strukturierung des zweiten
Halbleiterbereichs (5) bis zu einer Unterkante der
Anschlussschicht (5A) erfolgt.
15. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei in dem Zwischenraum (8) zum Schutz der elektrisch leitenden Spiegelschicht (6) eine Schutzschicht (9)
angeordnet wird.
16. Verfahren gemäß einem der vorhergehenden Ansprüche, wobe zwischen der elektrisch leitenden Spiegelschicht (6) und der elektrisch leitenden Kontaktschicht (7) eine
Verbindungsschicht angeordnet wird, die aus einem
transparenten elektrisch leitenden Oxid gebildet wird.
PCT/EP2017/058549 2016-04-14 2017-04-10 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips WO2017178427A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/092,507 US10784408B2 (en) 2016-04-14 2017-04-10 Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
DE112017002036.0T DE112017002036A5 (de) 2016-04-14 2017-04-10 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016106928.0A DE102016106928A1 (de) 2016-04-14 2016-04-14 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016106928.0 2016-04-14

Publications (1)

Publication Number Publication Date
WO2017178427A1 true WO2017178427A1 (de) 2017-10-19

Family

ID=58503642

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/058549 WO2017178427A1 (de) 2016-04-14 2017-04-10 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Country Status (3)

Country Link
US (1) US10784408B2 (de)
DE (2) DE102016106928A1 (de)
WO (1) WO2017178427A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020035498A1 (de) * 2018-08-13 2020-02-20 Osram Oled Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020234163A1 (de) * 2019-05-17 2020-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017104752B4 (de) * 2017-03-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Übertragen von Halbleiterkörpern und Halbleiterchip
US11799058B2 (en) * 2018-03-15 2023-10-24 Osram Oled Gmbh Optoelectronic semiconductor chip
DE102018107667A1 (de) * 2018-03-15 2019-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249736A1 (en) * 2005-05-03 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
US20130140598A1 (en) * 2010-06-17 2013-06-06 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
US20140151711A1 (en) * 2012-12-04 2014-06-05 High Power Opto. Inc. Semiconductor light-emitting device
US20150255692A1 (en) * 2012-08-28 2015-09-10 Osram Opto Semiconductors Gmbh Method for Producing an Optoelectronic Semiconductor Chip with Reflective Electrode
US20160064602A1 (en) * 2014-08-29 2016-03-03 High Power Opto. Inc. Semiconductor light-emitting device and fabricating method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
DE102005046190A1 (de) * 2005-09-27 2007-04-05 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement mit Stromaufweitungsschicht
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007019776A1 (de) * 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102009033686A1 (de) * 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
DE102010035966A1 (de) * 2010-08-31 2012-03-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102011016302A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP6100598B2 (ja) * 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
DE102014101492A1 (de) * 2014-02-06 2015-08-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249736A1 (en) * 2005-05-03 2006-11-09 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
US20130140598A1 (en) * 2010-06-17 2013-06-06 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
US20150255692A1 (en) * 2012-08-28 2015-09-10 Osram Opto Semiconductors Gmbh Method for Producing an Optoelectronic Semiconductor Chip with Reflective Electrode
US20140151711A1 (en) * 2012-12-04 2014-06-05 High Power Opto. Inc. Semiconductor light-emitting device
US20160064602A1 (en) * 2014-08-29 2016-03-03 High Power Opto. Inc. Semiconductor light-emitting device and fabricating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020035498A1 (de) * 2018-08-13 2020-02-20 Osram Oled Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2020234163A1 (de) * 2019-05-17 2020-11-26 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
US11935989B2 (en) 2019-05-17 2024-03-19 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip

Also Published As

Publication number Publication date
US10784408B2 (en) 2020-09-22
DE102016106928A1 (de) 2017-10-19
US20190131497A1 (en) 2019-05-02
DE112017002036A5 (de) 2019-01-03

Similar Documents

Publication Publication Date Title
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017178427A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2015372B1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102012112530A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2014033041A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips mit reflektierender elektrode
WO2017158113A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017064112A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2014072254A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102013107531A1 (de) Optoelektronischer Halbleiterchip
DE112018003935B4 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2017060158A1 (de) Verfahren zur herstellung eines halbleiterchips und halbleiterchip
WO2017009292A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102014115740A1 (de) Optoelektronischer Halbleiterchip
DE102012112771A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
DE102018107470A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2017129519A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2021023473A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE102016102876A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102020124258A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17716238

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112017002036

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17716238

Country of ref document: EP

Kind code of ref document: A1