WO2014033041A1 - Verfahren zur herstellung eines optoelektronischen halbleiterchips mit reflektierender elektrode - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiterchips mit reflektierender elektrode Download PDF

Info

Publication number
WO2014033041A1
WO2014033041A1 PCT/EP2013/067445 EP2013067445W WO2014033041A1 WO 2014033041 A1 WO2014033041 A1 WO 2014033041A1 EP 2013067445 W EP2013067445 W EP 2013067445W WO 2014033041 A1 WO2014033041 A1 WO 2014033041A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
mirror
protective layer
semiconductor
side surfaces
Prior art date
Application number
PCT/EP2013/067445
Other languages
English (en)
French (fr)
Inventor
Alexander Pfeuffer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to DE112013004276.2T priority Critical patent/DE112013004276B4/de
Priority to US14/423,066 priority patent/US9761772B2/en
Priority to CN201380045537.3A priority patent/CN104603962B/zh
Priority to JP2015528965A priority patent/JP6116690B2/ja
Publication of WO2014033041A1 publication Critical patent/WO2014033041A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Definitions

  • An object to be solved is a method for producing an optoelectronic semiconductor chip
  • the method becomes an optoelectronic semiconductor chip
  • the optoelectronic semiconductor chip can be a radiation-receiving semiconductor chip, such as a photodiode or a solar cell. Furthermore, it is possible that it is in the
  • Optoelectronic semiconductor chip is a light-emitting semiconductor chip, for example, a
  • an optoelectronic semiconductor chip can be produced which is free of metallic current expansion webs and free of electrical contact points, such as bonding pads, on its upper side through which, for example, electromagnetic radiation to be received or generated during operation occurs.
  • Limiting or preventing semiconductor chips below the electrical contact points for example the formation of an electrically insulating layer, a Schottky barrier and / or an ion-implanted region below the contact point, can advantageously be dispensed with in this way.
  • semiconductor chips are for example in
  • a semiconductor layer sequence is first provided.
  • the semiconductor layer sequence becomes
  • the growth substrate may be formed, for example, with sapphire or silicon.
  • On the growth substrate for example, at least one n-type
  • the semiconductor layer sequence may comprise further semiconductor regions, such as buffer areas for crystallographic adjustments, etch stop layers, sacrificial layers, current spreading layers and contact layers.
  • a metallic mirror layer is subsequently applied to a Top side of the semiconductor layer sequence, which faces away from the growth substrate, for example, arranged.
  • at least one metallic mirror layer is arranged.
  • a mirror layer sequence is arranged, which comprises the at least one metallic mirror layer.
  • the mirror layer sequence may comprise metallic layers, for example of pure metals or metallic alloys.
  • the mirror layer sequence may comprise doped metal oxides and / or ceramic materials.
  • the metallic mirror layer can be directly to the
  • Electromagnetic radiation permeable material formed or these additional layers have openings through which electromagnetic radiation can reach the mirror layer.
  • a subsequent process step a
  • Mirror protection layer arranged at least on exposed side surfaces of the mirror layer.
  • the metallic mirror layer has spaced areas which are separated by trenches, in which no material of the metallic mirror layer is present.
  • the individual areas of the Metallic mirror layer are then limited by exposed side surfaces in lateral directions.
  • the lateral directions run, for example, in a plane which runs parallel to the main extension plane of the growth surface of the growth substrate or of the semiconductor layer sequence.
  • the side surfaces of the metallic mirror layer that are exposed may be perpendicular or transverse to them
  • Main extension planes and thus extend to the lateral directions.
  • the semiconductor layer sequence is removed in places. Removing the
  • Semiconductor layer sequence can be done, for example, with a chemical process such as etching, wherein the
  • the mirror protective layer can directly adjoin the metallic mirror layer, that is to say be in direct contact with the metallic mirror layer.
  • the mirror layer has openings toward the semiconductor layer sequence which extend in the lateral directions from the semiconductor layer sequence
  • Mirror protection layer are edged, that is, the openings are in lateral directions of the exposed
  • Mirror protection layer edges the openings in a lateral direction.
  • the mirror protection layer covers the
  • the partial removal of the semiconductor layer sequence takes place in FIG.
  • the material of the semiconductor layer sequence is determined by the
  • a recess or an opening extends into the semiconductor layer sequence after the removal of the semiconductor layer sequence.
  • a bottom surface of the recess or opening in the semiconductor layer sequence, which is produced through the opening of the mirror layer is formed by material of the semiconductor layer sequence, for example by a buffer layer.
  • the arrangement of the mirror protective layer on the exposed side surfaces of the mirror layer takes place itself. In other words, a side wall passing of the mirror is created without one photographic technique or another
  • the method comprises at least the following steps:
  • the method may be more as described herein
  • Process steps include and process steps that are performed between the mentioned process steps.
  • the specified order of the method steps is preferred. According to the method described here, before
  • the two necessary masks then have an offset of usually several microns to each other, which can lead to a relatively high area loss, that is, the active area in this case in lateral directions very far, by several microns, over the exposed side surfaces of the metallic
  • Semiconductor layer sequence can be prevented. In the method described here, fewer impurities occur on the optoelectronic semiconductor chip than is the case with conventional methods. Furthermore, no crystal defects in the semiconductor layer sequence,
  • the following method steps are carried out for the self-expedient arrangement of the mirror protective layer on the exposed side surfaces of the mirror layer:
  • Mirror protection layer does not cover the side surfaces of the metallic mirror layer in this process step, but it covers the mirror layer on their the
  • the mirror protective layer has openings towards the mirror layer through which openings in the mirror layer can be produced. It is possible that the
  • Mirror protection layer disposed directly on the top, so it is at the top of the metallic mirror layer with this in direct contact.
  • an indirect arrangement is located between the metallic
  • Mirror layer and the mirror protective layer at least one further layer, which can completely cover the metallic mirror layer on its upper side facing away from the semiconductor layer sequence, for example.
  • the removal can be done, for example, by a wet chemical method such as
  • the mirror protective layer serves as a mask for the process during the removal.
  • the mirror protective layer is used as an etching mask to etch the mirror layer behind the side surfaces of the substrate with a wet chemical etching step
  • Mirror protection layer softens, such that at least one of the side surfaces of the mirror layer in the lateral direction superior part of the mirror protective layer along the
  • the mirror protective layer flows and covers them after flowing. That means, for example, by a Heat treatment, the mirror protective layer is softened and can deform, for example, following gravity. As a result, the exposed side surfaces of the mirror layer
  • the flow of the softened play protection layer along the side surfaces of the mirror layer may be by gravity, electrostatic forces, capillary forces and / or
  • the semiconductor layer sequence it is possible for the semiconductor layer sequence to be arranged, for example, in an electric field and / or a centrifuge.
  • a disadvantage of this method could be considered that the necessary mirror retraction, so the protrusion of the mirror protective layer over the exposed side surfaces of the mirror layer in lateral directions, is relatively large and thus the minimum distance between the side surfaces of the mirror layer and the opening in the
  • the mirror protective layer is formed with a photoimageable material. That is, the mirror protective layer may in particular be a photoresist. This has the advantage that the openings in the mirror protective layer towards the mirror layer can be produced particularly easily. Furthermore, a photo-structurable material is suitable
  • the following method step is carried out for the self-expedient arrangement of the mirror protective layer on the exposed side surfaces of the mirror layer: A conforming process takes place
  • the mirror layer is coated with the material of both sides on its side facing away from the semiconductor layer sequence and on its exposed side surfaces
  • Mirror protection layer covered in a uniform thickness In particular, methods such as plasma-enhanced chemical vapor deposition, atomic layer deposition or chemical vapor deposition can be used for this purpose.
  • the atomic layer deposition (ALD) is particularly well suited to a particularly dense mirror protective layer
  • TEOS tetrathyl orthosilicate
  • the mirror protective layer is provided with an oxide or a nitride
  • the mirror protective layer may include a silicon oxide, a silicon nitride, an aluminum nitride
  • Alumina and / or a titanium oxide can also be used to form the mirror protective layer Procedures are combined.
  • a less dense layer can be combined with an ALD layer.
  • Mirror protection layer is applied an intermediate protective layer, which the exposed side surfaces of the
  • Intermediate protective layer may be suitable for
  • anisotropic methods are chosen for this purpose, such as dry-chemical etching with reactive ions or purely mechanical sputtering processes. So one
  • Mirror protection layer are structured by lift-off method.
  • the mirror protective layer would also take over the function of an intermediate protective layer.
  • Lift-off procedure is needed in this case
  • Dielectric This can be done by CVD, PECVD, Vaporizing or
  • Mirror layer should be deposited by the most direct methods possible (for example, by steaming) and the
  • Mirror protection layer with as-undirected methods (for example low-temperature CVD, sputtering). This achieves complete coverage of the mirror layer by the mirror protective layer.
  • the intermediate protective layer and / or mirror protective layer may remain as an electrically insulating layer in the semiconductor component in the further course of the process. In this way, it is possible that the method of applying an anyway necessary
  • Insulation layer as an additional process step
  • Encapsulation of the mirror may be formed.
  • Dry chemical etching is checked for leaks. As in the case of a leak, a conspicuous mirror corrosion This point can easily be located by optical inspection.
  • At least one intermediate protective layer is provided on the exposed side surfaces of the mirror layer before the self-expositioning of the mirror protective layer
  • the mirror-protecting layer When the mirror-protecting layer is arranged by itself on the exposed side surfaces of the mirror layer, exposed side surfaces of the at least one intermediate protective layer are then also covered by the mirror-protective layer.
  • the intermediate protective layer and the mirror protective layer can be made of the same or different materials
  • the intermediate protective layer may be the
  • the intermediate protective layer is formed with an oxide or a nitride, in particular with at least one of the following materials: a silicon oxide
  • Silicon nitride an aluminum oxide, an aluminum nitride, a titanium oxide.
  • the intermediate protective layer may be formed in particular thicker than the actual mirror layer.
  • the intermediate protective layer has a thickness of at least 200 nm, whereas the metallic mirror layer has a thickness of less than 200 nm.
  • the intermediate protective layer thinner than the
  • the intermediate protective layer proves to be particularly in a method in which the mirror protective layer conform
  • the mirror layer comprises silver and the partial removal of the semiconductor layer sequence is effected by etching with a halide-containing material. It is in particular
  • the metallic mirror layer consists of silver.
  • Silver is characterized by its high reflectivity for light in the visible spectral range.
  • silver can be attacked by a variety of chemical substances and loses its preferred optical properties.
  • silver is very sensitive to
  • Halogens such as fluorine and chlorine. However, these halogens are preferred for dry chemical structuring of the
  • the partial removal of the semiconductor layer sequence preferably takes place dry-chemically with a chlorine-containing etchant.
  • the mirror layer may also be formed with another metal such as, for example, aluminum, gold or rhodium. These metals are also sensitive to halogens and can lose their good reflective properties when in contact with halogens. Gold is particularly suitable for the reflection of electromagnetic radiation from the red / infrared
  • the mirror protective layer is presently selected to be suitable for holding a dry chemical etchant containing a halide.
  • an active region in the semiconductor layer sequence is penetrated and side surfaces are exposed to active region. That is, the partial removal of the semiconductor layer sequence serves to create a breakdown through the active region.
  • the removal creates a recess or opening in the semiconductor layer sequence, which extends through a p-type semiconductor layer and an active region into an n-conducting semiconductor layer or beyond.
  • a contacting of the semiconductor layer can take place, which on the side facing away from the mirror layer of the active
  • Area of the semiconductor layer sequence is arranged.
  • Arranging a further protective layer on the exposed side surfaces of the active region within the recess or opening that extends through the semiconductor layer sequence extends. This leads to self-doped passivation of the exposed pn junction in the via contacts.
  • the further protective layer serves in particular as a semiconductor passivation layer and can in places directly adjoin a semiconductor material.
  • the self-depositing of the further protective layer is effected by conformally depositing the further protective layer on the upper side of the mirror layer facing away from the semiconductor layer sequence and the exposed side surfaces of the active region.
  • the further protective layer along the entire
  • Recess or opening in the semiconductor layer sequence extends and in particular a bottom surface of this
  • Protective layer again oxides or nitrides such as silicon dioxide, S13N4 and / or AI2O3 find use. That's it
  • layer stacks of this material it is also possible to use layer stacks of this material, it being possible for different layers of the layer stack to be formed with different materials.
  • an anisotropic etching step can take place, which takes place, for example, by means of plasma etching, for example by means of F-RIE.
  • the etching process takes place
  • a semiconductor buffer region in the semiconductor layer sequence is exposed on the side of the active region facing away from the mirror layer.
  • Terminal layer exposed in the semiconductor layer sequence which is part of the semiconductor buffer region, as
  • the semiconductor buffer region may be doped or undoped, for example. In particular, it is possible that the
  • Semiconductor buffer region is formed, for example, n-type.
  • the electrical connection layer is a
  • Semiconductor layer sequence extends into it. In this way, it is possible to contact, for example, the p-type side or the n-type side of the
  • the active area and / or the tower overhangs
  • the mirror layer by more than 2000 nm, in particular by more than 1000 nm surmounted. That is, the area of the active region, which is unusable in particular for radiation generation, between the side surfaces of the metallic mirror layer and the side surface of the active region is kept very small.
  • the intermediate protective layer and / or the mirror protective layer remain in the finished optoelectronic semiconductor chip and serve for protection and / or for
  • FIGS. 5A to 5C show schematic representations of FIG
  • FIG. 6 shows a schematic view of a
  • FIGS. 7A to 71 are schematic representations of
  • FIGS. 8A to 8C show schematic representations of
  • FIGS 9A to 9C show schematic representations of
  • Figures 1 to 4 show sections of a part of
  • Cutouts can each be on the right and the left
  • FIG. 1A shows a first method step in which a semiconductor buffer region 14 is deposited on the upper side of a growth substrate 5.
  • the growth substrate is a sapphire substrate or a
  • the semiconductor buffer region 14 is a layer formed with GaN.
  • FIG. 1B an n-doped region 13, an active region 12 and a p-doped region are epitaxially deposited.
  • Figure IC the arrangement of a
  • the metallic Mirror layer 21 is the metallic Mirror layer 21 to a silver level, which may for example have a thickness of at least 100 nm and at most 200 nm, in particular of about 140 nm.
  • the metallic mirror layer is vapor-deposited or
  • the mirror protective layer 3 is a
  • photoimageable material for example a positive photoresist ( Figure 1D).
  • FIG. 1F a structured mirror protective layer 3 is produced.
  • a wet-chemical etching step A takes place in which the mirror layer 21 is arranged in lateral directions 1 behind the side surfaces 3 c of FIG
  • Protective layer 3 is pulled, such that a portion 30 of the mirror protective layer 3 in lateral directions 1 on the exposed side surfaces 21 c of the metallic
  • Mirror layer 21 protrudes. By structuring the mirror layer 21, openings 23 are produced in the mirror layer.
  • the mirror protective layer 3 is softened, for example, by heating. For example, due to the
  • Material of the semiconductor layer sequence 10 is at least partially removed, so that a recess or opening in the semiconductor layer sequence 10 is formed.
  • the side surface 3 c of the mirror protective layer 3 the
  • the mirror protective layer 3 can be removed by stripping, for example. Subsequent method steps for contacting and completing the optoelectronic semiconductor chip can be described, for example, as described in connection with FIGS. 2L to 2P
  • a growth substrate 5 is provided on which, for example, a semiconductor buffer region 14 is epitaxially deposited (FIG. 2A).
  • the semiconductor layer sequence 10 epitaxially becomes an n-type n area 13, an active area 12 and a p-type region 11 supplements. Is this the case
  • Optoelectronic semiconductor chip for example, a radiation-generating semiconductor chip, so is in
  • the metallic mirror layer 21 becomes on the upper side of the semiconductor layer sequence 10 facing away from the semiconductor substrate 5
  • Semiconductor layer sequence 10 is applied, for example spin-coated.
  • FIG. 2E the photoresist layer 81 is exposed to the photomask 81 and developed, see FIGS. 2E and 2F. In this way are through the
  • the intermediate protective layer 4 is applied to the side facing away from the semiconductor layer sequence side.
  • Intermediate protective layer 4 is formed, for example, with a silicon dioxide formed from silane. Alternatively, the intermediate protective layer can also be steamed or sputtered. In a further method step, FIG. 2H, the
  • the intermediate protective layer 4 protects the mirror layer from damage in this deposition process.
  • About the conformal deposition are very small distances between the exposed side surfaces of the
  • Openings in the semiconductor layer sequence 10 allows.
  • Semiconductor layer sequence 10 on the opposite side and at their exposed side surfaces 21c covered with the material of the mirror protective layer 3 in a uniform thickness are used for this purpose.
  • methods such as plasma-enhanced chemical vapor deposition, atomic layer deposition or chemical vapor deposition can be used for this purpose. especially the
  • Atomic layer deposition (ALD also) is particularly well suited to a particularly dense mirror protection layer 3
  • the mirror protective layer is provided with an oxide or a nitride
  • the mirror protective layer may be a silicon oxide, a silicon nitride, an aluminum nitride
  • Intermediate protective layer 4 is completely removed and the semiconductor layer sequence 10 is exposed in the opening 23 of the material of the mirror protective layer 3, Figure 2J.
  • the intermediate protective layer protects the mirror from reactive and strongly accelerated chlorine and argon ions.
  • the further protective layer 8 is again conformally deposited, such that the side surfaces 21c of the mirror layer 21 and the
  • Protective layer 8 are covered. This is shown in FIG. 2L. In particular, it is possible that the other
  • Protective layer 8 extends along the entire recess or opening in the semiconductor layer sequence 10 and in particular also covers a bottom surface of this recess or opening.
  • the conformal deposition can in turn be done by one of the above methods. In particular, as
  • Material for the further protective layer 8 in turn oxides or nitrides such as silicon dioxide, S13N4 and / or AI2O3 find use. It is possible in particular that also
  • Layer stacks are used from this material, with different layers of the layer stack with different layers of the layer stack with different layers of the layer stack with different layers of the layer stack with
  • Protective layer 8 is applied. Subsequently, FIG. 2N, the further protective layer 8 is removed in places by anisotropic back etching. In this way, the semiconductor buffer layer 14 is exposed in places and the further protective layer 8 is used in particular for passivation of the pn junction, ie the side surface 12c of the active region. A part of the further protective layer 8 can on the
  • Intermediate protective layer 4 remain and the photomask 81 can be used for structuring a metal layer, for example, the electrically conductive material 7, for example by a lift-off method.
  • a metal layer for example, the electrically conductive material 7, for example by a lift-off method.
  • Protective layer 8 serves, in particular, to passivate the pn junction, that is to say the side surface 12c of the active region.
  • the further protective layer 8 can be of the Growth substrate 5 side facing away from
  • Semiconductor buffer region 14 electrically contacted. Further, a carrier 6 is applied and the growth substrate 5 can be removed, wherein the carrier 6 facing away from the top of the semiconductor buffer region 14 can be roughened.
  • Power is supplied from the side of the carrier 6 ago.
  • a growth substrate 5 is provided on which, for example, a semiconductor buffer region 14 is epitaxially deposited (FIG. 3A). Below is the
  • Optoelectronic semiconductor chip for example, to a radiation-generating semiconductor chip, so in the finished semiconductor chip in the active region 12th
  • the intermediate protective layer 4 which for example has a thickness of at least 300 nm, for example 330 nm.
  • the photomask 81 is a photoimageable material, for example a positive photoresist, FIG. 3C.
  • a wet-chemical etching step takes place, in which the mirror layer 21 is pulled in lateral directions 1 behind the side surfaces of the intermediate protective layer 4 and the further mirror layer 22 such that a part of these layers in lateral directions 1 over the exposed side surfaces 21 c metallic
  • Mirror layer 21 protrudes. By structuring the mirror layer 21, openings 23 are produced in the mirror layer. Subsequently, the photomask 81 is removed, Figure 3E. In the next method step, FIG. 3F, the
  • Mirror protection layer 3 conform to the growth substrate 5 facing away from the top of the intermediate protective layer 4 and the side surfaces of the intermediate protective layer 4, the other Mirror layer 22 and the mirror layer 21 deposited.
  • the intermediate protective layer 4 protects the mirror layers 21, 22 from damage during this deposition process.
  • an anisotropic etching takes place, wherein the mirror protective layer 3 at the
  • the radiation generation or the mirror layer sequence 20 can be achieved. In this way, the radiation generation or the mirror layer sequence 20 can be achieved.
  • the further protective layer 8 is again conformally deposited such that at least the side surfaces of the mirror layer sequence 20 and the side surfaces of the active region 12 are covered by the further protective layer 8.
  • the further protective layer 8 extends along the entire recess or opening in the semiconductor layer sequence 10 and, in particular, also covers a bottom surface of this recess or opening.
  • the conformal deposition can again be done by means of one of the above take place.
  • Material for the further protective layer 8 in turn oxides or nitrides such as silicon dioxide, S13N4 and / or AI2O3 find use. It is possible in particular that also
  • Layer stacks are used from this material, with different layers of the layer stack with different layers of the layer stack with different layers of the layer stack with different layers of the layer stack with
  • Protective layer 8 is removed from the growth substrate 5 opposite side of the semiconductor buffer layer. In this way, the semiconductor buffer layer 14 is exposed and the further protective layer 8 is used in particular for passivation of the pn junction, ie the side surface 12c of the active
  • an electrically conductive material 7 is filled into the opening 23, which electrically contacts the semiconductor material of the semiconductor buffer region 14. Furthermore, a carrier 6 is applied and the growth substrate 5 can be removed, whereby the upper side of the semiconductor buffer region 14 facing away from the carrier 6 can be roughened, see FIG. 3K.
  • FIG. 4A shows a first method step in which a semiconductor buffer region 14 is located at the top of a
  • the growth substrate is deposited.
  • the growth substrate is a sapphire substrate or a silicon substrate on which a semiconductor layer sequence 10, which is based for example on a nitride compound semiconductor material, is deposited.
  • the semiconductor buffer region 14 is a layer formed with GaN.
  • FIG. 4B an n-doped region 13, an active region 12 and a p-doped region are epitaxially deposited.
  • Mirror layer 21 around a silver mirror is vapor-deposited or
  • the mirror layer 21 may also be part of a mirror layer sequence, as described above
  • the intermediate protective layer 4 is applied.
  • Intermediate protective layer 4 is for example one with
  • the intermediate protective layer can also be steamed or sputtered.
  • a photoresist layer 81 for example, with a
  • positive photoresist is formed on the growth substrate 5 facing away from the top of the intermediate protective layer. 4
  • Photoresist layer 81 is exposed to photomask 81 and developed, see Figure 4E.
  • Mirror layer 21 is patterned by an etching step using the photomask 81, FIG. 4F. It can be
  • the mirror protective layer 3 in this example consists of a material that has been deposited by an ALD process. It is advantageous here that the layer thickness of
  • Mirror protection layer 3 at least half the height of
  • Coving 15 is.
  • the groove 15 is completely lined by the mirror protective layer 3.
  • the mirror protective layer 3 in the surface again completely removed and remains only in the region of the groove 15 at least at the interface to
  • Process success is in particular a sufficient depth of the groove 15 in relation to the etching rate of
  • the process is when the mirror protective layer 3 can be etched as selectively as possible to the intermediate protective layer 4 and / or the thicknesses of the two layers strong
  • the groove 15 is thus with the
  • Mirror protection layer 3 is slightly behind the edge of the
  • FIG. 5A shows plated-through holes through the
  • the supernatant d is for the according to a method described herein
  • the thickness d of the inactive region 100 is at most 1000 nm, whereas in the semiconductor chip 1 of FIG. 6, it may amount to several micrometers.
  • Sectional view along the line AA ' is shown for example in connection with the figures 2, 3 or 4. In this way it is possible, for example, for the optoelectronic semiconductor chip 1 shown in FIG. 5B
  • Methods can be, for example, so-called LED microdisplays with pixel sizes of a few micrometers edge length
  • Lead semiconductor chips 1 as shown in Figure 6, a land use of contact recesses in the mirror of about 50% can be achieved. In this case, approximately between 10 and 30 plated-through holes are produced by the active area per square millimeter of chip area.
  • Semiconductor chip the number of vias at least 100 vias per square millimeter to several 1000 vias per
  • Contact recesses can be greater than 90%, resulting in a particularly homogeneous current distribution and thus a particularly homogeneous generation of radiation or
  • Semiconductor layer sequence 10 in the electrically conductive material 7 reduces reduced.
  • FIGS. 7A to 71 show schematic representations of partial regions of optoelectronic semiconductor chips.
  • FIGS. 7A to 71 show sectional views in FIG
  • FIG. 7A shows a sectional view through a
  • FIG. 7B and 7C show a sectional view through semiconductor chips with an intermediate protective layer 4.
  • FIG. 7B shows a variant without formation of a groove under the intermediate protective layer 4
  • FIG. 7C shows a variant with formation of a groove under the intermediate protective layer 4.
  • FIGS 7D and 7E show variants of the embodiment described in connection with Figure 7C, in which due to a non-optimized process, a void 31 is present in the protective layer 3. However, this blank 31 does not or hardly affects the function of the protective layer 3.
  • the grooves shown in FIGS. 7C to 7E below the intermediate protective layer 4 have a length of less than 1 ⁇ m.
  • the groove has a length of greater than 1 ⁇ m.
  • the protective layer 3 is not laterally over the intermediate protective layer 4 over.
  • FIG. 7F a variant is shown in which the groove is completely lined by means of an ALD method.
  • FIG. 7G a variant is shown in which, due to a non-optimized process, the groove has a void 31.
  • the blank space is 31
  • FIG. 71 shows a variant in which the groove is formed only on its side facing the mirror layer 21 and has the empty space 31 toward the further protective layer 8.
  • FIG. 8A shows through-holes through the
  • a metallization 71 may be applied such that the semiconductor buffer region 14 is electrically connected in the plated-through holes and around the mirror layer 21. This is illustrated in connection with FIG. 8B. That is, with the methods described here can also
  • Frame contacts can be made, which can be used for example for sapphire flip chips or display chips use.
  • FIGS. 9A to 9C show schematic representations of partial regions of optoelectronic semiconductor chips.
  • FIGS. 9A to 9C show sectional views in FIG
  • FIG. 9A shows a plated-through hole in which the semiconductor layers 11 to 14 and the mirror layer 21 are sputtered purely mechanically.
  • the protective layer 3 could be omitted in such a process.
  • the protective layer 3 is formed by a sidewall passivation 99 which is produced during the etching.
  • a sidewall passivation 99 CHF3 and / or BCI3 may be added in the dry chemical etching process.
  • the sidewall passivation 99 was removed again before the further protective layer 8 was applied.

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) angegeben, umfassend die folgenden Schritte: - Bereitstellen einer Halbleiterschichtenfolge (10), - Anordnen einer metallischen Spiegelschicht (21) an einer Oberseite der Halbleiterschichtenfolge (10), - Anordnen einer Spiegelschutzschicht (3) zumindest an freiliegenden Seitenflächen (21c) der Spiegelschicht, - teilweise Entfernen der Halbleiterschichtenfolge (10), wobei - die Spiegelschicht (21) Öffnungen (23) zur Halbleiterschichtenfolge (10) hin aufweist, die in lateralen Richtungen (l) von der Spiegelschutzschicht (3) umrandet werden, - das teilweise Entfernen der Halbleiterschichtenfolge (10) im Bereich der Öffnungen (23) der Spiegelschicht (21) erfolgt, - das Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) selbstjustierend erfolgt.

Description

Beschreibung
VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITERCHIPS MIT REFLEKTIERENDER ELEKTRODE
Es wird ein Verfahren zur Herstellung eines
optoelektronischen Halbleiterchips angegeben.
Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
anzugeben, bei dem ein besonders großer Anteil einer aktiven Fläche des Halbleiterchips im fertigen Halbleiterchip genutzt werden kann. Gemäß zumindest einer Ausführungsform des Verfahrens wird mit dem Verfahren ein optoelektronischer Halbleiterchip
hergestellt. Bei dem optoelektronischen Halbleiterchip kann es sich um einen Strahlungsempfangenden Halbleiterchip wie beispielsweise eine Fotodiode oder eine Solarzelle handeln. Ferner ist es möglich, dass es sich bei dem
optoelektronischen Halbleiterchip um einen lichtemittierenden Halbleiterchip handelt, beispielsweise um einen
Leuchtdiodenchip . Mit dem Verfahren kann insbesondere ein optoelektronischer Halbleiterchip hergestellt werden, der an seiner Oberseite, durch die beispielsweise im Betrieb zu empfangende oder zu erzeugende elektromagnetische Strahlung tritt, frei von metallischen Stromaufweitungsstegen und frei von elektrischen Kontaktstellen wie beispielsweise Bondpads, ist. Die Gefahr einer Abschattung und/oder Absorption eines Teils der
elektromagnetischen Strahlung durch die elektrischen
Kontaktstellen ist auf diese Weise reduziert. Auf aufwändige Verfahrensschritte im Zusammenhang mit der Herstellung solcher Kontaktstellen wie etwa das Polieren der Oberseite des Halbleiterchips und/oder der Herstellung von Metallstegen zur Stromaufweitung und/oder auf Maßnahmen, die die
Stromin ektion in Bereiche des optoelektronischen
Halbleiterchips unterhalb der elektrischen Kontaktstellen einschränken oder verhindern, etwa das Ausbilden einer elektrisch isolierenden Schicht, eine Schottky-Barriere und/oder eines ionenimplantierten Bereichs unterhalb der Kontaktstelle, kann auf diese Weise mit Vorteil verzichtet werden. Solche Halbleiterchips sind zum Beispiel in der
Druckschrift US 2010/0171135 AI beschrieben, die hiermit ausdrücklich durch Rückbezug aufgenommen ist. Gemäß zumindest einer Ausführungsform des optoelektronischen Halbleiterchips wird zunächst eine Halbleiterschichtenfolge bereitgestellt. Die Halbleiterschichtenfolge wird
beispielsweise auf einem Aufwachssubstrat epitaktisch
abgeschieden. Das Aufwachssubstrat kann beispielsweise mit Saphir oder Silizium gebildet sein. Auf das Aufwachssubstrat werden beispielsweise zumindest ein n-leitender
Halbleiterbereich, ein aktiver Bereich und ein p-leitender Halbleiterbereich epitaktisch aufgewachsen. Der aktive
Bereich kann dabei im fertigen optoelektronischen
Halbleiterchip zum Empfang oder zur Erzeugung von
elektromagnetischer Strahlung vorgesehen sein. Ferner kann die Halbleiterschichtenfolge weitere Halbleiterbereiche wie etwa Pufferbereiche für kristallographische Anpassungen, Ätzstoppschichten, Opferschichten, StromaufWeitungsschichten und Kontaktschichten umfassen.
Gemäß zumindest einer Ausführungsform des Verfahrens wird nachfolgend eine metallische Spiegelschicht an einer Oberseite der Halbleiterschichtenfolge, die beispielsweise dem Aufwachssubstrat abgewandt ist, angeordnet. Dabei wird wenigstens eine metallische Spiegelschicht angeordnet. Es ist dabei möglich, dass eine Spiegelschichtenfolge angeordnet wird, welche die zumindest eine metallische Spiegelschicht umfasst. Die Spiegelschichtenfolge kann metallische Schichten zum Beispiel aus Reinmetallen oder metallischen Legierungen umfassen. Ferner kann die Spiegelschichtenfolge dotierte Metalloxide und/oder keramische Materialien umfassen. Die metallische Spiegelschicht kann dabei direkt an die
Halbleiterschichtenfolge grenzen oder es sind weitere
Schichten, die beispielsweise eine Diffusion von Material der metallischen Spiegelschicht in die Halbleiterschichtenfolge unterbinden sollen und/oder die einen elektrischen Kontakt zwischen der metallischen Spiegelschicht und der
Halbleiterschichtenfolge verbessern, zwischen der
Halbleiterschichtenfolge und der metallischen Spiegelschicht angeordnet. Diese zusätzlichen Schichten sind dann mit einem für die im Betrieb zu empfangende oder zu erzeugende
elektromagnetische Strahlung durchlässigen Material gebildet oder diese zusätzlichen Schichten weisen Öffnungen auf, durch die elektromagnetische Strahlung zur Spiegelschicht gelangen kann . In einem nachfolgenden Verfahrensschritt wird eine
Spiegelschutzschicht zumindest an freiliegenden Seitenflächen der Spiegelschicht angeordnet. Beispielsweise ist die
metallische Spiegelschicht dazu strukturiert an der Oberseite der Halbleiterschichtenfolge angeordnet, derart, dass die metallische Spiegelschicht eine Vielzahl voneinander
beabstandeter Bereiche aufweist, die durch Gräben, in denen kein Material der metallischen Spiegelschicht vorhanden ist, voneinander getrennt sind. Die einzelnen Bereiche der metallischen Spiegelschicht sind dann durch freiliegende Seitenflächen in lateralen Richtungen begrenzt. Die lateralen Richtungen verlaufen dabei beispielsweise in einer Ebene, die parallel zur Haupterstreckungsebene der Aufwachsfläche des Aufwachssubstrats oder der Halbleiterschichtenfolge verläuft. Die Seitenflächen der metallischen Spiegelschicht, die freiliegen, können senkrecht oder quer zu diesen
Haupterstreckungsebenen und damit zu den lateralen Richtungen verlaufen .
Gemäß zumindest einer Ausführungsform des Verfahrens wird in einem nächsten Verfahrensschritt die Halbleiterschichtenfolge stellenweise entfernt. Das Entfernen der
Halbleiterschichtenfolge kann beispielsweise mit einem chemischen Prozess wie Ätzen erfolgen, wobei die
Spiegelschutzschicht Bereiche der metallischen
Spiegelschicht, welche sie bedeckt, beim Entfernen der
Halbleiterschichtenfolge schützt. Die Spiegelschutzschicht kann unmittelbar an die metallische Spiegelschicht grenzen, also in direktem Kontakt mit der metallischen Spiegelschicht stehen .
Gemäß zumindest einer Ausführungsform des Verfahrens weist die Spiegelschicht Öffnungen zur Halbleiterschichtenfolge hin auf, die in den lateralen Richtungen von der
Spiegelschutzschicht umrandet werden, das heißt die Öffnungen werden in lateralen Richtungen von den freiliegenden
Seitenflächen der Spiegelschicht begrenzt, die wiederum von der Spiegelschutzschicht bedeckt sind, sodass die
Spiegelschutzschicht die Öffnungen in lateraler Richtung umrandet. Dabei bedeckt die Spiegelschutzschicht die
Seitenflächen der metallischen Spiegelschicht vorzugsweise vollständig, sodass die metallische Spiegelschicht zumindest an den Seitenflächen im Rahmen der Herstellungstoleranz an keiner Stelle frei liegt.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das teilweise Entfernen der Halbleiterschichtenfolge im
Bereich der Öffnungen der Spiegelschicht. Das heißt, das Material der Halbleiterschichtenfolge wird durch die
Öffnungen hindurch abgetragen. Ausgehend von den Öffnungen in der Spiegelschicht erstreckt sich nach dem Entfernen der Halbleiterschichtenfolge eine Ausnehmung oder eine Öffnung in die Halbleiterschichtenfolge hinein. Dabei wird die
Halbleiterschichtenfolge jedoch nicht vollständig
durchdrungen, sondern die Ausnehmung oder Öffnung in der Halbleiterschichtenfolge erstreckt sich nur bis zu einer bestimmten Eindringtiefe, die beispielsweise höchstens 80 % der Dicke der Halbleiterschichtenfolge beträgt. Mit anderen Worten wird durch das teilweise Entfernen der
Halbleiterschichtenfolge im Bereich der Öffnungen das
Aufwachssubstrat nicht freigelegt, sondern eine Bodenfläche der Ausnehmung oder Öffnung in der Halbleiterschichtenfolge, die durch die Öffnung der Spiegelschicht hindurch erzeugt ist, ist durch Material der Halbleiterschichtenfolge, zum Beispiel durch eine Pufferschicht, gebildet. Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht selbst ustierend . Mit anderen Worten wird eine Seitenwandpassierung des Spiegels erzeugt, ohne dass eine Fototechnik oder ein anderes
Verfahren, bei dem eine Justage beispielsweise relativ zu den Seitenflächen der Spiegelschicht notwendig ist, erfolgt. Das heißt, aufgrund des selbst justierenden Prozesses beim
Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht kann insbesondere auf eine Maskentechnik, bei der beispielsweise ein Fotolack justiert zur Lage der freiliegenden Seitenflächen der Spiegelschicht, belichtet wird, verzichtet werden. Das Anordnen der
Spiegelschicht erfolgt also insbesondere über einen
Prozessschritt, der frei von einer Masken- oder Fototechnik ist .
Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips umfasst das Verfahren wenigstens die folgenden Schritte:
Bereitstellen einer Halbleiterschichtenfolge,
Anordnen einer metallischen Spiegelschicht an einer Oberseite der Halbleiterschichtenfolge,
- Anordnen einer Spiegelschutzschicht zumindest an
freiliegenden Seitenflächen der Spiegelschicht,
teilweise Entfernen der Halbleiterschichtenfolge, wobei die Spiegelschicht Öffnungen zur
Halbleiterschichtenfolge hin aufweist, die in lateralen
Richtungen von der Spiegelschutzschicht umrandet werden,
das teilweise Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht erfolgt,
das Anordnen der Spiegelschutzschicht an den
freiliegenden Seitenflächen der Spiegelschicht
selbst ustierend erfolgt.
Das Verfahren kann weitere den hier beschriebenen
Verfahrensschritten zeitlich vor- oder nachgelagerte
Verfahrensschritte umfassen und Verfahrensschritte, die zwischen den genannten Verfahrensschritten durchgeführt werden. Die angegebene Reihenfolge der Verfahrensschritte ist dabei bevorzugt. Gemäß dem hier beschriebenen Verfahren wird vor dem
teilweisen Entfernen der Halbleiterschichtenfolge im Bereich der Öffnungen der Spiegelschicht eine Spiegelschutzschicht in selbst ustierender Weise auf die freiliegenden Seitenflächen der Spiegelschicht aufgebracht.
Alternativ wäre es möglich, zum Beispiel zwei getrennte
Fototechniken zur Strukturierung der metallischen
Spiegelschicht und dem teilweisen Entfernen der
Halbleiterschichtenfolge zu verwenden. Für eine sichere
Justage müssen die beiden dazu notwendigen Masken dann einen Versatz von üblicherweise mehreren Mikrometern zueinander aufweisen, was zu einem relativ hohen Flächenverlust führen kann, das heißt der aktive Bereich kann in diesem Fall in lateralen Richtungen sehr weit, um mehrere Mikrometer, über die freiliegenden Seitenflächen der metallischen
Spiegelschicht überstehen. Im Bereich des Überstands wird für einen strahlungserzeugenden optoelektronischen Halbleiterchip im aktiven Bereich keine Strahlung erzeugt.
Mit dem hier beschriebenen Verfahren ist es möglich, den lateralen Überstand des aktiven Bereichs über die
Seitenflächen der metallischen Spiegelschicht zu verringern und damit die nutzbare Fläche des aktiven Bereichs zu
vergrößern. Dies führt zu einer Vergrößerung der bestromten Halbleiterfläche und damit zu einer höheren Lichtgeneration. Wenn die Größe der Aussparungen im Spiegelmetall beibehalten werden kann, dann besteht alternativ die Möglichkeit die Anschlussfläche der Durchgangskontakte zu vergrößert. Die Reduktion des Übergangswiderstandes führt zu einer Steigerung der elektrischen Effizienz des Bauteils. Weiterhin kann auch eine kombinierte Ausnutzung beider Wirkmechanismen angestrebt werden . Ferner ist das hier vorgestellte Verfahren zur Herstellung eines optoelektronischen Halbleiterchips besonders
materialschonend für die einzelnen Schichten des
Halbleiterchips, wodurch beispielsweise Schäden an der metallischen Spiegelschicht und/oder der
Halbleiterschichtenfolge verhindert werden können. Bei dem hier beschriebenen Verfahren treten weniger Verunreinigungen am optoelektronischen Halbleiterchip auf, als dies bei herkömmlichen Verfahren der Fall ist. Ferner werden keine Kristalldefekte in der Halbleiterschichtenfolge,
beispielsweise durch Sputterprozesse, erzeugt. Schließlich ist das Verfahren, insbesondere aufgrund des Verzichts auf eine weitere Fototechnik, besonders zeitsparend und damit besonders wirtschaftlich durchführbar.
Gemäß zumindest einer Ausführungsform des Verfahrens werden zum selbst ustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht folgende Verfahrensschritte ausgeführt:
Zunächst wird die Spiegelschutzschicht an der der
Halbleiterschichtenfolge abgewandten Oberseite der
Spiegelschicht angeordnet, wobei die Spiegelschutzschicht Öffnungen zur Spiegelschicht hin aufweist. Das heißt, die
Spiegelschutzschicht bedeckt in diesem Verfahrensschritt noch nicht die Seitenflächen der metallischen Spiegelschicht, sondern sie bedeckt die Spiegelschicht an ihrer der
Halbleiterschichtenfolge abgewandten Seite stellenweise. Die Spiegelschutzschicht weist Öffnungen zur Spiegelschicht hin auf, durch die hindurch Öffnungen in der Spiegelschicht erzeugt werden können. Dabei ist es möglich, dass die
Spiegelschutzschicht unmittelbar oder mittelbar an der Oberseite der Spiegelschicht angeordnet wird. Wird die
Spiegelschutzschicht unmittelbar an der Oberseite angeordnet, so steht sie an der Oberseite der metallischen Spiegelschicht mit dieser in direktem Kontakt. Im Falle einer mittelbaren Anordnung befindet sich zwischen der metallischen
Spiegelschicht und der Spiegelschutzschicht zumindest eine weitere Schicht, welche die metallische Spiegelschicht an ihrer der Halbleiterschichtenfolge abgewandten Oberseite beispielsweise vollständig bedecken kann.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die metallische Spiegelschicht im Bereich der Öffnungen der
Spiegelschutzschicht zur Erzeugung der Öffnungen in der
Spiegelschicht stellenweise entfernt. Das Entfernen kann beispielsweise durch ein nasschemisches Verfahren wie
nasschemisches Ätzen erfolgen, wobei die Spiegelschutzschicht während des Entfernens als Maske für das Verfahren dient. Bei dem Entfernen der Spiegelschicht durch die Öffnungen der Spiegelschutzschicht hindurch wird die metallische
Spiegelschicht derart entfernt, dass die an der Oberseite der Spiegelschicht angeordnete Spiegelschutzschicht freigelegte Seitenflächen der Spiegelschicht in lateraler Richtung überragt. Zum Beispiel wird die Spiegelschutzschicht als Ätzmaske verwendet, um mit einem nasschemischen Ätzschritt die Spiegelschicht hinter die Seitenflächen der
Spiegelschutzschicht zu ziehen.
In einem weiteren Verfahrensschritt wird die
Spiegelschutzschicht erweicht, derart, dass zumindest ein die Seitenflächen der Spiegelschicht in lateraler Richtung überragender Teil der Spiegelschutzschicht entlang der
Seitenflächen der Spiegelschicht verfließt und diese nach dem Verfließen bedeckt. Das heißt, beispielsweise durch eine Wärmebehandlung wird die Spiegelschutzschicht erweicht und kann sich, zum Beispiel der Schwerkraft folgend, deformieren. Dadurch werden die freiliegenden Seitenflächen der
metallischen Spiegelschicht mit der Spiegelschutzschicht gekapselt und bei der anschließenden Strukturierung der
Halbleiterschichtenfolge durch diese geschützt. Es wird bei diesem Verfahren keine zusätzliche Schutzschicht benötigt. Das Fließen der erweichten Spielschutzschicht entlang der Seitenflächen der Spiegelschicht kann durch die Schwerkraft, elektrostatische Kräfte, Kapillarkräfte und/oder
Zentrifugalkräfte unterstützt werden. Dabei ist es möglich, dass die Halbleiterschichtenfolge zum Beispiel in einem elektrischen Feld und/oder einer Zentrifuge angeordnet wird. Als nachteilig an diesem Verfahren könnte betrachtet werden, dass der notwendige Spiegelrückzug, also das Überstehen der Spiegelschutzschicht über die freiliegenden Seitenflächen der Spiegelschicht in lateralen Richtungen, relativ groß ist und damit den minimalen Abstand zwischen den Seitenflächen der Spiegelschicht und der Öffnung in der
Halbleiterschichtenfolge begrenzt .
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Spiegelschutzschicht mit einem fotostrukturierbaren Material gebildet. Das heißt, bei der Spiegelschutzschicht kann es sich insbesondere um einen Fotolack handeln. Dies hat den Vorteil, dass die Öffnungen in der Spiegelschutzschicht zur Spiegelschicht hin besonders einfach erzeugt werden können. Ferner eignet sich ein fotostrukturierbares Material
besonders gut, um bei Erweichen, zum Beispiel durch Erwärmen, entlang der Seitenflächen der Spiegelschicht zu verfließen. Gemäß zumindest einer Ausführungsform des Verfahrens wird zum selbst ustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht folgender Verfahrensschritt ausgeführt: Es erfolgt ein konformes
Abscheiden der Spiegelschutzschicht an der der
Halbleiterschichtenfolge abgewandten Oberseite der
Spiegelschicht und den freiliegenden Seitenflächen der
Spiegelschicht. Über dieses Verfahren werden sehr kleine Abstände zwischen den freiliegenden Seitenflächen der
metallischen Spiegelschicht und den Öffnungen in der
Halbleiterschichtenfolge ermöglicht. Durch das Abscheiden der Spiegelschutzschicht wird die Spiegelschicht sowohl an ihrer der Halbleiterschichtenfolge abgewandten Seite als auch an ihren freiliegenden Seitenflächen mit dem Material der
Spiegelschutzschicht in gleichmäßiger Dicke bedeckt. Dazu können insbesondere Verfahren wie plasmagestützte chemische Gasphasenabscheidung, Atomlagenabscheidung oder chemische Gasphasenabscheidung Verwendung finden. Insbesondere die Atomlagenabscheidung (auch ALD) eignet sich besonders gut, um eine besonders dichte Spiegelschutzschicht konform
abzuscheiden .
Etwas weniger konforme und dichte Si02-Schichten, aber dafür mit besonders hoher Abscheiderate, können alternativ durch ein PECVD-Verfahren bei Anwendung des Vorläufermaterials Tetratetyhlorthosilikat (TEOS) erzeugt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die Spiegelschutzschicht mit einem Oxid oder einem Nitrid
gebildet. Beispielsweise kann die Spiegelschutzschicht ein Siliziumoxid, ein Siliziumnitrid, ein Aluminiumnitrid, ein
Aluminiumoxid und/oder ein Titanoxid umfassen. Es können zur Ausbildung der Spiegelschutzschicht auch verschiedene Verfahren kombiniert werden. Beispielsweise kann eine weniger dichte Schicht mit einer ALD-Schicht kombiniert werden.
Bei diesem Verfahren kann es vorteilhaft sein, dass an der Oberseite der Spiegelschicht vor dem Aufbringen der
Spiegelschutzschicht eine Zwischenschutzschicht aufgebracht wird, welche die freiliegenden Seitenflächen der
Spiegelschicht nicht bedeckt. Das Material der
Zwischenschutzschicht dient als Deckmaterial. Diese
Zwischenschutzschicht kann dazu geeignet sein, die
darunterliegende Spiegelschicht beim Aufbringen der
Spiegelschutzschicht vor Beschädigung durch zum Beispiel hochenergetisches Material oder reaktiven Ionen bzw. Gasen der Spiegelschutzschicht zu schützen.
Nach dem konformen Deponieren der Spiegelschutzschicht erfolgt deren vollständige Rückätzung in der Fläche.
Insbesondere werden hierfür möglichst anisotrope Verfahren gewählt, wie z.B. trockenchemisches Ätzen mit reaktiven Ionen oder rein mechanische Rücksputterprozesse . Damit eine
mögliche Zwischenschutzschicht möglichst wenig abgetragen wird, bietet sich eine Endpunkterkennung für den Prozess an. Durch das anisotrope Ätzverhalten bleibt nur an Schichtstufen das Material der Spiegelschutzschicht erhalten und es bilden sich selbst ustiert Öffnungen für das spätere Ätzen des Halbleitermaterials aus.
Alternativ kann das Öffnen der Spiegelschutzschicht
entfallen, wenn mit einer gemeinsamen Fotomaske die
Spiegelschicht bzw. der SpiegelschichtStapel und die
Spiegelschutzschicht per Lift-off-Verfahren strukturiert werden. In diesem Fall würde die Spiegelschutzschicht auch die Funktion einer Zwischenschutzschicht übernehmen. Für da Lift-off-Verfahren benötigt man in diesem Fall
Niedertemperaturverfahren für die Abscheidung des
Dielektrikums. Dies kann durch CVD, PECVD, Dampfen oder
Sputtern erfolgen. Kritisch ist die Temperaturbelastung des Lacks, die maximal 200°C bis 220°C betragen sollte. Die
Spiegelschicht sollte mit möglichst gerichteten Methoden deponiert werden (z.B. durch Dampfen) und die
Spiegelschutzschicht mit möglichst ungerichteten Verfahren (z.B. durch Niedertemperatur-CVD, Sputtern). Dadurch wird eine vollständige Bedeckung der Spiegelschicht durch die Spiegelschutzschicht erreicht.
Der sich einstellende Abstand zwischen den Seitenflächen der Spiegelschicht und den korrespondierenden Öffnungen in der Halbleiterschichtenfolge liegt bei diesem Verfahren im
Bereich der Dicke der Spiegelschutzschicht. Vorteilhaft ist es möglich, dass zumindest ein Teil der Zwischenschutzschicht und/oder Spiegelschutzschicht im weiteren Verfahrensverlauf als elektrisch isolierende Schicht im Halbleiterbauteil verbleiben kann. Auf diese Weise ist es möglich, dass das Verfahren das Aufbringen einer ohnehin notwendigen
Isolationsschicht als zusätzlichen Verfahrensschritt
überflüssig macht und damit ein besonders zeitsparendes und wirtschaftliches Herstellen des optoelektronischen
Halbleiterchips ermöglicht. Durch die Zwischenschutzschicht und/oder Spiegelschutzschicht kann eine gasdichte
Verkapselung des Spiegels gebildet sein.
Vorteilhaft ist weiterhin, dass eine gasdichte Kapselung des Spiegels bereits deponiert ist und durch nachfolgende
trockenchemische Ätzprozesse auf Dichtigkeit geprüft wird. Da im Falle einer Undichtigkeit eine auffällige Spiegelkorrosion eintritt, können diese Stelle durch optische Inspektion leicht ausfindig gemacht werden.
Gemäß zumindest einer Ausführungsform des Verfahrens wird vor dem selbst ustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht zumindest eine Zwischenschutzschicht an der der
Halbleiterschichtenfolge abgewandten Oberseite der
Spiegelschicht angeordnet.
Beim selbst ustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen der Spiegelschicht werden dann auch freiliegende Seitenflächen der zumindest einen Zwischenschutzschicht von der Spiegelschutzschicht bedeckt. Die Zwischenschutzschicht und die Spiegelschutzschicht können dabei aus gleichen oder unterschiedlichen Materialien
gebildet sein. Die Zwischenschutzschicht kann die
Spiegelschicht insbesondere beim Vorgang des Aufbringens der Spiegelschutzschicht vor Beschädigung schützen.
Beispielsweise ist die Zwischenschutzschicht mit einem Oxid oder einem Nitrid, insbesondere mit zumindest einem der folgenden Materialien gebildet: ein Siliziumoxid, ein
Siliziumnitrid, ein Aluminiumoxid, ein Aluminiumnitrid, ein Titanoxid.
Die Zwischenschutzschicht kann dabei insbesondere dicker als die eigentliche Spiegelschicht ausgebildet sein. Zum Beispiel weist die Zwischenschutzschicht eine Dicke von wenigstens 200 nm auf, wohingegen die metallische Spiegelschicht eine Dicke von weniger 200 nm aufweist. Alternativ ist es aber auch möglich, dass die Zwischenschutzschicht dünner als die
Spiegelschicht ist. Wichtig für die Dicke der Zwischenschutzschicht ist es, dass diese chemisch dicht ist und bleibt, wenn durch leichtes Überätzen bei den
nachfolgenden Ätzprozessen diese Schicht gedünnt wird. Die Zwischenschutzschicht erweist sich insbesondere bei einem Verfahren, bei dem die Spiegelschutzschicht konform
abgeschieden wird, als besonders vorteilhaft zum Schutz der Spiegelschicht vor Beschädigungen während des Abscheidens. Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die Spiegelschicht Silber und das teilweise Entfernen der Halbleiterschichtenfolge erfolgt durch Ätzen mit einem halogenidhaltigen Material. Dabei ist es insbesondere
möglich, dass die metallische Spiegelschicht aus Silber besteht. Silber zeichnet sich durch seine hohe Reflektivität für Licht im sichtbaren Spektralbereich aus. Silber kann aber durch eine Vielzahl chemischer Stoffe angegriffen werden und verliert dabei seine bevorzugten optischen Eigenschaften. Beispielsweise ist Silber sehr empfindlich gegenüber
Halogenen wie Fluor und Chlor. Diese Halogene werden jedoch bevorzugt für ein trockenchemisches Strukturieren der
Halbleiterschichtenfolge oder zum Strukturieren von
isolierenden Schichten, die beispielsweise mit Siliziumdioxid gebildet sind, verwendet. So erfolgt das teilweise Entfernen der Halbleiterschichtenfolge vorzugsweise trockenchemisch mit einem chlorhaltigen Ätzmittel.
Alternativ oder zusätzlich zu Silber kann die Spiegelschicht auch mit einem anderen Metall wie beispielsweise Aluminium, Gold oder Rhodium gebildet sein. Auch diese Metalle sind gegenüber Halogenen empfindlich und können in Kontakt mit Halogenen ihre guten reflektierenden Eigenschaften verlieren. Gold eignet sich insbesondere für die Reflektion von elektromagnetischer Strahlung aus dem roten/infraroten
Spektralbereich .
Die Spiegelschutzschicht ist vorliegend derart ausgewählt, dass sie zum Abhalten eines trockenchemischen Ätzmittels, welches ein Halogenid enthält, geeignet ist.
Gemäß zumindest einer Ausführungsform des Verfahrens wird beim teilweisen Entfernen der Halbleiterschichtenfolge ein aktiver Bereich in der Halbleiterschichtenfolge durchdrungen und Seitenflächen aktiven Bereichs freigelegt. Das heißt, das teilweise Entfernen der Halbleiterschichtenfolge dient dazu, einen Durchbruch durch den aktiven Bereich zu erzeugen.
Beispielsweise wird durch das Entfernen eine Ausnehmung oder eine Öffnung in der Halbleiterschichtenfolge erzeugt, die durch eine p-leitende Halbleiterschicht und einen aktiven Bereich hindurch bis in eine n-leitende Halbleiterschicht oder darüber hinaus reicht. Über die derart hergestellte Ausnehmung oder Öffnung in der Halbleiterschichtenfolge kann dann eine Kontaktierung der Halbleiterschicht erfolgen, die an der der Spiegelschicht abgewandten Seite des aktiven
Bereichs der Halbleiterschichtenfolge angeordnet ist.
Nach dem Freilegen der Seitenflächen des aktiven Bereichs wird vorzugsweise eine weitere Schutzschicht an den
freiliegenden Seitenflächen des aktiven Bereichs
selbst ustierend angeordnet, das heißt zusätzlich zum
selbst ustierenden Anordnen der Spiegelschutzschicht an den freiliegenden Seitenflächen des Spiegels erfolgt in einem nachgeordneten Verfahrensschritt ein selbst justierendes
Anordnen einer weiteren Schutzschicht an den freiliegenden Seitenflächen des aktiven Bereichs innerhalb der Ausnehmung oder Öffnung, die sich durch die Halbleiterschichtenfolge erstreckt. Dies führt zu einer selbst ustierten Passivierung des freiliegenden pn-Überganges in den Durchgangskontakten. Die weitere Schutzschicht dient insbesondere als Halbleiter- Passivierungsschicht und kann stellenweise direkt an ein Halbleitermaterial grenzen.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das selbst ustierende Anordnen der weiteren Schutzschicht durch ein konformes Abscheiden der weiteren Schutzschicht an der der Halbleiterschichtenfolge abgewandten Oberseite der Spiegelschicht und den freiliegenden Seitenflächen des aktiven Bereichs. Insbesondere ist es dadurch möglich, dass sich die weitere Schutzschicht entlang der gesamten
Ausnehmung oder Öffnung in der Halbleiterschichtenfolge erstreckt und insbesondere auch eine Bodenfläche dieser
Ausnehmung oder Öffnung bedeckt. Das konforme Abscheiden kann wiederum mittels einem der oben genannten Verfahren erfolgen. Insbesondere können als Material für die weitere
Schutzschicht wiederum Oxide oder Nitride wie Siliziumdioxid, S13N4 und/oder AI2O3 Verwendung finden. Dabei ist es
insbesondere möglich, dass auch SchichtStapel aus diesem Material verwendet werden, wobei unterschiedliche Schichten des SchichtStapels mit unterschiedlichen Materialien gebildet sein können.
Für das lokale Entfernen der weiteren Schutzschicht,
beispielsweise an den Bodenflächen der durch das teilweise Entfernen der Halbleiterschichtenfolge erzeugten Ausnehmungen oder Öffnungen kann ein anisotroper Ätzschritt erfolgen, der beispielsweise mittels Plasmaätzen, zum Beispiel mittels F- RIE, erfolgt. Vorzugsweise erfolgt beim Ätzprozess eine
Endpunkterkennung, um die eventuell vorhandene
Zwischenschutzschicht möglichst wenig abzutragen. Gemäß zumindest einer Ausführungsform des Verfahrens wird an der der Spiegelschicht abgewandten Seite des aktiven Bereichs ein Halbleiter-Pufferbereich in der Halbleiterschichtenfolge freigelegt. Insbesondere wird eine elektrische
Anschlussschicht in der Halbleiterschichtenfolge freigelegt, die Teil des Halbleiter-Pufferbereiches ist, der als
kristallographische Anpassungsschicht zwischen
Wachstumssubstrat und der eigentlichen aktiven Zone dient. Der Halbleiter-Pufferbereich kann beispielsweise dotiert oder undotiert sein. Insbesondere ist es möglich, dass der
Halbleiter-Pufferbereich beispielsweise n-leitend ausgebildet ist. Auf den freigelegten Halbleiter-Pufferbereich, also zum Beispiel die elektrische Anschlussschicht, wird ein
elektrisch leitendes Material aufgebracht, das sich entlang der weiteren Schutzschicht erstrecken kann, wobei die weitere Schutzschicht insbesondere die Seitenflächen des aktiven Bereichs elektrisch vom elektrisch leitenden Material
isoliert, sodass durch das elektrisch leitende Material kein Kurzschluss insbesondere am pn-Übergang der
Halbleiterschichtenfolge erzeugt wird. Mit anderen Worten bildet die weitere Schutzschicht dann eine elektrisch
isolierende Schicht zur elektrischen Isolierung einer
Durchkontaktierung durch den aktiven Bereich hindurch, die sich beispielsweise von der n-leitenden Seite der
Halbleiterschichtenfolge in die p-leitende Seite der
Halbleiterschichtenfolge hinein erstreckt. Auf diese Weise ist es möglich, eine Kontaktierung beispielsweise der p- leitenden Seite oder der n-leitenden Seite des
Halbleiterkörpers zu erzeugen, ohne dass an einer
Strahlungsdurchtrittsfläche des optoelektronischen
Halbleiterchips eine Kontaktfläche mit den oben genannten Nachteilen angeordnet werden muss. Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens überragt der aktive Bereich und/oder die
Zwischenschutzschicht nach dem Freilegen der Seitenflächen des aktiven Bereichs die Spiegelschicht in lateralen
Richtungen, wobei der aktive Bereich und/oder die
Zwischenschutzschicht die Spiegelschicht um höchstens 2000 nm, insbesondere um höchstens 1000 nm überragt. Das heißt, die insbesondere für eine Strahlungserzeugung nicht nutzbare Fläche des aktiven Bereichs zwischen den Seitenflächen der metallischen Spiegelschicht und der Seitenfläche des aktiven Bereichs wird sehr klein gehalten.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens verbleiben die Zwischenschutzschicht und/oder die Spiegelschutzschicht im fertig gestellten optoelektronischen Halbleiterchip und dienen zum Schutz und/oder zur
elektrischen Isolation von Komponenten des Halbleiterchips. Dabei ist es möglich, dass die Seitenflächen der
Halbleiterschichtenfolge frei von der Spiegelschutzschicht sind .
Im Folgenden wird das hier beschriebene Verfahren anhand Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert .
In Verbindung mit den Figuren 1A bis 1J ist ein erstes
Ausführungsbeispiel eines hier beschriebenen
Verfahrens näher erläutert.
In Verbindung mit den Figuren 2A bis 2P ist ein weiteres
Ausführungsbeispiel eines hier beschriebenen
Verfahrens näher erläutert. In Verbindung mit den Figuren 3A bis 3K ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
In Verbindung mit den Figuren 4A bis 4H ist ein weiteres
Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Die Figuren 5A bis 5C zeigen schematische Darstellungen von
Teilbereichen von optoelektronischen
Halbleiterchips, die mit einem hier beschriebenen Verfahren hergestellt sind. Die Figur 6 zeigt eine schematische Ansicht eines
optoelektronischen Halbleiterchips, der nicht mit dem hier beschriebenen Verfahren hergestellt ist.
Die Figuren 7A bis 71 zeigen schematische Darstellungen von
Teilbereichen von optoelektronischen
Halbleiterchips .
Die Figuren 8A bis 8C zeigen schematische Darstellungen von
Teilbereichen von optoelektronischen
Halbleiterchips, die mit einem hier beschriebenen
Verfahren hergestellt sind.
Die Figuren 9A bis 9C zeigen schematische Darstellungen von
Teilbereichen von optoelektronischen
Halbleiterchips. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren
dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere
Verständlichkeit übertrieben groß dargestellt sein. Die
Figuren 1 bis 4 zeigen Ausschnitte eines Teils des
herzustellenden optoelektronischen Halbleiterchips. Die
Ausschnitte können jeweils an der rechten und der linken
Seite der Schnittdarstellung entsprechend fortgesetzt werden.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 1A bis 1J ist ein erstes Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Die Figur 1A zeigt einen ersten Verfahrensschritt, in dem ein Halbleiter- Pufferbereich 14 an der Oberseite eines Aufwachssubstrats 5 abgeschieden wird. Beispielsweise handelt es sich bei dem Aufwachssubstrat um ein Saphirsubstrat oder ein
Siliziumsubstrat, auf das eine Halbleiterschichtenfolge 10, die beispielsweise auf einem Nitrid-Verbindungs- Halbleitermaterial basiert, abgeschieden wird. Beispielsweise handelt es sich bei dem Halbleiter-Pufferbereich 14 um eine Schicht, die mit GaN gebildet ist.
Nachfolgend, Figur 1B, werden ein n-dotierter Bereich 13, ein aktiver Bereich 12 und ein p-dotierter Bereich epitaktisch abgeschieden . Nachfolgend, Figur IC, erfolgt die Anordnung einer
metallischen Spiegelschicht 21 auf der dem Aufwachssubstrat 5 abgewandten Oberseite der Halbleiterschichtenfolge 10.
Beispielsweise handelt es sich bei der metallischen Spiegelschicht 21 um einen Silberspiegel, der zum Beispiel eine Dicke von wenigstens 100 nm und höchstens 200 nm, insbesondere von zirka 140 nm aufweisen kann. Beispielsweise wird die metallische Spiegelschicht aufgedampft oder
aufgesputtert .
In einem nachfolgenden Verfahrensschritt wird an die
Oberseite 21a der metallischen Spiegelschicht 21 eine
Spiegelschutzschicht 3 aufgebracht. Vorliegend handelt es sich bei der Spiegelschutzschicht 3 um ein
fotostrukturierbares Material, zum Beispiel einen positiven Fotolack (Figur 1D) .
Nachfolgend, Figur IE, wird die Schutzschicht 3
beispielsweise durch eine nicht dargestellte Maske hindurch belichtet. Auf diese Weise wird, Figur 1F, eine strukturierte Spiegelschutzschicht 3 erzeugt.
Im nachfolgenden Verfahrensschritt, Figur IG, erfolgt ein nasschemischer Ätzschritt A, bei dem die Spiegelschicht 21 in lateralen Richtungen 1 hinter die Seitenflächen 3c der
Schutzschicht 3 gezogen wird, derart, dass ein Teil 30 der Spiegelschutzschicht 3 in lateralen Richtungen 1 über die freigelegten Seitenflächen 21c der metallischen
Spiegelschicht 21 übersteht. Durch das Strukturieren der Spiegelschicht 21 sind Öffnungen 23 in der Spiegelschicht erzeugt .
Nachfolgend wird die Spiegelschutzschicht 3 beispielsweise durch Erwärmen erweicht. Zum Beispiel aufgrund der
Schwerkraft fließt zumindest der lateral überstehende Teil 30 der Spiegelschutzschicht 3 entlang der freiliegenden
Seitenflächen 21c der Spiegelschicht 21 in Richtung der Halbleiterschichtenfolge 10, wodurch die freiliegenden
Seitenflächen 21c von der Spiegelschutzschicht 3 benetzt und bedeckt werden. Die Seitenflächen 21c der Spiegelschicht 21 sind nun von der Spiegelschutzschicht 3 geschützt, Figur 1H.
Nachfolgend erfolgt ein Trockenätzschritt, bei dem das
Material der Halbleiterschichtenfolge 10 zumindest teilweise entfernt wird, sodass eine Ausnehmung oder Öffnung in der Halbleiterschichtenfolge 10 entsteht. Im Bereich der Öffnung sind die Seitenfläche 3c der Spiegelschutzschicht 3, die
Seitenfläche 11c des p-leitenden Bereichs, die Seitenflächen 12c des aktiven Bereichs und die Seitenflächen 13c des n- leitenden Bereichs jeweils freigelegt. In einem weiteren Verfahrensschritt, der in Verbindung mit Figur 1J erläutert ist, kann die Spiegelschutzschicht 3 beispielsweise durch Strippung entfernt werden. Nachfolgende Verfahrensschritte zur Kontaktierung und Fertigstellung des optoelektronischen Halbleiterchips können beispielsweise wie in Verbindung mit den Figuren 2L bis 2P beschrieben
durchgeführt werden, die weiter unten erläutert sind.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 2A bis 2P ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
Zunächst wird ein Aufwachssubstrat 5 bereitgestellt, auf dem beispielsweise ein Halbleiter-Pufferbereich 14 epitaktisch abgeschieden wird (Figur 2A) .
Nachfolgend, Figur 2B, wird die Halbleiterschichtenfolge 10 epitaktisch um einen n-leitende n Bereich 13, einen aktiven Bereich 12 und einen p-leitenden Bereich 11 ergänzt. Handelt es sich bei dem
optoelektronischen Halbleiterchip beispielsweise um einen strahlungserzeugenden Halbleiterchip, so wird im
fertiggestellten Halbleiterchip im aktiven Bereich 12
elektromagnetische Strahlung erzeugt.
In einem nachfolgenden Verfahrensschritt, Figur 2C, wird die metallische Spiegelschicht 21 an der dem Halbleitersubstrat 5 abgewandten Oberseite der Halbleiterschichtenfolge 10
abgeschieden .
In Verbindung mit der Figur 2D ist ein Verfahrensschritt beschrieben, bei dem eine Fotolackschicht 81, die
beispielsweise mit einem negativen Fotolack gebildet ist, auf die dem Aufwachssubstrat 5 abgewandte Oberseite der
Halbleiterschichtenfolge 10 aufgebracht, beispielsweise aufgeschleudert wird. In einem nachfolgenden Verfahrensschritt, Figur 2E, wird die Fotolackschicht 81 zur Fotomaske 81 belichtet und entwickelt, siehe Figuren 2E und 2F. Auf diese Weise sind durch die
Fotomaske 81 Bereiche strukturiert, in die die Spiegelschicht 21 strukturiert aufgebracht werden kann. Nach dem Aufbringen der Spiegelschicht 21 in die durch die Fotomaske 81
strukturierten Öffnungen auf der Halbleiterschichtenfolge wird an der der Halbleiterschichtenfolge abgewandten Seite die Zwischenschutzschicht 4 aufgebracht. Die
Zwischenschutzschicht 4 ist beispielsweise mit einem aus Silan gebildeten Siliziumdioxid gebildet. Alternativ kann die Zwischenschutzschicht auch gedampft oder gesputtert werden. In einem weiteren Verfahrensschritt, Figur 2H, wird die
Fotomaske 81 entfernt, sodass die Seitenflächen 21c der
Spiegelschicht 21 freigelegt werden, das heißt in den
Öffnungen 23 der Spiegelschicht 21 sind die Seitenflächen 21c frei zugänglich. Darüber hinaus sind auch die Seitenflächen 4c der Zwischenschutzschicht 4 frei zugänglich.
Im nächsten Verfahrensschritt, Figur 21, wird die
Spiegelschutzschicht 3 konform auf die dem Aufwachssubstrat 5 abgewandte Oberseite der Zwischenschutzschicht 4 sowie die Seitenflächen der Zwischenschutzschicht 4 und der
Spiegelschicht 21 abgeschieden. Die Zwischenschutzschicht 4 schützt bei diesem Abscheidevorgang die Spiegelschicht vor Beschädigung. Über das konforme Abscheiden werden sehr kleine Abstände zwischen den freiliegenden Seitenflächen der
metallischen Spiegelschicht 21 und den später erzeugten
Öffnungen in der Halbleiterschichtenfolge 10 ermöglicht.
Durch das konforme Abscheiden der Spiegelschutzschicht 3 wird die Spiegelschicht 21 sowohl an ihrer der
Halbleiterschichtenfolge 10 abgewandten Seite als auch an ihren freiliegenden Seitenflächen 21c mit dem Material der Spiegelschutzschicht 3 in gleichmäßiger Dicke bedeckt. Dazu können insbesondere Verfahren wie plasmagestützte chemische Gasphasenabscheidung, Atomlagenabscheidung oder chemische Gasphasenabscheidung Verwendung finden. Insbesondere die
Atomlagenabscheidung (auch ALD) eignet sich besonders gut, um eine besonders dichte Spiegelschutzschicht 3 konform
abzuscheiden. Etwas weniger konforme und dichte Si02- Schichten, aber dafür mit besonders hoher Abscheiderate, können alternativ durch ein PECVD-Verfahren bei Anwendung des Vorläufermaterials Tetratetyhlorthosilikat (TEOS) erzeugt werden . Gemäß zumindest einer Ausführungsform des Verfahrens ist die Spiegelschutzschicht mit einem Oxid oder einem Nitrid
gebildet. Beispielsweise kann die Spiegelschutzschicht ein Siliziumoxid, ein Siliziumnitrid, ein Aluminiumnitrid
und/oder ein Aluminiumoxid umfassen.
Im nachfolgenden Verfahrensschritt erfolgt ein anisotropes Ätzen, wobei die Spiegelschutzschicht 3 an der dem
Aufwachssubstrat 5 abgewandten Oberseite der
Zwischenschutzschicht 4 vollständig entfernt wird und die Halbleiterschichtenfolge 10 in der Öffnung 23 vom Material der Spiegelschutzschicht 3 freigelegt wird, Figur 2J. Hier schützt die Zwischenschutzschicht den Spiegel vor reaktiven und stark beschleunigten Chlor- und Argon-Ionen.
Nachfolgend erfolgt ein trockenchemisches Ätzen,
beispielsweise unter Verwendung eines Halogenids wie Chlor, mit dem die Halbleiterschichtenfolge in den Öffnungen 23 der Spiegelschicht 21 teilweise entfernt wird, sodass an der Bodenfläche der derart erzeugten Ausnehmung oder Öffnung beispielsweise die Halbleiter-Pufferbereich 14 in der Öffnung 23 freigelegt ist, Figur 2K.
Im nächsten Verfahrensschritt, Figur 2L, wird die weitere Schutzschicht 8 wiederum konform abgeschieden, derart, dass die Seitenflächen 21c der Spiegelschicht 21 und die
Seitenflächen des aktiven Bereichs 12 von der weiteren
Schutzschicht 8 bedeckt sind. Dies ist in Figur 2L gezeigt. Insbesondere ist es dadurch möglich, dass sich die weitere
Schutzschicht 8 entlang der gesamten Ausnehmung oder Öffnung in der Halbleiterschichtenfolge 10 erstreckt und insbesondere auch eine Bodenfläche dieser Ausnehmung oder Öffnung bedeckt. Das konforme Abscheiden kann wiederum mittels einem der oben genannten Verfahren erfolgen. Insbesondere können als
Material für die weitere Schutzschicht 8 wiederum Oxide oder Nitride wie Siliziumdioxid, S13N4 und/oder AI2O3 Verwendung finden. Dabei ist es insbesondere möglich, dass auch
SchichtStapel aus diesem Material verwendet werden, wobei unterschiedliche Schichten des SchichtStapels mit
unterschiedlichen Materialien gebildet sein können. In Verbindung mit der Figur 2M ist ein Verfahrensschritt beschrieben, bei dem eine Fotomaske 81 auf der dem
Aufwachssubstrat 5 abgewandten Seite der weiteren
Schutzschicht 8 aufgebracht wird. Nachfolgend, Figur 2N, wird die weitere Schutzschicht 8 durch anisotropes Rückätzen stellenweise entfernt. Auf diese Weise ist die Halbleiter- Pufferschicht 14 stellenweise freigelegt und die weitere Schutzschicht 8 dient insbesondere zur Passivierung des pn- Übergangs, also der Seitenfläche 12c des aktiven Bereichs. Ein Teil der weiteren Schutzschicht 8 kann auf der
Zwischenschutzschicht 4 verbleiben und die Fotomaske 81 kann zur Strukturierung einer Metallschicht, beispielsweise des elektrisch leitenden Materials 7, zum Beispiel durch ein Lift-Off Verfahren Verwendung finden. Als Alternative ist in Verbindung mit Figur 20 ein
Verfahrensschritt beschrieben, bei dem durch anisotropes Ätzen die weitere Schutzschicht 8 von der dem
Aufwachssubstrat 5 abgewandten Seite der Halbleiter- Pufferschicht entfernt wird. Auf diese Weise ist die
Halbleiter-Pufferschicht 14 freigelegt und die weitere
Schutzschicht 8 dient insbesondere zur Passivierung des pn- Übergangs, also der Seitenfläche 12c des aktiven Bereichs. Die weitere Schutzschicht 8 kann dabei von der dem Aufwachssubstrat 5 abgewandten Seite der
Zwischenschutzschicht 4 her vollständig entfernt werden.
In nachfolgenden Verfahrensschritten, Figur 2P, wird
beispielsweise ein elektrisch leitendes Material 7 in die Öffnung 23 verfüllt, das das Halbleitermaterial des
Halbleiter-Pufferbereichs 14 elektrisch kontaktiert. Ferner wird ein Träger 6 aufgebracht und das Aufwachssubstrat 5 kann entfernt werden, wobei die dem Träger 6 abgewandte Oberseite des Halbleiter-Pufferbereichs 14 aufgeraut werden kann.
Insgesamt ist auf diese Weise ein optoelektronischer
Halbleiterchip hergestellt, dessen dem Träger 6 abgewandte Oberseite, durch die zu detektierende oder zu erzeugende Strahlung tritt, frei ist von Kontaktstellen. Die
Stromerteilung erfolgt von der Seite des Trägers 6 her.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 3A bis 3H ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert.
Zunächst wird ein Aufwachssubstrat 5 bereitgestellt, auf dem beispielsweise ein Halbleiter-Pufferbereich 14 epitaktisch abgeschieden wird (Figur 3A) . Nachfolgend wird die
Halbleiterschichtenfolge 10 epitaktisch um einen n-leitenden Bereich 13, einen aktiven Bereich 12 und einen p-leitenden Bereich 11 ergänzt. Handelt es sich bei dem
optoelektronischen Halbleiterchip beispielsweise um einen strahlungserzeugenden Halbleiterchip, so wird im fertig gestellten Halbleiterchip im aktiven Bereich 12
elektromagnetische Strahlung erzeugt. Im Unterschied zum in Verbindung mit den Figuren 2A bis 2P beschriebenen Verfahren wird im nachfolgenden Schritt auf die metallische Halbleiterschicht 21, die beispielsweise eine Dicke von 140 nm aufweisen kann und die zum Beispiel aus Silber besteht, eine weitere Schicht 22 aufgebracht, die beispielsweise Titan enthält oder aus Titan besteht und eine Dicke von höchstens 20 nm, zum Beispiel 10 nm, aufweist. Auf der dem Aufwachssubstrat 5 abgewandten Seite der weiteren Spiegelschicht 23 folgt die Zwischenschutzschicht 4 nach, die beispielsweise eine Dicke von wenigstens 300 nm, zum Beispiel 330 nm, aufweist.
In einem nachfolgenden Verfahrensschritt wird an die
Oberseite der Zwischenschutzschicht 4 eine Fotomaske 81 aufgebracht. Vorliegend handelt es sich bei der Fotomaske 81 um ein fotostrukturierbares Material, zum Beispiel einen positiven Fotolack, Figur 3C.
Nachfolgend, Figur 3D, erfolgt ein nasschemischer Ätzschritt, bei dem die Spiegelschicht 21 in lateralen Richtungen 1 hinter die Seitenflächen der Zwischenschutzschicht 4 und der weiteren Spiegelschicht 22 gezogen wird, derart, dass ein Teil dieser Schichten in lateralen Richtungen 1 über die freigelegten Seitenflächen 21c der metallischen
Spiegelschicht 21 übersteht. Durch das Strukturieren der Spiegelschicht 21 sind Öffnungen 23 in der Spiegelschicht erzeugt. Anschließend wird die Fotomaske 81 entfernt, Figur 3E. Im nächsten Verfahrensschritt, Figur 3F, wird die
Spiegelschutzschicht 3 konform auf die dem Aufwachssubstrat 5 abgewandte Oberseite der Zwischenschutzschicht 4 sowie die Seitenflächen der Zwischenschutzschicht 4, der weiteren Spiegelschicht 22 und der Spiegelschicht 21 abgeschieden. Die Zwischenschutzschicht 4 schützt bei diesem Abscheidevorgang die Spiegelschichten 21, 22 vor Beschädigung. Im nachfolgenden Verfahrensschritt erfolgt ein anisotropes Ätzen, wobei die Spiegelschutzschicht 3 an der dem
Aufwachssubstrat 5 abgewandten Oberseite der
Zwischenschutzschicht 4 vollständig entfernt wird und die Halbleiterschichtenfolge 10 in der Öffnung 23 vom Material der Spiegelschutzschicht 3 freigelegt wird, Figur 3G.
Anschließend erfolgt ein Trockenätzen in die
Halbleiterschichtenfolge 10 hinein.
Wie in Figur 3H dargestellt, können mit den hier
beschriebenen Verfahren sehr kleine laterale Überstände d des aktiven Bereichs 12 über die Spiegelschicht 21
beziehungsweise die Spiegelschichtenfolge 20 erreicht werden. Auf diese Weise ist der zur Strahlungserzeugung oder
Strahlungsdetektion nicht nutzbare Bereich des aktiven
Bereichs sehr klein gehalten. Dies wird beispielsweise auch aus den Aufsichten der Figuren 5A bis 5C ersichtlich.
Im nächsten Verfahrensschritt, Figur 31, wird die weitere Schutzschicht 8 wiederum konform abgeschieden, derart, dass zumindest die Seitenflächen der Spiegelschichtenfolge 20 und die Seitenflächen des aktiven Bereichs 12 von der weiteren Schutzschicht 8 bedeckt sind.
Insbesondere ist es dadurch möglich, dass sich die weitere Schutzschicht 8 entlang der gesamten Ausnehmung oder Öffnung in der Halbleiterschichtenfolge 10 erstreckt und insbesondere auch eine Bodenfläche dieser Ausnehmung oder Öffnung bedeckt. Das konforme Abscheiden kann wiederum mittels einem der oben genannten Verfahren erfolgen. Insbesondere können als
Material für die weitere Schutzschicht 8 wiederum Oxide oder Nitride wie Siliziumdioxid, S13N4 und/oder AI2O3 Verwendung finden. Dabei ist es insbesondere möglich, dass auch
SchichtStapel aus diesem Material verwendet werden, wobei unterschiedliche Schichten des SchichtStapels mit
unterschiedlichen Materialien gebildet sein können.
In Verbindung mit Figur 3J ist ein Verfahrensschritt
beschrieben, bei dem durch anisotropes Ätzen die weitere
Schutzschicht 8 von der dem Aufwachssubstrat 5 abgewandten Seite der Halbleiter-Pufferschicht entfernt wird. Auf diese Weise ist die Halbleiter-Pufferschicht 14 freigelegt und die weitere Schutzschicht 8 dient insbesondere zur Passivierung des pn-Übergangs , also der Seitenfläche 12c des aktiven
Bereichs .
In nachfolgenden Verfahrensschritten wird beispielsweise ein elektrisch leitendes Material 7 in die Öffnung 23 verfüllt, das das Halbleitermaterial des Halbleiter-Pufferbereichs 14 elektrisch kontaktiert. Ferner wird ein Träger 6 aufgebracht und das Aufwachssubstrat 5 kann entfernt werden, wobei die dem Träger 6 abgewandte Oberseite des Halbleiter- Pufferbereichs 14 aufgeraut werden kann, siehe Figur 3K.
In Verbindung mit den schematischen Schnittdarstellungen der Figuren 4A bis 4H ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Die Figur 4A zeigt einen ersten Verfahrensschritt, in dem ein Halbleiter-Pufferbereich 14 an der Oberseite eines
Aufwachssubstrats 5 abgeschieden wird. Beispielsweise handelt es sich bei dem Aufwachssubstrat um ein Saphirsubstrat oder ein Siliziumsubstrat, auf das eine Halbleiterschichtenfolge 10, die beispielsweise auf einem Nitrid-Verbindungs- Halbleitermaterial basiert, abgeschieden wird. Beispielsweise handelt es sich bei dem Halbleiter-Pufferbereich 14 um eine Schicht, die mit GaN gebildet ist.
Nachfolgend, Figur 4B, werden ein n-dotierter Bereich 13, ein aktiver Bereich 12 und ein p-dotierter Bereich epitaktisch abgeschieden .
Nachfolgend, Figur 4C, erfolgt die Anordnung einer
metallischen Spiegelschicht 21 auf der dem Aufwachssubstrat 5 abgewandten Oberseite der Halbleiterschichtenfolge 10.
Beispielsweise handelt es sich bei der metallischen
Spiegelschicht 21 um einen Silberspiegel. Beispielsweise wird die metallische Spiegelschicht aufgedampft oder
aufgesputtert . Dabei kann die Spiegelschicht 21 auch teil einer Spiegelschichtenfolge sein, wie sie weiter oben
beschrieben ist.
Nach dem Aufbringen der Spiegelschicht 21 oder der
Spiegelschichtenfolge wird an der der
Halbleiterschichtenfolge abgewandten Seite der Spiegelschicht 21 die Zwischenschutzschicht 4 aufgebracht. Die
Zwischenschutzschicht 4 ist beispielsweise mit einem aus
Silan gebildeten Siliziumdioxid gebildet. Alternativ kann die Zwischenschutzschicht auch gedampft oder gesputtert werden.
In einem nachfolgenden Verfahrensschritt, Figuren 4D, wird eine Fotolackschicht 81, die beispielsweise mit einem
positiven Fotolack gebildet ist, auf die dem Aufwachssubstrat 5 abgewandte Oberseite der Zwischenschutzschicht 4
aufgebracht, beispielsweise aufgeschleudert . Dann wird die Fotolackschicht 81 wird zur Fotomaske 81 belichtet und entwickelt, siehe Figur 4E .
Nachfolgend werden die Zwischenschutzschicht 4 und die
Spiegelschicht 21 durch einen Ätzschritt unter Verwendung der Fotomaske 81 strukturiert, Figur 4F . Dabei kann sich
unterhalb der Zwischenschutzschicht 4 eine Hohlkehle 15 ausbilden, in deren Bereich die Spiegelschicht relativ zur Zwischenschutzschicht 4 in lateralen Richtungen zurückgezogen ist. Die Hohlkehle 15 kann nachfolgend mit dem Material der Spiegelschutzschicht 3 gefüllt werden. Dazu ist es möglich, dass die gesamte dem Aufwachssubstrat 5 abgewandte Seite mit der Spiegelschutzschicht 3 bedeckt wird, Figur 4G. Die Spiegelschutzschicht 3 besteht in diesem Beispiel aus einem Material, das durch einen ALD-Prozess deponiert wurde. Vorteilhaft ist hier, dass die Schichtdicke der
Spiegelschutzschicht 3 mindestens die halbe Höhe der
Hohlkehle 15 beträgt. Somit wird die Hohlkehle 15 vollständig durch die Spiegelschutzschicht 3 ausgekleidet.
In diesem Beispiel wird nun mit einem isotropen,
nasschemischen Ätzprozess die Spiegelschutzschicht 3 in der Fläche wieder vollständig entfernt und bleibt nur im Bereich der Hohlkehle 15 zumindest an der Grenzfläche zur
Spiegelschicht intakt, Figur 4H. Vorteilhaft für den
Prozesserfolg ist insbesondere eine ausreichende Tiefe der Hohlkehle 15 im Verhältnis zur Ätzrate der
Spiegelschutzschicht 3, da sich zwangläufig ein Rückzug der Spiegelschutzschicht 3 hinter die Kante der
Zwischenschutzschicht 4 einstellt. Vorteilhaft für den
Prozess ist, wenn die die Spiegelschutzschicht 3 möglichst selektiv zur Zwischenschutzschicht 4 geätzt werden kann und/oder die Dicken der beiden Schichten stark
unterschiedlich sind. Die Hohlkehle 15 ist also mit der
Spiegelschutzschicht 3 gefüllten. Die Kante von der
Spiegelschutzschicht 3 ist leicht hinter die Kante der
Zwischenschutzschicht 4 gezogen.
Es folgen weitere Verfahrenschritte, wie sie in Verbindung mit den Figuren 2K bis 2P beschrieben sind. Die Figur 5A zeigt Durchkontaktierungen durch die
Spiegelschicht 21, durch die der Halbleiter-Pufferbereich 14 kontaktiert werden kann. Wie ein Vergleich mit Figur 6 zeigt, die die gleiche Situation für einen herkömmlichen
optoelektronischen Halbleiterchip zeigt, ist der Überstand d für den gemäß einem hier beschriebenen Verfahren
hergestellten Halbleiterchip 1 extrem klein. Auf diese Weise ist auch der inaktive Bereich 100 sehr klein gehalten.
Beispielsweise beträgt die Dicke d des inaktiven Bereichs 100 im Ausführungsbeispiel der Figur 5A höchstens 1000 nm, wohingegen sie beim Halbleiterchip 1 der Figur 6 mehrere Mikrometer betragen kann. Ein Ausschnitt einer
Schnittdarstellung entlang der Linie AA' ist zum Beispiel in Verbindung mit den Figuren 2, 3 oder 4 gezeigt. Auf diese Weise ist es möglich, zum Beispiel den in Figur 5B dargestellten optoelektronischen Halbleiterchip 1 zu
realisieren, der eine Vielzahl einzeln ansteuerbarer aktiver Bereiche aufweist, die durch sehr dünne Gräben voneinander getrennt sind. Das heißt, mit dem hier vorgestellten
Verfahren können beispielsweise so genannte LED-Mikrodisplays mit Pixelgrößen von wenigen Mikrometern Kantenlänge
realisiert werden, ohne dass unzulässig breite Trenngräben zwischen den einzelnen Pixeln vorhanden sind, was zu einer schlechten Flächenausnutzung des aktiven Bereichs 12 des Halbleiterchips führen würde.
Mit herkömmlichen Herstellungsverfahren, die zu
Halbleiterchips 1 führen, wie sie in Figur 6 dargestellt sind, kann eine Flächennutzung der Kontaktaussparungen im Spiegel von zirka 50 % erreicht werden. Dabei werden zirka zwischen 10 und 30 Durchkontaktierungen durch den aktiven Bereich pro Quadratmillimeter Chipfläche erzeugt.
Mit dem hier beschriebenen Verfahren ist ein Halbleiterchip 1 möglich, wie er in Figur 5C gezeigt ist. Für diesen
Halbleiterchip kann die Anzahl der Durchkontaktierungen wenigstens 100 Durchkontaktierungen pro Quadratmillimeter bis hin zu einigen 1000 Durchkontaktierungen pro
Quadratmillimeter betragen. Die Flächennutzung der
Kontaktaussparungen kann größer als 90 % sein, es ergibt sich eine besonders homogene Stromverteilung und damit eine besonders homogene Strahlungserzeugung oder
Strahlungsdetektion über die gesamte Chipfläche. Ferner werden auf diese Weise Einschlüsse in einem Lot unterhalb der Durchkontaktierungen, also zwischen Träger 6 und
Halbleiterschichtenfolge 10 im elektrisch leitenden Material 7 reduz iert .
Die Figuren 7A bis 71 zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips. Die Figuren 7A bis 71 zeigen dabei Schnittdarstellungen im
Bereich der Öffnungen 23, also der Durchkontaktierungen durch die aktive Zone 12.
Die Figur 7A zeigt eine Schnittdarstellung durch einen
Halbleiterchip ohne Zwischenschutzschicht 4. Folgt man hier der Oberkante der Spiegelschutzschicht 3, also der der
Spiegelschicht 21 abgewandten Oberseite der
Spiegelschutzschicht 3, in Richtung Zentrum des
Durchgangskontaktes, dann schließt sich nach der Spiegelkante mittelbar bzw. unmittelbar eine Überformungsstufe der
Spiegelschutzschicht 3 an. Hierauf folgt der Bereich A1-A2 in welchem die Oberkante der Spiegelschutzschicht 3 parallel zur Grenzfläche zwischen Spiegelschicht 21 und
Halbleiterschichtenfolge 10 verläuft. Daraufhin schließt sich die Halbleiterüberformungskante, dort wo die
Spiegelschutzschicht 3 die der Öffnung 23 zugewandte
Seitenfläche der Halbleiterschichtenfolge 10 bedeckt, an und dann folgt der Bereich B1-B2. Auch in diesem Bereich verläuft die Oberkante der Spiegelschutzschicht 3 parallel zur
Grenzfläche zwischen Spiegelschicht 21 und
Halbleiterschichtenfolge 10.
Die Figur 7B und 7C zeigen eine Schnittdarstellungen durch Halbleiterchips mit einer Zwischenschutzschicht 4. Die Figur 7B zeigt eine Variante ohne Ausbildung einer Hohlkehle unter der Zwischenschutzschicht 4, Figur 7C zeigt eine Variante mit Ausbildung einer Hohlkehle unter der Zwischenschutzschicht 4.
Folgt man der Oberkante der Spiegelschutzschicht 3 in
Richtung Zentrum des Durchgangskontaktes, dann schließt sich nach der Spiegelschichtkante und der mittelbar bzw.
unmittelbar folgenden Überformungsstufe kein Bereich A1-A2 an, in welchem die Oberkante der Spiegelschutzschicht 3 parallel zur Grenzfläche zwischen Spiegelschicht 21 und
Halbleiterschichtenfolge 10 verläuft. Auch gibt es keinen
Bereich B1-B2 nach den Überformungsstufen im Halbleiter, in welchem die Oberkante der Spiegelschutzschicht 3 parallel zur Grenzfläche zwischen Spiegelschicht 21 und Halbleiterschichtenfolge 10 verlaufen würde. In diesem Fall bedeckt die Spiegelschutzschicht 3 also lediglich die
Seitenflächen der Spiegelschicht 21 und der
Zwischenschutzschicht 4. Die Seitenfläche der
Halbleiterschichtenfolge 10 bleibt frei von der
Spiegelschutzschicht 3. Aufgrund der kleinen Fläche, welche die Spiegelschutzschicht 3 in diesen Ausführungsbeispielen abdeckt und aufgrund der Tatsache, dass die
Spiegelschutzschicht nicht über Stufenkanten, zum Beispiel zwischen der Oberseite der Halbleiterschichtenfolge und der Seitenfläche der Halbleiterschichtenfolge ausgebildet ist, ist die Spiegelschutzschicht in diesen Ausführungsbeispiel besonders dicht ausbildbar. Die Figuren 7D und 7E zeigen Varianten des in Verbindung mit der Figur 7C beschriebenen Ausführungsbeispiels, bei dem aufgrund eines nicht optimierten Prozesses eine Leerstelle 31 in der Schutzschicht 3 vorhanden ist. Diese Leerstelle 31 beeinträchtigt die Funktion der Schutzschicht 3 jedoch nicht oder kaum.
Die in den Figuren 7C bis 7E gezeigten Hohlkehlen unterhalb der Zwischenschutzschicht 4 weisen eine Länge von kleiner 1 pm auf .
In Verbindung mit den Figuren 7F bis 71 sind Varianten gezeigt, bei denen die Hohlkehle eine Länge von größer 1 pm aufweist. Die Schutzschicht 3 steht dabei seitlich nicht über die Zwischenschutzschicht 4 über.
In Verbindung mit der Figur 7F ist eine Variante gezeigt, bei der die Hohlkehle vollständig mittels eines ALD-Verfahrens ausgekleidet ist. In Verbindung mit der Figur 7G ist eine Variante gezeigt, bei der aufgrund eines nicht optimierten Prozesses die Hohlkehle eine Leerstelle 31 aufweist.
Bei der Variante der Figur 7H ist die Leerstelle 31
angrenzend zur Spiegelschicht 21 ausgebildet.
Die Figur 71 zeigt eine Variante, bei der die Hohlkehle nur an ihrer der Spiegelschicht 21 zugewandten Seite ausgebildet ist und zur weiteren Schutzschicht 8 hin die Leerstelle 31 aufweist .
Die Figur 8A zeigt Durchkontaktierungen durch die
Spiegelschicht 21, durch die der Halbleiter-Pufferbereich 14 kontaktiert werden kann. Zum elektrischen Anschließen kann eine Metallisierung 71 derart aufgebracht werden, dass der Halbleiter-Pufferbereich 14 in den Durchkontaktierungen und um die Spiegelschicht 21 herum elektrisch angeschlossen wird. Dies ist in Verbindung mit der Figur 8B dargestellt. Das heißt, mit den hier beschriebenen Verfahren können auch
Rahmen Kontakte hergestellt werden, die beispielsweise für Saphir-Flip-Chips oder Display-Chips Verwendung finden können .
Alternativ ist es möglich, dass zwischen dem Bereich der Spiegelschicht 21 und dem Halbleiter-Pufferbereiche 14 ein Graben 72 angeordnet ist, der die Metallisierung 71
durchtrennt, so dass lediglich im Bereich der
Durchkontaktierungen ein elektrischer Kontakt hergestellt wird. Das heißt, der Rahmenkontakt ist durch eine
Unterbrechung in der Metallisierung 71 elektrisch inaktiv geschaltet . Die Figuren 9A bis 9C zeigen schematische Darstellungen von Teilbereichen von optoelektronischen Halbleiterchips. Die Figuren 9A bis 9C zeigen dabei Schnittdarstellungen im
Bereich der Öffnungen 23, also der Durchkontaktierungen durch die aktive Zone 12.
In der Figur 9A ist eine Durchkontaktierung gezeigt, bei der die Halbleiterschichten 11 bis 14 und die Spiegelschicht 21 rein mechanisch durchgesputtert sind. Die Schutzschicht 3 könnte bei einem solchen Verfahren entfallen.
In Verbindung mit der Figur 9B ist eine Variante beschrieben, bei der die Schutzschicht 3 durch eine Seitenwand- Passivierung 99 gebildet ist, die beim Ätzen erzeugt wird. Bei Verwendung einer solchen Seitenwand-Passivierung 99 können zum Beispiel CHF3 und/oder BCI3 beim trockenchemischen Ätzprozess zugesetzt werden. Bei der Variante der Figur 9C wurde die Seitenwand- Passivierung 99 vor Aufbringen der weiteren Schutzschicht 8 wieder entfernt.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 102012107921.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines optoelektronischen
Halbleiterchips (1) umfassend die folgenden Schritte
Bereitstellen einer Halbleiterschichtenfolge (10),
Anordnen einer metallischen Spiegelschicht (21) an einer Oberseite der Halbleiterschichtenfolge (10),
Anordnen einer Spiegelschutzschicht (3) zumindest an freiliegenden Seitenflächen (21c) der Spiegelschicht, teilweise Entfernen der Halbleiterschichtenfolge (10), wobei
die Spiegelschicht (21) Öffnungen (23) zur Halbleiterschichtenfolge (10) hin aufweist, die in lateralen Richtungen (1) von der Spiegelschutzschicht (3) umrandet werden,
das teilweise Entfernen der
Halbleiterschichtenfolge (10) im Bereich der Öffnungen (23) der Spiegelschicht (21) erfolgt,
das Anordnen der Spiegelschutzschicht (3) an den freiliegenden Seitenflächen (21c) der Spiegelschicht (21) selbst ustierend erfolgt.
2. Verfahren nach Anspruch 1,
wobei die Spiegelschutzschicht (3) vor dem teilweisen Entfernen der Halbleiterschichtenfolge (10) auf die freiliegenden Seitenflächen (21c) der Spiegelschicht (21) aufgebracht wird.
3. Verfahren nach einem der vorherigen Ansprüche,
wobei zum selbst ustierenden Anordnen der
Spiegelschutzschicht (3) an den freiliegenden
Seitenflächen (21c) der Spiegelschicht (21) folgende Verfahrensschritte ausgeführt werden: Anordnen der Spiegelschutzschicht (3) an der der Halbleiterschichtenfolge (10) abgewandten Oberseite (21a) der Spiegelschicht, wobei die Spiegelschutzschicht (3) Öffnungen zur Spiegelschicht (21) hin aufweist,
Entfernen der Spiegelschicht (21) im Bereich der Öffnungen der Spiegelschutzschicht (3) zur Erzeugung der Öffnungen (23) in der Spiegelschicht, wobei die
Spiegelschutzschicht (3) die in den Öffnungen (23) der Spiegelschicht (21) freigelegten Seitenflächen (21c) der Spiegelschicht (21) in lateralen Richtungen (1)
überragt ,
Erweichen der Spiegelschutzschicht (3) derart, dass zumindest ein die Seitenflächen (21c) der Spiegelschicht (21) in lateraler Richtung (1) überragender Teil (30) der Spiegelschutzschicht (3) entlang der Seitenflächen (21c) der Spiegelschicht (21) verfließt und diese bedeckt .
Verfahren nach dem vorherigen Anspruch,
wobei die Spiegelschutzschicht (3) mit einem
fotostrukturierbaren Material gebildet ist.
Verfahren nach einem der Ansprüche 1 oder 2,
wobei zum selbst ustierenden Anordnen der
Spiegelschutzschicht (3) an den freiliegenden
Seitenflächen (21c) der Spiegelschicht (21) folgender Verfahrensschritt ausgeführt wird:
- konformes Abscheiden der Spiegelschutzschicht (3) an der der Halbleiterschichtenfolge (10) abgewandten
Oberseite der Spiegelschicht (21) und den freiliegenden Seitenflächen (21c) der Spiegelschicht (21).
6. Verfahren nach dem vorherigen Anspruch, wobei die Spiegelschutzschicht (3) mit einem Oxid oder einem Nitrid gebildet ist und das konforme Abscheiden der Spiegelschutzschicht (3) mit einem der folgenden Verfahren erfolgt: plasmaunterstützte chemische
Gasphasenabscheidung, Atomlagenabscheidung, chemische
Gasphasenabscheidung, Gasphasenabscheidung, Sputtern, Dampfen .
Verfahren nach einem der vorherigen Ansprüche,
wobei
- vor dem selbst ustierenden Anordnen der
Spiegelschutzschicht (3) an den freiliegenden
Seitenflächen (21c) der Spiegelschicht (21) zumindest eine Zwischenschutzschicht (4) an der der
Halbleiterschichtenfolge (10) abgewandten Oberseite der Spiegelschicht (21) angeordnet wird, und
- beim selbst ustierenden Anordnen der
Spiegelschutzschicht (3) an den freiliegenden
Seitenflächen der Spiegelschicht (21) auch freiliegende Seitenflächen der zumindest einen Zwischenschutzschicht (4) von der Spiegelschutzschicht (3) bedeckt werden.
Verfahren nach dem vorherigen Anspruch,
wobei sich beim Strukturieren der Zwischenschutzschicht (4) und der Spiegelschicht (21) unterhalb der
Zwischenschutzschicht (4) eine Hohlkehle (15) ausbildet, in der die Spiegelschicht (21) in lateralen Richtungen (1) gegenüber der Zwischenschutzschicht (4)
zurückgezogen ist.
Verfahren nach einem der vorherigen Ansprüche,
wobei
- die Spiegelschicht (21) Silber umfasst, und - das teilweise Entfernen der Halbleiterschichtenfolge (10) durch Ätzen mit einem halogenidhaltigen Material erfolgt .
Verfahren nach einem der vorherigen Ansprüche,
wobei
beim teilweisen Entfernen der
Halbleiterschichtenfolge (10) ein aktiver Bereich in der Halbleiterschichtenfolge (10) durchdrungen wird und Seitenflächen des aktiven Bereichs freigelegt werden, nach dem Freilegen der Seitenflächen des aktiven Bereichs eine weitere Schutzschicht (8) an den
freiliegenden Seitenflächen der des aktiven Bereichs selbst ustierend angeordnet wird.
Verfahren nach dem vorherigen Anspruch,
wobei das selbst ustierende Anordnen der weiteren
Schutzschicht (8) durch ein konformes Abscheiden der weiteren Schutzschicht an der der
Halbleiterschichtenfolge (10) abgewandten Oberseite der Spiegelschicht (21) und den freiliegenden Seitenflächen des aktiven Bereichs erfolgt.
Verfahren nach einem der beiden vorherigen Ansprüche, wobei
- an der der Spiegelschicht (21) abgewandten Seite des aktiven Bereichs ein Halbleiter-Pufferbereich (14) freigelegt wird,
- ein elektrisch leitendes Material (7) auf den
Halbleiter-Pufferbereich (14) aufgebracht wird, und
- sich das elektrisch leitende Material (7) entlang der weiteren Schutzschicht (8) erstreckt.
13. Verfahren nach einem der drei vorherigen Ansprüche, wobei
der aktive Bereiche und/oder die
Zwischenschutzschicht nach dem Freilegen der
Seitenflächen des aktiven Bereichs die Spiegelschicht (21) in lateralen Richtungen (1) überragt, wobei
der aktive Bereich und/oder die
Zwischenschutzschicht (4) die Spiegelschicht (21) um höchstens 2000 nm überragt.
14. Verfahren nach einem der vorherigen Ansprüche,
wobei
die Zwischenschutzschicht (4) und/oder die
Spiegelschutzschicht (3) im fertig gestellten
optoelektronischen Halbleiterchip (1) verbleiben.
15. Verfahren nach dem vorherig Anspruch,
wobei
die Seitenflächen der Halbleiterschichtenfolge (10) frei von der Spiegelschutzschicht (3) sind.
PCT/EP2013/067445 2012-08-28 2013-08-22 Verfahren zur herstellung eines optoelektronischen halbleiterchips mit reflektierender elektrode WO2014033041A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112013004276.2T DE112013004276B4 (de) 2012-08-28 2013-08-22 Verfahren zur herstellung eines optoelektronischen halbleiterchips
US14/423,066 US9761772B2 (en) 2012-08-28 2013-08-22 Method for producing an optoelectronic semiconductor chip with reflective electrode
CN201380045537.3A CN104603962B (zh) 2012-08-28 2013-08-22 用于制造具有反射电极的光电子半导体芯片的方法
JP2015528965A JP6116690B2 (ja) 2012-08-28 2013-08-22 反射性電極を有するオプトエレクトロニクス半導体チップの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012107921.8 2012-08-28
DE102012107921.8A DE102012107921A1 (de) 2012-08-28 2012-08-28 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Publications (1)

Publication Number Publication Date
WO2014033041A1 true WO2014033041A1 (de) 2014-03-06

Family

ID=49084994

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/067445 WO2014033041A1 (de) 2012-08-28 2013-08-22 Verfahren zur herstellung eines optoelektronischen halbleiterchips mit reflektierender elektrode

Country Status (5)

Country Link
US (1) US9761772B2 (de)
JP (1) JP6116690B2 (de)
CN (1) CN104603962B (de)
DE (2) DE102012107921A1 (de)
WO (1) WO2014033041A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112750A1 (de) 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2016180734A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur verspiegelung von mantelflächen von optischen bauelementen für die verwendung in optoelektronischen halbleiterkörpern und oberflächenmontierbarer optoelektronischer halbleiterkörper
WO2017060158A1 (de) * 2015-10-05 2017-04-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterchips und halbleiterchip
CN107251238A (zh) * 2015-02-19 2017-10-13 欧司朗光电半导体有限公司 用于制造半导体本体的方法
US20180012801A1 (en) * 2015-01-19 2018-01-11 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
JP2018533220A (ja) * 2015-11-10 2018-11-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
WO2019180192A1 (de) * 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102029A1 (de) 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102014115253A1 (de) * 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
DE102015102378B4 (de) 2015-02-19 2022-09-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterkörpers
JP6665466B2 (ja) * 2015-09-26 2020-03-13 日亜化学工業株式会社 半導体発光素子及びその製造方法
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016106928A1 (de) 2016-04-14 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102016124847B4 (de) * 2016-12-19 2023-06-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN108574032B (zh) * 2017-03-10 2020-09-29 英属开曼群岛商錼创科技股份有限公司 发光元件与显示设备
JP2020154053A (ja) * 2019-03-18 2020-09-24 株式会社リコー 光偏向素子及びその製造方法、光偏向システム、光走査システム
DE102019107030A1 (de) * 2019-03-19 2020-09-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische halbleitervorrichtung mit einer vielzahl von bildelementen und trennelementen und verfahren zur herstellung der optoelektronischen halbleitervorrichtung
FR3102613A1 (fr) * 2019-10-28 2021-04-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d’une diode photo-emettrice ou photo-receptrice

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278136B1 (en) * 1997-04-22 2001-08-21 Kabushiki Kaisha Toshiba Semiconductor light emitting element, its manufacturing method and light emitting device
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008055A (ja) * 2001-06-20 2003-01-10 Daido Steel Co Ltd 半導体発光素子の製造方法
JP2005252086A (ja) * 2004-03-05 2005-09-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
FR2906896B1 (fr) * 2006-10-04 2009-01-23 Commissariat Energie Atomique Dispositif de couplage ameliore entre une fibre optique et un guide optique integre sur un substrat.
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20120104413A1 (en) * 2009-06-29 2012-05-03 Bougrov Vladislav E Light emitting semiconductor device and method for manufacturing
JP5152133B2 (ja) * 2009-09-18 2013-02-27 豊田合成株式会社 発光素子
KR101114191B1 (ko) 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278136B1 (en) * 1997-04-22 2001-08-21 Kabushiki Kaisha Toshiba Semiconductor light emitting element, its manufacturing method and light emitting device
DE102010024079A1 (de) * 2010-06-17 2011-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102010025320A1 (de) * 2010-06-28 2011-12-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010044986A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026868B2 (en) 2014-09-04 2018-07-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
DE102014112750A1 (de) 2014-09-04 2016-03-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US10516079B2 (en) 2014-09-04 2019-12-24 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
US10629486B2 (en) * 2015-01-19 2020-04-21 Osram Oled Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
US20180012801A1 (en) * 2015-01-19 2018-01-11 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips and semiconductor chip
CN107251238A (zh) * 2015-02-19 2017-10-13 欧司朗光电半导体有限公司 用于制造半导体本体的方法
US10290782B2 (en) 2015-05-13 2019-05-14 Osram Opto Semiconductors Gmbh Method for mirror-coating lateral surfaces of optical components for use in optoelectronic semiconductor bodies, and optoelectronic semiconductor body which can be mounted on surfaces
WO2016180734A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Verfahren zur verspiegelung von mantelflächen von optischen bauelementen für die verwendung in optoelektronischen halbleiterkörpern und oberflächenmontierbarer optoelektronischer halbleiterkörper
US20180309027A1 (en) * 2015-10-05 2018-10-25 Osram Opto Semiconductors Gmbh Method for Producing a Semiconductor Chip and Semiconductor Chip
WO2017060158A1 (de) * 2015-10-05 2017-04-13 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterchips und halbleiterchip
US11050002B2 (en) 2015-10-05 2021-06-29 Osram Oled Gmbh Method for producing a semiconductor chip and semiconductor chip
US10374121B2 (en) 2015-11-10 2019-08-06 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component and method for producing an optoelectronic semiconductor component
JP2018533220A (ja) * 2015-11-10 2018-11-08 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
WO2019180192A1 (de) * 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
US11404471B2 (en) 2018-03-23 2022-08-02 Osram Oled Gmbh Optoelectronic semiconductor component, and method for producing an optoelectronic semiconductor component

Also Published As

Publication number Publication date
US9761772B2 (en) 2017-09-12
DE112013004276A5 (de) 2015-05-28
CN104603962A (zh) 2015-05-06
DE112013004276B4 (de) 2019-08-29
DE102012107921A1 (de) 2014-03-06
CN104603962B (zh) 2018-02-13
JP2015532785A (ja) 2015-11-12
US20150255692A1 (en) 2015-09-10
JP6116690B2 (ja) 2017-04-19

Similar Documents

Publication Publication Date Title
DE112013004276B4 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
EP2583305B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102013110853B4 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung von strahlungsemittierenden Halbleiterchips
DE112015001529T5 (de) Metallisierung von Solarzellen
DE102013105870A1 (de) Optoelektronischer Halbleiterchip
DE112015000850B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen und Halbleiterbauelement
WO2014095556A1 (de) Verfahren zum herstellen von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP2820684A1 (de) Optoelektronischer halbleiterchip
WO2015121062A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
WO2014012760A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2017178427A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2015177164A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips sowie optoelektronischer halbleiterchip
DE102007012268A1 (de) Verfahren zur Herstellung einer Solarzelle sowie damit hergestellte Solarzelle
DE102015114583A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102017118303B4 (de) Dielektrische seitenwandstruktur zur qualitätsverbesserung in ge- und sige-bauelementen
WO2017158046A1 (de) Lichtemittierender halbleiterchip und verfahren zur herstellung eines lichtemittierenden halbleiterchips
WO2020035498A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2014095353A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
WO2022184414A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements
DE102016115644A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
WO2016023807A1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
WO2019025206A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13756039

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14423066

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015528965

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1120130042762

Country of ref document: DE

Ref document number: 112013004276

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112013004276

Country of ref document: DE

Effective date: 20150528

122 Ep: pct application non-entry in european phase

Ref document number: 13756039

Country of ref document: EP

Kind code of ref document: A1