DE102008050573A1 - Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement Download PDF

Info

Publication number
DE102008050573A1
DE102008050573A1 DE102008050573A DE102008050573A DE102008050573A1 DE 102008050573 A1 DE102008050573 A1 DE 102008050573A1 DE 102008050573 A DE102008050573 A DE 102008050573A DE 102008050573 A DE102008050573 A DE 102008050573A DE 102008050573 A1 DE102008050573 A1 DE 102008050573A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
growth substrate
trenches
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008050573A
Other languages
English (en)
Inventor
Andreas Dr. Plößl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102008050573A priority Critical patent/DE102008050573A1/de
Priority to KR1020117010118A priority patent/KR20110082540A/ko
Priority to EP09740635A priority patent/EP2332183A1/de
Priority to JP2011530360A priority patent/JP2012504875A/ja
Priority to CN200980139340XA priority patent/CN102171845B/zh
Priority to US13/122,578 priority patent/US8367438B2/en
Priority to PCT/DE2009/001269 priority patent/WO2010040331A1/de
Publication of DE102008050573A1 publication Critical patent/DE102008050573A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Abstract

Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements angegeben, bei dem eine Epitaxieschichtenfolge (5), eine Kontaktschicht (6) und eine Barriereschicht (7) auf ein Aufwachssubstrat (1) aufgewachsen werden, und die Epitaxieschichtenfolge (5) zu einzelnen Halbleiterkörpern (8) durch Erzeugen von Gräben (9) in der Epitaxieschichtenfolge (5) strukturiert wird. Nachfolgend wird eine dielektrische Schicht (11) und vorzugsweise eine Spiegelschicht (21) zumindest auf die in den Gräben (9) freigelegten Seitenflanken (10) der Halbleiterkörper (8) aufgebracht. Nachfolgend werden die Halbleiterkörper (8) an einer von dem Aufwachssubstrat (1) abgewandten Seite mit einem Trägerkörper (14) mittels einer Lotschicht (13) verbunden, wobei die Gräben (9) zwischen den Halbleiterkörpern (8) von der Lotschicht (13) aufgefüllt werden, und das Aufwachssubstrat (1) wird nachfolgend abgelöst.

Description

  • Aus der Druckschrift WO 03/065420 ist ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements bekannt, bei dem eine Epitaxieschichtenfolge auf ein Aufwachssubstrat aufgewachsen wird, die Epitaxieschichtenfolge an einer dem Aufwachssubstrat gegenüberliegenden Seite mittels einer Lotschicht mit einem Trägerkörper verbunden wird, und nachfolgend das Aufwachssubstrat von der Epitaxieschichtenfolge abgelöst wird. Ein auf diese Weise hergestelltes so genanntes Dünnfilm-Halbleiterbauelement hat den Vorteil, dass als Material für den Trägerkörper ein kostengünstiges Material mit guten thermischen und elektrischen Eigenschaften ausgewählt werden kann, ohne die strengen Vorgaben hinsichtlich der Kristallstruktur und der Gitterkonstante, die an ein Aufwachssubstrat gestellt sind, erfüllen zu müssen. Weiterhin hat das Verfahren den Vorteil, dass das in der Regel teure Aufwachssubstrat, beispielsweise ein GaN- oder Saphirsubstrat zum Aufwachsen eines Nitritverbindungshalbleiters, wiederverwendet werden kann.
  • Aus der Druckschrift DE 10 2005 029 246 A1 ist eine geeignete Lötschichtenfolge bekannt, mit der ein Halbleiterchip mit einem Trägerkörper verbunden werden kann.
  • Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und ein optoelektronisches Halbleiterbauelement anzugeben, das sich durch verbesserte optische und/oder mechanische Eigenschaften auszeichnet.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements gemäß Patentanspruch 1 und ein optoelektronisches Halbleiterbauelement gemäß Patentanspruch 10 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei dem Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements wird zunächst eine Epitaxieschichtenfolge auf ein Aufwachssubstrat aufgewachsen.
  • Die Epitaxieschichtenfolge basiert vorzugsweise auf einem Nitritverbindungshalbleiter. „Auf einem Nitridverbindungshalbleiter basierend” bedeutet im vorliegenden Zusammenhang, dass die Halbleiterschichtenfolge oder zumindest eine Schicht davon ein III-Nitrid-Verbindungshalbleitermaterial, vorzugsweise InxAlyGa1-x-yN umfasst, wobei 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die charakteristischen physikalischen Eigenschaften des InxAlyGa1-x-yN-Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (In, Al, Ga, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Die Epitaxieschichtenfolge des optoelektronischen Halbleiterbauelements enthält beispielsweise auf einer dem Aufwachssubstrat zugewandten Seite einen n-Bereich, der eine oder mehrere n-dotierte Schichten umfasst. Auf einer vom Aufwachssubstrat abgewandten Seite enthält die Epitaxieschichtenfolge einen p-Bereich, der eine oder mehrere p-dotierte Schichten enthält. Der n-Bereich und der p-Bereich können jeweils auch eine oder mehrere undotierte Schichten enthalten.
  • Zwischen dem n-Bereich und dem p-Bereich ist vorzugsweise eine aktive Schicht angeordnet, bei der es sich insbesondere um eine strahlungsemittierende Schicht einer LED oder eines Halbleiterlasers handeln kann. Die aktive Schicht kann zum Beispiel als pn-Übergang, als Doppelheterostruktur, als Einfach-Quantentopfstruktur oder Mehrfach-Quantentopfstruktur ausgebildet sein. Die Bezeichnung Quantentopfstruktur umfasst dabei jegliche Struktur, bei der Ladungsträger durch Einschluss (Confinement) eine Quantisierung ihrer Energiezustände erfahren. Insbesondere beinhaltet die Bezeichnung Quantentopfstruktur keine Angabe über die Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Im Fall einer Epitaxieschichtenfolge aus einem Nitritverbindungshalbleitermaterial kann es sich bei dem Aufwachssubstrat insbesondere um ein Saphirsubstrat oder alternativ um ein GaN-Substrat handeln.
  • Nach dem Aufwachsen der Epitaxieschichtenfolge auf das Aufwachssubstrat wird vorzugsweise eine Kontaktschicht, insbesondere eine reflektierende Kontaktschicht, auf die Epitaxieschichtenfolge aufgebracht. Die Kontaktschicht dient zum elektrischen Anschluss des Halbleitermaterials, insbesondere zur Herstellung eines ohmschen Kontakts mit dem Halbleitermaterial. Die Kontaktschicht kann insbesondere Al, Ag, Au oder Pt enthalten oder daraus bestehen. Die Kontaktschicht kann gegebenenfalls fotolithografisch strukturiert werden.
  • Auf die Kontaktschicht wird vorzugsweise eine Barriereschicht aufgebracht. Die Barriereschicht hat insbesondere die Funktion, eine Diffusion des Materials einer nachfolgend aufgebrachten Lotschicht in die Kontaktschicht zu verhindern.
  • In einem nachfolgenden Verfahrensschritt wird die Epitaxieschichtenfolge zu einzelnen Halbleiterkörpern durch Erzeugen von Gräben in der Epitaxieschichtenfolge strukturiert. Durch die Gräben wird die Epitaxieschichtenfolge vorzugsweise vollständig durchtrennt, d. h. die Gräben erstrecken sich von der dem Aufwachssubstrat gegenüberliegenden Oberfläche der Epitaxieschichtenfolge einschließlich der darauf aufgebrachten Kontaktschicht und Barriereschicht bis zum Aufwachssubstrat.
  • Die Gräben können beispielsweise mittels eines Ätzprozesses erzeugt werden.
  • Die durch die Gräben getrennten Halbleiterkörper weisen jeweils Seitenflanken auf, die an die Gräben angrenzen. In einem weiteren Verfahrensschritt wird eine dielektrische Schicht zumindest auf die in den Gräben freigelegten Seitenflanken der Halbleiterkörper aufgebracht. Die dielektrische Schicht kann insbesondere auch das in den Gräben freigelegte Aufwachssubstrat bedecken. Beispielsweise wird die dielektrische Schicht zunächst ganzflächig auf den Verbund aus dem Aufwachssubstrat und den Halbleiterkörpern aufgebracht, sodass die dielektrische Schicht die Halbleiterkörper mit der darauf aufgebrachten Kontaktschicht und der Barriereschicht, die Seitenflanken der Halbleiterkörper und das in den Gräben freigelegte Aufwachssubstrat bedeckt. Um einen elektrischen Anschluss der Halbleiterkörper zu ermöglichen, wird die dielektrische Schicht vorzugsweise so strukturiert, dass sie eine Öffnung im Bereich der zuvor aufgebrachten Barriereschicht aufweist.
  • Die dielektrische Schicht ist vorzugsweise eine Siliziumnitritschicht, beispielsweise in einer nichtstöchiometrischen Zusammensetzung SiNx, oder ein Siliziumoxid, beispielsweise SiO2 oder SiO2:P2O5.
  • Bei einer Ausgestaltung wird nach dem Aufbringen und gegebenenfalls der Strukturierung der dielektrischen Schicht eine Haftvermittler- und/oder Benetzungsschicht auf die dielektrische Schicht aufgebracht. Die Haftvermittler- und/oder Benetzungsschicht hat die Funktion, die Haftung und/oder die Benetzung einer der dielektrischen Schicht nachfolgenden Lotschicht zu verbessern. Die Haftvermittler- und/oder Benetzungsschicht kann insbesondere Ti enthalten oder daraus bestehen.
  • Nachfolgend wird ein erster Teil einer Lotschicht auf die Halbleiterkörper und in den Gräben zwischen den Halbleiterkörpern aufgebracht. Der erste Teil der Lotschicht wird vorzugsweise ganzflächig auf den Verbund aus dem Aufwachssubstrat, den Halbleiterkörpern und den bereits zuvor aufgebrachten Schichten aufgebracht. Der erste Teil der Lotschicht verläuft also über die Halbleiterkörper, über die Seitenflanken der Halbleiterkörper und in den Gräben zwischen den Halbleiterkörpern über die zuvor aufgebrachten Schichten.
  • Bei dem ersten Teil der Lotschicht muss es sich nicht notwendigerweise um eine Einzelschicht handeln, sondern sie kann auch ein Schichtsystem aus mehreren Lotbestandteilen sein. Beispielsweise kann die Lotschicht ausgehend von der darunter angeordneten Haftvermittler- und/oder Benetzungsschicht eine Sn-Schicht, eine Ti-Schicht und eine Au-Schicht umfassen. Die Sn-Schicht stellt eine erste Komponente des Lots, mit dem die Halbleiterkörper später mit einem Trägerkörper verbunden werden, dar. Die darauf folgende Ti-Schicht bildet eine Barriereschicht aus und die Au-Schicht dient als Oxidationsschutzschicht. Die zwischen der Oxidationsschutzschicht aus Au und der Sn-Schicht angeordnete Barriereschicht aus Ti verhindert eine Diffusion von Sri in die nachfolgende Au-Schicht.
  • Ein zweiter Teil einer Lotschicht wird auf einen Trägerkörper, der später mit den Halbleiterkörpern verbunden werden soll, aufgebracht. Beispielsweise kann es sich bei dem Trägerkörper um einen Germanium-Trägerkörper handeln. Der zweite Teil der Lotschicht kann insbesondere Au aufweisen. Zwischen dem Träger und dem zweiten Teil der Lotschicht können eine oder mehrere Zwischenschichten angeordnet sein. Insbesondere kann auf den Träger eine Kontaktschicht aufgebracht sein, die beispielsweise das Halbleitermaterial eines Germanium-Trägers elektrisch mit den nachfolgenden Metallschichten verbindet. Auf die Kontaktschicht können wie auf den Halbleiterkörpern eine Haftvermittler- und/oder Benetzungsschicht angeordnet sein. Beispielsweise kann es sich dabei um ein Schichtsystem aus einer Pt-Schicht und einer Sn-Schicht handeln.
  • Nachfolgend werden die Halbleiterkörper an einer von dem Aufwachssubstrat abgewandten Seite mit dem Trägerkörper mittels der Lotschicht verbunden.
  • Bei dem Lötvorgang verschmelzen der erste Teil der Lotschicht, der auf den Verbund aus dem Aufwachssubstrat und den Halbleiterkörpern aufgebracht ist, und der zweite Teil der Lotschicht, der auf den Trägerkörper aufgebracht ist, miteinander. Beispielsweise kann der erste Teil der Lotschicht Sn und der zweite Teil der Lotschicht Au enthalten, wobei der erste Teil der Lotschicht und der zweite Teil der Lotschicht während des Lötvorgangs zu einer AuSn-Verbindung verschmelzen.
  • Bei dem Lötvorgang werden die Gräben zwischen den Halbleiterkörpern von der Lotschicht aufgefüllt. Die Mengen des ersten Teils der Lotschicht und des zweiten Teils der Lotschicht sind also derart bemessen, dass bei dem Lötvorgang genügend Lotmaterial gebildet wird, dass die Gräben zwischen den Halbleiterkörpern vollständig ausgefüllt werden können. Nach dem Lötvorgang sind die Halbleiterkörper vorteilhaft an einer dem Aufwachssubstrat gegenüberliegenden Seite mit dem Trägerkörper verbunden. Dadurch, dass die ursprünglich zwischen den Halbleiterkörpern vorhandenen Gräben vollständig von der Lotschicht aufgefüllt sind, weist der so entstandene Verbund keine Hohlräume zwischen den Halbleiterkörpern auf.
  • Bei einem weiteren Verfahrensschritt wird das Aufwachssubstrat von den Halbleiterkörpern abgelöst. Das Ablösen des Aufwachssubstrats erfolgt vorzugsweise mit einem Laser-Lift-Off-Verfahren, das insbesondere angewandt werden kann, wenn es sich bei dem Aufwachssubstrat um ein Saphirsubstrat handelt. Bei dem Laser-Lift-Off-Verfahren wird das Halbleitermaterial durch das Substrat hindurch mit Laserstrahlung bestrahlt, wobei die Absorption der Laserstrahlung in der Halbleiterschicht wesentlich größer ist als in dem Substrat. Die Laserstrahlung wird aufgrund der hohen Absorption im Halbleitermaterial grenzflächennah in der Halbleiterschicht absorbiert und führt dort zu einer Materialzersetzung, durch die die Halbleiterkörper von dem Aufwachssubstrat getrennt werden.
  • Der Verbund aus dem Trägerkörper und den Halbleiterkörpern wird beim Ablösen des Aufwachssubstrats vorteilhaft durch die Lotschicht, welche die Gräben zwischen den Halbleiterkörpern auffüllt, stabilisiert. Insbesondere wird die zumindest auf die Seitenflanken der Halbleiterkörper aufgebrachte dielektrische Schicht beim Vorgang des Ablösens des Aufwachssubstrats von der Lotschicht stabilisiert und geschützt.
  • Bei einer bevorzugten Ausgestaltung des Verfahrens wird nach dem Aufbringen der dielektrischen Schicht und insbesondere vor dem Aufbringen einer Haftvermittler- und/oder Benetzungsschicht und der nachfolgenden Lotschicht eine Spiegelschicht auf die dielektrische Schicht aufgebracht. Die Spiegelschicht kann insbesondere ein Metall oder eine Metallverbindung aufweisen. Beispielsweise kann die Spiegelschicht Ag, Pt, Al oder Rh enthalten oder daraus bestehen. Die Spiegelschicht verläuft wie die zuvor aufgebrachte dielektrische Schicht zumindest über die Seitenflanken der Halbleiterkörper. Durch die dielektrische Schicht wird die Spiegelschicht von den Seitenflanken der Halbleiterkörper isoliert und auf diese Weise ein Kurzschluss zwischen dem n-Bereich und dem p-Bereich der Halbleiterkörper verhindert. Die Spiegelschicht auf der dielektrischen Schicht hat bei den fertiggestellten optoelektronischen Halbleiterbauelementen den Vorteil, dass die von der strahlungsemittierenden aktiven Schicht in Richtung der Seitenflanken der Halbleiterkörper emittierte Strahlung zurück reflektiert und gegebenenfalls nach einer oder mehreren weiteren Reflektionen im Halbleiterkörper an einer Strahlungsaustrittsseite ausgekoppelt wird. Auf diese Weise wird die Strahlungsauskopplung an der Strahlungsaustrittsseite erhöht.
  • Die Verbesserung der Strahlungsauskopplung durch die Spiegelschicht im Bereich der Seitenflanken der Halbleiterkörper ist besonders effektiv, wenn die durch den Ätzprozess erzeugten Seitenflanken der Halbleiterkörper geneigt sind, d. h. schräg und insbesondere nicht senkrecht zum ursprünglichen Aufwachssubstrat geätzt sind.
  • Nach dem Aufbringen der Spiegelschicht wird vorzugsweise eine Schutzschicht auf die Spiegelschicht aufgebracht, bevor beispielsweise die Haftvermittler- und/oder Benetzungsschicht und die nachfolgende Lotschicht aufgebracht werden. Die Schutzschicht schützt die Spiegelschicht vor Wechselwirkungen mit den nachfolgenden Schichten, insbesondere der Lotschicht. Bei der Schutzschicht kann es sich insbesondere um eine dielektrische Schicht aus einem Siliziumnitrit oder einem Siliziumoxid handeln. Beispielsweise kann die Schutzschicht aus dem gleichen Material gebildet sein wie die zuvor aufgebrachte dielektrische Schicht, auf der die Spiegelschicht angeordnet ist. Die Schutzschicht muss aber nicht notwendigerweise elektrisch isolierend sein, sodass sie beispielsweise auch ein Metall oder eine Metallverbindung wie beispielsweise TiW:N, Ti oder Ni aufweisen kann.
  • Bei Ausgestaltung des Verfahrens wird die Lotschicht nach dem Ablösen des Aufwachssubstrats aus den Gräben zwischen den Halbleiterkörpern entfernt. Das Entfernen der Lotschicht aus den Gräben zwischen den Halbleiterkörpern kann insbesondere mittels eines Ätzprozesses erfolgen, der von der dem Trägerkörper gegenüberliegenden Seite des ursprünglichen Aufwachssubstrats her erfolgt.
  • Bei einer anderen vorteilhaften Ausgestaltung verbleibt die Lotschicht nach dem Ablösen des Aufwachssubstrats in den Gräben zwischen den Halbleiterchips und wird also nicht entfernt. In diesem Fall werden die Halbleiterchips mit den darauf aufgebrachten Schichten insbesondere an den Seitenflanken von der Lotschicht geschützt und stabilisiert. Weiterhin können dadurch, dass die Gräben von der Lotschicht aufgefüllt sind, weitere Prozessschritte erleichtert werden, beispielsweise Belackungsprozesse bei der Photolithographie.
  • In den Gräben zwischen den einzelnen Halbleiterkörpern kann der Verbund aus dem Trägerkörper mit den aufgebrachten Halbleiterkörpern nachfolgend zu einzelnen Halbleiterbauelementen zertrennt werden. Auf diese Weise können Halbleiterbauelemente erzeugt werden, die einen oder mehrere Halbleiterkörper enthalten. Wenn die Lotschicht vorher nicht aus den Gräben entfernt wurde, schützt sie die Epitaxieschichtenfolge vorteilhaft vor mechanischen Beschädigungen bei der Montage der Halbleiterchips.
  • Mit dem zuvor beschriebenen Verfahren kann insbesondere ein optoelektronisches Halbleiterbauelement hergestellt werden, das mindestens einen Halbleiterkörper aufweist, der mittels einer Lotschicht mit einer Hauptfläche eines Trägerkörpers verbunden ist, wobei die schräg oder senkrecht zur Hauptfläche des Trägerkörpers verlaufenden Seitenflanken des Halbleiterkörpers mit einer dielektrischen Schicht versehen sind, und auf die dielektrische Schicht eine Spiegelschicht aufgebracht ist. Die Spiegelschicht hat den Vorteil, dass in Richtung der Seitenflanken emittierte Strahlung zurück reflektiert wird, um vorzugsweise an der Strahlungsaustrittsseite aus dem Halbleiterkörper ausgekoppelt zu werden. Eine unerwünschte Emission in lateraler Richtung wird auf diese Weise zugunsten einer verstärkten Emission in vertikaler Richtung vermindert.
  • Weitere vorteilhafte Ausgestaltungen des optoelektronischen Halbleiterbauelements, insbesondere des Halbleiterkörpers und der darauf aufgebrachten Schichten, ergeben sich analog zu den im Zusammenhang mit dem Verfahren beschriebenen vorteilhaften Ausgestaltungen.
  • Das optoelektronische Halbleiterbauelement ist insbesondere frei von einem Aufwachssubstrat. Es handelt sich bei dem optoelektronischen Halbleiterbauelement also vorzugsweise um ein so genanntes Dünnfilm-Halbleiterbauelement, bei dem die Epitaxieschichtenfolge mit einem Trägerkörper verbunden ist, der nicht identisch mit dem Aufwachssubstrat ist. Insbesondere kann die dem Trägerkörper gegenüberliegende Hauptfläche des optoelektronischen Halbleiterbauelements die n-Seite der Epitaxieschichtenfolge sein und als Strahlungsauskoppelfläche dienen. Um eine bessere Strahlungsauskopplung zu erzielen, kann die dem Trägerkörper gegenüberliegende Oberfläche der Halbleiterkörper strukturiert oder aufgeraut werden.
  • Das Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und das optoelektronische Halbleiterbauelement werden im Folgenden anhand von Ausführungsbeispielen anhand der 1 bis 12 näher erläutert.
  • Es zeigen:
  • 1 eine schematische Darstellung eines Querschnitts durch das Aufwachssubstrat mit den darauf aufgebrachten Schichten bei einem Zwischenschritt eines ersten Ausführungsbeispiels des Verfahrens,
  • 2 eine schematische Darstellung eines Querschnitts durch das Aufwachssubstrat mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
  • 3 eine schematische Darstellung eines Querschnitts durch den Trägerkörper und das Aufwachssubstrat mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
  • 4 eine schematische Darstellung eines Querschnitts durch den Verbund des Trägerkörpers und des Aufwachssubstrats mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
  • 5 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Ablösen des Aufwachssubstrats bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
  • 6 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Entfernen der Lotschicht bei einem Zwischenschritt des ersten Ausführungsbeispiels des Verfahrens,
  • 7 eine schematische Darstellung eines optoelektronischen Halbleiterbauelements gemäß dem ersten Ausführungsbeispiel,
  • 8 eine schematische Darstellung eines Querschnitts durch den Trägerkörper und das Aufwachssubstrat mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt eines zweiten Ausführungsbeispiels des Verfahrens,
  • 9 eine schematische Darstellung eines Querschnitts durch den Verbund des Trägerkörpers und des Aufwachssubstrats mit den darauf angeordneten Halbleiterkörpern bei einem Zwischenschritt des zweiten Ausführungsbeispiels des Verfahrens,
  • 10 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Ablösen des Aufwachssubstrats bei einem Zwischenschritt des zweiten Ausführungsbeispiels des Verfahrens,
  • 11 eine schematische Darstellung eines Querschnitts durch den Verbund aus dem Trägerkörper und den Halbleiterkörpern nach dem Entfernen der Lotschicht bei einem Zwischenschritt des zweiten Ausführungsbeispiels des Verfahrens, und
  • 12 eine schematische Darstellung eines optoelektronischen Halbleiterbauelements gemäß dem zweiten Ausführungsbeispiel.
  • Gleiche oder gleich wirkende Bestandteile sind in den Figuren jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • Bei dem in 1 dargestellten Zwischenschritt eines ersten Ausführungsbeispiels des Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauelements ist eine Epitaxieschichtenfolge 5 auf ein Aufwachssubstrat 1 aufgewachsen worden.
  • Die Epitaxieschichtenfolge 5 kann insbesondere eine auf einem Nitritverbindungshalbleiter basierende Halbleiterschichtenfolge sein. Die Epitaxieschichtenfolge 5 weist beispielsweise einen n-Bereich 2 auf der Seite des Aufwachssubstrats 1 und einen vom Aufwachssubstrat abgewandten p-Bereich 4 auf. Der n-Bereich 2 kann eine oder mehrere n-dotierte Schichten und der p-Bereich 4 kann eine oder mehrere p-dotierte Schichten enthalten. Zwischen dem n-Bereich 2 und dem p-Bereich 4 ist eine aktive Schicht 3, insbesondere eine strahlungsemittierende aktive Schicht, enthalten. Die Epitaxieschichtenfolge 5 kann in dem n-Bereich 2, in der aktiven Schicht 3 und in dem p-Bereich 4 jeweils auch eine oder mehrere undotierte Schichten enthalten.
  • Bei dem Aufwachssubstrat 1 kann es sich insbesondere um einen Wafer aus Saphir oder GaN handeln.
  • Auf die Epitaxieschichtenfolge 5 ist eine Kontaktschicht 6 aufgebracht worden, die bereits strukturiert wurde, um später elektrische Kontakte für einzelne Halbleiterkörper auszubilden. Bei der Kontaktschicht 6 handelt es sich vorzugsweise um eine spiegelnde Kontaktschicht, die beispielsweise Al, Ag oder Au enthält oder daraus besteht. Die metallische Kontaktschicht 6 bildet einen elektrischen Anschluss an das Halbleitermaterial des p-Bereichs 4 aus und ist vorteilhaft für die von der aktiven Schicht 3 emittierte Strahlung reflektierend, um die in Richtung des Kontakts emittierte Strahlung in Richtung der Strahlungsaustrittsseite zu reflektieren, wobei die Strahlungsaustrittsseite, wie im Folgenden noch erläutert wird, bei dem fertigen optoelektronischen Halbleiterbauelement an der Seite des ursprünglichen Aufwachssubstrats 1 angeordnet ist.
  • Auf die Kontaktschicht 6 ist eine Barriereschicht 7 aufgebracht. Die Barriereschicht 7 dient insbesondere als Diffusionssperre, um die Kontaktschicht 6 vor der Diffusion von Bestandteilen nachfolgend aufgebrachter Schichten, insbesondere einer Lotschicht, zu schützen. Als Barriereschicht 7 ist insbesondere eine TiW:N-Schicht geeignet.
  • Bei dem in 2 dargestellten Zwischenschritt des Verfahrens wurde die Epitaxieschichtenfolge 5 zu einzelnen Halbleiterkörpern 8 strukturiert. Dabei sind Gräben 9 in der Epitaxieschichtenfolge 5 erzeugt worden, die sich von der dem Aufwachssubstrat 1 gegenüberliegenden Seite der Epitaxieschichtenfolge 5 einschließlich der darauf aufgebrachten Kontaktschicht 6 und Barriereschicht 7 bis zum Aufwachssubstrat 1 erstrecken. Die Gräben können beispielsweise mit einem Ätzverfahren erzeugt werden.
  • In den Gräben 9 liegen die Seitenflanken 10 der Halbleiterkörper 8 frei. Die Seitenflanken 10 müssen nicht notwendigerweise, wie in 2 dargestellt, senkrecht zum Aufwachssubstrat 1 verlaufen, sondern können insbesondere auch schräg zum Aufwachssubstrat verlaufen.
  • Bei dem in 3 dargestellten Zwischenschritt des Verfahrens wurde eine dielektrische Schicht 11 auf die Halbleiterkörper 8 aufgebracht. Die dielektrische Schicht 11 verläuft insbesondere über die Seitenflanken 10 der Halbleiterkörper 8 und isoliert diese elektrisch gegen nachfolgend aufgebrachte weitere Schichten. Die dielektrische Schicht 11 wurde so strukturiert, dass zumindest ein Teilbereich der von dem Aufwachssubstrat 1 abgewandten Oberfläche der Halbleiterkörper 8 frei von der dielektrischen Schicht 11 ist, um einen elektrischen Anschluss der mit der Kontaktschicht 6 und der Barriereschicht 7 versehenen Halbleiterkörper 8 an weitere elektrisch leitende Schichten zu ermöglichen. Wie in 3 dargestellt, erstreckt sich die dielektrische Schicht 11 von einem Randbereich der Halbleiterkörper 8 über die Seitenflanken 10 der Halbleiterkörper 8 und bedeckt auch das Aufwachssubstrat 1 in den Gräben 9 zwischen den Halbleiterkörpern 8. Die dielektrische Schicht 11 kann insbesondere eine Siliziumnitritschicht, insbesondere auch in einer nicht stöchiometrischen Zusammensetzung SiNx, oder ein Siliziumoxid, beispielsweise SiO2 oder SiO2:P2O5 sein.
  • Auf die dielektrische Schicht 11 sind eine Schicht 12, die als Haftvermittler- und/oder Benetzungsschicht dient, und ein erster Teil 13a einer Lotschicht aufgebracht. Die Haftvermittler- und/oder Benetzungsschicht 12 und die Lotschicht können jeweils aus einer oder mehreren Teilschichten gebildet sein. Die Haftvermittler- und/oder Benetzungsschicht 12 kann insbesondere Ti enthalten oder daraus bestehen.
  • Der erste Teil der Lotschicht 13a umfasst vorteilhaft drei Teilschichten in der Reihenfolge Sn, Ti und Au. Zur Vereinfachung der Darstellung sind diese in 3 nicht einzeln dargestellt. Die Sn-Teilschicht, die auf die Haftvermittler- und Benetzungsschicht 12 folgt, enthält Sn als erste Komponente der Lotschicht, die später beim Verschmelzen des ersten Teils 13a und des zweiten Teils 13b der Lotschicht entsteht. Die Teilschicht aus Sn ist vorzugsweise mit einer Diffusionssperre aus Ti und einer Oxidationsschutzschicht aus Au versehen. Die Oxidationsschutzschicht aus Au schützt die Sn-Schicht vor Oxidation, wobei die zwischen der Sn-Schicht und der Au-Schicht angeordnete Ti-Schicht eine Diffusion von Sn in die Au-Schicht verhindert.
  • Die Haftvermittler- und/oder Benetzungsschicht 12 sowie der erste Teil der Lotschicht 13a sind vorzugsweise auf den gesamten Verbund aus dem Aufwachssubstrat 1, den Halbleiterkörpern 8 und den zuvor aufgebrachten Schichten angeordnet, d. h. sie bedecken den von der dielektrischen Schicht 11 freigelegten Bereich der Barriereschicht 7, sowie die dielektrische Schicht 11 auf den Seitenflanken 10 der Halbleiterkörper und in den Gräben 9 zwischen den Halbleiterkörpern 8.
  • Ein zweiter Teil der Lotschicht 13b befindet sich auf einem Trägerkörper 14, mit dem die Halbleiterkörper 8 an einer von dem Aufwachssubstrat 1 abgewandten Seite verbunden werden sollen.
  • Der zweite Teil der Lotschicht 13b auf dem Trägerkörper 14 kann beispielsweise eine Au-Schicht sein. Beim späteren Lötvorgang verschmelzen der erste Teil der Lotschicht 13a auf den Halbleiterkörpern 8 und der zweite Teil der Lotschicht 13b auf dem Trägerkörper 14 miteinander zu einer Lotschicht aus einer Metalllegierung. Beispielsweise enthält der erste Teil der Lotschicht 13a überwiegend Sn und der zweite Teil der Lotschicht 13b Au, wobei die beiden Bestandteile der Lotschicht beim Lötvorgang zu einer AuSn-Legierung verschmelzen.
  • Zwischen dem Trägerkörper 14, bei dem es sich insbesondere um einen Germanium-Träger handeln kann, und dem zweiten Teil der Lotschicht 13b sind vorzugsweise weitere Schichten 15, 16, 17 angeordnet. Der Trägerkörper 14 ist vorzugsweise mit einer Kontaktschicht 15 aus einem Metall oder einer Metalllegierung versehen, die einen elektrischen Kontakt zum Trägerkörper 14 herstellt. Auf die Kontaktschicht 15 können eine Haftvermittlerschicht 16 und/oder eine Benetzungsschicht 17 folgen. Beispielsweise kann die Haftvermittlerschicht 16 Ti und die Benetzungsschicht 17 Pt enthalten.
  • 4 zeigt den Verbund aus dem Trägerkörper 14 auf der einen Seite und dem Aufwachssubstrat 1 mit den Halbleiterkörpern 8 auf der anderen Seite nach dem Lötvorgang. Der erste Teil der Lotschicht 13a und der zweite Teil der Lotschicht 13b sind zu einer Lotschicht 13 verschmolzen.
  • Die Lotschicht 13 kann insbesondere AuSn enthalten, wobei die Verbindung aber auch weitere Komponenten aus den gegebenenfalls im Lotschichtsystem eingefügten Zwischenschichten, wie beispielsweise Ti, enthalten kann.
  • Beim Lötvorgang werden die Gräben 9 zwischen den Halbleiterkörpern vorteilhaft vollständig von der Lotschicht 13 aufgefüllt. Die Schichtdicken der zuvor aufgebrachten Teile der Lotschicht sind so bemessen, dass eine ausreichend dicke Lotschicht 13 entsteht, die die Gräben 9 zwischen den Halbleiterchips 8 vollständig ausfüllen kann. Durch das Ausfüllen der Gräben 9 zwischen den Halbleiterkörpern 8 entsteht ein stabiler Verbund zwischen dem Trägerkörper 14 und den Halbleiterkörpern 8, der vorteilhaft für das nachfolgende Ablösen des Aufwachssubstrats 1 von den Halbleiterkörpern 8 ist. Weiterhin hat eine ausreichende Menge fließfähiges Lot 13 zwischen dem Träger 14 und den Halbleiterkörpern 8 den Vorteil, dass eventuell vorhandene Unebenheiten an den Fügeflächen ausgeglichen werden können. Durch die Lotschicht 13 wird insbesondere auch die dielektrische Schicht 11 auf den Seitenflanken 10 der Halbleiterkörper 8 stabilisiert.
  • Bei dem in 5 dargestellten Zwischenschritt des Verfahrens ist das Aufwachssubstrat von den Halbleiterkörpern 8 abgelöst worden. Insbesondere im Fall eines Aufwachssubstrats aus Saphir kann das Ablösen mittels eines Laser-Lift-Off-Verfahrens erfolgen. Das Laser-Lift-Off- Verfahren ist an sich aus der in der Einleitung zitierten Druckschrift WO 03065420 A2 bekannt und wird daher nicht näher im Detail erläutert. Im Fall eines Aufwachssubstrats aus GaN kann das Ablösen des Aufwachssubstrats beispielsweise durch eine Ionenimplantation von Wasserstoffionen und eine nachfolgende Temperaturbehandlung erfolgen.
  • Wie in 6 dargestellt, kann die Lotschicht 13 nach dem Ablösen des Aufwachssubstrats aus den Gräben 9 zwischen den Halbleiterkörpern 8 entfernt werden. Das Entfernen der Lotschicht 13 kann beispielsweise mittels eines Ätzprozesses erfolgen. Alternativ ist es aber auch möglich, dass die Lotschicht 13 nicht aus den Gräben 9 zwischen den Halbleiterchips entfernt wird. In diesem Fall wirkt die Lotschicht 13 vorteilhaft als Stabilisierungs- und Schutzschicht.
  • Die dem ursprünglichen Aufwachssubstrat zugewandten Oberflächen 18 der Halbleiterkörper 8, die im fertiggestellten optoelektronischen Halbleiterbauelement als Strahlungsauskoppelflächen dienen, können mit einem weiteren Ätzprozess aufgeraut werden, um mehrfache Totalreflexionen innerhalb der Halbleiterkörper 8 zu verhindern und auf diese Weise die Strahlungsauskopplung zu verbessern. Auf die von dem Trägerkörper 14 abgewandte Oberfläche der Halbleiterkörper 8 kann weiterhin eine Kontaktschicht 20 aufgebracht werden, um einen elektrischen Kontakt zu dem n-Bereich des Halbleiterkörpers 8 herzustellen.
  • Der Trägerkörper 14 mit den darauf angeordneten Halbleiterkörpern 8 kann in einem weiteren Verfahrensschritt durch Zertrennen entlang der Gräben 9 zwischen den Halbleiterchips, wie in 5 durch die gestrichelte Linie 19 angedeutet, zu einzelnen optoelektronischen Halbleiterbauelementen mit einem oder mehreren Halbleiterkörpern 8 vereinzelt werden.
  • Das auf diese Weise fertiggestellte optoelektronische Halbleiterbauelement ist in 7 dargestellt. Bei dem optoelektronischen Halbleiterbauelement kann es sich insbesondere um eine LED oder einen Halbleiterlaser handeln.
  • Dadurch, dass das optoelektronische Halbleiterbauelement kein Aufwachssubstrat aufweist, kann in dem Halbleiterkörper 8 erzeugte Wärme effektiv an den Trägerkörper 14 abgeführt werden. Durch die dielektrische Schicht 11 auf den Seitenflanken des Halbleiterkörpers 8 wird die Gefahr von Kurzschlüssen an den Seitenflanken 10 vermindert.
  • Bei einem weiteren Ausführungsbeispiel des Verfahrens entsprechen die ersten Verfahrensschritte den im Zusammenhang mit 1 und 2 erläuterten Verfahrensschritten und werden daher nicht nochmals beschrieben. In 8 sind der Trägerkörper 14 und das Aufwachssubstrat 1 mit den darauf aufgebrachten Schichtsystemen vor der Durchführung des Lötvorgangs dargestellt.
  • Das Schichtsystem auf dem Trägerkörper 14 mit der Kontaktschicht 15, der Haftschicht 16, der Benetzungsschicht 17 und dem zweiten Teil der Lotschicht 13b entspricht dem in 3 dargestellten Schichtsystem.
  • Das auf das Aufwachssubstrat 1 aufgebrachte Schichtsystem unterscheidet sich bei diesem Ausführungsbeispiel von dem in 3 dargestellten Ausführungsbeispiel dadurch, dass auf die dielektrische Schicht 11 vor dem Aufbringen der Haftvermittler- und/oder Benetzungsschicht 12 für den ersten Teil der Lotschicht 13a eine Spiegelschicht 21 aufgebracht wurde. Die Spiegelschicht 21 ist wie die darunter liegende dielektrische Schicht 11 strukturiert, d. h. sie verläuft vorzugsweise von der vom Aufwachssubstrat 1 abgewandten Oberfläche der Halbleiterkörper 8 entlang der Seitenflanken 10 der Halbleiterkörper 8 und in den Gräben 9 zwischen den Halbleiterkörpern 8 über die dielektrische Schicht 11.
  • Die Spiegelschicht 21 kann insbesondere Ag, Pt, Al und/oder Rh enthalten oder daraus bestehen. Beispielsweise kann sie zwei Teilschichten aus Pt und Ag enthalten.
  • Auf die Spiegelschicht 21 ist eine Schutzschicht 22 aufgebracht. Die Schutzschicht 22 schützt die Spiegelschicht 21 vor einer Reaktion mit einer der nachfolgenden Schichten und/oder einer Diffusion von Bestandteilen der nachfolgenden Schichten in die Spiegelschicht 21. Die Schutzschicht 22 kann wie die dielektrische Schicht 11 zum Beispiel eine Schicht aus einem Siliziumnitrit oder einem Siliziumoxid sein. Die Schutzschicht 22 kann aber auch ein Metall oder eine Metalllegierung aufweisen. Die Schutzschicht 22 ist wie die darunter liegende Spiegelschicht 21 und die darunter liegende dielektrische Schicht 11 strukturiert.
  • Auf die Schutzschicht 22 sind, wie bei dem in 3 beschriebenen Ausführungsbeispiel, eine Haftvermittler- und/oder Benetzungsschicht 12 und der erste Teil der Lotschicht 13a aufgebracht.
  • Die in den 9, 10 und 11 dargestellten Verfahrensschritte entsprechen hinsichtlich ihrer Durchführung und der vorteilhaften Ausgestaltungen den im Zusammenhang mit dem ersten Ausführungsbeispiel beschriebenen 4, 5, und 6 und werden daher nicht näher im Detail erläutert.
  • So wird bei dem in 9 dargestellten Zwischenschritt der Trägerkörper 14 mit dem Verbund aus dem Aufwachssubstrat 1 und den Halbleiterkörpern 8 verbunden, wobei der erste Teil der Lotschicht und der zweite Teil der Lotschicht zu einer Lotschicht 13 verschmelzen, welche die Gräben 9 zwischen den Halbleiterkörpern 8 vollständig auffüllt.
  • Bei dem in 10 dargestellten weiteren Zwischenschritt wurde das Aufwachssubstrat von den Halbleiterkörpern 8 abgelöst.
  • Bei einem weiteren in 11 dargestellten Zwischenschritt wird die Lotschicht 13 aus den Gräben 9 zwischen den Halbleiterkörpern 8 entfernt und der Trägerkörper 14 gegebenenfalls durch ein Zertrennen entlang der Gräben 9 zwischen den Halbleiterkörpern 8 zu einzelnen Halbleiterbauelementen vereinzelt.
  • Das auf diese Weise hergestellte optoelektronische Halbleiterbauelement ist in 12 dargestellt. Der Halbleiterkörper 8 des optoelektronischen Halbleiterbauelements weist kein Aufwachssubstrat auf, sondern ist vorteilhaft an einer dem ursprünglichen Aufwachssubstrat gegenüberliegenden Seite mit einem Trägerkörper 14 verbunden. Der Trägerkörper 14 kann insbesondere hinsichtlich seiner thermischen und elektrischen Eigenschaften optimiert sein, ohne dabei die strengen Anforderungen hinsichtlich der Kristallstruktur und der Gitterkonstante an ein Aufwachssubstrat erfüllen zu müssen.
  • Insbesondere kann es sich bei dem Trägerkörper 14 um einen Germanium-Trägerkörper handeln.
  • Die Seitenflanken 10 des Halbleiterkörpers 8 des optoelektronischen Halbleiterbauelements sind vorteilhaft aufgrund der Spiegelschicht 21 hoch reflektierend für die von der aktiven Schicht 3 des Halbleiterkörpers 8 emittierte Strahlung. Strahlung, die von der aktiven Schicht 3 in Richtung der Seitenflanken 10 emittiert wird, wird vorteilhaft von der Spiegelschicht 11 zurück reflektiert und gegebenenfalls nach einer oder mehreren weiteren Reflektionen an der Strahlungsaustrittsseite 18 aus dem Halbleiterkörper 8 ausgekoppelt. Weiterhin wird in Richtung des Trägerkörpers 14 emittierte Strahlung vorteilhaft durch die reflektierende Kontaktschicht 6 zur Strahlungsauskoppelfläche 18 hin reflektiert. Das optoelektronische Halbleiterbauelement zeichnet sich daher durch eine verbesserte Lichtauskopplung zur Strahlungsauskoppelseite hin aus.
  • Weitere Vorteile und vorteilhafte Ausgestaltungen des Verfahrens und des optoelektronischen Halbleiterbauelements entsprechen dem zuvor beschriebenen ersten Ausführungsbeispiel.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - WO 03/065420 [0001]
    • - DE 102005029246 A1 [0002]
    • - WO 03065420 A2 [0066]

Claims (15)

  1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements mit den Verfahrensschritten: – Aufwachsen einer Epitaxieschichtenfolge (5) auf ein Aufwachssubstrat (1), – Aufbringen einer Kontaktschicht (6) und einer nachfolgenden Barriereschicht (7) auf eine vom Aufwachssubstrat (1) abgewandte Oberfläche der Epitaxieschichtenfolge (5), – Strukturieren der Epitaxieschichtenfolge (5) zu einzelnen Halbleiterkörpern (8) durch Erzeugen von Gräben (9) in der Epitaxieschichtenfolge (5), – Aufbringen einer dielektrischen Schicht (11) zumindest auf die in den Gräben (9) freigelegten Seitenflanken (10) der Halbleiterkörper (8), – Aufbringen eines ersten Teils (13a) einer Lotschicht (13) auf die Halbleiterkörper (8) und in die Gräben (9) zwischen den Halbleiterkörpern (8), – Aufbringens eines zweiten Teils (13b) der Lotschicht (13) auf einen Trägerköper (14), – Verbinden der Halbleiterkörper (8) an einer von dem Aufwachssubstrat (1) abgewandeten Seite mit dem Trägerkörper (14) mittels der Lotschicht (13), wobei der erste Teil (13a) und der zweite Teil (13b) der Lotschicht (13) miteinander verschmelzen und die Gräben (9) zwischen den Halbleiterkörpern (8) von der Lotschicht (13) aufgefüllt werden, und – Ablösen des Aufwachssubstrats (1).
  2. Verfahren nach Anspruch 1, wobei die dielektrische Schicht (11) ein Siliziumnitrid oder ein Siliziumoxid enthält.
  3. Verfahren nach Anspruch 1 oder 2, wobei nach dem Aufbringen der dielektrischen Schicht (11) eine Spiegelschicht (21) auf die dielektrische Schicht (11) aufgebracht wird.
  4. Verfahren nach Anspruch 3, wobei die Spiegelschicht (21) Ag, Pt, Al oder Rh enthält.
  5. Verfahren nach Anspruch 3 oder 4, wobei eine Schutzschicht (22) auf die Spiegelschicht (21) aufgebracht wird.
  6. Verfahren nach Anspruch 5, wobei die Schutzschicht (22) ein Siliziumnitrid, ein Siliziumoxid, ein Metall oder eine Metallverbindung enthält.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Lotschicht (13) nach dem Ablösen des Aufwachssubstrats (1) aus den Gräben (9) zwischen den Halbleiterkörpern (8) entfernt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Lotschicht (13) nach dem Ablösen des Aufwachssubstrats (1) in den Gräben (9) zwischen den Halbleiterkörpern (8) verbleibt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Trägerkörper (14) in den Gräben (9) zu einzelnen Halbleiterbauelementen zertrennt wird.
  10. Optoelektronisches Halbleiterbauelement mit einem Halbleiterkörper (8), der mittels einer Lotschicht (13) mit einer Hauptfläche eines Trägerkörpers (14) verbunden ist, wobei die Seitenflanken (10) des Halbleiterkörpers (8) mit einer dielektrischen Schicht (11) versehen sind, und auf die dielektrische Schicht (11) eine Spiegelschicht (21) aufgebracht ist.
  11. Optoelektronisches Halbleiterbauelement nach Anspruch 10, wobei die dielektrische Schicht (11) ein Siliziumnitrid oder ein Siliziumoxid enthält.
  12. Optoelektronisches Halbleiterbauelement nach Anspruch 10 oder 11, wobei die Spiegelschicht (21) Ag, Pt, Al oder Rh enthält.
  13. Optoelektronisches Halbleiterbauelement nach einem der Ansprüche 10 bis 12, wobei eine Schutzschicht (22) auf der Spiegelschicht (21) angeordnet ist.
  14. Optoelektronisches Halbleiterbauelement nach Anspruch 13, wobei die Schutzschicht (22) ein Siliziumnitrid, ein Siliziumoxid, ein Metall oder eine Metallverbindung enthält.
  15. Optoelektronisches Halbleiterbauelement nach einem der Ansprüche 10 bis 14, wobei der Halbleiterkörper (8) kein Aufwachssubstrat aufweist.
DE102008050573A 2008-10-06 2008-10-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement Ceased DE102008050573A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102008050573A DE102008050573A1 (de) 2008-10-06 2008-10-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
KR1020117010118A KR20110082540A (ko) 2008-10-06 2009-09-08 광전 반도체 소자의 제조 방법 및 광전 반도체 소자
EP09740635A EP2332183A1 (de) 2008-10-06 2009-09-08 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
JP2011530360A JP2012504875A (ja) 2008-10-06 2009-09-08 オプトエレクトロニクス半導体素子の製造方法及びオプトエレクトロニクス半導体素子
CN200980139340XA CN102171845B (zh) 2008-10-06 2009-09-08 用于制造光电子半导体器件的方法以及光电子半导体器件
US13/122,578 US8367438B2 (en) 2008-10-06 2009-09-08 Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
PCT/DE2009/001269 WO2010040331A1 (de) 2008-10-06 2009-09-08 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008050573A DE102008050573A1 (de) 2008-10-06 2008-10-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102008050573A1 true DE102008050573A1 (de) 2010-04-08

Family

ID=41522173

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008050573A Ceased DE102008050573A1 (de) 2008-10-06 2008-10-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Country Status (7)

Country Link
US (1) US8367438B2 (de)
EP (1) EP2332183A1 (de)
JP (1) JP2012504875A (de)
KR (1) KR20110082540A (de)
CN (1) CN102171845B (de)
DE (1) DE102008050573A1 (de)
WO (1) WO2010040331A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909111B2 (en) * 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
TW201318215A (zh) * 2011-10-18 2013-05-01 Chi Mei Lighting Tech Corp 發光二極體及其製造方法
TW201351699A (zh) * 2012-06-05 2013-12-16 Lextar Electronics Corp 發光二極體及其製造方法
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013109316A1 (de) 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
JP6823893B2 (ja) * 2014-12-19 2021-02-03 グロ アーベーGlo Ab バックプレーン上に発光ダイオードアレイを生成する方法
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
WO2017175051A1 (en) 2016-04-04 2017-10-12 Glo Ab Through backplane laser irradiation for die transfer
DE102017106508A1 (de) * 2017-03-27 2018-09-27 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Herstellungsverfahren
CN107910405B (zh) * 2017-09-27 2019-08-23 华灿光电(浙江)有限公司 一种发光二极管芯片的制作方法
CN111769438B (zh) * 2019-04-02 2021-10-15 苏州长瑞光电有限公司 面射型激光装置
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972157A (en) * 1995-11-20 1999-10-26 Alliedsignal Inc. Joining of rough carbon-carbon composites with high joint strength
DE10059532A1 (de) * 2000-08-08 2002-06-06 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
WO2003065420A2 (de) 2002-01-31 2003-08-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements
DE10307280A1 (de) * 2002-11-29 2004-06-17 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements
DE102005029246A1 (de) 2005-03-31 2006-10-12 Osram Opto Semiconductors Gmbh Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US20060237735A1 (en) * 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927158B2 (ja) 1993-09-29 1999-07-28 サンケン電気株式会社 半導体発光素子
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US6929966B2 (en) * 2002-11-29 2005-08-16 Osram Opto Semiconductors Gmbh Method for producing a light-emitting semiconductor component
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
US7208334B2 (en) * 2004-03-31 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, acid etching resistance material and copolymer
CN100388517C (zh) * 2004-07-08 2008-05-14 夏普株式会社 氮化物系化合物半导体发光元件及其制造方法
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
JP2007103460A (ja) * 2005-09-30 2007-04-19 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
JP5113478B2 (ja) * 2006-10-13 2013-01-09 三洋電機株式会社 半導体発光素子、照明装置および半導体発光素子の製造方法
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972157A (en) * 1995-11-20 1999-10-26 Alliedsignal Inc. Joining of rough carbon-carbon composites with high joint strength
DE10059532A1 (de) * 2000-08-08 2002-06-06 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
WO2003065420A2 (de) 2002-01-31 2003-08-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements
DE10307280A1 (de) * 2002-11-29 2004-06-17 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements
DE102005029246A1 (de) 2005-03-31 2006-10-12 Osram Opto Semiconductors Gmbh Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US20060237735A1 (en) * 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting

Also Published As

Publication number Publication date
EP2332183A1 (de) 2011-06-15
WO2010040331A1 (de) 2010-04-15
US8367438B2 (en) 2013-02-05
US20110186953A1 (en) 2011-08-04
CN102171845A (zh) 2011-08-31
CN102171845B (zh) 2013-07-31
JP2012504875A (ja) 2012-02-23
KR20110082540A (ko) 2011-07-19

Similar Documents

Publication Publication Date Title
DE102008050573A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
EP1314209B1 (de) Verfahren zum herstellen eines strahlungsemittierenden halbleiterchips auf iii-v-nitridhalbleiter-basis und strahlungsemittierender halbleiterchip
EP1920508B1 (de) Verfahren zum lateralen zertrennen eines halbleiterstapelwafers
EP2695207B1 (de) Optoelektronischer halbleiterchip
EP2499668B1 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102010044986A1 (de) Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
EP3128555A1 (de) Leuchtdiodenchip mit integriertem schutz gegen elektrostatische entladungen und entsprechendes herstellungsverfahren
DE102007019775A1 (de) Optoelektronisches Bauelement
DE102012217533A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
EP1277240A1 (de) Strahlungsmittierendes halbleiterbauelement und herstellungsverfahren
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102010034665A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE10203801A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010032497A1 (de) Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102012106953A1 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011017097A1 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE102015116865A1 (de) Verfahren zur Herstellung eines Halbleiterchips und Halbleiterchip
DE102004061865A1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
DE102008038852A1 (de) Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
DE102008015253B4 (de) Verfahren zur Herstellung eines Laserbauelements und Laserbauelement

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
ON Later submitted papers
R012 Request for examination validly filed
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final