DE102005029246A1 - Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips - Google Patents

Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips Download PDF

Info

Publication number
DE102005029246A1
DE102005029246A1 DE102005029246A DE102005029246A DE102005029246A1 DE 102005029246 A1 DE102005029246 A1 DE 102005029246A1 DE 102005029246 A DE102005029246 A DE 102005029246A DE 102005029246 A DE102005029246 A DE 102005029246A DE 102005029246 A1 DE102005029246 A1 DE 102005029246A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor chip
solder
barrier layer
oxidation protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005029246A
Other languages
English (en)
Other versions
DE102005029246B4 (de
Inventor
Vincent Grolier
Stefan Dr. Illek
Andreas Dr. Plößl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102005029246.1A priority Critical patent/DE102005029246B4/de
Priority to EP06004421.1A priority patent/EP1717854B1/de
Priority to JP2006094778A priority patent/JP2006287226A/ja
Priority to US11/393,533 priority patent/US7598529B2/en
Publication of DE102005029246A1 publication Critical patent/DE102005029246A1/de
Application granted granted Critical
Publication of DE102005029246B4 publication Critical patent/DE102005029246B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Bei einem Halbleiterchip (1), auf den eine zur Herstellung einer Lötverbindung vorgesehene Schichtenfolge (2) aufgebracht ist, wobei die Schichtenfolge (2) eine Lotschicht (15) und eine vom Halbleiterchip (1) aus gesehen der Lotschicht (15) nachfolgende Oxidationsschutzschicht (17) umfasst, ist zwischen der Lotschicht (15) und der Oxidationsschutzschicht (17) eine Barriereschicht (16) enthalten. Dadurch wird verhindert, dass ein Bestandteil der Lotschicht (15) vor dem Lötvorgang durch die Oxidationsschutzschicht (17) diffundiert und dort eine für die Herstellung einer Lötverbindung nachteilige Oxidation bewirkt.

Description

  • Die Erfindung betrifft einen Halbleiterchip mit einer Lötschichtenfolge gemäß dem Oberbegriff des Patentanspruchs 1 und ein Verfahren zum Löten eines Halbleiterchips.
  • Niederschmelzende Metalle, die als Lot oder Lotbestandteile verwendet werden, haben in der Regel eine starke Neigung zur Oxidation. Bei der Herstellung von Fügeverbindungen mittels eines Lots, das ein niederschmelzendes Metall enthält, behindert daher oftmals eine Oxidbildung an der Oberfläche der Lotschicht die vollständige Benetzung eines der Fügepartner. Offene, sogenannte kalte Lötstellen oder nur an wenigen Punkten verbundene Lötverbindungen können die Folge sein. Durch Löten unter Schutzgas oder einer reduzierenden Atmosphäre kann die Oxidbildung vermindert werden. Dies ist allerdings mit einem erhöhten Herstellungsaufwand verbunden. Weiterhin kann eine Verminderung der Oxidation auch durch die Verwendung von Flussmittel erreicht werden. Insbesondere bei dünnen Lötverbindungen oder großflächigen Fügestellen ist dies aber oft nicht praktikabel oder erwünscht.
  • In der Druckschrift DE 103 50 707 wird ein elektrischer Kontakt für einen optoelektronischen Halbleiterchip beschrieben, bei dem eine Metallschicht auf der Halbleiteroberfläche einen elektrischen Metall-Halbleiterkontakt herstellt. Um eine Diffusion von Bestandteilen der Lotschicht in die auf die Halbleiteroberfläche aufgebrachte Metallschicht, die vorzugsweise als Spiegel für die von dem Halbleiterchip emittierte Strahlung wirkt, zu vermeiden, ist zwischen der Lotschicht und der Metallschicht eine Barriereschicht enthalten, beispielsweise eine Barriereschicht aus TiWN.
  • Häufig besteht weiterhin das Problem, dass Lotschichten auf einer derartigen Barriereschicht schlecht haften. Weiterhin haften Lotschichten oftmals auch nur schlecht auf metallischen Trägern. Die Ursache dafür ist die schlechte Benetzbarkeit der Barriereschichten und/oder der Oberfläche des Trägers. Zwischen der Barriereschicht und der Lotschicht beziehungsweise zwischen der Trägeroberfläche und dem Lot wird aus diesem Grund eine gut benetzende Schicht, beispielsweise eine Benetzungsschicht aus Platin, eingefügt. Dabei besteht aber die Gefahr, dass das Material der Benetzungsschicht, insbesondere Platin, zumindest geringfügig mit dem Lot reagiert. Bei dünnen Lotschichten kann dadurch die Stöchiometrie des Lots nachteilig verändert werden.
  • Weiterhin ist aus der Druckschrift DE 103 50 707 bekannt, die Lotschicht durch Aufbringen einer dünnen Goldschicht vor Oxidation zu schützen.
  • Bei einigen Lotmetallen besteht aber die Gefahr, dass Lotbestandteile, insbesondere niederschmelzende Metalle, bereits bei geringen Temperaturen, zum Beispiel sogar schon bei Zimmertemperatur, durch eine derartige Oxidationsschutzschicht diffundieren, wodurch die Schutzwirkung vermindert wird. Würde die Dicke der Schutzschicht wesentlich erhöht, um eine Diffusion eines Lotbestandteils zur Oberfläche der Oxidationsschutzschicht zu verhindern, müsste auch die Dicke der Lotschicht entsprechend erhöht werden, wenn die Zusammensetzung des Lots nach dem Aufschmelzvorgang nicht wesentlich durch die Schutzschicht verändert werden soll. Allerdings sind insbesondere beim Löten von Halbleiterchips, beispielsweise bei Löten von LED-Chips in ein LED-Gehäuse in der Regel geringe Lotdicken gefordert, um die Gesamthöhe des Bauteils so gering wie möglich zu halten und das Risiko von Kurzschlüssen an der Chipkante auszuschließen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, einen Halbleiterchip mit einer verbesserten zur Herstellung einer Lötverbindung vorgesehenen Schichtenfolge anzugeben, die sich insbesondere durch einen verbesserten Schutz der Lotschicht vor Oxidation auszeichnet. Ferner soll ein vorteilhaftes Verfahren zur Herstellung einer Lötverbindung zwischen einem Halbleiterchip und einem Träger angegeben werden.
  • Diese Aufgabe wird durch einen Halbleiterchip nach Patentanspruch 1 beziehungsweise durch ein Verfahren nach Patentanspruch 15 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Bei einem Halbleiterchip, auf den eine zur Herstellung einer Lötverbindung vorgesehene Schichtenfolge aufgebracht ist, wobei die Schichtenfolge eine Lotschicht und eine vom Halbleiterchip aus gesehen der Lotschicht nachfolgende Oxidationsschutzschicht umfasst, ist gemäß der Erfindung zwischen der Lotschicht und der Oxidationsschutzschicht eine Barriereschicht enthalten.
  • Durch die zwischen der Lotschicht und der Oxidationsschutzschicht enthaltene Barriereschicht wird vorteilhaft eine Diffusion von Bestandteilen der Lotschicht zu der von der Lotschicht abgewandten Oberfläche der Oxidationsschutzschicht vermindert. Auf diese Weise wird insbesondere der Gefahr vorgebeugt, dass Bestandteile der Lotschicht vor dem Lötvorgang durch Diffusion durch die Oxidationsschutzschicht hindurch bis an die von der Lotschicht abgewandte Oberfläche der Oxidationsschutzschicht gelangen dort oxidieren, wodurch die Qualität einer Lötverbindung ansonsten nachteilig beeinflusst werden könnte.
  • Die Barriereschicht enthält bevorzugt mindestens eines der Metalle Ti, V, Cr, Nb, Zr, Hf, Ta, Mo oder W. Diese Materialen sind als Diffusionsbarriere für niedrigschmelzende Metalle besonders geeignet.
  • Die Barriereschicht ist vorteilhaft derart dick, dass kein oxidationsanfälliger Bestandteil der Lotschicht vor dem Lötprozess an die Oberfläche der Oxidationsschutzschicht gelangen kann. Aus diesem Grund weist die Barriereschicht bevorzugt eine Dicke von 5 nm oder mehr, besonders bevorzugt 10 nm oder mehr, auf.
  • Andererseits sollte die Dicke der Barriereschicht aber auch nicht zu groß sein, damit das Aufschmelzen und Verschmelzen der Lotbestandteile beim Lötvorgang nicht behindert wird. Die Dicke der Barriereschicht sollte auch deshalb möglichst gering sein, weil die Stöchiometrie des Lots durch die Barriereschicht, die beim Lötvorgang mit aufschmilzt, nicht wesentlich verändert werden soll. Die Dicke der Barriereschicht beträgt deshalb vorteilhaft 100 nm oder weniger, besonders bevorzugt 50 nm oder weniger. Ein besonders bevorzugter Bereich der Dicke der Barriereschicht beträgt zwischen einschließlich 10 nm und einschließlich 50 nm.
  • Die Lotschicht enthält zum Beispiel ein Metall oder eine Metalllegierung, vorzugsweise Sn, In, Ga, Bi, Pb, Sb, Zn, Cd, Hg, Tl, AuSn, AuIn, AuBi, AgSn oder PbSn. Die Lotschicht kann sowohl eine Einzelschicht aus als auch ein Schichtstapel aus einer Mehrzahl von Schichten sein. Beispielsweise kann die Lotschicht eine Vielzahl von alternierenden Au-Schichten und Sn-Schichten umfassen, die beim Lötvorgang zu einer AuSn-Legierung aufschmelzen.
  • Die Dicke der Lotschicht beträgt vorteilhaft 3 μm oder weniger, besonders bevorzugt 2 μm oder weniger. Eine derart geringe Dicke der Lotschicht ist vorteilhaft, um die Gesamthöhe eines Bauelements, das einen erfindungsgemäßen Halbleiterchip enthält, so gering wie möglich zu halten. Weiterhin ist bei einer vergleichsweise dünnen Lotschicht die Gefahr vermindert, dass ein Teil des Lots an die Chipkante gelangt und dort einen Kurzschluss verursacht. Eine vergleichsweise dünne Lotschicht ist ferner deshalb vorteilhaft, weil die Gefahr einer Verkippung der Chips bei der Lötmontage und die Schwierigkeit, benachbarte Chips auf gleicher Höhe zu positionieren, vermindert werden. Außerdem sind die Herstellungskosten bei einer vergleichsweise dünnen Lotschicht verhältnismäßig gering.
  • Die Oxidationsschutzschicht besteht vorteilhaft aus einem gegen Oxidation vergleichsweise unempfindlichen Material. Vorzugsweise ist die Oxidationsschutzschicht aus einem gegen Oxidation vergleichsweise unempfindlichen Metall gebildet, beispielsweise aus Au, Pt, Pd, Ir, Ag oder Rh.
  • Bei einer weiteren bevorzugten Ausführungsform der Erfindung ist die Oxidationsschutzschicht aus einem gegen Oxidation vergleichsweise unempfindlichen Metall gebildet, das ein Bestandteil der Lotschicht ist. Dies hat den Vorteil, dass die Oxidationsschutzschicht beim Aufschmelzen während des Lötvorgangs eine Legierung mit der Lotschicht ausbildet. Beispielsweise kann die Lotschicht AuSn enthalten und die Oxidationsschutzschicht eine Au-Schicht sein.
  • Die Dicke der Oxidationsschutzschicht beträgt vorteilhaft zwischen einschließlich 50 nm und einschließlich 200 nm. Die Dicke der Oxidationsschutzschicht ist in diesem Fall ausreichend gering, dass sich die Stöchiometrie der Lotschicht beim Aufschmelzen und Verschmelzen mit der Oxidationsschutzschicht und der Barriereschicht nur vergleichsweise geringfügig verändert.
  • Bei einer weiteren bevorzugten Ausführungsform der Erfindung ist zwischen dem Halbleiterchip und der Lotschicht eine Benetzungsschicht enthalten. Zwischen der Benetzungsschicht und der Lotschicht ist vorteilhaft eine zweite Barriereschicht angeordnet. Durch die Benetzungsschicht wird die Benetzung einer Oberfläche, auf die die Lotschicht aufgebracht wird, verbessert. Dies ist insbesondere dann vorteilhaft, wenn die Lotschicht auf eine Kontaktmetallisierung des Halbleiterchips aufgebracht ist, die von der Lotschicht nur schwer benetzbar ist. Die Benetzungsschicht ist insbesondere auch dann vorteilhaft, wenn zwischen einer Kontaktmetallisierung des Halbleiterchips und der Lotschicht eine Sperrschicht angeordnet ist, die von der Lotschicht nur schwer benetzbar ist. Eine derartige Sperrschicht ist beispielsweise aus TiWN gebildet und verhindert die Diffusion von Lotbestandteilen in die Kontaktmetallisierung. Die Benetzungsschicht enthält vorteilhaft Pt, Ni, Pd, Au, Ag, Cu oder Sn.
  • Die zweite Barriereschicht verhindert vorteilhaft eine Reaktion zwischen der Benetzungsschicht und der Lotschicht beziehungsweise Bestandteilen der Lotschicht. Beispielsweise wird ein Abreichern eines Bestandsteils der Lotschicht, zum Beispiel Sn, an der Benetzungsschicht, die zum Beispiel aus Platin besteht, vermindert.
  • Die zweite Barriereschicht enthält vorzugsweise zumindest eines der Materialen Ti, V, Cr, Nb, Zr, Hf, Ta, Mo oder W. Die Dicke der zweiten Barriereschicht beträgt vorzugsweise zwischen einschließlich 5 nm und einschließlich 100 nm, besonders bevorzugt zwischen einschließlich 10 nm und einschließlich 50 nm.
  • Der Halbleiterchip ist vorzugsweise ein optoelektronischer Halbleiterchip, insbesondere ein strahlungsemittierender optoelektronischer Halbleiterchip. Der Halbleiterchip enthält vorzugsweise ein III-V-Verbindungshalbleitermaterial, insbesondere InxAlyGa1-x-yN, InxAlyGa1-x-yP oder InxAlyGa1-x-yAs, jeweils mit 0 ≤ x ≤ 1, 0 ≤ y ≤ 1 und x + y ≤ 1. Dabei muss das III-V-Verbindungshalbleitermaterial nicht zwingend eine mathematisch exakte Zusammensetzung nach einer der obigen Formeln aufweisen. Vielmehr kann es einen oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen, die die physikalischen Eigenschaften des Materials im Wesentlichen nicht ändern. Der Einfachheit halber beinhalten obige Formeln jedoch nur die wesentlichen Bestandteile des Kristallgitters, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt sein können.
  • Bei einer bevorzugten Ausführungsform ist der Halbleiterchip ein Dünnfilm-Leuchtdiodenchip. Bei einem Dünnfilm-Leuchtdiodenchip wird eine funktionelle Halbleiterschichtenfolge zunächst epitaktisch auf einem Aufwachssubstrat aufgewachsen und nachfolgend an einer dem Aufwachssubstrat gegenüberliegenden Oberfläche der Halbleiterschichtenfolge auf einen neuen Träger gelötet. Die Lötschichtenfolge ist bei dieser Ausführungsform der Erfindung zum Löten des Dünnfilm-Leuchtdiodenchips auf den neuen Träger vorgesehen. Das Aufwachssubstrat kann nachfolgend abgetrennt und vorteilhaft wiederverwendet werden kann.
  • Ein Dünnfilm-Leuchtdioden-Chip zeichnet sich insbesondere durch folgende charakteristische Merkmale aus:
    • – an einer zu einem Träger hin gewandten ersten Hauptfläche einer strahlungserzeugenden Epitaxieschichtenfolge ist eine reflektierende Schicht aufgebracht oder ausgebildet, die zumindest einen Teil der in der Epitaxieschichtenfolge erzeugten elektromagnetischen Strahlung in diese zurückreflektiert;
    • – die Epitaxieschichtenfolge weist eine Dicke im Bereich von 20 μm oder weniger, insbesondere im Bereich von 10 μm auf; und
    • – die Epitaxieschichtenfolge enthält mindestens eine Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der epitaktischen Epitaxieschichtenfolge führt, d.h. sie weist ein möglichst ergodisch stochastisches Streuverhalten auf.
  • Ein Grundprinzip eines Dünnschicht-Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174–2176 beschrieben, deren Offenbarungsgehalt insofern hiermit durch Rückbezug aufgenommen wird.
  • Bei einem erfindungsgemäßen Verfahren zur Ausbildung einer Lötverbindung zwischen einem Träger und einem Halbleiterchip, wobei entweder der Halbleiterchip oder der Träger mit einer zur Herstellung einer Lötverbindung vorgesehenen Schichtenfolge versehen ist, die eine Lotschicht und eine in einer Wachstumsrichtung der Schichtenfolge der Lotschicht nachfolgende Oxidationsschutzschicht umfasst, wobei zwischen der Lotschicht und der Oxidationsschutzschicht eine Barriereschicht enthalten ist, schmilzt die Lotschicht beim Lötvorgang auf, wobei die sich die Barriereschicht und die Oxidationsschutzschicht mit der Lotschicht vermischen. Die Barriereschicht und die Oxidationsschuztschicht werden also beim Lötvorgang von der Lotschicht aufgezehrt.
  • Das Aufschmelzen der Lotschicht erfolgt vorzugsweise durch das Aufsetzen des mit der Schichtenfolge versehenen Halbleiterchips auf eine auf die vorgesehene Löttemperatur aufgeheizte Trägeroberfläche.
  • Die Barriereschicht vermindert vorteilhaft eine Diffusion eines Materials, das Bestandteil der Lotschicht ist, durch die Oxidationsschutzschicht bei einer Temperatur, die kleiner als die vorgesehene Löttemperatur ist. Insbesondere wird die Diffusion eines Bestandteils der Lotschicht, zum Beispiel Zinn, bei der Lagerung des Halbleiterchips vor der Lötmontage, beispielsweise bei Zimmertemperatur, vermindert. Ferner wird die Diffusion auch verzögert, wenn der Halbleiterchip vor dem Lötvorgang über einer aufgeheizten Lötmontagefläche positioniert wird.
  • Die zuvor im Zusammenhang mit dem erfindungsgemäßen Halbleiterchip beschriebenen vorteilhaften Ausgestaltungen gelten auch für das erfindungsgemäße Verfahren.
  • Die Erfindung wird im folgenden anhand von zwei Ausführungsbeispielen in Zusammenhang mit den 1 und 2 näher erläutert.
  • Es zeigen:
  • 1 eine schematische Darstellung eines Querschnitts durch ein erstes Ausführungsbeispiel eines Halbleiterchips gemäß der Erfindung und
  • 2 eine schematische Darstellung eines Querschnitts durch ein zweites Ausführungsbeispiel eines Halbleiterchips gemäß der Erfindung.
  • Gleiche oder gleichwirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.
    •
  • Bei dem in 1 dargestellten ersten Ausführungsbeispiel der Erfindung ist eine zur Herstellung einer Lötverbindung vorgesehene Schichtenfolge 2 auf einen Halbleiterchip 1 aufgebracht. Der Halbleiterchip 1 ist vorzugsweise ein optoelektronischer Halbleiterchip, der insbesondere eine aktive Schicht 3, die zur Erzeugung von Strahlung 6, 7 vorgesehen ist, und weitere Halbleiterschichten, beispielsweise einen Bereich n-dotierter Halbleiterschichten 4 und einen Bereich p-dotierter Halbleiterschichten 5, enthält. Der Halbleiterchip 1 weist beispielsweise eine Kantenlänge etwa 1 mm oder weniger auf. Vorzugsweise ist er weniger als 400 μm, zum Beispiel etwa 190 μm dick.
  • Der Halbleiterchip 1 ist beispielsweise mittels eines ersten Anschlusskontakts 8, der auf die zur Strahlungsauskopplung vorgesehene vorderseitige Hauptfläche 9 des Halbleiterchips 1 aufgebracht ist, und einem zweiten elektrischen Anschlusskontakt, bei dem es sich zum Beispiel um eine auf eine rückseitige Hauptfläche 10 des Halbleiterchips 1 aufgebrachte Kontaktmetallisierung 11 handelt, elektrisch kontaktiert.
  • Die Schichtenfolge 2 umfasst insbesondere eine Lotschicht 15. Die Lotschicht 15 ist dazu vorgesehen, den Halbleiterchip 1 auf einem Träger 18 zu befestigen. Vorteilhaft stellt die Lotschicht 15 auch eine elektrisch leitende Verbindung zwischen der Kontaktmetallisierung 11 und einer elektrischen Anschlussstelle auf dem Träger 18, beispielsweise einer auf den Träger 18 aufgebrachten Leiterbahn 19, her.
  • Die Kontaktmetallisierung 11 ist vorzugsweise aus einem Metall oder einer Metalllegierung gebildet, beispielsweise aus Aluminium, Silber, Cold oder einer Goldgermaniumlegierung.
  • Besonders bevorzugt bildet die Kontaktmetallisierung 11 einen ohmschen Kontakt mit der angrenzenden Halbleiterschicht 5 aus.
  • Bei einer bevorzugten Ausführungsform der Erfindung fungiert die Kontaktmetallisierung 11 als Reflektor für die aus der aktiven Schicht 3 in Richtung der Kontaktmetallisierung 11 emittierte Strahlung 7. Die Strahlung 7 wird dabei vorteilhaft an der an die Kontaktmetallisierung 11 angrenzenden rückseitigen Hauptfläche 10 des Halbleiterchips 1 in Richtung zur vorderseitigen Hauptfläche 9 reflektiert, an der sie aus dem Halbleiterchip 1 auskoppeln kann. Auf diese Weise wird eine Absorption der von der aktiven Schicht 3 emittierten Strahlung in der Schichtenfolge 2 vermindert und somit die Effizienz der Lichterzeugung erhöht. Um einen hohe Reflektivität der Kontaktmetallisierung 11 zu erzielen, weist das Material der Kontaktmetallisierung 11 vorzugsweise bei der Wellenlänge der emittierten Strahlung 6, 7 einen vergleichsweise großen Brechungsindexunterschied zur angrenzenden Halbleiterschicht 5 auf. Besonders geeignete Materialien für die Kontaktmetallisierung 11 sind beispielsweise Silber oder Aluminium.
  • Zwischen der Kontaktmetallisierung 11 und der Lotschicht 15 ist vorteilhaft eine Sperrschicht 12 enthalten. Die Sperrschicht 12 hat die Funktion, eine Diffusion von Bestandteilen der Lotschicht 15 in die Kontaktmetallisierung 11 zu verhindern. Beispielsweise handelt es sich bei der Sperrschicht um eine TiWN-Schicht, die vorteilhaft eine Dicke zwischen einschließlich 300 nm und einschließlich 500 nm aufweist.
  • Zwischen der Sperrschicht 12 und der Lotschicht 15 ist bei einer bevorzugten Ausführungsform der Erfindung eine Benetzungsschicht 13 enthalten. Dies ist insbesondere dann vorteilhaft, wenn das Material der Sperrschicht 12 von dem Material der Lotschicht 15 nicht gut benetzbar ist. Die Benetzungsschicht 10 ist vorzugsweise eine Platinschicht.
  • Die Lotschicht 15 enthält vorzugsweise zumindest eines der Materialien Zinn, Indium, Gallium oder Bismut. Die Dicke der Lotschicht beträgt vorteilhaft 3 μm oder weniger. Beispielsweise ist die Lotschicht 15 eine 2 μm dicke Sn-Schicht. Eine vergleichsweise geringe Dicke der Lotschicht hat insbesondere den Vorteil, dass die Gefahr, dass Bestandteile der Lotschicht, zum Beispiel Sn-Atome, 15 beim Lötvorgang an die Seitenflanken des Halbleiterchips 1 gelangen und dort einen Kurzschluss der Halbleiterschichten 3, 4, 5 verursachen, vermindert ist.
  • Zum Schutz der Lotschicht 15 vor Oxidation enthält die Schichtenfolge 2 auf einer vom Halbleiterchip 1 abgewandten Seite der Lotschicht 15 eine Oxidationsschutzschicht 17. Die Oxidationsschutzschicht 17 ist vorzugsweise aus einem gegen Oxidation vergleichsweise unempfindlichen Metall, vorzugsweise Gold, gebildet. Die Dicke der Oxidationsschutzschicht 17 beträgt vorteilhaft zwischen einschließlich 50 nm und einschließlich 200 nm. Beispielsweise ist die Oxidationsschutzschicht 17 eine 100 nm dicke Au-Schicht.
  • Zwischen der Lotschicht 15 und der Oxidationsschutzschicht 17 ist eine Barriereschicht 16 angeordnet. Die Barriereschicht 16 enthält bevorzugt zumindest eines der Materialien Titan, Vanadium, Chrom oder Niob. Die Dicke der Barriereschicht 16 beträgt vorteilhaft zwischen einschließlich 5 nm und einschließlich 100 nm, besonders bevorzugt zwischen einschließlich 10 nm und einschließlich 50 nm. Bei einer derartige Dicke ist die Barriereschicht einerseits dick genug, um eine Diffusion eines Lotbestandteils in die Oxidationsschutzschicht 17 effektiv zu vermindern und andererseits dünn genug, dass die Stöchiometrie der Lotschicht 15 beim Aufschmelzen und Verschmelzen mit der Barriereschicht 10 und der Oxidationsschutzschicht 17 nur geringfügig verändert wird.
  • Durch die Barriereschicht 16, zum Beispiel eine 10 nm dicke Titanschicht, wird vorteilhaft eine Diffusion von Bestandteilen der Lotschicht, beispielsweise Zinn-Atomen, in die Oxidationsschutzschicht 17 verhindert. Andernfalls würde die Gefahr bestehen, dass Bestandteile der Lotschicht 15 bis an die Oberfläche 20 der Oxidationsschutzschicht 17 diffundieren und dort zu einer Oxidbildung führen. Dies könnte dazu führen, dass bei einem Lötvorgang offene, sogenannte kalte Lötstellen oder an nur wenigen Punkten verbundene Lötverbindungen entstehen würden.
  • Die Barriereschicht 16 ist insbesondere dann vorteilhaft, wenn zwischen dem Aufbringen der Lotschicht und der Lötmontage des Halbleiterchips auf einen Träger 18 eine derart lange Lagerung des Halbleiterchips 1 erfolgt, dass ohne die Barriereschicht 16 bereits bei Zimmertemperatur eine Diffusion eines Lotbestandteils an die Oberfläche 20 der Oxidationsschutzschicht 17 erfolgen könnte.
  • Weiterhin ist die Barriereschicht 16 besonders dann vorteilhaft, wenn der Halbleiterchip zwischen dem Aufbringen der Lotschicht 15 und der Lötmontage weiteren Prozessschritten ausgesetzt ist, bei denen erhöhte Temperaturen auftreten, die eine Diffusion von Lotbestandteilen begünstigen würden.
  • Zwischen der Benetzungsschicht 13 und der Lotschicht 15 ist vorteilhaft eine zweite Barriereschicht 14 enthalten. Die zweite Barriereschicht 14 verhindert vorteilhaft eine Reaktion zwischen einem Bestandteil der Lotschicht 15, beispielsweise Zinn, und dem Material der Benetzungsschicht 13, beispielsweise Platin.
  • Wie die Barriereschicht 16, die zwischen der Lotschicht 15 und der Oxidationsschutzschicht 17 angeordnet ist, enthält die zweite Barriereschicht 14 zumindest eines der Materialien Titan, Vanadium, Chrom oder Niob. Die Dicke der zweiten Barriereschicht beträgt bevorzugt zwischen einschließlich 5 nm und einschließlich 100 nm, besonders bevorzugt zwischen einschließlich 10 nm und einschließlich 50 nm. Die Barriereschicht 16 und die zweite Barriereschicht 14 können zum Beispiel aus dem gleichen Material gefertigt sein, wodurch der Herstellungsaufwand vergleichsweise gering ist. Beispielsweise ist die Barriereschicht 16 eine 10 nm dicke Titanschicht und die zweite Barriereschicht 14 eine 50 nm dicke Titanschicht.
  • Der für den Halbleiterchip 1 vorgesehene Träger 18 kann insbesondere eine Leiterplatte oder ein Leiterrahmen sein. Weiterhin kann Träger 18 aus einer Keramik gebildet sein und beispielsweise als Träger für mehrere Halbleiterchips vorgesehen sein. Ferner kann der Träger 18 auch ein LED-Gehäuse sein.
  • Zur Herstellung einer Lötverbindung zwischen dem Träger 18 und dem Halbleiterchip 1 wird zum Beispiel der Träger 18 auf die für den Lötvorgang vorgesehene Temperatur geheizt und der Halbleiterchip 1, auf den die zur Herstellung der Lötverbindung vorgesehene Schichtenfolge 2 aufgebracht ist, an der Oberfläche 20 der Oxidationsschutzschicht 17 auf den Träger 18 beziehungsweise auf eine auf den Träger aufgebrachte Metallisierung 19, beispielsweise eine Leiterbahn, aufgesetzt und vorzugsweise angepresst. Die Barriereschichten 14, 16, die Lotschicht 15 und die Oxidationsschutzschicht 17 schmelzen beim Lötvorgang auf, wobei die jeweiligen Materialien der Barriereschicht 16 und der zweiten Barriereschicht 14 entweder mit dem Material der Lotschicht 15 eine intermetallische Verbindung ausbilden oder sich in anderer Form im Bereich der Lötverbindung verteilen. Vor dem Aufschmelzen der Schichten, beispielsweise bei einer Lagerung des Halbleiterchips 1 vor der Lötmontage oder bei der Positionierung des Halbleiterchips 1 über dem bereits aufgeheizten Träger 18, wird die Diffusion eines Bestandteils der Lotschicht 15, insbesondere Zinn, an die Oberfläche der Oxidationsschutzschicht 17 durch die Barriereschicht 16 vorteilhaft verhindert.
  • Bei dem in der 2 dargestellten zweiten Ausführungsbeispiel eines Halbleiterchips 1 gemäß der Erfindung ist die Lotschicht 15 keine Einzelschicht, sondern ein Schichtstapel aus einer Vielzahl von Zinnschichten 21 und Goldschichten 22. Die Zinnschichten 21 und die Goldschichten 22 verschmelzen beim Lötvorgang zu einer AuSn-Legierung. Zwischen die als Schichtstapel ausgebildete Lotschicht 15 und die Oxidationsschutzschicht 17 ist wie bei dem ersten Ausführungsbeispiel eine Barriereschicht 16 eingefügt. Beispielsweise kann es sich bei der Barriereschicht 16 um eine 20 nm dicke Vanadiumschicht handeln.
  • Wie bei dem ersten Ausführungsbeispiel ist auch bei dem zweiten Ausführungsbeispiel eine zweite Barriereschicht 14, beispielsweise eine 50 nm dicke Titanschicht, zwischen der Benetzungsschicht 13 und der Lotschicht 15 enthalten. Die zweite Barriereschicht 14 ist im Gegensatz zum ersten Ausführungsbeispiel aber nicht unmittelbar auf die Benetzungsschicht 13 aufgebracht. Vielmehr ist auf die von der Sperrschicht 12 abgewandte Seite der Benetzungsschicht 13 zunächst eine Goldschicht 22, nachfolgend die zweite Barriereschicht 14 und nachfolgend eine erste Zinnschicht 21 des die Lotschicht 15 ausbildenden Schichtstapels aufgebracht. Die zweite Barriereschicht 14 grenzt somit unmittelbar an die Zinnschicht 21 an. Dies ist vorteilhaft, da eine Reaktion zwischen dem Material Zinn in dem Schichtstapel der Lotschicht 15 und dem Material Platin in der Benetzungsschicht 13 unterbunden werden soll. Ansonsten entspricht das zweite Ausführungsbeispiel im wesentlichen dem ersten Ausführungsbeispiel.
  • Die Schichtenfolge 2 muss nicht, wie in den beiden Ausführungsbeispielen dargestellt, ganzflächig auf den Halbleiterchip 1 aufgebracht sein. Vielmehr kann die Schichtenfolge 2 auch beliebig strukturiert sein, beispielsweise mittels Photolithographie oder Abhebetechnik. Insbesondere können sowohl ein n-Kontakt als auch ein p-Kontakt auf der dem Träger 18 zugewandten Seite des Halbleiterchips 1 angeordnet sein und beispielsweise beide mit einer zuvor beschriebenen Schichtenfolge 2 durch eine Lötverbindung mit jeweils einer Leiterbahn auf dem Träger 18 verbunden sein.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (29)

  1. Halbleiterchip (1) mit einer zur Herstellung einer Lötverbindung vorgesehenen Schichtenfolge (2), die eine Lotschicht (15) und eine vom Halbleiterchip (1) aus gesehen der Lotschicht (15) nachfolgende Oxidationsschutzschicht (17) umfasst, dadurch gekennzeichnet, dass zwischen der Lotschicht (15) und der Oxidationsschutzschicht (17) eine Barriereschicht (16) enthalten ist.
  2. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, dass die Barriereschicht (16) eine Diffusion eines Materials, das Bestandteil der Lotschicht (15) ist, durch die Oxidationsschutzschicht (17) vermindert.
  3. Halbleiterchip nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Barriereschicht (16) Ti, V, Cr, Nb, Zr, Hf, Ta, Mo oder W enthält.
  4. Halbleiterchip nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Barriereschicht (16) eine Dicke zwischen 5 nm und 100 nm, bevorzugt zwischen einschließlich 10 nm und einschließlich 50 nm, aufweist.
  5. Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Lotschicht (15) Sn, In, Ga, Bi, Pb, Sb, Zn, Cd, Hg, Tl, AuSn, AuIn, AuBi, AgSn oder PbSn enthält.
  6. Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dicke der Lotschicht (15) 3 μm oder weniger beträgt.
  7. Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oxidationsschutzschicht (17) Au, Pt, Pd, Ir, Ag oder Rh enthält.
  8. Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Oxidationsschutzschicht (17) zwischen einschließlich 50 nm und einschließlich 200 nm dick ist.
  9. Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Halbleiterchip (1) und der Lotschicht (15) eine Benetzungsschicht (13) enthalten ist, wobei zwischen der Benetzungsschicht (13) und der Lotschicht (15) eine zweite Barriereschicht (14) angeordnet ist.
  10. Halbleiterchip nach Anspruch 9, dadurch gekennzeichnet, dass die zweite Barriereschicht (14) Ti, V, Cr, Nb, Zr, Hf, Ta, Mo oder W enthält.
  11. Halbleiterchip nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die zweite Barriereschicht (14) eine Dicke zwischen einschließlich 5 nm und einschließlich 100 nm, bevorzugt zwischen einschließlich 10 nm und einschließlich 50 nm, aufweist.
  12. Halbleiterchip nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Benetzungsschicht (13) Pt, Ni, Pd, Au, Ag, Cu oder Sn enthält.
  13. Halbleiterchip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchip (1) ein optoelektronischer Halbleiterchip ist.
  14. Halbleiterchip nach Anspruch 13, dadurch gekennzeichnet, dass der Halbleiterchip (1) ein Dünnfilm-Leuchtdiodenchip ist.
  15. Verfahren zur Ausbildung einer Lötverbindung zwischen einem Träger (18) und einem Halbleiterchip (1), wobei der Träger (18) oder der Halbleiterchip (1) mit einer zur Herstellung der Lötverbindung vorgesehenen Schichtenfolge (2) versehen ist, dadurch gekennzeichnet, dass die Schichtenfolge (2) eine Lotschicht (15) und eine in einer Wachstumsrichtung der Schichtenfolge (2) der Lotschicht (15) nachfolgende Oxidationsschutzschicht (17) umfasst, wobei zwischen der Lotschicht (15) und der Oxidationsschutzschicht (17) eine Barriereschicht (16) enthalten ist, und wobei beim Lötvorgang die Lotschicht (15) aufschmilzt sich die Barriereschicht (16) und die Oxidationsschutzschicht (17) mit der Lotschicht (15) vermischen.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Schichtenfolge (2) auf dem Halbleiterchip (1) angeordnet ist und das Aufschmelzen durch das Aufsetzen des Halbleiterchips (1) auf eine aufgeheizte Oberfläche des Trägers (18) erfolgt.
  17. Verfahren nach einem der Anspruche 15 oder 16, dadurch gekennzeichnet, dass die Barriereschicht (16) eine Diffusion eines Materials, das Bestandteil der Lotschicht (15) ist, durch die Oxidationsschutzschicht (17) bei einer Temperatur, die kleiner als die vorgesehene Löttemperatur ist, vermindert.
  18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass die Barriereschicht (16) Ti, V, Cr, Nb, Zr, Hf, Ta, Mo oder W enthält.
  19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass die Barriereschicht (16) eine Dicke zwischen einschließlich 5 nm und einschließlich 100 nm, bevorzugt zwischen einschließlich 10 nm und einschließlich 50 nm, aufweist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass die Lotschicht (15) Sn, In, Ga, Bi, Pb, Sb, Zn, Cd, Hg, Tl, AuSn, AuIn, AuBi, AgSn oder PbSn enthält.
  21. Verfahren nach einem der Ansprüche 15 bis 20, dadurch gekennzeichnet, dass die Dicke der Lotschicht (15) 3 μm oder weniger beträgt.
  22. Verfahren nach einem der Ansprüche 15 bis 21, dadurch gekennzeichnet, dass die Oxidationsschutzschicht (17) Au, Pt, Pd, Ir, Ag oder Rh enthält.
  23. Verfahren nach einem der Ansprüche 15 bis 22, dadurch gekennzeichnet, dass die Oxidationsschutzschicht (17) zwischen einschließlich 50 nm und einschließlich 200 nm dick ist.
  24. Verfahren nach einem der Ansprüche 15 bis 23, dadurch gekennzeichnet, dass zwischen dem Halbleiterchip (1) oder dem Trägerkörper (18) und der Lotschicht (15) eine Benetzungsschicht (13) enthalten ist, wobei zwischen der Benetzungsschicht (13) und der Lotschicht (15) eine zweite Barriereschicht (14) angeordnet ist.
  25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die zweite Barriereschicht (14) Ti, V, Cr, Nb, Zr, Hf, Ta, Mo oder W enthält.
  26. Verfahren nach einem der Ansprüche 24 oder 25, dadurch gekennzeichnet, dass die zweite Barriereschicht (14) eine Dicke zwischen einschließlich 5 nm und einschließlich 100 nm, bevorzugt zwischen einschließlich 10 nm und einschließlich 50 nm, aufweist.
  27. Verfahren nach einem der Ansprüche 24 bis 26, dadurch gekennzeichnet, dass die Benetzungsschicht (13) Pt, Ni, Pd, Au, Ag, Cu oder Sn enthält.
  28. Verfahren nach einem der Ansprüche 15 bis 27, dadurch gekennzeichnet, dass der Halbleiterchip (1) ein optoelektronischer Halbleiterchip ist.
  29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass der Halbleiterchip (1) ein Dünnfilm-Leuchtdiodenchip ist.
DE102005029246.1A 2005-03-31 2005-06-23 Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips Active DE102005029246B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102005029246.1A DE102005029246B4 (de) 2005-03-31 2005-06-23 Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
EP06004421.1A EP1717854B1 (de) 2005-03-31 2006-03-03 Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
JP2006094778A JP2006287226A (ja) 2005-03-31 2006-03-30 はんだ結合を形成するために規定された層列を有する半導体チップ及び支持体と半導体チップとの間にはんだ結合を形成するための方法
US11/393,533 US7598529B2 (en) 2005-03-31 2006-03-30 Semiconductor chip having a soldering layer sequence, and process for soldering a semiconductor chip

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005015147 2005-03-31
DE102005015147.7 2005-03-31
DE102005029246.1A DE102005029246B4 (de) 2005-03-31 2005-06-23 Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips

Publications (2)

Publication Number Publication Date
DE102005029246A1 true DE102005029246A1 (de) 2006-10-12
DE102005029246B4 DE102005029246B4 (de) 2023-06-22

Family

ID=36869981

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005029246.1A Active DE102005029246B4 (de) 2005-03-31 2005-06-23 Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips

Country Status (4)

Country Link
US (1) US7598529B2 (de)
EP (1) EP1717854B1 (de)
JP (1) JP2006287226A (de)
DE (1) DE102005029246B4 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717854A2 (de) 2005-03-31 2006-11-02 Osram Opto Semiconductors GmbH Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
DE102008050573A1 (de) 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
CN102104090A (zh) * 2009-12-22 2011-06-22 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
US8247259B2 (en) 2007-12-20 2012-08-21 Osram Opto Semiconductors Gmbh Method for the production of an optoelectronic component using thin-film technology
DE102012216546A1 (de) * 2012-09-17 2014-04-10 Infineon Technologies Ag Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102013206260B3 (de) * 2013-04-10 2014-09-11 Schott Ag Verfahren zum Herstellen eines Bauelements mit einer Lötverbindung, Bauelement mit Lötverbindung und Verwendung des Bauelements
WO2014154637A1 (de) 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
WO2016192965A1 (de) * 2015-06-02 2016-12-08 Rogers Germany Gmbh Verfahren zur herstellung eines verbundmaterials
DE102012111654B4 (de) * 2011-12-01 2020-02-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029391A1 (de) * 2007-06-26 2009-01-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
US20100101639A1 (en) * 2008-10-24 2010-04-29 Epistar Corporation Optoelectronic device having a multi-layer solder and manufacturing method thereof
KR100974776B1 (ko) 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
TWI446577B (zh) * 2010-12-23 2014-07-21 Ind Tech Res Inst Ｌｅｄ晶圓之接合方法、ｌｅｄ晶粒之製造方法及ｌｅｄ晶圓與基體之接合結構
DE102013109316A1 (de) 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
JP6210211B2 (ja) * 2013-11-14 2017-10-11 日亜化学工業株式会社 発光装置の製造方法
DE102015108545A1 (de) 2015-05-29 2016-12-01 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP6339652B1 (ja) 2016-12-07 2018-06-06 日機装株式会社 光半導体装置の製造方法
DE102017112866A1 (de) * 2017-06-12 2018-12-13 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat und elektronisches Bauelement
EP3746832A4 (de) 2018-01-29 2021-10-13 Applied Materials, Inc. Benetzungsschichten für die verbesserung einer optischen vorrichtung
CN113601063A (zh) * 2021-08-16 2021-11-05 苏州三利特新能源科技有限公司 一种基于纳米改性的高润湿无铅光伏焊带及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614668A1 (de) * 1967-12-01 1970-10-29 Semikron Gleichrichterbau Halbleiter-Anordnung mit gut loetbaren Kontaktelektroden
US5197654A (en) * 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4817854A (en) * 1985-03-11 1989-04-04 The United States Of America As Represented By The Secretary Of The Air Force LED soldering method utilizing a PT migration barrier
US5234153A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Permanent metallic bonding method
JPH1064902A (ja) * 1996-07-12 1998-03-06 Applied Materials Inc アルミニウム材料の成膜方法及び成膜装置
JPH10190130A (ja) * 1996-12-27 1998-07-21 Shimadzu Corp 半導体レーザ装置
JP3718380B2 (ja) * 1999-08-18 2005-11-24 株式会社日立製作所 はんだ接続構造を有する回路装置およびその製造方法
EP1179836A3 (de) 2000-08-11 2003-05-28 Agere Systems Optoelectronics Guardian Corporation Gold-Lote enthaltender Kontakt für Indium-Halbleitervorrichtungen
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
DE10221857A1 (de) * 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2004141937A (ja) * 2002-10-25 2004-05-20 Mitsubishi Materials Corp はんだペースト用表面被覆Ａｕ−Ｓｎ合金粉末
US6929966B2 (en) * 2002-11-29 2005-08-16 Osram Opto Semiconductors Gmbh Method for producing a light-emitting semiconductor component
JP2004235649A (ja) * 2003-01-31 2004-08-19 Osram Opto Semiconductors Gmbh 電気コンタクト領域を備えたモジュールの製造方法および半導体層列および活性ゾーンを有するモジュール
TWI243488B (en) * 2003-02-26 2005-11-11 Osram Opto Semiconductors Gmbh Electrical contact-area for optoelectronic semiconductor-chip and its production method
DE10350707B4 (de) 2003-02-26 2014-02-13 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
DE10329364B4 (de) * 2003-06-30 2007-10-11 Osram Opto Semiconductors Gmbh Elektrischer Kontakt für ein optoelekronisches Bauelement und Verfahren zu dessen Herstellung
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614668A1 (de) * 1967-12-01 1970-10-29 Semikron Gleichrichterbau Halbleiter-Anordnung mit gut loetbaren Kontaktelektroden
US5197654A (en) * 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717854A2 (de) 2005-03-31 2006-11-02 Osram Opto Semiconductors GmbH Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US8247259B2 (en) 2007-12-20 2012-08-21 Osram Opto Semiconductors Gmbh Method for the production of an optoelectronic component using thin-film technology
DE102008050573A1 (de) 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US8367438B2 (en) 2008-10-06 2013-02-05 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor component and optoelectronic semiconductor component
CN102104090A (zh) * 2009-12-22 2011-06-22 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
US11842975B2 (en) 2011-12-01 2023-12-12 Infineon Technologies Ag Electronic device with multi-layer contact and system
DE102012111654B4 (de) * 2011-12-01 2020-02-06 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements
DE102012216546A1 (de) * 2012-09-17 2014-04-10 Infineon Technologies Ag Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
DE102012216546B4 (de) 2012-09-17 2023-01-19 Infineon Technologies Ag Verfahren zum verlöten eines halbleiterchips mit einem träger
US9502376B2 (en) 2013-03-26 2016-11-22 Osram Opto Semiconductors Gmbh Process for connecting joining parts
DE102013103081A1 (de) 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
WO2014154637A1 (de) 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
DE102013206260B3 (de) * 2013-04-10 2014-09-11 Schott Ag Verfahren zum Herstellen eines Bauelements mit einer Lötverbindung, Bauelement mit Lötverbindung und Verwendung des Bauelements
WO2016192965A1 (de) * 2015-06-02 2016-12-08 Rogers Germany Gmbh Verfahren zur herstellung eines verbundmaterials
US10448504B2 (en) 2015-06-02 2019-10-15 Rogers Germany Gmbh Method for producing a composite material

Also Published As

Publication number Publication date
EP1717854A3 (de) 2011-05-11
US7598529B2 (en) 2009-10-06
JP2006287226A (ja) 2006-10-19
US20060234482A1 (en) 2006-10-19
EP1717854B1 (de) 2020-07-29
EP1717854A2 (de) 2006-11-02
DE102005029246B4 (de) 2023-06-22

Similar Documents

Publication Publication Date Title
EP1717854B1 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
DE102005040527A1 (de) Halbleitervorrichtung, ihr Herstellungsverfahren und Elektronikkomponenteneinheit
DE2744167C2 (de) Optoelektronisches Koppelelement
WO2009079969A1 (de) Verfahren zum herstellen eines optoelektronischen bauelementes in dünnschichttechnik
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE102005042780A1 (de) Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben
DE102009037319A1 (de) Verfahren zur Herstellung einer Licht emittierenden Halbleitervorrichtung und Licht emittierende Halbleitervorrichtung
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE3200788C2 (de)
DE10244986B4 (de) Strahlungsemittierendes Halbleiterbauelement
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
EP1794816A2 (de) Verfahren zur herstellung eines d]nnfilmhalbleiterchips
DE102005058654A1 (de) Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen
DE102009044086A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils und nach diesem Verfahren hergestelltes elektronisches Bauteil
WO2016062464A1 (de) Elektronische vorrichtung und verfahren zur herstellung einer elektronischen vorrichtung
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
DE10350707B4 (de) Elektrischer Kontakt für optoelektronischen Halbleiterchip und Verfahren zu dessen Herstellung
WO2016120047A1 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE1816748C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10303978A1 (de) Dünnfilmhalbleiterbauelement und Verfahren zu dessen Herstellung
DE102017113515B4 (de) Verfahren zum Bilden eines elektrisch leitfähigen Kontakts und elektronische Vorrichtung
DE102015114086B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
WO2023088705A2 (de) Halbleiterchip und verfahren zum verbinden eines halbleiterchips mit einem anschlussträger

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final