DE102013103081A1 - Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern - Google Patents

Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern Download PDF

Info

Publication number
DE102013103081A1
DE102013103081A1 DE102013103081.5A DE102013103081A DE102013103081A1 DE 102013103081 A1 DE102013103081 A1 DE 102013103081A1 DE 102013103081 A DE102013103081 A DE 102013103081A DE 102013103081 A1 DE102013103081 A1 DE 102013103081A1
Authority
DE
Germany
Prior art keywords
layer
bismuth
indium
sequence
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102013103081.5A
Other languages
English (en)
Inventor
Andreas Plössl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102013103081.5A priority Critical patent/DE102013103081A1/de
Priority to PCT/EP2014/055848 priority patent/WO2014154637A1/de
Priority to CN201480018514.8A priority patent/CN105103287B/zh
Priority to KR1020157030358A priority patent/KR102172348B1/ko
Priority to US14/773,970 priority patent/US9502376B2/en
Priority to JP2016504616A priority patent/JP6184582B2/ja
Priority to DE112014001708.6T priority patent/DE112014001708A5/de
Publication of DE102013103081A1 publication Critical patent/DE102013103081A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746Plating
    • H01L2224/27462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746Plating
    • H01L2224/27464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29084Four-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32505Material outside the bonding interface, e.g. in the bulk of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83054Composition of the atmosphere
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8334Bonding interfaces of the layer connector
    • H01L2224/83359Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83498Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/83499Material of the matrix
    • H01L2224/835Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83538Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83539Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8382Diffusion bonding
    • H01L2224/83825Solid-liquid interdiffusion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/839Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector with the layer connector not providing any mechanical bonding
    • H01L2224/83901Pressing the layer connector against the bonding areas by means of another connector
    • H01L2224/83902Pressing the layer connector against the bonding areas by means of another connector by means of another layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83948Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

Es wird ein Verfahren zum Verbinden von Fügepartnern (1, 2) mit den folgenden Schritten angegeben: – Bereitstellen eines ersten Fügepartners (1) und eines zweiten Fügepartners (2), – Aufbringen einer ersten Schichtenfolge (10) auf den ersten Fügepartner (1), – Aufbringen einer zweiten Schichtenfolge (20) auf den zweiten Fügepartner (2), – Zusammenpressen der ersten Schichtenfolge (10) und der zweiten Schichtenfolge (20) an ihren dem ersten Fügepartner (1) und dem zweiten Fügepartner (2) jeweils abgewandten Stirnflächen unter Anwendung eines Fügedrucks (p) bei einer Fügetemperatur für eine vorgegebene Fügezeit.

Description

  • Es wird ein Verfahren zum Verbinden von Fügepartnern angegeben. Weiter wird eine Anordnung von Fügepartnern angegeben.
  • Die Druckschrift DE 10 2005 029 246 beschreibt ein Verfahren zur Ausbildung einer Lötverbindung zwischen einem Träger und einem Halbleiterchip.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren zum Verbinden zweier Fügepartner anzugeben, bei dem eine Verbindung zwischen den Fügepartnern bei einer relativ geringen Temperatur hergestellt werden kann, wobei die derart hergestellte Verbindung besonders temperaturstabil ist.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden zunächst ein erster Fügepartner und ein zweiter Fügepartner bereitgestellt. Bei den Fügepartnern kann es sich beispielsweise um zumindest eines der folgenden Elemente handeln: Optoelektronischer Halbleiterchip, Wafer optoelektronischer Halbleiterchips, metallischer Leiterrahmen, mit Kunststoff ummantelter metallischer Leiterrahmen, Keramikträger, Leiterplatte (Platine), Halbleiterwafer aus GaAs, Ge oder Si, Keramikwafer aus Si3N4 oder AlN oder ähnliches. Beispielsweise kann mit dem Verfahren ein optoelektronischer Halbleiterchip, zum Beispiel ein Leuchtdiodenchip, auf einer Leiterplatte oder einem metallischen Leiterrahmen befestigt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird auf den ersten Fügepartner eine erste Schichtenfolge aufgebracht. Die erste Schichtenfolge umfasst zumindest eine Schicht, die zumindest ein Metall enthält oder aus einem Metall besteht. Das Aufbringen der ersten Schichtenfolge auf den ersten Fügepartner kann beispielsweise durch physikalische Dampfphasenabscheidung wie Sputtern oder Aufdampfen, galvanisch oder durch stromloses Abscheiden erfolgen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird auf den zweiten Fügepartner eine zweite Schichtenfolge aufgebracht. Das Aufbringen der zweiten Schichtenfolge kann mit dem gleichen Verfahren wie das Aufbringen der ersten Schichtenfolge erfolgen. Die erste und die zweite Schichtenfolge können identisch sein. Es ist jedoch auch möglich, dass sich die erste und die zweite Schichtenfolge hinsichtlich ihres Aufbaus, also der Abfolge der Schichten in der Schichtenabfolge und/oder hinsichtlich der verwendeten Materialien für die Schichten der Schichtenfolge voneinander unterscheiden. Ferner ist es möglich, dass die erste und die zweite Schichtenfolge mit unterschiedlichen Abscheideverfahren erzeugt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt ein Zusammenpressen der ersten Schichtenfolge und der zweiten Schichtenfolge an ihren dem ersten Fügepartner und dem zweiten Fügepartner jeweils abgewandten Stirnflächen unter Anwendung eines Fügedrucks bei einer Fügetemperatur für eine vorgegebene Fügezeit. Das heißt, die erste Schichtenfolge wird mit ihrer dem ersten Fügepartner abgewandten Stirnfläche mit der dem zweiten Fügepartner abgewandten Stirnfläche der zweiten Schichtenfolge zunächst in Kontakt gebracht. Dann erfolgt ein Zusammenpressen der beiden Schichtenfolgen an den Stirnflächen unter Anwendung eines Fügedrucks bei einer Fügetemperatur für eine vorgegebene Zeitspanne, die Fügezeit. Dabei werden die erste Schichtenfolge und die zweite Schichtenfolge zumindest zum Teil oder vollständig aufgeschmolzen und die Materialien der beiden Schichtenfolgen vermischen sich miteinander.
  • Gemäß zumindest einer Ausführungsform des Verfahrens verschmelzen die erste Schichtenfolge und die zweite Schichtenfolge zu einer Verbindungsschicht, die direkt an den ersten Fügepartner und den zweiten Fügepartner grenzt. Das heißt, nach der Fügezeit sind die Schichtenfolgen zur Verbindungsschicht zusammengefügt, die sich dann zwischen den beiden Fügepartnern befindet und die eine mechanische Verbindung zwischen den Fügepartnern vermittelt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die erste Schichtenfolge zumindest eine Schicht, die Silber enthält oder die aus Silber besteht. Beispielsweise kann die erste Schichtenfolge dann auch aus dieser Silberschicht bestehen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die zweite Schichtenfolge zumindest eine Schicht, die Indium und Wismut enthält oder die zweite Schichtenfolge enthält zumindest eine Schicht, die Indium enthält und eine Schicht, die Wismut enthält. Mit anderen Worten enthält die zweite Schichtenfolge zumindest Indium und Wismut als Metalle. Beispielsweise ist es möglich, dass die zweite Schichtenfolge darüber hinaus keine anderen Metalle enthält. Die Metalle Indium und Wismut können in der zweiten Schichtenfolge in einer einzigen gemeinsamen Schicht, zum Beispiel als Indium-Wismut-Legierung, vorkommen. Ferner ist es möglich, dass die zweite Schichtenfolge wenigstens eine Einzelschicht enthält, die aus Indium besteht und eine Einzelschicht, die aus Wismut besteht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens beträgt die Fügetemperatur, auf die die erste Schichtenfolge und die zweite Schichtenfolge während des Fügens erhitzt werden, höchstens 120 °C. Die erste Schichtenfolge und die zweite Schichtenfolge verschmelzen oder verbinden sich bei dieser Temperatur zur Verbindungsschicht, die dann Silber, Indium und Wismut enthält und erst bei viel höheren Temperaturen ab zirka 260 °C wieder aufschmilzt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zum Verbinden von Fügepartnern umfasst das Verfahren die folgenden Schritte:
    • – Bereitstellen eines ersten Fügepartners und eines zweiten Fügepartners,
    • – Aufbringen einer ersten Schichtenfolge auf den ersten Fügepartner,
    • – Aufbringen einer zweiten Schichtenfolge auf den zweiten Fügepartner,
    • – Zusammenpressen der ersten Schichtenfolge und der zweiten Schichtenfolge an ihren dem ersten Fügepartner und dem zweiten Fügepartner jeweils abgewandten Stirnflächen unter Anwendung eines Fügedrucks bei einer Fügetemperatur für eine vorgegebene Fügezeit, wobei
    • – die erste Schichtenfolge zumindest eine Schicht umfasst, die Silber enthält oder die aus Silber besteht,
    • – die zweite Schichtenfolge zumindest eine Schicht umfasst, die Indium und Wismut enthält, oder die zweite Schichtenfolge zumindest eine Schicht umfasst, die Indium enthält, und eine Schicht, die Wismut enthält,
    • – die Fügetemperatur höchstens 120 °C beträgt, und
    • – die erste Schichtenfolge und die zweite Schichtenfolge zu einer Verbindungsschicht verschmelzen, die direkt an den ersten Fügepartner und den zweiten Fügepartner grenzt.
  • Das hier beschriebene Verfahren zum Verbinden von Fügepartnern macht unter anderem von den folgenden Überlegungen Gebrauch:
    Zum Verbinden von Fügepartnern, beispielsweise zur Kombination von Halbleiterbauelementen mit Gehäusen oder Platinen oder bei der Montage von gehäusten elektronischen Bauelementen auf Platinen können Weichlote und das Weichlöten als Verbindungsverfahren Verwendung finden. Um die thermische Belastung für die Fügepartner gering zu halten, sind dabei niedrige Fügetemperaturen angestrebt. Die bekannten Weichlotverfahren basieren dabei beispielsweise auf Sn-Ag-Cu (SaC)-Materialsystemen oder auf Sn-Pb-Materialsystemen.
  • Bei diesem Weichlotverfahren erstarrt das flüssige Lot beim Abkühlen unterhalb seines Schmelzpunkts. Wenn die Verbindung wieder auf die Temperatur des Schmelzpunktes erwärmt wird, verliert sie ihre Festigkeit. Mehrere Integrationsschritte hintereinander, etwa die Montage eines Halbleiterchips auf eine Keramikplatine und das nachfolgende Auflöten der Keramik auf eine Metallkernplatine können deshalb nicht mit den gleichen Lotsystemen bewerkstelligt werden, ohne die Integrität der zuerst hergestellten Lotverbindung zu gefährden.
  • Dieses Problem könnte überwunden werden, wenn verschiedene Lotsysteme mit abgestuften Schmelzpunkten zum Einsatz kommen. Eine andere Möglichkeit besteht darin, anstelle der üblichen eutektischen Erstarrung beim Abkühlen eine isotherme Erstarrungsreaktion zu nutzen. Hierbei bildet sich bei konstant gehaltener Fügetemperatur durch Reaktion der Metallschmelze mit einer höher schmelzenden Metallkomponente eine dauerhaft feste Verbindung, deren Schmelzpunkt weit oberhalb der Fügetemperatur liegen kann. Um Verbindungen mit den oben genannten SAC-Legierungen als Verbindungsmittel bei einem nachfolgenden Fügeschritt nicht zu schädigen, können beispielsweise Hybride aus Lot und Klebstoff eingesetzt werden. Ein Beispiel dafür sind TLPS-Pasten (Transient Liquid Phase Sintering Pastes), die eine bei geringeren Temperaturen schmelzende Bi-SN-Legierung mit Kupfer isotherm erstarren lassen, um ohne eine vorher hergestellte SAC-Verbindung zu gefährden und ohne eine nachfolgende SAC-Verbindung auszuschließen, die Fügepartner zu verbinden. Flussmittel, welche die Reaktivität der unedlen Komponente aus Bi-Sn sicherstellen sollen, sind in die Klebematrix eingebettet.
  • Eine weitere Alternative stellt das isotherme Erstarren mit Au-Sn als Verbindungsmittel dar, was jedoch einerseits wegen des dazu notwendigen hohen Goldanteils teuer ist und wegen der relativ hohen Schmelzpunkte von Zinn beziehungsweise einer eutektischen Au-Sn-Legierung höhere Prozesstemperaturen erforderlich macht als dies für viele Fügepartner vertretbar ist.
  • Dem hier beschriebenen Verfahren liegt nun unter anderem die Idee zugrunde, einen isothermen Erstarrungsprozess zu nutzen, der zum einen eine bei geringerer Temperatur schmelzende Komponente als es Sn oder AuSn sind, nutzt und der zum anderen das teure Edelmetall Gold vermeidet. Ferner werden dünne Schichten zur Herstellung der ersten und zweiten Schichtenfolge genutzt, wodurch ein besonders einfaches Aufschmelzen der Schichtenfolgen erfolgen kann.
  • Als niedrig schmelzende Komponente wird eine Mischung aus Wismut und Indium genutzt. Im System Wismut-Indium kann eine Schmelze bereits deutlich unterhalb von 100 °C gebildet werden. Durch die Zugabe von Silber kann die Schmelztemperatur dann massiv angehoben werden. Eine isotherme Erstarrungsreaktion von Wismut-Indium mit Silber führt bereits bei 100 °C zur Bildung intermetallischer Verbindungen zwischen Silber und Indium. Damit verarmt Wismut-Indium an Indium und die Schmelztemperatur der Verbindung steigt auf zirka 260 °C, wobei die intermetallischen Silber-Indium-Verbindungen fest bleiben. Die niedrig schmelzende Komponente kann dabei aus einer Wismut-Indium-Legierung bestehen oder sie kann in situ beim Fügeprozess aus der Reaktion reiner Wismutschichten und Indiumschichten miteinander erzeugt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist die Verbindungsschicht Bereiche auf, die Wismut enthalten oder aus Wismut bestehen, wobei die Bereiche vollständig von einem Material umschlossen sind, das Indium und/oder Silber enthält. Dabei hat sich herausgestellt, dass die Verbindungsschicht besonders stabil ist, insbesondere thermisch stabil ist, wenn nach dem Fügeprozess die Wismut-Komponente der Verbindungsschicht, in der geringe Mengen an Indium und Silber gelöst sein können, keine zusammenhängende, unterbrechungsfreie Schicht bildet.
  • Insbesondere über die Wahl der Fügezeit kann erreicht werden, dass eine in der ersten oder zweiten Schichtenfolge vorhandene durchgehende Wismutschicht Unterbrechungen bekommt. Die Verbindungsschicht weist dann keine durchgehende Wismutschicht mehr auf, sondern ist frei von einer solchen Schicht, die aus Wismut besteht oder die Verbindungsschicht ist frei von einer einfach zusammenhängenden Schicht, die aus Wismut besteht. Die Wismutschicht kann dann beispielsweise netzartig ausgebildet sein, das heißt sie weist Löcher oder Durchbrüche auf, die mit den anderen Metallen der Schichtenfolgen gefüllt sind. Mit längeren Fügezeiten ist es möglich, dass die vor dem Fügen eventuell in der ersten Schichtenfolge oder der zweiten Schichtenfolge vorhandene Wismutschicht in einzelne Körner zerfällt, die vom Material der anderen Metalle der Schichtenfolgen, also insbesondere Indium und Silber, umgeben sind.
  • Diese Strukturbeeinflussung kann dabei durch den Fügeprozess oder ergänzend durch einen nachfolgenden Temperschritt, bei dem die Verbindungsschicht nochmals erhitzt wird, bewirkt werden. Aus thermischer und mechanischer Sicht stellen die Wismutkörner, also die Bereiche, die Wismut enthalten oder aus Wismut bestehen, in einer Matrix aus intermetallischen Verbindungen von Silber und Indium oder in einer Silber-Indium-Legierung mit Silberkörner, in denen Indium gelöst ist, eine besonders günstige Mikrostruktur der Fügezone und damit der Verbindungsschicht dar.
  • Gemäß zumindest einer Ausführungsform des Verfahrens beträgt in einer Querschnittsfläche der Verbindungsschicht der Anteil der Querschnittsfläche, der aus Wismut besteht, höchstens 50 %. Die Querschnittsfläche kann sich dabei beispielsweise durch die gesamte Verbindungsschicht hindurch vom ersten Fügepartner zum zweiten Fügepartner erstrecken. Bei der Querschnittsfläche handelt es sich dann um einen beliebigen Schnitt durch die Verbindungsschicht, der beispielsweise senkrecht zur Haupterstreckungsebene der beiden Fügepartner verläuft. In dieser Querschnittsfläche besteht vorzugsweise im Durchschnitt höchstens die Hälfte der Fläche aus Wismut mit dem Rest verteilt auf Silber und Indium und etwaige weitere vorhandene Metalle. Vorzugsweise beträgt der Flächenanteil von Wismut dabei höchstens 30 %, besonders bevorzugt höchstens 15 %.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die Verbindungsschicht elektrisch leitend. Das heißt, die Verbindungsschicht stellt nicht nur eine mechanische Verbindung zwischen den beiden Fügepartnern dar, sondern die beiden Fügepartner können durch die Verbindungsschicht auch elektrisch leitend miteinander verbunden sein. Auf diese Weise kann über die Verbindungsschicht beispielsweise ein optoelektronischer Halbleiterchip auf einer Leiterplatte mechanisch befestigt und elektrisch angeschlossen sein. Die elektrisch leitende Verbindung kann insbesondere durch den Silber-Anteil in der Verbindungsschicht hergestellt sein, der die Fügepartner über Pfade, die nicht durch eine zusammenhängende Wismutschicht unterbrochen sind, miteinander verbindet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist die Verbindungsschicht frei von Gold und frei von Flussmitteln. Der Verzicht auf Gold in der Verbindungsschicht führt zu einer besonders kostengünstigen Verbindungsschicht, die bei besonders niedrigen Temperaturen erzeugt werden kann. Die geringe Fügetemperatur, die durch die Wahl einer bei besonders geringen Temperaturen bereits flüssigen Metalllegierung möglich ist, vermindert die thermomechanische Belastung in einem Verbund aus Materialien unterschiedlichen thermischen Ausdehnungsverhaltens und schont temperaturempfindliche Stoffe, beispielsweise Kunststoffe auf kunststoffumspritzten Leiterrahmen. Die geringen Kosten der hochschmelzenden Komponente ermöglichen es, das Verfahren auch bei kostenkritischen Produkten einzusetzen.
  • Da die genannten Metalle in der ersten und in der zweiten Schichtenfolge sehr rein aufgebracht werden können, kann auf die Verwendung von Flussmitteln verzichtet werden. Dadurch ist die Verbindungsschicht frei von Flussmitteln. Damit wird aber auch eine geringe thermische Leitfähigkeit eines Metall-Polymer-Hybrids vermieden. Ferner sind durch den Verzicht auf Flussmittel die Korrosionsrisiken von eingeschlossenen Flussmittelrückständen beziehungsweise die Probleme beim nachträglichen Entfernen der Flussmittelreste und Flussmittelrückstände sowie die damit verbundenen Kosten vermieden.
  • Aufgrund der guten Wärmeleitfähigkeit von Indium und Silber ist die Verbindungsschicht ferner besonders gut zum Abführen von Verlustwärme geeignet. Dabei erweist es sich als vorteilhaft, dass die Verbindungsschicht frei von einer durchgehenden Schicht aus Wismut ist, da Wismut von den genannten Metallen die geringste thermische Leitfähigkeit aufweist. Für eine möglichst gute Entwärmung wird daher der Anteil von Silber in der Verbindungsschicht möglichst hoch und der Anteil von Wismut möglichst gering gewählt. Auch für eine möglichst gute Beständigkeit der Verbindungsschicht bei Temperaturen oberhalb von 260 °C ist der Anteil an Silber möglichst hoch und der Anteil an Wismut möglichst gering zu wählen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die erste Schichtenfolge und/oder die zweite Schichtenfolge eine Schicht oder eine Abfolge direkt aneinandergrenzender Schichten, wobei die Schicht oder die Abfolge von Schichten ausschließlich Indium und Wismut enthalten, wobei der Stoffmengenanteil von Indium wenigstens 67 at% und höchstens 85 at% beträgt. Optimalerweise beträgt der Stoffmengenanteil von Indium 78,5 at%.
  • Mit einem solchen Indiumanteil im Bereich der Schichtenfolgen, die aus Indium und Wismut bestehen, kann eine Schmelze dieser Bereiche bereits deutlich unter 100 °C gebildet werden. Eine solche Schmelze bildet sich dann bereits bei einer Temperatur von zirka 73 °C. Durch die Zugabe von Silber aus umliegenden Schichten einer Schichtenfolge oder aus der ersten Schichtenfolge, wenn die Indium-Wismut-Schmelze beispielsweise in der zweiten Schichtenfolge erzeugt wird, kann die Schmelztemperatur dann stark angehoben werden. Eine isotherme Erstarrungsreaktion von Wismut-Indium mit Silber führt bereits bei 100 °C zur Bildung der intermetallischen Verbindungen zwischen Silber und Indium, die zur hohen Temperaturbeständigkeit der Verbindungsschicht führt. Für ein möglichst gutes Schmelzverhalten des Anteils der Schichtenfolgen, der aus Wismut und Indium besteht, ist ein Verhältnis von Wismut zu Indium in diesen Bereichen der Schichtenfolgen von zirka 0,27 optimal.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die erste Schichtenfolge und/oder die zweite Schichtenfolge zumindest eine Schicht, die aus Indium besteht und zumindest eine Schicht, die aus Wismut besteht, wobei die Schicht aus Indium und die Schicht aus Wismut direkt aneinandergrenzen. Das heißt, in diesem Fall liegt die niedrigschmelzende Komponente aus Wismut und Indium nicht in einer Legierung vor, sondern die niedrigschmelzende Komponente wird während des Fügeprozesses aus der Reaktion der unmittelbar aneinandergrenzenden Wismut-Schichten und Indium-Schichten miteinander erzeugt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens besteht die zweite Schichtenfolge aus einer Schicht, die mit einer Wismut-Indium-Legierung gebildet ist. In diesem Fall wird die niedrigschmelzende Komponente also direkt als Legierung ausgeführt und nicht in einzelnen voneinander getrennten Wismut-Schichten und Indium-Schichten übereinander abgeschieden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die erste Schichtenfolge und/oder die zweite Schichtenfolge eine Schicht, die aus Titan besteht und die direkt an eine Schicht aus Indium oder eine Schicht aus Wismut grenzt, wobei die Schicht aus Titan dazu vorgesehen ist, ein Vermischen von Silber mit Indium und/oder Wismut zu verzögern. Beispielsweise kann ein Teil der Schichtenfolge, der Indium und Wismut enthält, durch die Titanschicht während des Aufschmelzens zunächst vom umgebenden Silber freigehalten werden. Erst wenn in der Schichtenfolge eine bestimmte Temperatur erreicht ist, bei der die Einzelschichten aus Indium und Wismut zur niederschmelzenden Komponente reagiert haben, reißt die Schicht aus Titan zum Beispiel auf und erlaubt ein Eindringen von Silber in den Bereich mit Indium und Wismut und damit das isotherme Erstarren zur Bildung der Verbindungsschicht.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst die erste Schichtenfolge und/oder die zweite Schichtenfolge eine Abfolge von Schichten aus Indium und Schichten aus Wismut, wobei die Abfolge an ihren Stirnflächen jeweils von einer Schicht aus Titan bedeckt ist. Das heißt, ein Bereich in den Schichtenfolgen, der mit Indium und Wismut gebildet ist, kann durch Titanschichten an beiden Enden vor angrenzendem Silber geschützt sein. Auf diese Weise ist es besonders effizient möglich, das Eindringen von Silber so lange hinauszuzögern, bis die Indium- und Wismut-Schichten ausreichend zur niederschmelzenden Komponente vermischt sind.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist wenigstens die Hälfte der Schichten aus Titan oder jede Schicht aus Titan, die in den Schichtenfolgen zum Einsatz kommt, dabei eine Dicke von höchstens 10 nm auf. Das heißt, zum Schutz der Schichten aus Indium und Wismut sind extrem dünne Titanschichten ausreichend.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist wenigstens die Hälfte der Schichten aus Indium oder jede Schicht aus Indium dicker als wenigstens die Hälfte der Schichten aus Wismut oder jede Schicht aus Wismut in den Schichtenfolgen, wobei wenigstens die Hälfte der Schichten aus Indium oder jede Schicht aus Indium eine Dicke von wenigstens 150 nm und höchstens 850 nm aufweist und wenigstens die Hälfte der Schichten aus Wismut oder jede Schicht aus Wismut eine Dicke von wenigstens 50 nm und höchstens 300 nm aufweist. Über die Schichtdicken der Schichten aus Indium und Wismut kann dann der Indiumanteil im System Indium-Wismut eingestellt werden, wobei wie oben beschrieben ein optimaler Indiumanteil zwischen 67 at% und 85 at% angestrebt wird.
  • Gemäß zumindest einer Ausführungsform des Verfahrens sind zumindest manche Schichten, insbesondere alle Schichten, der ersten und der zweiten Schichtenfolge mittels wenigstens einer der folgenden Abscheidetechniken erzeugt: physikalische Dampfphasenabscheidung wie Sputtern oder Aufdampfen. Mit diesen Techniken können besonders dünne Schichten zur Herstellung der Schichtenfolgen genutzt werden. Durch die Verwendung der genannten Abscheidetechniken kann eine Oxidation der unedlen Elemente effektiv unterbunden werden und es können besonders reine Schichten aus Indium und Wismut erzeugt werden.
  • Ferner wird eine Anordnung von Fügepartnern angegeben. Die Anordnung kann dabei mit einem hier beschriebenen Verfahren hergestellt werden. Das heißt sämtliche für das Verfahren beschriebene Merkmale sind auch für die Anordnung offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform der Anordnung umfasst die Anordnung einen ersten Fügepartner und einem zweiten Fügepartner, und eine Verbindungsschicht, die direkt an den ersten Fügepartner und den zweiten Fügepartner grenzt, wobei die Verbindungsschicht Bereiche aufweist, die Wismut enthalten oder aus Wismut bestehen, wobei die Bereiche vollständig von einem Material umschlossen sind, das Indium und/oder Silber enthält.
  • Im Folgenden werden das hier beschriebene Verfahren sowie die hier beschriebene Anordnung anhand von Ausführungsbeispielen und den zugehörigen Figuren näher erläutert.
  • Die schematischen Schnittdarstellungen der 1, 2, 3, 4, 5 zeigen Ausführungsbeispiele von hier beschriebenen Verfahren.
  • Die schematische Schnittdarstellung der 6 zeigt eine mittels des hier beschriebenen Verfahrens hergestellte Anordnung von Fügepartnern mit einer Verbindungsschicht.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • In der schematischen Schnittdarstellung der 1 ist ein erster Fügepartner 1 gezeigt, bei dem es sich beispielsweise um einen Leuchtdiodenchip handeln kann. Mittels dem hier beschriebenen Verfahren wird der erste Fügepartner 1 mit dem zweiten Fügepartner 2, bei dem es sich beispielsweise um einen mit Kunststoff ummantelten Kupferleiterrahmen handeln kann, verbunden. Auf den ersten Fügepartner 1 ist die erste Schichtenfolge 10 aufgebracht, die vorliegend aus einer Silberschicht 11 besteht. Die Silberschicht 11 weist beispielsweise eine Dicke von 1825 nm auf.
  • Auf dem zweiten Fügepartner 2 ist eine zweite Schichtenfolge 20 aufgebracht, die vorliegend eine 270 nm dicke Wismut-Schicht 22, eine 730 nm dicke Indium-Schicht 23 und eine 135 nm dicke Silberschicht 25 umfasst. Die erste Schichtenfolge 10 und die zweite Schichtenfolge 20 werden an ihren dem ersten Fügepartner 1 und dem zweiten Fügepartner 2 jeweils abgewandten Stirnflächen unter dem Druck p zusammengepresst, wobei die Anordnung bei einer Fügetemperatur von 100 °C für 0,5 s zusammengedrückt wird. Die einander zugewandten Silberschichten 11, 25 bilden insbesondere bei schwefelfreier Atmosphäre einen ausreichenden Schutz vor Oxidation und Anlaufen der Fügefläche, an der die beiden Schichtenfolgen miteinander verbunden werden. Nach Ablauf der Fügezeit hat sich aus der vorübergehend gebildeten Wismut-Indium-Schmelze festes Silber-Indium und Wismut gebildet.
  • In Verbindung mit der 2 ist ein Ausführungsbeispiel beschrieben, bei dem auf den ersten Fügepartner 1 die erste Schichtenfolge 10 mit einer 2560 nm dicken Silberschicht 11, einer 161 nm dicken Wismut-Schicht 12, einer 804 nm dicken Indium-Schicht 13, einer 147 nm dicken Wismut-Schicht 14 und einer 74 nm dicken Silberschicht 15 aufgesputtert ist. Auf den zweiten Fügepartner 2 ist die zweite Schichtenfolge 20 mit der gleichen Abfolge von Schichten wie folgt aufgebracht: eine 2560 nm dicke Silberschicht 21, eine 161 nm dicke Wismut-Schicht 22, eine 804 nm dicke Indium-Schicht 23, eine 147 nm dicke Wismut-Schicht 24 und eine 74 nm dicke Silberschicht 25.
  • Nach dem stirnseitigen Zusammenführen der Schichtenfolgen werden die Fügepartner 1, 2 für eine Fügezeit von zirka 5 Minuten bei einer Fügetemperatur von 85 °C und einem Fügedruck von 2,5 bar miteinander verbunden. Bei den Fügepartnern 1, 2 handelt es sich beispielsweise um eine Keramikplatine und eine Metallkernplatine.
  • In Verbindung mit der 3 ist ein Ausführungsbeispiel beschrieben, bei dem als erster Fügepartner 1 eine Halbleiterscheibe aus GaAs und als zweiter Fügepartner 2 eine Keramikscheibe aus Si3N4 oder AlN Verwendung findet. Auf den ersten Fügepartner 1 wird elektrochemisch eine 511 nm dicke Silberschicht 11 abgeschieden, welche die erste Schichtenfolge bildet. Die zweite Schichtenfolge 20 auf dem zweiten Fügepartner 2 umfasst eine 428 nm dicke Indium-Schicht 23, eine 72 nm dicke Wismut-Schicht 24 und eine 190 nm dicke Silberschicht 25, die jeweils durch Aufdampfen aufgebracht werden. Bei einer Fügetemperatur von 115 °C und einem Fügedruck von 10 bar werden die beiden Fügepartner 1, 2 für 120 Minuten zusammengepresst und auf diese Weise miteinander verbunden.
  • In Verbindung mit der 4 ist ein Ausführungsbeispiel beschrieben, bei dem auf den ersten Fügepartner 1 als erste Schichtenfolge 10 eine 1775 nm dicke Silberschicht aufgebracht ist. Auf den zweiten Fügepartner 2 wird als zweite Schichtenfolge 20 die Indium-Wismut-Schicht 29 aufgebracht. Die Indium-Wismut-Schicht 29 besteht aus einer Indium-Wismut-Legierung mit 33,3 Masseprozent Wismut, die durch Sputtern oder Plasmasprühen aufgebracht ist und die eine Dicke von 775 nm aufweist. Vor dem Fügen werden die Stirnflächen der ersten Schichtenfolge 10 und der zweiten Schichtenfolge 20, die dem jeweiligen Fügepartner abgewandt liegen, nasschemisch beispielsweise mit einer wässrigen Lösung von Ameisensäure gereinigt. Anschließend erfolgt ein Verbinden bei einem Fügedruck von 15 bar und einer Fügetemperatur von 95 °C über eine Fügezeit von 30 Minuten.
  • In Verbindung mit der 5 ist ein Ausführungsbeispiel beschrieben, bei dem auf dem ersten Fügepartner als erste Schichtenfolge 10 eine Silberschicht 11 mit einer Dicke von wenigstens 160 nm und höchstens 1500 nm, zum Beispiel 1350 nm aufgebracht wird.
  • Auf den zweiten Fügepartner 2 wird über eine 1000 nm dicke Silberschicht 21 ein Schichtstapel aus fünf Paaren von jeweils 187 nm dicker Indium-Schicht 23 und 63 nm dicker Wismut-Schicht 24 aufgedampft, der separiert durch eine 8 nm dicke Titanschicht 26 von einer 260 nm dicken Silberschicht 25 abgedeckt wird. Die Titanschicht 26 schützt dabei vor einem vorzeitigen Durchmischen von Wismut beziehungsweise Indium einerseits und Silber andererseits. Eine solche Titanschicht kann auch zwischen der Silberschicht 21 und dem Schichtenstapel aus Indium und Wismut eingebracht werden. Ferner ist es möglich, eine solche Titanschicht auch zwischen jedes Paar von Indium- und Wismut-Schichten einzubringen, wenn eine Durchmischung besonders lange hinausgezögert werden soll.
  • In Verbindung mit der 6 ist die Verbindung von erstem Fügepartner 1 und zweitem Fügepartner 2 durch die Verbindungsschicht 30 zu einer hier beschriebenen Anordnung von Fügepartnern gezeigt, die durch ein hier beschriebenes Verfahren erzeugt ist. Die Verbindungsschicht 30 umfasst Bereiche 32, die Wismut enthalten oder aus Wismut bestehen. Beispielsweise handelt es sich bei den Bereichen 32 um Wismutkörner, in denen geringe Mengen von Silber und/oder Indium gelöst sein können. Die Wismutbereiche 32 sind allseitig von dem Material 31, das Silber und Indium enthält, umgeben. Der Flächenanteil der Bereiche aus Wismut beträgt im gezeigten Querschnitt dabei vorzugsweise höchstens 15 %.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102005029246 [0002]

Claims (17)

  1. Verfahren zum Verbinden von Fügepartnern (1, 2) mit den folgenden Schritten: – Bereitstellen eines ersten Fügepartners (1) und eines zweiten Fügepartners (2), – Aufbringen einer ersten Schichtenfolge (10) auf den ersten Fügepartner (1), – Aufbringen einer zweiten Schichtenfolge (20) auf den zweiten Fügepartner (2), – Zusammenpressen der ersten Schichtenfolge (10) und der zweiten Schichtenfolge (20) an ihren dem ersten Fügepartner (1) und dem zweiten Fügepartner (2) jeweils abgewandten Stirnflächen unter Anwendung eines Fügedrucks (p) bei einer Fügetemperatur für eine vorgegebene Fügezeit, wobei – die erste Schichtenfolge (10) zumindest eine Schicht (11, 15) umfasst, die Silber enthält oder die aus Silber besteht, – die zweite Schichtenfolge (20) zumindest eine Schicht (29) umfasst, die Indium und Wismut enthält, oder die zweite Schichtenfolge (20) zumindest eine Schicht (23) umfasst, die Indium enthält, und eine Schicht, die Wismut (22, 24) enthält, – die Fügetemperatur höchstens 120 °C beträgt, und – die erste Schichtenfolge (10) und die zweite Schichtenfolge (20) zu einer Verbindungsschicht (30) verschmelzen, die direkt an den ersten Fügepartner (1) und den zweiten Fügepartner (2) grenzt.
  2. Verfahren nach dem vorherigen Anspruch, wobei die Verbindungsschicht (30) Bereiche (32) aufweist, die Wismut enthalten oder aus Wismut bestehen, wobei die Bereiche (32) vollständig von einem Material (31) umschlossen sind, das Indium und/oder Silber enthält.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei die Verbindungsschicht (30) frei von einer Schicht ist, die aus Wismut besteht oder wobei die Verbindungsschicht (30) frei von einer einfach zusammenhängenden Schicht ist, die aus Wismut besteht.
  4. Verfahren nach dem vorherigen Anspruch, wobei die Verbindungsschicht (30) elektrisch leitend ist.
  5. Verfahren nach dem vorherigen Anspruch, wobei die Verbindungsschicht (30) frei von Gold und frei von Flussmitteln ist.
  6. Verfahren nach dem vorherigen Anspruch, wobei in einer Querschnittsfläche der Verbindungsschicht (30) der Anteil der Querschnittsfläche, der aus Wismut besteht, höchstens 50 % beträgt.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei die erste Schichtenfolge (10) und/oder die zweite Schichtenfolge (10) eine Schicht oder eine Abfolge direkt aneinandergrenzender Schichten umfasst, wobei die Schicht oder die Abfolge von Schichten ausschließlich Indium und Wismut enthalten, wobei der Stoffmengenanteil von Indium wenigstens 67 at% und höchstens 85 at% beträgt.
  8. Verfahren nach einem der vorherigen Ansprüche, wobei die erste Schichtenfolge (10) und/oder die zweite Schichtenfolge (20) zumindest eine Schicht umfasst, die aus Indium besteht und zumindest eine Schicht, die aus Wismut besteht, wobei die Schicht aus Indium und die Schicht aus Wismut direkt aneinander grenzen.
  9. Verfahren nach einem der vorherigen Ansprüche, wobei die zweite Schichtenfolge (20) aus einer Schicht (29) besteht, die mit einer Wismut-Indium-Legierung gebildet ist.
  10. Verfahren nach einem der vorherigen Ansprüche, wobei die erste Schichtenfolge (10) und/oder die zweite Schichtenfolge (20) zumindest eine Schicht (26) umfasst, die aus Titan besteht und die direkt an eine Schicht (24) aus Indium oder eine Schicht (23) aus Wismut grenzt, wobei die Schicht (26) aus Titan dazu vorgesehen ist, ein Vermischen von Silber mit Indium und/oder Wismut zu verzögern.
  11. Verfahren nach einem der vorherigen Ansprüche, wobei die erste Schichtenfolge (10) und/oder die zweite Schichtenfolge (20) eine Abfolge von Schichten (13, 23) aus Indium und Schichten (12, 14, 22, 24) aus Wismut umfasst, wobei die Abfolge an ihren Stirnflächen jeweils von einer Schicht aus Titan bedeckt ist.
  12. Verfahren nach einem der beiden vorherigen Ansprüche, wobei jede Schicht (29) aus Titan eine Dicke von höchstens 10 nm aufweist.
  13. Verfahren nach einem der vorherigen Ansprüche, wobei wenigstens die Hälfte der Schichten aus Indium oder jede Schicht aus Indium (13, 23) dicker ist als wenigstens die Hälfte der Schichten aus Wismut oder jede Schicht aus Wismut (12, 14, 22, 24), wobei wenigstens die Hälfte der Schichten aus Indium oder jede Schicht (13, 23) aus Indium eine Dicke von wenigstens 150 nm und höchstens 850 nm aufweist und die Hälfte der Schichten aus Wismut oder jede Schicht aus Wismut (12, 14, 22, 24) eine Dicke von wenigstens 50 nm und höchstens 300 nm aufweist.
  14. Verfahren nach einem der vorherigen Ansprüche, wobei zumindest manche Schichten der ersten und der zweiten Schichtenfolge mittels einer der folgenden Abscheide-Techniken erzeugt werden: physikalische Dampfphasenabscheidung, galvanisch Abscheiden, stromloses Abscheiden.
  15. Anordnung von Fügepartnern mit – einem ersten Fügepartner (1) und einem zweiten Fügepartner (2), und – einer Verbindungsschicht (30), die direkt an den ersten Fügepartner und den zweiten Fügepartner grenzt, wobei – die Verbindungsschicht (30) Bereiche (32) aufweist, die Wismut enthalten oder aus Wismut bestehen, wobei die Bereiche (32) vollständig von einem Material (31) umschlossen sind, das Indium und/oder Silber enthält.
  16. Anordnung von Fügepartnern nach dem vorherigen Anspruch, bei der die Verbindungsschicht (30) frei von einer Schicht ist, die aus Wismut besteht oder wobei die Verbindungsschicht (30) frei von einer einfach zusammenhängenden Schicht ist, die aus Wismut besteht.
  17. Anordnung von Fügepartnern nach einem der beiden vorherigen Ansprüche, bei der in einer Querschnittsfläche der Verbindungsschicht (30) der Anteil der Querschnittsfläche, der aus Wismut besteht, höchstens 50 % beträgt.
DE102013103081.5A 2013-03-26 2013-03-26 Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern Withdrawn DE102013103081A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102013103081.5A DE102013103081A1 (de) 2013-03-26 2013-03-26 Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
PCT/EP2014/055848 WO2014154637A1 (de) 2013-03-26 2014-03-24 Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
CN201480018514.8A CN105103287B (zh) 2013-03-26 2014-03-24 借助于等温凝固反应来连接接合配对件以形成In‑Bi‑Ag 连接层的方法和接合配对件的相应装置
KR1020157030358A KR102172348B1 (ko) 2013-03-26 2014-03-24 In-bi-ag 연결 층을 형성하기 위해 등온 응고 반응을 이용한 접합부들의 연결 방법, 및 접합부들의 상응하는 배열체
US14/773,970 US9502376B2 (en) 2013-03-26 2014-03-24 Process for connecting joining parts
JP2016504616A JP6184582B2 (ja) 2013-03-26 2014-03-24 In−bi−ag接合層を形成するための等温凝固反応を用いた接合パートナーの接合方法及び対応する複数の接合パートナーの配置構成
DE112014001708.6T DE112014001708A5 (de) 2013-03-26 2014-03-24 Verfahren zum Verbinden von Fügepartnern mittels isothermer Erstarrungsreaktion zur Bildung einer In-Bi-Ag-Verbindungsschicht und entsprechende Anordnung von Fügepartnern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013103081.5A DE102013103081A1 (de) 2013-03-26 2013-03-26 Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern

Publications (1)

Publication Number Publication Date
DE102013103081A1 true DE102013103081A1 (de) 2014-10-02

Family

ID=50349624

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102013103081.5A Withdrawn DE102013103081A1 (de) 2013-03-26 2013-03-26 Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
DE112014001708.6T Pending DE112014001708A5 (de) 2013-03-26 2014-03-24 Verfahren zum Verbinden von Fügepartnern mittels isothermer Erstarrungsreaktion zur Bildung einer In-Bi-Ag-Verbindungsschicht und entsprechende Anordnung von Fügepartnern

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112014001708.6T Pending DE112014001708A5 (de) 2013-03-26 2014-03-24 Verfahren zum Verbinden von Fügepartnern mittels isothermer Erstarrungsreaktion zur Bildung einer In-Bi-Ag-Verbindungsschicht und entsprechende Anordnung von Fügepartnern

Country Status (6)

Country Link
US (1) US9502376B2 (de)
JP (1) JP6184582B2 (de)
KR (1) KR102172348B1 (de)
CN (1) CN105103287B (de)
DE (2) DE102013103081A1 (de)
WO (1) WO2014154637A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017032773A1 (de) * 2015-08-25 2017-03-02 Osram Opto Semiconductors Gmbh Bauelement und verfahren zur herstellung eines bauelements
DE102017107961A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3226282A1 (de) * 2016-03-31 2017-10-04 Techni Holding AS Nicht eutektisches verbindungsverfahren mit bildung eines mischkristalls mit poröser struktur mit darin dispergierter zweiter phase und entsprechende verbindung
TWI622653B (zh) * 2017-05-25 2018-05-01 綠點高新科技股份有限公司 焊料合金及焊料組成
US10700036B2 (en) * 2018-10-19 2020-06-30 Toyota Motor Engineering & Manufacturing North America, Inc. Encapsulated stress mitigation layer and power electronic assemblies incorporating the same
WO2020148626A1 (fr) * 2019-01-16 2020-07-23 Patek Philippe Sa Geneve Procédé de brasage de composants horlogers
EP3753049B1 (de) 2019-05-07 2022-09-21 Light-Med (USA), Inc. Verfahren für transiente silber-indium-flüssigphase zum bonden von halbleiterbauelementen und wärmeverteilender träger und halbleiterstruktur mit bondingverbindung aus transienter silber-indium-flüssigphase
US20220304186A1 (en) * 2021-03-17 2022-09-22 Amulaire Thermal Technology, Inc. Heat-dissipating substrate with coating structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68911649T2 (de) * 1988-10-12 1994-06-23 Ibm Verbinden von metallischen Oberflächen.
DE102005029246A1 (de) 2005-03-31 2006-10-12 Osram Opto Semiconductors Gmbh Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1056514A (en) * 1975-03-31 1979-06-12 General Electric Company Lead bond structure
US4098452A (en) * 1975-03-31 1978-07-04 General Electric Company Lead bonding method
US6193139B1 (en) * 1996-10-17 2001-02-27 Jorma Kivilahti Method for joining metals by soldering
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
JPH11174993A (ja) * 1997-12-10 1999-07-02 Nippon Sheet Glass Co Ltd 透明導電膜付き基板およびそれを用いた平面型表示素子
US6740544B2 (en) * 2002-05-14 2004-05-25 Freescale Semiconductor, Inc. Solder compositions for attaching a die to a substrate
US7168608B2 (en) * 2002-12-24 2007-01-30 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for hermetic seal formation
WO2004070827A1 (ja) * 2003-02-05 2004-08-19 Senju Metal Industry Co., Ltd. 端子間の接続方法及び半導体装置の実装方法
US7247514B2 (en) * 2003-04-11 2007-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same
CN100423217C (zh) * 2003-08-26 2008-10-01 德山株式会社 元件接合用基板、元件接合基板及其制造方法
JP4537877B2 (ja) * 2005-03-31 2010-09-08 株式会社東芝 セラミックス配線基板とそれを用いた半導体装置
AT10735U1 (de) * 2008-05-21 2009-09-15 Austria Tech & System Tech Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
JP5465942B2 (ja) * 2009-07-16 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI401825B (zh) * 2009-11-27 2013-07-11 Ind Tech Res Inst 發光二極體晶片的固晶方法及固晶完成之發光二極體
CN102104090B (zh) * 2009-12-22 2014-03-19 财团法人工业技术研究院 发光二极管芯片固晶方法、固晶的发光二极管及芯片结构
TWI446577B (zh) * 2010-12-23 2014-07-21 Ind Tech Res Inst Led晶圓之接合方法、led晶粒之製造方法及led晶圓與基體之接合結構
KR20140113151A (ko) * 2013-03-15 2014-09-24 삼성전자주식회사 금속 접합층 형성방법 및 그를 이용한 반도체 발광소자 제조방법
US9272371B2 (en) * 2013-05-30 2016-03-01 Agc Automotive Americas R&D, Inc. Solder joint for an electrical conductor and a window pane including same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68911649T2 (de) * 1988-10-12 1994-06-23 Ibm Verbinden von metallischen Oberflächen.
DE102005029246A1 (de) 2005-03-31 2006-10-12 Osram Opto Semiconductors Gmbh Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017032773A1 (de) * 2015-08-25 2017-03-02 Osram Opto Semiconductors Gmbh Bauelement und verfahren zur herstellung eines bauelements
TWI609470B (zh) * 2015-08-25 2017-12-21 Osram Opto Semiconductors Gmbh Assembly and method for manufacturing the assembly
US10431715B2 (en) 2015-08-25 2019-10-01 Osram Opto Semiconductors Gmbh Device and method for producing a device
DE102017107961A1 (de) * 2017-04-12 2018-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung
US11094868B2 (en) 2017-04-12 2021-08-17 Osram Oled Gmbh Method for producing an illumination device and illumination device
DE102017107961B4 (de) 2017-04-12 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Beleuchtungseinrichtung und Beleuchtungseinrichtung

Also Published As

Publication number Publication date
KR20150135419A (ko) 2015-12-02
US9502376B2 (en) 2016-11-22
JP2016515763A (ja) 2016-05-30
KR102172348B1 (ko) 2020-10-30
CN105103287A (zh) 2015-11-25
US20160027759A1 (en) 2016-01-28
DE112014001708A5 (de) 2015-12-24
CN105103287B (zh) 2018-03-23
WO2014154637A1 (de) 2014-10-02
JP6184582B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
DE112015003845T5 (de) Bondaufbau, Bondmaterieal und Bondverfahren
DE102006011232A1 (de) Substrat zum Montieren eines elektronischen Teils sowie elektronisches Teil
DE102005029246A1 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
DE112017000184T5 (de) Lotverbindung
AT10735U1 (de) Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
DE3924225A1 (de) Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE102017004626A1 (de) Bleifreie Lötfolie zum Diffusionslöten
DE102008046724B4 (de) Halbleitervorrichtung
EP2481083A2 (de) Verfahren zur herstellung eines elektronischen bauteils und nach diesem verfahren hergestelltes bauteil
DE10314876B4 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips
DE112008000483T5 (de) Luftdichte Abdichtkappe, elektronische-komponenten-Lagerungspackung und Verfahren zum Herstellen einer elektronische-komponenten-Lagerungspackung
DE102010013610A1 (de) Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE3523808C2 (de)
EP2287899B1 (de) Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren
DE102009044933B4 (de) Leistungshalbleitermodul mit mindestens zwei verbundenen Schaltungsträgern und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit mindestens zwei verbundenen Schaltungsträgern
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE102012216546B4 (de) Verfahren zum verlöten eines halbleiterchips mit einem träger
WO2006060981A1 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE102020000913A1 (de) Bleifreie Lötfolie
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority