DE102010013610A1 - Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten - Google Patents

Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten Download PDF

Info

Publication number
DE102010013610A1
DE102010013610A1 DE102010013610A DE102010013610A DE102010013610A1 DE 102010013610 A1 DE102010013610 A1 DE 102010013610A1 DE 102010013610 A DE102010013610 A DE 102010013610A DE 102010013610 A DE102010013610 A DE 102010013610A DE 102010013610 A1 DE102010013610 A1 DE 102010013610A1
Authority
DE
Germany
Prior art keywords
layer
metal
metal alloy
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010013610A
Other languages
English (en)
Other versions
DE102010013610B4 (de
Inventor
Matthias Knörr
Andreas Schletz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102010013610A priority Critical patent/DE102010013610B4/de
Publication of DE102010013610A1 publication Critical patent/DE102010013610A1/de
Application granted granted Critical
Publication of DE102010013610B4 publication Critical patent/DE102010013610B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Powder Metallurgy (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten, bei dem auf einer Oberfläche in einem Fügebereich eine erste poröse Schicht eines Metalls oder einer Metalllegierung aufgebracht zwischen Substrat und einem Bauelement oder Kontaktelement ausgebildet oder angeordnet wird. Danach wird mindestens eine zweite Schicht eines Metalls oder einer Metalllegierung mit einer Schmelztemperatur, die kleiner als die Schmelztemperatur des die erste Schicht bildenden Metalls oder der Metalllegierung ist, aufweist, auf der ersten Schicht oder dem Substrat oder dem Bauelement oder Kontaktelement ausgebildet. Im Anschluss werden das zu fügende Substrat oder Bauelement oder Kontaktelement im Fügebereich, die erste und die zweite Schicht einschließend, in berührenden Kontakt gebracht, woraufhin mit einer Wärmebehandlung, das Metall oder die Metalllegierung, mit der die zweite Schicht gebildet ist, in die flüssige Phase überführt wird und es dabei in die poröse erste Schicht eindringt. Dabei wird die Temperatur unterhalb der Schmelztemperatur des Metalls oder Metalllegierung, mit dem/der die erste Schicht gebildet ist, gehalten. Nach Abkühlung ist die stoffschlüssige Verbindung hergestellt worden.

Description

  • Die Erfindung betrifft ein Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten. Dabei können beispielsweise Halbleiterbauelemente, als elektronische Bauelemente auf unterschiedlichen Substraten, wie z. B. Leiterplatten oder andere geeignete Träger elektronischer Schaltungen, befestigt werden. Diese können üblicherweise u. a. auch als DCB-Substrat bezeichnet werden, wobei DCB für „direct copper bonded” steht. Neben elektronischen Bauelementen können auch allein oder gleichzeitig Kontaktelemente erfindungsgemäß gefügt werden. Kontaktelemente können für eine elektrische Kontaktierung elektrisch leitend sein. Es können aber auch Kontaktelemente gefügt werden, die allein oder zusätzlich gut Wärme leitend sind, so dass sie für eine Kühlung genutzt werden können.
  • Ein bewährtes Fügeverfahren ist hierfür das Löten mit unterschiedlichen Loten. Lötverbindungen konnten dabei mit Bleilot hergestellt werden. Da aber Blei als toxisch und gefährlich eingestuft ist, ist der Einsatz von Blei gesetzlich nicht mehr gestattet.
  • Andere als eutektische Legierung vorliegende Lote, wie z. B. Silber-Zinn- oder Gold-Zinn-Legierungen weisen eine relativ geringe Schmelztemperatur unterhalb von 300°C auf, so dass eine gute Verarbeitbarkeit gegeben ist. Die geringe Schmelztemperatur reduziert aber die thermische Beständigkeit einer so hergestellten Fügeverbindung, was insbesondere bei hochleistungsfähigen elektronischen Schaltungen oder Geräten kritisch ist, da bei deren Betrieb häufig höhere Temperaturen auch dauerhaft oder größere Temperaturwechsel auftreten können. Dies kann durch die reduzierte Haftung einer solchen Lötverbindung bei höheren Temperaturen zu einer Erhöhung des elektrischen Widerstands einer zusätzlich als elektrische Kontaktierung genutzten Lötverbindung führen, wodurch wiederum eine weitere Temperaturerhöhung auftreten kann.
  • Es kann natürlich auch zum Ablösen oder zu einer Rissbildung so befestigter Halbleiterbauelemente bei höheren Temperaturen kommen, so dass ein Totalausfall einer Schaltung oder gar Gerätes nicht vermieden werden kann.
  • Bei einer weiteren Alternative wird zum Fügen von Halbleiterbauelementen und Substraten in einem Fügebereich eine gesinterte Silberschicht genutzt. Silber wird dabei mit einer Paste üblicherweise auf das Substrat aufgetragen. Ein Halbleiterbauelement kann dann auf die vorgetrocknete Silber als Pulver enthaltende Paste im Fügebereich aufgesetzt werden. Bei einer Wärmebehandlung wird das pulverförmige Silber möglichst weit unterhalb seiner Schmelztemperatur versintert. Um dies zu erreichen muss bei einem sehr hohen Anpressdruck von ca. 50 MPa gearbeitet werden, um eine Sinterung bei einer Temperatur von maximal 300°C zu erreichen. Eine so hergestellte Verbindung kann theoretisch bis zum Erreichen der Schmelztemperatur des Silbers stabil sein, was aber in der Praxis nicht erreichbar ist. Es liegt auf der Hand, dass insbesondere der für das Fügen erforderliche hohe Anpressdruck ein Problem darstellt. Ohne Druckkraftausübung kann nicht in ausreichendem Maß gesintert werden, wodurch die Festigkeit der so hergestellten Verbindung limitiert ist. Ohne wirkende Druckkräfte mit denen die einzelnen Teile zusammengepresst werden, ist außerdem eine schlechte Benetzung des gesinterten Silbers zu den Oberflächen der miteinander zu verbindenden Fügepartner nachteilig.
  • Eine weitere bekannte Möglichkeit ist das Fügen mit transienter flüssiger Phase (Transient Liquid Phase Bonding TLP). Dabei wird eine Schicht aus bei niedriger Temperatur schmelzendem Metall, z. B. Zinn, zwischen zwei Schichten eines bei höherer Temperatur schmelzendem Metall eingefasst. Hierbei kann es sich um Silber oder eine Silberlegierung handeln. Bei einer Wärmebehandlung geht das niedriger schmelzende Metall in die flüssige Phase über und benetzt dabei die beiden anderen Schichten. Durch eine Anreichung von höher schmelzendem Metall in der mit dem niedriger schmelzenden Metall gebildeten Schmelze steigt die Schmelztemperatur der flüssigen Phase an, bis die maximale Schmelztemperatur überschritten ist. Dieser Sachverhalt kann mit der 1 und dem in 2 gezeigten Phasendiagramm verdeutlicht werden. Die Schmelztemperatur verändert sich, wie im Phasendiagram angedeutet ausgehend vom Zustand A zum Zustand B. Da die Temperatur dann nicht mehr ausreichend hoch ist, geht die flüssige in die feste Phase über, was zum Erstarren der Schmelze führt. Eine flüssige Phase liegt daher nur vorübergehend für eine relativ kurze Zeit vor. Bei einem Halten der höheren Temperatur können Diffusionsprozesse der beiden unterschiedlichen Metalle in der festen Phase weiter ablaufen. Dadurch kann eine weitere Homogenisierung der sich bildenden Legierung sowie der Anteil an darin enthaltenem bei der höheren Temperatur schmelzendem Metall erhöht werden. Die Fügeverbindung ist dabei mit einer Legierung gebildet, deren Schmelztemperatur oberhalb der bei der Wärmebehandlung eingehaltenen maximalen Temperatur liegt. Die hier beschriebene Vorgehensweise bedingt aber einen großen Zeitraum, da die Prozesse langsam ablaufen und für die Ausbildung einer solchen Fügeverbindung mehrere Stunden erforderlich sind, so dass ein wirtschaftlicher Einsatz mit so langen Taktzeiten nicht erreicht werden kann.
  • Es ist daher Aufgabe der Erfindung, Möglichkeiten für die Herstellung stoffschlüssiger Verbindungen zwischen Substraten und Halbleiterbauelementen anzugeben, die ökonomisch sinnvoll angewandt werden können und mit denen eine gute stabile Haftung mit hoher Zuverlässigkeit der stoffschlüssigen Verbindung auch bei höheren Betriebstemperaturen und Temperaturwechseln erreichbar ist.
  • Erfindungsgemäß wird diese Aufgabe mit einem Verfahren, das die Merkmale des Anspruchs 1 realisiert, gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung können mit in untergeordneten Ansprüchen bezeichneten Merkmalen erreicht werden.
  • Bei dem erfindungsgemäßen Verfahren wird in einem ersten Verfahrensschritt auf einer Oberfläche in einem Fügebereich eine poröse erste Schicht eines Metalls oder einer Metalllegierung ausgebildet, aufgebracht oder dort angeordnet. Dabei kann diese erste Schicht auf der zu fügenden Oberfläche des Substrats oder der des elektronischen Bauteils oder Kontaktelements aufgebracht werden, wobei die Substratoberfläche bevorzugt ist. Dann kann eine erste Wärmebehandlung, die zu einer Sinterung und Ausbildung von Poren in der ersten Schicht führt, durchgeführt werden. In diesem Verfahrensschritt besteht aber auch die Möglichkeit eine mit einer ersten Wärmebehandlung bereits gesinterte und bereits poröse Schicht oder eine in anderer Form erhaltene poröse erste Schicht im Fügebereich zwischen Substrat und Bauelement/Kontaktelement anzuordnen oder auszubilden.
  • Im Anschluss daran wird in einem zweiten Verfahrensschritt eine zweite Schicht eines Metalls oder einer Metalllegierung mit einer Schmelztemperatur, die kleiner als die Schmelztemperatur des die erste Schicht bildenden Metalls oder der Metalllegierung ist, auf der ersten Schicht oder dem jeweils anderen zu fügenden Teil an dem die erste Schicht nicht ausgebildet ist, ausgebildet. Die zweite Schicht kann dem zu Folge auch an einer Oberfläche eines Bauelements oder Kontaktelements und/oder des Substrats vorhanden sein. Danach werden das zu fügende Substrat und Bauelement/Kontaktelement im Fügebereich, die erste und die zweite Schicht einschließend, in berührenden Kontakt gebracht.
  • Daraufhin wird in einem dritten Verfahrensschritt mittels einer Wärmebehandlung, das Metall oder die Metalllegierung, mit der die zweite Schicht gebildet ist, in die flüssige Phase überführt und dabei das Metall oder die Metalllegierung, mit dem/der die zweite Schicht gebildet ist, in die erste poröse Schicht eindringt. Dabei können Diffusionseffekte ausgenutzt werden. Die Temperatur wird unterhalb der Schmelztemperatur des Metalls oder Metalllegierung, mit dem/der die erste Schicht gebildet ist, gehalten. Es bildet sich eine Schicht aus, die mit den Metallen gebildet ist, mit denen die erste und die zweite Schicht gebildet waren.
  • Nach einer Abkühlung ist letztendlich die stoffschlüssige Verbindung hergestellt worden. In der bei der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung ausgebildeten Schicht sollte eine Phasenumwandlung erfolgen und dann die Metalllegierung eine Zusammensetzung aufweisen, mit der eine Schmelztemperatur von mindestens 300°C erreicht ist oder die Schmelztemperatur höher ist, als die Schmelztemperatur des Metalls oder der Metalllegierung der zweiten Schicht.
  • In der bei der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung mit den Metallen der ersten und der zweiten Schicht gebildeten Schicht, mit der die stoffschlüssige Verbindung hergestellt ist, können ausgehend von den Oberflächen der Fügepartner (Substrat, Bauelement, Kontaktelement) die Anteile der Metalle unterschiedlich groß sein, so dass eine Gradientenmetalllegierung innerhalb der Schicht vorliegt. Dabei kann der Anteil an Metall der zweiten Schicht von einer Oberfläche in Richtung zum Substrat sukzessive kleiner werden. Es besteht aber auch die Möglichkeit, dies von zwei Seiten zu erreichen und dann in der Mitte der bei der zweiten Wärmebehandlung gebildeten Schicht, der Anteil an Metall von zweiten Schichten am geringsten ist. In diesem Fall wurden zwei zweite Schichten an beiden Seiten der ersten Schicht eingesetzt.
  • In der nach der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung gebildeten Schicht kann es Bereiche geben, die noch ausschließlich aus dem/der Metall/Metalllegierung der ersten Schicht gebildet sind.
  • Bei der ersten Wärmebehandlung/Sinterung ist es nicht erforderlich, eine vollständige Sinterung des die erste poröse Schicht bildenden Metalls bzw. der jeweiligen Metalllegierung zu erreichen. Vielmehr sollte eine Dichte und Porosität erhalten werden, die ein leichtes Eindringen des Metalls oder der Metalllegierung mit der kleineren Schmelztemperatur in die Poren der ersten Schicht ermöglicht. Dadurch sind kürzere Diffusionswege vorhanden, was zu einer deutlichen Reduzierung der für die Herstellung der Fügeverbindung erforderlichen Zeit führt. Die Zeit ist insbesondere im Vergleich zum bekannten TLP-Verfahren erheblich kürzer. Außerdem kann die erste Wärmebehandlung im ungefügten Zustand durchgeführt werden. Dabei können Schäden an thermisch empfindlicheren elektronischen Bauteilen vermieden werden, da hier die Erwärmung für die Sinterung nur am mit der ersten Schicht versehenen Substrat oder der ersten Schicht allein bei deren Sinterung durchgeführt werden kann.
  • Bei der zweiten Wärmebehandlung kann eine weitergehende Sinterung des/der Metalls/Metalllegierung der ersten Schicht erreicht werden. Das/die die zweite Schicht bildende Metall/Metalllegierung erfüllt im Wesentlichen die Funktion einer Benetzungshilfe für das Sintern und die miteinander zu fügenden Oberflächen der Fügepartner. Auf die Druckkraftausübung, mit der Substrat und Halbleiterbauteil zusammen gedrückt werden, kann weitestgehend verzichtet werden.
  • Bei der Wärmebehandlung/Sinterung sollten in der ersten Schicht Poren mit einer mittleren Porengröße kleiner 1 μm und eine Porosität der ersten Schicht im Bereich von 5% bis 60% ausgebildet oder eine solche diese Porengröße und Porosität aufweisende erste Schicht eingesetzt werden.
  • Für die Ausbildung der ersten Schicht sind als Metall oder Legierung davon Silber, Gold oder auch Kupfer geeignet. Für die zweite Schicht können Zinn, Indium oder auch Germanium sowie eine Legierung eines dieser Metalle eingesetzt werden.
  • Bevorzugt soll die erste Schicht mit einer größeren Schichtdicke, als der Schichtdicke der zweiten Schicht ausgebildet werden. Dadurch kann ein höherer Anteil an bei höherer Temperatur schmelzendem Metall für die Ausbildung der stoffschlüssigen Verbindung genutzt werden. Für eine erste Schicht kann, eine Schichtdicke im Bereich 10 μm bis 300 μm und für die zweite Schicht eine Schichtdicke im Bereich 1 μm bis 50 μm, bevorzugt bis 25 μm eingehalten werden. Bevorzugt sollte ein Schichtdickenverhältnis zweite Schicht(en) zu erster Schicht von 1 zu 5 eingehalten sein. Die Dicke der mit dem Verfahren gebildeten Schicht zum stoffschlüssigen Verbinden sollte möglichst so groß, wie die maximale Rauhtiefe an der Oberfläche zumindest eines der Fügepartner sein.
  • Bei der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung sollte eine Temperatur eingehalten werden, die mindestens 50 K, bevorzugt mindestens 100 K oberhalb der Schmelztemperatur des Metalls oder der Metalllegierung liegt, mit dem/der die zweite Schicht gebildet wird.
  • Das Metall oder die Metalllegierung für die erste Schicht kann in Pulverform aufgebracht werden. Beim eingesetzten Pulver sollte eine maximale mittlere Partikelgröße kleiner 100 nm eingehalten sein. Das eingesetzte Pulver muss nicht sphärisch sein, es können auch so genannte „Flakes/Flocken” genutzt werden.
  • Beim erfindungsgemäßen Verfahren können die erste und/oder die zweite Schicht lokal strukturiert ausgebildet werden. So können unterschiedliche Muster erhalten werden, bei denen zwischen beschichteten Bereichen auch unbeschichtete freie Bereiche vorliegen können.
  • Mit einer Strukturierung, insbesondere beider Schichten, kann eine Reduzierung thermisch bedingter Spannungen beim Betrieb einer elektronischen Schaltung erreicht werden, wenn sich die Temperatur während des Betriebes einer elektronischen Schaltung oder eines elektronischen Geräts mit einem erfindungsgemäß verbundenen Bauteil oder Kontaktelement verändert. Außerdem kann mit einer entsprechend strukturierten zweiten Schicht eine strukturierte elektrische Kontaktierung beispielsweise zu an einem Substrat vorhandenen Kontaktpads hergestellt werden.
  • Eine erfindungsgemäß hergestellte Fügeverbindung kann allein auf der Rückseite eines elektronischen Bauelements ggf. auch für seine elektrische Kontaktierung ausgebildet werden. Dies kann aber auch an seiner Vorderseite und dann auch für eine elektrische Kontaktierung realisiert werden.
  • Das Aufbringen der ersten und/oder zweiten Schicht kann durch Sieb-, Schablonen-, Tintenstrahldruck oder ein Sprühverfahren erfolgen. In diesen Fällen sollte bei der oder vor der ersten Wärmebehandlung eine Trocknung vor dem Sintern erfolgen. Es kann aber auch eine Folie, in der metallische Partikel in einer Matrix eingebettet sind, für die Ausbildung einer ersten und/oder Schicht eingesetzt werden. Eine solche Folie kann dann einfach auf den Fügebereich aufgelegt und dann mittels einer Wärmebehandlung zuerst ggf. enthaltene organische Komponenten thermisch zersetzt und das Metall ggf. auch gesintert werden.
  • Die erste und/oder zweite Schicht kann/können aber auch galvanisch mittels mittels an sich bekannter CVD- oder PVD-Verfahren u. a. durch ein Sputterverfahren ausgebildet werden. Hier kann eine Strukturierung der Schicht(en) durch Einsatz von Masken in einfacher Form erreicht werden.
  • Es besteht auch die Möglichkeit, auf der der ersten Schicht abgewandten Oberfläche der zweiten Schicht oder der Oberfläche mindestens eines der Fügepartner eine sehr dünne dritte Schicht eines Edelmetalls auszubilden, mit der die Oberfläche der zweiten Schicht geschützt oder auch die Haftung und Benetzung verbessert werden kann.
  • Während der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung kann zumindest temporär eine Druckkraft ausgeübt werden, mit der Bauteil/Kontaktelement und Substrat zusammengedrückt werden. Der dabei wirkende Druck sollte 10 MPa, bevorzugt 5 MPa nicht überschreiten.
  • Die erste Wärmebehandlung/Sinterung kann in einem Ofen, durch Bestrahlung mit einem Laserstrahl, mittels Mikrowellen, einer Plasma- oder Ultraschallbehandlung oder auch durch Anlegen eines elektrischen Stromes durchgeführt und dabei die erste Schicht ggf. falls erforderlich getrocknet und dann auch gesintert werden. Bei der Wärmebehandlung können auch mehrere dieser genannten Verfahren kombiniert eingesetzt werden.
  • Bei der Wärmebehandlung/Sinterung kann das Sintern auch bei wirkenden Druckkräften durchgeführt werden. Dabei kann beispielsweise das Heißpressen ebenso eingesetzt werden, wie das Heiß-Isostatische-Pressen.
  • Das erfindungsgemäße Verfahren kann innerhalb eines Zeitraumes von maximal 120 min in der Regel aber auch deutlich kürzer durchgeführt und dabei ein ausreichend fester und stabiler Verbund mit der erfindungsgemäß ausgebildeten stoffschlüssigen Verbindung erreicht werden, was zu einer erheblichen Verkürzung im Vergleich zum bekannten TLP-Verfahren führt. Für die Wärmebehandlung ist bei der Erfindung ein Zeitraum kleiner 30 min und auch kleiner 10 min erforderlich.
  • Die Fügeverbindung ist bis annähernd zur Schmelztemperatur der Metalllegierung, mit der die nach der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung gebildete Schicht gebildet ist, stabil. Es kann also bei erheblich höheren Temperaturen als bei den herkömmlichen eutektischen Lotverbindungen mit einer erfindungsgemäß hergestellten Verbindung sicher gearbeitet werden, was wiederum zu einer Erhöhung der Zuverlässigkeit und Lebensdauer führt. Das Verfahren kann in herkömmlichen Anlagen, die auch beim Löten eingesetzt werden können, durchgeführt werden. Wegen des Verzichts auf wirkende Drücke bzw. nur kleine erforderliche Drücke können Beschädigungen vermieden werden. Mit der Erfindung können gleichzeitig mehrere elektronische Bauelemente und/oder Kontaktelemente stoffschlüssig mit einem Substrat verbunden werden.
  • Es besteht die Möglichkeit eine erste und/oder zweite Schicht in eine auf einer Oberfläche eines Bau- oder Kontaktelements ausgebildete metallische Schicht zu integrieren. Die Schicht(en) kann/können Bestandteil einer Metallisierung sein.
  • Nachfolgend soll die Erfindung beispielhaft näher erläutert werden.
  • Dabei zeigen:
  • 1 in schematischer Form eine nach dem Stand der Technik durch ein TLP-Verfahren herzustellende Verbindung vor und nach der Fügung;
  • 2 ein Phasendiagramm für Silber-Zinn-Legierungen;
  • 3 in schematischer Form ein Beispiel einer erfindungsgemäß herzustellende Verbindung vor und nach der Fügung und
  • 4 in schematischer Form ein weiteres Beispiel, einer erfindungsgemäß herzustellende Verbindung vor und nach der Fügung.
  • In 1 ist die Ausbildung einer stoffschlüssigen Verbindung nach dem bekannten TLP-Verfahren gezeigt. Mit der linken Darstellung soll verdeutlicht werden, wie zwischen einem Substrat 3, das hier ein DCB ist, und einem Halbleiterbauelement, als ein Beispiel eines elektronischen Bauelements 4 ein Mehrschichtaufbau ausgebildet ist. Dabei sind zwei Schichten aus Silber jeweils an einer Oberfläche des Substrats 3 und des Halbleiterbauelements 4 ausgebildet. Zwischen diesen beiden Schichten ist eine dritte Schicht aus Zinn vorhanden.
  • Dieser Aufbau wird einer Wärmebehandlung bei einer Temperatur von 300°C unterzogen. Dabei schmilzt das Zinn und benetzt die beiden Silberschichten. Es erfolgt eine diffusionsbedingte Anreicherung von Silber im flüssigen Zinn. Dadurch erhöht sich die Schmelztemperatur und es treten die im allgemeinen Teil der Beschreibung erläuterten Effekte auf. Die Erhöhung der Schmelztemperatur kann dem in 2 gezeigten Phasendiagramm entnommen werden. In der rechten Darstellung von 1 ist erkennbar, dass eine mit einer relativ homogenen Silber-Zinnlegierung gebildete Mittelschicht ausgebildet ist, die von Substrat 3 und Halbleiterbauteil 4 lediglich von sehr dünnen Silberschichten getrennt ist.
  • Für die Herstellung dieser Fügeverbindung war ein Zeitraum von 6 Stunden erforderlich, über den die Temperatur und der Druck eingehalten werden mussten.
  • Bei dem in 3 gezeigten Beispiel wurde auf die Oberfläche eines Substrats 3 im gewünschten Fügebereich eine erste Schicht 1 mit einer Schichtdicke von 100 μm durch Siebdruck ausgebildet. Dabei wurde pulverförmiges Silber mit einer mittleren Partikelgröße d50 in einer ersten Ausführung von 5 μm und bei einer zweiten Ausführung von 50 nm gemeinsam mit einem Lösungsmittel und weiteren an sich bekannten organischen Komponenten in pastöser Konsistenz aufgedruckt und anschließend getrocknet, um Lösungsmittel zumindest nahezu vollständig und organische Komponenten weitestgehend zu entfernen.
  • Das so vorbereitete Substrat 3 wurde dann mit der ersten Schicht 1 einer Wärmebehandlung/Sinterung unterzogen. Dabei wurde bei einer Temperatur von 250°C, die nach Erreichen über einen Zeitraum von 60 s gehalten worden ist, eine Sinterung des pulverförmigen Silbers durchgeführt. Die so erhaltene angesinterte erste Schicht 1 aus Silber hatte eine Porosität von 50% bei der Ausführung mit den größeren Pulverpartikeln und eine Porosität von 40% bei der zweiten Ausführung. Die mittlere Porengröße lag bei kleiner 1 μm.
  • Im Anschluss daran wurde auf die nach außen, also vom Substrat 3 weg weisende Seite der ersten Schicht 1, eine zweite Schicht 2 aus reinem Zinn durch Sputtern mit einer Schichtdicke von 15 μm aufgebracht. Zu deren Schutz wurde eine dünne dritte Schicht 5 aus Silber aufgesputtert. Die dritte Schicht 5 hatte eine erheblich kleinere Schichtdicke von maximal 1 μm als die zweite Schicht 2.
  • Nach dem mechanischen Positionieren mit in berührendem Kontaktbringen des Schichtaufbaus mit dem Halbleiterbauteil, als Beispiel eines elektronischen Bauelements 4 wurde mit der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung begonnen. Dabei wurde auf eine Temperatur von 300°C aufgeheizt und die Temperatur über einen Zeitraum von 600 s gehalten. Dabei benetzte zuerst das in die flüssige Phase übergehende Zinn die Oberfläche der dritten Schicht 5 und der ersten Schicht 1, wobei es auch in die Poren der ersten Schicht 1 eindrang.
  • Durch die entsprechend verkürzten Diffusionswege konnte eine mit einer Silber-Zinnlegierung gebildete Schicht 6 erhalten werden. Dabei wurde bei diesem Beispiel in der neu gebildeten Schicht 6 ein Anteilsverhältnis von Silber zu Zinn von 85% zu 15% erhalten, was zu einer Schmelztemperatur dieser Schicht von 700°C führte. Dadurch ist die hergestellte stoffschlüssige Verbindung im späteren Betrieb bis zu einer Temperatur von mindestens 500°C mit Sicherheit stabil.
  • Die Gesamtzeit für die Herstellung der stoffschlüssigen Verbindung wird also im Wesentlichen durch die für die Durchführung der beiden Wärmebehandlungen erforderliche Zeit bestimmt und liegt daher deutlich unterhalb der beim TLP-Verfahren erforderlichen Zeit.
  • Bei dem in 4 gezeigten Beispiel für ein erfindungsgemäßes Vorgehen wurde ein Halbleiterbauelement, als ein elektronisches Bauelement 4 mit zwei Substraten 3 verbunden, wobei durch eine strukturierte Ausbildung der zweiten Schichten 2 neben der Herstellung der stoffschlüssigen Verbindung auch eine elektrisch leitende entsprechend strukturierte Kontaktierung an Kontaktpads 7 zwischen Halbleiterbauelement 4 an der Vorder- und Rückseite zu den beiden Substraten 3 hergestellt werden konnte.
  • Die Strukturierung der zweiten Schichten 2 erfolgte dabei unter Berücksichtigung der Kontaktpadanordnung.
  • Im Übrigen erfolgte die Ausbildung der ersten und zweiten Schichten 1 und 2 sowie die Durchführung der ersten und der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebehandlung, wie beim Beispiel nach 3, wobei jedoch beim Sputtern für die Ausbildung der zweiten Schichten 2 eine der gewünschten Strukturierung angepasste Schattenmaske eingesetzt worden ist.
  • Die strukturierten Schichten 6 aus der bei der zur Herstellung der stoffschlüssigen Verbindung führenden Wärmebandlung gebildeten Silber-Zinn-Legierung hatten ein Anteilsverhältnis Silber zu Zinn von 85% zu 15%.
  • Als Substrate 3 wurden bei den erfindungsgemäßen beiden Beispielen wieder DCBs eingesetzt.

Claims (13)

  1. Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten, bei dem auf einer Oberfläche in einem Fügebereich eine erste poröse Schicht (1) eines Metalls oder einer Metalllegierung aufgebracht zwischen Substrat (3) und einem Bauelement oder Kontaktelement (4) ausgebildet oder angeordnet wird und danach mindestens eine zweite Schicht (2) eines Metalls oder einer Metalllegierung mit einer Schmelztemperatur, die kleiner als die Schmelztemperatur des die erste Schicht (1) bildenden Metalls oder der Metalllegierung ist, aufweist, auf der ersten Schicht (1) oder dem Substrat (3) oder dem Bauelement oder Kontaktelement (4) ausgebildet wird, dann das zu fügende Substrat (3) oder Bauelement oder Kontaktelement (4) im Fügebereich, die erste und die zweite Schicht (1, 2) einschließend, in berührenden Kontakt gebracht werden, woraufhin mit einer Wärmebehandlung, das Metall oder die Metalllegierung, mit der die zweite Schicht (2) gebildet ist, in die flüssige Phase überführt wird und dabei in die poröse erste Schicht (1) eindringt, wobei die Temperatur unterhalb der Schmelztemperatur des Metalls oder Metalllegierung, mit dem/der die erste Schicht (1) gebildet ist, gehalten wird und nach Abkühlung die stoffschlüssige Verbindung hergestellt worden ist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass eine poröse erste Schicht (1) eingesetzt, ausgebildet oder in einer ersten Schicht (1) bei einer Wärmebehandlung/Sinterung Poren ausgebildet werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Metall oder eine Legierung davon, mit dem die erste Schicht (1) gebildet wird, ausgewählt ist aus Ag, Au und Cu und ein Metall oder eine Legierung davon, mit dem die zweite Schicht (2) gebildet wird, ausgewählt ist aus Zn, In und Ge eingesetzt werden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schicht (1) mit einer größeren Schichtdicke, als der Schichtdicke der zweiten Schicht (2), ausgebildet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Metall oder die Metalllegierung für die erste Schicht (1) in Pulverform aufgebracht wird und ein Pulver mit einer maximalen mittleren Partikelgröße kleiner 100 nm eingesetzt wird,
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine erste Schicht (1) mit Poren einer mittleren Porengröße kleiner 1 μm und eine Porosität der ersten Schicht (1) im Bereich von 5% bis 60% eingesetzt oder bei der Wärmebehandlung/Sinterung ausgebildet werden.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schicht (1) und/oder die zweite Schicht (2) lokal strukturiert ausgebildet wird/werden, so dass eine Reduzierung thermisch bedingter Spannungen beim Betrieb einer elektronischen Schaltung, in der das gefügte Bauelement oder Kontaktelement (4) integriert ist, reduziert werden und/oder eine strukturierte elektrische Kontaktierung hergestellt wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die erste Schicht (1) und/oder zweite Schicht (2) durch Sieb-, Schablonen Tintenstrahldruck, ein Sprühverfahren, galvanisch, als eine Folie durch ein CVD-, oder PVD-Verfahren aufgebracht oder ausgebildet wird/werden.
  9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass bei der zweiten Wärmebehandlung ein Druck bis maximal 10 MPa auf Substrat (3) und Bauelement oder Kontaktelement (4) ausgeübt wird, mit dem beide zusammengepresst werden.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass auf der der ersten Schicht (1) abgewandten Oberfläche der zweiten Schicht (2), der Oberfläche des Substrats (3) und/oder der Oberfläche des Bauelements oder Kontaktelements (4) eine dritte Schicht (5) eines Edelmetalls ausgebildet wird.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zur Ausbildung der stoffschlüssigen Verbindung führende Wärmebehandlung so durchgeführt wird, dass mit den Metallen der ersten und zweiten Schichten (1, 2) eine Phasenumwandlung erfolgt, bei der die gebildete Metalllegierung eine Schmelztemperatur aufweist, die größer als die Schmelztemperatur des Metalls oder der Metalllegierung ist, mit der die zweite Schicht (2) gebildet ist.
  12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein poröses Element, das die erste Schicht (1) bildet, an mindestens einer Oberfläche mit einer zweiten Schicht (2) beschichtet wird und dabei ein so gebildetes Vorprodukt zwischen Substrat (3) und Bauelement oder Kontaktelement (4) angeordnet und miteinander in berührenden Kontakt gebracht werden und dann eine Wärmebehandlung durchgeführt wird, bei der das Metall oder die Metalllegierung der zweiten Schicht (2) in Poren der ersten Schicht eindringt.
  13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine erste und/oder zweite Schicht (1, 2) in eine auf einer Oberfläche eines Bauelements oder Kontaktelements (4) ausgebildete metallische Schicht integriert wird.
DE102010013610A 2010-03-22 2010-03-22 Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten Expired - Fee Related DE102010013610B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102010013610A DE102010013610B4 (de) 2010-03-22 2010-03-22 Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010013610A DE102010013610B4 (de) 2010-03-22 2010-03-22 Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten

Publications (2)

Publication Number Publication Date
DE102010013610A1 true DE102010013610A1 (de) 2011-09-22
DE102010013610B4 DE102010013610B4 (de) 2013-04-11

Family

ID=44585440

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010013610A Expired - Fee Related DE102010013610B4 (de) 2010-03-22 2010-03-22 Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten

Country Status (1)

Country Link
DE (1) DE102010013610B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011083926A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einer Trägerfolie und einer Schichtanordnung umfassend eine sinterbare Schicht aus mindestens einem Metallpulver und eine Lotschicht
EP2743973A3 (de) * 2012-12-11 2014-12-03 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
WO2018197314A1 (de) * 2017-04-25 2018-11-01 Siemens Aktiengesellschaft Lotformteil zum diffusionslöten, verfahren zu dessen herstellung und verfahren zu dessen montage
DE102012214901B4 (de) 2011-08-22 2022-11-03 Infineon Technologies Ag Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10385469B2 (en) 2017-09-11 2019-08-20 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal stress compensation bonding layers and power electronics assemblies incorporating the same
US10818576B2 (en) 2019-01-09 2020-10-27 Toyota Motor Engineering & Manufacturing North America, Inc. Methods of forming power electronic assemblies using metal inverse opals and cap structures

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3242391A (en) * 1962-03-02 1966-03-22 Texas Instruments Inc Gold-germanium eutectic alloy for contact and alloy medium on semiconductor devices
DE19532251A1 (de) * 1995-09-01 1997-03-06 Daimler Benz Ag Anordnung und Verfahren zum Diffusionslöten
DE10016129A1 (de) * 2000-03-31 2001-10-18 Siemens Ag Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
DE10015962A1 (de) * 2000-03-30 2001-10-18 Infineon Technologies Ag Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
DE10015964C2 (de) * 2000-03-30 2002-06-13 Infineon Technologies Ag Lotband für flexible und temperaturfeste Lotverbindungen
EP1734569A1 (de) * 2004-03-02 2006-12-20 Fuji Electric Holdings Co., Ltd. Prozess zur herstellung eines halbleitermoduls

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3242391A (en) * 1962-03-02 1966-03-22 Texas Instruments Inc Gold-germanium eutectic alloy for contact and alloy medium on semiconductor devices
DE19532251A1 (de) * 1995-09-01 1997-03-06 Daimler Benz Ag Anordnung und Verfahren zum Diffusionslöten
DE10015962A1 (de) * 2000-03-30 2001-10-18 Infineon Technologies Ag Hochtemperaturfeste Lotverbindung für Halbleiterbauelement
DE10015964C2 (de) * 2000-03-30 2002-06-13 Infineon Technologies Ag Lotband für flexible und temperaturfeste Lotverbindungen
DE10016129A1 (de) * 2000-03-31 2001-10-18 Siemens Ag Verfahren zum Herstellen einer wärmeleitenden Verbindung zwischen zwei Werkstücken
EP1734569A1 (de) * 2004-03-02 2006-12-20 Fuji Electric Holdings Co., Ltd. Prozess zur herstellung eines halbleitermoduls

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012214901B4 (de) 2011-08-22 2022-11-03 Infineon Technologies Ag Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102011083926A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Schichtverbund aus einer Trägerfolie und einer Schichtanordnung umfassend eine sinterbare Schicht aus mindestens einem Metallpulver und eine Lotschicht
WO2013045364A3 (de) * 2011-09-30 2013-08-29 Robert Bosch Gmbh Schichtverbund aus einer trägerfolie und einer schichtanordnung umfassend eine sinterbare schicht aus mindestens einem metallpulver und eine lotschicht
EP2743973A3 (de) * 2012-12-11 2014-12-03 Robert Bosch Gmbh Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE102015103779A1 (de) * 2015-03-16 2016-09-22 Pac Tech-Packaging Technologies Gmbh Chipanordnung und Verfahren zur Ausbildung einer Kontaktverbindung
WO2018197314A1 (de) * 2017-04-25 2018-11-01 Siemens Aktiengesellschaft Lotformteil zum diffusionslöten, verfahren zu dessen herstellung und verfahren zu dessen montage
JP2020518456A (ja) * 2017-04-25 2020-06-25 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ 拡散はんだ付けのためのはんだプリフォーム、その製造方法およびその組立方法

Also Published As

Publication number Publication date
DE102010013610B4 (de) 2013-04-11

Similar Documents

Publication Publication Date Title
DE102010013610B4 (de) Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE102010021765B4 (de) Herstellungsverfahren zur Anordnung zweier Verbindungspartner mittels einer Niedertemperatur Drucksinterverbindung
DE102011083926A1 (de) Schichtverbund aus einer Trägerfolie und einer Schichtanordnung umfassend eine sinterbare Schicht aus mindestens einem Metallpulver und eine Lotschicht
EP2681007A1 (de) Paste zum verbinden von bauteilen elektronischer module, system und verfahren zum auftragen der paste
EP2390904A2 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung
WO2013167321A1 (de) Zweistufiges verfahren zum fügen eines halbleiters auf ein substrat mit verbindungsmaterial auf silberbasis
WO2016146323A2 (de) Chipanordnung und verfahren zur ausbildung einer kontaktverbindung
DE102005051857A1 (de) UBM-PAD, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
WO2014086519A1 (de) Verfahren zum verbinden von wenigstens zwei komponenten unter verwendung eines sinterprozesses
EP2629911B1 (de) Ausgangswerkstoff einer sinterverbindung und verfahren zur herstellung der sinterverbindung
EP2161748A2 (de) LTCC-Substratstruktur und Verfahren zur Herstellung derselben
WO2014032940A1 (de) Trägerplatte, vorrichtung mit trägerplatte sowie verfahren zur herstellung einer trägerplatte
DE102009000882B4 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
EP2844414B1 (de) Verfahren zur herstellung eines metallisierten aus aluminium bestehenden substrats
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
WO2014180620A1 (de) Silber-komposit-sinterpasten für niedertemperatur sinterverbindungen
EP3694299B1 (de) Verfahren zum herstellen einer lötverbindung
DE19930190A1 (de) Lötmittel zur Verwendung bei Duffusionslötprozessen sowie Verfahren zur Herstellung von Lötverbindungen unter Verwendung des Lötmittels
DE102005024430B4 (de) Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips
DE102017204887B4 (de) Verfahren mit Nutzung eines Flüssigmetalls zur Fügung thermoelektrischer Module in einem SLID-Prozess und damit hergestellte Anordnung und Verwendung zur Fügung thermoelektrischer Module
DE102011018544A1 (de) Verfahren zum Fügen zweier Fügeflächen
DE112015002600T5 (de) 0Verfahren zur dauerhaften Verbindung zweier Elemente mittels transienter flüssigphasen Interdiffusion

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130712

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee