DE19532251A1 - Anordnung und Verfahren zum Diffusionslöten - Google Patents
Anordnung und Verfahren zum DiffusionslötenInfo
- Publication number
- DE19532251A1 DE19532251A1 DE19532251A DE19532251A DE19532251A1 DE 19532251 A1 DE19532251 A1 DE 19532251A1 DE 19532251 A DE19532251 A DE 19532251A DE 19532251 A DE19532251 A DE 19532251A DE 19532251 A1 DE19532251 A1 DE 19532251A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- melting
- low
- diffusion
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
- B23K2035/008—Interlayers, transition pieces for metallurgical bonding of workpieces at least one of the workpieces being of silicium
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/3006—Ag as the principal constituent
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
- B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
- B23K35/24—Selection of soldering or welding materials proper
- B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
- B23K35/3013—Au as the principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0104—Zirconium [Zr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01041—Niobium [Nb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01044—Ruthenium [Ru]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01045—Rhodium [Rh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01065—Terbium [Tb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01076—Osmium [Os]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Description
Die Erfindung betrifft eine Anordnung zum Diffusionslöten nach dem
Oberbegriff des Anspruchs 1 und ein Verfahren zur Erzeugung von
temperaturstabilen Verbindungen und Kontaktierungen durch isotherme
Erstarrung.
Das Verfahren dient insbesondere zur Montage von Halbleiter-Chips auf
Substraten, zum Verbinden von "Wafern" während der Halbleiterstel
lung, sowie zur Kontaktierung von elektronischen Bauelementen und
Schaltungen.
Ein gattungsgemäßes Verfahren ist aus der deutschen Anmeldung
P 42 41 439 A1 bekannt. In dieser Anmeldung wird ein Verfahren zur
Erzeugung einer formschlüssigen Verbindung zwischen metallischen Ver
bindern und metallischen Kontakten von Halbleiteroberflächen beschrie
ben. Die Verbinder dienen insbesondere der Parallelschaltung von
Solarzellen mit Hilfe von Solarzellenkontakten. Zwischen einem Verbinder
und einem Kontakt wird eine Zwischenschicht aus einem gegenüber dem
Verbinder und metallischen Kontakt niedrigschmelzenden Metall ange
ordnet und auf bzw. über die Schmelztemperatur erwärmt. Dabei ist
darauf zu achten, daß die flüssige Zwischenschicht die Fügeoberflächen
von Verbinder und Kontakt benetzt. Die flüssige Zwischenschicht dif
fundiert in den Verbinder und den Kontakt und bildet eine
intermetallische Phase mit dem Material der Zwischenschicht und den
Materialien des zu fügenden Verbinders und Kontaktes. Dabei wird
durch die Erstarrung während eines vorgegebenen Temperatur- und
Anpreßdruckverlaufes die formschlüssige Verbindung zwischen
Verbinder und Kontakt hergestellt, deren Schmelztemperatur höher ist,
als die der ursprünglichen Zwischenschicht.
In dieser Schrift sind als konkrete Kombinationen nur In-Au und Sn-Ag
angegeben, die als intermetallische Verbindungen Schmelzpunkte unter
halb von 500°C aufweisen.
Es ist außerdem bekannt, Halbleiterbauelemente durch Löt- oder Kleb
verfahren zu montieren oder zu kontaktieren. Während es bei derarti
gen, durch Löten hergestellten Verbindungen von Nachteil ist, daß
diese keiner hohen Temperaturbelastung und nur relativ wenigen
Temperaturwechseln ausgesetzt werden können, ist es bei geklebten
Verbindungen nachteilig, daß diese nur eine begrenzte Wärmeleit
fähigkeit sowie eine relativ geringe Feuchtbeständigkeit aufweisen.
Aus der britischen Patentanmeldung GB 235 642 A ist bekannt, Silizium
scheiben an eine Unterlage aus Mo oder W oder Fe-Ni durch Diffusions
löten mit Hi = Ag und Lo = In oder Sn und einen möglichen Zusatz von
Ga zu verbinden.
Aus der deutschen Patentanmeldung DE 43 03 790 A1 wird für das
Diffusionslöten als hochschmelzende Komponente (Hi) Ag, Au, Cu, Co, Fe,
Mn, Ni, Pd, Pt, Ir, Os, Re, Rh oder Ru und für die niedrigschmelzende
Komponente (Lo) Bi, Cd, Ga, In, Pb, Sn oder Zn und speziell Hi = Ag
oder Au und Lo = Sn oder In gewählt. Die laterale Strukturierung der
Lo-Schicht war vorgesehen und ebenfalls eine dünne Diffusionsbarriere
zwischen Hi und Lo um bei der Lagerung eine erhöhte Lebensdauer zu
erzielen.
Aus der europ. Patentanmeldung EP 0 365 807 ist das Bonden elektroni
scher Komponenten an gedruckte Leiterplatten durch Diffusions-Hartlö
ten im Pb-Sn-System unterhalb des Schmelzpunktes von Sn bei 183,5-210°C
bekannt. Außerdem ist aus der Veröffentlichung von G. Izuta et
al: "Development of Transient Liquid Phase Soldering Process for LSI
Die-Bonding" Proc. 43rd Electronic Components and Technology Conf.,
IEEE, June 1993, Orlando, 1012-1016 (1993) bekannt, Leistungsbau
elemente mit Leiterplatten zu verbinden. Das Verbinden bei der nied
rigen Temperatur von 187°C reduziert die mechanischen Bean
spruchungen um mehr als die Hälfte verglichen mit konventionellen
Verbindungsverfahren. Die Wiederaufschmelztemperatur der Verbindung
wächst bis über 247°C nach Wärmebehandeln der Verbindung für 12
Stunden bei 187°C, was einen zusätzlichen Vorteil der isothermen
Erstarrung darstellt.
Die isotherme Erstarrung beinhaltet Verbindungsprozesse, welche einige
Verteile der konventionellen Löt- oder Hartlötverfahren mit dem Verfah
ren des Diffusionsverbindens (diffusionsbonding) gemeinsam haben. Das
Diffusionsbindungsverfahren ist in der Veröffentlichung von D.M. Jacob
son und G. Humpston in: "Diffusion Soldering", Soldering Surface Mount
Technol. 10 (2), 27-32 (1992) beschrieben.
Eine mögliche Anwendung stellt das Amalgamlöten dar. Die verschie
denen Anwendungsbeispiele wie das Befestigen, hermetische Abschließen,
Flip-Chip-Befestigen, das Befestigen von Chips auf Glas usw. sind aus
der Veröffentlichung von C.A. Mac Cay: "Amalgams for Improved Elec
tronics Interconection", IEEE Micro, (4), 46-58 (1993) bekannt. Experi
mentelle Daten für amalgamgelötete Verbindungen mit Hi = Ag, Cu, Ni
und Lo = Ga sind dort aufgeführt. Diese Materialkombinationen er
schöpfen aber keineswegs die thermische Stabilitätsgrenzen anderer Hi-
Ga-Kombinationen, wie man aus Tabelle 1 ersieht.
Isotherme Erstarrung kann zur Bildung sehr fester Verbindungen bei
relativ niedriger Temperatur eingesetzt werden, wobei diese Verbindun
gen sehr viel höhere Temperaturen aushalten. Das zugrunde liegende
Prinzip dieses Verbindungsprozesses besteht darin, daß eine Zwischen
schicht aus einem niedrigschmelzenden Metall Lo als Folie oder dünne
Beschichtung zwischen den hochschmelzenden Komponenten Hi angeord
net ist. Diese Anordnung wird unter geringem Druck bis zur Verbin
dungstemperatur TB erwärmt, wobei sich eine flüssige Zwischenschicht
bildet. Dabei kann entweder der Schmelzpunkt der Schicht Lo über
schritten sein oder es findet eine eutektische Reaktion zwischen den
Komponenten Lo und Hi statt. Die geschmolzene Zwischenschicht führt
zu einer schnellen Interdiffusion oder Reaktionsdiffusion zwischen Lo
und Hi. Die folgende Annäherung an den Gleichgewichtszustand resul
tiert in einer isothermen Erstarrung.
Die festen Phasen, die sich bei TB im Verbindungsgebiet bilden, zeigen
bei entsprechender Auswahl der Materialien für Lo und Hi eine
Aufschmelztemperatur oberhalb von TB, wobei durch die in der Erfin
dung aufgeführten Materialkombinationen bestimmte zusätzliche Vorteile
erzielbar sind.
Die isotherme Erstarrung ist ein Verfahren mit folgenden Vorteilen: Es
ermöglicht eine hohe thermische Stabilität der Verbindung mit einer
sehr viel höheren Aufschmelztemperatur TR der Verbindung als der ur
sprünglichen Verbindungstemperatur TB, es toleriert einige
Oberflächenrauhigkeiten infolge des vorübergehenden Auftretens einer
flüssigen Phase, es erfordert nur einen relativ kleinen Druck zur Ver
bindung der Flächen (0,2 bis 5 MPa), und die Verbindungszeiten sind
relativ kurz und in der Größenordnung von Minuten, wobei die sehr
dünne Verbindungsschicht von typisch unter 10 µm sehr gute mechani
sche Eigenschaften aufweist. Allerdings müssen die Oberflächen vorher
einigermaßen eben sein. Die Verbindung läßt sich allerdings nach dem
Erstarren im allgemeinen nicht wieder aufschmelzen, um beispielsweise
Reparaturen vorzunehmen. Man wird also dieses Verbindungsverfahren
überall dort einsetzen, wo hohe Umgebungstemperaturen den Einsatz
der herkömmlichen Verbindungstechniken verhindern.
Das vorübergehende Auftreten einer flüssigen Phase bei relativ tiefen
Temperaturen ist für eine gute flächige Verbindung wichtig und kann
gleichzeitig thermische Spannungen vermeiden helfen, welche sonst bei
Anwendung hoher Temperaturen in die Verbindung eingebracht werden
könnten. Darüber hinaus hat die hohe thermische Stabilität der Verbin
dung neue Möglichkeiten für die folgenden Fertigungsschritte zur
Folge, welche nicht mehr in der Temperatur schrittweise abnehmen
müßten.
Die bisher angegebenen Kombinationen einer Hi- und Lo-Verbindung ha
ben aber den Nachteil, daß sie mit Komponenten für eine niedrige
Fügetemperatur keine lange Lagerzeit vertragen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Er
zeugung einer zuverlässigen formschlüssigen Verbindung für metallische
Oberflächen von Halbleiterkontakten zu schaffen, deren Komponenten
zum Fügen nur auf relativ niedrige Temperaturen erhitzt werden
müssen und die eine lange Lebensdauer bei hohen Temperaturen
aufweist und eine große Anzahl von Temperaturwechseln übersteht,
sowie eine hohe thermische Leitfähigkeit besitzt.
Die Aufgabe wird erfindungsgemäß durch die im Kennzeichen des An
spruchs 1 enthaltenen Verfahrensmerkmale gelöst.
Die zugrunde liegenden metallurgischen Tatsachen und die Erfindung
werden nachstehend anhand der Zeichnung näher erläutert.
Dabei zeigt:
Fig. 1 ein schematisches binäres Phasendiagramm zur Demonstration des
Prinzips des Diffusionslötens mittels Reaktionsdiffusion,
Fig. 2 ein schematisches binäres Phasendiagramm zur Demonstration des
Prinzips des Diffusionshartlötens durch Interdiffusion,
Fig. 3 das Au-In-Phasendiagramm und die minimale Aufschmelz
temperatur TR,
Fig. 4 das Ag-In-Phasendiagramm und die minimale Aufschmelz
temperatur TR;
Fig. 5 ein schematisches Bild der Vielschichtenstruktur zum Herabsetzen
der Verbindungstemperatur und
Fig. 6 eine schematische Ansicht des Vielschichtenaufbaus zur Steige
rung der Erstarrungsgeschwindigkeit mit Diffusionsbarriere.
Die verschiedenen Verbindungsprozesse, welche die isotherme
Erstarrung benutzen, können in drei grundlegende Kategorien eingeteilt
werden: Diffusionslöten, Diffusionshartlöten und Amalgamlöten.
Die zugrunde liegende metallurgischen Prinzipien sind am besten mit
Hilfe eines schematischen binären Phasendiagramms der elementaren
Komponenten Hi und Lo zu verstehen.
Die Grundlage des Diffusionslötens ist die Existenz wenigstens einer in
termetallischen Komponente, welche als kongruente schmelzende Phase
HiLo in Fig. 1 dargestellt ist.
Die Zusammensetzung in dem Bereich des Systems, welcher von den
Diffusionsprozessen während des Aufheizens betroffen ist, wird durch
die relativen Anteile der Komponenten Hi und Lo gegeben. Diese
durchschnittliche Zusammensetzung muß innerhalb des Bereichs des
festen Zustandes bei TB gewählt werden, welcher das Zweiphasenfeld Hi
+ HiLo in Fig. 1 darstellt. Geht man vom ursprünglichen Nichtgleich
gewichtszustand des festen Hi + flüssigem Lo bei TB aus, wird der
Gleichgewichtszustand durch Reaktionsdiffusion und Wachstum der
intermetallischen Phase HiLo an der Grenzfläche zwischen fester Phase
Hi und der flüssigen Legierung L. Die isotherme Erstarrung wird durch
Aufzehren der flüssigen Phase beendet. Die Aufschmelztemperatur TR
des Gesamtsystems wird durch die eutektische Schmelztemperatur der
Phasen Hi + HiLo dargestellt, welche oberhalb von TB liegt.
Die Gleichgewichtskonzentration des Gesamtsystems wird beispielhaft
durch den schwarz ausgefüllten Kreis in der Mitte des Diagramms
dargestellt.
Das Diffusionshartlöten erfordert es, daß die Zusammensetzung des Ge
samtsystems innerhalb des Bereichs der festen Lösung der hochschmel
zenden Komponente Hi liegt, wie in Fig. 2 dargestellt ist. Eine inter
metallische Phase wird nicht benötigt. Die Verbindung wird wieder bei
der Temperatur TB eingeleitet, indem Lo schmilzt und sich etwas von
der Hochtemperaturphase Hi in der flüssigen Legierung, des sogenann
ten Füllers, löst. Die isotherme Erstarrung tritt dann notwendigerweise
erst durch Hineindiffusion der Komponente Lo in die feste Lösung Hi
ein. In diesem Fall hängt die Wiederaufschmelztemperatur TR sehr stark
vom Grad der Homogenisierung der Verbindung innerhalb der erstarrten
Zwischenlage ab. Der maximale Wert von TR wird durch die Solidustem
peratur des Gesamtsystems gegeben, wie in Fig. 2 angedeutet. Diese
wird nach längerer Wärmebehandlung und Diffusion im festen Zustand
erreicht. Es ist ebenso möglich, die Bindung unterhalb des
Schmelzpunktes von Lo aber oberhalb der eutektischen Temperatur von
ca. 550°C, wie in Fig. 2, zu erzielen. In diesem Fall beginnt die
Flüssigkeit sich an der Berührungsfläche zwischen Hi und Lo infolge
der eutektischen Reaktion zu bilden. Nach vollständiger Auflösung von
Lo und Verbreiterung der flüssigen Zwischenschicht bis hin zu einem
Maximum setzt sich der isotherme Erstarrungsvorgang fort, wie in Fig.
2 dargestellt.
Bei der dritten Variante, dem Amalgamlöten, werden ebenfalls mehrere
isotherme Erstarrungsprozesse eine Rolle spielen. Das metallurgische
Prinzip des Amalgamlötens ist genau dasselbe wie es in Fig. 1 für das
Diffusionslöten erläutert wurde, jedoch ist die Geometrie nicht eine
Schichtenstruktur sondern ein Pulver(Hi)-Flüssigkeit(Lo)-Gemisch.
Dieses Amalgam muß in verteilter Form zwischen die zu vereinigenden
Komponenten gegeben werden, was einen echten Dünnfilmprozeß aus
schließt. Die Bezeichnung Amalgamlöten scheint hier angemessen, da der
Prozeß typische Eigenschaften des Lötens wie Benetzung und die Bil
dung intermetallischer Phasen beinhaltet. Die Ausdrücke Diffusionslöten
und Diffusionshartlöten sind ebenfalls durch Ähnlichkeiten mit den me
tallurgischen Prinzipien des Lötens und Hartlötens bedingt. Die Grenzen
zwischen Diffusionslöten und Diffusionshartlöten sind fließend wie man
am Diffusions"hartlöten" im Pb-Sn-System bei ungewöhnlich niedrigen
Temperaturen von 183,5 bis 210°C oder 187°C sehen kann. Nach zwei
Stunden Wärmebehandlung bei 187°C wächst die Aufschmelztemperatur
bis über 247°C an.
Die Eigenschaften des Diffusionslötens erscheinen besonders für Anwen
dungen im Bereich elektronischer Komponenten attraktiv, da die Kombi
nation von typischen Niedrigtemperaturen für das Löten mit den Mög
lichkeiten einer Dünnschichtpräparation des Verbindungssystems kombi
nierbar sind. Die folgende Tabelle gibt eine zusammengefaßte Auflistung
von veröffentlichten experimentellen Arbeiten. Ein Überblick über die
bisher bekannten Materialsysteme für das Diffusionshartlöten zeigt, daß
diese Studien nicht für elektronische Anwendungen gedacht sind.
Anhand der Tabelle 1 werden nun einige spezielle Punkte bezüglich der
Reaktionsraten, der mechanischen Eigenschaften und des Drucks, bei
dem die Verbindung stattfindet, sowie die Einzelheiten zur Herstellung
dünner Schichten diskutiert.
Die Reaktionsraten mit der flüssigen Phase nehmen in der Folge Au-In,
Ag-In und Cu-In ab. Die Ni-Sn-Reaktion ist 1,5 bis 2mal langsamer als
die Cu-Sn-Reaktion, wie sich anhand der Messung des Verbrauchs der
Schmelze und der Wachstumsrate der intermetallischen Verbindungen
herausgestellt hat. Die Cu-Sn-Verbindungen sind nach 30 Sekunden
noch teilweise flüssig und nach 4 Minuten bei 280°C vollkommen durch
Reaktion verfestigt.
Die niedrigschmelzende Komponente sind Sn-Schichten von 0,5 bis 2 µm
Dicke, welche mit Elektronenstrahlverdampfung auf beiden Seiten des
Kupfersubstrates aufgebracht wurden. Die Zerreißfestigkeit
("Zugfestigkeit") wächst bei solchen Proben von 16 auf 36 MPa. Die
Zerreißfestigkeit der Ni-Sn-Verbindung erreicht einen konstanten Wert
von 38 MPa nach einer Minute oder einer etwas längeren Abbindezeit.
Die Scherfestigkeit der Ag-In-Verbindung ist nach der Bildung der
Ag₂In-Phase 62 MPa, welche wesentlich höher ist als die Stärke einer
konventionellen Ag-In-Lötverbindung von ca. 8 MPa. Die gemessenen
Scherspannungen von diffusionsgelöteten Verbindungen im Ag-Sn-
System, welche die duktile Ag₃Sn-Phase enthalten, ist nahe bei 23 MPa,
welches dem Wert für normalgelötete Ag-Sn-Verbindungen entspricht.
Bei längerem Aufheizen jedoch nähert sich die Mikrostruktur der
diffusionsgelöteten Verbindung der einer festen Lösung von Silber und
man erwartet das Ansteigen der Scherfestigkeit bis zu einem
Maximalwert von 75 MPa. Als Fazit kann festgehalten werden, daß die
mechanischen Eigenschaften von diffusionsgelöteten Verbindungen, die
der konventionell gelöteten weit übertreffen und auch die
Anforderungen in der Elektronikindustrie übererfüllen, wobei noch eine
Reserve in Richtung Hochtemperaturstabilität vorhanden ist.
Die festgestellten Anpreßdrücke zwischen den Fügepartnern sind nor
malerweise niedrig und liegen in der Gegend von 0,2 bis 3 MPa. Die be
rechnete Volumenschrumpfung während der Bildung der
intermetallischen Phasen beträgt 12% für Ni-Sn und nur 0,7% für Cu-
Sn, wobei Poren gelegentlich bei der Ni-Sn-Verbindung beobachtet
wurden. Die Poren konnten durch Anwendung größerer Drücke nicht
vermieden werden, da oberhalb von 0,3 MPa das flüssige Zinn aus der
Verbindungsregion weggedrückt wird. Die Verbindungen werden
vorzugsweise in reduzierender Gasatmosphäre durchgeführt. Man
verwendet auch Vakuum, Inertgase oder Luft. Die Oxidation der
aufgebrachten Schichten der Verbindungskomponenten kann während
der Lagerung Probleme hervorrufen. Eine zusätzliche Oxidation während
der Verbindung kann beim Bonden durch eine Luftschicht zwischen
ungenügend planen Verbindungsflächen hervorgerufen werden. Eine
Oxidhaut auf der niedrigschmelzenden Komponente oder eine Oxidschicht
an der freien Oberfläche der hochschmelzenden Komponente kann
schließlich die Benetzung verhindern, womit die Verbindung nicht zu
stande kommt.
Es hat sich herausgestellt, daß die Präparation dünner Schichten der
Lo-Komponente ein entscheidender Schritt ist. Gesputtertes Zinn bildet
Inseln auf der Kupferschicht, welche nicht besonders gut für das
Diffusionslöten geeignet sind.
Galvanisch aufgebrachte (elektroplattierte) Sn-Schichten von 3 µm Dicke
können benutzt werden, obwohl sie teilweise porös aufwachsen. Am
besten scheinen noch elektronenstrahlverdampfte Sn-Schichten von 0,5
bis 2 µm Schichtdicke zu sein. Eine kompliziertere Struktur beinhaltet
eine Goldschutzschicht auf der In-Schicht. Diese Oxidationsschutzschicht
ermöglicht die Handhabung und Lagerung in Luft.
Um die Tabelle 1 auf eine kurze Form zu bringen, kann man sagen, daß
die Materialkombinationen Ag, Au, Cu oder Ni als Hi-Komponente mit In
oder Sn als Lo-Komponente bereits sehr ausgiebig untersucht worden
und damit Stand der Technik sind, wobei Fe und Hg nur Sonderfälle
darstellen. Mechanische Festigkeit und thermische Stabilität der Verbin
dungen können extrem hoch sein. Die Systeme, die in der Literatur
favorisiert werden, sind Ag-Sn, Au-In, Cu-Sn und Ni-Sn.
Im folgenden wird ein zusammenfassender Überblick über die Auswahl
kriterien für die bekannten Materialkombinationen (Ag, Au)-In gegeben,
mit Gold und Silber als hochschmelzende und Indium als niedrigschmel
zende Metalle. Es ist ein großer Vorteil des Verfahrens, daß die Lo-
Komponente separat von der Hi-Komponente beinahe unabhängig gewählt
wird. Das liegt daran, daß die Bindetemperatur gewöhnlich durch den
Schmelzpunkt der Lo-Komponente begrenzt wird und nicht wie beim ge
wöhnlichen Löten durch eine eutektische Reaktion mit einer anderen
Komponente. Deshalb ist es sehr leicht, alle niedrigschmelzenden Metalle
anzugeben, die für eine vorgewählte Fügetemperatur in Frage kommen.
Indium, Zinn und Wismuth sind passende Kandidaten für das Diffusions
löten, wobei Gallium der prominenteste Kandidat für das Almalgamlöten
ist, während es in der Form dünner Filme nur schwer zu handhaben
ist. Quecksilber, Thallium, Kadmium oder Blei scheiden wegen ihrer Gif
tigkeit aus. Das entscheidende Kriterium für eine erste Auswahl von
Materialkombinationen Hi-Lo ist die minimale Aufschmelztemperatur TR
der Verbindung. Sie ist hier aus dem Hi-Lo-Phasendiagramm als die
minimale solidus-eutektische oder peritektische Temperatur definiert, die
in dem Verbindungsbereich zwischen reinem Hi und der ersten inter
metallischen Phase auftritt, welche beim Diffusionslöten gebildet wird.
Das wird anhand praktischer Beispiele, wie Au-In und Ag-In anhand
der Fig. 3 und 4 erläutert. Die erste intermetallische Phase im Au-
In-System ist die AuIn₂-Verbindung, wie aus der Fig. 3 ersichtlich ist.
Direkt nach dem Verbinden und der vollständigen Aufzehrung der indi
umreichen Flüssigphase, werden praktisch nur die Phasen AuIn₂ und
restliches Gold im metallographischen Schliffbild der Verbindung nach
gewiesen. Dennoch ist die minimale Aufschmelztemperatur dieser Struk
tur nicht der Schmelzpunkt von AuIn₂ bei 540,7°C. Das liegt daran,
daß nach langsamem Heizen alle anderen intermetallischen Phasen eine
Nichtgleichgewichtszone zwischen Au und AuIn₂ bilden. Diese Phasen
können in ultradünnen Schichten vorhanden sein, welche dem Nachweis
entgehen. Diese Phasen bilden evtl. die niedrigste eutektische Zusam
mensetzung und werden zuerst flüssig und verursachen daher das
Aufschmelzen der Verbindung. Diese sind Gamma und Psi bei
TR = 454°C, wie in Fig. 3 dargestellt. Diese Betrachtung wird
experimentell durch die gemessene Temperatur der Auflösung der
mechanischen Verbindung bei 459 ± 5°C bestätigt.
Das zweite wichtige Beispiel ist das Ag-In-System nach Fig. 4. Die erste
intermetallische Phase, welche nach Diffusionslöten etwas oberhalb des
Indiumschmelzpunktes gebildet wird, ist AgIn₂. Diese Phase zerfällt in
einer peritektischen Reaktion bei nur 166°C in L + Gamma, welche den
theoretischen Wert von TR darstellt. Jedoch bildet sich durch
Diffusionslöten oberhalb von 166°C, etwa bei 175°C, die Gammaphase
(Ag₂In) direkt aus der Schmelze als homogene Schicht, welche sogar
nach ausgedehnten Lagerungszeiten bei 200°C stabil ist. Diese Phase
transformiert sich bei 281°C in die Zetaphase (Ag₃In).
Obwohl das Aufschmelzen dieser Phase nach Fig. 4 bei 660°C erwartet
wird, bleibt die Verbindung bis über 900°C stabil. Das liegt wahr
scheinlich an der beschleunigten Festkörperdiffusion von Indium wäh
rend des Aufheizens der Probe und während der Transformation der
intermetallischen Phasen in die feste Lösung (von Ag). Das Ag-In-
System ist ein weiteres Beispiel für die fließenden Grenzen zwischen
Diffusionslöten (Bildung intermetallischer Verbindungen) und
Diffusionshartlöten (wobei eine feste Lösung gebildet wird), wie es in
den Fig. 1 und 2 dargestellt ist. Der grundlegende Unterschied
zwischen eutektischen Reaktionen wie in Au-In und Systemen, welche
durch peritektische Reaktionen wie Ag-In charakterisiert sind, ist der,
daß die letztere eine einfache Erhöhung der Aufschmelztemperatur
ermöglicht, indem bei höherer Temperatur gebondet wird. Dieser
fundamentale Unterschied ist wichtig für die Interpretation der
Berechnung der minimalen Aufschmelztemperatur, welche in Tabelle 2
wiedergegeben ist. Diese Aufstellung ist insofern umfassend, als sie
außer den für das Löten bisher verwendeten hochschmelzenden Metalle
(Cu, Ag, Au, Ni) auch die erfindungsgemäßen Übergangsmetalle der
Gruppe IV b (Ti, Zr, Hf) bis zur Gruppe VIII b und zusätzlich die rele
vanten Elemente Al, Si und Ge erfaßt. Diese sind mit passen den Lo-Kom
ponenten kombinierbar.
Für eine große Zahl von Kombinationen, welche mit dem Begriff
eutektisch gekennzeichnet sind, gibt es keine intermetallischen Phasen.
Sie sind also unbrauchbar für Diffusions- oder Amalgamlöten. Sie sind
ebenfalls unbrauchbar für das Diffusionslöten in Bezug auf die sehr
geringe Breite des Bereichs der festen Lösung des meist degenerierten
eutektischen Systems. Die Hi-Elemente, welche definitiv keine
Verbindungen mittels der isothermen Erstarrung für irgendeine Kombi
nation zulassen, sind Aluminium, Silizium und Germanium.
Sehr vielversprechende und als Grundlage der Erfindung bevorzugte
Kombinationen sind in Tabelle 2 hervorgehoben. Nicht nur daß TR
wesentlich über die mögliche Bindetemperatur für diese Kombinationen
erhöht ist, wird die Löslichkeit und die Mischbarkeit bei höheren
Temperaturen noch besonders begünstigt. Es geht daraus hervor, daß
Gallium und Zinn die vielseitigsten Lo-Elemente mit der höchsten Zahl
der hervorgehobenen Einträge in Tabelle 2 sind.
Indium hat seine speziellen Vorteile für ausgewählte Hi-Elemente wie Au,
Mn, Pd und Pt. Wismuth paßt oft nicht, es hat die höchste Zahl von
Einträgen mit der Bezeichnung eutektisch.
Darüber hinaus gibt es keine hervorgehobene Kombination, bei der
Wismuth nicht vorteilhaft durch Ga, In oder Sn ersetzt werden könnte.
Es ist daraus zu schließen, daß weitere Anwendungen sich auf Gallium
als Mittel zum Amalgamlöten beziehen werden, sowie auf Indium und
Zinn für das Diffusionslöten. Sieht man sich die Hi-Elemente an, so sind
alle Metalle der ersten Nebengruppe (Cu, Ag, Au) bindungsfähig, ebenso
die Metalle der letzten Reihe der achten Nebengruppe (Ni, Pd, Pt) mit
sogar höheren Werten von TR. Außerordentlich hohe Werte von TR
können mit den übergangsmetallen der vierten Nebengruppe (Ti, Zr,
Hf) erreicht werden. Spitzenwerte sind 1530°C (Hf-Sn) und 1475°C
(Ti-Sn). Sehr vielversprechende Systeme für elektronische Anwendungen
beinhalten diese Metalle im Hinblick auf Oxidations- oder Kor
rosionswiderstand: Ag-Sn, Au-In, Cu-Sn, Ni-Sn, Ni-In, Pd-In, Pt-In, Pt-
Sn. In der Literatur werden nur Systeme mit Ag, Au, Cu und Ni
behandelt.
Sehr interessant für neue Anwendungen sind die Systeme mit Titan und
Molybdän (möglicherweise ebenfalls Zr und Hf) in Anbetracht ihrer
Verwendung in Hochtemperatur-Prozeßschritten bei der Herstellung von
Halbleiterbauelementen, nämlich Ti-Sn und Mo-Sn.
Im folgenden werden einige allgemeine Grundlagen der Erfindung,
nämlich die Kriterien für die Auswahl von zwei Lo-Komponenten
erläutert, die für den Lötprozeß kombiniert werden.
Der Zusatz eines dritten Elements zu den Diffusionslötsystemen eröffnet
einen neuen Freiheitsgrad, der dazu benutzt werden kann, zusätzliche
Vorteile zu erzielen. Solche zusätzlichen Vorteile sind mit der
Einführung von Schutzschichten und Haftschichten verbunden. Der
Einfluß eines dritten Elements kann allerdings durch die
Wechselwirkung mit einem unerwünschten Element, beispielsweise
Aluminium von einer Metallisierungsschicht, aufgehoben werden.
Das Phasendiagramm ist ein Schlüsselwerkzeug für das Verständnis die
ser Aspekte und die Entwicklung jedes isothermen Erstarrungsprozes
ses. Während das binäre Phasendiagramm für alle relevanten
Kombinationen bekannt ist, ist dies für die ternären Diagramme nicht
der Fall. Eine gewisse Ausnahme bilden die ternären Systeme einerseits
mit Gold und andererseits mit Silber.
Besonderes Augenmerk wird hier auf ausgewählte Au-In-Metallsysteme
gelegt, da experimentelle Daten darauf hinweisen, daß schon das binäre
Au-In-System eine vielversprechende Grundlage für die Verbindung
empfindlicher elektronischer Komponenten darstellt.
Das interessanteste ternäre Legierungselement für das Au-In-M-System
ist das Metall M = Sn. Diese Auswahl ist bereits durch die Kombinatio
nen in der Liste der vielversprechendsten binären Systeme angedeutet.
Das dritte Element wirkt als zusätzliche Lo-Komponente. Aufgrund der
Phasendiagramme kann man Überlegungen anstellen, in welcher Weise
die Erkenntnisse des binären Phasendiagrammes modifiziert in ternäre
Systeme übertragen werden können, um entsprechende Voraussagen
treffen zu können. Da die entsprechenden ternären Phasendiagramme
jedoch nicht genau genug bekannt sind, muß man sich bei der Auswahl
geeigneter Kombinationen oft auf einen glücklichen Griff verlassen.
Ein Dreistoffsystem wird in der Ausführung durch eine Dreischichten
anordnung repräsentiert. Der zusätzliche Aufwand, ein vielschichtiges
System für das Diffusionslöten zu schaffen, kann nur durch spezielle
Vorteile wie die Erniedrigung der Fügetemperatur gerechtfertigt
werden. Zu den drei Basismetallen kommt im allgemeinen noch eine Reihe
von Hilfsschichten hinzu, die als Diffusionssperre oder Korrosionsschutz
oder aber der besseren Haftung dienen.
Korrosionsschutzschichten bestehen aus einem Edelmetall (vorzugsweise
Gold) und können oberhalb der Lo-Komponente (und natürlich auch der
Hi-Komponente) angebracht werden, um die Oxidation der aktiven
Oberflächen zu verhindern. Oxidierte Oberflächen verhindern die
Benetzung wenn sie nicht mechanisch zerstört werden. Durch eine
angepaßte Bedeckung können die empfindlichen Schichten vor dem
Bonden längere Zeit gelagert werden.
In vielen Applikationen der Hi- und/oder Lo-Komponenten werden diese
auf die zu verbindenden Teile wie Halbleiterchip und Substrat
aufgebracht. Dazu sind oft Adhäsionsschichten notwendig und können in
den Bindungsprozeß einbezogen werden.
Außerdem werden Diffusionsbarrieren zur Verhinderung der
Interdiffusion der aktiven Bestandteile benötigt. Ohne diese würden die
Komponenten vor der Verwendung vorzeitig reagieren. Außerdem können
diese Barrieren dazu benutzt werden, die Diffusion störender Elemente
von der Verbindungszone in aktive Halbleiterregionen zu unterbinden.
Das Herabsetzen der Erstarrungszeit - das ist die Minimalabbindungs
zeit - kann ein wichtiges Ziel zur Verbesserung der Durchlaufzeit im
Verfahren sein. Dies kann man natürlich dadurch erreichen, daß die Hi-
Lo-Kombination so gewählt wird, daß die intermetallische Phase eine
höhere Wachstumsrate besitzt oder indem man die Abbindetemperatur
erhöht. Dies ist aber nicht immer anwendbar und ein praktischer Weg
ist die Erniedrigung der aktiven Schichtdicke. Da die Wachstumsraten
in diesen Systemen oft einem parabolischen Wachstumsgesetz folgen,
ergibt das Herabsetzen der Schichtdicke der aktiven Lo-Komponente um
den Faktor 1/2 eine Reduktion der Erstarrungszeit um den Faktor 1/4.
Da ein unterer Grenzwert für die aktive Schichtdicke durch die
Oberflächenrauhigkeit oder die Krümmung der zu fügenden Teile
gegeben ist, kann man sich damit behelfen, die aktive Schicht über
benachbarte oder sich mehrfach wiederholende Schichten zu verteilen.
Die Temperatur zur Herstellung der Verbindung wird nach der Erfin
dung dadurch reduziert werden, daß man Schichten von 2 oder mehre
ren Lo-Komponenten kombiniert. So bilden Sn, In und Ga eutektische
Systeme mit einem entsprechenden Liquid us-Temperaturabfall. Selbst
wenn die Verbindung bei der selben Temperatur wie für die einfache
Lo-Komponente hergestellt wird, ist der größere relative Überhitzungs
effekt der flüssigen Legierung für die Reaktionskinetik günstig.
Im folgenden wird die Erfindung anhand von Beispielen erläutert.
Indium-Zinn ist ein passendes System, wenn beim Diffusionslöten an
eine Edelmetallbeschichtung eine reduzierte Abbindungstemperatur
erforderlich ist. Gallium und Wismuthzusätze sind weniger vielverspre
chend. Das liegt daran, daß Galliumzusätze Handlingprobleme bei Dünn
filmstrukturen verursachen und Wismuth nicht für die Verbindung mit
Edelmetallen in Frage kommt.
Für die Verbindung eines Si-Chips 1 mit einem Substrat 2 wird eine
Vielschichtstruktur mit Indium und Zinn auf dem Si-Chip 1
vorgeschlagen, wie sie in Fig. 5 dargestellt ist, wobei eine
hochschmelzende Schicht 5 auf dem Substrat 2 vorgesehen ist. Die An
ordnung einer dünnen Schicht 4 aus Zinn an der Oberfläche bedeutet
einen zusätzlichen Vorteil bezüglich des Oxidationswiderstandes, da
SnO₂ ein weniger stabiles Oxid als In₂O₃ ist. Quantitative Daten über
ein mögliches Langzeitverhalten sind allgemein nicht angebbar, da die
Dichte und Morphologie der Oxidschicht eine Rolle spielen. Eine dünne
Goldbedeckung auf der Sn-Oberfläche kann die Lebensdauer der
gelagerten Schichten verlängern und das Benetzen beim Löten
entscheidend verbessern. Zwei Titanschichten 6 und 7 sind als
Diffusionssperre vorgesehen.
Eine zusätzliche dünne - beispielsweise 0,1 µm dicke - Goldzwischen
schicht 8 zwischen Indium und Titan kann dazu eingesetzt werden, die
Einheitlichkeit und Fähigkeit zur Adhäsion der Indiumschicht 3 während
der Herstellung dieser Schicht zu verbessern. Die Indiumschicht ist
nicht einfach herzustellen. Die optionale 0,1 µm Goldschicht 8 reagiert
unmittelbar mit In während der Abscheidung und bildet eine stark
gebundene Schichtstruktur.
Vorgeschlagen werden Schichtdicken von 1,5 µm Indium und 0,5 µm
Zinn. Das entspricht 25 Gew.-% Zinn und 75 Gew.-% Indium und einer
Liquidustemperatur von 135°C. Ein kleinerer Zinngehalt bedeutet eine
wachsende Liquidustemperatur. Ein höherer Zinngehalt ist nicht
wünschenswert.
Durch die Bildung der intermetallischen Verbindungen zwischen Indium
und beispielsweise einer Schicht 5 aus Gold werden die
niedrigschmelzenden "Lote" Indium und Zinn verbraucht. Die
Wiederaufschmelztemperatur liegt bei 400°C.
Eine andere Möglichkeit, um die vorzeitige Reaktion zu verhindern, ist
die, eine Diffusionsbarriere 12 aus einem Element X = Lo1 zwischen
einer Schicht 11 aus Indium = Lo2 und Hi′ anzubringen, wie in Fig. 6
gezeigt ist. In diesem Falle kann Hi′ beispielsweise Gold sein. Andere
Möglichkeiten für Elemente, welche in der Tabelle 2 aufgezählt sind,
sind durchaus denkbar. Eine begrenzte Reaktion im festen Zustand
zwischen Indium und X oder Hi′ und X ist tolerierbar. Eine bedeutende
Anforderung an die Diffusionsbarriere X ist die, daß sie sich während
des Bondens opfern muß, um die Reaktion zwischen flüssigem Indium
und Hi zu ermöglichen. Das ist sicherlich der Fall für X = Sn. Die
Vorzüge dieser Technik ergeben sich daraus, daß das Massenverhältnis
Sn zu In auf den Wert 23 : 77 begrenzt wird oder daß die Schichtdicke
unterhalb eines Verhältnisses von 0,6 µm Sn zu 2 µm In begrenzt wird.
Das ist in Fig. 6 dargestellt. Die Fähigkeit von Zinn (Sn) als effektive
Diffusionsbarriere gegen eine vorzeitige Reaktion zwischen Gold und In
dium zu wirken, konnte experimentell verifiziert werden. Ein System mit
X = Sn und Hi′= Hi = Au ist sehr vielversprechend. Diese Technik kann
aber mit allen Metallen durchgeführt werden, die nach Tabelle 2
intermetallische Verbindungen sowohl mit Indium als auch mit Zinn
eingehen. Die Indiumschicht 11 wird üblicherweise mit einer dünnen
Goldschicht 15 überzogen.
Eine der wenigen Anwendungen der isothermen Erstarrung betrifft die
Befestigung von Leistungshalbleitern auf Substraten, die als
Wärmesenke vorgesehen sind. Hier gibt es Schwierigkeiten mit
großflächigen Bauelementen oberhalb von 75 mm Durchmesser. Es konnte
zwar bereits gezeigt werden, daß eine erfolgreiche Lösung durch
Diffusionslöten mit Systemen wie Ag-Sn oder Ag-In erzielt werden kann,
die Wiederaufschmelzungstemperatur dieser Lote ist aber noch zu
niedrig und begrenzt vor allem die maximal möglichen
Prozeßtemperaturen bei der Weiterverableitung der Chips.
Die Durchführung der Diffusionslötung mit den nach der Erfindung be
vorzugten Materialien findet im allgemeinen in einem Vakuumofen statt.
Metallisierte Halbleiter (vorzugsweise Si oder SiC) werden mit anderen
metallisierten Halbleitern (vorzugsweise Si oder SiC) oder mit einem
metallisiertes Substrat (Keramiken wie Al₂O₃, AlN, SiC oder Metalle wie
Mo, W, Cu, Fe-Ni) verbunden. Die Metallisierungen enthalten eine Hi-
Komponente und zwei oder mehrere Lo-Komponenten und zusätzlich
mögliche Adhäsionsvermittler und Schutzschichten. Die Verbindung mit
tels Diffusionslöten erweist sich zusammen mit einer guten thermischen
und elektrischen Leitfähigkeit als thermisch sehr stabil und mechanisch
sehr zuverlässig.
Zur Durchführung des Verfahrens ist folgendes zu beachten:
- - Physikalisch werden die Hauptkörper der Hi- und der beiden Lo-
Schichten separiert, wie in Fig. 5 dargestellt.
Eine vorzeitige Reaktion der aktiven Lo-Schichten wird dadurch vermieden, sogar ohne Diffusionsbarriere. Die angegebenen Schichtdicken können durchaus variiert werden und eine schüt zende Goldbedeckung auf Indium kann durch eine Schutzschicht aus Zinn ersetzt werden. - - Die Hi-Komponente und die Lo-Komponenten sind aus Tabelle 2 zu entnehmen, welche auf einer sorgfältigen und vollständigen metallurgischen Untersuchung beruht. Die Hi-Komponente wird so ausgewählt, daß sie temperaturstabile Verbindungen mit In und Sn eingeht. Zwei bevorzugte Ausführungsformen sind Ti oder Zr.
- - Um die Verfestigungsrate zu beschleunigen, werden Vielschicht strukturen vorgeschlagen, wie sie in Fig. 6 dargestellt sind. Die angegebenen Schichtdicken sind lediglich beispielhaft und es können auch Silberschutzschichten verwendet werden. Viel schichtstrukturen können auch zur Erniedrigung der Verbin dungstemperatur verwendet werden, wie in Fig. 5 dargestellt.
Die sogenannte Flip-Chip-Verbindung von Halbleitern für die
Befestigung und die örtliche elektrische Verbindung in einem Schritt
wird durch eine vorgegebene Anordnung von Verbindungen hergestellt.
Die vorerwähnten Vorschläge gelten auch für diese Technologie, wenn
die entsprechenden lateralen Strukturen der Metallisierung vorher
durchgeführt wurden. Zur selbstjustierenden Verbindung werden in
üblicher Weise kuppenartige Strukturen verwendet. Dazu wird die Hi-
Komponente oder aber die zugrunde liegende Metallisierung, welche
nicht an dem Diffusionslötprozeß teilnimmt, mit größerer Schichtdicke
hergestellt.
Claims (14)
1. Anordnung zum Diffusionslöten eines ersten mit einem zweiten
Körper, wobei ein Körper mit einem hochschmelzenden Metall (Hi)
beschichtet ist und zwischen dem ersten und zweiten Körper eine
Zwischenschicht aus niedrigschmelzendem Metall (Lo) angeordnet
ist, wobei die höherschmelzende Schicht (Hi) und die niedrig
schmelzende Zwischenschicht (Lo) Flächen aufweisen, die unter
einem vorgegebenen Temperatur- und Anpreßdruck fügbar sind,
wobei die flüssige Zwischenschicht (Lo) die Fügeoberflächen be
netzt, und dabei eine intermetallische Phase vom Material der
niedrigschmelzenden Zwischenschicht (Lo) und der höherschmel
zenden Schicht (Hi) bildet, die eine formschlüssige Verbindung
zwischen den beiden Oberflächen ermöglicht,
dadurch gekennzeichnet,
daß der erste (1) und zweite Körper (2) Substrat- bzw. Halblei
terscheiben sind, daß als hochschmelzende Komponente auf dem
ersten Körper (1) eine Schicht (Hi) aufgebracht ist, daß darauf
eine erste (Lo1) und eine zweite niedrigschmelzende Schicht (Lo2)
auf dem zweiten Körper (2) aufgebracht sind.
2. Anordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß unter der niedrigschmelzenden Schicht (3, 11) eine Schutz
schicht (8, 12) angeordnet ist.
3. Anordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß über der niedrigschmelzenden Schicht (3, 11) eine Schutz
schicht (4, 15) angeordnet ist.
4. Verfahren zum Diffusionslöten eines ersten mit einem zweiten Kör
per, wobei ein Körper mit einem hochschmelzenden Metall (Hi) be
schichtet wird und zwischen dem ersten und zweiten Körper eine
Zwischenschicht aus niedrigschmelzendem Metall (Lo) angeordnet
wird und danach die höherschmelzende Schicht (Hi) und die
niedrigschmelzende Zwischenschicht (Lo) in Berührung gebracht
und unter einem vorgegebenen Temperatur- und Anpreßdruck
derart erwärmt werden, daß die Zwischenschicht (Lo) flüssig wird
und die Fügeoberflächen benetzt, und dabei durch Diffusion der
flüssigen Zwischenschicht in die höherschmelzende Schicht (Hi)
eine intermetallische Phase vom Material der niedrigschmelzenden
Zwischenschicht (Lo) und der höherschmelzenden Schicht (Hi) ge
bildet wird, wobei die niedrigschmelzende Komponente durch
Diffusion und Bildung einer neuen Komponente (Hi-Lo) verbraucht
und durch die dabei ablaufende Erstarrung eine formschlüssige
Verbindung zwischen den beiden Oberflächen gebildet wird, und
wobei nach Erstarren der geschmolzenen Schicht die neugebildete
Phase einen wesentlich höheren Schmelzpunkt (TR) aufweist als
die niedrigschmelzende Komponente, mittels einer Anordnung nach
Anspruch 1,
dadurch gekennzeichnet,
daß die beiden Körper Substrat- (2) bzw. Halbleiterscheiben (1)
sind, daß als hochschmelzende Komponente auf dem Substrat (2)
eine Schicht (5, 13) abgeschieden wird und eine erste niedrig
schmelzende Komponente als Schicht (3, 12) auf der Halbleiter
scheibe (1) aufgebracht wird und daß eine zweite niedrigschmel
zende Schicht (4, 11) auf der Halbleiterscheibe (1) abgeschieden
wird und daß die hochschmelzende Schicht (5, 13) so dick ge
wählt wird, daß die niedrigschmelzenden Schichten (3, 4, 11, 12)
beim Fügen vollständig umgewandelt werden.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet,
daß als niedrigschmelzende Komponenten (Lo1, Lo2) Metalle mit ei
nem Schmelzpunkt unter 450°C wie Bi, Ga, In, Pb oder Sn verwen
det werden.
6. Verfahren nach Anspruch 4 oder 5,
dadurch gekennzeichnet,
daß als niedrigschmelzende Komponenten (Lo1, Lo2) Indium und
Sn gemeinsam verwendet werden.
7. Verfahren nach einem der Ansprüche 4 bis 6,
dadurch gekennzeichnet,
daß auf einem Körper zunächst eine Haftschicht für die nachfol
gende Schicht abgeschieden wird.
8. Verfahren nach einem der Ansprüche 4 bis 7,
dadurch gekennzeichnet,
daß sowohl auf dem Substrat, als auch auf dem Halbleiter
zunächst eine höherschmelzende Schicht (Hi) abgeschieden wird.
9. Verfahren nach einem der Ansprüche 4 bis 8,
dadurch gekennzeichnet,
daß eine Schicht (Hi) aus einem der Metalle Ag, Au, Cu, Co, Fe,
Hf, Mn, Mo, Nb, Ni, Pd, Pt, Rh, Ru, Ti, V oder Zr mit einer der
niedrigschmelzenden Schichten (Lo1, Lo2) beschichtet wird.
10. Verfahren nach einem der Ansprüche 4 bis 9,
dadurch gekennzeichnet,
daß eine niedrigschmelzende Schicht (Lo) aus Indium besteht und
auf einer hochschmelzenden Schicht (Hi) aus Mn, Pd, Pt, Ti oder
Zr abgeschieden wird.
11. Verfahren nach einem der Ansprüche 4 bis 10,
dadurch gekennzeichnet,
daß zum Schutz der niedrigschmelzenden Schicht (Lo = 3, 11)
gegen Oxidation auf dieser eine Schicht (4, 15) aus einem Metall
abgeschieden wird.
12. Verfahren nach einem der Ansprüche 4 bis 11,
dadurch gekennzeichnet,
daß auf dem Substrat und/oder der Halbleiterscheibe eine
Diffusionsschutzschicht abgeschieden wird.
13. Verfahren nach einem der Ansprüche 4 bis 12,
dadurch gekennzeichnet,
daß die Schutz- bzw. Diffusionssperrschicht (6, 7, 14) aus dem
gleichen Material besteht wie die Schicht aus dem
hochschmelzenden Material (Hi).
14. Verfahren nach einem der Ansprüche 4 bis 13,
dadurch gekennzeichnet,
daß zwischen den niedrigschmelzenden Metallschichten Indium und
Zinn eine Schicht aus Titan oder Zirkonium abgeschieden wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19532251A DE19532251A1 (de) | 1995-09-01 | 1995-09-01 | Anordnung und Verfahren zum Diffusionslöten |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19532251A DE19532251A1 (de) | 1995-09-01 | 1995-09-01 | Anordnung und Verfahren zum Diffusionslöten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19532251A1 true DE19532251A1 (de) | 1997-03-06 |
Family
ID=7770981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19532251A Ceased DE19532251A1 (de) | 1995-09-01 | 1995-09-01 | Anordnung und Verfahren zum Diffusionslöten |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19532251A1 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0981159A1 (de) * | 1998-08-18 | 2000-02-23 | Siemens Building Technologies AG | Verfahren zur Herstellung einer Mikroverbindung, mikroelektronisches System sowie nach dem Verfahren hergestellter Infrarotdetektor und dessen Verwendung |
WO2002020211A1 (de) * | 2000-09-07 | 2002-03-14 | Infineon Techonologies Ag | Lötmittel zur verwendung bei diffusionslötprozessen sowie verfahren zur herstellung von lötverbindungen unter verwendung des lötmittels |
WO2003072288A1 (de) * | 2002-02-28 | 2003-09-04 | Infineon Technologies Ag | Verbindung mit einer diffusionslotstelle und verfahren zu ihrer herstellung |
WO2003097294A1 (en) * | 2002-05-14 | 2003-11-27 | Freescale Semiconductor, Inc. | Solder compositions for attaching a die to a substrate |
USRE38505E1 (en) | 1994-09-16 | 2004-04-20 | Mcneil-Ppc, Inc. | Nonwoven fabrics having raised portions |
EP1415748A2 (de) * | 2002-11-01 | 2004-05-06 | ATOTECH Deutschland GmbH | Verfahren zum Verbinden und zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil |
DE10339462A1 (de) * | 2003-08-27 | 2005-03-31 | Infineon Technologies Ag | Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip |
WO2006074165A2 (en) * | 2005-01-07 | 2006-07-13 | Teledyne Licensing, Llc | HIGH TEMPERATURE, STABLE SiC DEVICE INTERCONNECTS AND PACKAGES HAVING LOW THERMAL RESISTANCE |
DE102010013610A1 (de) * | 2010-03-22 | 2011-09-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten |
WO2015000859A1 (de) * | 2013-07-01 | 2015-01-08 | Osram Oled Gmbh | Optoelektronisches bauelement und verfahren zu dessen herstellung |
WO2015000857A1 (de) * | 2013-07-02 | 2015-01-08 | Osram Oled Gmbh | Optoelektronisches bauelement und verfahren zu seiner herstellung |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3740773A1 (de) * | 1987-12-02 | 1989-06-15 | Philips Patentverwaltung | Verfahren zum herstellen elektrisch leitender verbindungen |
EP0365807A1 (de) * | 1988-10-12 | 1990-05-02 | International Business Machines Corporation | Verbinden von metallischen Oberflächen |
DE4241439A1 (de) * | 1992-12-10 | 1994-06-16 | Daimler Benz Ag | Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen metallischen Verbindern und metallischen Kontakten von Halbleiteroberflächen |
DE4303790A1 (de) * | 1993-02-10 | 1994-08-11 | Daimler Benz Ag | Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen |
-
1995
- 1995-09-01 DE DE19532251A patent/DE19532251A1/de not_active Ceased
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3740773A1 (de) * | 1987-12-02 | 1989-06-15 | Philips Patentverwaltung | Verfahren zum herstellen elektrisch leitender verbindungen |
EP0365807A1 (de) * | 1988-10-12 | 1990-05-02 | International Business Machines Corporation | Verbinden von metallischen Oberflächen |
DE4241439A1 (de) * | 1992-12-10 | 1994-06-16 | Daimler Benz Ag | Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen metallischen Verbindern und metallischen Kontakten von Halbleiteroberflächen |
DE4303790A1 (de) * | 1993-02-10 | 1994-08-11 | Daimler Benz Ag | Verfahren zur Erzeugung einer formschlüssigen Verbindung zwischen Halbleiterbauelementen und metallischen Oberflächen von Trägerelementen |
Non-Patent Citations (2)
Title |
---|
US-Konferenz-Bericht: G.Izuta et al: "Development of Transient Liquid Phase Soldering Process for LSI Die Bonding", Proc.43rd Electronic Components and Technology Conf., IEEE, June 1993, Orlando, 1012-1016 (1993) * |
US-Z.: D.M. Jacobson u. G.Humpston "Dillusion Soldering", Soldering Surface Mount Technology No.10, February 1992, S.27-32 * |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE38505E1 (en) | 1994-09-16 | 2004-04-20 | Mcneil-Ppc, Inc. | Nonwoven fabrics having raised portions |
EP0981159A1 (de) * | 1998-08-18 | 2000-02-23 | Siemens Building Technologies AG | Verfahren zur Herstellung einer Mikroverbindung, mikroelektronisches System sowie nach dem Verfahren hergestellter Infrarotdetektor und dessen Verwendung |
US6872464B2 (en) | 2000-09-07 | 2005-03-29 | Infineon Technologies Ag | Soldering agent for use in diffusion soldering processes, and method for producing soldered joints using the soldering agent |
WO2002020211A1 (de) * | 2000-09-07 | 2002-03-14 | Infineon Techonologies Ag | Lötmittel zur verwendung bei diffusionslötprozessen sowie verfahren zur herstellung von lötverbindungen unter verwendung des lötmittels |
WO2003072288A1 (de) * | 2002-02-28 | 2003-09-04 | Infineon Technologies Ag | Verbindung mit einer diffusionslotstelle und verfahren zu ihrer herstellung |
DE10208635A1 (de) * | 2002-02-28 | 2003-09-18 | Infineon Technologies Ag | Diffusionslotstelle und Verfahren zu ihrer Herstellung |
US7368824B2 (en) | 2002-02-28 | 2008-05-06 | Infineon Technologies Ag | Diffusion solder position, and process for producing it |
DE10208635B4 (de) * | 2002-02-28 | 2010-09-16 | Infineon Technologies Ag | Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle |
WO2003097294A1 (en) * | 2002-05-14 | 2003-11-27 | Freescale Semiconductor, Inc. | Solder compositions for attaching a die to a substrate |
US6740544B2 (en) | 2002-05-14 | 2004-05-25 | Freescale Semiconductor, Inc. | Solder compositions for attaching a die to a substrate |
WO2005002773A1 (en) * | 2002-11-01 | 2005-01-13 | Atotech Deutschland Gmbh | Method of connecting module layers suitable for the production of microstructure components and a microstructure component |
EP1415748A3 (de) * | 2002-11-01 | 2004-12-01 | ATOTECH Deutschland GmbH | Verfahren zum Verbinden und zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil |
EP1415748A2 (de) * | 2002-11-01 | 2004-05-06 | ATOTECH Deutschland GmbH | Verfahren zum Verbinden und zur Herstellung von Mikrostrukturbauteilen geeigneten, mikrostrukturierten Bauteillagen sowie Mikrostrukturbauteil |
CN100360269C (zh) * | 2002-11-01 | 2008-01-09 | 埃托特克德国有限公司 | 连接适于制造微结构元件的模组层的方法和微结构元件 |
US7380698B2 (en) | 2002-11-01 | 2008-06-03 | Atotech Deutschland Gmbh | Method of connecting module layers suitable for the production of microstructure modules and a microstructure module |
DE10339462A1 (de) * | 2003-08-27 | 2005-03-31 | Infineon Technologies Ag | Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip |
WO2006074165A2 (en) * | 2005-01-07 | 2006-07-13 | Teledyne Licensing, Llc | HIGH TEMPERATURE, STABLE SiC DEVICE INTERCONNECTS AND PACKAGES HAVING LOW THERMAL RESISTANCE |
US7390735B2 (en) | 2005-01-07 | 2008-06-24 | Teledyne Licensing, Llc | High temperature, stable SiC device interconnects and packages having low thermal resistance |
US7659614B2 (en) | 2005-01-07 | 2010-02-09 | Vivek Mehrotra | High temperature, stable SiC device interconnects and packages having low thermal resistance |
WO2006074165A3 (en) * | 2005-01-07 | 2006-12-28 | Rockwell Scient Licensing Llc | HIGH TEMPERATURE, STABLE SiC DEVICE INTERCONNECTS AND PACKAGES HAVING LOW THERMAL RESISTANCE |
US8012865B2 (en) | 2005-01-07 | 2011-09-06 | Astriphey Applications L.L.C. | High temperature, stable SiC device interconnects and packages having low thermal resistance |
DE102010013610A1 (de) * | 2010-03-22 | 2011-09-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten |
DE102010013610B4 (de) * | 2010-03-22 | 2013-04-11 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten |
WO2015000859A1 (de) * | 2013-07-01 | 2015-01-08 | Osram Oled Gmbh | Optoelektronisches bauelement und verfahren zu dessen herstellung |
US9831465B2 (en) | 2013-07-01 | 2017-11-28 | Osram Oled Gmbh | Optoelectronic component and method for producing same |
WO2015000857A1 (de) * | 2013-07-02 | 2015-01-08 | Osram Oled Gmbh | Optoelektronisches bauelement und verfahren zu seiner herstellung |
US9543541B1 (en) | 2013-07-02 | 2017-01-10 | Osram Oled Gmbh | Optoelectronic component and method for the production thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2630267B1 (de) | Ausgangswerkstoff für eine sinterverbindung | |
DE19531158A1 (de) | Verfahren zur Erzeugung einer temperaturstabilen Verbindung | |
EP2761056B1 (de) | Schichtverbund aus einer trägerfolie und einer schichtanordnung umfassend eine sinterbare schicht aus mindestens einem metallpulver und eine lotschicht | |
EP2760613B1 (de) | Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot | |
DE19526822C2 (de) | Lotlegierung, Verwendung der Lotlegierung und Verfahren zum Verbinden von Werkstücken durch Löten | |
DE19532250A1 (de) | Anordnung und Verfahren zum Diffusionslöten eines mehrschichtigen Aufbaus | |
EP2158997A2 (de) | Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess | |
DE112017000184T5 (de) | Lotverbindung | |
DE3924225A1 (de) | Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung | |
WO2012116846A1 (de) | Paste zum verbinden von bauteilen elektronischer module, system und verfahren zum auftragen der paste | |
DE112017001768T5 (de) | Verfahren zur Herstellung einer Verbindung in einem binären System und Verbindung dafür | |
EP1027728A1 (de) | Bauelement und verfahren zum herstellen des bauelements | |
DE19532251A1 (de) | Anordnung und Verfahren zum Diffusionslöten | |
DE102010013610B4 (de) | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten | |
WO2018228891A1 (de) | Verfahren zum befestigen eines halbleiterchips auf einem substrat und elektronisches bauelement | |
DE68925095T2 (de) | Kühlelement aus Verbundmaterial für ein Halbleiterbauelement und Herstellungsverfahren dafür | |
WO2012159607A1 (de) | Lotpaste sowie verfahren zur herstellung einer lötverbindung mit hilfe der lotpaste | |
DE10314876B4 (de) | Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen und seine Verwendung für Leistungsbauteile mit Halbleiterchips | |
EP2629911B1 (de) | Ausgangswerkstoff einer sinterverbindung und verfahren zur herstellung der sinterverbindung | |
DE3740773A1 (de) | Verfahren zum herstellen elektrisch leitender verbindungen | |
DE19730118A1 (de) | Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung | |
DE3523808C2 (de) | ||
US5489803A (en) | Solder-bonded structure | |
DE102006053146A1 (de) | Goldhaltiges Lotdepot, Verfahren zu dessen Herstellung, Lötverfahren und Verwendung | |
US5361966A (en) | Solder-bonded structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
8131 | Rejection |