DE112015002600T5 - 0Verfahren zur dauerhaften Verbindung zweier Elemente mittels transienter flüssigphasen Interdiffusion - Google Patents
0Verfahren zur dauerhaften Verbindung zweier Elemente mittels transienter flüssigphasen Interdiffusion Download PDFInfo
- Publication number
- DE112015002600T5 DE112015002600T5 DE112015002600.2T DE112015002600T DE112015002600T5 DE 112015002600 T5 DE112015002600 T5 DE 112015002600T5 DE 112015002600 T DE112015002600 T DE 112015002600T DE 112015002600 T5 DE112015002600 T5 DE 112015002600T5
- Authority
- DE
- Germany
- Prior art keywords
- metal
- layer
- silver
- tin
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
- H01L2224/27418—Spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
- H01L2224/2746—Plating
- H01L2224/27462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/27505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29011—Shape comprising apertures or cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/2908—Plural core members being stacked
- H01L2224/29082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
- H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
- H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/83825—Solid-liquid interdiffusion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Die Bonding (AREA)
Abstract
Das erfindungsgemäße Verfahren zur Verbindung eines ersten Elements (8) und eines zweiten Elements (11) durch Interdiffusion eines ersten Metalls (Ag) und eines zweiten Metalls (Sn) umfasst die aufeinanderfolgenden Schritte des Aufbringens zumindest einer Schicht des ersten Metalls (Ag) auf zu verbindende Oberflächen des ersten Elements (8) und zweiten Elements (11), der Anordnung einer Schicht (15) des zweiten Metalls (Sn) zwischen den zu verbindenden Oberflächen, die mit dem besagten ersten Metall (Ag) überzogen sind, des Ausübens eines Drucks (18) auf die Elemente, so dass die zu verbindenden Oberflächen so nah wie möglich zusammen gebracht werden, und des Erhitzens der so gebildeten Verbindung, so dass eine Verschmelzung der Schicht des zweiten Metalls (Ag) und die Herstellung einer Erstes Metall-Zweites Metall intermetallischen Schicht (19) durch Keimung und Wachstum bewirkt wird, die die Verbindung der Elements sicherstellt. Erfindungsgemäß hat die Schicht des ersten Metalls (14) eine lückenhafte Struktur, die ein Eindringen des zweiten Metalls in die Schicht des ersten Metalls erleichtert.
Description
- Technologisches Gebiet der Erfindung
- Die vorliegende Erfindung betrifft allgemein das dauerhafte Verbinden zweier Elemente mittels transienter flüssigphasen Interdiffusion.
- Insbesondere betrifft die Erfindung das Verbinden elektronischer Strukturen bestehend aus einem vertikalen Stapel zumindest zweier zu verbindender Elemente.
- Technologischer Hintergrund der Erfindung
- Der transiente Flüssigphasenverbindungsprozess ist im Stand der Technik bekannt und wird unter Gebrauchnahme von Interdiffusion zwischen Silber im festen Zustand und Zinn im flüssigen Zustand für das Verbinden elektronischer Strukturen verwendet.
- Unter Bezugnahme auf
1a sind in diesem Prozess die beiden zu verbindenden Teile1 ,1' jeweils mit einer dünnen Silberschicht (Ag)2 ,2' überzogen, zwischen denen eine dünne Schicht Zinn (Sn)4 in der Form eines festen Streifens, typischerweise mit einer Dicke in der Größenordnung von 5 μm, angeordnet ist. Die Silberschichten2 ,2' sind in einer flachen, kompakten Form hergestellt und haben typischerweise eine Dicke in der Größenordnung von 15 μm. - Um die Verbindung auszuführen wird ein Druck in der Größenordnung von 75 bis 120 Kilopascal (kPa) allgemeinen auf den Stapel Ag/Sn/Ag Schichten ausgeübt und dieser auf 300°C für einen Zeitraum erhitzt, der zwischen einigen Minuten bis mehreren Stunden, abhängig von der Anwendung, dauern kann. Mit dem Erhöhen der Temperatur schmilzt der Zinnstreifen
4 und benässt damit die Silberschichten2 ,2' . Es findet dann das Phänomen der Keimung und des Wachstums einer intermetallischen Phase seitens heterogener Keimungbildung auf Fehlstellen3 mikroskopischer Größe statt, die auf den Oberflächen der Silberschichten vorhanden sind. - Der klassische Mechanismus von Keimung und Wachstum ist in den
1b und1c gezeigt. Das flüssige Zinn4 benässt die Oberflächen der Silberschichten2 ,2' und, wie in dem binären Phasendiagramm SnAg gezeigt, gibt es dann die Entstehung einer festen Schicht der intermetallischen Phase Ag3Sn durch isotropes Wachstum6 von Nuklei der intermetallischen Phase5 , welche mit der zinnreichen Flüssigphase4 koexistiert, deren Zusammensetzung von der Temperatur abhängig ist und deren Schmelzpunkt demjenigen des eutektischen Sn 96.2% Ag 3.8% entspricht, welche deutlich unterhalb (221,3°C) derjenigen von reinem Zinn (232°C) liegt. Während die Verbindung bei Temperaturen oberhalb des Schmelzpunktes des Eutektikums (221,3°C) aufrechterhalten wird, wächst die Ag3Sn intermetallische Phase in dem Silber durch Diffusion durch die Schichten der intermetallischen Phase zu der Schnittstelle mit der flüssigen Zinnphase. Die Körner6 der intermetallischen Phase wachsen somit beginnend von den zwei Silberschichten2 ,2' . Diese Körner6 zeigen ein bevorzugtes Wachstum äquiaxial und rechtwinklig zu der Ag/Sn Schnittstelle, wobei dieses Wachstum orientierte Korngrenzen7 produziert, die in1c gezeigt sind. Dabei ist zu beachten, dass der Diffusionsweg des Silbers durch die Schicht der intermetallischen Phase mit dem Wachstum der Körner zunimmt. - Die Verbindung der zwei Elemente
1 ,1' ist erfolgt, sobald die gesamte zinnreiche Flüssigphase aufgebraucht und durch die Körner der intermetallischen Phase ersetzt worden ist. Somit wird durch das Verbleiben bei einer vergleichsweise geringen Temperatur (≤ 350°C) während des Verbindungsprozesses ein intermetallischer Kontakt hergestellt, dessen Schmelzpunkt deutlich höher ist (Tsolidus = 480°C, Tliquidus ≈ 680°C). - Ein Nachteil dieses bekannten Verbindungsprozesses besteht darin, dass am Ende der Verbindung der intermetallische Kontakt aus großen, gestreckten Körnern besteht, die senkrecht zur Kontaktebene orientiert sind. Diese Art kristalline Struktur ist dafür bekannt, die mechanischen Eigenschaften des metallischen Kontaktes zu ändern, wobei die Elastizitätsgrenze und die Bruchspannung reduziert wird. Des Weiteren wäre es wünschenswert, die Dauer des Verbindungsvorgangs zu reduzieren.
- Allgemeine Beschreibung der Erfindung
- Gemäß einem ersten Aspekt der Erfindung umfasst das Verfahren zur Verbindung eines ersten Elements und eines zweiten Elements durch Interdiffusion eines ersten Metalls und eines zweiten Metalls, wobei das genannte zweite Metall einen Schmelzpunkt deutlich unterhalb dem des ersten Metalls hat, die aufeinanderfolgenden Schritte des Aufbringen zumindest einer Schicht des ersten Metalls auf die ersten und zweiten zu verbindenden Oberflächen des ersten und zweiten Elements, der Anordnung einer Schicht des besagten zweiten Metalls zwischen die zu verbindenden ersten und zweiten Oberflächen, die mit dem besagten ersten Metall überzogen sind, des Ausübens eines Drucks auf das erste und zweite Element, um die ersten und zweiten zu verbindenden Oberflächen so nah wie möglich zusammenzubringen, und des Erhitzens der so gebildeten Verbindung mit dem ersten und zweiten Element für eine vorbestimmte Zeit, so dass eine Verschmelzung der Schicht des zweiten Metalls und die Herstellung einer Erstes Metall – Zweites Metall intermetallischen Schicht durch Keimung und Wachstum bewirkt wird, die die Verbindung des ersten und zweiten Elements ergibt.
- Bezogen auf den zuvor beschriebenen Verbindungsprozess nach dem Stand der Technik, erlaubt die Schicht aus Silber mit einer lückenhaften Struktur eine höhere Wachstumsrate der Körner der intermetallischen Phase und folgemäßig eine Verringerung der Dauer des Verbindungsprozesses. Dies resultiert aus der Verringerung des Oberflächenaustauschbereichs zwischen dem Silber und dem Zinn im flüssigen Zustand und einem kürzeren Diffusionspfad des Silbers durch die intermetallische Phase hin zur flüssigen Zinnphase.
- Gemäß einem besonderen Merkmal der Erfindung ist die Silberschicht lückenhafter Struktur eine zumindest teilweise poröse und/oder körnige Schicht.
- Gemäß einem anderen besonderen Merkmal der Erfindung ist die Zinnschicht ein fester Streifen aus Zinn.
- Gemäß einem noch anderen besonderen Merkmal der Erfindung liegt der auf das erste und zweite Element angewandte Druck zwischen etwa 9 kPa und 55 kPa.
- Gemäß einem noch anderen besonderen Merkmal der Erfindung wird die Verbindung des ersten und zweiten Elements auf eine Temperatur zwischen etwa 250°C und 350°C für einen Zeitraum zwischen etwa 2 Minuten und 15 Minuten erhitzt.
- Gemäß einem noch anderen besonderen Merkmal der Erfindung ist das erste Element ein Substrat umfassend zumindest eine Kupferspur, und das zweite Element ein auf der besagten Kupferspur zu verbindender elektronischer Chip.
- Gemäß einem anderen Aspekt betrifft die Erfindung auch eine Verbindung umfassend ein erstes und zweites Element, die nach dem Verbindungsverfahren miteinander verbunden sind, wie es nachstehend kurz beschrieben ist.
- Kurzbeschreibung der Figuren
- Weitere Vorteile und Merkmale der vorliegenden Erfindung werden beim Lesen der folgenden Beschreibung von mehreren besonderen Ausführungsvarianten unter Bezugnahme auf die beigefügten Figuren deutlich, in denen:
-
1a ,1b und1c sich auf den Stand der Technik beziehen und in dem bekannten transienten Flüssigphasenverbindungsprozess einen Schritt vor der Verbindung der beiden Elemente, einen Schritt der Keimung der intermetallischen Phase und entsprechend einen Schritt des Wachstums der Körner der intermetallischen Phase zeigen; -
2a ,2b und2c sich auf die Erfindung beziehen und in einer besonderen Ausführungsvariante des Verbindungsprozesses gemäß der vorliegenden Erfindung einen Schritt vor der Verbindung der beiden Elemente, einen Schritt der Verschmelzung des zweiten Metalls (Sn), das in die Schicht des ersten Metalls (Ag) hineindringt, respektive einen Schritt des Endes der Verbindung mit dem gebildeten intermetallischen Kontakt zwischen den beiden Elementen zeigt; und -
3a ,3b und3c sich auf die Erfindung beziehen und das Verfahren zur Erzeugung eines intermetallischen Kontaktes in der besonderen Ausführungsvariante nach2a ,2b und2c zeigen. - Beschreibung verschiedener Ausführungsvarianten der Erfindung
- Eine besondere Ausführungsvariante des Verbindungsprozesses gemäß der vorliegenden Erfindung wird nun unter Bezugnahme auf die
1a bis2c und3a bis3c beschrieben. Diese Ausführungsvariante ist anwendbar auf eine Verbindung eines blanken Elektronikchips auf einem Substrat und benutzt eine Kombination der Metalle Sn und Ag. - Wie in
2a gezeigt, umfasst das Substrat8 eine Kupferspur8' die, in dem Beispiel hier, eine Dicke von 1 bis 2 mm aufweist. Die Kupferspur8' ist von einer Nickelschicht9 abgedeckt, die bei dem Beispiel hier eine Dicke in der Größenordnung von 4 μm aufweist und durch elektrolytisches Aufbringen erhalten worden ist. Eine Silberschicht10 , in dieser Anwendung etwa 500 mn dick, wird dann auf der Nickelschicht9 aufgetragen, beispielsweise mittels „Flash” Auftragen („flash” deposition). - Bei dem Verbindungsverfahren gemäß der Erfindung wird eine poröse Silberschicht
14 , die hier eine Dicke in der Größenordnung von 20 μm besitzt, auf die Silberschicht10 des Substrats8 aufgetragen. - Verschiedene Auftragungstechniken zur Erzeugung der porösen Silberschicht
14 können in dem Verbindungsverfahren gemäß der Erfindung verwendet werden, abhängig von den Ausführungsvarianten des Letzteren. - Bei der Ausführungsvariante des Verfahrens gemäß der hier beschriebenen Erfindung wird die poröse Silberschicht
14 durch die so genannte „Kaltsprüh” (cold spray) Technik aufgebracht, indem Silberpartikel mit einem Durchmesser zwischen 2 μm und 5 μm auf die Oberfläche der Silberschicht9 aufgesprüht werden. - In Abhängigkeit der Ausführungsvarianten des Verfahrens gemäß der vorliegenden Erfindung können auch andere Verfahren zur Aufbringung der porösen Silberschicht
14 verwendet werden, beispielsweise partielles Sintern von Silberpulver und Pulver-Plasma-Auftragung (powder plasma deposition). - Nach der Herstellung der porösen Silberschicht
14 wird dann eine kompakte Zinnschicht15 , hier mit einer Dicke in der Größenordnung von 5 μm, auf die poröse Silberschicht14 mittels einem gewöhnlichen elektrolytischen Prozess aufgebracht. - In dieser Phase wird die Anordnung umfassend das Substrat
8 ,8' ,9 ,10 , die poröse Silberschicht14 und die kompakte Zinnschicht15 auf einer Heizplatte16 platziert. - Der elektronische Chip
11 ,12 ,13 wird dann durch Ansaugen von einem Greifwerkzeug17 , das an einem Aktuator18 befestigt ist, angehoben und auf der Oberfläche der porösen Silberschicht14 aufgebracht und gegen diese gehalten. Der Aktuator18 übt dann eine kontrollierte Kraft auf die Gesamtstruktur aus, die er aufrechterhält und die in dieser Ausführungsvariante das erfahrungsgemäß der Erfindung in der Größenordnung von 25 kPa liegt. Es sollte beachtet werden, dass dieser Druck in Abhängigkeit der Anwendung variieren kann und typischerweise zwischen 9 kPa und 55 kPa sein wird. Die Temperatur der Heizplatte wird auf 300°C erhöht, hier mit einer Heizrate in der Größenordnung von 60°C pro Sekunde. Es sollte beachtet werden, dass in Abhängigkeit der Anwendungen, diese Temperatur variieren kann und typischerweise zwischen etwa 250°C und 350°C liegen wird. Allgemein sollte beachtet werden, dass der Schmelzpunkt des zweiten Metalls (hier Zinn Sn) deutlich unterhalb demjenigen des ersten Metalls (hier Silber Ag) liegen muss. In dieser Phase bewirkt die Temperatur, dass die kompakte Zinnschicht15 schmilzt, wobei das flüssige Zinn in die poröse Struktur der Silberschicht14 eindringt, wie dies in2b gezeigt ist. - Die Temperatur der Heizplatte
16 wird bei 300°C für etwa 3 Minuten aufrechterhalten, und anschließend wird die Platte gekühlt. Der vom Aktuator18 ausgeübte Druck wird aufrechterhalten, bis die Temperatur der Platte16 wieder unterhalb von 200°C liegt. Die Verbindung des elektronischen Chips11 auf dem Substrat8 hat dann ihre endgültige Struktur, die in2b gezeigt ist. - Wie in
2c gezeigt ist, ermöglicht das Verbindungsverfahren gemäß der Erfindung einen intermetallischen Ag3Sn Kontakt19 mit metallurgischer Kontinuität zwischen dem Substrat8 und dem elektronischen Chip11 zu erzeugen, der durch Schichten einer binären NiAg Legierung20 bereitgestellt ist. Diese Schichten einer NiAg Legierung20 sind durch die Schichten9 ,10 und12 ,13 gebildet. - Der intermetallische Kontakt
19 umfasst eine große Anzahl an isotropischen Körnern, die unorientiert und hinsichtlich ihrer Größe klein sind, und die eine gute Elastizität und gute Bruchfestigkeit verleihen. Diese Körner habe typischerweise eine Größe, die von einigen wenigen μm bis zu einigen zehn μm reicht. - Unter besonderer Bezugnahme auf die
3a ,3b und3c wird im Kontext dieser Ausführungsvariante durch Anwendung von Interdiffusion von Sn und Ag das Grundprinzip des Verbindungsprozesses gemäß der vorliegenden Erfindung nun im Detail beschrieben, der auf der Verwendung einer Metallschicht (hier Ag), die porös, lückenhaft oder sogar granular ist, auf einer Stirnseite von zumindest einem der beiden zu verbindenden Elemente basiert. - Wie in
3a gezeigt, erlaubt diese Porösität der Silberschicht14 , dass die zinnreiche Flüssigphase15 zu dem Kern der Silberschicht durchdringen kann, indem sie in die durch das Netzwerk von Lücken in der Silberschicht gebildeten Kanäle eindringt. Bei der Herstellung hat die poröse Schicht eine sehr hohe Dichte mikrometrischer Strukturen, die Vorzugsseiten zur heterogenen Keimung der intermetallischen Phase begründen. - Wie in
3b veranschaulicht, benässt das flüssige Zinn15 die intermetallischen Nuklei21 . Das Silber22 diffundiert durch die intermetallische Phase zu der Schnittstelle mit der flüssigen Zinnphase. Das Wachstum des Nukleus ist isotropisch und führt, wie in3c gezeigt, zur Bildung eines intermetallischen Kontakts, der aus einer großen Anzahl isotroper Körner23 gebildet ist, die unorientiert und von geringer Größe sind (von einigen μm bis einigen zehn μm). Dieser intermetallische Kontakt hat eine hohe Elastizitätsgrenze und eine hohe Bruchfestigkeit.
Claims (7)
- Verfahren zur Verbindung eines ersten Elements (
8 ) und eines zweiten Elements (11 ) durch Interdiffusion eines ersten Metalls (Ag) und eines zweiten Metalls (Sn), wobei das genannte zweite Metall (Sn) einen Schmelzpunkt deutlich unterhalb dem des ersten Metalls (Ag) hat, wobei das Verfahren die aufeinanderfolgenden Schritte umfasst: – a) Aufbringen zumindest einer Schicht (10 ,13 ,14 ) des besagten ersten Metalls (Ag) auf die ersten und zweiten zu verbindenden Oberflächen des ersten Elements (8 ) und entsprechend des zweiten Elements (11 ), – b) Anordnung einer Schicht (15 ) des besagten zweiten Metalls (Sn) zwischen die zu verbindenden ersten und zweiten Oberflächen, die mit dem besagten ersten Metall (Ag) überzogen sind, – c) Ausüben eines Drucks (18 ) auf das besagte erste Element (8 ) und zweite Element (11 ), um die genannten ersten und zweiten zu verbindenden Oberflächen so nah wie möglich zusammenzubringen, und – d) Erhitzen der so gebildeten Verbindung mit dem ersten Element (8 ) und dem zweiten Element (11 ) für eine vorbestimmte Zeit, so dass eine Verschmelzung der genannten Schicht des zweiten Metalls (Ag) und die Herstellung einer Erstes Metall-Zweites Metall intermetallischen Schicht (19 ) durch Keimung und Wachstum bewirkt wird, die die Verbindung des besagten ersten Elements (8 ) und des zweiten Elements (11 ) sicherstellt, dadurch gekennzeichnet, dass das besagte erste Metall Silber (Ag) ist und das besagte zweite Metall Zinn (Sn) ist, wobei zumindest eine Silberschicht (Ag,14 ) eine lückenhafte Struktur, die das Eindringen des Zinns (Sn) in die besagte Silberschicht (Ag) (14 ) erleichtert, und Silberpartikel zwischen 2 μm und 5 μm hat, und dass besagte Silberschicht mit der lückenhaften Struktur (Ag,14 ) durch ein Verfahren des „Cold Spray”-Typs, ein Verfahren des teilweisen Sinterns von pulverisiertem Silber und/oder ein Verfahren des Pulverplasmaaufbringens aufgebracht ist. - Verbindungsverfahren nach Anspruch 1, dadurch gekennzeichnet, dass die besagte Silberschicht lückenhafter Struktur (Ag,
14 ) eine zumindest teilweise poröse und/oder körnige Schicht ist. - Verbindungsverfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Zinnschicht (Sn,
15 ) ein fester Streifen aus Zinn ist. - Verbindungsverfahren nach irgendeinem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der in Schritt c) angewandte Druck zwischen etwa 9 kPa und 55 kPa liegt.
- Verbindungsverfahren nach irgendeinem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Verbindung des genannten ersten Elements (
8 ) und zweiten Elements (11 ) auf eine Temperatur zwischen etwa 250°C und 350°C für einen Zeitraum zwischen etwa 2 Minuten und 15 Minuten erhitzt wird. - Verbindungsverfahren nach irgendeinem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das besagte erste Element ein Substrat (
8 ) umfassend zumindest eine Kupferspur (8' ), und das besagte zweite Element ein elektronischer Chip zum Verbinden auf der besagten Kupferspur (8' ) ist. - Verbindung umfassend ein erstes und zweites verbundenes Element, dadurch gekennzeichnet, dass besagtes erstes Element (
8 ) und zweites Element (11 ) durch das Verbindungsverfahren gemäß irgendeinem der vorhergehenden Ansprüche 1 bis 6 miteinander verbunden sind.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR1454951A FR3021670B1 (fr) | 2014-06-02 | 2014-06-02 | Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire |
FR1454951 | 2014-06-02 | ||
PCT/FR2015/050912 WO2015185812A1 (fr) | 2014-06-02 | 2015-04-08 | Procédé d'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire |
Publications (1)
Publication Number | Publication Date |
---|---|
DE112015002600T5 true DE112015002600T5 (de) | 2017-03-16 |
Family
ID=51417450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112015002600.2T Withdrawn DE112015002600T5 (de) | 2014-06-02 | 2015-04-08 | 0Verfahren zur dauerhaften Verbindung zweier Elemente mittels transienter flüssigphasen Interdiffusion |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6636465B2 (de) |
DE (1) | DE112015002600T5 (de) |
FR (1) | FR3021670B1 (de) |
WO (1) | WO2015185812A1 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6516607B2 (ja) * | 2015-07-22 | 2019-05-22 | 三菱電機株式会社 | はんだ付け方法、はんだ接合構造および電子機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8736052B2 (en) * | 2011-08-22 | 2014-05-27 | Infineon Technologies Ag | Semiconductor device including diffusion soldered layer on sintered silver layer |
JP5677346B2 (ja) * | 2012-03-22 | 2015-02-25 | 株式会社日立製作所 | 半導体素子、半導体装置、半導体装置の製造方法及び接続材料 |
US9583453B2 (en) * | 2012-05-30 | 2017-02-28 | Ormet Circuits, Inc. | Semiconductor packaging containing sintering die-attach material |
US20140120356A1 (en) * | 2012-06-18 | 2014-05-01 | Ormet Circuits, Inc. | Conductive film adhesive |
JP2014097529A (ja) * | 2012-10-18 | 2014-05-29 | Fuji Electric Co Ltd | 発泡金属による接合方法、半導体装置の製造方法、半導体装置 |
-
2014
- 2014-06-02 FR FR1454951A patent/FR3021670B1/fr active Active
-
2015
- 2015-04-08 DE DE112015002600.2T patent/DE112015002600T5/de not_active Withdrawn
- 2015-04-08 WO PCT/FR2015/050912 patent/WO2015185812A1/fr active Application Filing
- 2015-04-08 JP JP2016570808A patent/JP6636465B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6636465B2 (ja) | 2020-01-29 |
WO2015185812A1 (fr) | 2015-12-10 |
FR3021670A1 (fr) | 2015-12-04 |
JP2017518186A (ja) | 2017-07-06 |
FR3021670B1 (fr) | 2019-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112012003228B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE102007055017B4 (de) | Verfahren zum Verbinden zweier Fügeflächen und Bauteil mit zwei verbundenen Fügeflächen | |
DE3414065A1 (de) | Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung | |
DE3924225C2 (de) | Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat | |
DE102015108668B4 (de) | Verfahren zur Herstellung eines Verbundmaterials | |
DE102012111654B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
EP2390904A2 (de) | Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner und hiermit hergestellte Anordnung | |
WO1999023697A1 (de) | Bauelement und verfahren zum herstellen des bauelements | |
DE102005058654B4 (de) | Verfahren zum flächigen Fügen von Komponenten von Halbleiterbauelementen | |
DE102012207652A1 (de) | Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis | |
DE102011013172A1 (de) | Paste zum Verbinden von Bauteilen elektronischer Leistungsmodule, System und Verfahren zum Auftragen der Paste | |
DE102013103081A1 (de) | Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern | |
DE102010013610B4 (de) | Verfahren zum stoffschlüssigen Verbinden von elektronischen Bauelementen oder Kontaktelementen und Substraten | |
DE102014105000B4 (de) | Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers | |
DE102019135860A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE102010001666A1 (de) | Elektrisches oder elektronisches Verbundbauteil | |
DE112015002600T5 (de) | 0Verfahren zur dauerhaften Verbindung zweier Elemente mittels transienter flüssigphasen Interdiffusion | |
DE3740773A1 (de) | Verfahren zum herstellen elektrisch leitender verbindungen | |
DE102014116030A1 (de) | Verfahren zur Herstellung einer Verbindung und Anordnung für eine Chipzusammenstellung mit Direktverbindung | |
WO2010066494A2 (de) | Anordnung zweier substrate mit einer slid-bondverbindung und verfahren zur herstellung einer solchen anordnung | |
DE102014220204A1 (de) | Verfahren zum Herstellen einer Lötverbindung und Bauteileverbund | |
DE102012216546A1 (de) | Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger | |
EP2498283A2 (de) | Verfahren zur Herstellung eines Leistungshalbleitersubstrates | |
DE102018132924A1 (de) | Verfahren zur Vorbehandlung von Seltenerdmagneten vor dem Löten mittels nanokristalliner Lötfolien und magnetisches Bauelement | |
DE102005024430B4 (de) | Verfahren zum Beschichten eines Siliziumwafers oder Siliziumchips |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R005 | Application deemed withdrawn due to failure to request examination |