WO2015185812A1 - Procédé d'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire - Google Patents

Procédé d'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire Download PDF

Info

Publication number
WO2015185812A1
WO2015185812A1 PCT/FR2015/050912 FR2015050912W WO2015185812A1 WO 2015185812 A1 WO2015185812 A1 WO 2015185812A1 FR 2015050912 W FR2015050912 W FR 2015050912W WO 2015185812 A1 WO2015185812 A1 WO 2015185812A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal
layer
elements
silver
assembly
Prior art date
Application number
PCT/FR2015/050912
Other languages
English (en)
Inventor
Jean-Michel Morelle
Laurent Vivet
Ky Lim Tan
Original Assignee
Valeo Equipements Electriques Moteur
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valeo Equipements Electriques Moteur filed Critical Valeo Equipements Electriques Moteur
Priority to JP2016570808A priority Critical patent/JP6636465B2/ja
Priority to DE112015002600.2T priority patent/DE112015002600T5/de
Publication of WO2015185812A1 publication Critical patent/WO2015185812A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion

Definitions

  • the present invention generally relates to the permanent assembly of two elements by interdiffusion in the transient liquid phase. More particularly, the invention relates to the assembly of electronic structures composed by the vertical stack of at least two elements to be assembled.
  • the transient liquid phase assembly process is known in the state of the art and is used for the assembly of electronic components, using the interdiffusion between silver in the solid state and the tin to the liquid state.
  • the two parts to be assembled 1, 1 ' are each coated with a thin layer of silver (Ag) 2, 2', between which is placed a thin layer of tin ( Sn) 4 in the form of a solid strip typically having a thickness of the order of 5 ⁇ .
  • the silver layers 2, 2 ' are made in a flat and compact form and typically have a thickness of the order of 15 ⁇ .
  • a pressure of the order of 75 to 120 kilo-Pascal (kPa) is generally exerted on the stack of layers Ag / Sn / Ag and it is heated up to 300 ° C during a duration that can vary from a few minutes to several hours depending on the application. With the rise in temperature, the tin strip 4 melts and moistens the surfaces of the layers of silver 2, 2 '. A phenomenon of germination and intermetallic growth then occurs on sites of heterogeneous germination arising on microscopic size defects present on the surfaces of the silver layers 2, 2 '.
  • FIGS. 1b and 1c This classic mechanism of germination and growth is represented in FIGS. 1b and 1c.
  • the liquid tin 4 wets the surfaces of the silver layers 2, 2 'and, according to what is provided for by the binary phase diagram SnAg, a solid Ag 3 Sn intermetallic layer is formed, by isotropic growth. 6 intermetallic germs 5, which coexists with a tin-rich liquid phase 4 whose composition depends on temperature and whose melting point is that of eutectic Sn96.2% Ag3.8% which is substantially lower (221, 3 ° C) than that of pure tin (232 ° C).
  • the Ag 3 Sn intermetallic phase increases by diffusion of silver, through the intermetallic, up to the interface with the liquid tin phase.
  • the grains 6 of the intermetallic phase are therefore grown from the two silver layers 2, 2 '. These grains 6 preferentially grow equi-axially and perpendicularly to the Ag / Sn interface, this growth producing oriented grain boundaries 7 shown in FIG. It will be noted that the diffusion length of the silver through the intermetallic layer increases as and when the grains grow.
  • the assembly of the two elements 1, 1 ' is carried out once all the tin-rich liquid phase has been consumed and replaced by the intermetallic grains.
  • a disadvantage of this known assembly method is that at the end of the assembly the intermetallic seal consists of large elongated grains oriented perpendicularly to the junction plane. This type of crystalline structure is known to alter the mechanical properties of the intermetallic seal, with a lowering of the yield point and the breaking force. Furthermore, it would be desirable to reduce the duration of the assembly operation.
  • the method according to the invention for assembling a first element and a second element by interdiffusion of a first metal and a second metal, the second metal having a substantially lower melting temperature than that of the first metal comprises the successive steps of depositing at least one layer of the first metal on first and second surfaces to join first and second members, respectively; sandwiching a layer of the second metal between the first and second surfaces to be bonded coated with the first metal; exerting pressure on the first and second elements so as to bring closer to the first and second surfaces to be assembled; and heating for a predetermined time the assembly thus formed with the first and second members so as to cause a melting of the second metal layer and a production by germination and growth of a first metal-second metal intermetallic layer ensuring assembly of the first and second elements.
  • the lacunated silver layer allows a higher growth rate of the intermetallic grains and, correspondingly, a reduction in the duration of the assembly operation. . This results from a reduction of the exchange surface between silver and tin in the liquid state and a reduced diffusion length of silver to the liquid phase of the tin, through the intermetallic.
  • the lacunary structure of the silver layer is at least partly porous and / or granular.
  • the tin layer is a solid tin strip.
  • the pressure applied to the first and second elements is between substantially 9 kPa and 55 kPa.
  • the set of first and second elements is heated to a temperature between substantially 250 ° C and 350 ° C for a period of time substantially between 2 minutes and 15 minutes.
  • the first element is a substrate comprising at least one trace of copper and the second element is an electronic chip to be assembled on the copper trace.
  • the invention also relates to an assembly comprising first and second elements assembled by means of the assembly method as briefly described below.
  • FIGS. 1a, 1b and 1c relate to the prior art and show, in the known transient liquid phase assembly process, a step before assembly of two elements, a step of germination of the intermetallic phase. and a step of growing the intermetallic grains, respectively;
  • FIGS. 2a, 2b and 2c relate to the invention and show, in a particular embodiment of the assembly method according to the invention, a step before assembly of the two elements, a step of melting the second metal ( Sn) which enters the lacunary layer of the first metal (Ag), and an end-of-assembly step with the intermetallic seal formed between the two elements, respectively; and
  • Figs.3a, 3b and 3c relate to the invention and show the process of creating the intermetallic seal in the particular embodiment of Figs.2a, 2b and 2c.
  • the substrate 8 comprises a copper trace 8 'having for example here a thickness of 1 to 2 mm.
  • the copper trace 8 ' is covered by a nickel layer 9 having for example here a thickness of the order of 4 ⁇ and obtained by electrolytic deposition.
  • a silver layer 10, having a thickness of about 500 nm in this application, is then deposited on the nickel layer 9, for example by "flash" type deposition.
  • the chip 1 1 is here a silicon chip having for example a thickness of about 200 ⁇ . Its surface to be assembled is coated with a nickel layer 12 having for example here a thickness of the order of 500 nm.
  • a silver layer 13, similar to the silver layer 10, is then deposited on the nickel layer 12, for example by "flash" type deposit.
  • a porous silver layer 14 having here a thickness of the order of 20 ⁇ is deposited on the silver layer 10 of the substrate 8.
  • porous silver layer 14 may be used in the assembly method according to the invention, according to the embodiments thereof.
  • the porous silver layer 14 is deposited by the so-called "cold spray” method, by projecting onto the surface of the silver layer 9 silver particles of which the diameter is between 2 ⁇ and 5 ⁇ .
  • porous silver layer 14 may be used according to the embodiments of the process according to the invention, such as, for example, partial sintering of silver powder and powdery plasma deposition.
  • the assembly comprising the substrate 8, 8 ', 9, 10, the porous silver layer 14 and the compact tin layer 15 is deposited on a heating plate 16.
  • the electronic chip 1 1, 12, 13 is then sucked by a gripping tool 17 fixed on an actuator 18 and is deposited and held against the surface of the porous silver layer 14.
  • the actuator 18 then exerts and maintains a controlled pressure on the entire structure, of the order 25 kPa in this embodiment of the method according to the invention. It will be noted that according to the applications this pressure can vary and will typically be between substantially 9 kPa and 55 kPa.
  • the temperature of the heating plate 16 is increased here up to 300 ° C with a heating rate of the order of 60 ° C per second.
  • this temperature may vary and will typically be between substantially 250 ° C. and 350 ° C.
  • the melting temperature of the second metal in this case tin Sn
  • the first metal here silver Ag
  • the temperature of the heating plate 16 is maintained at 300 ° C for about 3 minutes, and then the plate is cooled.
  • the pressure exerted by the actuator 18 is maintained until the temperature of the plate 16 passes below 200 ° C.
  • the assembly of the electronic chip 1 1 on the substrate 8 then has the final structure shown in Fig.2b.
  • the assembly method according to the invention makes it possible to create an Ag 3 Sn 19 intermetallic seal with a metallurgical continuity between the substrate 8 and the electronic chip 11 which is ensured by layers of NiAg binary alloy 20. These NiAg alloy layers 20 were formed from the layers 9, 10 and 12, 13.
  • the intermetallic joint 19 has a large number of isotropic, unoriented and small sized grains which provide good elasticity and good tensile strength. These grains are typically of a size ranging from a few ⁇ to a few tens of ⁇ .
  • a porous, lacunary or even granular metal layer here Ag
  • this porosity of the silver layer 14 allows penetration of the tin-rich liquid phase at the heart of the silver layer, by infiltrating the channels created by the networks of gaps. of the silver layer.
  • the porous layer has a very high density of micrometric structures constituting preferential sites for the heterogeneous germination of the intermetallic phase.
  • the liquid tin 15 wets the intermetallic seeds 21.
  • Silver 22 diffuses through the intermetallic phase to the interface with the liquid tin phase.
  • the growth of the seed is isotropic and leads, as shown in Fig.3c, to the formation of an intermetallic seal formed of a large number of isotropic grains 23, undirected and small (a few ⁇ a few tens of ⁇ ).
  • This intermetallic seal has a high yield strength and a high tensile strength.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Die Bonding (AREA)

Abstract

Le procédé selon l'invention pour assembler un premier élément (8) et un second élément(11) par interdiffusion d'un premier métalet d'un second métal comprend les étapes successives de déposer au moins une couche(14) du premier métal sur des surfaces à assembler des premier et second éléments, disposer en sandwich une couche(15)du second métal entre les surfaces à assembler revêtues du premier métal,exercer une pression(18)sur les éléments de manière à rapprocher au plus près les surfaces à assembler, et chauffer l'ensemble ainsi constitué de manière à provoquer une fusion de la couche de second métal et une production par germination et croissance d'une couche d'intermétallique premier métal –second métal assurant l'assemblage des éléments. Conformément à l'invention, la couche de premier métal (14) a une structure lacunaire facilitant une pénétration du second métal dans cette couche de premier métal.

Description

PROCEDE D'ASSEMBLAGE PERMANENT DE DEUX ELEMENTS PAR INTERDIFFUSION EN PHASE LIQUIDE TRANSITOIRE
DOMAINE TECHNIQUE DE L'INVENTION
La présente invention concerne de manière générale l'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire. Plus particulièrement, l'invention concerne l'assemblage de structures électroniques composées par l'empilement vertical d'au moins deux éléments à assembler.
ARRIERE-PLAN TECHNOLOGIQUE DE L'INVENTION
Le procédé d'assemblage en phase liquide transitoire est connu dans l'état de la technique et est utilisé pour l'assemblage de composants électroniques, en faisant appel à l'interdiffusion entre l'argent à l'état solide et l'étain à l'état liquide.
En référence à la Fig.l a, dans ce procédé, les deux parties à assembler 1 , 1 ' sont revêtues chacune d'une fine couche d'argent (Ag) 2, 2' entre lesquelles est disposée une fine couche d'étain (Sn) 4 sous la forme d'un feuillard solide ayant typiquement une épaisseur de l'ordre de 5 μιτι. Les couches d'argent 2, 2' sont réalisées sous une forme plane et compacte et ont typiquement une épaisseur de l'ordre de 15 μιτι.
Pour réaliser l'assemblage, une pression de l'ordre de 75 à 120 Kilo-Pascal (kPa) est généralement exercée sur l'empilement des couches Ag/Sn/Ag et celui-ci est chauffé jusqu'à 300°C pendant une durée qui peut varier de quelques minutes à plusieurs heures selon les applications. Avec la montée en température, le feuillard d'étain 4 fond et vient mouiller les surfaces des couches d'argent 2, 2'. Un phénomène de germination et croissance d'intermétallique se produit alors sur des sites de germination hétérogène prenant naissance sur des défauts 3 de taille microscopique présents sur les surfaces des couches d'argent 2, 2'.
Ce mécanisme classique de germination et croissance est représenté aux Figs.1 b et 1 c. L'étain liquide 4 mouille les surfaces des couches d'argent 2, 2' et, conformément à ce qui est prévu par le diagramme de phase binaire SnAg, il se forme alors une couche solide d'intermétallique Ag3Sn, par croissance isotrope 6 de germes d'intermétallique 5, qui coexiste avec une phase liquide riche en étain 4 dont la composition dépend de la température et dont le point de fusion est celui de l'eutectique Sn96,2%Ag3,8% qui est sensiblement plus bas (221 , 3°C) que celui de l'étain pur (232°C). Tant que l'ensemble est maintenu à une température supérieure à la température de fusion de l'eutectique (221 , 3°C), la phase d'intermétallique Ag3Sn croit par diffusion de l'argent, au travers de la couche d'intermétallique, jusqu'à l'interface avec la phase d'étain liquide. La croissance des grains 6 de la phase d'intermétallique se fait donc à partir des deux couches d'argent 2, 2'. Ces grains 6 croissent préférentiellement de manière équi-axiale et perpendiculairement à l'interface Ag/Sn, cette croissance produisant des joints de grains orientés 7 montrés à la Fig.l c. On notera que la longueur de diffusion de l'argent au travers de la couche d'intermétallique augmente au fur et à mesure de la croissance des grains. L'assemblage des deux éléments 1 , 1 ' est réalisé une fois que toute la phase liquide riche en étain a été consommée et remplacée par les grains d'intermétallique. Ainsi en restant pendant le procédé d'assemblage à une température relativement basse (<350°C), on produit un joint d'intermétallique dont la température de fusion est beaucoup plus élevée (Tsolidus = 480°C, Tliquidus = 680°C). Un inconvénient de ce procédé d'assemblage connu est qu'à la fin de l'assemblage le joint d'intermétallique est constitué de gros grains allongés et orientés perpendiculairement au plan de jonction. Ce type de structure cristalline est connu pour altérer les propriétés mécaniques du joint d'intermétallique, avec un abaissement de la limite élastique et de l'effort à la rupture. Par ailleurs, il serait souhaitable de réduire la durée de l'opération d'assemblage.
DESCRIPTION GENERALE DE L'INVENTION
Selon un premier aspect, le procédé selon l'invention pour assembler un premier élément et un second élément par interdiffusion d'un premier métal et d'un second métal, le second métal ayant une température de fusion sensiblement plus faible que celle du premier métal, comprend les étapes successives de déposer au moins une couche du premier métal sur des première et seconde surfaces à assembler des premier et second éléments, respectivement ; disposer en sandwich une couche du second métal entre les première et seconde surfaces à assembler revêtues du premier métal ; exercer une pression sur les premier et second éléments de manière à rapprocher au plus près les première et seconde surfaces à assembler ; et chauffer pendant une durée prédéterminée l'ensemble ainsi constitué avec les premier et second éléments de manière à provoquer une fusion de la couche de second métal et une production par germination et croissance d'une couche d'intermétallique premier métal - second métal assurant l'assemblage des premier et second éléments.
Par rapport au procédé d'assemblage de la technique antérieure décrit plus haut, la couche d'argent à structure lacunaire autorise une vitesse de croissance supérieure des grains d'intermétallique et, corrélativement, une réduction de la durée de l'opération d'assemblage. Cela découle d'une démultiplication de la surface d'échange entre l'argent et l'étain à l'état liquide et d'une longueur de diffusion réduite de l'argent vers la phase liquide de l'étain, au travers de l'intermétallique.
Selon une caractéristique particulière de l'invention, la couche d'argent de structure lacunaire est une couche au moins en partie poreuse et/ou granulaire.
Selon une autre caractéristique particulière, la couche d'étain est un feuillard d'étain solide. Selon encore une autre caractéristique particulière de l'invention, la pression appliquée sur les premier et second éléments est comprise entre sensiblement 9 kPa et 55 kPa.
Selon encore une autre caractéristique particulière de l'invention, l'ensemble des premier et second éléments est chauffé à une température comprise entre sensiblement 250°C et 350°C pendant une durée comprise sensiblement entre 2 minutes et 15 minutes.
Selon encore une autre caractéristique particulière de l'invention, le premier élément est un substrat comportant au moins une trace de cuivre et le second élément est une puce électronique à assembler sur la trace de cuivre.
Selon un autre aspect, l'invention concerne également un ensemble comprenant des premier et second éléments assemblés au moyen du procédé d'assemblage tel que décrit brièvement ci-dessous.
BREVE DESCRIPTION DES DESSINS
D'autres avantages et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description ci-dessous de plusieurs modes de réalisation particuliers en référence aux dessins annexés, dans lesquels : - les Figs.l a, 1 b et 1 c sont relatives à la technique antérieure et montrent, dans le procédé connu d'assemblage en phase liquide transitoire, une étape avant assemblage de deux éléments, une étape de germination de la phase d'intermétallique et une étape de croissance des grains d'intermétallique, respectivement ;
- les Figs.2a, 2b et 2c sont relatives à l'invention et montrent, dans un mode de réalisation particulier du procédé d'assemblage selon l'invention, une étape avant assemblage des deux éléments, une étape de fusion du second métal (Sn) qui pénètre dans la couche lacunaire du premier métal (Ag), et une étape de fin d'assemblage avec le joint d'intermétallique formé entre les deux éléments, respectivement ; et
- les Figs.3a, 3b et 3c sont relatives à l'invention et montrent le processus de création du joint d'intermétallique dans le mode de réalisation particulier des Figs.2a, 2b et 2c.
DESCRIPTION DE PLUSIEURS MODES DE REALISATION DE L'INVENTION
Un mode de réalisation particulier du procédé d'assemblage selon l'invention est maintenant décrit en référence aux Figs.2a à 2c et 3a à 3c. Ce mode de réalisation est applicable à l'assemblage d'une puce électronique nue sur un substrat et fait appel à une combinaison de métaux Sn et Ag.
Comme montré à la Fig.2a, le substrat 8 comporte une trace en cuivre 8' ayant par exemple ici une épaisseur de 1 à 2 mm. La trace en cuivre 8' est recouverte par une couche de nickel 9 ayant par exemple ici une épaisseur de l'ordre de 4 μιτι et obtenue par dépôt électrolytique. Une couche d'argent 10, ayant 500 nm d'épaisseur environ dans cette application, est ensuite déposée sur la couche de nickel 9, par exemple par dépose de type «flash». La puce électronique 1 1 est ici une pastille de silicium ayant par exemple une épaisseur de 200 μιτι environ. Sa surface à assembler est revêtue d'une couche de nickel 12 ayant par exemple ici une épaisseur de l'ordre de 500 nm. Une couche d'argent 13, analogue à la couche d'argent 10, est ensuite déposée sur la couche de nickel 12, par exemple par dépose de type «flash».
Conformément au procédé d'assemblage selon l'invention, une couche d'argent poreuse 14 ayant ici une épaisseur de l'ordre de 20 μιτι est déposée sur la couche d'argent 10 du substrat 8.
Différentes techniques de dépose pour la réalisation de la couche d'argent poreuse 14 pourront être utilisées dans le procédé d'assemblage selon l'invention, selon les modes de réalisation de celui-ci.
Dans le mode de réalisation du procédé selon l'invention décrit ici, la couche d'argent poreuse 14 est déposée par la méthode dite «cold spray», en projetant sur la surface de la couche d'argent 9 des particules d'argent dont le diamètre est compris entre 2 μιτι et 5 μιτι.
D'autres méthodes de dépose de la couche d'argent poreuse 14 pourront être utilisées selon les modes de réalisation du procédé selon l'invention, comme par exemple le frittage partiel de poudre d'argent et le dépôt par plasma poudreux.
Après la réalisation de la couche d'argent poreuse 14, une couche compacte d'étain 15, ayant ici une épaisseur de l'ordre de 5 μιτι, est ensuite déposée sur la couche d'argent poreuse 14 par un procédé électrolytique classique.
A ce stade, l'ensemble comprenant le substrat 8, 8', 9, 10, la couche d'argent poreuse 14 et la couche d'étain compacte 15 est déposé sur une plaque chauffante 16. La puce électronique 1 1 , 12, 13 est ensuite aspirée par un outil de préhension 17 fixé sur un actionneur 18 et est déposée et maintenue contre la surface de la couche d'argent poreuse 14. L'actionneur 18 exerce ensuite et maintient une pression contrôlée sur l'ensemble de la structure, de l'ordre 25 kPa dans ce mode de réalisation du procédé selon l'invention. On notera que selon les applications cette pression pourra varier et sera typiquement comprise entre sensiblement 9 kPa et 55 kPa. La température de la plaque chauffante 16 est augmentée ici jusqu'à 300°C avec une vitesse d'échauffement de l'ordre de 60°C par seconde. On notera que selon les applications cette température pourra varier et sera typiquement comprise entre sensiblement 250°C et 350°C. De manière générale, on notera que la température de fusion du second métal (ici l'étain Sn) doit être sensiblement inférieure à celle du premier métal (ici l'argent Ag). A ce stade, la température fait fondre la couche d'étain compacte 15 et l'étain liquide s'infiltre dans la structure poreuse de la couche d'argent 14, comme montré à la Fig.2b.
La température de la plaque chauffante 16 est maintenue à 300°C pendant 3 minutes environ, puis la plaque est refroidie. La pression exercée par l'actionneur 18 est maintenue jusqu'à ce que la température de la plaque 16 repasse en dessous de 200°C. L'assemblage de la puce électronique 1 1 sur le substrat 8 possède alors la structure finale montrée à la Fig.2b. Comme montré à la Fig.2c, le procédé d'assemblage selon l'invention permet de créer un joint d'intermétallique Ag3Sn 19 avec une continuité métallurgique entre le substrat 8 et la puce électronique 1 1 qui est assurée par des couches d'alliage binaire NiAg 20. Ces couches d'alliage NiAg 20 se sont formées à partir des couches 9, 10 et 12, 13.
Le joint d'intermétallique 19 comporte un grand nombre de grains isotropes, non orientés et de petite taille, qui offrent une bonne élasticité et une bonne résistance à la rupture. Ces grains ont typiquement une taille allant de quelques μιτι à quelques dizaines de μιτι.
En référence plus particulièrement aux Figs.3a, 3b et 3c, il est maintenant détaillé, dans le cadre de ce mode de réalisation faisant appel à l'interdiffusion de Sn et Ag, le principe général du procédé d'assemblage selon l'invention qui repose sur l'utilisation d'une couche de métal (ici Ag) poreuse, lacunaire, voire granulaire sur une face d'au moins un des deux éléments à assembler. Comme montré à la Fig.3a, cette porosité de la couche d'argent 14 autorise une pénétration de la phase liquide riche en étain 15 au cœur de la couche d'argent, en s'infiltrant dans les canaux créés par les réseaux de lacunes de la couche d'argent. Par construction, la couche poreuse présente une très forte densité de structures micrométriques constituant des sites préférentiels pour la germination hétérogène de la phase d'intermétallique.
Comme illustré par la Fig.3b, l'étain liquide 15 mouille les germes d'intermétallique 21 . L'argent 22 diffuse au travers de la phase d'intermétallique jusqu'à l'interface avec la phase d'étain liquide. La croissance du germe se fait de manière isotrope et conduit, comme montré à la Fig.3c, à la formation d'un joint d'intermétallique formé d'un grand nombre de grains isotropes 23, non orientés et de petite taille (quelques μιτι à quelques dizaines de μιτι). Ce joint d'intermétallique présente une haute limite élastique et une résistance importante à la rupture.

Claims

REVENDICATIONS
1) Procédé d'assemblage d'un premier élément (8) et d'un second élément (1 1 ) par interdiffusion d'un premier métal (Ag) et d'un second métal (Sn), ledit second métal (Sn) ayant une température de fusion sensiblement plus faible que celle dudit premier métal (Ag), le procédé comprenant les étapes successives de :
- a) déposer au moins une couche (10, 13, 14) dudit premier métal (Ag) sur des première et seconde surfaces à assembler desdits premier (8) et second (1 1 ) éléments, respectivement,
- b) disposer en sandwich une couche (15) dudit second métal (Sn) entre lesdites première et seconde surfaces à assembler revêtues dudit premier métal (Ag),
- c) exercer une pression (18) sur lesdits premier (8) et second (1 1 ) éléments de manière à rapprocher au plus près lesdites première et seconde surfaces à assembler, et
- d) chauffer pendant une durée prédéterminée l'ensemble ainsi constitué avec lesdits premier (8) et second (1 1 ) éléments de manière à provoquer une fusion de ladite couche de second métal (Ag) et une production par germination et croissance d'une couche d'intermétallique premier métal - second métal (19) assurant l'assemblage desdits premier (8) et second (1 1 ) éléments,
caractérisé en ce que ledit premier métal est l'argent (Ag) et ledit second métal est l'étain (Sn), au moins une couche d'argent (Ag, 14) ayant une structure lacunaire facilitant une pénétration de l'étain (Sn) dans ladite couche d'argent (Ag, 14) et ayant des particules d'argent comprises entre 2 μιτι et 5 μιτι, et ce que ladite couche d'argent de structure lacunaire (Ag, 14) est déposée par une méthode de type «cold spray», une méthode de frittage partiel de poudre d'argent et/ou une méthode de dépôt par plasma poudreux. 2) Procédé d'assemblage selon la revendication 1 , caractérisé en ce que ladite couche d'argent de structure lacunaire (Ag, 14) est une couche au moins en partie poreuse et/ou granulaire.
3) Procédé d'assemblage selon la revendication 1 ou 2, caractérisé en ce que la couche d'étain (Sn, 15) est un feuillard d'étain solide.
4) Procédé d'assemblage selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la pression appliquée à l'étape c) est comprise entre sensiblement 9 kPa et 55 kPa^
5) Procédé d'assemblage selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'ensemble desdits premier (8) et second (1 1 ) éléments est chauffé à une température comprise entre sensiblement 250°C et 350°C pendant une durée comprise sensiblement entre 2 minutes et 15 minutes.
6) Procédé d'assemblage selon l'une quelconque des revendications 1 à 5, caractérisé en ce que ledit premier élément est un substrat (8) comportant au moins une trace de cuivre (8') et ledit second élément est une puce électronique (1 1 ) à assembler sur ladite trace de cuivre (8').
7) Ensemble comprenant des premier et second éléments assemblés, caractérisés en ce que lesdits premier (8) et second (1 1 ) éléments sont assemblés au moyen du procédé d'assemblage selon l'une quelconque des revendications précédentes 1 à 6.
PCT/FR2015/050912 2014-06-02 2015-04-08 Procédé d'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire WO2015185812A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016570808A JP6636465B2 (ja) 2014-06-02 2015-04-08 過渡液相相互拡散により２つの部材を永久接合するためのプロセス
DE112015002600.2T DE112015002600T5 (de) 2014-06-02 2015-04-08 0Verfahren zur dauerhaften Verbindung zweier Elemente mittels transienter flüssigphasen Interdiffusion

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1454951 2014-06-02
FR1454951A FR3021670B1 (fr) 2014-06-02 2014-06-02 Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire

Publications (1)

Publication Number Publication Date
WO2015185812A1 true WO2015185812A1 (fr) 2015-12-10

Family

ID=51417450

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2015/050912 WO2015185812A1 (fr) 2014-06-02 2015-04-08 Procédé d'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire

Country Status (4)

Country Link
JP (1) JP6636465B2 (fr)
DE (1) DE112015002600T5 (fr)
FR (1) FR3021670B1 (fr)
WO (1) WO2015185812A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516607B2 (ja) * 2015-07-22 2019-05-22 三菱電機株式会社 はんだ付け方法、はんだ接合構造および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140111956A1 (en) * 2012-10-18 2014-04-24 Fuji Electric Co., Ltd. Joining method using metal foam, method of manufacturing semiconductor device, and semiconductor device
US20140120356A1 (en) * 2012-06-18 2014-05-01 Ormet Circuits, Inc. Conductive film adhesive
US20140131898A1 (en) * 2012-05-30 2014-05-15 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
JP5677346B2 (ja) * 2012-03-22 2015-02-25 株式会社日立製作所 半導体素子、半導体装置、半導体装置の製造方法及び接続材料

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140131898A1 (en) * 2012-05-30 2014-05-15 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US20140120356A1 (en) * 2012-06-18 2014-05-01 Ormet Circuits, Inc. Conductive film adhesive
US20140111956A1 (en) * 2012-10-18 2014-04-24 Fuji Electric Co., Ltd. Joining method using metal foam, method of manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
FR3021670B1 (fr) 2019-07-12
DE112015002600T5 (de) 2017-03-16
FR3021670A1 (fr) 2015-12-04
JP2017518186A (ja) 2017-07-06
JP6636465B2 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
EP2540437B1 (fr) Procede de fabrication d&#39;un dispositif comprenant des brasures realisees a partir d&#39;oxalate metallique
EP2066598B1 (fr) Procede d&#39;assemblage de pieces en ceramique refractaire par frittage a chaud avec champ electrique pulse (&#34; sps &#34;)
EP2547481B1 (fr) Procede d&#39;assemblage de pieces en materiaux a base de sic par brasage non-reactif, composition de brasure, et assemblage obtenus par ce procede
EP2475487B1 (fr) Procede d&#39;assemblage de pieces en materiaux a base de sic par brasage non-reactif comprenant du silicium et du neodyme ; composition de brasure avec de tels elements
EP3207564B1 (fr) Procédé de collage direct via des couches métalliques peu rugueuses
EP0428458A1 (fr) Matériau multicouche comprenant du graphite souple renforcé mécaniquement, électriquement et thermiquement par un métal et procédé de fabrication
WO2011113758A1 (fr) Procede d&#39;assemblage de pieces en materiaux a base de sic par brasage non-reactif, compositions de brasure, et joint et assemblage obtenus par ce procede
FR2875372A1 (fr) Procede de production d&#39;une plaque-support pour carte de circuit improme et de carte de circuit imprime utilisant la plaque-support
WO2015007966A1 (fr) Procede de fabrication par frittage d&#39;une piece multicouche
FR2984781A1 (fr) Procede d&#39;assemblage par brasage d&#39;un substrat comprenant du pyrocarbone avec des pieces comprenant du pyrocarbone.
CA2806255A1 (fr) Poudre composite pour l&#39;assemblage ou le rechargement par brasage-diffusion de pieces en superalliages
EP3115128A1 (fr) Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l&#39;assemblage
EP2747916A1 (fr) Procédés de fabrication d&#39;une pièce comprenant de l&#39;aluminium
EP2125281A1 (fr) Procédé d&#39;assemblage réfractaire entre un materiau carbone et un alliage de cuivre
FR3021670B1 (fr) Procede d&#39;assemblage permanent de deux elements par interdiffusion en phase liquide transitoire
EP2683841A1 (fr) Materiau composite comprenant un metal precieux, procede de fabrication et utilisation d&#39;un tel materiau
EP2326606B1 (fr) Procede d&#39;assemblage de pieces carbonees par brasage refractaire
FR3095151A1 (fr) Procede d’assemblage d’une piece en carbone et d’une piece metallique par brasage
FR3021161A1 (fr) Procede de preparation d&#39;une rondelle thermoelectrique par frittage
EP2962325B1 (fr) Procédé d&#39;obtention d&#39;une surface de collage pour collage direct et structure correspondante
EP3309841A1 (fr) Procede de realisation d&#39;un contact electrique sur une couche de graphite, contact obtenu a l&#39;aide d&#39;un tel procede et dispositif electronique utilisant un tel contact
WO2015092285A1 (fr) Procede d&#39;assemblage de pieces dont les faces a assembler sont en carbure de silicium, joint de brasage obtenu par ledit procede, composition de brasure
EP3559294A1 (fr) Procede de traitement d&#39;un materiau composite superdur destine a etre utilise pour la realisation d&#39;outils de coupe
FR3083467A1 (fr) Procede de scellement de pieces entre elles avec un alliage eutectique a base d&#39;aluminium
EP2075827A1 (fr) Procédé de fabrication de billes métalliques par plasma à partir d&#39;une couche comportant plusieurs éléments

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15720365

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016570808

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015002600

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15720365

Country of ref document: EP

Kind code of ref document: A1