FR3021670A1 - Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire - Google Patents

Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire Download PDF

Info

Publication number
FR3021670A1
FR3021670A1 FR1454951A FR1454951A FR3021670A1 FR 3021670 A1 FR3021670 A1 FR 3021670A1 FR 1454951 A FR1454951 A FR 1454951A FR 1454951 A FR1454951 A FR 1454951A FR 3021670 A1 FR3021670 A1 FR 3021670A1
Authority
FR
France
Prior art keywords
metal
layer
assembly
assembly according
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1454951A
Other languages
English (en)
Other versions
FR3021670B1 (fr
Inventor
Jean-Michel Morelle
Laurent Vivet
Ky Lim Tan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valeo Equipements Electriques Moteur SAS
Original Assignee
Valeo Equipements Electriques Moteur SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valeo Equipements Electriques Moteur SAS filed Critical Valeo Equipements Electriques Moteur SAS
Priority to FR1454951A priority Critical patent/FR3021670B1/fr
Priority to JP2016570808A priority patent/JP6636465B2/ja
Priority to PCT/FR2015/050912 priority patent/WO2015185812A1/fr
Priority to DE112015002600.2T priority patent/DE112015002600T5/de
Publication of FR3021670A1 publication Critical patent/FR3021670A1/fr
Application granted granted Critical
Publication of FR3021670B1 publication Critical patent/FR3021670B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H01L2224/27462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8381—Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Die Bonding (AREA)

Abstract

Le procédé selon l'invention pour assembler un premier élément (8) et un second élément (11) par interdiffusion d'un premier métal et d'un second métal comprend les étapes successives de déposer au moins une couche (14) du premier métal sur des surfaces à assembler des premier et second éléments, disposer en sandwich une couche (15) du second métal entre les surfaces à assembler revêtues du premier métal, exercer une pression (18) sur les éléments de manière à rapprocher au plus près les surfaces à assembler, et chauffer l'ensemble ainsi constitué de manière à provoquer une fusion de la couche de second métal et une production par germination et croissance d'une couche d'intermétallique premier métal - second métal assurant l'assemblage des éléments. Conformément à l'invention, la couche de premier métal (14) a une structure lacunaire facilitant une pénétration du second métal dans cette couche de premier métal.

Description

2 1 6 70 - 1 - PROCEDE D'ASSEMBLAGE PERMANENT DE DEUX ELEMENTS PAR INTERDIFFUSION EN PHASE LIQUIDE TRANSITOIRE DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne de manière générale l'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire.
Plus particulièrement, l'invention concerne l'assemblage de structures électroniques composées par l'empilement vertical d'au moins deux éléments à assembler. ARRIERE-PLAN TECHNOLOGIQUE DE L'INVENTION Le procédé d'assemblage en phase liquide transitoire est connu dans l'état de la technique et est utilisé pour l'assemblage de composants électroniques, en faisant appel à l'interdiffusion entre l'argent à l'état solide et l'étain à l'état liquide.
En référence à la Fig.1a, dans ce procédé, les deux parties à assembler 1, 1' sont revêtues chacune d'une fine couche d'argent (Ag) 2, 2' entre lesquelles est disposée une fine couche d'étain (Sn) 4 sous la forme d'un feuillard solide ayant typiquement une épaisseur de l'ordre de 5 pm. Les couches d'argent 2, 2' sont réalisées sous une forme plane et compacte et ont typiquement une épaisseur de l'ordre de 15 pm. Pour réaliser l'assemblage, une pression de l'ordre de 75 à 120 Kilo-Pascal (kPa) est généralement exercée sur l'empilement des couches Ag/Sn/Ag et celui-ci est chauffé jusqu'à 300°C pendant une durée qui peut varier de quelques minutes à plusieurs heures selon les applications. Avec la montée en température, le feuillard d'étain 4 fond et vient mouiller les surfaces des couches d'argent 2, 2'. Un phénomène de germination et croissance 3021670 - 2 - d'intermétallique se produit alors sur des sites de germination hétérogène prenant naissance sur des défauts 3 de taille microscopique présents sur les surfaces des couches d'argent 2, 2'.
5 Ce mécanisme classique de germination et croissance est représenté aux Figs.1b et 1c. L'étain liquide 4 mouille les surfaces des couches d'argent 2, 2' et, conformément à ce qui est prévu par le diagramme de phase binaire SnAg, il se forme alors une couche solide d'intermétallique Ag3Sn, par croissance isotrope 6 de germes d'intermétallique 5, qui coexiste avec une phase liquide 10 riche en étain 4 dont la composition dépend de la température et dont le point de fusion est celui de l'eutectique Sn96,2%Ag3,8% qui est sensiblement plus bas (221,3°C) que celui de l'étain pur (232°C). Tant que l'ensemble est maintenu à une température supérieure à la température de fusion de l'eutectique (221,3°C), la phase d'intermétallique Ag3Sn croit par diffusion de 15 l'argent, au travers de la couche d'intermétallique, jusqu'à l'interface avec la phase d'étain liquide. La croissance des grains 6 de la phase d'intermétallique se fait donc à partir des deux couches d'argent 2, 2'. Ces grains 6 croissent préférentiellement de manière équi-axiale et perpendiculairement à l'interface Ag/Sn, cette croissance produisant des joints de grains orientés 7 montrés à la 20 Fig.1c. On notera que la longueur de diffusion de l'argent au travers de la couche d'intermétallique augmente au fur et à mesure de la croissance des grains. L'assemblage des deux éléments 1, 1' est réalisé une fois que toute la phase 25 liquide riche en étain a été consommée et remplacée par les grains d'intermétallique. Ainsi en restant pendant le procédé d'assemblage à une température relativement basse (350°C), on produit un joint d'intermétallique dont la température de fusion est beaucoup plus élevée (Tsolidus = 480°C, Tiiquidus =--. 680 °C).
30 Un inconvénient de ce procédé d'assemblage connu est qu'à la fin de l'assemblage le joint d'intermétallique est constitué de gros grains allongés et orientés perpendiculairement au plan de jonction. Ce type de structure 3021670 3 cristalline est connu pour altérer les propriétés mécaniques du joint d'intermétallique, avec un abaissement de la limite élastique et de l'effort à la rupture. Par ailleurs, il serait souhaitable de réduire la durée de l'opération d'assemblage.
5 DESCRIPTION GENERALE DE L'INVENTION Selon un premier aspect, le procédé selon l'invention pour assembler un premier élément et un second élément par interdiffusion d'un premier métal et 10 d'un second métal, le second métal ayant une température de fusion sensiblement plus faible que celle du premier métal, comprend les étapes successives de déposer au moins une couche du premier métal sur des première et seconde surfaces à assembler des premier et second éléments, respectivement ; disposer en sandwich une couche du second métal entre les 15 première et seconde surfaces à assembler revêtues du premier métal ; exercer une pression sur les premier et second éléments de manière à rapprocher au plus près les première et seconde surfaces à assembler ; et chauffer pendant une durée prédéterminée l'ensemble ainsi constitué avec les premier et second éléments de manière à provoquer une fusion de la couche de second métal et 20 une production par germination et croissance d'une couche d'intermétallique premier métal - second métal assurant l'assemblage des premier et second éléments. Conformément à l'invention, au moins une couche de premier métal a une structure lacunaire facilitant une pénétration du second métal dans cette couche de premier métal.
25 Par rapport au procédé d'assemblage de la technique antérieure décrit plus haut, la couche de premier métal à structure lacunaire autorise une vitesse de croissance supérieure des grains d'intermétallique et, corrélativement, une réduction de la durée de l'opération d'assemblage. Cela découle d'une 30 démultiplication de la surface d'échange entre le premier métal et le second métal à l'état liquide et d'une longueur de diffusion réduite du premier métal vers la phase liquide du second métal, au travers de l'intermétallique. 3 0 2 1 6 7 0 - 4 - Selon une caractéristique particulière de l'invention, la couche de premier métal de structure lacunaire est une couche au moins en partie poreuse et/ou granulaire.
5 Selon une autre caractéristique particulière de l'invention, la couche de premier métal de structure lacunaire est déposée par une méthode de type «cold spray», une méthode de frittage partiel de poudre de premier métal et/ou une méthode de dépôt par plasma poudreux.
10 Selon un mode de réalisation particulier du procédé d'assemblage selon l'invention, le premier métal est l'argent (Ag) et le second métal est l'étain (Sn). Bien entendu, d'autres combinaisons de métaux pourront être choisies selon les applications, tels que l'argent (Ag) et le cuivre (Cu) ou l'or (Au) et l'étain (Sn), 15 tout en restant dans le cadre du procédé d'assemblage selon l'invention, Selon une caractéristique particulière du mode de réalisation particulier ci-dessus, la couche d'argent de structure lacunaire comprend des particules d'argent comprises entre 2 pm et 5 pm.
20 Selon une autre caractéristique particulière, la couche d'étain est un feuillard d'étain solide. Selon encore une autre caractéristique particulière de l'invention, la pression 25 appliquée sur les premier et second éléments est comprise entre sensiblement 9 kPa et 55 kPa. Selon encore une autre caractéristique particulière de l'invention, l'ensemble des premier et second éléments est chauffé à une température comprise entre 30 sensiblement 250°C et 350°C pendant une durée comprise sensiblement entre 2 minutes et 15 minutes. 3021670 - 5 - Selon encore une autre caractéristique particulière de l'invention, le premier élément est un substrat comportant au moins une trace de cuivre et le second élément est une puce électronique à assembler sur la trace de cuivre.
5 Selon un autre aspect, l'invention concerne également un ensemble comprenant des premier et second éléments assemblés au moyen du procédé d'assemblage tel que décrit brièvement ci-dessous. BREVE DESCRIPTION DES DESSINS 10 D'autres avantages et caractéristiques de la présente invention apparaîtront plus clairement à la lecture de la description ci-dessous de plusieurs modes de réalisation particuliers en référence aux dessins annexés, dans lesquels : 15 - les Figs.la, 1 b et lc sont relatives à la technique antérieure et montrent, dans le procédé connu d'assemblage en phase liquide transitoire, une étape avant assemblage de deux éléments, une étape de germination de la phase d'intermétallique et une étape de croissance des grains d'intermétallique, respectivement ; 20 - les Figs.2a, 2b et 2c sont relatives à l'invention et montrent, dans un mode de réalisation particulier du procédé d'assemblage selon l'invention, une étape avant assemblage des deux éléments, une étape de fusion du second métal (Sn) qui pénètre dans la couche lacunaire du premier métal (Ag), et une étape de fin d'assemblage avec le joint d'intermétallique formé entre les deux 25 éléments, respectivement ; et - les Figs.3a, 3b et 3c sont relatives à l'invention et montrent le processus de création du joint d'intermétallique dans le mode de réalisation particulier des Figs.2a, 2b et 2c.
30 DESCRIPTION DE PLUSIEURS MODES DE REALISATION DE L'INVENTION Un mode de réalisation particulier du procédé d'assemblage selon l'invention est maintenant décrit en référence aux Figs.2a à 2c et 3a à 3c. Ce mode de 3021670 - 6 - réalisation est applicable à l'assemblage d'une puce électronique nue sur un substrat et fait appel à une combinaison de métaux Sn et Ag. Comme montré à la Fig.2a, le substrat 8 comporte une trace en cuivre 8' ayant 5 par exemple ici une épaisseur de 1 à 2 mm. La trace en cuivre 8' est recouverte par une couche de nickel 9 ayant par exemple ici une épaisseur de l'ordre de 4 um et obtenue par dépôt électrolytique. Une couche d'argent 10, ayant 500 nm d'épaisseur environ dans cette application, est ensuite déposée sur la couche de nickel 9, par exemple par dépose de type «flash».
10 La puce électronique 11 est ici une pastille de silicium ayant par exemple une épaisseur de 200 um environ. Sa surface à assembler est revêtue d'une couche de nickel 12 ayant par exemple ici une épaisseur de l'ordre de 500 nm. Une couche d'argent 13, analogue à la couche d'argent 10, est ensuite déposée sur 15 la couche de nickel 12, par exemple par dépose de type «flash». Conformément au procédé d'assemblage selon l'invention, une couche d'argent poreuse 14 ayant ici une épaisseur de l'ordre de 20 um est déposée sur la couche d'argent 10 du substrat 8.
20 Différentes techniques de dépose pour la réalisation de la couche d'argent poreuse 14 pourront être utilisées dans le procédé d'assemblage selon l'invention, selon les modes de réalisation de celui-ci.
25 Dans le mode de réalisation du procédé selon l'invention décrit ici, la couche d'argent poreuse 14 est déposée par la méthode dite «cold spray», en projetant sur la surface de la couche d'argent 9 des particules d'argent dont le diamètre est compris entre 2 um et 5 um.
30 D'autres méthodes de dépose de la couche d'argent poreuse 14 pourront être utilisées selon les modes de réalisation du procédé selon l'invention, comme par exemple le frittage partiel de poudre d'argent et le dépôt par plasma poudreux.
3021670 7 Après la réalisation de la couche d'argent poreuse 14, une couche compacte d'étain 15, ayant ici une épaisseur de l'ordre de 5 pm, est ensuite déposée sur la couche d'argent poreuse 14 par un procédé électrolytique classique.
5 A ce stade, l'ensemble comprenant le substrat 8, 8', 9, 10, la couche d'argent poreuse 14 et la couche d'étain compacte 15 est déposé sur une plaque chauffante 16.
10 La puce électronique 11, 12, 13 est ensuite aspirée par un outil de préhension 17 fixé sur un actionneur 18 et est déposée et maintenue contre la surface de la couche d'argent poreuse 14. L'actionneur 18 exerce ensuite et maintient une pression contrôlée sur l'ensemble de la structure, de l'ordre 25 kPa dans ce mode de réalisation du procédé selon l'invention. On notera que selon les 15 applications cette pression pourra varier et sera typiquement comprise entre sensiblement 9 kPa et 55 kPa. La température de la plaque chauffante 16 est augmentée ici jusqu'à 300°C avec une vitesse d'échauffement de l'ordre de 60°C par seconde. On notera que selon les applications cette température pourra varier et sera typiquement comprise entre sensiblement 250°C et 350°C.
20 De manière générale, on notera que la température de fusion du second métal (ici l'étain Sn) doit être sensiblement inférieure à celle du premier métal (ici l'argent Ag). A ce stade, la température fait fondre la couche d'étain compacte 15 et l'étain liquide s'infiltre dans la structure poreuse de la couche d'argent 14, comme montré à la Fig.2b.
25 La température de la plaque chauffante 16 est maintenue à 300°C pendant 3 minutes environ, puis la plaque est refroidie. La pression exercée par l'actionneur 18 est maintenue jusqu'à ce que la température de la plaque 16 repasse en dessous de 200°C. L'assemblage de la puce électronique 11 sur le 30 substrat 8 possède alors la structure finale montrée à la Fig.2b. Comme montré à la Fig.2c, le procédé d'assemblage selon l'invention permet de créer un joint d'intermétallique Ag3Sn 19 avec une continuité métallurgique 3021670 - 8 - entre le substrat 8 et la puce électronique 11 qui est assurée par des couches d'alliage binaire NiAg 20. Ces couches d'alliage NiAg 20 se sont formées à partir des couches 9, 10 et 12, 13.
5 Le joint d'intermétallique 19 comporte un grand nombre de grains isotropes, non orientés et de petite taille, qui offrent une bonne élasticité et une bonne résistance à la rupture. Ces grains ont typiquement une taille allant de quelques pm à quelques dizaines de pm.
10 En référence plus particulièrement aux Figs.3a, 3b et 3c, il est maintenant détaillé, dans le cadre de ce mode de réalisation faisant appel à l'interdiffusion de Sn et Ag, le principe général du procédé d'assemblage selon l'invention qui repose sur l'utilisation d'une couche de métal (ici Ag) poreuse, lacunaire, voire granulaire sur une face d'au moins un des deux éléments à assembler.
15 Comme montré à la Fig.3a, cette porosité de la couche d'argent 14 autorise une pénétration de la phase liquide riche en étain 15 au coeur de la couche d'argent, en s'infiltrant dans les canaux créés par les réseaux de lacunes de la couche d'argent. Par construction, la couche poreuse présente une très forte 20 densité de structures micrométriques constituant des sites préférentiels pour la germination hétérogène de la phase d'intermétallique. Comme illustré par la Fig.3b, l'étain liquide 15 mouille les germes d'intermétallique 21. L'argent 22 diffuse au travers de la phase d'intermétallique 25 jusqu'à l'interface avec la phase d'étain liquide. La croissance du germe se fait de manière isotrope et conduit, comme montré à la Fig.3c, à la formation d'un joint d'intermétallique formé d'un grand nombre de grains isotropes 23, non orientés et de petite taille (quelques pm à quelques dizaines de ilm). Ce joint d'intermétallique présente une haute limite élastique et une résistance 30 importante à la rupture.

Claims (10)

  1. REVENDICATIONS1) Procédé d'assemblage d'un premier élément (8) et d'un second élément (11) par interdiffusion d'un premier métal (Ag) et d'un second métal (Sn), ledit second métal (Sn) ayant une température de fusion sensiblement plus faible que celle dudit premier métal (Ag), le procédé comprenant les étapes successives de : - a) déposer au moins une couche (10, 13, 14) dudit premier métal (Ag) sur des première et seconde surfaces à assembler desdits premier (8) et 10 second (11) éléments, respectivement, - b) disposer en sandwich une couche (15) dudit second métal (Sn) entre lesdites première et seconde surfaces à assembler revêtues dudit premier métal (Ag), - c) exercer une pression (18) sur lesdits premier (8) et second (11) 15 éléments de manière à rapprocher au plus près lesdites première et seconde surfaces à assembler, et - d) chauffer pendant une durée prédéterminée l'ensemble ainsi constitué avec lesdits premier (8) et second (11) éléments de manière à provoquer une fusion de ladite couche de second métal (Ag) et une production par germination 20 et croissance d'une couche d'intermétallique premier métal - second métal (19) assurant l'assemblage desdits premier (8) et second (11) éléments, caractérisé en ce qu'au moins une dite couche de premier métal (Ag, 14) a une structure lacunaire facilitant une pénétration dudit second métal (Sn) dans cette couche de premier métal (Ag, 14). 25
  2. 2) Procédé d'assemblage selon la revendication 1, caractérisé en ce que ladite couche de premier métal de structure lacunaire (Ag, 14) est une couche au moins en partie poreuse et/ou granulaire. 30
  3. 3) Procédé d'assemblage selon la revendication 1 ou 2, caractérisé en ce que ladite couche de premier métal de structure lacunaire (Ag, 14) est déposée par une méthode de type «cold spray», une méthode de frittage partiel de poudre de premier métal et/ou une méthode de dépôt par plasma poudreux. 302 1 6 70 - 10-
  4. 4) Procédé d'assemblage selon l'une quelconque des revendications précédentes 1 à 3, caractérisé en ce que le premier métal est l'argent (Ag) et le second métal est l'étain (Sn). 5
  5. 5) Procédé d'assemblage selon la revendication 4, caractérisé en ce que la couche d'argent de structure lacunaire (Ag, 14) comprend des particules d'argent comprises entre 2 um et 5 um.
  6. 6) Procédé d'assemblage selon la revendication 4 ou 5, caractérisé en ce que la couche d'étain (Sn, 15) est un feuillard d'étain solide.
  7. 7) Procédé d'assemblage selon l'une quelconque des revendications 4 à 6, caractérisé en ce que la pression appliquée à l'étape c) est comprise entre 15 sensiblement 9 kPa et 55 kPa.
  8. 8) Procédé d'assemblage selon l'une quelconque des revendications 4 à 7, caractérisé en ce que l'ensemble desdits premier (8) et second (11) éléments est chauffé à une température comprise entre sensiblement 250°C et 350°C 20 pendant une durée comprise sensiblement entre 2 minutes et 15 minutes.
  9. 9) Procédé d'assemblage selon l'une quelconque des revendications 1 à 8, caractérisé en ce que ledit premier élément est un substrat (8) comportant au moins une trace de cuivre (8') et ledit second élément est une puce électronique 25 ( 1 1 ) à assembler sur ladite trace de cuivre (8').
  10. 10) Ensemble comprenant des premier et second éléments assemblés, caractérisés en ce que lesdits premier (8) et second (11) éléments sont assemblés au moyen du procédé d'assemblage selon l'une quelconque des 30 revendications précédentes 1 à 9.
FR1454951A 2014-06-02 2014-06-02 Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire Active FR3021670B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR1454951A FR3021670B1 (fr) 2014-06-02 2014-06-02 Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire
JP2016570808A JP6636465B2 (ja) 2014-06-02 2015-04-08 過渡液相相互拡散により２つの部材を永久接合するためのプロセス
PCT/FR2015/050912 WO2015185812A1 (fr) 2014-06-02 2015-04-08 Procédé d'assemblage permanent de deux éléments par interdiffusion en phase liquide transitoire
DE112015002600.2T DE112015002600T5 (de) 2014-06-02 2015-04-08 0Verfahren zur dauerhaften Verbindung zweier Elemente mittels transienter flüssigphasen Interdiffusion

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1454951 2014-06-02
FR1454951A FR3021670B1 (fr) 2014-06-02 2014-06-02 Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire

Publications (2)

Publication Number Publication Date
FR3021670A1 true FR3021670A1 (fr) 2015-12-04
FR3021670B1 FR3021670B1 (fr) 2019-07-12

Family

ID=51417450

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1454951A Active FR3021670B1 (fr) 2014-06-02 2014-06-02 Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire

Country Status (4)

Country Link
JP (1) JP6636465B2 (fr)
DE (1) DE112015002600T5 (fr)
FR (1) FR3021670B1 (fr)
WO (1) WO2015185812A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516607B2 (ja) * 2015-07-22 2019-05-22 三菱電機株式会社 はんだ付け方法、はんだ接合構造および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140111956A1 (en) * 2012-10-18 2014-04-24 Fuji Electric Co., Ltd. Joining method using metal foam, method of manufacturing semiconductor device, and semiconductor device
US20140120356A1 (en) * 2012-06-18 2014-05-01 Ormet Circuits, Inc. Conductive film adhesive
US20140131898A1 (en) * 2012-05-30 2014-05-15 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736052B2 (en) * 2011-08-22 2014-05-27 Infineon Technologies Ag Semiconductor device including diffusion soldered layer on sintered silver layer
JP5677346B2 (ja) * 2012-03-22 2015-02-25 株式会社日立製作所 半導体素子、半導体装置、半導体装置の製造方法及び接続材料

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140131898A1 (en) * 2012-05-30 2014-05-15 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US20140120356A1 (en) * 2012-06-18 2014-05-01 Ormet Circuits, Inc. Conductive film adhesive
US20140111956A1 (en) * 2012-10-18 2014-04-24 Fuji Electric Co., Ltd. Joining method using metal foam, method of manufacturing semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
FR3021670B1 (fr) 2019-07-12
WO2015185812A1 (fr) 2015-12-10
DE112015002600T5 (de) 2017-03-16
JP2017518186A (ja) 2017-07-06
JP6636465B2 (ja) 2020-01-29

Similar Documents

Publication Publication Date Title
EP2540437B1 (fr) Procede de fabrication d'un dispositif comprenant des brasures realisees a partir d'oxalate metallique
EP2066598B1 (fr) Procede d'assemblage de pieces en ceramique refractaire par frittage a chaud avec champ electrique pulse (" sps ")
EP2547481B1 (fr) Procede d'assemblage de pieces en materiaux a base de sic par brasage non-reactif, composition de brasure, et assemblage obtenus par ce procede
EP3207564B1 (fr) Procédé de collage direct via des couches métalliques peu rugueuses
JP6042577B1 (ja) 多層プリフォームシート
TWI700139B (zh) 導熱的且機械上堅固耐用的接合方法及金屬奈米線(mnw)陣列
FR2875372A1 (fr) Procede de production d'une plaque-support pour carte de circuit improme et de carte de circuit imprime utilisant la plaque-support
CA2967168A1 (fr) Procede d'elaboration d'une piece de turbomachine
FR3008644A1 (fr) Procede de fabrication par frittage d'une piece multicouche
FR2984781A1 (fr) Procede d'assemblage par brasage d'un substrat comprenant du pyrocarbone avec des pieces comprenant du pyrocarbone.
EP3115128A1 (fr) Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
CA2806255A1 (fr) Poudre composite pour l'assemblage ou le rechargement par brasage-diffusion de pieces en superalliages
FR2912675A1 (fr) Procede d'assemblage refractaire entre un materiau carbone et un alliage de cuivre
CA2865365A1 (fr) Procede d'assemblage de deux pieces metalliques par brasage
FR3021670B1 (fr) Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire
EP2683841A1 (fr) Materiau composite comprenant un metal precieux, procede de fabrication et utilisation d'un tel materiau
EP2326606B1 (fr) Procede d'assemblage de pieces carbonees par brasage refractaire
FR3095151A1 (fr) Procede d’assemblage d’une piece en carbone et d’une piece metallique par brasage
FR2951020A1 (fr) Materiau composite multicouche utilise pour la fabrication de substrats de modules electroniques et procede de fabrication correspondant
FR3021161A1 (fr) Procede de preparation d'une rondelle thermoelectrique par frittage
FR3057992A1 (fr) Procede de fabrication d'une heterostructure comprenant une structure conductrice et une structure semi-conductrice et comportant une etape de decoupe par electro-erosion
WO2015092285A1 (fr) Procede d'assemblage de pieces dont les faces a assembler sont en carbure de silicium, joint de brasage obtenu par ledit procede, composition de brasure
JP2017518186A5 (fr)
FR3095150A1 (fr) Procede d’assemblage d’une piece en carbone et d’une piece metallique en deux etapes
FR3083467A1 (fr) Procede de scellement de pieces entre elles avec un alliage eutectique a base d'aluminium

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20151204

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10