EP2498283A2 - Verfahren zur Herstellung eines Leistungshalbleitersubstrates - Google Patents

Verfahren zur Herstellung eines Leistungshalbleitersubstrates Download PDF

Info

Publication number
EP2498283A2
EP2498283A2 EP12154199A EP12154199A EP2498283A2 EP 2498283 A2 EP2498283 A2 EP 2498283A2 EP 12154199 A EP12154199 A EP 12154199A EP 12154199 A EP12154199 A EP 12154199A EP 2498283 A2 EP2498283 A2 EP 2498283A2
Authority
EP
European Patent Office
Prior art keywords
sintering
dried
paste
sintering paste
surface object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP12154199A
Other languages
English (en)
French (fr)
Other versions
EP2498283A3 (de
EP2498283B1 (de
Inventor
Kurt-Georg Dr. Besendörfer
Nadja Erdner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG, Semikron Elektronik GmbH and Co KG filed Critical Semikron GmbH and Co KG
Publication of EP2498283A2 publication Critical patent/EP2498283A2/de
Publication of EP2498283A3 publication Critical patent/EP2498283A3/de
Application granted granted Critical
Publication of EP2498283B1 publication Critical patent/EP2498283B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/098—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01304—Manufacture or treatment of die-attach connectors using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01321—Manufacture or treatment of die-attach connectors using local deposition
    • H10W72/01325—Manufacture or treatment of die-attach connectors using local deposition in solid form
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01361—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the invention relates to a method for producing a power semiconductor substrate which has an insulating base body and at least one printed conductor.
  • the at least one conductor track preferably serves for the electrically conductive connection of power semiconductor components.
  • the electrically conductive connection between the conductor track and the power semiconductor component may be a solder connection or a pressure-contacted connection.
  • DCB substrates are exemplary of the US 4,563,383 known; they have a basic body made of an industrial ceramic, such as aluminum oxide or aluminum nitrite. The arranged thereon traces consist of a copper foil.
  • This latter method is used for mounting electronic components on a substrate by pressure sintering, which is a rational and at least partially parallel processing of a number of components accessible, as well as a structured configuration of the sintered layer allows.
  • the invention has for its object to provide a method for producing a power semiconductor substrate with or without arranged thereon power semiconductor components, wherein the above-described deficiencies are effectively eliminated.
  • Both methods according to the invention have the advantage that an electrically insulating, planar base body with a connection surface object, which is, for example, circuit-structured conductor tracks or the like. and that consists of a metal layer, in a process provided on both sides with sintering paste and possibly with components, in particular power semiconductor components, can be connected.
  • the pressure of the sintering paste takes place here advantageously not on the respective joining partner, such as a power semiconductor device or the body, but on a Vorsinterquaint.
  • the precursor carrier is made of titanium, for example, and has a non-sinterable surface, ie a surface with which the sintering paste does not form a sintered compound.
  • the bonding surface object and the base body sinterable surfaces, so preferably noble metal surfaces, on.
  • the precursor carrier can be a placement aid for discrete components, such as
  • FIG. 1 illustrates in a process step a) a flat precursor carrier 10, which is provided on partial surfaces 12 and 14 each with a sintering paste 16. This can preferably be done by screen or stencil printing.
  • connection surface element is already equipped with at least one power semiconductor component on its side facing away from the prescan carrier 10.
  • pressurization of the structure 20 consisting of the precursor carrier 10 provided with the dried sintering paste 16 and the bonding surface object 18 arranged on the sintering paste 16.
  • This pressurization is illustrated by the arrows 21 facing one another in process step c).
  • This pressurization of the structure 20 takes place, for example, with a pressure of 5 MPa to 30 MPa at room temperature or at an elevated temperature of up to 250 ° C for a short period of time of the order of one second, so that the adhesive force between the dried sintering paste 16 and the bonding surface object 18 becomes larger than the adhesive force between the dried sintered paste and the precursor carrier 10.
  • the precursor carrier 10 is then removed from the dried sintered paste 16 having connecting surface object 18, so that a semi-finished product 22 results from the bonding surface object 18 with the dried sintering paste 16.
  • the semifinished product 22 is shown in method step d).
  • the semifinished product 22 is then arranged on an electrically insulating, flat base body 24, wherein the dried sintering paste 16 faces the base body 24 and bears against it. This is shown in process step e).
  • the structure of the semifinished product 22 and the flat base body 24 is designated by the reference numeral 26.
  • the method step f) illustrates with the arrows 28 the sintering treatment of the structure 26, in which the semifinished product 22 is fixedly connected to the base body 24, so that a power semiconductor substrate produced according to the invention from the electrically insulating, planar base body 24 and the bonding surface object 18, in which it is circuit-structured interconnects o.
  • Results illustrates with the arrows 28 the sintering treatment of the structure 26, in which the semifinished product 22 is fixedly connected to the base body 24, so that a power semiconductor substrate produced according to the invention from the electrically insulating, planar base body 24 and the bonding surface object 18, in which it is circuit-structured interconnects o.
  • the surface dimensions of the sintering paste 16 and the surface dimensions of the associated connection surface object 18 are, for example, adapted to one another.
  • FIG. 2 illustrates the essential process steps for producing a power semiconductor substrate 30 with an electrically insulating, flat base body 24, on one of its main surface 32 a Connecting surface object 18 is mounted with surface dimensions that are smaller than the surface dimensions of the main surface 32 of the base body 24.
  • a semi-finished product 22 consisting of a bonding surface object 18 and a dried sintering paste 16, arranged with area dimensions, which are adapted to the surface dimensions of the main surface 34 of the flat body 24.
  • the first mentioned semifinished product 22 with the smaller area dimensions for example, according to the method steps a) to e) according to FIG. 1 produced.
  • the semifinished product 22 with the surface dimensions adapted to the surface dimensions of the planar basic body 24 is processed in accordance with method steps a) to d) FIG. 2 produced, wherein the method step a) according to FIG. 2 denotes a prescaler 10, which is coated over a large area with a sintering paste 16. The sintering paste 16 is then dried. On the dried sintered paste 16, a correspondingly large area connecting object 18 is arranged. Is in FIG. 2 in process step b). The subsequent method step c) illustrated by the facing arrows 21, the pressurization of the structure 20 from the prescaler 10 and the Ards vom Surprise 18 with the provided between these dried sintered paste 16.
  • the semifinished product 22 produced in this way in method step d) is arranged on the main surface 34 of the electrically insulating, flat base body 24, the dried sintering paste 16 facing the flat base body 24, ie abutting the main surface 34 of the base body 24.
  • This sintering is in FIG. 2 in the method step f) indicated by the arrows 28, so that there is a power semiconductor substrate 30 formed on both sides with connection surface objects 18.
  • the pressurization of the sintering paste is carried out according to the invention therefore not on the particular component to be sintered but on a Vorsinterquaint.
  • FIG. 3 schematically illustrates the essential process steps of the inventive method for producing a Power semiconductor substrates with power semiconductor components.
  • method step a) once again illustrates a presinter carrier 10, which is coated on each of the partial surfaces 12 and 14 with a sintering paste 16. After drying the sintering paste 16, a bonding surface object 18 is placed thereon. The corresponding structure 20 is drawn in method step b).
  • Method step c) illustrates a pressurization of the structure 20 indicated by the arrows 21 facing one another, consisting of the precursor carrier 10 coated with the sintering paste 16 and the bonding surface object 18, so that the adhesive force between the dried sintering paste 16 and the bonding surface object 18 increases than the adhesion force between the sintering paste 16 and the precursor carrier 10.
  • the precursor carrier 10 is then removed, resulting in a semi-finished product 22, as drawn in process step d).
  • the surface dimensions of the partial surfaces 12 and 14 of the sintering paste 16 are smaller than the surface dimensions of the bonding surface object 18, as shown in FIGS FIGS. 3b) to 3d) is apparent.
  • the surface dimensions of the partial surfaces 12 and 14 of the sintering paste 16 are connected to the Surface dimensions of power semiconductor devices 36 adapted, as described below in connection with process steps i) to k).
  • FIG. 3 e shows the process step in which a Vorsinter surround 10 'at partial surfaces 12' and 14 'with a sintering paste 16' is coated.
  • the semifinished product 22 drawn in method step d) is arranged on the precursor carrier 10 'provided with the sintering paste 16 such that the connection surface object 18 faces the sintering paste 16' and the sintering paste 16 is remote from the presinter carrier 10 '.
  • the partial surfaces 12 'and 14' of the sintering paste 16 ' have surface dimensions which are adapted to the surface dimensions of the bonding surface object 18.
  • FIG. 3 g illustrates the subsequent process step, in which the structure 38, consisting of the prescaler 10 ', the dried sintering paste 16' and the bonding surface object 18 with the dried sintering paste 16 is pressurized at room temperature or at a higher temperature during a short period of time. This pressurization is illustrated by the facing arrows 21.
  • FIG. 3 i) shows the subsequent process step, in which on the faces 12 and 14 of the dried sintering paste 16 of said semifinished product, ie the layered structure 40 each one Power semiconductor device 36 is arranged so that a component semi-finished product 42 results.
  • the component semifinished product 42 is then arranged on an electrically insulating, flat base body 24, wherein the relatively large-area sintering paste 16 'of the component semifinished product 42 faces the base body 24, that is applied to this.
  • This process step is in FIG. 3 j) shown.
  • a sintering action indicated by the arrows 28 facing one another takes place with the above-mentioned parameters of the overall structure 44, consisting of the planar base body 24 and the component semifinished product 42, with pressure and temperature during a longer sintering period so as to provide a power semiconductor substrate provided with power semiconductor devices 36.
  • All surfaces of all components to be joined by means of sintered connections have noble metal surfaces in contrast to the presuperconductor.

Landscapes

  • Die Bonding (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Leistungshalbleitersubstrates (30) mit den folgenden Verfahrensschritten beschrieben: - Beschichten mindestens einer Teilfläche (12, 14) eines flächigen Vorsinterträgers (10) mit einer Sinterpaste (16), - Anordnen eines Verbindungsflächenobjektes (18) auf der Teilfläche (12, 14) der getrockneten Sinterpaste- (16), - Druck-Beaufschlagung des Gebildes (20) aus dem mit der Sinterpaste (16) versehenen Vorsinterträger (10) und dem Verbindungsflächenobjekt (18) während einer kurzen Zeitspanne, so dass die Haftkraft zwischen der Sinterpaste (16) und dem Verbindungsflächenobjekt (18) größer wird als die Haftkraft zwischen der Sinterpaste (16) und dem Vorsinterträger (10), - Entfernen des Vorsinterträgers (10) von dem die Sinterpaste (16) aufweisenden Verbindungsflächenobjekt (18), wobei sich ein Halbzeug (22) ergibt, - Anordnen des Halbzeugs (22) auf einem isolierenden Grundkörper (24), wobei die Sinterpaste (16) dem flächigen Grundkörper (24) zugewandt ist, und - Sinter-Beaufschlagung des Gebildes (26) aus dem Halbzeug (22) und dem flächigen Grundkörper (24) mit Druck und erhöhter Temperatur während einer längeren Sinterzeitspanne zur Ausbildung des Leistungshalbleitersubstrates (30).

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Leistungshalbleitersubstrates, das einen isolierenden Grundkörper und mindestens eine Leiterbahn aufweist.
  • Bekannte Leistungshalbleitersubstrate sind beispielhaft als DCB- (direct copper bonding), AMB- (active metal braze) oder IMS- (insulated metal substrate) Substrate ausgebildet. Die mindestens eine Leiterbahn dient zur elektrisch leitenden Verbindung vorzugsweise von Leistungshalbleiterbauelementen. Bei der elektrisch leitenden Verbindung zwischen der Leiterbahn und dem Leistungshalbleiterbauelement kann es sich um eine Lötverbindung oder um eine druckkontaktierte Verbindung handeln.
  • DCB- Substrate sind beispielhaft aus der US 4 563 383 bekannt; sie weisen einen Grundkörper aus einer Industriekeramik, wie Aluminiumoxid oder Aluminiumnitrit auf. Die hierauf angeordneten Leiterbahnen bestehen aus einer Kupferfolie.
  • Aus der DE 10 2007 022 337 A1 ist ein Leistungshalbleitersubstrat mit einem elektrisch isolierenden, flächigen Grundkörper bekannt, wobei auf mindestens einer Hauptfläche des Grundkörpers mindestens eine Schichtfolge aus einer dünnen Haftvermittlerschicht, einer Sintermetallschicht und einer Leiterschicht angeordnet ist. Das Verfahren zur Herstellung dieses Leistungshalbleitersubstrates weist die folgenden Verfahrensschritte auf:
    • Beschichten mindestens einer Teilfläche mindestens einer Hauptfläche des flächigen Grundkörpers mit einer Haftvermittlerschicht;
    • Anordnen einer pastösen Schicht aus dem Sintermetall und einem Lösungsmittel, d.h. einer Sinterpaste, auf einer Teilfläche oder auf der gesamten Fläche der Haftvermittlerschicht;
    • Anordnen der Leiterschicht auf der Sintermetallschicht; und
    • Druckbeaufschlagung der Leiterschicht des Leistungshalbleitersubstrates.
  • Die DE 10 2004 019 567 B3 offenbart ein Verfahren zur Befestigung von elektronischen Bauelementen, insbesondere von
    Leistungshalbleiterbauelementen, wie Dioden, Transistoren oder Thyristoren, auf einem Substrat durch Drucksintern, mit den Verfahrensschritten:
    • Aufbringen einer aus einem Metallpulver und einem Lösungsmittel bestehenden pastösen Schicht, d.h. einer Sinterpaste, auf eine Trägerfolie;
    • Trocknen der Sinterpaste;
    • Anbringen mindestens eines Bauelementes auf die getrockneten Schicht aus der Sinterpaste;
    • Beaufschlagung des Verbundes aus dem mindestens einen Bauelement und der die getrocknete Sinterpaste aufweisenden Trägerfolie, wodurch die Haftkraft zwischen der getrockneten Sinterpaste-Schicht und dem Bauelement größer wird als die Haftkraft zwischen der Sinterpaste-Schicht und der Trägerfolie;
    • Entfernen der Trägerfolie von dem Gebilde aus dem mindestens einen Bauelement und der daran haftenden Sinterpaste-Schicht;
    • Positionieren des Gebildes aus dem mindestens einen Bauelement und der daran haftenden Sinterpaste-Schicht auf dem Substrat; und
    • Druckbeaufschlagung der Anordnung, bestehend aus dem Substrat und dem mindestens einen Bauelement mit der daran haftenden Sinterpaste-Schicht zur Sinterverbindung des Substrates mit dem mindestens einen Bauelement.
  • Diese zuletzt genannte Verfahren dient zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern, das einer rationellen und zumindest teilweise parallelen Verarbeitung einer Anzahl Bauelemente zugänglich ist, sowie eine strukturierte Ausgestaltung der Sinterschicht ermöglicht.
  • Es ist bekannt, Sinterverbindungen über siebgedruckte oder über schablonengedruckte Verbindungsflächen herzustellen. Hierbei wird die Sinterpaste auf einen der beiden Fügepartner, d.h. das Substrat oder die Leiterbahn, aufgetragen. Anschließend erfolgt eine Drucksinterverbindung. Insbesondere bei Abweichungen von einem vorgegebenen Großformat ist für einen maschinellen Pastendruck eine geeignete Aufnahme erforderlich. Dabei ist jedoch nicht zuverlässig ausschließbar, dass sich der Pastendruck trotz einer solchen Aufnahme schwierig gestaltet, weil die Aufnahmen oftmals nicht innerhalb eines vorgegebenen Toleranzbereiches transportiert werden können, so dass ein automatisierter Druck der Sinterpaste nicht möglich ist.
  • Dieser Problematik kann zwar eine Preformfolie Abhilfe schaffen, die zwischen die Fügepartner eingelegt wird. Das Positionieren gestaltet sich jedoch auch hierbei schwierig. Preformfolien eignen sich außerdem nicht für komplizierte Geometrien. Mit den gegebenen Mitteln ist es insbesondere nicht möglich, einen Fügepartner ohne Vorsinterschritt beidseitig zu bedrucken. Nach dem Drucken einer Schicht aus Sinterpaste auf einen Fügepartner, d.h. ein Bauteil, ist es erforderlich, das entsprechende Bauteil vorzusintern. Daran anschließend kann dann die gegenüberliegende andere Seite des Bauteils bedruckt werden. Auf diese Weise ist jedoch stets eine Seite bereits vorgesintert, während sich die gegenüberliegende andere Seite noch in einem getrockneten Zustand der Sinterpaste befindet. Das solchermaßen gegebene Gebilde ist folglich nur schwierig zu handhaben. Um diesem Problem abzuhelfen, ist ein zweiter Vorsinter- Verfahrensschritt erforderlich, wodurch jedoch die zuerst vorgesintete Schicht in ihrer Sinteraktivität eingeschränkt wird.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Leistungshalbleitersubstrates mit oder ohne hierauf angeordnete Leistungshalbleiterbauelemente zu schaffen, wobei die oben beschriebenen Mängel auf wirksame Weise beseitigt sind.
  • Diese Aufgabe wird erfindungsgemäß durch die Merkmale des Anspruches 1 gelöst. Bevorzugte Aus- bzw. Weiterbildungen dieses Verfahrens sind in den Unteransprüchen 2 und 3 gekennzeichnet. Ebenso wird diese Aufgabe gelöst durch ein Verfahren zur Herstellung eines Leistungshalbleitersubstrates mit mindestens einem Leistungshalbleiterbauelement gemäß Anspruch 4. Bevorzugte Aus- bzw. Weiterbildungen dieses erfindungsgemäßen Verfahrens sind in den Unteransprüchen 5 bis 8 gekennzeichnet.
  • Das erstgenannte Verfahren weist die folgenden Schritte auf:
    • Beschichten mindestens einer Teilfläche eines flächigen Vorsinterträgers mit einer Sinterpaste,
    • Trocknen der Sinterpaste,
    • Anordnen eines Verbindungsflächenobjektes auf der zugehörigen Teilfläche der getrockneten Sinterpaste;
    • Druck-Beaufschlagung des Gebildes aus dem mit der getrockneten Sinterpaste versehenen Vorsinterträger und dem Verbindungsflächenobjekt während einer kurzen Vorsinter-Zeitspanne, so dass die Haftkraft zwischen der getrockneten Sinterpaste und dem Verbindungsflächenobjekt größer wird als die Haftkraft zwischen der getrockneten Sinterpaste und dem Vorsinterträger,
    • Entfernen des Vorsinterträgers von dem die getrocknete Sinterpaste aufweisenden Verbindungsflächenobjekt, so dass sich ein entsprechendes Halbzeug ergibt,
    • Anordnen des Halbzeugs auf einem elektrisch isolierenden flächigen Grundkörper, wobei die getrocknete Sinterpaste dem flächigen Grundkörper zugewandt ist, und
    • Sinter-Beaufschlagung des Gebildes aus dem Halbzeug und dem flächigen Grundkörper mit Druck und vorzugsweise erhöhter Temperatur während einer längeren Sinterzeitspanne zur Ausbildung des Leistungshalbleitersubstrates.
  • Das zweitgenannte Verfahren weist die folgenden Schritte auf:
    • Beschichten mindestens einer Teilfläche eines flächigen ersten Vorsinterträgers mit einer Sinterpaste,
    • Trocknen der Sinterpaste,
    • Anordnen eines Verbindungsflächenobjektes auf der zugehörigen - Teilfläche der getrockneten Sinterpaste,
    • Druck-Beaufschlagung des Gebildes aus dem mit der getrockneten Sinterpaste versehenen ersten Vorsinterträger und dem Verbindungsflächenobjekt während einer kurzen Vorsinter-Zeitspanne, so dass die Haftkraft zwischen der getrockneten Sinterpaste und dem Verbindungsflächenobjekt größer wird als die Haftkraft zwischen der getrockneten Sinterpaste und dem ersten Vorsinterträger,
    • Entfernen des ersten Vorsinterträgers von dem die getrocknete Sinterpaste aufweisenden Verbindungsflächenobjekt, so dass sich ein entsprechendes Halbzeug ergibt,
    • Beschichten mindestens einer Teilfläche eines zweiten Vorsinterträgers mit einer zweiten Sinterpaste,
    • Trocknen der zweiten Sinterpaste,
    • Anordnen des Halbzeugs, bestehend aus dem die erste getrocknete Sinterpaste aufweisenden Verbindungsflächenobjekt auf dem zweiten Vorsinterträger, wobei das Verbindungsflächenobjekt der getrockneten zweiten Sinterpaste zugewandt und die getrocknete erste Sinterpaste von der getrockneten zweiten Sinterpaste abgewandt ist,
    • Druck-Beaufschlagung des Gebildes, bestehend aus dem zweiten Vorsinterträger und dem Verbindungsflächenobjekt sowie der ersten und der zweiten getrockneten Sinterpaste während einer kurzen Zeitspanne, so dass die Haftkraft zwischen der getrockneten zweiten Sinterpaste und dem Verbindungsflächenobjekt größer wird als die Haftkraft zwischen der getrockneten zweiten Sinterpaste und dem zweiten Vorsinterträger,
    • Entfernen des zweiten Vorsinterträgers von dem Schichtengebilde, bestehend aus dem Verbindungsflächenobjekt, der getrockneten ersten und der davon abgewandten getrockneten zweiten Sinterpaste,
    • Anordnen mindestens eines Halbleiterbauelementes auf der getrockneten ersten Sinterpaste des Schichtengebildes zur Ausbildung eines Bauelement-Halbzeugs,
    • Anordnen des Bauelement-Halbzeugs auf einem elektrisch isolierenden, flächigen Grundkörper, wobei die getrocknete zweite Sinterpaste des Bauelement-Halbzeugs dem flächigen Grundkörper zugewandt und das mindestens eine Halbleiterbauelement vom flächigen Grundkörper abgewandt ist, und
    • Sinter-Beaufschlagung des Gesamtgebildes aus dem Bauelement-Halbzeug und dem flächigen Grundkörper mit Druck und vorzugsweise erhöhter Temperatur während einer längeren Sinter-Zeitspanne.
  • Beide erfindungsgemäßen Verfahren weisen den Vorteil auf, dass ein elektrisch isolierender, flächiger Grundkörper mit einem Verbindungsflächenobjekt, bei dem es sich z.B. um schaltstrukturierte Leiterbahnen o.dgl. handelt und das aus einer Metalllage besteht, in einem Verfahren beidseitig mit Sinterpaste versehen und ggf. mit Bauelementen, insbesondere Leistungshalbleiterbauelementen, verbunden werden können. Der Druck der Sinterpaste erfolgt hierbei in vorteilhafter Weise nicht auf den jeweiligen Fügepartner, wie z.B. ein Leistungshalbleiterbauelement oder den Grundkörper, sondern auf einen Vorsinterträger. Der Vorsinterträger besteht beispielhaft aus Titan, und weist eine nicht sinterfähige Oberfläche auf, also eine Oberfläche mit der die Sinterpaste keine Sinterverbindung eingeht. Demgegenüber weist insbesondere das Verbindungsflächenobjekt und der Grundkörper sinterfähige Oberflächen, also vorzugsweise Edelmetalloberflächen, auf. Der Vorsinterträger kann gleichzeitig eine Bestückungshilfe für diskrete Bauelemente, wie
  • Leistungshalbleiterbauelemente, bilden.
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung in Verbindung mit den anliegenden Zeichnungen.
  • Es zeigen:
    • Figur 1 in einer schematischen Darstellung wesentliche, aufeinander folgende Verfahrensschritte zur Herstellung eines
    • Leistungshalbleitersubstrates mit einem elektrisch isolierenden, flächigen Grundkörper, an dessen einer der beiden voneinander abgewandten Hauptflächen ein Verbindungsflächenobjekt fest haftend angebracht wird,
    • Figur 2 in einer der Figur 1 ähnlichen schematischen Darstellung die wesentlichen Verfahrensschritte zur Herstellung eines
    • Leistungshalbleitersubstrates, das an seinen beiden voneinander abgewandten Hauptflächen jeweils fest haftend mit einem Verbindungsflächenobjekt versehen ist, und
    • Figur 3 eine den Figuren 1 und 2 ähnliche Prinzipdarstellung der wesentlichen Verfahrensschritte des erfindungsgemäßen Verfahrens zur Herstellung eines Leistungshalbleitersubstrates mit
      Leistungshalbleiterbauelementen, wobei Leistungshalbleitersubstrat prinzipiell dem in Figur 1 gezeichneten Leistungshalbleitersubstrat ähnlich ist, es sich jedoch versteht, dass das Leistungshalbleitersubstrat auch dem in Figur 2 gezeichneten Leistungshalbleitersubstrat ähnlich ausgebildet sein kann.
  • Figur 1 verdeutlicht in einem Verfahrensschritt a) einen flächigen Vorsinterträger 10, der an Teilflächen 12 und 14 jeweils mit einer Sinterpaste 16 versehen wird. Das kann vorzugsweise durch Sieb- oder Schablonendruck erfolgen.
  • Die Sinterpaste 16 wird anschließend getrocknet. Nach dem Trocknen der Sinterpaste 16 wird auf den Teilflächen 12 und 14 der Sinterpaste 16 ein Verbindungsflächenobjekt 18 angeordnet. Das ist im Verfahrensschritt b) zeichnerisch dargestellt. Es kann hierbei auch bevorzugt sein, wenn das Verbindungsflächenelement auf seiner dem Vorsinterträger 10 abgewandten Seite bereits mit mindestens einem Leistungshalbleiterbauelement bestückt ist.
  • Anschließend erfolgt eine Druck- Beaufschlagung des Gebildes 20, bestehend aus dem mit der getrockneten Sinterpaste 16 versehenen Vorsinterträger 10 und dem auf der Sinterpaste 16 angeordneten Verbindungsflächenobjekt 18. Diese Druck- Beaufschlagung ist im Verfahrensschritt c) durch die einander zugewandten Pfeile 21 verdeutlicht. Diese Druck- Beaufschlagung des Gebildes 20 erfolgt bspw. mit einem Druck von 5MPa bis 30 MPa bei Raumtemperatur oder bei einer erhöhten Temperatur von bis zu 250°C während einer kurzen Zeitspanne von der Größenordnung eine Sekunde, so dass die Haftkraft zwischen der getrockneten Sinterpaste 16 und dem Verbindungsflächenobjekt 18 größer wird als die Haftkraft zwischen der getrockneten Sinterpaste und dem Vorsinterträger 10. Der Vorsinterträger 10 wird dann von dem die getrocknete Sinterpaste 16 aufweisenden Verbindungsflächenobjekt 18 entfernt, so dass sich ein Halbzeug 22 aus dem Verbindungsflächenobjekt 18 mit der getrockneten Sinterpaste 16 ergibt. Das Halbzeug 22 ist im Verfahrensschritt d) dargestellt.
  • Das Halbzeug 22 wird dann auf einem elektrisch isolierenden, flächigen Grundkörper 24 angeordnet, wobei die getrocknete Sinterpaste 16 dem Grundkörper 24 zugewandt ist und an diesem anliegt. Das ist im Verfahrensschritt e) dargestellt. Das Gebilde aus dem Halbzeug 22 und dem flächigen Grundkörper 24 ist mit der Bezugsziffer 26 bezeichnet.
  • Der Verfahrensschritt f) verdeutlicht mit den Pfeilen 28 die Sinter-Behandlung des Gebildes 26, bei der das Halbzeug 22 mit dem Grundkörper 24 fest verbunden wird, so dass sich ein erfindungsgemäß hergestelltes Leistungshalbleitersubstrat aus dem elektrisch isolierenden, flächigen Grundkörper 24 und dem Verbindungsflächenobjekt 18, bei dem es sich um schaltstrukturierte Leiterbahnen o. dgl. handelt, ergibt.
  • Wie aus den Verfahrensschritten b) bis f) ersichtlich ist, sind die Flächenabmessungen der Sinterpaste 16 und die Flächenabmessungen des zugehörigen Verbindungsflächenobjektes 18 bspw. aneinander angepaßt.
  • Figur 2 verdeutlicht die wesentlichen Verfahrensschritte zur Herstellung eines Leistungshalbleitersubstrates 30 mit einem elektrisch isolierenden, flächigen Grundkörper 24, auf dessen einer Hauptfläche 32 ein
    Verbindungsflächenobjekt 18 mit Flächenabmessungen angebracht ist, die kleiner sind als die Flächenabmessungen dieser Hauptfläche 32 des Grundkörpers 24. Auf der davon abgewandten Hauptfläche 34 des flächigen Grundkörpers 24 ist ein Halbzeug 22, bestehend aus einem Verbindungsflächenobjekt 18 und einer getrockneten Sinterpaste 16, mit Flächenabmessungen angeordnet, die an die Flächenabmessungen der Hauptfläche 34 des flächigen Grundkörpers 24 angepaßt sind. Das zuerst genannte Halbzeug 22 mit den kleineren Flächenabmessungen wird z.B. entsprechend den Verfahrensschritten a) bis e) gemäß Figur 1 hergestellt. Das Halbzeug 22 mit den an die Flächenabmessungen des flächigen Grundkörpers 24 angepaßten Flächenabmessungen wird gemäß den Verfahrensschritten a) bis d) gemäß Figur 2 hergestellt, wobei der Verfahrensschritt a) gemäß Figur 2 einen Vorsinterträger 10 bezeichnet, der großflächig mit einer Sinterpaste 16 beschicht wird. Die Sinterpaste 16 wird anschließend getrocknet. Auf der getrockneten Sinterpaste 16 wird ein entsprechend großflächiges Verbindungsflächenobjekt 18 angeordnet. Das ist in Figur 2 im Verfahrensschritt b) dargestellt. Der anschließende Verfahrensschritt c) verdeutlicht durch die einander zugewandten Pfeile 21 die Druck- Beaufschlagung des Gebildes 20 aus dem Vorsinterträger 10 und dem Verbindungsflächenobjekt 18 mit der zwischen diesen vorgesehenen getrockneten Sinterpaste 16. Durch diese Druck- Beaufschlagung des Gebildes 20 während einer kurzen Zeitspanne wird die Haftkraft zwischen der getrockneten Sinterpaste 16 und dem Verbindungsflächenobjekt größer als die Haftkraft zwischen der getrockneten Sinterpaste 16 und dem Vorsinterträger 10, so dass der Vorsinterträger 10 von dem großflächig mit der getrockneten Sinterpaste 16 versehenen großflächigen Verbindungsflächenobjekt 18 entfernt werden kann. Das ist im Verfahrensschritt d) gemäß Figur 2 verdeutlicht.
  • Das solchermaßen im Verfahrensschritt d) hergestellte Halbzeug 22 wird an der Hauptfläche 34 des elektrisch isolierenden, flächigen Grundkörpers 24 angeordnet, wobei die getrocknete Sinterpaste 16 dem flächigen Grundkörper 24 zugewandt ist, d.h. an der Hauptfläche 34 des Grundkörpers 24 anliegt. Das ist im Verfahrensschritt e) verdeutlicht. Anschließend erfolgt eine Sinter- Beaufschlagung des Gebildes 26, bestehend aus dem elektrisch isolierenden, flächigen Grundkörper 24 und den an dessen beiden voneinander abgewandten Hauptflächen 32 und 34 angebrachten Halbzeugen 22, bestehend aus den Verbindungsflächenobjekten 18 und den zugehörigen getrockneten Sinterpasten 16, mit Druck von vorzugsweise 10Mpa bis 50MPa und Temperatur von vorzugsweise 100°C bis 250°C während einer längeren Zeitspanne in der Größenordnung von einer Minute. Diese Sinter- Beaufschlagung ist in Figur 2 im Verfahrensschritt f) durch die Pfeile 28 angedeutet, so dass sich ein beidseitig mit Verbindungsflächenobjekten 18 ausgebildetes Leistungshalbleitersubstrat 30 ergibt.
  • Die Druck- Beaufschlagung der Sinterpaste erfolgt erfindungsgemäß also nicht auf das jeweils zu sinternde Bauteil sondern auf einen Vorsinterträger.
  • Figur 3 verdeutlicht schematisch die wesentlichen Verfahrensschritte des erfindungsgemäßen Verfahrens zur Herstellung eines
    Leistungshalbleitersubstrates mit Leistungshalbleiterbauelementen. Der Verfahrensschritt a) verdeutlicht hierbei wiederum einen Vorsinterträger 10, der an Teilflächen 12 und 14 jeweils mit einer Sinterpaste 16 beschichtet wird. Nach dem Trocknen der Sinterpaste 16 wird auf dieser ein Verbindungsflächenobjekt 18 angeordnet. Das entsprechende Gebilde 20 ist im Verfahrensschritt b) gezeichnet. Der Verfahrensschritt c) verdeutlicht eine durch die einander zugewandten Pfeile 21 angedeutete Druck-Beaufschlagung des Gebildes 20, bestehend aus dem mit der Sinterpaste 16 beschichteten Vorsinterträger 10 und dem Verbindungsflächenobjekt 18, so dass die Haftkraft zwischen der getrockneten Sinterpaste 16 und dem Verbindungsflächenobjekt 18 größer wird als die Haftkraft zwischen der Sinterpaste 16 und dem Vorsinterträger 10. Der Vorsinterträger 10 wird dann entfernt, so dass sich ein Halbzeug 22 ergibt, wie es im Verfahrensschritt d) gezeichnet ist.
  • Die Flächenabmessungen der Teilflächen 12 und 14 der Sinterpaste 16 sind kleiner als die Flächenabmessungen des Verbindungsflächenobjektes 18, wie aus den Figuren 3b) bis 3d) ersichtlich ist. Die Flächenabmessungen der Teilflächen 12 und 14 der Sinterpaste 16 sind an die
    Flächenabmessungen von Leistungshalbleiterbauelementen 36 angepaßt, wie sie weiter unten noch in Verbindung mit den Verfahrensschritten i) bis k) beschrieben werden.
  • Figur 3 e) zeigt den Verfahrensschritt, bei dem ein Vorsinterträger 10' an Teilflächen 12' und 14' mit einer Sinterpaste 16' beschichtet wird. Dabei können die Sinterpaste 16 und die Sinterpaste 16' selbstverständlich aus demselben Material bestehen.
  • Im anschließenden Verfahrensschritt f) wird das im Verfahrensschritt d) gezeichnete Halbzeug 22 auf dem mit der Sinterpaste 16 versehenen Vorsinterträger 10' derart angeordnet, dass das Verbindungsflächenobjekt 18 der Sinterpaste 16' zugewandt und die Sinterpaste 16 vom Vorsinterträger 10' abgewandt ist. Die Teilflächen 12' und 14' der Sinterpaste 16' weisen Flächenabmessungen auf, die an die Flächenabmessungen des Verbindungsflächenobjektes 18 angepaßt sind.
  • Figur 3 g) verdeutlicht den anschließenden Verfahrensschritt, bei welchem das Gebilde 38, bestehend aus dem Vorsinterträger 10', der getrockneten Sinterpaste 16' und dem Verbindungsflächenobjekt 18 mit der getrockneten Sinterpaste 16 bei Raumtemperatur oder bei einer höheren Temperatur während einer kurzen Zeitspanne mit Druck beaufschlagt wird. Diese Druck-Beaufschlagung ist durch die einander zugewandten Pfeile 21 verdeutlicht.
  • Diese Druckbeaufschlagung mit oben genannten Parametern bewirkt, dass die Haftkraft zwischen der getrockneten Sinterpaste 16' und dem Verbindungsflächenobjekt 18 größer wird als die Haftkraft zwischen der Sinterpaste 16' und dem Vorsinterträger 10', so dass der Vorsinterträger 10' von dem Schichtengebilde 40, bestehend aus dem Verbindungsflächenobjekt 18 und den Sinterpasten 16 und 16' problemlos entfernt werden kann. Das ein entsprechendes Halbzeug bildende Schichtengebilde 40 ist in Figur 3 h) verdeutlicht.
  • Figur 3 i) zeigt den anschließenden Verfahrensschritt, bei welchem auf den Teilflächen 12 und 14 der getrockneten Sinterpaste 16 des besagten Halbzeugs, d.h. des Schichtengebildes 40 jeweils ein
    Leistungshalbleiterbauelement 36 angeordnet wird, so dass sich ein Bauelement-Halbzeug 42 ergibt. Das Bauelement-Halbzeug 42 wird dann auf einem elektrisch isolierenden, flächigen Grundkörper 24 angeordnet, wobei die relativ großflächige Sinterpaste 16' des Bauelement-Halbzeugs 42 dem Grundkörper 24 zugewandt ist, d.h. an diesem anliegt. Dieser Verfahrensschritt ist in Figur 3 j) dargestellt. Anschließend erfolgt gemäß dem Verfahrensschritt k) eine durch die einander zugewandt gezeichneten Pfeile 28 angedeutete Sinter-Beaufschlagung mit oben genannten Parametern des Gesamtgebildes 44, bestehend aus dem flächigen Grundkörper 24 und dem Bauelement-Halbzeug 42, mit Druck und Temperatur während einer längeren Sinter-Zeitspanne, so dass sich ein mit Leistungshalbleiterbauelementen 36 versehenes Leistungshalbleitersubstrat ergibt.
  • Alle mittels Sinterverbindungen zu verbindendenden Oberflächen aller Komponenteneiner weisen hier im Gegensatz zum Vorsinterträgers Edelmetalloberflächen auf.

Claims (8)

  1. Verfahren zur Herstellung eines Leistungshalbleitersubstrates (30) mit den Verfahrensschritten:
    • Beschichten mindestens einer Teilfläche (12, 14) eines flächigen Vorsinterträgers (10) mit einer Sinterpaste (16),
    • Trocknen der Sinterpaste (16),
    • Anordnen eines Verbindungsflächenobjektes (18) auf der zugehörigen Teilfläche (12, 14) der getrockneten Sinterpaste- (16),
    • Druck-Beaufschlagung des Gebildes (20) aus dem mit der getrockneten Sinterpaste (16) versehenen Vorsinterträger (10) und dem Verbindungsflächenobjekt (18) während einer kurzen Vorsinter-Zeitspanne, so dass die Haftkraft zwischen der getrockneten Sinterpaste (16) und dem Verbindungsflächenobjekt (18) größer wird als die Haftkraft zwischen der getrockneten Sinterpaste (16) und dem Vorsinterträger (10),
    • Entfernen des Vorsinterträgers (10) von dem die getrocknete Sinterpaste (16) aufweisenden Verbindungsflächenobjekt (18), so dass sich ein entsprechendes Halbzeug (22) ergibt,
    • Anordnen des Halbzeugs (22) auf einem elektrisch isolierenden flächigen Grundkörper (24), wobei die getrocknete Sinterpaste (16) dem flächigen Grundkörper (24) zugewandt ist, und
    • Sinter-Beaufschlagung des Gebildes (26) aus dem Halbzeug (22) und dem flächigen Grundkörper (24) mit Druck und vorzugsweise erhöhter Temperatur während einer längeren Sinterzeitspanne zur Ausbildung des Leistungshalbleitersubstrates (30).
  2. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    dass die Flächenabmessungen der mindestens einen Teilfläche (12,14) der Sinterpaste (16) und die Flächenabmessungen des zugehörigen Verbindungsflächenorganes (18) aneinander angepaßt sind.
  3. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    dass auf der einen Hauptfläche (32) des flächigen Grundkörpers (24) mindestens ein Halbzeug (22) mit Flächenabmessungen angeordnet wird, die kleiner sind als die Flächenabmessungen des flächigen Grundkörpers (24), und dass auf der davon abgewandten andere Hauptfläche (34) des flächigen Grundkörpers (24) ein Halbzeug (22) mit Flächenabmessungen angeordnet wird, die an die Flächenabmessungen des flächigen Grundkörpers (24) angepaßt sind.
  4. Verfahren zur Herstellung eines Leistungshalbleitersubstrates (30) mit mindestens einem Leistungshalbleiterbauelement (36) mit den Verfahrensschritten:
    • Beschichten mindestens einer Teilfläche (12, 14) eines flächigen ersten Vorsinterträgers (10) mit einer Sinterpaste (16),
    • Trocknen der Sinterpaste (16),
    • Anordnen eines Verbindungsflächenobjektes (18) auf der zugehörigen - Teilfläche (12, 14) der getrockneten Sinterpaste (16),
    • Druck-Beaufschlagung des Gebildes (20) aus dem mit der getrockneten Sinterpaste (16) versehenen ersten Vorsinterträger (10) und dem Verbindungsflächenobjekt (18) während einer kurzen Vorsinter-Zeitspanne, so dass die Haftkraft zwischen der getrockneten Sinterpaste (16) und dem Verbindungsflächenobjekt (18) größer wird als die Haftkraft zwischen der getrockneten Sinterpaste (16) und dem ersten Vorsinterträger (10),
    • Entfernen des ersten Vorsinterträgers (10) von dem die getrocknete Sinterpaste (16) aufweisenden Verbindungsflächenobjekt (18), so dass sich ein entsprechendes Halbzeug (22) ergibt,
    • Beschichten mindestens einer Teilfläche (12', 14') eines zweiten Vorsinterträgers (10') mit einer zweiten Sinterpaste (16'),
    • Trocknen der zweiten Sinterpaste (16'),
    • Anordnen des Halbzeugs (22), bestehend aus dem die erste getrocknete Sinterpaste (16) aufweisenden Verbindungsflächenobjekt (10) auf dem zweiten Vorsinterträger (10'), wobei das Verbindungsflächenobjekt (18) der getrockneten zweiten Sinterpaste (16') zugewandt und die getrocknete erste Sinterpaste (16) von der getrockneten zweiten Sinterpaste (16') abgewandt ist,
    • Druck-Beaufschlagung des Gebildes (38), bestehend aus dem zweiten Vorsinterträger (10') und dem Verbindungsflächenobjekt (18) sowie der ersten und der zweiten getrockneten Sinterpaste (16, 16') während einer kurzen Zeitspanne, so dass die Haftkraft zwischen der getrockneten zweiten Sinterpaste (16') und dem Verbindungsflächenobjekt (18) größer wird als die Haftkraft zwischen der getrockneten zweiten Sinterpaste (16') und dem zweiten Vorsinterträger (10'),
    • Entfernen des zweiten Vorsinterträgers (10') von dem Schichtengebilde (40), bestehend aus dem Verbindungsflächenobjekt (18), der getrockneten ersten und der davon abgewandten getrockneten zweiten Sinterpaste (16, 16'),
    • Anordnen mindestens eines Halbleiterbauelementes (36) auf der getrockneten ersten Sinterpaste (16) des Schichtengebildes (40) zur Ausbildung eines Bauelement-Halbzeugs (42),
    • Anordnen des Bauelement-Halbzeugs (42) auf einem elektrisch isolierenden, flächigen Grundkörper (24), wobei die getrocknete zweite Sinterpaste (16') des Bauelement-Halbzeugs (42) dem flächigen Grundkörper (24) zugewandt und das mindestens eine Halbleiterbauelement (36) vom flächigen Grundkörper (24) abgewandt ist, und
    • Sinter-Beaufschlagung des Gesamtgebildes (44) aus dem Bauelement-Halbzeug (42) und dem flächigen Grundkörper (24) mit Druck und vorzugsweise erhöhter Temperatur während einer längeren Sinter-Zeitspanne.
  5. Verfahren nach Anspruch 4,
    dadurch gekennzeichnet,
    dass die Flächenabmessungen der mindestens einen Teilfläche (12, 14) aus der ersten Sinterpaste (16) kleiner sind als die Flächenabmessungen des zugehörigen Verbindungsflächenobjektes (18), und dass die Flächenabmessungen der mindestens einen zweiten Teilfläche (12', 14') aus der zweiten Sinterpaste (16') an die Flächenabmessungen des zugehörigen Verbindungsflächenobjektes (18) angepaßt sind.
  6. Verfahren nach Anspruch 4 oder 5,
    dadurch gekennzeichnet,
    dass der erste Vorsinterträger (10) auch als zweiter Vorsinterträger (10') verwendet wird.
  7. Verfahren nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    dass die Druck-Beaufschlagung mit 5MPa bis 30 MPa Druck bei Raumtemperatur oder bei einer Temperatur bis 250°C während einer kurzen Zeitspanne von der Größenordnung einer Sekunde erfolgt, und dass die Sinter-Beaufschlagung mit 10MPa bis 50 MPa Druck bei einer Temperatur von 100°C bis 250°C während einer Sinter-Zeitspanne in der Größenordnung von einer Minute erfolgt.
  8. Verfahren nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    dass ein Verbindungsflächenobjekt (18) und ein Grundkörper (24) mit einer Edelmetalloberfläche verwendet werden.
EP12154199.9A 2011-03-10 2012-02-07 Verfahren zur Herstellung eines Leistungshalbleitersubstrates Active EP2498283B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011005322.0A DE102011005322B4 (de) 2011-03-10 2011-03-10 Verfahren zur Herstellung eines Leistungshalbleitersubstrates

Publications (3)

Publication Number Publication Date
EP2498283A2 true EP2498283A2 (de) 2012-09-12
EP2498283A3 EP2498283A3 (de) 2017-07-05
EP2498283B1 EP2498283B1 (de) 2018-05-16

Family

ID=45592188

Family Applications (1)

Application Number Title Priority Date Filing Date
EP12154199.9A Active EP2498283B1 (de) 2011-03-10 2012-02-07 Verfahren zur Herstellung eines Leistungshalbleitersubstrates

Country Status (2)

Country Link
EP (1) EP2498283B1 (de)
DE (1) DE102011005322B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
WO2015169401A1 (de) * 2014-05-05 2015-11-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
US20230343745A1 (en) * 2020-06-23 2023-10-26 Siemens Aktiengesellschaft Method for contacting a power semiconductor on a substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019214996A1 (de) * 2019-09-06 2021-03-11 Siemens Aktiengesellschaft Halbzeug zur Bauteilbestückung, Verfahren zur Bauteilbestückung und Verwendung des Halbzeugs
DE102023114562B3 (de) 2023-06-02 2024-10-17 Semikron Elektronik Gmbh & Co. Kg Verfahren und Vorrichtung zum Auftrag einer Paste auf einem Folienverbundstapel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563383A (en) 1984-03-30 1986-01-07 General Electric Company Direct bond copper ceramic substrate for electronic applications
DE102004019567B3 (de) 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102007022337A1 (de) 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
DE102004056702B3 (de) * 2004-04-22 2006-03-02 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102006033073B3 (de) * 2006-07-14 2008-02-14 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4563383A (en) 1984-03-30 1986-01-07 General Electric Company Direct bond copper ceramic substrate for electronic applications
DE102004019567B3 (de) 2004-04-22 2006-01-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102007022337A1 (de) 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co. Kg Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015169401A1 (de) * 2014-05-05 2015-11-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum aufbringen getrockneter metallsinterzubereitung mittels eines transfersubstrats auf einen träger für elektronikbauteile, entsprechender träger und seine verwendung zum sinterverbinden mit elektronikbauteilen
CN106463413A (zh) * 2014-05-05 2017-02-22 贺利氏德国有限两合公司 用于借助于转移衬底将经干燥的金属烧结制备物涂覆到用于电子部件的支承体上的方法、相对应的支承体及其用于与电子部件烧结连接的应用
CN106463413B (zh) * 2014-05-05 2019-10-25 贺利氏德国有限两合公司 将金属烧结制备物涂覆到支承体上的方法、支承体及应用
DE102014109766B3 (de) * 2014-07-11 2015-04-02 Heraeus Deutschland GmbH & Co. KG Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
WO2016005146A1 (de) * 2014-07-11 2016-01-14 Heraeus Deutschland Gmbh Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
TWI573207B (zh) * 2014-07-11 2017-03-01 賀利氏德國有限兩合公司 用以製造基材配接器的方法、基材配接器及用於提供與半導體元件接觸的目的之方法
KR20170030542A (ko) * 2014-07-11 2017-03-17 헤레우스 도이칠란트 게엠베하 운트 코. 카게 기판 어댑터를 제조하기 위한 방법, 기판 어댑터 및 반도체 소자와 접촉시키기 위한 방법
CN106575632A (zh) * 2014-07-11 2017-04-19 贺利氏德国有限及两合公司 用于制造衬底适配器的方法、衬底适配器及用于接触半导体元件的方法
JP2017522739A (ja) * 2014-07-11 2017-08-10 ヘラエウス ドイチュラント ゲゼルシャフト ミット ベシ 基板アダプタを製造する方法、基板アダプタ、および、半導体素子に対して接触する方法
CN106575632B (zh) * 2014-07-11 2020-01-14 贺利氏德国有限及两合公司 用于制造衬底适配器的方法、衬底适配器及用于接触半导体元件的方法
EP3690936A1 (de) * 2019-01-29 2020-08-05 Heraeus Deutschland GmbH & Co KG Verfahren zum herstellen eines spacer-systems mit chipvertiefung, entsprechendes spacer-system und dessen verwendung zur kontaktierung eines chips mit einem substrat mittels sintern
US20230343745A1 (en) * 2020-06-23 2023-10-26 Siemens Aktiengesellschaft Method for contacting a power semiconductor on a substrate

Also Published As

Publication number Publication date
DE102011005322A1 (de) 2012-09-13
EP2498283A3 (de) 2017-07-05
EP2498283B1 (de) 2018-05-16
DE102011005322B4 (de) 2017-04-06

Similar Documents

Publication Publication Date Title
DE102004056702B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
DE102004019567B3 (de) Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
EP2498283B1 (de) Verfahren zur Herstellung eines Leistungshalbleitersubstrates
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
EP3103138B1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt
DE102010021764B4 (de) Verfahren zur Niedertemperatur Drucksinterverbindung zweier Verbindungspartner
DE102007054710B3 (de) Verfahren zur Herstellung einer Halbleiterbaugruppe
DE102014222819A1 (de) Leistungshalbleiterkontaktstruktur mit Bondbuffer sowie Verfahren zu dessen Herstellung
DE102007022337A1 (de) Gesintertes Leistungshalbleitersubstrat sowie Herstellungsverfahren hierzu
EP2847787A1 (de) Zweistufiges verfahren zum fügen eines halbleiters auf ein substrat mit verbindungsmaterial auf silberbasis
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE102009018541A1 (de) Kontaktierungsmittel und Verfahren zur Kontaktierung elektrischer Bauteile
DE102014105000B4 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE102014109766B3 (de) Verfahren zum Herstellen eines Substratadapters, Substratadapter und Verfahren zum Kontaktieren eines Halbleiterelements
DE102009024371A1 (de) Verfahren zur Herstellung einer Stromrichteranordnung mit Kühleinrichtung und Stromrichteranordnung
DE102015221972A1 (de) Kontaktieranordnung für ein Leiterplattensubstrat und Verfahren zum Kontaktieren eines Leiterplattensubstrats
EP2382654A1 (de) Hochtemperaturbeständige lötmittelfreie bauelementstruktur und verfahren zum elektrischen kontaktieren
DE102007022338B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit Metallkontaktschicht
EP2147739A2 (de) Edelmetall basiertes Verbindungsmittel in Folienform mit einem Feststoffanteil und einem Flüssiganteil, sowie Herstellungs- und Verwendungsverfahren hierzu
DE102014220204A1 (de) Verfahren zum Herstellen einer Lötverbindung und Bauteileverbund
DE102018221148A1 (de) Verfahren zum Herstellen eines Substratadapters und Substratadapter zum Verbinden mit einem Elektronikbauteil
WO2009106114A2 (de) Verfahren zur herstellung von leiterplatten mit bestückten bauelementen
DE102016226089A1 (de) Verfahren zum Herstellen einer Lötverbindung und Metallpaste
WO2025125195A1 (de) Druckverteilungsfolienverbund und verfahren zum verteilen von druckkraft bei einem sintervorgang
DE10039296B4 (de) Schichtenanordnung mit einer beschichteten Transferfolie und ihre Verwendung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

RIC1 Information provided on ipc code assigned before grant

Ipc: H01L 23/373 20060101ALI20170530BHEP

Ipc: H01L 21/48 20060101AFI20170530BHEP

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20171123

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20180308

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE PATENT HAS BEEN GRANTED

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502012012693

Country of ref document: DE

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

REG Reference to a national code

Ref country code: AT

Ref legal event code: REF

Ref document number: 1000304

Country of ref document: AT

Kind code of ref document: T

Effective date: 20180615

REG Reference to a national code

Ref country code: NL

Ref legal event code: MP

Effective date: 20180516

REG Reference to a national code

Ref country code: LT

Ref legal event code: MG4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: ES

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: LT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180816

Ref country code: NO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180816

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: HR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: LV

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180817

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: PL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502012012693

Country of ref document: DE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SM

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20190219

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20190207

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190207

REG Reference to a national code

Ref country code: BE

Ref legal event code: MM

Effective date: 20190228

REG Reference to a national code

Ref country code: IE

Ref legal event code: MM4A

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190228

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190207

Ref country code: IE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190207

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190228

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

REG Reference to a national code

Ref country code: AT

Ref legal event code: MM01

Ref document number: 1000304

Country of ref document: AT

Kind code of ref document: T

Effective date: 20190207

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190207

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180917

Ref country code: MT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IS

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180916

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT; INVALID AB INITIO

Effective date: 20120207

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20180516

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20241231

Year of fee payment: 14

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 502012012693

Country of ref document: DE

Owner name: SEMIKRON DANFOSS ELEKTRONIK GMBH & CO. KG, DE

Free format text: FORMER OWNER: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG, DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 502012012693

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: H01L0021480000

Ipc: H10W0076010000