DE102006033073B3 - Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein - Google Patents

Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein Download PDF

Info

Publication number
DE102006033073B3
DE102006033073B3 DE102006033073A DE102006033073A DE102006033073B3 DE 102006033073 B3 DE102006033073 B3 DE 102006033073B3 DE 102006033073 A DE102006033073 A DE 102006033073A DE 102006033073 A DE102006033073 A DE 102006033073A DE 102006033073 B3 DE102006033073 B3 DE 102006033073B3
Authority
DE
Germany
Prior art keywords
semiconductor
pressure
layer
sintered
sintering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006033073A
Other languages
English (en)
Inventor
Mathias Kock
Gerhard Palm
Ronald Prof. Dr. Eisele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102006033073A priority Critical patent/DE102006033073B3/de
Priority to PCT/DE2007/001174 priority patent/WO2008006340A1/de
Application granted granted Critical
Publication of DE102006033073B3 publication Critical patent/DE102006033073B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

Elektronische Baugruppe mit fester elektrisch und thermisch gut leitender Sinterverbindung eines Halbleiter-Bausteins auf einem Verbindungspartner aus der Gruppe Substrat, weiterem Halbleiter oder Schaltungsträger, wobei die Sinterverbindung eine Drucksinterverbindung ist, die aus einer getrockneten, wenigstens auf die Waferrückseite vor dem Vereinzeln der Halbleiter-Bausteine aufgebrachten Metallpulversuspension besteht, die in einem vorverdichtenden Start-Sinterungsschritt für ein Sägen beim Vereinzeln mechanisch immobilisiert wurde, bevor durch Endsintern der getrockneten Suspensionsschicht in den sich beim Sägen einstellenden Abmessungen des betreffenden Halbleiter-Bausteins der feste Kontakt des Halbleiters mit dem Verbindungspartner hergestellt wurde. Weiter wird ein Verfahren zur Herstellung einer Drucksinterverbindung mit einem Halbleiter angegeben.

Description

  • Die Erfindung betrifft ein Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters nach dem Oberbegriff des Hauptanspruchs.
  • Stand der Technik
  • Die zunehmend steigenden Betriebstemperaturen denen Halbleiter ausgesetzt werden, insbesondere die Betriebstemperaturen, denen Leistungshalbleiter wie Dioden, IGBTs oder MOSFETs mit einer sehr hohen Verlustleistungen, aber auch Halbleiter und Halbleiter-Sensoren, die in sehr heißen Umgebungen (z.B. einem Motorraum eines Kfz) betrieben werden, fordern verbesserte Verbindungstechniken.
  • Eine Möglichkeit der Verbindung insbesondere des Leistungshalbleiters selbst ist die Nieder-Temperatur-Verbindungstechnik (NTV), wie sie z.B. in DE 34 14 065 C2 oder EP 0 242 626 B1 beschrieben wird.
  • In der erstgenannten DE 34 14 065 C2 wird ein NTV-Verfahren vorgestellt wird, das folgende Verfahrensschritte aufweist:
    • – Aufbringen einer Metallpulversuspension auf die zu verbindende Kontaktfläche des Bauelements oder das Substrat,
    • – Aufbringen des Bauelements auf das Substrat, wobei die Metallpulversuspension zwischen dem Bauelement und dem Substrat liegt,
    • – Trocknen der Schicht,
    • – Drucksintern des Verbundes aus Bauelement und Substrat.
  • Nachteil an diesem Verfahren ist, dass der Trocknungsvorgang nach dem Aufbringen des Bauelements durchgeführt wird. Da hier ein schnelles Ausgasen über große Oberflächen schlecht möglich ist (es bleibt nur die dünne Berandungsfläche zur Trocknung nachdem das Bauelement auf die Oberfläche der Metallpulversuspension platziert wurde), ist das Verfahren durch sehr lange Prozesszeiten gekennzeichnet.
  • Zusätzlich besteht das Prozessrisiko der ungenügenden Verflüchtigung der lösungsmittel aus der Mitte der Verbindungsschicht, was zu Folge haben kann, dass sich Poren und/oder schlechte thermische und mechanische Anbindung ergeben.
  • In EP 02 42 626 B1 wird ein Verfahren vorgestellt, welches folgende Verfahrensschritte aufweist:
    • – Aufbringen einer Metallpulversuspension auf die zu verbindende Kontaktfläche des Bauelements oder Substrat,
    • – Trocknen der Schicht,
    • – Aufbringen des Bauelements auf das Substrat, wobei die Metallpulversuspension zwischen den Bauelement und dem Substrat liegt, und
    • – Drucksintern des Verbundes aus Bauelement und Substrat
  • Die Hauptnachteile aus DE 34 14 065 C2 werden hier vermindert, jedoch handelt es sich auch in diesem Fall um einen rein seriellen Prozess, der eine ökonomische Fertigung ausschließt. Zudem ist die Metallpulverschicht nach dem Trocknen sehr leicht abzulösen, so dass ein erhebliches Risiko einer Beschädigung der Metallpulverschicht bei der weiteren Verarbeitung des Bauelements oder Substrates besteht (Transport, Bestücken, Vakuumgreifen, Abriebfestigkeit), welches zum späteren Ausfall der gesamten Baugruppe führen kann.
  • Eine Möglichkeit diese Nachteile zu verhindern wird in EP 1 599 078 A2 dargestellt. Dieses Verfahren zeichnet sich durch folgende Prozessschritte aus:
    • – Aufbringen einer Metallpulversuspension eine Trägerfolie,
    • – Trocknen der Schicht,
    • – Druckbeaufschlagung mindestens eines Bauelements auf die getrocknete Schicht, wodurch die Haftkraft der Metallpulverschicht am Bauelement stärker ist als zur Trägerfolie,
    • – Aufbringen des Bauelements auf das Substrat, wobei die Metallpulversuspension zwischen den Bauelement und dem Substrat liegt, und
    • – Drucksintern des Verbundes aus Bauelement und Substrat.
  • Dieses Verfahren ermöglicht eine teilweise parallele Verarbeitung und somit geringere Prozesszeiten als in den oben genannten Patenten. Jedoch ist auch hier, ein erhebliches Prozessrisiko beim Umgang mit der Metallpulverschicht auf der Trägerfolie und den Bauelementen gegeben, da diese ebenfalls mechanisch sehr empfindlich ist (Haftfestigkeit auf der Folie, Delamination/Rissbildung bei Biegung und Transport der Folie).
  • Weiter ist die US 5,169,804 A zu nennen, die das bisher praktizierte Sintern einer Schicht mit hoher Temperatur über bis zu 20 Minuten beschreibt, bevor die Schicht von einer Klebefolie getrennt wird.
  • Nachteilig sind zudem die zusätzlichen Kosten für die Folie und die zusätzlichen Prozessschritte („Abstempeln” der Metallpulverschicht von der Trägerfolie), sowie die Metallpulverrückstände auf der Trägerfolie, die nicht weiter verwendet werden können.
  • Ein weiterer Nachteil dieses Verfahrens zeigt sich besonders bei sehr empfindlichen Bauelemente, wie z.B. sehr dünnen Halbleiter (< 100 μm). Hier besteht die Gefahr einer weiteren Beschädigung (Rissfortpflanzung der beim Vereinzeln des Wafers entstehenden Mikrocracks) der Halbleiter bei einem nur punktuell angelegten Druck durch das Tool des „Pick and Place" Automaten beim Übertragen der Metallpulverschicht von der Trägerfolie zum Bauelement.
  • Auch das in der EP 1 599 078 A2 vorgestellte Verfahren einer zweiten Trägerfolie für die Halbleiter, die erst nach dem Drucksintern entfernt wird, birgt ein erhebliches Risko für lokale, unkontrollierte Kontamination der Oberfläche des Bauelements (insbesondere Halbleiter). Diese Kontamination kann in weiteren Prozessschritten zu einer erheblichen Verschlechterung nachfolgender Prozessschritte führen (Druckkontakttechnik, Drahtbonden, Verguss, Umhüllung, Stapelmontage von Halbleitern).
  • Die Erfindung hat sich die Aufgabe gestellt, die im Stand der Technik dargestellten Nachteile der einzelnen Verfahren, insbesondere bei der nachfolgenden Verarbeitung eines Halbleiter-Wafers, zu beseitigen.
  • Gelöst wird dies durch die Merkmale des Hauptanspruchs. Die Unteransprüche geben vorteilhafte Ausgestaltungen wieder. Insbesondere wird ein Verfahren vorge stellt, welches eine Beschichtung eines Halbleiter-Wafers mit einer Metallpulverschicht vorsieht, bei Vermeidung von unbeabsichtigten Beschädigungen/Ablösungen der Metallpulverschicht in weiteren Prozessschritten. Insbesondere das Vereinzeln des Wafers geschieht nun durch einen „Säge-Schritt" (Trennschleifen) und erst dann folgt ein „Pick and Place" Prozess. Das im Patent dargestellte Verfahren kann also durch folgende Verfahrensschritte gekennzeichnet werden:
    • – Aufbringen einer Metallpulversuspension auf die Waferrückseite,
    • – Trocknen der Schicht,
    • – Beaufschlagung des Wafer mit Druck und Temperatur,
    • – Vereinzeln der Halbleiter,
    • – Positionieren des Halbleiters auf dem Substrat oder Schaltungsträger, und
    • – Drucksintern des Verbundes aus Halbleiter und Substrat.
  • Das Aufbringen der Metallpulversuspension, im wesentlichen bestehend aus einem Metallpulver und einem Lösungsmittel, auf die Wafer-Rückseite kann durch verschiedene Methoden, wie Sieb-/Schablonendruck, Sprühen oder im Halbleiterbereich bekanntes Aufschleudern (Sein-Coating), aufgebracht werden. Hierbei werden nur geringe Teile (am Waferrand) unnötigerweise mit Metallpulversuspension beschichtet, da der Rest der Wafer-Rückseite gleichzeitig den zu kontaktierenden Anschluss der einzelnen Halbleiter darstellt. Daher entsteht gegenüber der Methode mit der ganzflächig bedeckten Trägerfolie ein Kostenvorteil.
  • Das Trocken der nun unbedeckten Oberfläche der Metallpulversuspension erfolgt durch Erwärmung und Ablüften, vorzugsweise zwischen 100°C und 150°C.
  • Anschließend wird der Wafer mit der getrockneten Metallpulversuspension einem Druck von nur 5 Mpa–10 MPa und einer Temperatur von 120°C–180°C vorverdichtet. Eine Versinterung der Metallpulverschicht findet dabei noch nicht statt. Durch das Vorverdichten haftet die vorhergehend als Suspension aufgetragene Metallpulverschicht jedoch so gut am Wafer, dass sich die Metallpulverschicht in den folgenden Prozessschritten nicht wieder löst, sogar wie in dem nachfolgenden beschrieben „sägefähig" ist, jedoch noch beim Drucksintern noch voll sinterfähig ist.
  • Erst nach dem Vorverdichten können nun die Wafer nach den üblichen, in der Halbleiter-Fertigung bekannten Verfahren, vereinzelt werden, indem der Wafer mit der Rückseite auf eine Säge-Folie laminiert wird, und die einzelnen Chips durch ein Trennschleifen vereinzelt werden.
  • Der Einsatz von UV-verhärtbaren Säge-Folien kann insbesondere bei dünnen Halbleitern von Vorteil sein. Das Trennschleifen („Sägen") des beschichteten Wafers ist in den bisher bestehenden Verfahren nicht möglich, da sich beim Vereinzeln der Halbleiter die Metallpulverschicht vom Wafer lösen würde. Erst das hier beschriebene besondere Verfahren des Vorverdichtens erlaubt eine solche Behandlung.
  • Nach dem Vereinzeln ist die Metallpulverschicht bis zur Verarbeitung zusätzlich durch die Sägefolie geschützt. Das Plazieren der Bauelemente kann ebenfalls ohne zusätzliche Vorrichtungen an Standard „Pick and Place"-Automaten kostengünstig erfolgen, da der Halbleiter die für den Drucksinterprozess nötige Metallpulversicht auf der Rückseite mit sich bringt. Es ist somit kein zusätzlicher Prozess des „Abstempelns" einer Verbindungsschicht erforderlich.
  • Nachdem die Halbleiter-Bauelemente auf dem Substrat, welches zur besseren Taktzeit vorgeheizt sein kann, plaziert sind, erfolgt der eigentliche Drucksinter-Vorgang oberhalb 220°C und mit mehr als 30 MPa innerhalb weniger Sekunden.
  • Auf diese Weise ist es möglich die Nieder-Temperatur-Verbindungstechnik ohne große Änderungen des eigentlichen Standard-Verbindungsprozesses (Löten oder Kleben) zu integrieren, indem der Lötofen oder der Aushärteofen gegen eine beheizbare Presse ausgetauscht wird.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus nachfolgender Beschreibung der Zeichnungen. Dabei zeigt:
  • 1 den Wafer beim Vorverdichten mit Rückseite nach oben,
  • 2 den Wafer nach dem Sägen mit der die vereinzelten Halbleiter noch verbindenden Sägefolie, wobei die beschichtete Rückseite auflaminiert ist,
  • 3 das Abheben von der Sägefolie.
  • Das in der 1 dargestellte Verdichten erfolgt bei einer gegenüber der Trockentemperatur gleichen oder geringfügig (30–70°C höheren) Temperatur.
  • Die zu bildende elektronische Baugruppe, zum Beispiel ein Leistungsmodul mit fester elektrisch und thermisch gut leitender Sinterverbindung eines Halbleiter-Bausteins auf einem Verbindungspartner, z.B. einem Substrat, weiterem Halbleiter oder Schaltungsträger, wird erreicht, indem die Sinterverbindung durch Drucksintern wie üblich erfolgt, aber eine Sinterschicht zuvor erzeugt wird, die als getrocknete, wenigstens auf die Waferrückseite vor dem Vereinzeln der Halbleiter-Bausteine aufgebrachten und vorverdichtete Metallpulversuspension 10, durch den Vorverdichtungsschritt für ein Sägen beim Vereinzeln mechanisch immobilisiert ist. Der Wafer 14 wird bevorzugt noch mit einer Metallisierung 12 unterhalb des Metallpulvers versehen.
  • Vor der eigentlichen Sinterung der getrockneten Suspensionsschicht wird üblicherweise durch Sägen in den betreffenden Abmessungen des betreffenden Halbleiter-Bausteins der Chip aus einem Wafer für den Verbindungsprozwess vereinzelt. Es sind aber auch Anwendungen denkbar („Wafer-auf-Wafer") in denen zum Beispiel Sensoren als gestapelte Bauelemente in speziellen Produkten Verwendung finden.
  • Weiter ist durch das erfindungsgemäße Verfahren auch ein handelbares Zwischenprodukt geschaffen worden, das sich durch die vorverdichtete Schicht auszeichnet. Daher kann auch die Verwendung eines solchen Vorproduktes für eine Drucksinterung beansprucht werden. Das Vorverdichten führt dabei auf mikroskopischer Ebene zu einem Verrunden der Korngrenzen, kann also als Startphase eines Sinterprozesses betrachtet werden, der zum Eindiffundieren der Metallatome führt, wobei Korngrenzen also weitestgehend aufgehoben sind.
  • 2 zeigt den Wafer nach dem Sägen mit der die vereinzelten Halbleiter 22 noch verbindenden Sägefolie 24, wobei am Rand der Sägerahmen 20 dargestellt ist, und 3 zeigt schamtisch das Abheben von der Sägefolie 24.
  • Der durch das erfindungsgemäße Vorverdichten für einen nachfolgenden Drucksinterprozeß vorbereitete Halbleiter, ist dadurch gekennzeichnet, daß vor dem Vereinzeln eines Halbleiterwafers in einzelne Bausteine auf wenigstens die Bereiche der später sinter-zu-verbindenden einzelnen Halbleiter-Bausteine eine Metallpulversus pension pastös aufgebracht wurde, und die Suspensionsschicht unter Ausgasen der flüchtigen Bestandteile und unter Erzeugung einer porösen Schicht getrocknet wurde, anschließend die poröse Schicht unter Aufbringung von Druck und Temperatur für eine Wafer-Säge sägefest vorverdichtet wurde, und – wenn nicht schon dies die Käufer des Zwischenprodukts erledigen –, die Halbleiter-Bausteine mit auf ihnen befindlichen passend großen Sintermaterial-Schichten vereinzelt werden, die Halbleiter auf der Verbindungsunterlage ausgerichtet werden, um schließlich die Endsinterung unter Ausbildung einer festen Verbindung durch Eindiffusion/Einbringen von Sintermaterial-Atomen in die jeweiligen Verbindungspartner zu erzeugen.
  • Der Vorverdichtungsschritt führt mit Druck und bei Temperaturen unterhalb der Sintertemperatur zu einer komprimierten, getrockneten, fest anhaftenden Schicht insbesondere auf der Rückseite des Halbleiters.
  • Es kann aber auch das Aufbringen einer Metallpulversuspension und Vorverdichten mit Druck und bei Temperatur unterhalb der Sintertemperatur zu einer komprimierten, getrockneten Schicht auf Vorder- und Rückseite eines Halbleiters zur Montage von Kontaktanschlüssen und/oder Wärmesenken auf der zweiten Seite erfolgen.
  • Dies erlaubt die Verwendung eines Halbleiter-Bausteins mit zwei getrockneten, auf die Wafer-Vorder- und Rückseite vor dem Vereinzeln der Halbleiter-Bausteine aufgebrachten, in einem Vorverdichtungsschritt für ein Sägen beim Vereinzeln mechanisch immobilisierten Metallpulversuspension zur Aufsinterung auf einem Schaltungsträger oder Substrat bei gleichzeitiger Aufsinterung eines weiteren Wärmesenken- oder Kontaktsanschlusses.
  • Die Suspension zur Versinterung besteht vorteilhafterweise aus einer Edelmetall-Alkohol-Mischung mit Pflanzenöl oder Terpen oder Balsam oder Harz-Komponenten. Versuche mit Silber (CAS-Nr. 7440-22-4 in Konzentration 50%–90%, EG-Nr. 231-131-3) mit Butan-1-ol (CAS-Nr. 71-36-3) und 10–17,5% Terpineol (CAS-Nr. 800-41-7) waren erfolgreich.
  • Die Suspension ist grau und wasserunlöslich, hat einen niedrigen Flammpunkt, so daß beim Trocknen eine schlagartige Erhöhung der Temperatur zu vermeiden ist.

Claims (4)

  1. Verfahren zur Herstellung einer Drucksinterverbindung eines Halbleiter-Bausteins auf einem Verbindungspartner aus der Gruppe: Substrat, weiterem Halbleiter oder Schaltungsträger, dadurch gekennzeichnet, daß – vor dem Vereinzeln eines Halbleiterwafers in einzelne Bausteine auf wenigstens die Bereiche der später sinter-zu-verbindenden einzelnen Halbleiter-Bausteine eine Metallpulversuspension pastös aufgebracht wird, – die Suspensionsschicht unter Ausgasen der flüchtigen Bestandteile und unter Erzeugung einer porösen Schicht getrocknet wird, – die poröse Schicht unter Aufbringung von Druck und Temperatur für eine Wafer-Silizum-Säge sägefest vorverdichtet wird, – die Halbleiter-Bausteine mit auf ihnen befindlichen passend großen Sintermaterial-Schichten vereinzelt werden, – die Halbleiter-Bausteine auf der Verbindungsunterlage ausgerichtet werden, und – die Endsinterung unter Ausbildung einer festen Verbindung durch Eindiffusion/Einbringen von Sintermaterial-Atomen in die jeweiligen Verbindungspartner erzeugt wird.
  2. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Vorverdichten mit Druck und bei Temperatur unterhalb der Sintertemperatur zu einer komprimierten, getrockneten Schicht führt.
  3. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Aufbringen einer Metallpulversuspension und Vorverdichten mit Druck und bei Temperatur unterhalb der Sintertemperatur zu einer komprimierten, getrockneten Schicht auf Vorder- und Rückseite eines Halbleiters zur Montage von Kontaktanschlüssen und/oder Wärmesenken auf der zweiten Seite erfolgt.
  4. Zur Drucksinterung vorbereiteter Halbleiterbaustein mit einer getrockneten, sägefesten Schicht für die Sinterverbindung, die auf wenigstens den Bereich der später zu verbindenden Waferrückseiten vor der Vereinzelung aufgebracht ist, gekennzeichnet durch eine druckverdichtete Schicht für die Sinterverbindung.
DE102006033073A 2006-07-14 2006-07-14 Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein Active DE102006033073B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006033073A DE102006033073B3 (de) 2006-07-14 2006-07-14 Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
PCT/DE2007/001174 WO2008006340A1 (de) 2006-07-14 2007-07-03 Verfahren zur hitze- und stossfesten verbindung eines halbleiters durch drucksinterung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006033073A DE102006033073B3 (de) 2006-07-14 2006-07-14 Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein

Publications (1)

Publication Number Publication Date
DE102006033073B3 true DE102006033073B3 (de) 2008-02-14

Family

ID=38510371

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006033073A Active DE102006033073B3 (de) 2006-07-14 2006-07-14 Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein

Country Status (2)

Country Link
DE (1) DE102006033073B3 (de)
WO (1) WO2008006340A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009008926A1 (de) 2009-02-13 2010-08-19 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Baugruppen-Halbleiters und eines Halbleitersbausteins mit einem temperaturbeaufschalgenden Verfahren
DE102011005322A1 (de) * 2011-03-10 2012-09-13 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitersubstrates
US8828804B2 (en) 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
DE102009039227B4 (de) * 2008-08-28 2015-06-18 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
EP3787012A4 (de) * 2018-04-27 2022-05-11 Nitto Denko Corporation Herstellungsverfahren für halbleiterbauelement
US11676936B2 (en) 2018-04-27 2023-06-13 Nitto Denko Corporation Manufacturing method for semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304884B2 (en) * 2009-03-11 2012-11-06 Infineon Technologies Ag Semiconductor device including spacer element
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
EP3154079A1 (de) * 2015-10-08 2017-04-12 Heraeus Deutschland GmbH & Co. KG Verfahren zum verbinden einer substratanordnung mit einem elektronikbauteil mit verwendung eines auf eine kontaktierungsmaterialschicht aufgebrachten vorfixiermittels, entsprechende substratanordnung und verfahren zu ihrem herstellen
EP3792962A1 (de) 2019-09-12 2021-03-17 Infineon Technologies AG Verfahren zur kontrolle eines prozesses zur herstellung einer sinterbaren verbindungsschicht mittels photometrischer messungen
DE102019126505B4 (de) 2019-10-01 2023-10-19 Infineon Technologies Ag Verfahren zum herstellen einer mehrchipvorrichtung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065C2 (de) * 1984-04-13 1989-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0242626B1 (de) * 1986-04-22 1991-06-12 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
US5169804A (en) * 1990-09-06 1992-12-08 Siemens Aktiengesellschaft Method for fastening a semiconductor, body provided with at least one semiconductor component to a substrate
JP2002319659A (ja) * 2001-04-20 2002-10-31 Shibafu Engineering Corp 圧接型半導体装置及びその製造方法
US20030211657A1 (en) * 2000-02-10 2003-11-13 Williams Vernon M. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
EP1599078A2 (de) * 2004-04-22 2005-11-23 Semikron Elektronik GmbH &amp; Co. KG Patentabteilung Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790317A (ja) * 1993-09-20 1995-04-04 Kubota Corp 熱間静水圧加圧焼結方法
EP0764978B1 (de) * 1995-09-11 2007-10-24 Infineon Technologies AG Verfahren zur Befestigung elektronischer Bauelemente auf einem Substrat durch Drucksintern

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3414065C2 (de) * 1984-04-13 1989-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De
EP0242626B1 (de) * 1986-04-22 1991-06-12 Siemens Aktiengesellschaft Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat
US5169804A (en) * 1990-09-06 1992-12-08 Siemens Aktiengesellschaft Method for fastening a semiconductor, body provided with at least one semiconductor component to a substrate
US20030211657A1 (en) * 2000-02-10 2003-11-13 Williams Vernon M. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
JP2002319659A (ja) * 2001-04-20 2002-10-31 Shibafu Engineering Corp 圧接型半導体装置及びその製造方法
WO2004090938A2 (en) * 2003-04-02 2004-10-21 Honeywell International Inc. Thermal interconnect and interface systems, methods of production and uses thereof
EP1599078A2 (de) * 2004-04-22 2005-11-23 Semikron Elektronik GmbH &amp; Co. KG Patentabteilung Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 10-303 228 A (engl. Abstract, jap. OS und deren Maschinenübersetzung)
JP 10303228 A (engl. Abstract, jap. OS und deren Maschinenübersetzung) *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009017853B4 (de) * 2008-04-30 2017-04-06 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleitervorrichtung
US8828804B2 (en) 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
DE102009039227B4 (de) * 2008-08-28 2015-06-18 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
WO2010091660A2 (de) 2009-02-13 2010-08-19 Danfoss Silicon Power Gmbh Verfahren zur schaffung einer hochtemperatur- und temperaturwechselfesten verbindung eines baugruppen-halbleiters und eines halbleiterbausteins mit einem temperaturbeaufschlagenden verfahren
WO2010091660A3 (de) * 2009-02-13 2011-06-03 Danfoss Silicon Power Gmbh Verfahren zur schaffung einer hochtemperatur- und temperaturwechselfesten verbindung eines baugruppen-halbleiters und eines halbleiterbausteins mit einem temperaturbeaufschlagenden verfahren
DE102009008926A1 (de) 2009-02-13 2010-08-19 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Baugruppen-Halbleiters und eines Halbleitersbausteins mit einem temperaturbeaufschalgenden Verfahren
US9287232B2 (en) 2009-02-13 2016-03-15 Danfoss Silicon Power Gmbh Method for producing a high-temperature and temperature-change resistant connection between a semiconductor module and a connection partner
DE102009008926B4 (de) 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
DE102011005322A1 (de) * 2011-03-10 2012-09-13 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitersubstrates
EP2498283A3 (de) * 2011-03-10 2017-07-05 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Herstellung eines Leistungshalbleitersubstrates
DE102011005322B4 (de) * 2011-03-10 2017-04-06 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung eines Leistungshalbleitersubstrates
EP3787012A4 (de) * 2018-04-27 2022-05-11 Nitto Denko Corporation Herstellungsverfahren für halbleiterbauelement
US11676936B2 (en) 2018-04-27 2023-06-13 Nitto Denko Corporation Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
WO2008006340A1 (de) 2008-01-17

Similar Documents

Publication Publication Date Title
DE102006033073B3 (de) Verfahren zur Schaffung einer hitze- und stoßfesten Verbindung des Baugruppen-Halbleiters und zur Drucksinterung vorbereiteter Halbleiterbaustein
DE102014102006B4 (de) Halbleitermodul
DE102009000587A1 (de) Modul mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche und Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche
DE102013216633B4 (de) Vorgesinterte Halbleiterchip-Struktur und Verfahren zum Herstellen
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
WO2014095923A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
DE102012202281A1 (de) Halbleiteranordnung für Druckkontaktierung
DE102015109186A1 (de) Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE102012207652A1 (de) Zweistufiges Verfahren zum Fügen eines Halbleiters auf ein Substrat mit Verbindungsmaterial auf Silberbasis
DE102013205138A1 (de) Halbleiterbauelement, Halbleitermodul sowie Verfahren zur Herstellung eines Halbleiterbauelements und eines Halbleitermoduls
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102016206542A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
WO2005086224A1 (de) Halbleiterbauteil mit einem dünnen halbleiterchip und einem steifen verdrahtungssubstrat sowie verfahren zur herstellung und weiterverarbeitung von dünnen halbleiterchips
DE102014112411A1 (de) Eingekapselte Halbleitervorrichtung
DE102012213003A1 (de) Befestigung eines Halbleiterchips in trockenen und druckunterstützten Verbindungsverfahren
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
WO2013185839A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements mit einer unter einwirkung von wärme, druck und ultraschall versinterten verbindungsschicht
DE102013104572A1 (de) Verfahren zum Ausbilden einer optoelektronischen Baugruppe und optoelektronische Baugruppe
DE102008050798A1 (de) Verfahren zum Positionieren und Fixieren eines Bauteils auf einem anderen Bauteil sowie eine Anordnung zum Positionieren und Vorfixieren
DE102016101887A1 (de) Befestigung eines Chipbefestigungsmediums an einem bereits gekapselten elektronischen Chip
DE102015113421B4 (de) Verfahren zum Herstellen von Halbleiterchips
JP2013236090A (ja) 接続シート

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: CHRISTIAN BIEHL, DE

Representative=s name: BOEHMERT & BOEHMERT, DE

Representative=s name: CHRISTIAN BIEHL, 24105 KIEL, DE

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

R081 Change of applicant/patentee

Owner name: DANFOSS SILICON POWER GMBH, DE

Free format text: FORMER OWNER: DANFOSS SILICON POWER GMBH, 24837 SCHLESWIG, DE

Effective date: 20121115

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20111111

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20120807

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20121115

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20111111

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

Effective date: 20120807

Representative=s name: BOEHMERT & BOEHMERT, DE

Effective date: 20121115

R082 Change of representative

Representative=s name: LOBEMEIER, MARTIN LANDOLF, DR., DE