DE102016206542A1 - Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents
Verfahren zum Herstellen einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE102016206542A1 DE102016206542A1 DE102016206542.4A DE102016206542A DE102016206542A1 DE 102016206542 A1 DE102016206542 A1 DE 102016206542A1 DE 102016206542 A DE102016206542 A DE 102016206542A DE 102016206542 A1 DE102016206542 A1 DE 102016206542A1
- Authority
- DE
- Germany
- Prior art keywords
- bonding material
- substrate
- bonding
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
- H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/271—Manufacture and pre-treatment of the layer connector preform
- H01L2224/2711—Shaping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
- H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
- H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/27505—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/278—Post-treatment of the layer connector
- H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
- H01L2224/29013—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2902—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/2954—Coating
- H01L2224/2957—Single coating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/2954—Coating
- H01L2224/29599—Material
- H01L2224/2969—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32052—Shape in top view
- H01L2224/32054—Shape in top view being rectangular or square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/325—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/822—Applying energy for connecting
- H01L2224/82201—Compression bonding
- H01L2224/82203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83009—Pre-treatment of the layer connector or the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83053—Bonding environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: (a) Anordnen eines Verbindungsmaterials (Isoliersubstrats (3)) auf einem Substrat, mit einer Folienform und mit einer Sinterfähigkeit;(b) Anordnen eines Halbleiterelements (1) auf dem Verbindungsmaterial (2a) nach dem Schritt (a); und (c) Sintern des Verbindungsmaterials (2a), wobei ein Druck auf das Verbindungsmaterial (2a) zwischen dem Substrat und dem Halbleiterelement (1) aufgebracht wird. Das Verbindungsmaterial (2a) umfasst Partikel aus Ag und Cu, und die Partikel sind mit einer organischen Schicht beschichtet.
Description
- HINTERGRUND DER ERFINDUNG
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, und insbesondere auf ein Verfahren zum Verbinden eines Substrats und eines Halbleiterelements in einer Halbleitervorrichtung.
- Beschreibung des Standes der Technik
- In jüngster Zeit nimmt die Nachfrage nach hocheffizienten und energiesparenden Halbleitervorrichtungen mit Rücksicht auf Umweltprobleme aufgrund zunehmender Umweltkontrollen zu. Die Halbleitervorrichtungen werden z. B. für Industrieanlagen, Antriebssteuergeräte von elektrischen Haushaltsgeräten einschließlich Motoren, fahrzeugseitige Steuergeräte für elektrisch angetriebene Fahrzeuge und Hybridfahrzeuge, Eisenbahnsteuergeräte und Steuergeräte zur solarelektrischen Energieerzeugung verwendet. Die Halbleitervorrichtungen müssen für eine hohe elektrische Leistung geeignet sein.
- Insbesondere für die fahrzeugseitigen Steuergeräte und die Eisenbahnsteuergeräte können die Halbleitervorrichtungen unter schweren Lastbedingungen (unter Hochtemperaturbedingungen) unter dem Gesichtspunkt einer Energieeinsparung und einer Unterdrückung von elektrischen Energieumwandlungsverlusten verwendet werden. Mit anderen Worten werden hocheffiziente und verlustarme Funktionen unter den Hochtemperaturbedingungen benötigt. Normale Betriebstemperaturen (Sperrschichttemperaturen) betrugen insbesondere 125 °C bis 150 °C, jedoch werden Funktionen unter Hochtemperaturbedingungen bei 175 °C bis 200 °C oder darüber benötigt.
- Daher müssen Materialien für Halbleitermodule und deren Strukturen zum Unterdrücken von Schaltverlusten, zum Reduzieren von Verlusten und zum Steigern der Effizienz unter Hochtemperaturbedingungen neu überdacht werden. Insbesondere Drahtverbindungsbereiche (Verbindungsbereiche) in den Halbleitervorrichtungen verschlechtern sich am leichtesten, und die Erreichung einer hohen Qualität, hohen Zuverlässigkeit und verlängerten Lebensdauer der Drahtverbindungsbereiche ist eine große Herausforderung. Darüber hinaus müssen die Kosten teurer Materialien, die eine Sinterfähigkeit aufweisen, reduziert werden.
- Bond- bzw. Verbindungsmaterialien mit einer Sinterfähigkeit wurden vor kurzem entwickelt, aber die Anwendung bei Produkten macht es schwierig, die Kosten zu drücken und die Qualität und die Verbindungszuverlässigkeit aufrechtzuerhalten.
- Herkömmliche Verbindungsmaterialien mit der Sinterfähigkeit, die pastös sind, werden mit Masken siebgedruckt oder mit Spritzen aufgebracht. Daher weisen die Verbindungsmaterialien keine einheitliche Dicke auf und auf einer Oberfläche der Verbindungsmaterialien sind Unregelmäßigkeiten ausgebildet.
- Die Verbindungsmaterialien mit der Sinterfähigkeit sind teurer als Lotmaterialien. Wenn ein Verbindungsmaterial zum Beispiel durch Siebdrucken aufgetragen wird, wird ein Teil des Verbindungsmaterials verschwendet.
- Wenn das Verbindungsmaterial aus einer Verbindungsfläche verdrängt bzw. extrudiert wird, mit der ein Halbleiterelement verbunden ist, kann auf einen Teil des Verbindungsmaterials während dem Sintern kein Druck aufgebracht werden, sodass gesintertes Material, auf das kein Druck aufgebracht wurde, nach dem Sintern abfallen kann.
- Nachdem ein pastöses Verbindungsmaterial herkömmlicherweise aufgetragen und getrocknet ist, wird das Halbleiterelement auf dem Verbindungsmaterial angeordnet. Dadurch kann das Halbleiterelement manchmal beschädigt werden, wenn das Halbleiterelement angeordnet wird, und das Halbleiterelement kann in nachfolgenden Schritten manchmal falsch ausgerichtet sein.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitzustellen, das einen Kostenanstieg eines Verbindungsmaterials mit einer Sinterfähigkeit unterdrückt und eine hochwertige Verbindung ausführt. Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruchs 1; die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
- Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: (a) Anordnen eines Verbindungsmaterials, das eine Folienform und eine Sinterfähigkeit aufweist, auf einem Substrat; (b) Anordnen eines Halbleiterelements auf dem Verbindungsmaterial nach dem Schritt (a); und (c) Sintern des Verbindungsmaterials, wobei ein Druck auf das Verbindungsmaterial zwischen dem Substrat und dem Halbleiterelement aufgebracht wird. In der vorliegenden Erfindung weist das Verbindungsmaterial Partikel von Ag und/oder Cu auf, und die Partikel sind mit einer organischen Schicht beschichtet.
- Im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung weist das Verbindungsmaterial die Sinterfähigkeit auf und weist die Ag- und/oder Cu-Partikel auf, wobei die Partikel mit der organischen Schicht beschichtet sind. Daher ist das Verbindungsmaterial zum Verbinden der Halbleitervorrichtung einsetzbar, die für Hochtemperaturbedingungen geeignet ist. Dadurch kann die Halbleitervorrichtung eine hohe Qualität und hohe Zuverlässigkeit erreichen. Das Verbindungsmaterial mit der Folienform wird verwendet, das Unregelmäßigkeiten auf der Oberfläche des Verbindungsmaterials verhindert. Dies verbessert die Verbindungsqualität an den Verbindungsbereichen. Die Verwendung einer erforderlichen Menge des Verbindungsmaterials, das aus einem großen Verbindungsmaterial mit der Folienform ausgeschnitten wird, beseitigt die Verschwendung des Verbindungsmaterials und die Fertigungskosten können dadurch reduziert werden.
- KURZBESCHREIBUNG DER ZEICHNUNGEN
- Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Darin zeigt:
-
1 eine Querschnittsansicht einer Halbleitervorrichtung in einem ersten bevorzugten Ausführungsbeispiel; -
2 ein Ablaufdiagramm, das ein Verfahren zum Herstellen der Halbleitervorrichtung im ersten bevorzugten Ausführungsbeispiel veranschaulicht; -
3 eine Darstellung zur Beschreibung eines Ausschneiden eines Verbindungsmaterials mit einer Folienform; -
4 eine Darstellung zur Beschreibung einer Anordnung des Verbindungsmaterials auf einem Isoliersubstrat; -
5A und5B jeweils eine Darstellung zum Beschreiben einer Anordnung von Halbleiterelementen auf dem Verbindungsmaterial; -
6 eine Darstellung, die eine Modifikation eines adsorptiven Aufnahmeelements veranschaulicht; und -
7 eine Querschnittsansicht einer Halbleitervorrichtung in einem zweiten bevorzugten Ausführungsbeispiel. - BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
- Erstes bevorzugtes Ausführungsbeispiel
- Konfiguration
-
1 zeigt eine Querschnittsansicht einer Halbleitervorrichtung in einem ersten bevorzugten Ausführungsbeispiel. Die Halbleitervorrichtung in diesem bevorzugten Ausführungsbeispiel ist eine Halbleiterelementvorrichtung, die unter Hochtemperaturbedingungen eingesetzt wird und bei hohen Temperaturen arbeiten kann. Hierin bezieht sich eine hohe Temperatur z. B. auf 175 °C bis 200 °C oder darüber. - Die Halbleitervorrichtung im ersten bevorzugten Ausführungsbeispiel umfasst ein Isoliersubstrat
3 , das ein Substrat mit Isoliereigenschaften ist, Halbleiterelemente1 , die auf das Isoliersubstrat3 gebondet bzw. damit verbunden, und ein Verbindungsmaterial2a mit einer Sinterfähigkeit, das das Isoliersubstrat3 und die Halbleiterelemente1 verbindet. Ein Schaltungsmuster ist auf einer Oberfläche des Isoliersubstrats3 ausgebildet. Das Schaltungsmuster ist an Unterseitenelektroden der Halbleiterelemente1 mittels des Verbindungsmaterials2a angebunden; das Verbindungsmarerial2a weist die Sinterfähigkeit auf. - Eine Oberfläche des Isoliersubstrats
3 gegenüber den Halbleiterelementen1 ist mit einer Kühlplatte bzw. Abstrahlplatte4 mittels des Verbindungsmaterials2b dazwischen verbunden. Das Verbindungsmaterial2b ist hierbei ein Verbindungsmaterial mit einer Sinterfähigkeit oder ein gegen hohe Temperaturen beständiges Lotmaterial. - Die Abstrahlplatte
4 und ein Gehäuse6 sind mittels eines Klebemittels9 verbunden. Das Gehäuse6 definiert den Umriss der Halbleitervorrichtung. Mit anderen Worten umschließt das Gehäuse6 das Isoliersubstrat3 , die Halbleiterelemente1 und Drähte5 . Das aus Harz hergestellte Gehäuse ist mit einer Elektrode7 einstückig geformt bzw. vergossen. Oberseitenelektroden der Halbleiterelemente1 und die Elektrode7 sind mit den Drähten5 verbunden. Ein Steuersubstrat, auf dem eine Treiberschaltung oder eine Schutzschaltung installiert ist, kann im Innern des Gehäuses6 angeordnet sein, was in1 jedoch nicht dargestellt ist. - Darüber hinaus ist das Gehäuse
6 mit einem Dichtmaterial8 gefüllt, um dadurch das Isoliersubstrat3 , die Halbleiterelemente1 und die Drähte5 abzudichten. Nachfolgend wird jedes der Strukturbauteile detailliert beschrieben. Die Abmessungen der nachfolgend beschriebenen Strukturbauteile sind veranschaulichend und nicht auf die beschriebenen Abmessungen beschränkt. - Die Abstrahlplatte
4 weist eine Länge einer Seite von 30 mm bis 300 mm auf und weist eine Dicke von 3 mm bis 5 mm auf. Die Abstrahlplatte4 ist aus Cu, Al oder einem Al-SiC-Komplex hergestellt und weist eine hohe Wärmekapazität auf. Das Verbindungsmaterial2b , das die Abstrahlplatte4 und das Isoliersubstrat3 verbindet, ist ein Verbindungsmaterial mit einer Sinterfähigkeit und einer Dicke von ca. 20 bis 100 µm oder ein Lötverbindungsmaterial mit einer Dicke von ca. 100 bis 300 µm. - Das Isoliersubstrat
3 weist eine Dicke von 0,2 bis 3 mm auf. Das Isoliersubstrat3 weist eine einheitliche Dicke auf. Materialien für das Isoliersubstrat3 umfassen Si3N4, AlN, Al2O3, oder ZrAl2O3. - Die Halbleiterelemente
1 sind vorzugsweise Leistungshalbleiterelemente und vorzugsweise Halbleiterelemente, wie zum Beispiel IGBT´s, MOSFET´s, und Dioden, die eine hohe elektrische Leistung bewältigen. Die Halbleiterelemente1 bilden vorzugsweise eine Dreiphasen-Schaltung, die für AC-Ausgangssignale geeignet ist. Die Halbleiterelemente1 sind nicht auf die IGBT´s, die MOSFET´s und die Dioden beschränkt, die aus Si hergestellt sind, und die Halbleiterelemente1 können aus SiC oder GaN hergestellt sein. Wenn die Halbleiterelemente1 z. B. IGBT´s sind, sind die Unterseitenelektroden auf den Unterseiten der Halbleiterelemente1 Kollektor-Elektroden und die Oberseitenelektroden auf den Oberflächen der Halbleiterelemente1 sind Emitter-Elektroden und Gate-Elektroden. - In dem Fall, bei dem die Halbleiterelemente
1 die Dreiphasen-Schaltung bilden, umfassen die Halbleiterelemente1 (z. B. Dioden, IGBT´s oder MOSFET´s) eine jede Phase, die an das Schaltungsmuster auf dem Isoliersubstrat3 mit den Drähten5 aus Aluminium drahtgebondet sind und in einem elektronischen Gerät verdrahtet sind. - Die Oberseitenelektrode (Emitter-Elektrode) von zumindest einem der Halbleiterelemente
1 (z. B. einem IGBT) ist mit einer Elektrode eines anderen der Halbleiterelemente1 (z. B. einer Diode), die an das zumindest eine Halbleiterelement1 angrenzt, mit dem Draht5 verbunden. Ein Teil der Elektrode7 ist mit einem Elektromotor, einer Batterie oder einem Kabelbaum außerhalb des Gehäuses6 verbunden. - Das Gehäuse
6 ist z. B. aus Polyphenylensulfid-(PPS-)Harz, Polybutylenterephthalat-(PBT-)Harz oder Epoxidharz hergestellt. Die Elektrode7 ist ein AC-Ausgangsanschluss, der ein Eingangssignal von außen empfängt und ein Ausgangssignal nach außen erzeugt, ein Eingangs-Ausgangsanschluss und ein Signalanschluss, der Steuerungen durchführt. Die Elektrode7 ist aus Kupfer oder einer Kupferlegierung mit einer Dicke von ca. 1 mm hergestellt. Die Elektrode7 ist mit dem Gehäuse6 einstückig vergossen. - In dem Fall, bei dem das Steuersubstrat im Innern des Gehäuses
6 installiert ist, ist ein Teil der Elektrode7 mit dem Steuersubstrat verbunden, auf dem die Treiberschaltung oder die Schutzschaltung installiert ist, was in1 nicht dargestellt ist. Die Elektrode7 empfängt ein Eingangssignal eines Steuersignals zum Schalten. Das Steuersubstrat wird durch die Elektrode7 abgestützt und ist über dem Isoliersubstrat3 annähernd parallel zum Isoliersubstrat3 angeordnet. - Das Dichtmaterial
8 ist ein auf Si basierendes isolierendes Gelmaterial oder ein Epoxidharz. Wenn das Dichtmaterial8 das Gelmaterial aufweist, wird eine Öffnung des Gehäuses6 mit einem Deckel (nicht dargestellt) mit einem Klebemittel dazwischen verschlossen. - Das Verbindungsmaterial
2a weist die gleiche Fläche wie eine Verbindungsfläche auf, die zum Anbinden des Halbleiterelements1 genutzt wird. Im ersten bevorzugten Ausführungsbeispiel ist die Verbindungsfläche, die zum Verbinden des Halbleiterelements1 genutzt wird, die Unterseite des Halbleiterelements1 . Das Halbleiterelement1 weist z. B. insbesondere eine Seitenlänge der Unterseite von4 mm bis 18 mm auf, deren Länge identisch zur Länge der jeweiligen Seite des Verbindungsmaterials2a ist. - Wie in
3 dargestellt, weist das Verbindungsmaterial2a eine Folienform auf. Das Verbindungsmaterial2a weist eine Dicke im Bereich von 40 µm bis 200 µm auf. Das Verbindungsmaterial2a weist eine einheitliche Dicke auf. Im Gegensatz zum herkömmlichen pastösen Verbindungsmaterial ist kein Teil des Verbindungsmaterials2a aus den Verbindungsflächen verdrängt bzw. extrudiert, mit denen die Halbleiterelemente1 , wie in1 dargestellt, verbunden sind. Dies beseitigt die Möglichkeit, dass ein Teil des extrudierten Verbindungsmaterials abfällt und ein Kurzschluss im Innern des Gehäuses6 auftritt. - Das Verbindungsmaterial
2a weist nach dem Sintern eine Dicke von ca. 20 µm bis 100 µm an den Verbindungsbereichen zwischen den Halbleiterelementen1 und dem Isoliersubstrat3 auf. Zur Sicherstellung der Zuverlässigkeit der Verbindungsbereiche muss ein Lot eine Dicke von 1000 µm oder darüber beim Löten aufweisen. Demgegenüber hat die Verwendung des Verbindungsmaterials2a mit der Sinterfähigkeit und einer Dicke von 100 µm oder darunter keinen negativen Einfluss auf die Zuverlässigkeit. Das Verbindungsmaterial2a weist eine höhere Wärmeleitfähigkeit als die eines Lots auf, und weist somit auch bevorzugte Wärmeabfuhreigenschaften (100 bis 250 W/m·K) auf. - Das Verbindungsmaterial
2a weist die Folienform auf und umfasst metallische Nanopartikel, ein Lösungsmittel und einen Oberflächenstabilisator. Die metallischen Nanopartikel sind aus Ag, Cu, Au, Pd, Pt oder dergleichen mit einem Durchmesser von 1 nm oder darüber. Die metallischen Nanopartikel weisen Oberflächen auf, die mit einer organischen Schutzschicht beschichtet sind. Das Verbindungsmaterial2a umfasst die metallischen Nanopartikel oder metallische Mikropartikel, sodass eine Schmelzpunkterniedrigung eintritt und das Sinter-Verbinden bei einer niedrigeren Temperatur als die inhärente Schmelztemperatur des Verbindungsmaterials ausgeführt werden kann. Nach dem Verbinden steigt der Schmelzpunkt ähnlich wie bei Schüttgütern (Bulkmaterial) an, und somit werden eine hohe Wärmebeständigkeit und Zuverlässigkeit erreicht. - In einem Fall, bei dem das Verbindungsmaterial
2a die metallischen Nanopartikel aus Ag umfasst, wird ein Druck auf das Verbindungsmaterial2a zwischen den Halbleiterelementen1 und dem Isoliersubstrat3 während dem Aufheizen des Verbindungsmaterials auf 180 °C bis 350 °C aufgebracht. Nach dem Verbinden erreicht das Verbindungsmaterial2a eine Wärmebeständigkeit bis ca. 900 °C. Somit ist das Verbindungsmaterial2a an der Halbleitervorrichtung einsetzbar, die bei hohen Temperaturen arbeitet. - Herstellungsverfahren
-
2 zeigt ein Ablaufdiagramm, das ein Verfahren zum Herstellen der Halbleitervorrichtung im ersten bevorzugten Ausführungsbeispiel veranschaulicht. Zuerst wird, wie in3 dargestellt, das Verbindungsmaterial2a aus einem großen Verbindungsmaterial2 mit einer Folienform und Sinterfähigkeit ausgeschnitten (Schritt S101). Hierbei weist das ausgeschnittene Verbindungsmaterial2a die gleiche Fläche wie die der Fläche (Unterseiten- bzw. Bodenfläche) der Halbleiterelemente1 auf, die dem Verbinden unterzogen wird. Ein in4 dargestelltes adsorptives Aufnahmeelement20 wird zum Ausschneiden des Verbindungsmaterials2a verwendet. Hierbei weist eine Bodenfläche (Adsorptionsfläche) des adsorptiven Aufnahmeelements20 die gleiche Fläche wie die des ausgeschnittenen Verbindungsmaterials2a auf. Zuerst wird das adsorptive Aufnahmeelement20 , das aufgeheizt wurde, gegen ein Ausgangs-Verbindungsmaterial2 mit der Folienform und der Sinterfähigkeit gepresst. Das Ausgangs-Verbindungsmaterial2 mit der Folienform und der Sinterfähigkeit weist eine Klebekraft auf, sodass der gepresste Bereich des Ausgangs-Verbindungsmaterials2 mit der Sinterfähigkeit auf die Adsorptionsfläche des adsorptiven Aufnahmeelements20 übertragen wird. Das adsorptive Aufnahmeelement20 wird anschließend abgezogen und das Verbindungsmaterial2 mit der Sinterfähigkeit (d. h. das Verbindungsmaterial2a ), das auf das adsorptive Aufnahmeelement20 übertragen wurde, wird vom Verbindungsmaterial2 mit der Folienform und der Sinterfähigkeit getrennt. Nachdem das adsorbtive Aufnahmeelement20 das Verbindungsmaterial2a ausgeschnitten hat, setzt das adsorbtive Aufnahmeelement20 das Adsorbieren des Verbindungsmaterials2a fort und transportiert es weiter (Schritt S102). Danach wird das Verbindungsmaterial2a , wie in4 dargestellt, auf dem Isoliersubstrat3 angeordnet (Schritt S103). Das Schaltungsmuster ist auf dem Isoliersubstrat3 ausgebildet, und das Verbindungsmaterial2a wird auf dem Schaltungsmuster angeordnet, was in4 nicht dargestellt ist. - Anschließend werden die Halbleiterelemente
1 auf dem Verbindungsmaterial2a angeordnet (Schritt S104).5A und5B zeigen eine Querschnittsansicht bzw. Draufsicht der Halbleiterelemente1 , die auf dem Verbindungsmaterial2a angeordnet sind. Die Halbleiterelemente1 sind so angeordnet, dass diese das Verbindungsmaterial2a in der Draufsicht überdecken. Die Halbleiterelemente1 und das Verbindungsmaterial2a weisen die gleiche Fläche auf, sodass das Verbindungsmaterial2a nicht aus den Verbindungsflächen extrudiert wird. Das Verbindungsmaterial2a weist eine Klebekraft auf, sodass die Halbleiterelemente1 auf dem Verbindungsmaterial2a zum Aufkleben auf das Verbindungsmaterial2a angeordnet sind. - Anschließend wird das Verbindungsmaterial
2a gesintert (Schritt S105). Während ein Druck auf das Verbindungsmaterial2a zwischen dem Isoliersubstrat3 und den Verbindungsflächen aufgebracht wird, die mit den montierten Halbleiterelementen1 verbunden sind, wird das Verbindungsmaterial2a gesintert. Eine Heizungs-Druckbeaufschlagungsvorrichtung führt den Heizvorgang und den Druckbeaufschlagungsvorgang aus. Ein Zustand mit Heiztemperaturen im Bereich von 180 °C bis 350 °C und mit einem angelegten Druck im Bereich von 5 MPa bis 30 MPa wird zum Verbinden 10 bis 180 Sekunden lang beibehalten. Das Isoliersubstrat3 und die Halbleiterelemente1 werden mit dem Verbindungsmaterial2a dazwischen in den Heiz- und Druckbeaufschlagungsvorgängen verbunden. Die Heizungs-Druckbeaufschlagungsvorrichtung kann eine Vielzahl von Isoliersubstraten3 in den Schritten der Heiz-und Druckbeaufschlagungsvorgänge gemeinsam verarbeiten. - Anschließend wird die Abstrahlplatte
4 mit der Unterseite des Isoliersubstrats3 (Schritt S106) verbunden. Das Verbinden wird mittels eines gegen hohe Temperaturen resistenten Lots, oder eines Verbindungsmaterials aus dem gleichen Material wie das Verbindungsmaterial2a durchgeführt. Falls die Abstrahlplatte4 mit der Unterseite des Isoliersubstrats3 mittels des Verbindungsmaterials mit einer Sinterfähigkeit verbunden wird, wird das Isoliersubstrat3 an der Abstrahlplatte4 mit dem Verbindungsmaterial mit der Sinterfähigkeit dazwischen zum Zeitpunkt des Verbindens des Halbleiterelements1 und des Isoliersubstrats3 montiert, und die Heizungs-Druckbeaufschlagungseinrichtung kann gleichzeitig das Verbinden ausführen. Mit anderen Worten können der Schritt S105 und der Schritt S106 gleichzeitig ausgeführt werden. - Anschließend wird das Gehäuse
6 an der Abstrahlplatte4 befestigt (Schritt S107). Die Befestigung wird zum Beispiel mit dem Klebstoff9 durchgeführt. Danach werden die Drähte zwischen den Oberseitenelektroden der Halbleiterelemente1 oder zwischen den Oberseitenelektroden und der Elektrode7 angeschlossen (Schritt S108). Die Drähte sind aus leitfähigen Materialien wie zum Beispiel Al und Cu hergestellt. Die Drahtverbindung wird durch Drahtbonden ausgeführt. - Schließlich wird das Gehäuse
6 mit dem Dichtmaterial8 gefüllt (Schritt S109). Mit anderen Worten werden das Isoliersubstrat3 , die Halbleiterelemente1 , die Drähte5 und ggf. das Steuersubstrat (nicht dargestellt) mit dem Dichtmaterial8 abgedichtet. Nach den oben beschriebenen Schritten ist die Halbleitervorrichtung im ersten bevorzugten Ausführungsbeispiel fertiggestellt. - Im ersten bevorzugten Ausführungsbeispiel wird das Verbindungsmaterial
2a unter Ausnutzung der Klebekraft bzw. Haftfähigkeit des Verbindungsmaterials2 mit der Folienform und der Sinterfähigkeit ausgeschnitten, aber das Verbindungsmaterial2a kann auch mit einem Stanzwerkzeug ausgeschnitten werden.6 zeigt eine Darstellung eines adsorptiven Aufnahmeelements20A , das eine Modifikation des adsorptiven Aufnahmeelements20 in4 ist. Wie in6 dargestellt, ist ein Stanzwerkzeug auf einer Adsorptionfläche des adsorptiven Aufnahmeelements20A angeordnet. Der Bereich des Stanzwerkzeugs des adsorptiven Aufnahmeelements20A wird gegen das Verbindungsmaterial mit der Folienform und der Sinterfähigkeit gepresst, und dadurch wird das Verbindungsmaterial2 mit der Sinterfähigkeit (d. h. das Verbindungsmaterial2a ), das dem vom Stanzwerkzeug umschlossenen Bereich entspricht, aus dem Verbindungsmaterial2 mit der Folienform und der Sinterfähigkeit ausgeschnitten. - Wirkungen
- Das Verfahren zum Herstellen einer Halbleitervorrichtung im ersten bevorzugten Ausführungsform umfasst: (a) Anordnen des Verbindungsmaterials
2a mit der Folienform und der Sinterfähigkeit auf dem Substrat (Isoliersubstrat3 ); (b) Anordnen der Halbleiterelemente1 auf dem Verbindungsmaterial2a nach dem Schritt (a); und (c) Sintern des Verbindungsmaterials2a , wobei ein Druck auf das Verbindungsmaterial2a zwischen dem Substrat und den Halbleiterelementen1 aufgebracht wird. Das Verbindungsmaterial2a umfasst Partikel aus Ag und/oder Cu und die Partikel sind mit der organischen Schicht beschichtet. - Im ersten bevorzugten Ausführungsbeispiel ist das Verbindungsmaterial
2a ein Verbindungsmaterial mit einer Sinterfähigkeit, und das Verbindungsmaterial2a umfasst die Partikel aus Ag und Cu, wobei die Partikel mit der organischen Schicht beschichtet sind. Daher ist das Verbindungsmaterial2a zum Verbinden der Halbleitervorrichtung verwendbar, die für Hochtemperatureinsätze geeignet ist. Somit kann die Halbleitervorrichtung eine hohe Qualität und hohe Zuverlässigkeit erreichen. - Im ersten bevorzugten Ausführungsbeispiel ist das Verbindungsmaterial
2a mit der Folienform halbtrocken und somit auf den Halbleiterelementen1 poblemlos aufbringbar. Das Lösungsmittel ist nicht vollständig verdampft, sodass das Verbindungsmaterial2a mit der Folienform auch die Klebekraft aufweist. Somit werden die Halbleiterelemente1 ausreichend mit dem Verbindungsmaterial2a verbunden und ortsfest gehalten, wenn die Halbleiterelemente1 auf dem Verbindungsmaterial2a angeordnet werden. Dadurch werden eine Fehlausrichtung der Halbleiterelemente1 und eine Beschädigung der Halbleiterelemente im Schritt des Sinterns des Verbindungsmaterials2a (des Aufbringens von Hitze und Druck darauf) verhindert. - Das pastöse Verbindungsmaterial wurde üblicherweise mit Masken siebgedruckt oder mit Spritzen auf die Substrate aufgebracht. Dadurch wurde das Verbindungsmaterial fast nie mit einheitlicher Dicke aufgebracht. Im ersten bevorzugten Ausführungsbeispiel wird das Verbindungsmaterial mit der Folienform und mit der einheitlichen Dicke verwendet, wodurch Unregelmäßigkeiten auf der Oberfläche des Verbindungsmaterials verhindert werden. Die Verwendung des Verbindungsmaterials mit der Folienform vermeidet insbesondere Eselsohren (Vorsprünge auf einer Oberfläche), die das Problem des Siebdrucks darstellen. Somit wird im ersten bevorzugten Ausführungsbeispiel im Vergleich zu dem Fall, bei dem das pastöse Verbindungsmaterial verwendet wird, die Verbindungsqualität an den Verbindungsbereichen verbessert. Darüber hinaus wird das Auftreten von porösen Bereichen im Verbindungsmaterial
2a verhindert, wodurch die Zuverlässigkeit der Verbindung verbessert wird. - Wenn das Siebdrucken üblicherweise unter Verwendung des pastösen Verbindungsmaterials ausgeführt wurde, das teurer als das Lotmaterial ist, wurde mehr Verbindungsmaterial als notwendig auf die Masken aufgetragen, um eine stetige Druckdicke zu gewährleisten, was zu einer Verschwendung des überschüssigen Verbindungsmaterias führte. Die auf einem Rakel verbliebenen Verbindungsmaterialien wurden ebenfalls verschwendet. Im ersten bevorzugten Ausführungsbeispiel wird die erforderliche Größe des Verbindungsmaterials
2a vom großen Verbindungsmaterial2 mit der zu verwendenden Folienform ausgeschnitten. Dies verhindert die Verschwendung des Verbindungsmaterials, und die Fertigungskosten können somit reduziert werden. Das erste bevorzugte Ausführungsbeispiel eliminiert im Vergleich zu dem Fall, bei dem das pastöse Verbindungsmaterial verwendet wird, die erforderlichen Schritte des Druckens und Trocknens des Verbindungsmaterials, und Investitionen in Produktionsanlagen sowie die Herstellungskosten können somit reduziert werden. - Im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel weist das Verbindungsmaterial
2a mit der Folienform und mit der Sinterfähigkeit die einheitliche Dicke auf. - Daher werden im ersten bevorzugten Ausführungsbeispiel im Vergleich zu dem Fall, bei dem das pastöse Verbindungsmaterial verwendet wird, die Unregelmäßigkeiten auf der Oberfläche des Verbindungsmaterials unterdrückt. Die Verwendung des Verbindungsmaterials mit der Folienform verhindert insbesondere die Eselsohren (Vorsprünge auf einer Oberfläche), die das Problem beim Siebdruck darstellen. Folglich wird die Verbindungsqualität an den Verbindungsbereichen verbessert. Das Auftreten der porösen Bereiche im Verbindungsmaterial
2a wird verhindert, wodurch sich die Zuverlässigkeit der Verbindung verbessert. - Beim Verfahren zum Herstellen einer Halbleitervorrichtung weist das Substrat im ersten bevorzugten Ausführungsbeispiel das Isoliersubstrat
3 auf, das SiN oder AIN enthält, und das Isoliersubstrat3 weist die Oberfläche auf der Seite der Halbleiterelemente1 auf, auf der das Schaltungsmuster, das Cu enthält, ausgebildet ist. Somit kann das Isoliersubstrat mit hoher Wärmeleitfähigkeit und hohem Isoliervermögen erreicht werden. - Das Verfahren zum Herstellen einer Halbleitervorrichtung im ersten bevorzugten Ausführungsbeispiel umfasst ferner den Schritt (d) des Ausschneidens des Verbindungsmaterials
2a aus dem Ausgangs-Verbindungsmaterial2 mit der Folienform und der Sinterfähigkeit vor dem Schritt (a), wobei das Verbindungsmaterial2a die gleiche Größe wie die der Oberfläche aufweist, die dem Verbinden der Halbleiterelemente1 unterzogen wird. Das im Schritt (d) ausgeschnitte Verbindungsmaterial2a wird im Schritt (a) auf dem Substrat (Isoliersubstrat3 ) angeordnet. - Falls das pastöse Verbindungsmaterial auf herkömmliche Weise gedruckt und aufgetragen wird, tritt eine Ausbreitung beim Siebdrucken oder sogar bei einer Auftragungstechnik mit einer Spritze auf, die bewirkt, dass die aufgetragene Fläche größer als die Fläche eines Halbleiterelements ist. Das aus der Verbindungsfläche extrudierte Verbindungsmaterial wird nicht druckbeaufschlagt, sodass ein Teil des Verbindungsmaterials abfallen kann und elektrische Anomalien in den Fertigungsschritten (z. B. dem Drahtbonden, Verbinden einer Abstrahlplatte, Befestigen eines Gehäuses, Einspritzen eines Dichtmaterials) nach dem Sintern auftreten können. Im ersten bevorzugten Ausführungsbeispiel wird das Verbindungsmaterial
2a mit der gleichen Größe wie die der Unterseite des Halbleiterelements1 aus dem großen Verbindungsmaterial2 mit der Folienform ausgeschnitten und zum Verbinden verwendet. Folglich werden alle Bereiche des Verbindungsmaterials2a druckbeaufschlagt, wodurch verhindert werden kann, dass ein Teil des Verbindungsmaterials2a nach dem Sintern abfällt. - Im Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel wird das Verbindungsmaterial
2a mit dem adsorptiven Aufnahmeelement20 im Schritt (d) ausgeschnitten, und das mit dem adsorptiven Aufnahmeelement20 ausgeschnittene Verbindungsmaterial2a wird im Schritt (a) weitertransportiert und angeordnet. Das mit dem adsorptiven Aufnahmeelement20 im Schritt (d) ausgeschnittene Verbindungsmaterial2a weist die gleiche Fläche wie die der Oberfläche der Halbleiterelemente1 auf, die dem Verbinden der Halbleiterelemente1 unterzogen wird. - Daher wird eine Reihe der Schritte des Ausschneidens, Transportieren und Anordnens des Verbindungsmaterials
2a unter Verwendung des adsorptiven Aufnahmeelements20 ausgeführt, wodurch die Produktionseffizienz erhöht werden kann. - Beim Verfahren zum Herstellen einer Halbleitervorrichtung gemäß dem ersten bevorzugten Ausführungsbeispiel weist das Verbindungsmaterial
2a dämpfende Eigenschaften und eine Klebekraft auf. - Im ersten bevorzugten Ausführungsbeispiel ist das Verbindungsmaterial
2a halbtrocken und daher auf den Halbleiterelementen1 problemlos aufbringbar. Das Lösungsmittel ist nicht vollständig verdampft, sodass das Verbindungsmaterial2a mit der Folienform ebenfalls die Klebekraft aufweist. Somit werden die Halbleiterelemente1 hinreichend mit dem Verbindungsmaterial2a verbunden und ortsfest gehalten, wenn die Halbleiterelemente1 auf dem Verbindungsmaterial2a angeordnet werden. Somit werden eine Fehlausrichtung der Halbleiterelemente1 und eine Beschädigung der Halbleiterelemente1 im Schritt des Sinterns des Verbindungsmaterials2a (des Aufbringens von Hitze und Druck darauf) verhindert. - Zweites bevorzugtes Ausführungsbeispiel
- Konfiguration
-
7 zeigt eine Querschnittsansicht einer Halbleitervorrichtung in einem zweiten bevorzugten Ausführungsbeispiel. Die Halbleitervorrichtung im zweiten bevorzugten Ausführungsbeispiel ist eine Halbleiterelementvorrichtung, die gleichermaßen wie beim ersten bevorzugten Ausführungsbeispiel unter Hochtemperaturbedingungen verwendet wird und bei hohern Temperaturen arbeiten kann. - Die Halbleitervorrichtung des zweiten bevorzugten Ausführungsbeispiels umfasst ein leitfähiges Substrat
10 , Halbleiterelemente1 , die mit dem leitfähigen Substrat10 verbunden sind, und ein Verbindungsmaterial2a mit einer Sinterfähigkeit, welches das leitfähiges Substrat10 und die Halbleiterelemente1 verbindet. Darüber hinaus ist das leitfähige Substrat10 eine Metallplatte. Das Verbindungsmaterial2a im zweiten bevorzugten Ausführungsbeispiel ist das gleiche Verbindungsmaterial wie das im ersten bevorzugten Ausführungsbeispiel. - Eine Rückseite des leitfähigen Substrats
10 (d. h. eine Oberfläche gegenüber einer mit den Halbleiterelementen1 verbundenen Oberfläche) haftet an einer metallischen Isolierschicht11 , die eine isolierende Folie umfasst. - Wie in
7 dargestellt, weist das leitfähiges Substrat10 ein Ende auf, das eine Elektrode7 ist. Eine weitere Elektrode7 ist mit den oberen Elektroden der Halbleiterelemente1 mittels Drähten5 verbunden. - Das leitfähige Substrat
10 , die Halbleiterelemente1 , das Verbindungsmaterial2a , die metallische Isolierschicht11 und die Drähte5 sind mit einem Dichtmaterial8 abgedichtet, das Epoxidharz als Hauptbestandteil enthält. Eine Bodenfläche der metallischen Isolierschicht11 und ein Teil der Elektroden7 liegen zur Außenseite des Dichtmaterials8 frei. Die Elektroden7 sind mit einem Elektromotor, einer Batterie, einem Kabelbaum, oder dergleichen verbunden. Nachfolgend wird jedes der Bauteile detailliert beschrieben. - Bei der Halbleitervorrichtung im zweiten bevorzugten Ausführungsbeispiel sind ein Paar aus einem IGBT und einer Diode als Halbleiterelemente
1 mit dem leitfähigen Substrat10 verbunden. Der IGBT als eines der Halbleiterelemente1 umfasst eine Kollektor-Elektrode als Unterseitenelektrode und eine Gate-Elektrode und eine Emitter-Elektrode als Oberseitenelektroden. Der IGBT empfängt ein Eingangssignal (eine EIN- und AUS-Steuerung) von außen und wird durch die Elektroden7 von außen gesteuert. Darüber hinaus kann das Halbleiterelement1 , das nicht auf den IGBT beschränkt ist, ein MOSFET oder ein Transistor sein. Außerdem kann ein Material für den MOSFET oder den Transistor, das nicht auf Si beschränkt ist, z. B. SiC oder GaN sein. Die Oberseitenelektroden und die Unterseitenelektrode des Halbleiterelements1 sind mit Ti-Ni-Au oder Ag beschichtet. - Die Unterseitenelektrode (wie z. B. die Kollektor-Elektrode) des Halbleiterelements
1 und das leitfähiges Substrat10 sind mittels des Verbindungsmaterials2a verbunden. Das leitfähiges Substrat10 ist eine metallische Platte aus Kupfer oder einer Kupferlegierung mit einer hohen Wärmeleitfähigkeit von ca. 400W/(m·K) und mit einem niedrigen elektrischen Widerstand von 2 μΩ·cm. Das leitfähige Substrat10 weist eine Dicke von ca. 3 mm bis 5 mm auf und fungiert als Abstrahlplatte. - Das leitfähiges Substrat
10 weist ein Ende auf, das sich zur Außenseite des Dichtmaterials8 erstreckt und die Elektrode7 ist. Die metallische Isolierschicht11 , die an der Unterseite des leitfähigen Substrats10 haftet, weist eine laminierte Struktur aus einer Isolierschicht und einer metallischen Schutzschicht auf. Ein Epoxidharz in das Füllstoffe, wie z. B. Bornitrid und Aluminiumoxid, gemischt sind, wird für die Isolierschicht verwendet. Die Isolierschicht haftet an der metallischen Schutzschicht, die aus Kupfer oder Aluminium mit einer hohen Wärmeleitfähigkeit hergestellt ist. Die metallische Isolierschicht11 ist mit einer Abstrahlplatte, einem Kühlkörper mit einer Vielzahl von Rippen und einer wassergekühlten Rippe verbunden, was in7 nicht dargestellt ist. - Die durch die Funktionen der Halbleiterelemente
1 erzeugte Wärme wird auf das Verbindungsmaterial2a , das leitfähiges Substrat10 und die metallische Isolierschicht11 übertragen, und außerdem wird die Wärme, z. B. durch die Abstrahlplatte (nicht dargestellt), die mit der metallischen Isolierschicht11 verbunden ist, nach außen abgestrahlt. Auf diese Weise wird ein Anstieg der Temperatur der Halbleiterelemente1 unterdrückt. - Eine der Oberseitenelektroden (Gate-Elektrode) von einem der Halbleiterelemente
1 , z. B. dem IGBT, ist mittels des Drahts5 mit der Elektrode7 verbunden. Die andere Oberseitenelektrode (Emitter-Elektrode) des Halbleiterelements1 ist mittels des Drahts5 mit den Oberseitenelektroden eines anderen der Halbleiterelemente1 , z. B. der Diode, verbunden, die wie der IGBT an das Halbleiterelement1 angrenzend angeordnet ist. Die Unterseitenelektrode (Kollektor-Elektrode) der Halbleiterelemente1 ist mit Außenanschlüssen über das leitfähige Substrat10 und die Elektrode7 elektrisch verbunden. - Die Elektroden
7 werden durch Biegen von flachen Platten durch Stanzen ausgebildet, wobei die flachen Platten aus Kupfer oder einer Kupferlegierung hergestellt sind und eine Dicke von ca. 0,5 mm bis 2 mm aufweisen. Die Oberflächen der Halbleiterelemente1 sind normalerweise mit externen Elektroden durch Drahtbonden mit den Drähten5 aus Metall stoffschlüssig verbunden, das Al oder Cu als Hauptbestandteil enthält. Die Halbleitervorrichtung im zweiten bevorzugten Ausführungsbeispiel soll eine Steuerung eines großen Stroms durch Umschalten übernehmen und den großen Strom als Betriebsstrom weiterleiten. Daher ist die Vielzahl der Drähte5 parallel angeordnet, und dicke Metalldrähte mit einem Durchmesser von ca. 200 bis 500 µm werden für die Drähte5 verwendet. - Das Verbindungsmaterial
2a weist die gleiche Fläche wie die einer Verbindungsfläche auf, die dem Verbinden der Halbleiterelemente1 unterzogen wird. Im zweiten bevorzugten Ausführungsbeispiel ist die Verbindungsfläche, die dem Verbinden des Halbleiterelements1 unterzogen wird, die Unterseite des Halbleiterelements1 . Das Halbleiterelement1 weist insbesondere eine Seitenlänge der Bodenfläche von 4 mm bis 18 mm auf, deren Länge identisch zur Länge der jeweiligen Seite des Verbindungsmaterials2a ist. - Herstellungsverfahren
- Ein Verfahren zur Herstellung der Halbleitervorrichtung im zweiten bevorzugten Ausführungsbeispiel umfasst die Schritte, die mit denen im ersten bevorzugten Ausführungsbeispiel übereinstimmen, sodass die Beschreibungen mit Bezug auf das Ablaufdiagramm von
2 erfolgen, das im ersten bevorzugten Ausführungsbeispiel verwendet wurde. - Zuerst wird das Verbindungsmaterial
2a gleichermaßen wie im ersten bevorzugten Ausführungsbeispiel aus einem großen Verbindungsmaterial2 mit der Folienform und der Sinterfähigkeit ausgeschnitten (, was dem Schritt S101 in2 entspricht). Hierbei weist das ausgeschnittene Verbindungsmaterial2a die gleiche Fläche wie die der Oberfläche (Unterseite) auf, die dem Verbinden der Halbleiterelemente1 unterzogen wird. Ein Aufnahmeelement20 wird zum Ausschneiden des Verbindungsmaterials2a verwendet. Nachdem das Aufnahmeelement20 das Verbindungsmaterial2a ausgeschnitten hat, adsorbiert das Aufnahmeelement20 weiter, und transportiert und ordnet das Verbindungsmaterial2a auf dem leitfähigen Substrat10 an (, was dem Schritt S102 und dem Schritt S103 in2 entspricht). - Darüber hinaus ist ein Substrat im ersten bevorzugten Ausführungsbeispiel das Isoliersubstrat
3 , aber ein Substrat im zweiten bevorzugten Ausführungsbeispiel ist das leitfähige Substrat10 . Danach werden die Halbleiterelemente1 auf dem Verbindungsmaterial2a angeordnet (, was dem Schritt S104 in2 entspricht). - Anschließend wird das Verbindungsmaterial
2a gesintert (, was dem Schritt S105 in2 entspricht). Die Heiztemperaturen und der aufgebrachte Druck sind ähnlich jenen im ersten bevorzugten Ausführungsbeispiel. Danach werden die Drähte zwischen den Oberseitenelektroden der Halbleiterelemente1 oder zwischen den Oberseitenelektroden1 und der Elektrode7 angeschlossen (, was dem Schritt S108 in2 entspricht). - Zuletzt werden das leitfähige Substrat
10 , die Halbleiterelemente1 , das Verbindungsmaterial2a und die Drähte5 mit dem Dichtmaterial8 abgedichtet, das Epoxidharz als Hauptbestandteil enthält (, was dem Schritt S109 in2 entspricht). Das Gehäuse6 wird mit dem Dichtmaterial8 im ersten bevorzugten Ausführungsbeispiel aufgefüllt, während die Halbleitervorrichtung im zweiten bevorzugten Ausführungsbeispiel das Gehäuse6 nicht umfasst und das Abdichten z. B. durch Spritzpressen ausführt. Für das durch das Spritzpressen durchgeführte Abdichten wird die metallische Isolierschicht11 eng anliegend mit der Unterseite des leitfähigen Substrats10 verbunden. Somit werden die Verbindungsbereiche in der Halbleitervorrichtung mit dem Dichtmaterial8 fixiert, sodass eine höhere Qualität und höhere Zuverlässigkeit der Verbindungsbereiche erreicht werden. - Wirkungen
- Beim Verfahren zum Herstellen der Halbleitervorrichtung im zweiten Ausführungsbeispiel ist das Substrat ein leitfähiges Substrat
10 , das Cu enthält. Eine Oxidschicht auf der Oberfläche des Substrats kann durch das Verbindungsmaterial2a entfernt werden, das ebenfalls mit Cu verbunden werden kann. Somit kann die hohe Qualität und hohe Zuverlässigkeit der Verbindung erreicht werden. - Darüber hinaus können die oben beschriebenen bevorzugten Ausführungsbeispiele gemäß der vorliegenden Erfindung beliebig kombiniert werden oder jedes bevorzugte Ausführungsbeispiel kann in geeigneter Weise im Schutzumfang der Erfindung variiert oder weggelassen werden.
- Obwohl die Erfindung detailliert dargestellt und beschrieben wurde, ist die vorstehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es ist daher selbstverständlich, dass diverse Modifikationen und Variationen erfolgen können, ohne vom Schutzumfang der Erfindung abzuweichen.
- Zusammenfassend ist festzustellen:
- Ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: (a) Anordnen eines Verbindungsmaterials (Isoliersubstrats
3 ) auf einem Substrat, mit einer Folienform und mit einer Sinterfähigkeit;(b) Anordnen eines Halbleiterelements1 auf dem Verbindungsmaterial2a nach dem Schritt (a); und (c) Sintern des Verbindungsmaterials2a , wobei ein Druck auf das Verbindungsmaterial2a zwischen dem Substrat und dem Halbleiterelement1 aufgebracht wird. Das Verbindungsmaterial2a umfasst Partikel aus Ag und Cu, und die Partikel sind mit einer organischen Schicht beschichtet. - Neben der vorstehenden schriftlichen Beschreibung der Erfindung wird zu deren ergänzender Offenbarung hiermit explizit auf die zeichnerische Darstellung der Erfindung in den
1 bis7 verwiesen. - Bezugszeichenliste
-
- 1
- Halbleiterelemente
- 2
- Ausgangs-Verbindungsmaterial
- 2a, 2b
- Verbindungsmaterial
- 3
- Isoliersubstrat
- 4
- Abstrahlplatte
- 5
- Drähte
- 6
- Gehäuse
- 7
- Elektrode
- 8
- Dichtmaterial
- 10
- leitfähiges Substrat
- 11
- Isolierschicht
- 20, 20A
- Aufnahmeelement
Claims (7)
- Verfahren zum Herstellen einer Halbleitervorrichtung, das folgende Schritte umfasst: (a) Anordnen eines Verbindungsmaterials (
2a ), das eine Folienform aufweist und eine Sinterfähigkeit aufweist, auf einem Substrat; (b) Anordnen eines Halbleiterelements (1 ) auf dem Verbindungsmaterial (2a ) nach dem Schritt (a); und (c) Sintern des Verbindungsmaterials (2a ), wobei ein Druck auf das Verbindungsmaterial zwischen dem Substrat und dem Halbleiterelement (1 ) aufgebracht wird, wobei das Verbindungsmaterial (2a ) Partikel von Ag und/oder Cu aufweist, und die Partikel mit einer organischen Schicht beschichtet sind. - Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, wobei das Verbindungsmaterial (
2a ), das die Folienform aufweist und die Sinterfähigkeit aufweist, eine einheitliche Dicke aufweist. - Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Substrat (
3 ) ein Isoliersubstrat aufweist, das SiN und/oder AIN enthält, und das Isoliersubstrat (3 ) eine Oberfläche auf der Seite des Halbleiterelements (1 ) aufweist, auf der ein Schaltungsmuster ausgebildet ist, das Cu enthält. - Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch1 oder 2, wobei das Substrat ein leitfähiges Substrat (
10 ) aufweist, das Cu enthält. - Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, das ferner (d) das Ausschneiden des Verbindungsmaterials (
2a ) aus einem Ausgangs-Verbindungsmaterial (2 ), das eine Folienform aufweist und eine Sinterfähigkeit aufweist, vor dem Schritt (a) umfasst, wobei das Verbindungsmaterial (2a ) die gleiche Größe wie die einer dem Verbinden unterzogenen Oberfläche des Halbleiterelements (1 ) aufweist, wobei das im Schritt (d) ausgeschnittene Verbindungsmaterial (2a ) auf dem Substrat im Schritt (a) angeordnet wird. - Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 5, wobei das Verbindungsmaterial (
2a ) im Schritt (d) mit einem adsorptiven Aufnahmeelement (20 ) ausgeschnitten wird, und das mit dem adsorptiven Aufnahmeelement (20 ) ausgeschnittene Verbindungsmaterial (2a ) im Schritt (a) transportiert und angeordnet wird, und das Verbindungsmaterial (2a ), das im Schritt (d) mit dem adsorptiven Aufnahmeelement (20 ) ausgeschnitten wird, die gleiche Fläche wie die dem Verbinden unterzogene Oberfläche des Halbleiterelements (1 ) aufweist. - Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei das Verbindungsmaterial (
2a ) dämpfende Eigenschaften und eine Klebekraft aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015092616A JP6415381B2 (ja) | 2015-04-30 | 2015-04-30 | 半導体装置の製造方法 |
JP2015-092616 | 2015-04-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102016206542A1 true DE102016206542A1 (de) | 2016-11-03 |
DE102016206542B4 DE102016206542B4 (de) | 2022-12-22 |
Family
ID=57136012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016206542.4A Active DE102016206542B4 (de) | 2015-04-30 | 2016-04-19 | Verfahren zum Herstellen einer Halbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US9627350B2 (de) |
JP (1) | JP6415381B2 (de) |
CN (1) | CN106098573B (de) |
DE (1) | DE102016206542B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018204887B3 (de) | 2018-03-29 | 2019-09-05 | Danfoss Silicon Power Gmbh | Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015115665A1 (ja) * | 2014-02-03 | 2015-08-06 | 国立大学法人大阪大学 | 接合構造体、及び接合構造体の製造方法 |
JP2021002644A (ja) * | 2019-06-21 | 2021-01-07 | 株式会社村田製作所 | 半導体装置及びその製造方法 |
WO2021039566A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
WO2021039565A1 (ja) * | 2019-08-26 | 2021-03-04 | リンテック株式会社 | 積層体の製造方法 |
CN110756943A (zh) * | 2019-09-20 | 2020-02-07 | 西安中车永电电气有限公司 | 一种提高焊接质量的底板结构及其焊接方法 |
JP7313315B2 (ja) * | 2020-05-19 | 2023-07-24 | 三菱電機株式会社 | 半導体装置の製造方法及び電力制御回路の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0275433B1 (de) | 1986-12-22 | 1992-04-01 | Siemens Aktiengesellschaft | Verfahren zur Befestigung von elektronischen Bauelementen auf einem Substrat, Folie zur Durchführung des Verfahrens und Verfahren zur Herstellung der Folie |
JP2003234359A (ja) * | 2002-02-08 | 2003-08-22 | Hitachi Ltd | 半導体装置の製造方法 |
JP2005045023A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Corp | 半導体装置の製造方法および半導体製造装置 |
JP2009004666A (ja) | 2007-06-25 | 2009-01-08 | Hitachi Ltd | パワー半導体モジュールおよびその製造方法 |
JP2008085354A (ja) * | 2007-10-22 | 2008-04-10 | Toshiba Corp | 半導体製造装置 |
US8592260B2 (en) * | 2009-06-26 | 2013-11-26 | Nitto Denko Corporation | Process for producing a semiconductor device |
MY160373A (en) | 2010-07-21 | 2017-03-15 | Semiconductor Components Ind Llc | Bonding structure and method |
DE102010042721A1 (de) | 2010-10-20 | 2012-04-26 | Robert Bosch Gmbh | Ausgangswerkstoff einer Sinterverbindung und Verfahren zur Herstellung der Sinterverbindung |
EP2636043B1 (de) | 2010-11-03 | 2020-09-09 | Alpha Assembly Solutions Inc. | Sintermaterialien und befestigungsverfahren damit |
JP5627789B2 (ja) * | 2011-08-04 | 2014-11-19 | 三菱電機株式会社 | 半導体装置とその製造方法 |
JP2012191238A (ja) * | 2012-06-15 | 2012-10-04 | Hitachi Ltd | 導電性焼結層形成用組成物、これを用いた導電性被膜形成法および接合法 |
US20140120356A1 (en) * | 2012-06-18 | 2014-05-01 | Ormet Circuits, Inc. | Conductive film adhesive |
JP2014135411A (ja) * | 2013-01-11 | 2014-07-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JP6214273B2 (ja) * | 2013-08-08 | 2017-10-18 | 三菱電機株式会社 | 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法 |
-
2015
- 2015-04-30 JP JP2015092616A patent/JP6415381B2/ja active Active
- 2015-12-04 US US14/959,139 patent/US9627350B2/en active Active
-
2016
- 2016-04-19 DE DE102016206542.4A patent/DE102016206542B4/de active Active
- 2016-04-29 CN CN201610283784.2A patent/CN106098573B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018204887B3 (de) | 2018-03-29 | 2019-09-05 | Danfoss Silicon Power Gmbh | Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente |
Also Published As
Publication number | Publication date |
---|---|
JP2016213223A (ja) | 2016-12-15 |
JP6415381B2 (ja) | 2018-10-31 |
CN106098573B (zh) | 2019-05-17 |
CN106098573A (zh) | 2016-11-09 |
US20160322327A1 (en) | 2016-11-03 |
DE102016206542B4 (de) | 2022-12-22 |
US9627350B2 (en) | 2017-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016206542B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102014113238B4 (de) | Elektronische Leistungsvorrichtung und Verfahren zur Herstellung einer elektronischen Leistungsvorrichtung | |
DE102014213564B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE102014103773B4 (de) | Mehrchip-Halbleiter-Leistungsbauelement und Verfahren zu seiner Herstellung | |
DE102009000587B4 (de) | Verfahren zur Herstellung eines Moduls mit einer gesinterten Verbindung zwischen einem Halbleiterchip und einer Kupferoberfläche | |
DE102014221636B4 (de) | Halbleitermodul und Verfahren zum Herstellen desselben | |
DE102014212376B4 (de) | Halbleitervorrichtung | |
DE102014222993B4 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
EP3008753A1 (de) | Leistungsmodul | |
EP1772900A2 (de) | Anordnung mit mindestens einem Leistungshalbleiterbauelement und Herstellungsverfahren eines Leistungshalbleiterbauelements, welches einen Schritt Drucksintern beinhaltet | |
DE112015000139B4 (de) | Halbleitermoduleinheit und Halbleitermodul | |
DE102011088218B4 (de) | Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung | |
DE102018210721A1 (de) | Semiconductor module, method for manufacturing the same and electric power conversion device | |
DE102019210172A1 (de) | Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers | |
DE102009026480A1 (de) | Modul mit einer gesinterten Fügestelle | |
DE112020006116T5 (de) | Körper einer elektrischen schaltung, leistungsumsetzungsvorrichtung und herstellungsverfahren für körper einer elektrischen schaltung | |
DE112018001769B4 (de) | Leistungsmodul und Herstellungsverfahren des Leistungsmoduls | |
DE102019132837B4 (de) | Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung | |
DE102018211826A1 (de) | Halbleitermodul, Verfahren zu dessen Herstellung und Leistungswandlervorrichtung | |
DE102018217231B4 (de) | Halbleitervorrichtung und Verfahren zur Fertigung derselben | |
DE102015216779B4 (de) | Leistungshalbleitervorrichtung | |
DE112019006776T5 (de) | Halbleiterbauelement, verfahren zur herstellung desselben und leistungswandler | |
DE102016224068B4 (de) | Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben | |
DE112018008233T5 (de) | Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler | |
DE112018004816T5 (de) | Leistungsmodul, verfahren zur herstellung desselben und leistungswandler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |