DE102018204887B3 - Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente - Google Patents

Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente Download PDF

Info

Publication number
DE102018204887B3
DE102018204887B3 DE102018204887.8A DE102018204887A DE102018204887B3 DE 102018204887 B3 DE102018204887 B3 DE 102018204887B3 DE 102018204887 A DE102018204887 A DE 102018204887A DE 102018204887 B3 DE102018204887 B3 DE 102018204887B3
Authority
DE
Germany
Prior art keywords
sintering
soldering
substrate
stack
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018204887.8A
Other languages
English (en)
Inventor
Frank Osterwald
Holger Ulrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102018204887.8A priority Critical patent/DE102018204887B3/de
Priority to US17/041,689 priority patent/US20210013175A1/en
Priority to CN201980019985.3A priority patent/CN111902931A/zh
Priority to PCT/EP2019/056730 priority patent/WO2019185391A1/en
Application granted granted Critical
Publication of DE102018204887B3 publication Critical patent/DE102018204887B3/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H05K13/0465—Surface mounting by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27418—Spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H01L2224/75316—Elastomer inlay with retaining mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Es werden ein Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente 30 und ein Herstellungssystem beschrieben, welches eine derartige Halbleiterleistungsmodulkomponente und eine Pressvorrichtung 20 zum Herstellen einer Halbleiterleistungsmodulkomponente aufweist. Die Halbleiterleistungsmodulkomponente 30 weist zumindest ein erstes Element 1, ein zweites Element 2 und ein drittes Element 3 auf, welche in einem Stapel 10 angeordnet sind. Das erste Element 1 und das zweite Element 2 sind durch Sintern in einem Sinterbereich 4 verbunden, und das zweite Element 2 und das dritte Element 3 sind durch Löten in einem Lötbereich 6 verbunden. Das Sintern und Löten werden gleichzeitig ausgeführt, wobei der Lötbereich 6 auf eine Löttemperatur erwärmt wird und der Sinterbereich 4 auf eine Sintertemperatur erwärmt wird, wobei die Löttemperatur und die Sintertemperatur aufeinander abgestimmt sind. Druck wird auf den Stapel 10 ausgeübt, welcher zumindest einen Lötbereich 6 und den zumindest einen Sinterbereich 4 mit Stabilisierungselementen 7 aufweist, welche in dem Lötbereich 6 angeordnet sind.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmodules mit einer solchen Modulkomponente mit Komponententeilen, welche zusammengesintert sind, und mit Komponententeilen, welche zusammengelötet sind.
  • Halbleiterleistungsmodule weisen eine gewisse Art eines Halbleiterschalters wie z. B. ein IGBT, MOSFET oder andere Halbleitersteuerschalter auf, welche zum Schalten von elektrischen Strömen geeignet sind.
  • Diese Schalter werden auf ein Substrat montiert und sind mit elektrischen Leitern verbunden, welche es erlauben, dass elektrische Ströme in die Vorrichtung und aus ihr heraus fließen, wobei die Verbindungen dafür vorgesehen sind, dass der Betrieb des Halbleiterschalters gesteuert wird. Die Montiereinrichtung der Halbleiterkomponententeile auf das Substrat muss eine niedrige elektrische Leitfähigkeit und eine hohe Zuverlässigkeit aufweisen. Während des Betriebs kann die Halbleiterkomponente hohe Temperaturen erreichen und unterliegt auch Temperaturschwankungen, so dass es ebenfalls wichtig ist, dass die Montiereinrichtung der Halbleiterkomponententeile auf das Substrat eine hohe thermische Leitfähigkeit und eine hohe Zuverlässigkeit unter gelegentlich hohen Temperaturbedingungen und Temperaturschwankungen aufweist. Wegen dieser Temperaturbedingungen ist das Substrat normalerweise weiterhin mit einer Grundplatte einer bestimmten Form oder einer Wärmequelle verbunden, damit die durch das Halbleiterkomponententeil erzeugte Wärme aus dem Modul herausgeleitet wird. Des Weiteren müssen die Verbindungseinrichtungen zwischen dem Substrat und der Grundplatte auch eine hohe thermische Leitfähigkeit und hohe Zuverlässigkeit aufweisen.
  • Zum Verbinden der Halbleiterkomponententeile mit den Substraten und der Substrate mit der Grundplatte sind zahlreiche Einrichtungen vorhanden. Verbindungsarten für diese Verbindungen sind Sintern und/oder Löten.
  • Halbleiterleistungsmodulkomponenten werden typischerweise aus zahlreichen Elementen montiert, um einen „Wärmestapel“ zu bilden, eine montierte Anzahl von Komponenten, durch welchen Wärme von dem wärmeerzeugenden Komponententeil, welcher normalerweise der Halbleiterchip selbst ist, an eine externe Wärmequelle geleitet wird. Dieser Leistungshalbleiterchip stellt den Kern der gesamten Struktur dar. Der Chip wird normalerweise auf einem Substrat montiert. Dies kann ein Substrat sein, welches eine Isolierschicht mit leitenden Schichten an beiden Seiten wie beispielsweise ein direkt kupferbondiertes (DCB-Substrat) sein kann, wobei die Isolierschicht aus einer Keramik und die leitenden Schichten aus Metall, in diesem Fall Kupfer, gebildet sind. Das Substrat selbst bildet Teil der elektrischen Schaltung und ist in einer Art und Weise aufgebaut, dass sie der Funktion entspricht, dass z. B. die obere leitende Schicht, welche als leitende Schaltkreiselemente gebildet ist, einen elektrischen Kontakt zwischen den daran montierten elektronischen Bauteilkomponenten bildet. Um eine Struktur bereitzustellen, welche Wärme sehr gut leitet und gleichermaßen eine hohe mechanische Stabilität der Struktur verleiht, kann das Substrat mit einer Grundplatte, welche typischerweise aus Kupfer besteht, verbunden sein. Wahlweise kann Aluminium oder ein anderes geeignetes Metall oder eine Keramik verwendet werden. Wahlweise kann diese Grundplatte auf der Seite gegenüberliegend der Seite angelegt sein, auf welcher das Substrat für eine effiziente Kühlwirkung unter Verwendung direkter Flüssigkeitskühlung montiert sein, oder sie kann wahlweise Kühlkanäle oder ähnliches enthalten, welche das Kühlmittel hindurchleiten, um Wärme von den Modulkomponenten, welche als ein Stapel zahlreicher Komponententeile angeordnet ist, abzuführen. Der Wärmestapel mit dem Halbleiterchip kann zusätzlich einen Wärmepuffer auf dem Chip aufweisen, welcher ein Teil mit einer zusätzlichen hohen Wärmekapazität wie beispielsweise einer Metallschicht auf der Seite des Chips entfernt von dem Substrat darstellt. Es ist auch möglich, dass Drahtverbindungen, Bänder, Clips, Stromschienen oder ähnliches als Kontaktelemente verwendet werden können. Das Verwenden eines zweiten Substrats auf der oberen Seite des Halbleiterchips kann ebenfalls zweckdienlich sein.
  • Für die Verbindung zwischen dem Chip, dem Substrat und der Grundplatte wird normalerweise ein Lötprozess unter Verwendung von Weichlot benutzt. Dies kann aus einer Aufeinanderfolge von einzelnen Prozessschritten für die zahlreichen Lötverbindungsebenen in dem Wärmestapel aufgebaut sein, wobei mit dem Verbinden, welches die höchste Temperaturen benötigt, begonnen wird, was dann stabil unter der niedrigeren Verbindungstemperatur liegt, welche für die nachfolgenden Prozessschritte benötigt wird, und dann mit der nächst höheren Temperaturverbindung fortzufahren. In Abhängigkeit von der Struktur des Stapels kann in alternativer Weise ein einziger Prozessschritt mit gleichzeitigem Lötverbinden aller Verbindungsebenen eingesetzt werden.
  • Die letztere Art von Prozess spart Herstellungszeit.
  • Um den oben genannten Lötprozess auszuführen, muss Wärme der Struktur zugeführt werden, was optional unter einer gesteuerten Prozessatmosphäre gemacht werden kann. Das kann durchgeführt werden durch thermischen Kontakt mit heißen Platten, durch induktive Wärmeübertragung oder durch irgendeine andere bekannte Art. Manchmal kann sogar zum Löten ein gewisses Druckprofil zusätzlich zur Anwendung von Temperaturprofilen angewendet werden. Eine Kombination von unterschiedlichen Temperatur/Druck-Profilen in einer Prozesskammer wie z. B. für ein Vakuumlöten, kann angewendet werden, um hohlraumfreie, großflächige Lötverbindungen zu erhalten.
  • Es ist ebenfalls bekannt, gesinterte Verbindungen zu verwenden, wobei gewöhnlich Silbersinterpasten angewendet werden, und zwar anstelle von Lötverbindungen. Gesinterte Verbindungen benötigen das Anlegen von Druck, um den Sinterprozess auszuführen. Der Prozessdruck, welcher für ein Sintern notwendig ist, kann in der Form eines uniaxialen Druckes mittels einer Druckvorrichtung in der Art eines festen Stempels oder anderweitig mittels einer hydrostatischen Druckeinrichtung, welche den Druck auf die Komponententeile ausübt, welche unter der Verwendung eines weichen Kissens gesintert werden, welches in einer geschlossenen Presswerkzeugkammer angeordnet ist. Durch Anwenden einer derartigen Druckvorrichtung werden die Chips bzw. Halbleiterbauelemente durch Sintern unter Verwendung von Sinterpasten auf ein Substrat durch Anlegen von Druck und Wärme verbunden.
  • Es ist im Stand der Technik auch bekannt, dass während des Sinterns eines Halbleiterchips auf ein Substrat ein Wärmespeicher gleichzeitig mit dem Drucksintern des Halbleiterbauelements und des Substrats auf die Oberfläche des Chips gegenüber der mit dem Substrat verbundenen Oberfläche gesintert wird, welches ein Wärmespeicher ist, z. B. eines, welches Kupfer aufweist. Ein derartiger Wärmespeicher kann einen Kupferkörper aufweisen, welcher mit der Chipoberfläche verbunden ist und als ein Wärmereservoir wirkt, um die Temperaturextreme von Temperaturschwankungen zu reduzieren und/oder als eine Schutzschicht für den Halbleiterchip zu wirken, wenn Verbinder, wie z. B. Drahtverbinder, mit dem Chip verbunden werden. Es ist im Stand der Technik bekannt, verschiedene Sinterverbindungen in einem einzigen Prozessschritt auszuführen.
  • Unter Berücksichtigung des Vorstehenden, versteht es sich, dass ein Verbinden des Substrates mit der Grundplatte durch gleichzeitiges Sintern der Chip- und der Substratverbindung ausgeführt wird, und, falls benötigt, gleichzeitig ein Sintern der Chip- und der Wärmespeicherverbindung durchzuführen. Es ist jedoch im Stand der Technik auch bekannt, dass dieser Prozess ziemlich viele Schwierigkeiten aufweist, welche in einem derart breiten kombinierten Prozess auftreten, welche noch nicht überwunden werden konnten. Der Grund dafür ist, dass es noch nicht möglich gewesen ist, all die Prozessparameter, welche benötigt werden, damit alle Verbindungen gleichzeitig zusammengesintert werden können, aufeinander abzustimmen. Die Prozessparameter, welche am schwierigsten aufeinander abgestimmt werden können, sind die Temperaturen und Drücke und/oder die Variationen von Temperatur/Druck mit der Zeit.
  • Zusätzlich dazu weist die Auslegung von Sinterpresswerkzeugen eine Schwierigkeit auf, weil die harte gesinterte Verbindung, welche zwischen einem DCB und einer Grundplatte benötigt wird, eine Herausforderung bezüglich der thermo-mechanischen Integrität der Verbindung darstellt, z. B. um mit dem beträchtlichen Verwinden der Struktur fertigzuwerden, welche auftritt, wenn sie von der Prozesstemperatur heruntergekühlt wird. Es ist auch bekannt und allgemeine Praxis, dass ein DCB-Substrat an eine Grundplatte hartgelötet wird. Ein wiederkehrender Nachteil ist in der Übertragung von Prozesswärme an die Komponententeile während des Lötens wegen der geringen Wärmeübertragung von einer Heizplatte auf die Komponententeile enthalten, welche darauf ruhen. Dies ist besonders zutreffend für den Fall, wenn die Komponententeile geklammert sind, jedoch keine ausreichende Kontaktfläche aufweisen. Um zu verhindern, dass ungewisse Prozessergebnisse auftreten, ist versucht worden, Komponententeile, wie z. B. den Wärmestapel, fest auf die Heizplatte während des Lötens zu pressen, was jedoch zum Ausdrücken des Lötmaterials führt, sobald es geschmolzen ist und so zu einer lotarmen und deshalb qualitativ niedrigen Verbindung führt.
  • Des Weiteren muss berücksichtigt werden, dass Lötverbindungen von Chips vergleichsweise leicht ihre Grenzen bei Langzeitspannungsaussetzung erreichen, weil die Festigkeit des Lotmaterials bei relativ hohen Betriebstemperaturen dramatisch reduziert ist. Je höher die Leistungsbelastung für eine Halbleiterleistungsmodulkomponente, desto höher sind die Temperaturen, welchen diese Modulkomponente ausgesetzt ist. Je dichter die Betriebstemperatur am Schmelzpunkt ist, desto geringer kann die Festigkeit des Materials erwartet werden. Dies ist durch die homologe Temperatur TH beschrieben, welche definiert ist als das Verhältnis der Betriebstemperatur (in Kelvin) zum Schmelzpunkt des Lotmaterials (ebenfalls in Kelvin): Als eine Formel T H = T/T mp .
    Figure DE102018204887B3_0001
  • Um in der Lage zu sein, eine Langzeitzuverlässigkeit und eine hohe Temperaturbeständigkeit für die Modulkomponenten während normalen Betriebes zu gewährleisten, ist versucht worden, die Löttechnologie durch Sintertechnologie für elektronische Leistungsanwendung bei relativ hohen Temperaturen zu ersetzen. Es darf nicht vergessen werden, dass deren Halbleiterverbindung, deren Temperatur sogar heute bei bis zu 175°C oder sogar bis zu 200°C liegt, aus diesem Grunde vorzugsweise gesintert ist.
  • Gerade weil die Betriebstemperaturen der Verbindungen mit großen Flächen zwischen einem Substrat und einer Grundplatte signifikant unter denjenigen der Verbindungsebenen dicht an dem Chip sind, wobei werden diese Verbindungen mit großen Bereichen normalerweise immer noch gelötet, da bei niedrigeren Temperaturen die Festigkeit des Lots im Allgemeinen ausreichend hoch ist. Mechanische Elastizität des Lotmaterials, welche manchmal in der Lage ist, thermomechanische Spannungen auszugleichen, welche zwischen einem Substrat und einer Grundplatte auftreten, ist auch besonders für Verbindungen mit großen Flächen geeignet. Eine Sinterverbindung ist nicht in der Lage, dies im selben Ausmaß zu sichern.
  • Ein entscheidender Nachteil des Standes der Technik, bei welchem Sinterverbindungen in den Verbindungsebenen, welche dicht an dem Chip sind, und die Lötverbindungen in den Verbindungsebenen mit großen Flächen (das bedeutet, Verbindungsebenen zwischen Substrat und Grundplatte), ist die Tatsache, dass die zwei unterschiedlichen Prozessschritte nacheinander ausgeführt werden müssen, was die Herstellungszeit derartiger Halbleiterleistungsmodulkomponenten erhöht. Diese Prozessschritte sind:
    1. 1. Die Verbindungen, welche dicht an dem Chip sind, müssen durch Sintern unter Druck mit Drücken typischerweise im Bereich von 10 bis 30 MPa und erhöhten Temperaturen typischerweise im Bereich von 250°C bis 280°C hergestellt werden.
    2. 2. Das mit den gesinterten Komponententeilen versehene Substrat wird danach mit der Grundplatte in einem Lötprozess bei erhöhten Temperaturen typischerweise im Bereich von 250°C bis 280°C verbunden. Dieser Lötprozess wird ohne Anwendung von Druck ausgeführt, da ansonsten das flüssige Lotmaterial bei den erwähnten Temperaturen aus der Lötschicht herausgepresst werden könnte.
  • In DE 10 2014 114 095 A1 ist eine Sintervorrichtung beschrieben, bei welcher eine Pressvorrichtung aus einem Oberstempel und einem Unterstempel besteht, wobei der Oberstempel mit einem Druckkissen zum Ausüben eines gegen den Unterstempel gerichteten Drucks versehen ist, welcher über eine Halbleiterleistungsmodulkomponente komplett gestülpt wird, so dass ein für das Sintern erforderlicher Druck auf die Halbleiterleistungsmodulkomponente ausgeübt werden kann. Die zum Sintern außerdem erforderlichen Temperaturen werden dadurch erreicht, dass entweder im Unterstempel oder im Oberstempel zusätzlich eine Heizvorrichtung vorgesehen ist.
  • In DE 10 2015 114 522 A1 ist ein Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandshaltern beschrieben. Dabei werden DCB-Substrate auf Bodenplatten in an sich bekannter Weise mittels Lot aufgelötet, wobei die Lötschicht als Preform Abstandshalter aufweist und das Löten unter Wärme und Druck durchgeführt werden, wobei das DCB-Substrat Leistungshalbleiter trägt, die dort durchaus auch angesintert sein können. Der Sinterschritt muss dann allerdings abgekoppelt und vor dem Lötvorgang durchgeführt werden.
  • In DE 10 2016 206 542 A1 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung beschrieben. Insbesondere wird auf ein Verfahren zum Verbinden eines Substrat und eines Halbleiterelements in einer Halbleitervorrichtung abgestellt. Es werden Leistungsmodule mit Halbleitern auf Isoliersubstraten auf Abstrahlplatten jeweils mit Verbindungsmaterial verbunden. Zwar wird angeregt, als Verbindungsmaterial auch Lot zu verwenden. Es wird jedoch herausgestellt, falls das Verbindungsmaterial ein sinterbares Material ist, die Verbindungen durch Sintern simultan herzustellen. Anregungen, Löten und Sintern simultan durchzuführen und gleichzeitig in der Lötschicht stabilisierende Mittel wie Abstandshalter vorzusehen, können dieser Druckschrift nicht entnommen werden.
  • In EP 2 560 468 A1 ist ein Verfahren zum Verbinden von Elementen einer Vielzahl von Elementen miteinander beschrieben. Die herzustellende Komponente weist Sinter- und Lötverbindungen auf. Jene Komponententeile, welche zusammengesintert sind, wird ein angemessener Druck für den Sinterprozess angelegt, damit dieser stattfindet, aber natürlich nur an diese Komponententeile. Jene Komponententeile, welche zusammengelötet werden, werden nicht mit Druck beaufschlagt. Sinter- und Lötvorgänge werden teilweise gleichzeitig unter Bezug auf ein Erwärmen sowohl der Sinterbereiche als auch der Lötbereiche ausgeführt. Das bedeutet, soweit Sintern und Löten betroffen ist, findet gleichzeitiges Erwärmen oder teilweise gleichzeitiges Erwärmen sowohl für die zu sinternden Komponententeile als auch für die zu lötenden Komponententeile statt. Das könnte zu einer Reduktion der Herstellungskosten führen. Einerseits finden diese zwei Prozesse jedoch zumindest teilweise zu verschiedenen Zeiten statt, und auf der anderen Seite muss ein Werkzeug, mittels welchem Druck auf jene Komponententeile ausgeübt wird, welche zusammengesintert werden, so klein wie möglich sein, damit die gesamte Größe der Modulkomponente abgedeckt werden kann. Des Weiteren wird vorgeschlagen, dass das Anlegen von Druck nach dem Heizen der Elemente, welche gesintert und gelötet werden sollen, ausgeführt wird.
  • Die Aufgabe der vorliegenden Erfindung ist es, ein Verfahren für die Montage von Halbleiterleistungsmodulkomponenten und Halbleiterleistungsmodulen bereitzustellen, mittels welche Löten und Sintern effizient mit hoher Festigkeit und Zuverlässigkeit der Verbindungen während des Betriebes einschließlich bei hohen und unter wechselnden Temperaturen ausgeführt werden kann.
  • Gemäß der Erfindung ist ein Verfahren zum Herstellen, d. h. Montage, einer Halbleiterleistungsmodulkomponente beschrieben, welches es ermöglicht, dass gesinterte und gelötete Verbindungen gleichzeitig in einem Prozessschritt unter der Anwendung von Wärme und Druck sowohl zum Sintern als auch zum Löten geschaffen werden.
  • Gemäß einem ersten Aspekt der Erfindung wird eine Halbleiterleistungsmodulkomponente montiert, welche zumindest ein erstes Element, ein zweites Element und ein drittes Element aufweist, welche die Komponententeile darstellen und in einem Stapel angeordnet sind, in welchem das erste Element und das zweite Element durch Sintern in einem Sinterbereich verbunden sind, und das zweite und das dritte Element durch Löten in einem Lötbereich verbunden sind. Gemäß der Erfindung werden Sintern und Löten gleichzeitig ausgeführt, wobei der Lötbereich auf eine Löttemperatur erwärmt wird und der Sinterbereich auf eine Sintertemperatur erwärmt wird. Die Löttemperatur und die Sintertemperatur werden aufeinander abgestimmt. Aufeinander abstimmen der Löttemperatur und der Sintertemperatur bedeutet, dass sowohl für Sintern als auch für Löten mehr oder weniger dieselben Temperaturen angewendet werden. Sobald die Temperatur so hoch ist, dass Sintern beginnt, wird Druck auf den Stapel angelegt, welcher zumindest einen Lötbereich und den zumindest einen Sinterbereich aufweist. Wenn der Lötbereich mit der Lötpaste mehr oder weniger die Sintertemperatur erreicht hat, wird das Lot gewöhnlich verflüssigt. Wenn Druck auf den Stapel angewendet wird, so würde dies normalerweise zum Herausquetschen des flüssigen Lotes aus dem Lotbereich führen. Damit das flüssige Lot nicht aus der Lotschicht herausgedrückt wird, sind Stabilisierungsmittel innerhalb der Lötschicht vorgesehen, welche den Druck aufnehmen können, ohne wesentlich zusammengedrückt zu werden. Die Stabilisierungsmittel nehmen den Druck auf und schaffen den Raum, so dass trotz des Druckes, welcher an das Modul angelegt wird, um den Sinterprozess auszuführen, ausreichend Lotmaterial in dem Lötbereich verbleibt. Sobald der Sinterprozess beendet worden ist, kann die Temperatur des Moduls, welcher es während des Sinterns und Lötens ausgesetzt war, reduziert werden, so dass, nachdem die Temperatur wieder Umgebungstemperatur erreicht hat, der Lötprozess und der Sinterprozess beendet sind.
  • Vorzugsweise wird der Druck auf den kompletten Bereich der Modulkomponente ausgeübt, welcher bei erfolgter Montage aller Komponententeile die gesamte Modulkomponente abdeckt oder überlappt. Jedoch ist es auch möglich, den Druck nur auf diejenigen Stapel oder auf den Stapel der Modulkomponenten anzulegen, bei welchen Sintern und Löten vollständig gleichzeitig ausgeführt werden müssen.
  • Gemäß einem weiteren Ausführungsbeispiel sind die Stabilisierungsmittel Erhebungen, welche auf einer Oberfläche des zweiten Elementes angeordnet sind, welche auf das dritte Element weist, oder auf einer Oberfläche des dritten Elementes und welche auf das zweite Element weist. Diese Erhebungen sind vorzugsweise Teile der jeweiligen Elemente, d. h. Elemententeile und schaffen ausreichend Raum zwischen den zwei Elementen, welche zusammengelötet werden, so dass bei einem Stadium, wenn die Lotpaste flüssig geworden, selbst unter der Anwendung von Druck das verflüssigte Lotmaterial nicht aus dem Lötbereich zwischen den zusammenzulötenden Komponenten herausgequetscht wird.
  • Vorzugsweise ist das Stabilisierungsmittel aus einem Material, das während des Lötens fest bleibt, selbst bei der Temperatur des Lötens. Dies ist notwendig, um den Druck aufzunehmen, welcher zum Ausführen des Sinterprozesses notwendig ist.
  • Gemäß einem weiteren Ausführungsbeispiel sind die Stabilisierungsmittel feste Abstandsmittel, welche zwischen dem zweiten Element und dem dritten Element angeordnet sind, insbesondere sind die Abstandsmittel eingebunden in ein Lotmaterial, um eine Lotvorform zu bilden. Die Lotvorform ist noch fest bei dem Druck und der Temperatur des Sinterprozesses.
  • Nach einem weiteren Ausführungsbeispiel weist die Lotvorform im Wesentlichen kugelige Körper auf, welche aus Metall, insbesondere aus Kupfer, hergestellt sind, wobei die kugeligen Körper vorzugsweise Glas oder Keramik oder sogar ein Drahtgeflecht, insbesondere aus Metall, sind, insbesondere aus Kupfer hergestellt sind. Das Drahtgeflecht, welches während des Sinterns bei der Sintertemperatur auch fest bleibt, hat den Vorteil des gleichmäßigen Aufnehmens des Druckes innerhalb der Lotschicht, wenn der Druck auf die Komponenten angelegt wird, um den Sinterprozess zu initiieren und auszuführen.
  • Des Weiteren ist gemäß eines weiteren Ausführungsbeispiels das zweite Element ein DCB-Substrat, und/oder das dritte Element ist eine Grundplatte.
  • Gemäß einem weiteren Ausführungsbeispiel werden zusätzliche Komponententeile auf das erste Element und/oder das zweite Element gleichzeitig mit dem Sintern und dem Löten des Stapels gesintert. Um die Vielseitigkeit und Flexibilität der Modulkomponente zu erhöhen, können derartige zusätzliche Komponententeile vorgesehen sein und können mit dem erfinderischen Verfahren auf das jeweilige Element gesintert werden, d. h. das Komponententeil.
  • Die Halbleiterleistungsmodulkomponente weist zumindest ein erstes Element, ein zweites Element und ein drittes Element, welche die Komponententeile darstellen und als ein Stapel montiert sind, und eine Pressvorrichtung mit einer Heiz- und einer Presseinrichtung aufweist. Das erste Element und das zweite Element der Modulkomponente als dem ersten Teil des Herstellungssystems werden durch Löten in einem Lötbereich des Stapels verbunden, und das zweite Element und das dritte Element werden durch Sintern in einem Sinterbereich des Stapels mittels der Anwendung von der Pressvorrichtung auf den gesamten Stapel während des gesamten Prozesses des Sinterns und Lötens verbunden. Ein Heizen oder eine Zufuhr von Wärmeenergie zu diesem Stapel wird durch die Heizeinrichtung realisiert. Das Heizen findet bis zu einer Löttemperatur und einer Sintertemperatur statt, wobei die Heiztemperatur und die Löttemperatur aufeinander abgestimmt werden. Das Aufeinanderabstimmen dieser Temperaturen bedeutet, dass sowohl Sintern als auch Löten bei gleichen oder ähnlichen Temperaturen stattfindet. Sobald die Sintertemperatur erreicht ist, ist bei dieser Temperatur das Lot vollständig flüssig. An diesem Punkt des Prozesses wird das Pressen ausgeführt oder Druck wird durch die Presseinrichtung angelegt, welche ein weiches kissenartiges Element aufweist, welches so groß ist, dass es die Komponententeile der Modulkomponente überlappt oder vollständig umgibt. Durch Dimensionieren der Pressvorrichtung oder Presseinrichtung zum Überdecken der gesamten Struktur der Modulkomponente wird sichergestellt, dass der gesamte Stapel mit Druck sowohl im Sinterbereich als auch im Lötbereich beaufschlagt wird. Das weiche kissenartige Element ist umgeben in einem inneren und einem äußeren Begrenzungselement, welche gegeneinander verschiebbar sind, so dass, sobald Druck auf den Stapel angelegt wird, das kissenartige Element so zusammengepresst wird, dass ein Druck in Form eines hydrodynamischen Druckes auf den gesamten Stapel angelegt wird, welcher hoch genug und sanft genug ist, die empfindlichen Elemente der Modulkomponente nicht zu beschädigen, aber dennoch auch Bedingungen zum Sintern zu schaffen.
  • Gemäß einem weiteren Ausführungsbeispiel weist die Halbleiterleistungsmodulkomponente eine Stabilisierungseinrichtung innerhalb des Lötbereiches zum Aufnehmen des durch die Pressvorrichtung ausgeübten Druckes auf, und verhindert dadurch, dass Lotmaterial aus dem Lotbereich herausgequetscht wird. Diese Stabilisierungseinrichtung sichert, dass Löten selbst unter der Anwendung von Druck stattfinden kann, welcher für den Sinterprozess erforderlich ist, und zwar ohne irgendwelche Nachteile hinsichtlich der Qualität der Lötverbindung zu erzeugen, da das flüssige Lot innerhalb des Lötbereiches durch die Stabilisierungseinrichtung gehalten wird, welche als ein Abstandshalter zwischen den zusammenzulötenden Komponententeilen wirken, aber dass es ausreichend Raum dafür gibt, dass Lot dort verbleibt, sogar wenn Druck an die Komponententeile angelegt wird.
  • Dahingehend ist das Stabilisierungsmittel essentiell zum gleichzeitigen Ausführen von sowohl Sintern als auch Löten unter Druck, welcher tatsächlich zum Sintern benötigt wird und tatsächlich zum Löten nicht benötigt wird. Das Stabilisierungsmittel kann eine Lötvorform sein, welche ein Stabilisierungsgitter oder Abstandshalter oder ähnliches für die Lötverbindung aufweisen, welche in der Verbindungsebene zwischen dem Substrat und der Grundplatte angeordnet ist. Die Lötvorform kann auch ein Maschengitter oder eine gewisse Art eines Netzes oder ein Gitter oder ein Gittergewebe sein, welches aus Kupfer oder irgendeinem anderen geeigneten festen Metalldraht hergestellt sein kann, welcher durch ein Lotmaterial umgeben ist. Während des Lötprozesses, wenn der Stapel erwärmt wird, bleiben die Kupferdrähte fest, während das Lot die Phase von fest zu flüssig ändert und daher das flüssige Lot innerhalb der Abstände zwischen den Drähten des Gitters gehalten wird und ein Abstand zwischen den Oberflächen, welche zusammengelötet werden, beibehalten wird, um so die Lotschicht zu bilden, während die Kraft vom während des Prozesses aufgeprägten Druck gleichzeitig auch zum Sintern eingesetzt wird.
  • Das Stabilisierungsmittel kann sozusagen als eine Alternative zu dem Kupfergitter, eine Verteilung von Kupferkugeln oder Kugeln sein, welche aus einem anderen geeigneten Material hergestellt sind, welche eine Größe aufweisen, dass ein minimaler Abstand zwischen den festen zu verbindenden Oberflächen beibehalten wird. Es ist auch möglich, dass Glaskugeln als Teil der Lötvorform verwendet werden, welche in ähnlicher Weise funktionieren. All diese Ausführungsbeispiele haben gemein, dass das Lot, welches das Abstandshaltermaterial umgibt, schmilzt und den Abstandshalter in der verfestigten Lotmatrix bindet, sobald das Lot abgekühlt wird und die Phase von flüssig auf fest wechselt, aber während der flüssigen Phase des Lotes das Abstandshaltermaterial in der Lage ist, den durch die Pressvorrichtung ausgeübten Druck aufzunehmen.
  • Diese kugeligen Teilchen müssen einen Durchmesser in der gewünschten Lotschichtdicke für feste Netze haben. Für Drahtgitter sind es die Kreuzpunkte der überkreuzenden Drähte, welche die Lotschichtdicke definieren.
  • Es ist selbstverständlich, dass die Sinterverbindungen für die Verbindungen dicht an dem Halbleiterchip ausgewählt werden. Gemäß der Erfindung werden alle Verbindungsebenen gleichzeitig in einem einzigen Prozessschritt verbunden, bei welchem Druck auf den kompletten Stapel angelegt und thermische Energie auch in die Struktur eingeleitet wird. Es ist auch möglich, zusätzliche Prozessatmosphären oder Prozesskammern zu verwenden, um definierte Druckprofile für eine Prozessoptimierung einzuführen.
  • Prozessatmosphären können z. B. inerte Gase, wie z. B. Stickstoff, Prozessgase, wie z. B. Ameisensäure oder eine Kombination davon aufweisen, welche eine Atmosphäre mit niedrigem Sauerstoffgehalt bereitgestellt. Der absolute Druck in der Prozesskammer kann variieren von unter 10 hPa bis zu etwa 1500 hPa (10 mbar bis zu etwa 1,5 bar) absolut.
  • Ein gutes Lötergebnis kann erwartet werden, da gerade die Anwendung von Druck in vorteilhafter Weise die Wärmeübertragung von Heizelementen auf die Struktur beeinflusst. Es ist eine Selbstverständlichkeit, dass auch ein gutes Sinterergebnis erwartet werden kann, da Temperaturen und Drücke in dem Prozess ohne jedwede Nachteile für die Lötverbindungen an die Erfordernisse für die Sinterverbindungen angepasst werden können. Dem angelegten Druck kann entgegengewirkt werden oder er kann durch die Stabilisierungskräfte des Gitters oder der Abstandhalter der Lötvorform aufgenommen werden, wenn diese Lötvorformen so verwendet werden, dass ein gleichmäßiger Lötspalt bezüglich der gesinterten Verbindungen nahe an dem Chip gleichzeitig ausgebildet ist. Wegen der Tatsache, dass Druck an die gesamte Struktur angelegt wird, kann die Wärmeübertragung von einer Heizplatte an die Struktur, z. B. eine Grundplatte mit Kühlstruktur auf der Unterseite, erhalten werden. Das wäre nicht möglich, oder nur in eingeschränkter Weise möglich, ohne das Anlegen von Druck. Die Verbindungsmaterialien, welche am vorteilhaftesten für die jeweiligen Verbindungsebenen sind, können das Folgende einschließen: Sinterpasten, insbesondere Silbersinterpasten, für die Verbindungsebenen kleiner Flächen dicht an dem Halbleiterchip, welche Verbindungsebenen jedoch sehr großen und relativ häufigen Temperaturschwankungen ausgesetzt sind, und Lotmaterialien für Verbindungsebenen großer Flächen, welche weiter entfernt von dem Halbleiterchip sind und dazu neigen, kleineren Schwankungen und niedrigen Temperaturschwankungen ausgesetzt zu sein.
  • Was den gegenwärtigen Standpunkt betrifft, so erscheinen kupferbasierte Sinterpasten am besten geeignet.
  • In bevorzugten Ausführungsbeispielen sind Zinn-Silber-, Zinn-Silber-Kupfer-, Zinn-Antimon- und Indium-basierte Lote für das erfindungsgemäße Verfahren geeignet. Wenn z. B. der Schmelzpunkt der Lotlegierung im Bereich von 210°C bis 320°C gewählt wird, werden sich die Prozesstemperaturen sehr wahrscheinlich mit der Sintertemperatur für die Sinterpasten aneinander anpassen und somit neben zuverlässigen Sinterverbindungen zuverlässige Lötverbindungen ermöglichen.
  • Die grundlegenden Schritte für das erfindungsemäße Verfahren zum Montieren des Halbleiterleistungsmodulstapels, d. h. der Modulkomponente, sind wie folgt:
    1. a) Auftragen von Sinterpaste auf ein Substrat oder einen Chip, was durch Drucken oder durch Sprühen oder durch Lackieren ausgeführt werden kann;
    2. b) Ergreifen und Anordnen des Chips auf die Sinterpaste auf dem Substrat;
    3. c) Vormontieren des Substrates, falls benötigt, wobei das Vormontieren ein Hinzufügen weiterer Komponententeile oder anderer Verbindungen aufweist;
    4. d) Anbringen des vormontierten Substrates an einem Stapel einer Grundplatte und Aufbringen von Lot mit eingeschlossenem Stabilisierungsmittel in Form von Abstandshaltern;
    5. e) Zuführen von Wärmeenergie zu dem Stapel bis zur Temperatur des Sinterns und der Temperatur des Lötens, wobei diese Temperaturen aufeinander abgestimmt werden;
    6. f) Zuführen des Stapels von Grundplatte und vormontiertem Substrat in die Sinter-Löt-Prozesspresse und Ausführen von Sintern und Löten bei der jeweiligen Temperatur gemäß e).
    Für ein Modul, welches einen Wärmespeicher benötigt, kann ein derartiger Stapel mit einem Wärmepuffer angeordnet werden durch Auftragen von Paste auf den Chip oder den Puffer und Anordnen dieser Art von Stapel auf dem Chip, bevor die Schritte a) ausgeführt werden oder nach Schritt b).
  • Weitere Details von erfinderischen Ausführungsbeispielen werden in der nachfolgenden Zeichnung beschrieben, in welcher:
    • 1 das erfinderische Verfahren gemäß einem ersten Ausführungsbeispiel in seiner einfachsten Form veranschaulicht (1a) bis 1e)),
    • 2 ein ähnliches Ausführungsbeispiel der Erfindung mit einem DCB-Substrat zeigt, welches ein Keramikmittelteil aufweist (2a) bis 2f));
    • 3 einen ähnlichen Prozess gemäß 1 und 2 veranschaulicht, mit zusätzlich einem Wärmepuffer an dem Halbleiterchip (3a) bis 3e);
    • 4 eine Pressvorrichtung für den Löt- und Sinterschritt zeigt (4a) bis 4b));
    • 5 ein weiteres Ausführungsbeispiel eines vollständig montierten Moduls nach dem Löt- und Sinterschritt zeigt;
    • 6 ein Stabilisierungsmittel mit Erhebungen an dem Substrat vor dem (6a)) und nach dem Löten (6b)) zeigt;
    • 7 ein Stabilisierungsmittel in der Form eines separaten Abstandselementes vor (7a)) und nach dem Löten (7b)) zeigt;
    • 8 ein Ausführungsbeispiel für eine gelötete Vorform zeigt und wie sie montiert wird (8a) und 8b));
    • 9 zwei Ausführungsbeispiele eines Halbleiterleistungsmoduls zeigt; und
    • 10 ein Flussdiagramm zeigt, welches die Verfahrensschritte zum Herstellen der Halbleiterleistungsmodulkomponente gemäß der Erfindung wiedergibt.
  • 1 veranschaulicht das Verfahren gemäß der Erfindung in seiner einfachsten Form.
  • In 1a) ist ein Substrat 2 dargestellt, auf welches gemäß 1 b) Sinterpaste 5 auf die obere Oberfläche des Substrates 2 aufgetragen wird, welche den Sinterbereich 4 darstellt.
  • 1c) zeigt die Art, wie ein Halbleiterchip 1 auf die Oberseite der Sinterpaste angeordnet wird, welche auf das Substrat 2 voraufgetragen ist. Es ist auch möglich, die Sinterpaste auf den Halbleiterchip anfänglich aufzutragen und dann den Chip 1 auf die Oberseite des Substrats 2 anzuordnen. Der Pfeil in 1c) bedeutet ein Anordnen des Halbleiterchips 1, welcher das erste Element eines Stapels 10 darstellt, auf die Sinterpaste 5.
  • 1d) zeigt das Substrat 2, wobei die Sinterpaste auf die Oberseite davon mit auf der Sinterpaste 5 angeordnetem Halbleiterchip 1. Das Substrat 2 wird auf eine Grundplatte 3 angeordnet mit einem Stabilisierungsmittel 7 in der Form einer Lötvorform 8 zwischen dem zweiten Element 2 in der Art des Substrats und dem dritten Element 3 in der Form einer Grundplatte. Die Lötvorform 8 ist aus einem Metallgitter innerhalb eines Lotmaterials ausgebildet. Die Lötvorform 8 kann zugeschnitten werden auf die erforderliche Größe des an der Grundplatte zu befestigenden Substrates. Sobald diese Struktur (Stapel 10), welche aus dem ersten Element 1, welches der Halbleiterchip ist, der Sinterpaste 5, dem zweiten Element 2 in der Form des Substrates, dem Stabilisierungsmittel 7 in der Form einer Lotvorform 8 und dem dritten Element 3 in der Form der Grundplatte besteht, in eine Sinter-/Lötpresse angeordnet wird und aufgeheizt wird, während Druck vertikal durch die Struktur (siehe Pfeil 9) angelegt wird, so dass Sintern und Löten stattfinden.
  • 1e) stellt die Struktur dar, nachdem der Löt- und Sinterprozess für die Verbindungen (die Sinterverbindung und die Lötverbindung) beendet sind. Diese Struktur kann auch als gelöteter und gesinterter Stapel 10 bezeichnet werden.
  • 2 zeigt ein ähnliches Ausführungsbeispiel wie das in 1 dargestellte, mit dem Unterschied, dass das zweite Element 2 in der Form des Substrates ein DCB-Substrat ist, welches ein keramisches Mittelteil 2a) als Isolierschicht mit einer oberen Kupferschicht 2b) und einer unteren Kupferschicht 2c) auf der oberen Seite des Substrates bzw. der unteren Seite des Substrates aufweist. Die obere Kupferschicht 2b) ist in die Schaltkreiselemente aufgebrochen, um Leitbahnen zu bilden, wie es durch die definierte Topologie der Leistungsmodule benötigt wird.
  • 2a) stellt das Substrat in der Form einer keramischen Mittelschicht dar, mit einer oberen Kupferschicht 2b) und einer unteren Kupferschicht 2c).
  • 2b) stellt die Teilstruktur 2 gemäß 2a) mit einem Sinterbereich 4 auf der Oberseite des Mittelteiles des DCB-Substrates dar, bei welchem Sinterpaste 5 auf der Oberseite des Mittelteiles des DCB-Substrates angelegt wird, wobei das komplette Substrat nur aus der isolierenden Keramikschicht 2a), der oberen Kupferschicht 2b) und die untere Kupferschicht 2c) besteht.
  • 2c) entspricht der 2b), wobei das erste Element 1 in der Form eines Halbleiterchips gerade auf der Oberseite der Sinterpaste 5 angeordnet wird.
  • 2d) zeigt zusätzliche Komponenten 15, welche gerade an anderen Teilen der oberen Leiterbahnen des DCB-Substrates mit dazwischen angeordneter Sinterpaste 5 angeordnet werden. Wenn der Sinterprozess stattfindet, werden der Halbleiterchip 1 und die zusätzlichen Komponententeile 15 auf die jeweiligen Leiterbahnen der oberen Kupferschicht 2b) des DCB-Substrates 2 zusammengesintert. Diese zusätzlichen Komponententeile 15 können Widerstände, Kondensatoren, Spulen, Dioden usw. sein. Das bedeutet, elektronische Komponententeile, welche bei der Schaltung auf der oberen Oberfläche des DCB-Substrates benötigt werden. Es ist für diese zusätzlichen Komponententeile 15 von Vorteil, ebenfalls am Ort gesintert zu werden, da Sintern in hohem Maße zuverlässig ist und gleichzeitig mit einem Verbinden der anderen Komponententeile in der Leistungsmodulkomponente stattfinden kann.
  • 2e) ist ähnlich dem in 1 beschriebenen Verfahren, bei dem jedoch zusätzliche Komponententeile 15 auf dem DCB-Substrat 2 angeordnet worden sind und welche zum Löten auf der Grundplatte 3 mit einer Lötvorform 8 dazwischen vorgesehen sind. Diese Anordnung des Stapels 10 ist dafür aufbereitet, dass Sintern und Löten gleichzeitig unter dem Druck ausgeführt werden kann, welcher durch die Pressvorrichtung (nicht gezeigt hier) ausgeübt wird.
  • 2f) zeigt die Struktur, nachdem Temperatur und Druck angelegt worden sind, wenn die Sinter- und Lötverbindungen komplettiert sind.
  • 3 stellt einen ähnlichen Prozess wie der gemäß 3 dar, jedoch mit einem Wärmespeicher 14 als ein zusätzliches Komponententeil, das gerade auf der Oberseite des Halbleiterchips 1 mit einer Sinterschicht 5 dazwischen angeordnet wird. Die Sinterpaste 5 zum Sintern des Wärmepuffers 14 auf den Halbleiterchip 1 kann auf die Oberfläche des Wärmespeichers 14, welcher auf den Halbleiterchip 1 weist, angeordnet werden, oder dann anstelle dessen auf die obere Oberfläche des Halbleiterchips 1, welcher auf die untere Seite des Wärmespeichers 14 weist, angeordnet werden. Der gesamte Stapel 10, welcher gerade zum Sintern und Löten mittels angelegtem Druckes 9 und Wärme bereit ist, was durch die Pfeile dargestellt ist, ist in 3d) dargestellt. Und schließlich zeigt 3e) die komplette Struktur, nachdem Löt- und Sinterschritt gleichzeitig stattgefunden haben.
  • 4 zeigt eine Pressvorrichtung 20 vor und während des Löt- und Sinterschrittes. Die Presse 20 besteht aus einer offenen Konfiguration, welche so groß ist, dass sie die gesamte montierte Struktur überlappt, welche gerade dem Druck ausgesetzt werden soll. Der untere Stempel 22 der Pressvorrichtung 20 weist ein Heizelement 19 auf, damit Wärmeenergie zu dem Stapel 10 montierter Komponententeil zugeführt werden kann, welche gleichzeitig gesintert und gelötet werden. Der untere Stempel 22 nimmt die Grundplatte 3 mit dem DCB-Substrat auf, welches auf die Grundplatte gelötet wird, wobei der Halbleiterchip 1 auf der Oberseite des DCB-Substrates mit Sinterpaste 5 dazwischen angeordnet ist. Der obere Stempel 21 der Pressvorrichtung 20 besteht aus einem äußeren Begrenzungselement 21a und einem inneren Begrenzungselement 21b, welche gegeneinander versetzbar sind, wenn Druck auf den Stapel 10 angelegt wird, d. h., wenn der obere Stempel 21 auf den unteren Stempel 22 versetzt wird. Innerhalb der offenen Struktur des oberen Stempels 21 ist ein weiches kissenartiges Element 23 angeordnet, welches sanft genug ist, dass es keinen Schaden den Komponententeilen des Stapels 10 zufügt, welche gesintert und gelötet werden und welches in gewissem Maße, wenn es komprimiert wird, eine hydrodynamische Presseinrichtung darstellt. Pressen ist durch die Pfeile 9 angedeutet.
  • Ein Erwärmen der Komponententeile wird während des Prozesses ausgeführt. Der durch das weiche kissenartige Element 23 ausgeübte Druck ist ein quasi hydrostatischer Druck auf die montierten Komponententeile während des Löt- und Sinterschrittes. Das weiche kissenartige Material kann Silikongummi oder irgendein anderes geeignetes Material sein, das im Stand der Technik bekannt ist.
  • 4b) zeigt die Pressvorrichtung 20 in einer geschlossenen Konfiguration, das bedeutet in einer Konfiguration, in der gesamte Stapel überlappt ist, d. h. die gesamte Modulstruktur, und zwar während des Löt- und Sinterschrittes des Prozesses. Das weiche kissenartige Element 23 umgibt die montierten Komponententeile, d. h. den Stapel 10, komplett und übt auf den Stapel 10 einen quasi hydrostatischen Druck über den gesamten Bereich der montierten Komponententeile aus. Das ermöglicht, dass das Sintern unter dem Einfluss des Heizelementes stattfindet. Die Wärme ermöglicht ebenfalls, dass das Lot in der Lotvorform schmilzt und die Lötverbindung zwischen dem DCB-Substrat 2 und der Grundplatte 3 gebildet wird. Sobald der Sinterprozess beendet ist, öffnet sich die Pressvorrichtung, und die montierte Struktur wird abgekühlt, das Lotmaterial erstarrt und bildet die Verbindung zwischen dem DCB-Substrat und der Grundplatte 3.
  • 5 zeigt ein Ausführungsbeispiel in einer vollständig montierten Form, nachdem Löt- und Sinterschritt erfolgreich beendet worden sind, mit dem Unterschied zu 4b), dass die Struktur der Grundplatte Kühlkanäle 18 in sich hat, welche für den Durchgang eines Kühlfluids zum Abführen von Wärme geeignet ist, welche durch den Halbleiterchip 1 im Gebrauch erzeugt wird.
  • 6 zeigt ein weiteres Ausführungsbeispiel in einer vereinfachten Form, welche nur ein Substrat 2 und eine Grundplatte 3 mit dem Substrat 2 darstellt, welches Stabilisierungsmittel 7 in Form von Erhebungen 16 aufweist, welche in Richtung auf die obere Seite der Grundplatte weisen.
  • 6a) zeigt den Zustand unmittelbar vor dem Löten, ohne jedoch die Lötschicht zwischen den zwei Komponenten.
  • 6b) veranschaulicht die komplette Verbindung, bei welcher das Lot zwischen dem Substrat 2 und der Grundplatte 3 als Lotschicht 11 liegt. Die Erhebungen 16 sichern, wenn Druck zum Sintern und Lötprozessschritt zugeführt wird, dass der Raum zwischen dem Substrat 2 und der Grundplatte 3 gerade so dick ist, wie die Lotschicht 11 sein soll, so dass die hohe Qualitätsfestigkeit und andere Eigenschaften garantiert werden können.
  • 7 zeigt ein ähnliches Ausführungsbeispiel wie das gemäß 6, jedoch sind anstelle der Erhebungen, welche auf dem Substrat 2 angeordnet sind, separate Abstandselemente als Stabilisierungsmittel 7 innerhalb der Lotschicht 11 zwischen dem Substrat 2 und der Grundplatte 3 angeordnet. Die Abstandselemente sichern den ausreichenden Abstand zwischen dem Substrat 2 und der Grundplatte 3, wenn der Lötprozess stattfindet, um die erforderliche Dicke der Lotschicht 11 zu garantieren (siehe 7b)).
  • 8 zeigt ein Beispiel einer Lötvorform 8 und wie sie montiert ist.
  • 8a) zeigt ein Drahtgeflecht, welches z. B. aus Kupferdrähten hergestellt ist. Dieses Metalldrahtgitter 12 stellt die Stabilisierungsmittel 7 dar, um den geeigneten Abstand zwischen dem Substrat 2 und der Grundplatte (nicht gezeigt) zu garantieren, damit die korrekte Dicke der Lotschicht gewährleistet ist.
  • 8b) zeigt, wie dieses Drahtgitter in eine Lötvorform 8 eingebracht wird, welche dann zwischen das Substrat und die Grundplatte, wie zuvor beschrieben, eingefügt wird.
  • 9 zeigt zwei Ausführungsbeispiele eines Halbleiterleistungsmoduls mit einer Halbleiterleistungsmodulkomponente gemäß 3.
  • Das Montieren des Leistungsmoduls 40 wird komplettiert durch das Hinzufügen der Verbindungen 24 an der oberen Seite des DCB-Substrates und die zahlreichen zusätzlichen Komponenten daran, wobei, wie es im Stand der Technik bekannt ist, Drahtbondierungen 25 oder andere mechanische Verbinder verwendet werden. Schließlich, wie in 3f) dargestellt ist die Struktur beispielsweise unter Verwendung einer Gießmasse (9a)) gekapselt oder an einem Rahmen 27, jedoch mit eingebauten Verbindungen (9b)) angebracht, um das Leistungsmodul zu komplettieren, und zwar mit einem Deckel, welcher die Leistungsmodulkomponente 30 zusammen mit dem Rahmen 27 und mit einer Silikonschutzfüllung 29 abdeckt.
  • 9a) stellt ein gegossenes Halbleiterleistungsmodul mit einer Halbleiterleistungsmodulkomponente dar, welche in einer Gießmasse eingebettet ist, wohingegen 9b) ein rahmenbasiertes Halbleiterleistungsmodul mit der Halbleiterleistungsmodulkomponente dar, welche in einer Silikongel-Schutzfüllung eingebettet ist.
  • 10 zeigt ein prinzipielles Flussdiagramm für das Herstellungsverfahren einer erfindungsgemäßen Halbleiterleistungsmodulkomponente.
  • Die Bedeutungen der zahlreichen Bezugszeichen sind:
    • START: Start
      1. A: Auftragen von Sinterpaste auf ein Substrat oder einen Chip, was durch Drucken oder Sprayen oder Lackieren ausgeführt wird;
      2. B: Ergreifen und Anordnen des Chips auf der Sinterpaste auf dem Substrat;
      3. C: Vormontieren des Substrates, falls erforderlich, wobei ein Vormontieren ein Hinzufügen weiterer Komponententeile oder anderer Verbindungen einschließt;
      4. D: Aufbringen des vormontierten Substrates auf einen Stapel einer Grundplatte und von Lot mit einschließenden Stabilisierungselementen in Form von Abstandshaltern;
      5. E: Zuführen von Wärmeenergie zu dem Stapel bis zur Sintertemperatur und Löttemperatur, wobei diese Temperaturen aufeinander abgestimmt sind;
      6. F: Zuführen des Stapels von Grundplatte und vormontiertem Substrat in die Sinter-Löt-Prozesspresse und Ausführen von Sintern und Löten bei der jeweiligen Temperatur gemäß e).
      7. G: Für ein einen Wärmespeicher benötigendes Modul kann ein derartiger Stapel mit einem Wärmespeicher durch Aufbringen von Paste auf dem Chip oder dem Speicher und einem Anordnen dieser Art von Stapel auf dem Chip angeordnet werden, bevor Schritt A ausgeführt wird, oder nach Schritt B.
    • END: Ende
  • Bezugszeichenliste
    • 1
    erstes Element / Halbleiterchip / Komponententeil
    2
    zweites Element / Substrat / Komponententeil
    2a)
    Keramikisolierschicht
    2b)
    obere Kupferschicht
    2c)
    untere Kupferschicht
    3
    drittes Element / Grundplatte / Komponententeil
    4
    Sinterbereich
    5
    Sinterpaste
    6
    Lötbereich
    7
    Stabilisierungselemente
    8
    Lötvorform
    9
    Druck
    10
    Stapel / Modulkomponente
    11
    Lötschicht
    12
    Sinterschicht
    13
    Kugelkörper / Lötvorform
    14
    Wärmespeicher / zusätzliches Komponententeil
    15
    zusätzliche Komponententeile
    16
    Erhebungen
    17
    Metalldrahtgitter
    18
    Kühlkanal
    19
    Heizelement
    20
    Pressvorrichtung
    21
    oberer Stempel
    21a)
    äußeres Begrenzungselement
    21b)
    inneres Begrenzungselement
    22
    unterer Stempel
    23
    weiches kissenartiges Element
    24
    Verbindungen
    25
    Drahtbondierungen
    26
    Gießmasse
    27
    Rahmen
    28
    Deckel
    29
    Silikonschutzfüllung
    30
    Halbleiterleistungsmodulkomponente
    40
    Halbleiterleistungsmodul

Claims (14)

  1. Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente (30), welche zumindest ein erstes Element (1), ein zweites Element (2) und ein drittes Element (3) aufweist, welche in einem Stapel (10) angeordnet sind, wobei das erste Element (1) und das zweite Element (2) durch Sintern in einem Sinterbereich (4) verbunden sind und das zweite Element (2) und das dritte Element (3) durch Löten in einem Lötbereich (6) verbunden sind und wobei das Sintern und das Löten gleichzeitig ausgeführt werden, wobei der Lötbereich (6) auf eine Löttemperatur erwärmt wird und der Sinterbereich (4) auf eine Sintertemperatur erwärmt wird, wobei die Löttemperatur und die Sintertemperatur aufeinander abgestimmt werden und wobei Druck (9) auf den Stapel (10) angelegt wird, welcher den Lötbereich (6) und den Sinterbereich (4) aufweist, und Stabilisierungselemente (7) in dem Lötbereich (6) angeordnet sind.
  2. Verfahren nach Anspruch 1, bei welchem der Druck (9) auf einen kompletten Bereich der Modulkomponente (30), angelegt wird, welche zumindest das erste Element (1), das zweite Element (2) und das dritte Element (3) aufweist, welche zusammen zu montierende Komponententeile sind.
  3. Verfahren nach Anspruch 1 oder 2, bei welchem die Stabilisierungselemente (7) Erhebungen auf einer Oberfläche des zweiten Elements (2) sind, welche auf das dritte Element (3) weisen, oder auf einer Oberfläche des dritten Elementes (3) sind, welche auf das zweite Element (2) weisen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei welchem die Stabilisierungselemente (7) während des Lötens fest bleiben.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei welchem die Stabilisierungselemente (7) ein festes Abstandsmittel ist, welches zwischen dem zweiten Element (2) und dem dritten Element (3) angeordnet ist.
  6. Verfahren nach Anspruch 5, bei welchem das feste Abstandsmittel in das Lotmaterial eingefügt ist, um eine Lötvorform (3) zu bilden.
  7. Verfahren nach einem der Ansprüche 4 bis 6, bei welcher die Lötvorform (8) im Wesentlichen kuglige Körper aufweist, welche aus Metall, insbesondere aus Kupfer, Glas oder Keramik hergestellt sind, oder ein Drahtgeflecht aufweisen, welches insbesondere aus Metall, insbesondere aus Kupfer, hergestellt ist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei welchem das zweite Element (2) ein DCB-Substrat und/oder das dritte Element (3) eine Grundplatte ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, bei welchem zusätzliche Komponententeile (14, 15) auf das erste Element (1) und/oder das zweite Element (2) gleichzeitig mit dem Sintern und dem Löten des Stapels (10) gesintert werden.
  10. Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente (30) für ein Halbleiterleistungsmodul (40) mit den Schritten: a) Auftragen von Sinterpaste auf ein Substrat oder einen Chip durch Drucken, Sprühen oder Lackieren; b) Ergreifen des Chips und Anordnen auf die Sinterpaste auf dem Substrat; c) Anbringen des Substrats an einem Stapel einer Grundplatte und Aufbringen von Lot mit eingeschlossenem Stabilisierungsmittel in Form von Abstandshaltern; d) Zuführen von Wärmeenergie von einer Heizeinrichtung zu dem Stapel bis zur Temperatur des Sinterns und der Temperatur des Lötens, wobei diese Temperaturen aufeinander abgestimmt sind; e) Zuführen des Stapels von Grundplatte und Substrat in die Sinter-Löt-Prozesspresse; und f) gleichzeitiges Ausführen von Sintern und Löten bei der jeweiligen Temperatur und bei dem durch die Prozesspresse angewandten Druck.
  11. Verfahren nach Anspruch 10, bei welchem das Substrat unter Hinzufügen weiterer Komponententeile vormontiert wird.
  12. Verfahren nach Anspruch 10 oder 11, bei welchem die Schritte a) bis f) ausgeführt werden, nachdem der Stapel mit einem Wärmepuffer versehen worden ist.
  13. Verfahren nach einem der Ansprüche 10 bis 12, bei welchem die Prozesspresse mit einer Prozessatmosphäre mit niedrigem Sauerstoffgehalt, insbesondere inerte Gase, Stickstoff, Ameisensäure oder deren Kombination, und mit einem Druck von 10 hPa bis 1500 hPa (10 mbar bis 1,5 bar) das Sintern und Löten realisiert.
  14. Verfahren zum Montieren eines Halbleiterleistungsmoduls (40), welches eine Halbleiterleistungsmodulkomponente (30) aufweist, welche nach einem der Ansprüche 1 bis 13 montiert ist, und bei welchem Verbindungen (24) an einer oberen Seite des Substrats, insbesondere DCB-Substrats oder Drahtbondierungen (25), angebracht werden und bei welchem die Halbleiterleistungsmodulkomponente (30) mittels einer Gießmasse oder mittels eines Rahmens (27) mit Deckel und Silikonschutzfüllung (29) gekapselt wird.
DE102018204887.8A 2018-03-29 2018-03-29 Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente Active DE102018204887B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018204887.8A DE102018204887B3 (de) 2018-03-29 2018-03-29 Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente
US17/041,689 US20210013175A1 (en) 2018-03-29 2019-03-18 Method of assembling a semiconductor power module component and a semiconductor power module with such a module component and manufacturing system therefor
CN201980019985.3A CN111902931A (zh) 2018-03-29 2019-03-18 组装半导体功率模块部件、具有拥有钎焊在一起的部件部分和烧结在一起的部件部分的这种模块部件的半导体功率模块的方法以及用于其的制造系统
PCT/EP2019/056730 WO2019185391A1 (en) 2018-03-29 2019-03-18 Method of assembling a semiconductor power module component, semiconductor power module with such a module component having component parts soldered together and component parts sintered together, as well as manufacturing system therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018204887.8A DE102018204887B3 (de) 2018-03-29 2018-03-29 Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente

Publications (1)

Publication Number Publication Date
DE102018204887B3 true DE102018204887B3 (de) 2019-09-05

Family

ID=65894995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018204887.8A Active DE102018204887B3 (de) 2018-03-29 2018-03-29 Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente

Country Status (4)

Country Link
US (1) US20210013175A1 (de)
CN (1) CN111902931A (de)
DE (1) DE102018204887B3 (de)
WO (1) WO2019185391A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021052758A1 (en) * 2019-09-17 2021-03-25 Danfoss Silicon Power Gmbh Method of forming a cohesive connection between a semiconductor with an aluminium coated contact surface and a shaped metal body, as well as a semiconductor module comprising and a shaped metal body cohesively attached to a semiconductor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217186A2 (en) * 2021-03-30 2022-10-13 Virginia Tech Intellectual Properties Inc. Double-side cooled power modules
CN114334674A (zh) * 2021-08-16 2022-04-12 华为数字能源技术有限公司 功率半导体模块制备方法及功率半导体模块
DE102021121625B3 (de) * 2021-08-20 2022-11-03 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer wenigstens ein aktives elektronisches Bauelement und wenigstens ein passives Bauelement aufweisenden elektronischen Baugruppe
CN114260530A (zh) * 2021-12-27 2022-04-01 烟台台芯电子科技有限公司 基于igbt模块大面积陶瓷覆铜板的焊接工艺
CN115401352A (zh) * 2022-08-18 2022-11-29 深圳基本半导体有限公司 一种焊接方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2560468A1 (de) 2011-08-19 2013-02-20 ABB Research Ltd. Verfahren zur gegenseitigen Verbindung von Elementen aus einer Vielzahl von Elementen
DE102014114095A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sintervorrichtung
DE102016206542A1 (de) 2015-04-30 2016-11-03 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015114522A1 (de) 2015-08-31 2017-03-02 Infineon Technologies Ag Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8587116B2 (en) * 2010-09-30 2013-11-19 Infineon Technologies Ag Semiconductor module comprising an insert
DE102014206608A1 (de) * 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
EP3208842A1 (de) * 2016-02-19 2017-08-23 Heraeus Deutschland GmbH & Co. KG Verfahren zur herstellung einer substratplatte, substratplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE102016219565A1 (de) * 2016-10-07 2018-04-12 Continental Automotive Gmbh Leistungselektronikschaltung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2560468A1 (de) 2011-08-19 2013-02-20 ABB Research Ltd. Verfahren zur gegenseitigen Verbindung von Elementen aus einer Vielzahl von Elementen
DE102014114095A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sintervorrichtung
DE102016206542A1 (de) 2015-04-30 2016-11-03 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015114522A1 (de) 2015-08-31 2017-03-02 Infineon Technologies Ag Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021052758A1 (en) * 2019-09-17 2021-03-25 Danfoss Silicon Power Gmbh Method of forming a cohesive connection between a semiconductor with an aluminium coated contact surface and a shaped metal body, as well as a semiconductor module comprising and a shaped metal body cohesively attached to a semiconductor

Also Published As

Publication number Publication date
CN111902931A (zh) 2020-11-06
US20210013175A1 (en) 2021-01-14
WO2019185391A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
DE102018204887B3 (de) Verfahren zum Montieren einer Halbleiterleistungsmodulkomponente und eines Halbleiterleistungsmoduls mit einer derartigen Modulkomponente
DE102009032973B4 (de) Leistungshalbleitervorrichtung
DE102009055691B4 (de) Leistungshalbleitermodul
DE10066446B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit zwei Abstrahlungsbauteilen
DE102009033321B4 (de) Leistungshalbleitervorrichtung
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10251248A1 (de) Leistungshalbleitervorrichtung
DE10331857A1 (de) Gießharzversiegelte Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE10003671A1 (de) Halbleiter-Bauelement
EP2743973A2 (de) Verfahren zur Kontaktierung eines Halbleiterelements mittels Schweißens eines Kontaktelements an eine Sinterschicht auf dem Halbleiterelement und Halbleiterbauelement mit erhöhter Stabilität gegenüber thermomechanischen Einflüssen
DE112015006049T5 (de) Halbleiterbauteil und verfahren zum herstellen eines halbleiterbauteils
EP1772900A2 (de) Anordnung mit mindestens einem Leistungshalbleiterbauelement und Herstellungsverfahren eines Leistungshalbleiterbauelements, welches einen Schritt Drucksintern beinhaltet
WO2015150311A1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt, und zur anwendung in diesem verfahren geeignete haube
DE102016206542B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
EP2940731B1 (de) Transistoranordnung für einen spannverband und spannverband mit zumindest einer solchen transistoranordnung
DE102016120516A1 (de) Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht
DE112016006381T5 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE102009017853A1 (de) Halbleitervorrichtung und Verfahren
DE102010037439A1 (de) Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102016125521A1 (de) Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers
DE102018213859A1 (de) Leistungshalbleitermodul
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102018217231B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE