DE102016120516A1 - Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht - Google Patents

Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht Download PDF

Info

Publication number
DE102016120516A1
DE102016120516A1 DE102016120516.8A DE102016120516A DE102016120516A1 DE 102016120516 A1 DE102016120516 A1 DE 102016120516A1 DE 102016120516 A DE102016120516 A DE 102016120516A DE 102016120516 A1 DE102016120516 A1 DE 102016120516A1
Authority
DE
Germany
Prior art keywords
die
semiconductor
thermally conductive
flange
attach
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016120516.8A
Other languages
English (en)
Inventor
Bill Agar
Dejiang Chang
Alexander Komposch
Michael LeFevre
Xi Kun Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102016120516A1 publication Critical patent/DE102016120516A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Ein Multi-Die-Package wird hergestellt durch Anbringen eines aus einem ersten Halbleitermaterial hergestellten ersten Halbleiter-Die über ein erstes Die-Attach-Material an einem thermisch leitfähigen Flansch und Anbringen eines zweiten Halbleiter-Die an den gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material. Der zweite Halbleiter-Die besteht aus einem zweiten Halbleitermaterial, das von dem ersten Halbleitermaterial verschieden ist. Der erste Halbleiter-Die wird während des Anbringens des zweiten Halbleiter-Die an dem Flansch durch das erste Die-Attach-Material festgehalten. Zuleitungen werden an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied angebracht. Die Zuleitungen liefern einen externen elektrischen Zugang zu dem ersten und zweiten Halbleiter-Die.

Description

  • Die vorliegende Anmeldung betrifft Multi-Die-Packages, insbesondere Multi-Die-Packages mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht.
  • Viele Arten von Leistungsverstärker-Packages enthalten mehr als einen Halbleiter-Die. Beispielsweise enthält ein Doherty-Leistungsverstärker-Package einen Hauptverstärker und einen Peaking-Verstärker im gleichen Package. Für Mobilfunkkommunikationssysteme der nächsten Generation sind eine schnelle Datenrate, eine hohe Kapazität und Überlegungen bezüglich grüner Energie vorherrschende Trends, was Doherty-Leistungsverstärker dazu zwingt, effizienter zu werden und eine breite Bandbreite zu haben. Es ist schwierig, diese Anforderungen mit der aktuellen LDMOS-Technologie (Laterally Diffused Metal Oxide Semiconductor) zu realisieren, und zwar aufgrund von LDMOS-Transistorbeschränkungen beim Reduzieren von Bauelement-Störeffekten. Die GaN-Technologie ist eine alternative Lösung, die zusätzliche Leistungen bereitstellen kann, wo die LDMOS-Technologie beschränkt ist. Die GaN-Technologie ist jedoch aufwendiger und nicht so linear wie LDMOS. Als solches besteht ein Bedarf am Integrieren von Dies von verschiedenen Halbleitermaterialarten in das gleiche Leistungsverstärker-Package.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines Multi-Die-Package umfasst das Verfahren: Anbringen eines aus einem ersten Halbleitermaterial bestehenden ersten Halbleiter-Die an einem thermisch leitfähigen Flansch über ein erstes Die-Attach-Material; Anbringen eines zweiten Halbleiter-Die an dem gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material, wobei der zweite Halbleiter-Die aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial hergestellt ist und wobei der erste Halbleiter-Die während des Anbringens des zweiten Halbleiter-Die an dem Flansch durch das erste Die-Attach-Material festgehalten wird; und Anbringen von Zuleitungen an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied, wobei die Zuleitungen externen elektrischen Zugang zu dem ersten und zweiten Halbleiter-Die bereitstellen.
  • Gemäß einer Ausführungsform eines Multi-Die-Package umfasst das Package einen thermisch leitfähigen Flansch; einen aus einem ersten Halbleitermaterial hergestellten ersten Halbleiter-Die, über ein erstes Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht; einen zweiten Halbleiter-Die, an dem gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material angebracht; und Zuleitungen, an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied angebracht. Die Zuleitungen sind konfiguriert zum Bereitstellen von externem elektrischen Zugang zu dem ersten und zweiten Halbleiter-Die. Der zweite Halbleiter-Die ist aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial hergestellt.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • Die unabhängigen Ansprüche definieren die Erfindung in verschiedenen Aspekten. Die abhängigen Ansprüche legen Ausführungsformen gemäß der Erfindung in verschiedenen Aspekten fest.
  • Unten bezieht sich eine Beschreibung von Ausführungsbeispielen auf Zeichnungen. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen dargestellten Ausführungsformen können kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und in der Beschreibung, die folgt, detailliert dargelegt. Zuerst werden die Zeichnungen kurz beschrieben.
  • 1 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Herstellen eines Multi-Die-Package.
  • 2 zeigt eine Draufsicht auf eine Ausführungsform eines Multi-Die-Package von oben.
  • 3 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Herstellen eines Multi-Die-Package unter Verwendung mehrerer Prozesskammern.
  • 4 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens zum Herstellen eines Multi-Die-Package unter Verwendung einer einzelnen Prozesskammer.
  • 5 zeigt eine Draufsicht auf eine weitere Ausführungsform eines Multi-Die-Package von oben.
  • 6 zeigt eine Draufsicht auf noch eine weitere Ausführungsform eines Multi-Die-Package von oben.
  • 7 zeigt eine Perspektivansicht einer Ausführungsform des Ausrichtens von aus unterschiedlichem Halbleitermaterial hergestellten Dies vor dem Anbringen an dem gleichen thermisch leitfähigen Flansch.
  • 8 zeigt eine Perspektivansicht einer weiteren Ausführungsform des Ausrichtens von aus unterschiedlichem Halbleitermaterial hergestellten Dies vor dem Anbringen an dem gleichen thermisch leitfähigen Flansch.
  • Als nächstes beschrieben werden Ausführungsformen eines Multi-Die-Package mit zwei oder mehr an dem gleichen thermisch leitfähigen Flansch angebrachten Halbleiter-Dies und wobei die Dies aus unterschiedlichen Halbleitermaterialien hergestellt sind und entsprechende Verfahren zum Herstellen des Multi-Die-Package. Beispielsweise werden im Fall von GaN- und LDMOS-Technologien GaN- und LDMOS-Dies sowohl innerhalb des gleichen Package verwendet als auch an dem gleichen thermisch leitfähigen Flansch angebracht. Eine derartige Anordnung ist preiswerter als eine Voll-GaN-Lösung und leichter zu linearisieren, da die LDMOS-Technologie zusammen mit einem oder mehreren GaN-Bauelementen verwendet werden kann. Beispielsweise kann unter Verwendung eines Doherty-Verstärkers ein in dem Multi-Die-Package enthaltener GaN-Leistungsverstärker-Die als der Hauptverstärker verwendet werden, um die höhere GaN-Leistung zu nutzen. Ein in dem gleichen Multi-Die-Package enthaltener LDMOS-Leistungsverstärker-Die kann als der Peaking-Verstärker verwendet werden, um ausreichend Linearität bereitzustellen und die Gesamtleistung nicht zu verschlechtern.
  • Im Allgemeinen kann eine beliebige Kombination aus, aus unterschiedlichen Halbleitermaterialien wie etwa SiGe, Si, GaN, z. B. auf Si oder SiC, GaAs, InGaAs usw., hergestellten Halbleiter-Dies an dem gleichen thermisch leitfähigen Flansch im gleichen Package angebracht werden. Im Fall eines Leistungsverstärkerdesigns liefert das Multi-Die-Package zwei oder mehr Verstärkungspfade innerhalb des Package. Einer oder mehrere der in dem Package enthaltenen Halbleiter-Dies kann ein passiver Halbleiter-Die ohne aktive Bauelemente wie etwa ein Kondensator, Widerstand oder ein Induktor-Die sein. Das Multi-Die-Package kann einen keramischen Fensterrahmen oder eine andere Art von elektrisch isolierenden Fensterrahmen besitzen, die an dem thermisch leitfähigen Flansch angebracht ist, um Metallzuleitungen des Package zu unterstützen. In einem anderen Fall werden die Zuleitungen als Teil einer Leiterplatte ausgebildet und die Leiterplatte wird an dem thermisch leitfähigen Flansch angebracht. Das Multi-Die-Package kann einen Deckel besitzen, um die Dies innerhalb eines offenen Hohlraums einzuschließen.
  • 1 zeigt eine Ausführungsform eines Verfahrens zum Herstellen eines Multi-Die-Package mit zwei oder mehr, an dem gleichen thermisch leitfähigen Flansch angebrachten Halbleiter-Dies und wobei die Dies aus unterschiedlichen Halbleitermaterialien hergestellt sind, und 2 zeigt eine Draufsicht auf eine Ausführungsform eines gemäß dem Verfahren von 1 hergestellten Multi-Die-Package von oben.
  • Das in 1 gezeigte Verfahren beinhaltet das Anbringen eines aus einem ersten Halbleitermaterial hergestellten ersten Halbleiter-Die 200 an einem thermisch leitenden Flansch 202 über ein erstes Die-Attach-Material (in 2 nicht zu sehen) (Block 100). Der thermisch leitfähige Flansch 202 kann ein beliebiges thermisch (und optional elektrisch) leitfähiges Material wie etwa Cu, CPC (Kupfer, Kupfer-Molybdän, Kupferlaminatstruktur), CuMo, CuW, Alu, einen Diamant-Heatspreader, einen CuMo-Heatspreader, ein Cu-Composite, ein Al-Composite, ein Diamant-Composite oder ein beliebiges anderes geeignetes thermisch leitfähiges Material und eine beliebige Kombination davon umfassen.
  • Das Verfahren beinhaltet weiterhin das Anbringen eines zweiten Halbleiter-Die 204 an dem gleichen thermisch leitfähigen Flansch 202 wie der erste Halbleiter-Die 200 über ein zweite Die-Attach-Material (in 2 nicht zu sehen), wobei der zweite Halbleiter-Die 204 aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial hergestellt ist (Block 110). Weil unterschiedliche Halbleitermaterialien für die Dies 200, 204 verwendet werden, können die Die-Attach-Materialien die gleichen oder verschiedene sein. Ebenfalls aufgrund der verwendeten verschiedenen Halbleitermaterialien können die Dies 200, 204 mit verschiedenen Spannungen vorgespannt werden. Beispielsweise verwenden GaN- und LDMOS-Leistungstransistor-Dies oftmals eine Drainspannung von 28 V oder 50 V, und GaAs- und Si-Leistungstransistor-Dies verwenden oftmals eine Drainspannung von 5 V oder 12 V.
  • In jedem Fall werden die Halbleiter-Dies 200, 204 aus unähnlichen Halbleitermaterialien an dem gleichen thermisch leitfähigen Flansch 202 angebracht. Außerdem wird der erste Halbleiter-Die 200 während des Anbringens des zweiten Halbleiter-Die 204 am Flansch 202 durch das erste Die-Attach-Material festgehalten.
  • In einer Ausführungsform sind die zum Anbringen der Halbleiter-Dies 200, 204 an dem thermisch leitfähigen Flansch 202 verwendeten Die-Attach-Materialien verschieden, so dass der erste Halbleiter-Die 200 während des Anbringens des zweiten Halbleiter-Die 204 an dem Flansch 202 fest an dem Flansch 202 angebracht bleibt.
  • Der Ausdruck 'Die-Attach-Temperaturbereich', wie hierin verwendet, bezieht sich auf den Temperaturbereich, in dem ein Die-Attach-Material einen Halbleiter-Die an einen thermisch leitfähigen Flansch anfügt oder daran fixiert, d. h. eine teilweise oder volle Erstarrung. Beispielsweise bezieht sich im Fall eines eutektischen Metallsystems, wie etwa AuSi, AuSn, AgSn, CuSn usw. der Die-Attach-Temperaturbereich auf den Temperaturbereich, bei dem sich die eutektische Metalllegierung von einem festen in einen flüssigen Zustand verwandelt. Im Fall eines elektrisch leitfähigen Klebers oder Epoxids bezieht sich der Die-Attach-Temperaturbereich auf den Temperaturbereich, bei dem das Material härtet oder fest wird. Im Fall einer Löt- oder Sinterpaste bezieht sich der Die-Attach-Temperaturbereich auf den Temperaturbereich, bei dem die Löt- oder Sinterpaste schmilzt.
  • Das zum Anbringen jedes Halbleiter-Die 200, 204 an den thermisch leitfähigen Flansch 202 verwendete Die-Attach-Material hängt von der Art von Halbleitermaterial ab, aus dem jeder Die hergestellt ist. Beispielsweise können im Fall eines Si- oder GaN-Die die folgenden Die-Attach-Materialien verwendet werden: im Voraus auf der Die-Rückseite angebrachtes AuSn, AuSn-Vorform, Lötpaste; Lötvorform; Sintermaterial; leitfähiger oder nicht leitfähiger Klebstoff wie etwa Kleber oder Epoxid; usw.
  • Bei einer weiteren Ausführungsform erstarrt das erste Die-Attach-Material teilweise oder vollständig während des Anbringens des ersten Halbleiter-Die 200 an dem thermisch leitfähigen Flansch 202 und bleibt während des Anbringens des zweiten Halbleiter-Die 204 an dem Flansch 202 teilweise oder vollständig erstarrt. Eine zumindest teilweise Erstarrung des ersten Die-Attach-Materials stellt sicher, dass der erste Halbleiter-Die 200 während des Anbringens des zweiten Halbleiter-Die 204 an den Flansch 202 durch das erste Die-Attach-Material festgehalten wird. Bei noch einer weiteren Ausführungsform besitzt das erste Die-Attach-Material eine Oberflächenspannung, die verhindert, dass sich der erste Halbleiter-Die 200 während des Anbringens des zweiten Halbleiter-Die 204 an dem thermisch leitfähigen Flansch 202 bewegt.
  • Das in 1 gezeigte Verfahren beinhaltet auch das Anbringen von Zuleitungen 206 an dem thermisch leitfähigen Flansch 202 z. B. im Fall einer Leiterplattenimplementierung, wie später hierin beschrieben, oder an einem an dem Flansch 202 befestigten Isolierglied 208 im Fall separater Metallpads/Zuleitungen wie in 2 gezeigt (Block 120). Jede Zuleitung 206 ist eine elektrische Verbindung, die ein Metallpad oder eine Metallbahn umfasst, die von dem Package kommt. Die Zuleitungen 206 liefern externen elektrischen Zugang zu den in dem Multi-Die-Package enthaltenen Halbleiter-Dies 200, 204. Im Fall des in 2 gezeigten Multi-Die-Package sind die Zuleitungen 206 separate Metallpads/Zuleitungen, die an einem Isolierglied 208 angebracht sind, wie etwa einem keramischen oder Kunststofffensterrahmen, der an dem Flansch 202 befestigt ist, um eine ordnungsgemäße elektrische Trennung sicherzustellen. Das Isolierglied 208 bildet einen Hohlraum 210 um die an dem Flansch 202 angebrachten Dies 200, 204. Der Hohlraum 210 kann offen bleiben oder kann je nach der Art des Package zum Beispiel mit einem Epoxid oder Gel gefüllt werden. Ein nicht gezeigter Deckel kann vorgesehen werden, um die Dies 200, 204 einzuschließen, oder das Package kann überspritzt werden, um die Dies 200, 204 zu kapseln. Das Multi-Die-Package kann an dem thermisch leitfähigen Flansch 202 angebrachte zusätzliche Komponenten enthalten wie etwa Eingangs- und Ausgangskondensatoren 212, 214 wie etwa MOSCAPS, regelmäßige (Metallplatten-)Kondensatoren, integrierte passive Bauelemente, passive Kondensator-Dies usw. Diese zusätzlichen Komponenten können je nach den verwendeten Die-Altach-Materialien vor oder nach dem Die-Attach-Prozess oder als Teil des Die-Attach-Prozesses angebracht werden. Elektrische Leiter 216 wie etwa Bonddrähte, Bändchen usw. liefern elektrische Verbindungen zwischen den Zuleitungen 206 und den jeweiligen Halbleiter-Dies 200, 204 und anderen, in dem Multi-Die-Package enthaltenen Komponenten 212, 214.
  • Der in 2 gezeigte erste und zweite Halbleiter-Die 200, 204 können beide Leistungstransistor-Dies sein. Beispielsweise kann im Fall einer Doherty-Verstärkerschaltung der erste Leistungstransistor-Die 200 der Hauptverstärker der Doherty-Verstärkerschaltung sein, und der zweite Leistungstransistor-Die 204 kann der Peaking-Verstärker der Doherty-Verstärkerschaltung sein. Bei einer Ausführungsform besteht der erste Halbleiter-Die 200 aus GaN, und der zweite Halbleiter-Die 204 besteht aus Si, um die höhere GaN-Leistung zu nutzen, während gleichzeitig ausreichend Linearität über dem breitbandigen Arbeitsbereich der Doherty-Verstärkerschaltung aufrechterhalten wird. Bei anderen Beispielen kann der zweite Halbleiter-Die 204 ein Leistungstransistor-Die wie etwa ein Leistungsverstärker-Die sein, der z. B. aus GaN, GaAs, SiGe usw. hergestellt ist, und der erste Halbleiter-Die 200 kann ein Logik-Die wie etwa ein Treiber-Die zum Ansteuern des Leistungstransistor-Die und z. B. aus Si hergestellt sein.
  • 3 veranschaulicht eine Ausführungsform des in 1 gezeigten Herstellungsverfahrens, gemäß dem der erste Halbleiter-Die 200 an dem thermisch leitfähigen Flansch 202 vor dem zweiten Halbleiter-Die 204 angebracht wird und das erste Die-Attach-Material 218 während des Anbringens des zweiten Halbleiter-Die 204 an dem thermisch leitfähigen Flansch 202 in einem festen Zustand bleibt. Der thermisch leitfähige Flansch 202 wird in einer ersten Die-Attach-Kammer 300 platziert zum Anbringen des ersten Halbleiter-Die 200 an dem Flansch 202. Der erste Die-Attach-Prozess wird auf der linken Seite von 3 gezeigt. Der Flansch 202 wird von einer Basis 302 innerhalb der ersten Kammer 300 gestützt. In einigen Fällen ist die Basis 302 ein Heatspreader, der an der Bodenseite des thermisch leitfähigen Flansches 202 angebracht ist, von dem ersten Halbleiter-Die 200 wegweisend. Der Heatspreader 302 kann während des Anbringens des ersten Halbleiter-Die 200 an dem Flansch 202 an dem thermisch leitfähigen Flansch 202 angebracht werden.
  • Das erste Die-Attach-Material 218 kann ein höher schmelzendes Rückseitenmetall- und/oder -lötsystem mit einem Die-Attach-Temperaturbereich sein, der sicherstellt, dass sich der erste Halbleiter-Die 200 nicht bewegt, d. h. während des nachfolgenden Die-Attach-Prozesses für den zweiten Halbleiter-Die 204 festgehalten wird. Alternativ kann das erste Die-Attach-Material 218 ein Sintermaterial sein, das eine thermisch und elektrisch ausreichende Verbindung zu dem Flansch 202 bereitstellt und das während des nachfolgenden Die-Attach-Prozesses fest bleibt. Bei einem weiteren Beispiel kann das erste Die-Attach-Material 218 einen niedrigeren Schmelzpunkt besitzen, doch erstarrt das erste Die-Attach-Material 218 teilweise oder ganz während des Anbringens des ersten Halbleiter-Die 200 an dem thermisch leitfähigen Flansch 202 und bleibt während des Anbringens des zweiten Halbleiter-Die 204 an dem Flansch 202 teilweise oder ganz erhärtet. Bei noch einem weiteren Beispiel besitzt das erste Die-Altach-Material 218 eine Oberflächenspannung, die verhindert, dass sich der erste Halbleiter-Die 200 während des Anbringens des zweiten Halbleiter-Die 204 an dem thermisch leitfähigen Flansch 202 bewegt. Zu noch weiteren Optionen für das erste Die-Attach-Material 218 zählen Kleber oder Epoxid, solange die Integrität und Zuverlässigkeit des Klebers/des Epoxids während des nachfolgenden Die-Attach-Prozesses nicht beeinträchtigt wird.
  • Das erste Die-Attach-Material 218 kann mehr als eine Schicht oder Komponente umfassen und kann auf der Rückseite des ersten Die 200, auf der Oberseite des Flansches 204 oder sowohl auf der Rückseite des ersten Die 200 als auch der Oberseite des Flansches 202 aufgebracht werden. Der erste Halbleiter-Die 200 wird in der ersten Die-Attach-Kammer 300 über das erste Die-Attach-Material 218 an dem thermisch leitenden Flansch 202 angebracht, wie durch Schritt (a) in 3 angegeben. Nachdem der erste Halbleiter-Die 200 ausgerichtet worden ist, wird der erste Die 200 über das erste Die-Attach-Material 218 an dem Flansch 202 angebracht. Mehr als ein Die und passive Elemente, Kondensatoren usw. können in Schritt (a) angebracht werden, solange das verwendete Die-Attach-Material mit den Prozessparametern (z. B. Temperatur, Druck, usw.) für den Die-Attach-Prozess von Schritt (a) kompatibel ist.
  • Der thermisch leitfähige Flansch 202 wird dann von der ersten Die-Attach-Kammer 300 zu einer anderen Die-Attach-Kammer 304 bewegt, um den zweiten Halbleiter-Die 204 an dem thermisch leitfähigen Flansch 202 anzubringen, was durch Schritt (b) in 3 angegeben ist. Der Flansch 202 wird durch die gleiche oder eine andere Basis 302 innerhalb der zweiten Kammer 304 unterstützt. In einigen Fällen ist der Die-Attach-Temperaturbereich des zweiten Die-Attach-Materials 220 kleiner als der des ersten Die-Attach-Materials 218, so dass der erste Halbleiter-Die 200 während des zweiten Die-Attach-Prozesses fest an dem Flansch 202 angebracht bleibt. Der zweite Die-Attach-Prozess gestattet, dass Komponenten mit einem Die-Attach-System mit niedrigerer Temperatur platziert werden, ohne die Erstarrung der Grenzfläche zwischen dem Flansch 202 und den zuvor platzierten Komponenten 200 aufzuheben. Geeignete Die-Attach-Systeme für das zweite Die-Attach-Material 220, sind aber nicht beschränkt auf: eutektische Lote wie etwa AuSn oder andere eutektische Metallsysteme wie etwa AgSn, CuSn, usw.; Kleber und Epoxide mit einer geeigneten niedrigen Härtetemperatur; usw. In anderen Fällen erstarrt das erste Die-Attach-Material 218 teilweise oder vollständig während des Anbringens des ersten Halbleiter-Die 200 an dem thermisch leitfähigen Flansch 202 und bleibt während des Anbringens des zweiten Halbleiter-Die 204 an dem Flansch 202 teilweise oder ganz erstarrt oder das erste Die-Attach-Material 218 besitzt mindestens eine Oberflächenspannung, die verhindert, dass sich der erste Halbleiter-Die 200 während des Anbringens des zweiten Halbleiter-Die 204 an dem thermisch leitfähigen Flansch 202 bewegt.
  • Je nach der Art des verwendeten Materials kann das zweite Die-Attach-Material 220 an der Rückseite des zweiten Die 204, auf der Oberseite des Flansches 202 oder sowohl auf der Rückseite des zweiten Die 204 als auch der Oberseite des Flansches 202 aufgebracht werden. Nachdem der zweite Halbleiter-Die 204 ausgerichtet worden ist, wird der zweite Die 204 über das zweite Die-Attach-Material 220 am Flansch 202 angebracht, was durch Schritt (c) in 3 angegeben ist. Mehr als ein Die kann in Schritt (c) angebracht werden, solange das verwendete Die-Attach-Material mit den Prozessparametern (z. B. Temperatur, Druck usw.) für den Die-Attach-Prozess von Schritt (c) kompatibel ist. Der oben beschriebene sequenzielle Die-Attach-Prozess kann verschiedene Die-Attach-Kammern 300, 304 verwenden, wie in 3 gezeigt. Mehr als zwei Die-Attach-Durchgänge können durchgeführt werden, um viele verschiedene Komponentenarten zu platzieren.
  • 4 zeigt eine weitere Ausführungsform des in 1 gezeigten Herstellungsverfahrens, gemäß dem der Die-Attach-Prozess sequenziell sein kann, wie oben in Verbindung mit 3 beschrieben, aber in einer einzelnen Kammer 400 sogar mit unterschiedlichen Die-Attach-Prozessparametern (z. B. Temperatur, Druck usw.) für die verschiedenen Arten von Dies 200, 204, die an dem Flansch 202 angebracht werden sollen, durchgeführt wird. Zu dem Beispiel von 2 mit zwei verschiedenen Die-Arten zurückkehrend, wird der erste Die 200 während des in 4 mit (a) markierten Die-Attach-Prozesses an dem Flansch 202 angebracht, und der zweite Die 204 wird während eines anschließenden, in 4 mit (b) markierten Die-Attach-Prozesses am Flansch 202 angebracht. Der erste Die 200 wird durch das erste Die-Attach-Material 218 während des nachfolgenden Die-Attach-Prozesses festgehalten, z. B. weil das erste Die-Attach-Material 218 einen höheren Die-Attach-Temperaturbereich besitzt als das zweite Die-Attach-Material 220 und deshalb die Erstarrung während des nachfolgenden Die-Attach-Prozesses nicht aufgehoben wird (schmilzt). In anderen Fällen erstarrt das erste Die-Attach-Material 218 während des Anbringens des ersten Halbleiter-Die 200 an dem thermisch leitfähigen Flansch 202 teilweise oder vollständig und bleibt während des Anbringens des zweiten Halbleiter-Die 204 an dem Flansch 202 teilweise oder vollständig erstarrt oder das erste Die-Attach-Material 218 besitzt mindestens eine Oberflächenspannung, die verhindert, dass sich der erste Halbleiter-Die 200 während des Anbringens des zweiten Halbleiter-Die 204 an dem thermisch leitfähigen Flansch 202 bewegt. Mehr als zwei Die-Attach-Durchgänge können in der einzelnen Kammer 400 durchgeführt werden, um viele verschiedene Komponentenarten zu platzieren, wie oben beschrieben.
  • Alternativ können der erste Halbleiter-Die 200 und der zweite Halbleiter-Die 204 als Teil eines gemeinsamen Die-Attach-Prozesses, der in der einzelnen Die-Attach-Kammer 400 durchgeführt wird, an dem thermisch leitfähigen Flansch 202 angebracht werden, d. h. Schritt (a) und Schritt (b) in 4 werden zur gleichen Zeit durchgeführt. Gemäß dieser Ausführungsform werden Komponenten unter Verwendung verschiedener Die-Attach-Systeme in der gleichen Die-Attach-Kammer 400 zur gleichen Zeit am Flansch 202 angebracht. Ähnlich zu einem beliebigen diskreten Die-Attach-Prozess können alle Komponenten auf der gleichen Werkzeughalterung gebondet werden, obwohl verschiedene Die-Attach-Systeme verwendet werden. Alle Komponenten können unter Verwendung der gleichen Bezüge (Ausrichtungsmarken) auf den thermisch leitfähigen Flansch 202 ausgerichtet werden, und eine Referenzposition (0/0) kann so eingestellt werden, dass alle Komponenten zur gleichen Zeit platziert werden, bis alle Komponenten am gleichen Flansch 202 angebracht sind. Auf diese Weise können verschiedene Die-Attach-Systeme verwendet und beliebig kombiniert werden. Außerdem wird eine hohe Platzierungsgenauigkeit erzielt, weil der Flansch 202 erst nach der Beendigung des Ausrichtens und des Die-Attach aller Komponenten bewegt wird. Verschiedene Die-Ausrichtungsausführungsformen werden später ausführlicher beschrieben.
  • 5 zeigt eine Draufsicht von oben auf eine weitere Ausführungsform eines Multi-Die-Package mit aus verschiedenen Halbleitermaterialien hergestellten Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht. Die in 5 gezeigte Ausführungsform ist der in 2 gezeigten Ausführungsform ähnlich. Anders jedoch enthält das Package eine Mehrheit von Halbleiter-Dies 200, 200', die aus dem ersten Halbleitermaterial hergestellt und über das erste Die-Attach-Material 218 (in 5 nicht zu sehen) an dem thermisch leitfähigen Flansch 202 angebracht sind, und eine Mehrheit von Halbleiter-Dies 204, 204', die aus dem zweiten Halbleitermaterial hergestellt und über das zweite Die-Attach-Material 220 (in 5 ebenfalls nicht zu sehen) an dem Flansch 202 angebracht sind. Beispielsweise kann im Fall der Doherty-Verstärkerschaltung der Hauptverstärker unter Verwendung von zwei oder mehr Leistungstransistor-Dies 200, 200' aus dem ersten Halbleitermaterial realisiert werden. Der Peaking-Verstärker kann analog unter Verwendung von zwei oder mehr Leistungstransistor-Dies 204, 204' aus dem zweiten Halbleitermaterial realisiert werden. Andere Arten von Leistungstransistorschaltungsdesigns können bei ihrer physischen Implementierung eine ähnliche Die-Redundanz nutzen. Im Fall von Si als einem Halbleitermaterial können einige der aus Si hergestellten und an dem Flansch 202 angebrachten Halbleiter-Dies passive Kondensator-Dies sein, z. B. Eingangs- und/oder Ausgangskondensatoren 212, 214, wie zuvor hierin beschrieben.
  • 6 zeigt eine seitlich Perspektivansicht nach einer weiteren Ausführungsform eines Multi-Die-Package mit aus unterschiedlichen Halbleitermaterialien hergestellten, an dem gleichen thermisch (und optional elektrisch) leitfähigen Flansch 606 angebrachten Halbleiter-Dies 600, 602, 604. Die in 6 gezeigte Ausführungsform ist ähnlich der in 2 gezeigten Ausführungsform. Anders jedoch sind die Zuleitungen des Package als Metallbahnen 608, 610 realisiert, ausgebildet als Teil einer Leiterplatte 612 wie etwa einer PCB (Printed Circuit Board). Die Leiterplatte 612 wird z. B. unter Verwendung von Kleber oder Lot (elektrisch leitfähig oder nicht leitfähig) direkt an dem Metallflansch 606 angebracht. Die Leiterplatte 612 kann wie in der am 31. März 2015 eingereichten US-Patentanmeldung Nr. 14/673,928 konstruiert sein, wobei der Inhalt der Anmeldung hierin in ihrer Gänze durch Bezugnahme aufgenommen ist.
  • Gemäß der in 6 gezeigten Ausführungsform sind die Package-Zuleitungen 608, 610 als Teil der Leiterplatte 612 und ohne ein zusätzliches Isolierglied wie etwa einen keramischen Fensterrahmen vorgesehen, während sie immer noch eine ordnungsgemäße elektrische Trennung besitzen. Verschiedene Leistungsverstärkerfunktionen wie etwa die Ausgangsanpassung für Doherty-Verstärkerdesign, Eingangsanpassung, Treiber + Eingangs- + Ausgangsanpassung usw. können auf der Package-Ebene durch verschiedene Metallbahnen 614, 616, 618 integriert werden, die Teil der Package-Zuleitungen 608, 610 der Leiterplatte 612 bilden. Außerdem sind die Zuleitungen 608, 610 des Multi-Die-Package als Teil der Leiterplatte 612 vorgesehen, ohne dass zusätzliche externe Verbinder für den Signalweg erforderlich sind. Elektrisch Leiter 620 wie etwa Drahtbonds, Bändchen usw. verbinden elektrisch jeweilige einzelne der Metallbahnen 608, 610, 614 (616, 618) mit verschiedenen Anschlüssen der Halbleiter-Dies 600, 602, 604, um die gewünschte Schaltung auszubilden.
  • Die Halbleiter-Dies 600, 602, 604 werden, wie hierin zuvor beschrieben, durch Öffnungen 622 in der Leiterplatte 612 am Flansch 606 angebracht. Einige Halbleiter-Dies 600, 602, 604 sind aktive Halbleiter-Dies wie etwa Leistungstransistor-Dies, Leistungsdioden-Dies, usw., und/oder enthalten passive Komponenten wie etwa Kondensatoren, Induktoren und Widerstände. Jeder aktive Halbleiter-Die 600, 602, 604 kann ein laterales oder vertikales Bauelement oder irgendeine andere Form von Transistor sein, wie sie z. B. für die Verstärkung verwendet wird.
  • Ein oder mehrere zusätzliche Halbleiter-Dies 624–644, in den in der Leiterplatte 612 ausgebildeten Öffnungen 622 angeordnet und an dem Flansch 606 angebracht, können passive Halbleiter-Dies sein ohne aktive Bauelemente wie etwa Kondensator-, Widerstands- oder Induktor-Dies. Im Fall eines Kondensator-Die befindet sich einer der Kondensatoranschlüsse an der Bodenseite des Kondensator-Die und an dem thermisch leitfähigen Flansch 606 angebracht. Der andere Kondensatoranschluss ist an der entgegengesetzten Seite des Kondensator-Die angeordnet, d. h. die von dem Flansch 606 wegweisende Seite. Das Multi-Die-Package kann mit einem nicht gezeigten optionalen Deckel eingeschlossen sein, so dass das Package ein Package mit offenem Hohlraum ist, wie hierin zuvor beschrieben.
  • Gemäß einer Ausführungsform ist einer der aktiven Halbleiter-Dies 600 ein Treiberstufen-Die einer Doherty-Verstärkerschaltung, ein zweiter der aktiven Halbleiter-Dies 602 ist ein Haupt-(oder Träger-)Verstärker-Die der Doherty-Verstärkerschaltung, und ein dritter der aktiven Halbleiter-Dies 604 ist ein Peaking-Verstärker-Die der Doherty-Verstärkerschaltung. Passive Halbleiter-Dies 624–644, die einen Teil verschiedener Anpassungsnetzwerke der Doherty-Verstärkerschaltung bilden, wie etwa Eingangs- und Ausgangsanpassungsnetzwerke, können ebenfalls in den Leiterplattenöffnungen 622 platziert und an dem thermisch leitfähigen Flansch 606 angebracht werden, wie in 6 gezeigt. Die Halbleiter-Dies 600–604, 624–644 sind durch die Metallbahnen 608, 610, 614, 616, 618 der Leiterplatte 612 und Drahtbonds oder andere Arten elektrischer Leiter 620 zusammengeschaltet, um eine Schaltung wie etwa eine Doherty-Verstärkerschaltung, eine Leistungsverstärkerschaltung usw. auszubilden.
  • 7 zeigt eine Ausführungsform des Ausrichtens der Dies 700, 702, die aus unterschiedlichem Halbleitermaterial hergestellt sind, bevor sie an dem gleichen thermisch (und optional elektrisch) leitfähigen Flansch 704 angebracht werden. Gemäß dieser Ausführungsform werden erste Halbleiter-Dies 700, z. B. mit einem höheren Die-Attach-Temperaturbereich, bezüglich einer Mehrheit von Bezügen (Ausrichtungsmarken) 706 an dem thermisch leitfähigen Flansch 704 ausgerichtet, z. B. über Mustererkennung vor dem Anbringen dieser Halbleiter-Dies 700 an dem Flansch 704. Einer der Bezüge 706 dient als eine Referenzposition (x = 0, y = 0). Zweite Halbleiter-Dies 702, z. B. mit einem niedrigeren Die-Attach-Temperaturbereich, werden dann bezüglich der gleichen Bezüge 706 an dem Flansch 704 wie die erste Gruppe von Halbleiter-Dies 700 vor dem Anbringen der zweiten Gruppe von Halbleiter-Dies 702 an dem Flansch 704 ausgerichtet. Die x-y-Ausrichtungskoordinaten für die verschiedenen Halbleiter-Dies 700, 702 sind in 7 als xn, ym gezeigt.
  • 8 zeigt eine weitere Ausführungsform des Ausrichtens von aus unterschiedlichem Halbleitermaterial hergestellten Dies 800, 802, bevor sie an dem gleichen thermisch (und optional elektrisch) leitfähigen Flansch 804 angebracht werden. Gemäß dieser Ausführungsform werden erste Halbleiter-Dies 800, z. B. mit einem höheren Die-Attach-Temperaturbereich, bezüglich einer Mehrheit von Bezügen (Ausrichtungsmarken) 806 an dem thermisch leitfähigen Flansch 804 ausgerichtet, z. B. über Mustererkennung vor dem Anbringen dieser Halbleiter-Die 800 an dem Flansch 804. Zweite Halbleiter-Dies 802 z. B. mit einem niedrigeren Die-Attach-Temperaturbereich, werden dann bezüglich einer Mehrheit von Bezügen 808 an der ersten Gruppe von Halbleiter-Dies 800 ausgerichtet, z. B. über Mustererkennung vor dem Anbringen der zweiten Gruppe von Halbleiter-Dies 802 am Flansch 804. Das heißt, anders als bei der in 7 gezeigten Ausführungsform wird die zuerst platzierte Gruppe von Halbleiter-Dies 800 als Ausrichtungsmarken für die Platzierung der zweiten Gruppe von Dies 802 verwendet. Die x-y-Ausrichtungskoordinaten für die verschiedenen Halbleiter-Dies 800, 802 werden in 8 als xn, ym gezeigt.
  • Räumlich relative Ausdrücke wie etwa ”unter”, ”darunter”, ”unterer”, ”über”, ”oberer” und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen verschiedene Orientierungen des Bauelements zusätzlich zu anderen Orientierungen als denen in den Figuren dargestellten einschließen. Weiterhin werden auch Ausdrücke wie ”erster”, ”zweiter” und dergleichen verwendet, um verschiedene Elemente, Gebiete, Sektionen usw. zu beschreiben, und sie sollen ebenfalls nicht beschränkend sein. Gleiche Ausdrücke beziehen sich in der Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Ausdrücke ”haben”, ”enthalten”, ”mit”, ”umfassend” und dergleichen offene Ausdrücke, die das Vorliegen erwähnter Elemente oder Merkmale anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel ”ein/einer/eine” und ”der/die/das” sollen den Plural sowie den Singular beinhalten, sofern der Kontext nicht deutlich etwas anderes angibt.
  • Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angemerkt ist.
  • In einem Aspekt umfasst die Erfindung ein Verfahren zur Herstellung eines Multi-Die-Package. Das Verfahren umfasst: Anbringen eines aus einem ersten Halbleitermaterial bestehenden ersten Halbleiter-Die an einem thermisch leitfähigen Flansch über ein erstes Die-Attach-Material; Anbringen eines zweiten Halbleiter-Die an dem gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material, wobei der zweite Halbleiter-Die aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial hergestellt ist und wobei der erste Halbleiter-Die während des Anbringens des zweiten Halbleiter-Die an dem Flansch durch das erste Die-Attach-Material festgehalten wird; und Anbringen von Zuleitungen an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied, wobei die Zuleitungen externen elektrischen Zugang zu dem ersten und zweiten Halbleiter-Die bereitstellen.
  • Bei einigen Ausführungsformen ist der erste Halbleiter-Die ein Hauptverstärker einer Doherty-Verstärkerschaltung, und der zweite Halbleiter-Die ist ein Peaking-Verstärker der Doherty-Verstärkerschaltung. Bei einigen Ausführungsformen ist der erste Halbleiter-Die aus GaN hergestellt und der zweite Halbleiter-Die ist aus Si hergestellt. Bei einigen Ausführungsformen ist der erste Halbleiter-Die ein Leistungstransistor-Die, und der zweite Halbleiter-Die ist ein Leistungstransistor-Die.
  • Bei einigen Ausführungsformen wird eine Mehrheit von Halbleiter-Dies, die aus dem ersten Halbleitermaterial hergestellt sind, über das erste Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht und wobei eine Mehrheit von Halbleiter-Dies, aus dem zweiten Halbleitermaterial hergestellt, über das zweite Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht werden.
  • Bei einigen Ausführungsformen sind einige der aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies Leistungstransistor-Dies, und wobei andere der aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies passive Kondensator-Dies sind.
  • Bei einigen Ausführungsformen besitzt das erste Die-Attach-Material einen ersten Die-Attach-Temperaturbereich, wobei das zweite Die-Attach-Material einen zweiten Die-Attach-Temperaturbereich besitzt, der von dem ersten Die-Attach-Temperaturbereich verschieden ist. Bei einigen Ausführungsformen ist der erste Die-Attach-Temperaturbereich größer als der zweite Die-Attach-Temperaturbereich, wobei der erste Halbleiter-Die vor dem zweiten Halbleiter-Die an dem thermisch leitfähigen Flansch angebracht wird, und wobei das erste Die-Attach-Material während des Anbringens des zweiten Halbleiter-Die an dem thermisch leitfähigen Flansch in einem festen Zustand bleibt.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Platzieren des thermisch leitfähigen Flansches in einer ersten Die-Attach-Kammer zum Anbringen des ersten Halbleiter-Die an dem thermisch leitfähigen Flansch. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Bewegen des thermisch leitfähigen Flansches von der ersten Die-Attach-Kammer zu einer zweiten Die-Attach-Kammer zum Anbringen des zweiten Halbleiter-Die an dem thermisch leitfähigen Flansch.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Ausrichten des ersten Halbleiter-Die bezüglich einer Mehrheit von Bezügen auf dem thermisch leitfähigen Flansch vor dem Anbringen des ersten Halbleiter-Die an dem thermisch leitfähigen Flansch. Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Ausrichten des zweiten Halbleiter-Die bezüglich der gleichen Bezüge wie der erste Halbleiter-Die vor dem Anbringen des zweiten Halbleiter-Die an dem thermisch leitfähigen Flansch.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Ausrichten des ersten Halbleiter-Die bezüglich einer Mehrheit von Bezügen auf dem thermisch leitfähigen Flansch vor dem Anbringen des ersten Halbleiter-Die an dem thermisch leitfähigen Flansch.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Ausrichten des zweiten Halbleiter-Die bezüglich einer Mehrheit von Bezügen an dem ersten Halbleiter-Die vor dem Anbringen des zweiten Halbleiter-Die an dem thermisch leitfähigen Flansch. Bei einigen Ausführungsformen werden der erste Halbleiter-Die und der zweite Halbleiter-Die als Teil eines gemeinsamen Die-Attach-Prozesses, der in einer einzelnen Die-Attach-Kammer durchgeführt wird, an dem thermisch leitfähigen Flansch angebracht.
  • Bei einigen Ausführungsformen umfasst das Verfahren weiterhin das Ausrichten des ersten Halbleiter-Die und des zweiten Halbleiter-Die bezüglich einer Mehrheit von Bezügen auf dem thermisch leitfähigen Flansch vor dem Anbringen des ersten Halbleiter-Die und des zweiten Halbleiter-Die an dem thermisch leitfähigen Flansch. Bei einigen Ausführungsformen erstarrt das erste Die-Attach-Material teilweise oder ganz während des Anbringens des ersten Halbleiter-Die an dem thermisch leitfähigen Flansch und bleibt während des Anbringens des zweiten Halbleiter-Die an dem Flansch teilweise oder ganz erstarrt.
  • Bei einigen Ausführungsformen besitzt das erste Die-Attach-Material eine Oberflächenspannung, die verhindert, dass sich der erste Halbleiter-Die während des Anbringens des zweiten Halbleiter-Die an dem thermisch leitfähigen Flansch bewegt.
  • Bei einem Aspekt umfasst die Erfindung ein Multi-Die-Package. Das Multi-Die-Package umfasst einen thermisch leitfähigen Flansch; einen aus einem ersten Halbleitermaterial hergestellten ersten Halbleiter-Die, über ein erstes Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht; einen zweiten Halbleiter-Die, an dem gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material angebracht; und Zuleitungen, an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied angebracht. Bei einigen Ausführungsformen sind die Zuleitungen konfiguriert zum Bereitstellen eines externen elektrischen Zugangs zu dem ersten und zweiten Halbleiter-Die.
  • Bei einigen Ausführungsformen besteht der zweite Halbleiter-Die aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial. Bei einigen Ausführungsformen ist der erste Halbleiter-Die ein Hauptverstärker einer Doherty-Verstärkerschaltung, und der zweite Halbleiter-Die ist ein Peaking-Verstärker der Doherty-Verstärkerschaltung. Bei einigen Ausführungsformen besteht der erste Halbleiter-Die aus GaN, und der zweite Halbleiter-Die besteht aus Si.
  • Bei einigen Ausführungsformen ist der erste Halbleiter-Die ein Leistungstransistor-Die, und der zweite Halbleiter-Die ist ein Leistungstransistor-Die.
  • Bei einigen Ausführungsformen wird eine Mehrheit von aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies über das erste Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht, und wobei eine Mehrheit von aus dem zweiten Halbleitermaterial hergestellten Halbleiter-Dies über das zweite Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht wird. Bei einigen Ausführungsformen sind einige der aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies Leistungstransistor-Dies, und wobei andere der aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies passive Kondensator-Dies sind.
  • Bei einigen Ausführungsformen besitzt das erste Die-Attach-Material einen ersten Die-Attach-Temperaturbereich, und wobei das zweite Die-Attach-Material einen zweiten Die-Attach-Temperaturbereich besitzt, der von dem ersten Die-Attach-Temperaturbereich verschieden ist. Bei einigen Ausführungsformen umfasst das Die-Attach-Material eines von AuSn, AgSn oder CuSn, und wobei der erste Die-Attach-Temperaturbereich größer ist als der zweite Die-Attach-Temperaturbereich.
  • Wenngleich hier spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt sein.

Claims (10)

  1. Verfahren zum Herstellen eines Multi-Die-Package, umfassend: Anbringen eines aus einem ersten Halbleitermaterial bestehenden ersten Halbleiter-Die an einem thermisch leitfähigen Flansch über ein erstes Die-Attach-Material; Anbringen eines zweiten Halbleiter-Die an dem gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material, wobei der zweite Halbleiter-Die aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial hergestellt ist und wobei der erste Halbleiter-Die während des Anbringens des zweiten Halbleiter-Die an dem Flansch durch das erste Die-Attach-Material festgehalten wird; und Anbringen von Zuleitungen an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied, wobei die Zuleitungen externen elektrischen Zugang zu dem ersten und zweiten Halbleiter-Die bereitstellen.
  2. Verfahren nach Anspruch 1, wobei der erste Halbleiter-Die ein Hauptverstärker einer Doherty-Verstärkerschaltung ist und der zweite Halbleiter-Die ein Peaking-Verstärker der Doherty-Verstärkerschaltung ist.
  3. Verfahren nach einem der Ansprüche 1 bis 2, wobei der erste Halbleiter-Die ein Leistungstransistor-Die ist und der zweite Halbleiter-Die ein Leistungstransistor-Die ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei eine Mehrheit von aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies über das erste Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht sind und wobei eine Mehrheit von aus dem zweiten Halbleitermaterial hergestellten Halbleiter-Dies über das zweite Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht sind.
  5. Verfahren nach Anspruch 4, wobei einige der aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies Leistungstransistor-Dies sind und wobei andere der aus dem ersten Halbleitermaterial hergestellten Halbleiter-Dies passive Kondensator-Dies sind.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das erste Die-Attach-Material einen ersten Die-Attach-Temperaturbereich besitzt und wobei das zweite Die-Attach-Material einen zweiten Die-Attach-Temperaturbereich besitzt, der von dem ersten Die-Attach-Temperaturbereich verschieden ist.
  7. Multi-Die-Package, umfassend: einen thermisch leitfähigen Flansch; einen aus einem ersten Halbleitermaterial hergestellten ersten Halbleiter-Die, über ein erstes Die-Attach-Material an dem thermisch leitfähigen Flansch angebracht; einen zweiten Halbleiter-Die, an dem gleichen thermisch leitfähigen Flansch wie der erste Halbleiter-Die über ein zweites Die-Attach-Material angebracht; und Zuleitungen, an dem thermisch leitfähigen Flansch oder an einem an dem Flansch befestigten Isolierglied angebracht, wobei die Zuleitungen konfiguriert sind zum Bereitstellen von externem elektrischen Zugang zu dem ersten und zweiten Halbleiter-Die, wobei der zweite Halbleiter-Die aus einem von dem ersten Halbleitermaterial verschiedenen zweiten Halbleitermaterial hergestellt ist.
  8. Multi-Die-Package nach Anspruch 7, wobei der erste Halbleiter-Die ein Hauptverstärker einer Doherty-Verstärkerschaltung ist und der zweite Halbleiter-Die ein Peaking-Verstärker der Doherty-Verstärkerschaltung ist.
  9. Multi-Die-Package nach Anspruch 8, wobei der erste Halbleiter-Die aus GaN hergestellt ist und der zweite Halbleiter-Die aus Si hergestellt ist.
  10. Multi-Die-Package nach einem der Ansprüche 7 bis 9, wobei das erste Die-Attach-Material einen ersten Die-Attach-Temperaturbereich besitzt und wobei das zweite Die-Attach-Material einen zweiten Die-Attach-Temperaturbereich besitzt, der von dem ersten Die-Attach-Temperaturbereich verschieden ist.
DE102016120516.8A 2015-10-30 2016-10-27 Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht Pending DE102016120516A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/928,812 2015-10-30
US14/928,812 US9997476B2 (en) 2015-10-30 2015-10-30 Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange

Publications (1)

Publication Number Publication Date
DE102016120516A1 true DE102016120516A1 (de) 2017-06-22

Family

ID=58637372

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016120516.8A Pending DE102016120516A1 (de) 2015-10-30 2016-10-27 Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht

Country Status (4)

Country Link
US (3) US9997476B2 (de)
KR (2) KR101875212B1 (de)
CN (1) CN107017172B (de)
DE (1) DE102016120516A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774301B1 (en) * 2016-05-17 2017-09-26 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
US10332847B2 (en) 2017-06-01 2019-06-25 Infineon Technologies Ag Semiconductor package with integrated harmonic termination feature
EP3480945A1 (de) 2017-11-06 2019-05-08 NXP USA, Inc. Mehrstufige leistungsverstärker mit mehreren halbleitertechnologien
US10250197B1 (en) * 2017-11-06 2019-04-02 Nxp Usa, Inc. Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US10347571B1 (en) * 2018-01-09 2019-07-09 Macom Technology Solutions Holdings, Inc. Intra-package interference isolation
US11069555B2 (en) * 2018-09-03 2021-07-20 Assembleon B.V. Die attach systems, and methods of attaching a die to a substrate
CN109860166A (zh) * 2019-03-08 2019-06-07 成都嘉晨科技有限公司 内匹配氮化镓多芯片集成功率放大模块
US11159134B2 (en) 2019-12-19 2021-10-26 Nxp Usa, Inc. Multiple-stage power amplifiers and amplifier arrays configured to operate using the same output bias voltage
US11367696B2 (en) 2020-01-08 2022-06-21 Wolfspeed, Inc. Radio frequency amplifiers having improved shunt matching circuits

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823467A (en) 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3986196A (en) 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
EP0394327B1 (de) 1987-12-31 1991-11-06 Franz Kirsten Elektrotechnische Spezialfabrik Zentralelektrik für kraftfahrzeuge
US5182632A (en) 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
JPH06295962A (ja) 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5414592A (en) 1993-03-26 1995-05-09 Honeywell Inc. Heat transforming arrangement for printed wiring boards
KR950704758A (ko) 1993-10-18 1995-11-20 가나미야지 준 IC 모듈과 그것을 사용한 데이터 커리어(Ic module using it on data carrier)
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5597643A (en) 1995-03-13 1997-01-28 Hestia Technologies, Inc. Multi-tier laminate substrate with internal heat spreader
US5609889A (en) 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
KR100230894B1 (ko) 1995-06-22 1999-11-15 구라우치 노리타카 전력증폭모듈
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
JPH10242377A (ja) 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
US5973389A (en) 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly
US6020636A (en) 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
JPH11211594A (ja) 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体圧力センサ
US6329713B1 (en) 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US6511866B1 (en) 2001-07-12 2003-01-28 Rjr Polymers, Inc. Use of diverse materials in air-cavity packaging of electronic devices
JP2003179181A (ja) 2001-12-11 2003-06-27 Ngk Spark Plug Co Ltd 樹脂製配線基板
JP3813098B2 (ja) 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
DE10223035A1 (de) 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
JP4296778B2 (ja) 2002-12-17 2009-07-15 株式会社村田製作所 弾性表面波装置の製造方法
US7298046B2 (en) 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
US20040262781A1 (en) * 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
US8415788B2 (en) * 2004-07-08 2013-04-09 Rambus Inc. System and method for dissipating heat from semiconductor devices
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
TWI281738B (en) * 2005-09-14 2007-05-21 Silicon Integrated Sys Corp Structure and assembly method of IC packaging
US7445967B2 (en) * 2006-01-20 2008-11-04 Freescale Semiconductor, Inc. Method of packaging a semiconductor die and package thereof
US8698184B2 (en) * 2011-01-21 2014-04-15 Cree, Inc. Light emitting diodes with low junction temperature and solid state backlight components including light emitting diodes with low junction temperature
US7961470B2 (en) 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US7541866B2 (en) 2006-09-29 2009-06-02 Nortel Networks Limited Enhanced doherty amplifier with asymmetrical semiconductors
US7646093B2 (en) * 2006-12-20 2010-01-12 Intel Corporation Thermal management of dies on a secondary side of a package
US8067834B2 (en) 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US8338937B2 (en) * 2008-08-07 2012-12-25 Estivation Properties Llc Flange package for a semiconductor device
US8013429B2 (en) 2009-07-14 2011-09-06 Infineon Technologies Ag Air cavity package with copper heat sink and ceramic window frame
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
US8110915B2 (en) 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US8314487B2 (en) * 2009-12-18 2012-11-20 Infineon Technologies Ag Flange for semiconductor die
US9083284B2 (en) 2011-03-07 2015-07-14 Intel Corporation Wide-band multi stage Doherty power amplifier
EP2500938A1 (de) * 2011-03-17 2012-09-19 Nxp B.V. Verpackung für eine Halbleitervorrichtung und Verfahren zu deren Herstellung
CN102158190A (zh) 2011-04-29 2011-08-17 中兴通讯股份有限公司 一种多合体功率放大器及其实现方法
CN102170269A (zh) * 2011-04-29 2011-08-31 中兴通讯股份有限公司 功率放大装置及功放电路
CN102158186A (zh) * 2011-04-29 2011-08-17 中兴通讯股份有限公司 一种功率放大管以及功率放大方法
US8928404B2 (en) 2011-05-13 2015-01-06 Intel Corporation Amplifier performance stabilization through preparatory phase
JP5765174B2 (ja) 2011-09-30 2015-08-19 富士通株式会社 電子装置
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
DE102012112327A1 (de) 2011-12-15 2013-06-20 Infineon Technologies Ag Ein-Integrierter-Schaltkreis-Gehäuse und ein Verfahren zum Herstellen eines Integrierter-Schaltkreis-Gehäuses
US8907467B2 (en) 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
US9077285B2 (en) * 2012-04-06 2015-07-07 Freescale Semiconductor, Inc. Electronic devices with multiple amplifier stages and methods of their manufacture
US8803302B2 (en) * 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
US9312817B2 (en) * 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
US8665013B2 (en) * 2012-07-25 2014-03-04 Raytheon Company Monolithic integrated circuit chip integrating multiple devices
US9281283B2 (en) 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
US8816775B2 (en) 2012-09-13 2014-08-26 Freescale Semiconductor, Inc. Quiescent current determination using in-package voltage measurements
JP5970316B2 (ja) * 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9171837B2 (en) * 2012-12-17 2015-10-27 Nxp B.V. Cascode circuit
US9105629B2 (en) * 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
US9240390B2 (en) 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
US9177943B2 (en) 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
US9401682B2 (en) 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US9564861B2 (en) * 2014-10-31 2017-02-07 Nxp Usa, Inc. Broadband radio frequency power amplifiers, and methods of manufacture thereof
US9818659B2 (en) * 2015-10-12 2017-11-14 Deca Technologies Inc. Multi-die package comprising unit specific alignment and unit specific routing

Also Published As

Publication number Publication date
KR101875212B1 (ko) 2018-08-02
CN107017172B (zh) 2020-11-03
US20180254253A1 (en) 2018-09-06
US20170125362A1 (en) 2017-05-04
KR20180079275A (ko) 2018-07-10
KR20170054270A (ko) 2017-05-17
KR102006315B1 (ko) 2019-08-01
US11004808B2 (en) 2021-05-11
US9997476B2 (en) 2018-06-12
US20210233877A1 (en) 2021-07-29
CN107017172A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
DE102016120516A1 (de) Multi-Die-Package mit verschiedenen Arten von Halbleiter-Dies, an dem gleichen thermisch leitfähigen Flansch angebracht
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102012214901A1 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102017205757B4 (de) Halbleitergehäuse mit einem Transistor-Die in Source-unten Konfiguration und einem Transistor-Die in Drain-unten Konfiguration
DE102008023127A1 (de) Halbleiterbauelement
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
DE102009035358A1 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE102009017853A1 (de) Halbleitervorrichtung und Verfahren
DE102018103979B4 (de) Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist, und Verfahren zur Herstellung und zur Verwendung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102018124419A1 (de) Halbleiterchippackage und verfarhen zum herstellen desselben
DE102014117523A1 (de) Elektronische Vorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben
DE102014107729B4 (de) Dreidimensionaler Stapel einer mit Anschlüssen versehenen Packung und eines elektronischen Elements sowie Verfahren zur Herstellung eines solchen Stapels
DE102013103351B4 (de) Elektronikmodul
DE102014112429A1 (de) Halbleiterpackage mit Mehrebenen-Chipblock
DE102017108172B4 (de) SMD-Package und Verfahren zur Herstellung eines SMD-Packages
DE102013213135B3 (de) Verfahren zum Weichlöten von Halbleiterchips auf Substrate und Verfahren zum Herstellen eines Leistungshalbleitermoduls
DE102014105367B4 (de) Pressmasse und Verfahren zum Verpacken von Halbleiterchips

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: WOLFSPEED, INC., DURHAM, US

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

Owner name: CREE, INC., DURHAM, US

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R082 Change of representative

Representative=s name: PUSCHMANN BORCHERT BARDEHLE PATENTANWAELTE PAR, DE

Representative=s name: PUSCHMANN BORCHERT KAISER KLETTNER PATENTANWAE, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: WOLFSPEED, INC., DURHAM, US

Free format text: FORMER OWNER: CREE, INC., DURHAM, N.C., US