DE102009017853A1

DE102009017853A1 - Halbleitervorrichtung und Verfahren

Info

Publication number: DE102009017853A1
Application number: DE102009017853A
Authority: DE
Inventors: Ivan Nikitin; Alexander Heinrich; Stefan Landau
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-04-30
Filing date: 2009-04-17
Publication date: 2009-11-19
Anticipated expiration: 2029-04-18
Also published as: US20090273066A1; DE102009017853B4; US8828804B2

Abstract

Die Erfindung betrifft eine elektronische Vorrichtung und die Herstellung einer elektronischen Vorrichtung. Eine Ausführungsform ermöglicht das Aufbringen einer Paste, die elektrisch leitfähige Partikel (13) enthält, auf einer Oberfläche (11) eines Halbleiterwafers (10). Der Halbleiterwafer (10) wird mit den elektrisch leitfähigen Partikeln (13) zerteilt, um mehrere Halbleiterchips (14) zu erhalten. Mindestens einer der mehreren Halbleiterchips (14) wird über einem Träger (15) platziert, wobei die elektrisch leitfähigen Partikel (13) dem Träger (15) zugewandt sind. Die elektrisch leitfähigen Partikel (13) werden erhitzt, bis der mindestens eine Halbleiterchip (14) an dem Träger (15) haftet.

Description

Die vorliegende Erfindung betrifft eine elektronische Vorrichtung und ein Verfahren zur Herstellung einer elektronischen Vorrichtung.
Elektronische Vorrichtungen können Träger enthalten, auf denen Halbleiterchips montiert werden können. Ferner können die elektronischen Vorrichtungen elektrisch leitfähige Mittel enthalten, um so die Kopplung zwischen den Komponenten der Vorrichtungen, wie zum Beispiel den Halbleiterchips und den Trägern, bereitzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mittels welchem ein Halbleiterchip kostengünstig auf einen Träger montiert werden kann. Des Weiteren soll eine entsprechende Vorrichtung angegeben werden.
Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
Die beigefügten Zeichnungen sollen ein weiteres Verständnis von Ausführungsformen gewährleisten und sind in die vorliegende Beschreibung integriert und bilden einen Teil dieser. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszahlen kennzeichnen entsprechende ähnliche Teile.
1A bis 1D zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Vorrichtung 100.
2A bis 2I zeigen schematisch eine Ausführungsform eines Verfahrens zum Herstellen einer Vorrichtung 200.
3A und 3B zeigen mikroskopische Bilder eines auf einem Systemträger montierten Halbleiterchips.
4 zeigt ein elektronen-mikroskopisches Bild eines auf einem Systemträger montierten Halbleiterchips.
In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie, wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres” usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist in keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht im einschränkenden Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, soweit es nicht speziell anders angemerkt wird.
Im Folgenden werden Vorrichtungen mit Halbleiterchips beschrieben. Die Halbleiterchips können äußerst unterschiedlicher Art sein und können zum Beispiel integrierte elektrische oder elektro-optische Schaltungen umfassen. Die Halbleiterchips können zum Beispiel als Leistungshalbleiterchips konfiguriert sein, wie zum Beispiel Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden. Ferner können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikro-elektromechanische Komponenten umfassen. Gemäß einer Ausführungsform können Halbleiterchips mit einer Vertikalstruktur vorkommen, das heißt, dass die Halbleiterchips so hergestellt werden können, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterchip mit einer Vertikalstruktur kann zum Beispiel auf seinen beiden Hauptoberflächen Kontaktelemente aufweisen, das heißt auf seiner Oberseite und Unterseite. Zum Beispiel können Leistungshalbleiterchips eine Vertikalstruktur aufweisen. Beispielsweise können sich die Source-Elektrode und die Source-Elektrode eines Leistungs-MOSFETs auf einer Hauptoberfläche befinden, während die Drainelektrode des Leistungs-MOSFETs auf der anderen Hauptoberfläche angeordnet ist. Ferner können die nachfolgend beschriebenen Vorrichtungen integrierte Schaltungen zum Steuern der integrierten Schaltungen anderer Halbleiterchips, wie zum Beispiel der integrierten Schaltungen von Leistungshalbleiterchips, umfassen. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, hergestellt sein und können ferner anorganische und/oder organische Materialien enthalten, die nicht Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle. Darüber hinaus können die Halbleiterchips gekapselt oder ungekapselt sein.
Die Halbleiterchips können auf einem Wafer hergestellt werden, der aus Halbleitermaterial besteht. Der Flächeninhalt eines Halbleiterwafers kann gemäß vorbestimmten Waferdurchmessern, z. B. 4 Zoll, 8 Zoll, 10 Zoll oder 12 Zoll, standardisiert sein. Die Dicke der Halbleiterwafer kann in Bereichen von typischerweise 100 bis 1000 μm liegen, wobei diese Werte in spezifischen Anwendungen auch kleiner oder größer sein können. Die Halbleiterwafer können zum Beispiel durch Schleifen ihrer Rückseiten bis herunter auf eine Dicke im Bereich von 30 bis 200 μm gedünnt werden. Die Halbleiterwafer können zerteilt werden, um dadurch die einzelnen Halbleiterchips voneinander zu trennen.
Die Halbleiterchips besitzen Elektroden (oder Kontaktstellen oder Kontaktflächen), die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen ermöglichen. Auf die Elektroden der Halbleiterchips können eine oder mehrere Metallschichten aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können zum Beispiel in Form einer Schicht vorliegen, die einen Bereich überdeckt. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, zum Beispiel Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium können als das Material verwendet werden. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich.
Die Halbleiterchips können auf Trägern platziert werden. Die Träger können eine beliebige Form, Größe oder ein beliebiges Material aufweisen. Während der Herstellung der Vorrichtungen können die Träger miteinander verbunden sein. Die Träger können auch aus einem Stück bestehen. Die Träger können durch Verbindungsmittel oder -mechanismen mit dem Zweck des Trennens der Träger im Verlauf der Herstellung untereinander verbunden werden. Die Trennung der Träger kann durch mechani sches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder ein beliebiges anderes Verfahren erfolgen. Die Träger können elektrisch leitfähig sein. Sie können aus Metallen oder Metalllegierungen hergestellt werden, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisennickel, Aluminium, Aluminiumlegierungen oder andere geeignete Materialien. Die Träger können zum Beispiel ein Systemträger (Leadframe) oder Teil eines Systemträgers sein. Ferner können die Träger mit einem elektrisch leitfähigen Material, zum Beispiel, Kupfer, Silber, Eisennickel oder Nickelphosphor, beschichtet sein.
Die nachfolgend beschriebenen Vorrichtungen enthalten externe Kontaktelemente (oder externe Kontaktstellen oder externe Kontaktflächen), die eine beliebige Form und Größe aufweisen können. Die externen Kontaktelemente können von außerhalb der Vorrichtung aus zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Vorrichtung aus erlauben. Ferner können die externen Kontaktelemente thermisch leitfähig sein und als Kühlkörper zum Abführen der durch die Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitfähigen Material zusammengesetzt sein, zum Beispiel aus einem Metall, wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitfähigem organischen Material. Die externen Kontaktelemente können Anschlussleitungen (Leads, Pins, Anschlussstifte) eines Systemträgers sein.
Die Vorrichtungen können ein Vergussmaterial (Moldmaterial) enthalten, das mindestens Teile der Komponenten der Vorrichtungen bedeckt. Das Vergussmaterial kann ein beliebiges geeignetes thermoplastisches oder thermisch härtendes Material sein. Es können verschiedene Techniken verwendet werden, um die Komponenten mit dem Vergussmaterial zu überdecken, zum Beispiel Formpressen, Spritzguss, Pulverschmelzverfahren oder Flüssigguss.
1A bis 1D zeigen schematisch ein Verfahren zur Herstellung einer Vorrichtung 100. Ein Querschnitt der durch das Verfahren erhaltenen Vorrichtung 100 ist in 1D dargestellt. Als erstes wird ein Halbleiterwafer 10 bereitgestellt (siehe 1A). Der Halbleiterwafer 10 besitzt eine erste Oberfläche 11 und eine der ersten Oberfläche 11 gegenüberliegende zweite Oberfläche 12. Auf die erste Oberfläche 11 des Halbleiterwafers 10 wird eine Paste aufgebracht, die elektrisch leitfähige Partikel 13 enthält (siehe 1B). Der Halbleiterwafer 10 wird zusammen mit den elektrisch leitfähigen Partikeln 13 zerteilt, und man erhält mehrere Halbleiterchips 14 (siehe 1C). Die erste Oberfläche 11 der Halbleiterchips 14 ist mit den elektrisch leitfähigen Partikeln 13 bedeckt. Obwohl in 1C nur drei der Halbleiterchips 14 dargestellt sind, kann eine beliebige Anzahl von Halbleiterchips 14 aus dem Halbleiterwafer 10 erhalten werden. Mindestens einer der Halbleiterchips 14 wird über einem Träger 15 platziert, wobei die elektrisch leitfähigen Partikel 13 dem Träger zugewandt sind (siehe 1D). Die elektrisch leitfähigen Partikel 13 werden erhitzt, bis der Halbleiterchip 14 an dem Träger 15 haftet.
Beim Erhitzen der elektrisch leitfähigen Partikel 13 können sie sintern und eine feste Schicht bilden. In diesem Fall enthält die Vorrichtung 100 wie in 1D dargestellt den Träger 15, eine gesinterte Schicht aus einem auf dem Träger 15 aufgebrachten elektrisch leitfähigem Material und den auf die gesinterte Schicht aufgebrachten Halbleiterchip 14.
2A bis 2I zeigen schematisch ein Verfahren zur Herstellung einer Vorrichtung 200, von der in 2I ein Querschnitt dargestellt ist. Das in 2A bis 2I dargestellte Verfahren kann eine Weiterentwicklung des in 1A bis 1D dargestellten Verfahrens sein. Die nachfolgend beschriebenen Einzelheiten des Herstellungsverfahrens können daher glei chermaßen auf das Verfahren von 1A bis 1D angewandt werden.
Die Halbleiterchips 14 sowie alle anderen hier beschriebenen Halbleiterchips können auf einem Wafer hergestellt worden sein, der aus Halbleitermaterial besteht. Der Halbleiterwafer kann eine beliebige Form und Größe aufweisen und kann aus einem beliebigen Halbleitermaterial hergestellt werden. Ein solcher Halbleiterwafer 10 ist in 2A dargestellt. Der Halbleiterwafer 10 besitzt Kontaktstellen 16 auf seiner ersten Oberfläche 11 und Kontaktstellen 17 und 18 auf seiner zweiten Oberfläche 12. Die in den Halbleiterwafer 10 eingebetteten integrierten Schaltungen sind über die Kontaktstellen 16 bis 18 elektrisch zugänglich. Die Kontaktstellen 16 bis 18 können aus einem Metall bestehen, zum Beispiel Silber, Aluminium oder Kupfer. Bei der in 2A dargestellten Ausführungsform wird die erste Oberfläche 11 vollständig mit einer Metallschicht 16 beschichtet. Als Alternative kann die Metallschicht 16 strukturiert werden.
Die in dem Halbleiterwafer 10 enthaltenen integrierten Schaltungen können physisch identisch, aber auch voneinander verschieden sein. Die integrierten Schaltungen können zum Beispiel Vertikal-Leistungsdioden oder Vertikal-Leistungstransistoren sein, zum Beispiel IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungs-MOSFETs. Im letzteren Fall, der in 2A beispielhaft dargestellt ist, kann die Kontaktstelle 16 die Drain-Elektrode des Leistungs-MOSFETs sein und die Kontaktstellen 17 und 18 können als Source- bzw. Gate-Elektrode der Leistungs-MOSFETs dienen.
Anstelle von Vertikal-Leistungsdioden oder Vertikal-Leistungstransistoren können andere integrierte Schaltungen, wie etwa Logikschaltungen, in dem Halbleiterwafer 10 enthalten sein. Bei einer Ausführungsform können diejenigen Schaltungen in den Halbleiterwafer 10 eingebettet werden, die eine Elektrode oder Kontaktstelle auf ihrer Rückseite aufweisen.
Wie in 2B dargestellt, wird auf die erste Oberfläche 11 des Halbleiterwafers 10 eine Paste aufgebracht, die die elektrisch leitfähigen Partikel 13 enthält. Die elektrisch leitfähigen Partikel 13 können zum Beispiel aus einem Metall bestehen, wie etwa Silber, Gold, Kupfer, Zinn oder Nickel. Gemäß einer Ausführungsform können die elektrisch leitfähigen Partikel 13 aus einem reinen Metall oder einer Metalllegierung bestehen. Die Ausmaße (mittlerer Durchmesser) der elektrisch leitfähigen Partikel 13 können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm sein. Es kann auch vorgesehen werden, dass nur ein Teil der elektrisch leitfähigen Partikel 13, die auf den Halbleiterwafer 10 aufgebracht werden, solche Abmessungen aufweist. Zum Beispiel können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der elektrisch leitfähigen Partikel 13 Abmessungen von weniger als 100 nm oder 50 nm oder 10 nm aufweisen. Die anderen elektrisch leitfähigen Partikel 13 können größere Abmessungen aufweisen.
Die elektrisch leitfähigen Partikel 13 können mit einer Schicht 19 aus einem organischen Material oder Flussmittel (Flussmaterial), zum Beispiel Kolophonium, beschichtet sein. Ferner können die elektrisch leitfähigen Partikel 13 in einer geeigneten Flüssigkeit oder in einem Lösungsmittel 20 dispergiert werden. Die die elektrisch leitfähigen Partikel 13 enthaltende Paste kann flüssig, viskos oder wachsartig sein. Elektrisch leitfähige Partikel enthaltende Pasten, die mit einer Schicht aus einem organischen Material oder Flussmittel beschichtet und in einem Lösungsmittel dispergiert sind, sind zum Beispiel von den Firmen Coocson Electronic (Produktname: N 1000), Advanced Nano-Particles (ANP), Harima Chemicals (Produktnamen: NPS-H und NHD-1) oder NBE Technologies (Produktname: NBE Tech) erhältlich. Es können auch andere Produkte von diesen oder anderen Firmen verwendet werden und können demselben Zweck wie nachfolgend beschrieben dienen.
Die Aufbringung der die in dem Lösungsmittel 20 dispergierten elektrisch leitfähigen Partikel 13 enthaltenen Paste kann durch Schablonendruck oder andere Drucktechnologien ausgeführt werden. Darüber hinaus kann die Paste mit einem Rakel verteilt werden. Es sind auch andere Techniken zur Aufbringung der Paste auf den Halbleiterwafer 10 möglich, zum Beispiel Dispensieren, wie etwa Gießen, oder Aufschleudern.
Eine der Aufgaben des Lösungsmittels 20 kann darin bestehen, ein Aufbringen der elektrisch leitfähigen Partikel 13 auf die erste Oberfläche 11 des Halbleiterwafers 10 zu ermöglichen. Deshalb kann das Lösungsmittel 20 so gewählt werden, dass es abhängig von der Aufbringtechnik während des Aufbringens der Paste flüssig, viskos oder wachsartig ist.
Nach dem Aufbringen der Paste kann die Paste in einem Ofen einer mäßigen Temperatur T₁ ausgesetzt werden, die kleiner als 150°C sein kann. Die Dauer der Temperaturbehandlung kann beliebig sein und kann bei einer Ausführungsform lang genug sein, damit das Lösungsmittel 20 mindestens teilweise verdampft und die elektrisch leitfähigen Partikel 13 wie in 2C dargestellt auf dem Halbleiterwafer 10 lokalisiert zurücklässt. Das Lösungsmittel 20 kann ohne jegliche Reste verdampfen. Die Temperatur T₁ kann so gewählt werden, dass die Schichten 19, die die elektrisch leitfähigen Partikel 13 beschichten, nicht schmelzen, und zwar bei einer Ausführungsform, wenn der Durchmesser der elektrisch leitfähigen Partikel 13 kleiner als 50 nm oder 10 nm ist. Gemäß einer alternativen Ausführungsform können die Schichten 19 bei der Temperatur T₁ mindestens teilweise schmelzen oder verdampfen.
Die die elektrisch leitfähigen Partikel 13 beschichtenden Schichten 19 können eine zu frühe Agglomeration der elektrisch leitfähigen Partikel 13 verhindern.
Nach dem Verdampfen des Lösungsmittels 20 kann der Halbleiterwafer 10 zerteilt werden, wodurch die einzelnen Halblei terchips 14 wie in 2D dargestellt getrennt werden. Die Zerteilung des Halbleiterwafers 10 kann durch Sägen oder eine beliebige andere geeignete Technik ausgeführt werden, zum Beispiel durch Laserablation, Schneiden, Stanzen, Fräsen oder Ätzen. Obwohl in 2D nur zwei der Halbleiterchips 14 dargestellt sind, kann man eine beliebige Anzahl von Halbleiterchips 14 aus dem Halbleiterwafer 10 erhalten.
Die Schichten 19 aus organischem Material oder Flussmittel, die die elektrisch leitfähigen Partikel 13 beschichten, können sicherstellen, dass die elektrisch leitfähigen Partikel 13 gut genug an der ersten Oberfläche 11 des Halbleiterwafers 10 und untereinander haften, so dass mindestens ein ausreichender Teil der elektrisch leitfähigen Partikel 13 auch nach der Zerteilung der Halbleiterwafers 10 auf der ersten Oberfläche 11 verbleibt.
Wie in 2E dargestellt, kann mindestens einer der Halbleiterchips 14 über dem Träger 15 platziert werden, wobei die erste Oberfläche 11 und die elektrisch leitfähigen Partikel 13 dem Träger 15 zugewandt sind. Der Träger 15 kann zum Beispiel Teil eines Systemträgers (Leadframe), wie etwa eines Diepad (Chipträger), sein. Der Systemträger kann ferner Anschlussleitungen (Leads, Pins, Anschlussstifte) 21 und andere Diepads enthalten. Der Systemträger kann aus einem Metall oder einer Metalllegierung hergestellt werden, bei einer Ausführungsform Kupfer, einer Kupferlegierung, Eisennickel, Aluminium oder anderen elektrisch leitfähigen Materialien. Ferner kann der Systemträger mit einem elektrisch leitfähigen Material, zum Beispiel Kupfer, Silber, Eisennickel oder Nickelphosphor, elektrochemisch beschichtet sein. Die Form des Systemträgers ist nicht auf irgendeine Größe oder geometrische Form beschränkt. Der Systemträger kann durch Ausstanzen einer Metallplatte hergestellt werden. Die Diepads und Anschlussleitungen des Systemträgers können durch Dämme miteinander verbunden sein.
In 2E ist nur ein über dem Systemträger platzierter Halbleiterchip 14 dargestellt. Es können auch weitere Halbleiterchips über dem Systemträger platziert werden. Diese Halbleiterchips können auf demselben Halbleiterwafer hergestellt worden sein, können aber auch auf verschiedenen Halbleiterwafern hergestellt worden sein. Darüber hinaus können die Halbleiterchips physisch identisch sein, aber auch verschiedene integrierte Schaltungen enthalten.
Die elektrisch leitfähigen Partikel 13 können einer Temperatur T₂ ausgesetzt werden, die hoch genug ist, damit die die elektrisch leitfähigen Partikel 13 beschichtenden Schichten 19 sublimieren oder verdampfen. Ferner kann die Temperatur T₂ kleiner als die Schmelztemperatur des Metalls sein, aus dem die elektrisch leitfähigen Partikel 13 bestehen. Nachdem die Schichten 19 entfernt wurden, können die elektrisch leitfähigen Partikel 13 durch Sintern aufgrund der Temperatur T₂ eine feste Schicht 22 bilden. Die Temperatur T₂ kann in dem Bereich von 150 bis 450°C, bei einer Ausführungsform in dem Bereich von 180 bis 300°C, liegen und kann von dem Material der elektrisch leitfähigen Partikel 13 abhängen.
Zur Herstellung der gesinterten Verbindung kann der Träger 15 durch eine heiße Platte bis auf die Temperatur T₂ erhitzt werden. Bei einer Ausführungsform können sowohl der Träger 15 als auch der Halbleiterchip 14 in einen Ofen gebracht und auf eine geeignete Temperatur erhitzt werden. Es kann ein Pick-And-Place-Werkzeug verwendet werden, das den Halbleiterchip 14 aufnehmen und ihn auf dem erhitzten Träger 15 platzieren kann. Während des Sinter-Prozesses kann der Halbleiterchip 14 für eine geeignete Zeit auf den Träger 15 gepresst werden.
Die die elektrisch leitfähigen Partikel 13 vor dem Sinter-Prozess beschichtenden Schichten 19 können eine Oxidation der elektrisch leitfähigen Partikel 13 verhindern. Wenn eine äußere Schicht der elektrisch leitfähigen Partikel 13 oxidiert ist, wäre eine höhere Temperatur T₂ erforderlich, um die e lektrisch leitfähigen Partikel 13 zu sintern. Ferner kann die Sinter-Temperatur T₂ durch Verringern der Durchmesser oder Abmessungen der elektrisch leitfähigen Partikel 13 reduziert werden. Aufgrund der verschiedenen Wärmeausdehnungskoeffizienten des Halbleiterchips 14 und des Trägers 15 ist eine niedrige Temperatur T₂ erwünscht, um die in dem Halbleiterchip 14 durch den Träger 15 während des Sinter-Prozesses verursachte mechanische Spannung zu verringern. Beispielsweise besitzt Kupfer, aus dem der Träger 15 hergestellt werden kann, einen Wärmeausdehnungskoeffizienten von etwa 17 × 10^–6/K und Silizium einen Wärmeausdehnungskoeffizienten von etwa 3 × 10^–6/K.
Wie in 2F dargestellt, befestigt die gesinterte Schicht 22 den Halbleiterchip 14 an dem Träger 15 und koppelt die Kontaktstelle 16 elektrisch mit dem elektrisch leitfähigen Träger 15. Die gesinterte Schicht 22 kann eine beliebige Dicke aufweisen, bei einer Ausführungsform kann ihre Dicke in dem Bereich von 1 bis 30 μm liegen. Über die gesinterte Schicht 22 können Poren verteilt sein.
Nach der Anbringung des Halbleiterchips 14 an dem Träger 15 können elektrische Verbindungen von den Kontaktstellen 17 und 18 des Halbleiterchips 14 zu den Anschlussleitungen 21 hergestellt werden. Wie in 2G dargestellt, können diese Verbindungen durch Drahtbonden hergestellt werden. Zum Beispiel kann man Ball-Bonden oder Wedge-Bonden als Verbindungstechnik verwenden. Die Bonddrähte 23 können aus Gold, Aluminium, Kupfer oder einem beliebigen anderen geeigneten elektrisch leitfähigen Material bestehen. Es können ein oder mehrere Bonddrähte 23 angebracht werden, um jede der Kontaktstellen 17 und 18 elektrisch mit den Anschlussleitungen 21 zu koppeln. Der Träger 15 kann mit einer anderen Anschlussleitung 21 verbunden werden, die in 2G nicht dargestellt ist. Diese Anschlussleitung 21 und der Träger 15 können aus einem Stück bestehen.
Als Alternative zum Drahtbonden können andere Verbindungstechniken verwendet werden. Zum Beispiel können Metallclips an dem Halbleiterchip 14 und den Anschlussleitungen 21 angebracht werden, um die elektrischen Verbindungen herzustellen.
Es kann ein Gusstransferprozess ausgeführt werden, um die auf dem Systemträger angeordneten Komponenten wie in 2H dargestellt mit einem Vergussmaterial 24 einzukapseln. Das Vergussmaterial 24 kann einen beliebigen Teil der Vorrichtung 200 einkapseln, lässt aber mindestens Teile der Anschlussleitungen 21 unbedeckt. Die freiliegenden Teile der Anschlussleitungen 21 können als externe Kontaktelemente verwendet werden, um die Vorrichtung 200 elektrisch mit anderen Komponenten, zum Beispiel einer Leiterplatte, wie etwa einer PCB (Printed Circuit Board; gedruckte Leiterplatte), zu koppeln.
Das Vergussmaterial 24 kann aus einem beliebigen geeigneten elektrisch isolierenden thermoplastischen oder thermisch härtenden Material zusammengesetzt sein. Bei einer Ausführungsform kann es aus einem gewöhnlich bei der modernen Halbleiter-Kapselungstechnologie verwendeten Material zusammengesetzt sein. Es können verschiedene Techniken verwendet werden, um die Komponenten der Vorrichtung 200 mit dem Vergussmaterial 24 zu überdecken, zum Beispiel Formpressen, Spritzguss, Pulverschmelzverfahren oder Flüssiggussverfahren.
Vor und nach der Einkapselung mit dem Vergussmaterial 24 werden durch Zertrennung des Systemträgers, zum Beispiel durch Zersägen der Dämme, die einzelnen Vorrichtungen 200 voneinander getrennt. Danach können die Anschlussleitungen 21 wie in 2I dargestellt gebogen und/oder abgeschnitten werden, um die Vorrichtung 200 auf einer Leiterplatte zu montieren. Statt die Anschlussleitungen 21 von dem Vergussmaterial 24 vorstehen zu lassen, ist auch eine Vorrichtung 200 ohne vorstehende Anschlussleitungen (leadless) möglich.
Für Fachleute ist offensichtlich, dass die in 1D und 2I dargestellten Vorrichtungen 100 und 200 lediglich beispielhafte Ausführungsformen sein sollen und viele Varianten möglich sind. Zum Beispiel ist es möglich, elektrisch leitfähige Partikel 13 zu verwenden, die Abmessungen von mehr als 100 nm aufweisen, zum Beispiel im Bereich von 1 bis 3 μm. Diese elektrisch leitfähigen Partikel 13 können zum Beispiel aus AuSn oder anderen Metalllegierungen bestehen. Sie können auch durch eine aus einem organischen Material oder Flussmittel bestehende Schicht 19 beschichtet und können in einem Lösungsmittel 20 dispergiert werden. Statt gesintert zu werden, können diese elektrisch leitfähigen Partikel 13 jedoch auch beim Anbringen an dem Träger 15 geschmolzen werden. Die Temperatur T₂ kann im Bereich von 300 bis 400°C liegen und richtet sich nach dem Material der elektrisch leitfähigen Partikel 13.
Eine weitere Variante des in 2A bis 2I dargestellten Verfahrens besteht darin, zwei oder mehr Halbleiterchips übereinander zu stapeln und das oben beschriebene Verfahren zur Anbringung der Halbleiterchips zu verwenden.
In 3A und 3B sind mikroskopische Bilder eines Querschnitts eines Halbleiterchips dargestellt, der durch Verwendung des in 2A bis 2F dargestellten Verfahrens auf einem Systemträger montiert wurde. In dem vorliegenden Beispiel wurde eine Silberpartikel enthaltende Paste auf einen Halbleiterwafer aufgebracht. Die Paste wurde bei einer Temperatur T₁ von 95°C 10 Minuten lang getrocknet. Es wurde eine Schicht aus Silberpartikeln mit einer Schichtdicke von etwa 15 μm erhalten. Nach dem Zerteilen des Halbleiterwafers wurde einer der Halbleiterchips auf einem mit einer 5 μm dicken Silberschicht beschichteten Systemträger bei einer Temperatur T₂ von 300°C (für 6 Sekunden) befestigt.
Wie aus 3B zu sehen ist, besitzt die Silberschicht, die den Halbleiterchip mit dem Systemträger verbindet, eine Dicke von 10 bis 11 μm und eine schwammige Struktur aufgrund des Sinter-Prozesses.
4 zeigt ein elektronen-mikroskopisches Bild eines weiteren Querschnitts eines Halbleiterchips, der durch das oben beschriebene Verfahren auf einem Systemträger montiert wurde. Aus 4 ist offensichtlich, dass nur ein wenig elektrisch leitfähiges Material bei der Montage des Halbleiterchips auf dem Systemträger herausgedrückt wurde. Ferner besitzt die gesinterte Schicht eine sehr gleichförmige Dicke und enthält nur einige wenige Hohlräume.
Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung möglicherweise mit Bezug auf nur eine von mehreren Implementierungen offenbart wurde, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, so wie es für eine beliebige gegebene oder konkrete Anwendung erwünscht und vorteilhaft sein kann. So wie die Ausdrücke „enthalten”, „haben”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet wurden, sollen ferner solche Ausdrücke auf ähnliche Weise wie der Ausdruck „umfassen” einschließend sein. Es wurden möglicherweise die Ausdrücke „gekoppelt” und „verbunden” zusammen mit ihren Ableitungen verwendet. Es versteht sich, dass diese Ausdrücke möglicherweise verwendet wurden, um anzugeben, dass zwei Elemente miteinander zusammenarbeiten oder Wechselwirken, gleichgültig, ob sie sich in direktem physischem oder elektrischem Kontakt befinden oder sie sich nicht in direktem Kontakt miteinander befinden. Ferner versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder voll integrierten Schaltungen oder in Programmiermitteln implementiert werden können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel gemeint, statt als Bestes oder Optimales. Außerdem versteht sich, dass hier abgebildete Merkmale und/oder Elemente der Klarheit und des leichteren Verständnisses halber hier mit konkreten Abmessungen relativ zueinander dargestellt werden und dass die tatsächlichen Abmessungen wesentlich von dem hier Dargestellten abweichen können.
Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben wurden, ist für Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausführungsformen abdecken. Deshalb ist beabsichtigt, dass die vorliegende Erfindung nur durch die Ansprüche und ihre Äquivalente beschränkt wird.

Claims

Verfahren, umfassend: Aufbringen einer Paste, die elektrisch leitfähige Partikel (13) umfasst, auf einer Oberfläche (11) eines Halbleiterwafers (10); Zerteilen des Halbleiterwafers (10) mit den elektrisch leitfähigen Partikeln (13), um mehrere Halbleiterchips (14) zu erhalten; Platzieren mindestens eines der mehreren Halbleiterchips (14) über einem Träger (15), wobei die elektrisch leitfähigen Partikel (13) dem Träger (15) zugewandt sind; und Erhitzen der elektrisch leitfähigen Partikel (13), bis der mindestens eine Halbleiterchip (14) mit dem Träger (15) fest verbunden ist.
Verfahren nach Anspruch 1, wobei die elektrisch leitfähigen Partikel (13) mit einem organischen Material (19) oder einem Flussmittel (19) beschichtet sind.
Verfahren nach Anspruch 2, wobei das organische Material (19) oder das Flussmittel (19) entfernt werden, wenn die elektrisch leitfähigen Partikel (13) erhitzt werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Paste ein Lösungsmittel (20) umfasst, in dem die elektrisch leitfähigen Partikel (13) dispergiert sind.
Verfahren nach Anspruch 4, wobei das Lösungsmittel (20) zumindest teilweise verdampft, bevor der Halbleiterwafer (10) zerteilt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die elektrisch leitfähigen Partikel (13) auf eine Temperatur unterhalb der Schmelztemperatur der elektrisch leitfähigen Partikel (13) erhitzt werden.
Verfahren nach einem der Ansprüche 1 bis 5, wobei die elektrisch leitfähigen Partikel (13) auf eine Temperatur oberhalb der Schmelztemperatur der elektrisch leitfähigen Partikel (13) erhitzt werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Paste auf den Halbleiterwafer (10) durch Drucken oder Dispensieren oder Aufschleudern aufgebracht wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei Druck auf die elektrisch leitfähigen Partikel (13) ausgeübt wird, wenn die elektrisch leitfähigen Partikel (13) erhitzt werden.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der mindestens eine Halbleiterchip (14) eine erste Elektrode (16) auf einer ersten Oberfläche (11) und eine zweite Elektrode (17) auf einer der ersten Oberfläche (11) gegenüberliegenden zweiten Oberfläche (12) aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei eine dem Träger (15) abgewandte Oberfläche des mindestens einen Halbleiterchips (14) an den Träger (15) elektrisch gekoppelt wird.
Verfahren, umfassend: Aufbringen elektrisch leitfähiger Partikel (13) auf einer Oberfläche (11) eines Halbleiterwafers (10); Zerteilen des Halbleiterwafers (10) mit den elektrisch leitfähigen Partikeln (13), um mehrere Halbleiterchips (14) zu erhalten; Platzieren mindestens eines der mehreren Halbleiterchips (14) über einem Träger (15), wobei die elektrisch leitfähigen Partikel (13) dem Träger (15) zugewandt sind; und Sintern der elektrisch leitfähigen Partikel (13), bis der mindestens eine Halbleiterchip (14) an dem Träger (15) haftet.
Verfahren nach Anspruch 12, wobei die elektrisch leitfähigen Partikel (13) in einer Flüssigkeit (20) beim Aufbringen auf dem Halbleiterwafer (10) dispergiert sind.
Verfahren nach Anspruch 13, wobei der Halbleiterwafer (10) erwärmt wird, bis die Flüssigkeit (20) mindestens teilweise verdampft ist.
Verfahren nach einem der Ansprüche 12 bis 14, wobei Wärme und/oder Druck auf die elektrisch leitfähigen Partikel (13) beim Sintern der elektrisch leitfähigen Partikel (13) angewendet werden.
Verfahren nach einem der Ansprüche 12 bis 15, wobei die elektrisch leitfähigen Partikel (13) mit einem organischen Material (19) oder einem Flussmittel (19) beschichtet sind.
Verfahren nach Anspruch 16, wobei das organische Material (19) oder das Flussmittel (19) entfernt werden, wenn die elektrisch leitfähigen Partikel (13) gesintert werden.
Vorrichtung (100; 200), umfassend: einen Träger (15), eine auf den Träger (15) aufgebrachte gesinterte Schicht (22) aus einem elektrisch leitfähigen Material, und einen auf die gesinterte Schicht (22) aufgebrachten Halbleiterchip (14).
Vorrichtung (100; 200) nach Anspruch 18, wobei der Halbleiterchip (14) eine erste Elektrode (16) auf einer ersten Oberfläche (11) aufweist, die dem Träger (15) zugewandt ist.
Vorrichtung (100; 200) nach Anspruch 19, wobei der Halbleiterchip (14) eine zweite Elektrode (17) auf einer der ersten Oberfläche (11) gegenüberliegenden zweiten Oberfläche (12) aufweist.
Vorrichtung (100; 200) nach einem der Ansprüche 18 bis 20, wobei das elektrisch leitfähige Material ein reines Metall ist.
Vorrichtung (100; 200) nach einem der Ansprüche 18 bis 21, wobei der Träger ein Systemträger (15, 21) ist.
Elektronische Vorrichtung (100; 200), umfassend: einen Systemträger (15, 21), einen Leistungshalbleiterchip (14), und eine Pastenschicht, die elektrisch leitfähige Partikel (13) enthält, die den Halbleiterchip (14) an dem Systemträger (15, 21) befestigen.
Vorrichtung (100; 200) nach Anspruch 23, wobei die Pastenschicht mit Wärme behandelt wurde.
Vorrichtung (100; 200), umfassend: einen Träger (15); Mittel zum Aufbringen einer gesinterten Schicht (22) aus einem elektrisch leitfähigen Material auf den Träger (15); und einen durch die Mittel zum Aufbringen der gesinterten Schicht (22) mit dem Träger (15) gekoppelten Halbleiterchip (14).