DE102010037439B4 - Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren - Google Patents
Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren Download PDFInfo
- Publication number
- DE102010037439B4 DE102010037439B4 DE102010037439.3A DE102010037439A DE102010037439B4 DE 102010037439 B4 DE102010037439 B4 DE 102010037439B4 DE 102010037439 A DE102010037439 A DE 102010037439A DE 102010037439 B4 DE102010037439 B4 DE 102010037439B4
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- semiconductor chip
- semiconductor
- metal particles
- electrically conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 title claims abstract description 54
- 230000008569 process Effects 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title description 15
- 239000000463 material Substances 0.000 claims abstract description 43
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000002923 metal particle Substances 0.000 claims description 69
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000011368 organic material Substances 0.000 claims description 8
- 238000005245 sintering Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 40
- 239000010410 layer Substances 0.000 description 34
- 239000000969 carrier Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 239000002904 solvent Substances 0.000 description 12
- 239000012778 molding material Substances 0.000 description 10
- 229910001092 metal group alloy Inorganic materials 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 239000002313 adhesive film Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015367 Au—Sb Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 235000021190 leftovers Nutrition 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/29311—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29344—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29347—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29355—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29399—Coating material
- H01L2224/2949—Coating material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83439—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/8346—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
- H01L2924/15724—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/1576—Iron [Fe] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Die Bonding (AREA)
Abstract
Verfahren, umfassend: Bereitstellen eines Halbleiterchips (10), wobei Halbleitermaterial an einer ersten Oberfläche (11) des Halbleiterchips (10) exponiert ist; Platzieren des Halbleiterchips (10) über einem Träger (12), wobei die erste Oberfläche (11) dem Träger (12) zugewandt ist und elektrisch leitendes Material (13) zwischen dem Halbleiterchip (10) und dem Träger (12) angeordnet ist; und Zuführen von Wärme, um den Halbleiterchip (10) an dem Träger (12) anzubringen, wobei das elektrisch leitende Material (13) beim Zuführen der Wärme gesintert wird.
Description
- Die vorliegende Erfindung betrifft ein Bauelement mit einem Halbleiterchip und einem Träger und ein Verfahren zu dessen Herstellung.
- Elektronikbauelemente können Träger enthalten, auf denen Halbleiterchips montiert werden können. Weiterhin können Elektronikbauelemente Materialien enthalten, um die Halbleiterchips an den Trägern anzubringen. Diese Materialien können elektrisch leitend sein, um eine elektrische Kopplung zwischen den Halbleiterchips und den Trägern zu liefern.
- Die Druckschrift
DE 10 2005 048 826 B3 offenbart eine Montage von Halbleiterchips mittels Klebstofffolie auf einem Träger. Dabei wird die Klebstofffolie auf den Rückseiten der Halbleiterchips aufgebracht und danach unter Aufreißen erwärmt, um die Halbleiterchips auf dem Träger anzubringen. Die Klebstofffolie kann leitfähig und mit leitfähigen Partikeln gefüllt sein. - Die Druckschrift
US 7 274 091 B2 offenbart ein rückseitiges Dünnen und ein vorderseitiges Sägen eines Wafers zum Vereinzeln. Auf die Chips wird dann ein Au-Sn Film bzw. Au-Ge oder Au-Sb aufgedampft, worauf ein Ni Film als Barriere zu einem Lot aufgebracht wird, welches dann den Chip am Träger fixiert. - Der Erfindung liegt die Aufgabe zugrunde, ein Bauelement mit einem Träger und einem an dem Träger befestigten Halbleiterchip zu schaffen, wobei die durch den Herstellungsprozess in den Halbleiterchip induzierten mechanischen Spannungen möglichst gering sein sollen. Ferner soll ein entsprechendes Herstellungsverfahren angegeben werden.
- Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
- Die
1A bis1C zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens zum Herstellen eines Bauelements mit einem an einem Träger angebrachten Halbleiterchip, wobei Halbleitermaterial an einer Oberfläche des Halbleiterchips exponiert ist. -
2 zeigt schematisch eine Querschnittsansicht einer Ausführungsform eines Bauelements mit einem Träger, einer gesinterten Metallschicht und einem Halbleiterchip, wobei Halbleitermaterial des Halbleiterchips in direktem Kontakt mit der gesinterten Metallschicht steht. -
3A bis3I zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens, das Folgendes beinhaltet: Abscheiden von Metallpartikeln auf einem Halbleiter-Wafer, Vereinzeln des Halbleiter-Wafer zum Erhalten von Halbleiterchips und Anbringen der Halbleiterchips an Trägern. -
4A bis4H zeigen schematisch eine Querschnittsansicht einer Ausführungsform eines Verfahrens, das Folgendes beinhaltet: Abscheiden von Metallpartikeln auf einem Träger und Anbringen eines Halbleiterchips an dem Träger. - In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa ”Oberseite”, ”Unterseite”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsform in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
- Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
- Die Ausdrücke ”gekoppelt” und/oder ”elektrisch gekoppelt” sollen, wie sie in dieser Spezifikation verwendet werden, nicht bedeuten, dass die Elemente direkt zusammengekoppelt sein müssen; dazwischenliegende Elemente können zwischen den ”gekoppelten” oder ”elektrisch gekoppelten” Elementen vorgesehen sein.
- Bauelemente, die Halbleiterchips enthalten, werden im Folgenden beschrieben. Die Halbleiterchips können von verschiedenen Typen sein, können durch verschiedene Technologien hergestellt sein und können beispielsweise integrierte elektrische, elektro-optische oder elektromechanische Schaltungen oder passive Elemente enthalten. Die integrierten Schaltungen können beispielsweise als integrierte Logikschaltungen, integrierte Analogschaltungen, integrierte Mischsignalschaltungen, Speicherschaltungen oder integrierte passive Elemente ausgelegt sein. Weiterhin können die Halbleiterchips beispielsweise als Leistungshalbleiterchips konfiguriert sein, wie etwa Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors), JFETs (Junction Gate Field Effect Transistors), Leistungsbipolartransistoren oder Leistungsdioden. Weiterhin können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten enthalten. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur involviert sein, d. h., dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in eine Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann bei einer Ausführungsform Elektroden auf seinen beiden Hauptoberflächen aufweisen, d. h. auf seiner Oberseite und Unterseite. Bei einer Ausführungsform können die Leistungshalbleiterchips eine vertikale Struktur aufweisen, Beispielhaft können sich die Source-Elektrode und Gate-Elektrode eines Leistungs-MOSFET auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungs-MOSFET auf der anderen Hauptoberfläche angeordnet ist. Weiterhin können die unten beschriebenen Bauelemente integrierte Schaltungen zum Steuern der integrierten Schaltungen von anderen Halbleiterchips enthalten, beispielsweise die integrierten Schaltungen von Leistungshalbleiterchips. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial, beispielsweise Si, SiC, SiGe, GaAs, hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Zudem können die Halbleiterchips gekapselt oder ungekapselt sein.
- Die Halbleiterchips können auf einem aus Halbleitermaterial hergestellten Wafer hergestellt werden. Der Flächeninhalt eines Halbleiter-Wafer kann gemäß vorbestimmter Wafer-Durchmesser standardisiert sein, z. B. 10 cm, 20 cm, 25 cm oder 30 cm (4 Zoll, 8 Zoll, 10 Zoll oder 12 Zoll). Die Dicke des Halbleiter-Wafer kann innerhalb Bereichen von in der Regel 10 bis 1000 μm variieren, wobei diese Werte bei spezifischen Anwendungen auch kleiner oder größer sein können. Die Halbleiter-Wafer können beispielsweise durch Schleifen ihrer Rückseiten bis zu einer Dicke im Bereich von 10 bis 220 μm herunter gedünnt werden. Die Halbleiter-Wafer können zersägt werden, wodurch die individuellen Halbleiterchips getrennt werden.
- Die Halbleiterchips können Elektroden (oder Kontaktpads) aufweisen, die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen gestatten. Eine oder mehrere Metallschichten können auf einige Elektroden der Halbleiterchips aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können beispielsweise in Form einer einen Bereich bedeckenden Schicht vorliegen. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, beispielsweise Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom oder Nickelvanadium, kann als das Material verwendet werden. Die Metallschichten brauchen nicht homogen oder aus nur einem Material hergestellt zu sein, d. h., verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien sind möglich.
- Einige der Elektroden sind möglicherweise nicht mit Metallschichten bedeckt. An diesen Elektroden kann Halbleitermaterial, beispielsweise Si, SiC, SiGe oder GaAs, exponiert, d. h. freiliegend sein, Es kann vorgesehen sein, dass eine ganze Oberfläche des Halbleiterchips, beispielsweise die Rückseite des Halbleiterchips oder eine beliebige andere Oberfläche, nicht mit irgendeiner Metallschicht beschichtet ist. Diese Elektroden oder Oberflächen der Halbleiterchips können zum Anbringen der Halbleiterchips an Trägern verwendet werden. Die Elektroden oder Oberflächen der Halbleiterchips, die nicht mit Metallschichten bedeckt sind, können weiterhin frei von Halbleiteroxidmaterial sein, wenn die Halbleiterchips an den Trägern angebracht werden.
- Die Träger können von beliebiger Gestalt und Größe sein und aus einem beliebigen Material bestehen. Während der Fabrikation der Bauelemente können die Träger miteinander verbunden sein. Die Träger können auch aus einem Stück bestehen. Die Träger können unter anderem durch Verbindungsmittel mit dem Zweck verbunden sein, die Träger im Verlauf der Fabrikation zu trennen. Das Trennen der Träger kann durch mechanisches Sägen, einen Laserstrahl, Schneiden, Stanzen, Fräsen, Ätzen oder einbeliebiges anderes angebrachtes Verfahren ausgeführt werden. Die Träger können elektrisch leitend sein. Sie können aus Metallen oder Metalllegierungen hergestellt sein, bei einer Ausführungsform Kupfer, Kupferlegierungen, Eisennickel, Aluminium, Aluminiumlegierungen oder anderen angebrachten Materialien. Die Träger können ausschließlich aus Metallen oder Metalllegierungen hergestellt sein. Die Träger können beispielsweise Systemträger oder Teile von Systemträgern sein. Weiterhin können die Träger mit einem elektrisch leitenden Material, beispielsweise Kupfer, Silber, Eisennickel oder Nickelphosphor, beschichtet sein. Träger, die aus elektrisch isolierendem Material bestehen und mindestens eine elektrisch leitende Oberfläche aufweisen, können ebenfalls verwendet werden. Ein DBC-Substrat (Direct Bonded Copper) ist ein Beispiel für einen derartigen Träger. Ein DBC-Substrat besteht aus einem Keramikträger mit einer an eine oder beide Seiten des Keramikträgers gebondeten Kupferfolie.
- Ein elektrisch leitendes Material kann verwendet werden, um die Halbleiterchips an den Trägern anzubringen. Weiterhin kann das elektrisch leitende Material eine elektrische und thermische Kopplung zwischen den Halbleiterchips und den Trägern bereitstellen. Das elektrisch leitende Material kann beispielsweise ein Lotmaterial sein. Zudem kann das elektrisch leitende Material aus Metallpartikeln bestehen. Mindestens einige der Metallpartikel können Abmessungen kleiner als 100 nm aufweisen. Um die Halbleiterchips an den Trägern anzubringen, können die Metallpartikel erhitzt werden. Wenn die Metallpartikel erhitzt werden, können sie gesintert werden.
- Die unten beschriebenen Bauelemente können externe Kontaktelemente enthalten, die von beliebiger Gestalt und Größe sein können. Die externen Kontaktelemente können von außerhalb der Bauelemente zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Bauelemente gestatten. Weiterhin können die externen Kontaktelemente wärmeleitend sein und als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktelemente können Zuleitungen eines Systemträgers sein.
- Die Bauelemente können ein Formmaterial enthalten, das mindestens Teile der Komponenten der Bauelemente bedeckt. Das Formmaterial kann ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Verschiedene Techniken können eingesetzt werden, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssig-Molden.
- Die
1A bis1C zeigen schematisch eine Ausführungsform eines Verfahrens für die Produktion eines Bauelements100 . Ein Querschnitt des durch das Verfahren erhaltenen Bauelements100 ist in1C gezeigt. Zuerst wird ein Halbleiterchip10 bereitgestellt (siehe1A ). Halbleitermaterial ist an einer ersten Oberfläche11 des Halbleiterchips10 exponiert, d. h. freiliegend. Der Halbleiterchip10 wird derart über einem Träger12 platziert, dass die erste Oberfläche11 des Halbleiterchips10 dem Träger12 zugewandt ist (siehe1B ). Elektrisch leitendes Material13 wird zwischen dem Halbleiterchip10 und dem Träger12 angeordnet. Wärme wird zugeführt, um den Halbleiterchip10 an dem Träger12 anzubringen (siehe1C ). -
2 zeigt schematisch ein Bauelement200 im Querschnitt. Das Bauelement200 enthält einen Träger12 , eine über dem Träger12 platzierte gesinterte Metallschicht14 und einen über der gesinterten Metallschicht14 platzierten Halbleiterchip10 . Die gesinterte Metallschicht14 steht mindestens teilweise in direktem Kontakt mit dem Halbleitermaterial des Halbleiterchips10 . - Die
3A bis3I zeigen schematisch eine Ausführungsform eines Verfahrens zur Produktion eines Bauelements300 , von dem ein Querschnitt in3I gezeigt ist. Das Bauelement300 ist eine Implementierung der Bauelemente100 und200 . Die Einzelheiten des Bauelements300 , die unten beschrieben sind, können deshalb gleichermaßen auf die Bauelemente100 und200 angewendet werden. Weiterhin ist das in3A bis3I gezeigte Verfahren eine Implementierung des in1A bis1C gezeigten Verfahrens. Die Einzelheiten des Produktionsverfahrens, die unten beschrieben sind, können deshalb gleichermaßen auf das Verfahren der1A bis1C angewendet werden. - Der Halbleiterchip
10 sowie alle anderen, hierin beschriebenen Halbleiterchips können auf einem aus Halbleitermaterial hergestellten Wafer hergestellt werden. Der Halbleiter-Wafer kann von beliebiger Gestalt und Größe sein und kann aus einem beliebigen Halbleitermaterial hergestellt sein. Ein derartiger Halbleiter-Wafer20 ist in3A gezeigt. Der Halbleiter-Wafer20 besitzt eine erste Oberfläche21 und eine zweite Oberfläche22 gegenüber der ersten Oberfläche21 . Halbleitermaterial kann auf der ersten Oberfläche21 des Halbleiter-Wafer20 exponiert, d. h. von außerhalb des Halbleiter-Wafers20 zugänglich sein. Die erste Oberfläche21 ist möglicherweise nicht mit irgendeiner Metallschicht beschichtet, stattdessen kann blankes Halbleitermaterial, beispielsweise Si, SiC, SiGe oder GaAs, exponiert sein. Das Halbleitermaterial kann mit entsprechenden Dotierionen dotiert werden, um eine elektrische Leitfähigkeit mindestens von Abschnitten der ersten Oberfläche21 des Halbleiter-Wafer20 zu erhalten. Wie in3A durch gestrichelte Linien gezeigt, können Abschnitte der ersten Oberfläche21 des Halbleiter-Wafer20 derart dotiert werden, dass Elektroden23 an der ersten Oberfläche21 produziert werden. Da Herstellungsprozesse für die Metallisierung der ersten Oberfläche21 des Halbleiter-Wafer20 nicht erforderlich sind, sind die Kosten für die Produktion des Halbleiter-Wafer20 reduziert. - Weitere Elektroden
24 und25 können sich auf der zweiten Oberfläche22 des Halbleiter-Wafer20 befinden. Die Elektroden24 und25 auf der zweiten Oberfläche22 können mit einer oder mehreren Metallschichten aus Aluminium, Kupfer, Silber oder anderen Metallen oder Metalllegierungen beschichtet sein. Die in den Halbleiter-Wafer20 eingebetteten integrierten Schaltungen können über die Elektroden23 bis25 elektrisch erreicht werden. - Die in dem Halbleiter-Wafer
20 enthaltenen integrierten Schaltungen können physikalisch identisch sein, können aber auch voneinander verschieden sein. Die integrierten Schaltungen können beispielsweise vertikale Leistungsdioden oder vertikale Leistungstransistoren sein, beispielsweise IGBTs, JFETs, Leistungsbipolartransistoren oder Leistungs-MOSFETs. Im letzteren Fall, der in3A beispielhaft dargestellt ist, können die Elektroden23 die Drain-Elektroden der Leistungs-MOSFETs sein und die Elektroden24 und25 können als die Source- bzw. Gate-Elektroden der Leistungs-MOSFETs fungieren. - Anstelle von vertikalen Leistungsdioden oder vertikalen Leistungstransistoren können andere integrierte Schaltungen wie etwa Logikschaltungen in dem Halbleiter-Wafer
20 enthalten sein. Bei einer Ausführungsform können jene Schaltungen in den Halbleiter20 eingebettet sein, die auf ihrer rückseitigen ersten Seite21 eine Elektrode aufweisen. - Die erste Oberfläche
21 des Halbleiter-Wafer20 kann auf entsprechende Weise bei einer Ausführungsform gereinigt werden, um etwaiges Halbleiteroxidmaterial zu entfernen, das sich auf der ersten Oberfläche21 befinden kann. Das Entfernen des Halbleiteroxids kann beispielsweise dadurch ausgeführt werden, dass der Halbleiter-Wafer20 in eine HF-Lösung getaucht wird, oder durch Plasmaätzen mit einer Mischung aus Argon und Wasserstoff oder durch ein beliebiges anderes angemessenes Ätzverfahren. - Nach dem Reinigungsprozess kann eine Metallpartikel
27 enthaltende Paste26 auf die erste Oberfläche21 des Halbleiter-Wafer20 aufgebracht werden, wie in3B dargestellt. Die Metallpartikel27 können beispielsweise aus Silber, Gold, Kupfer, Zinn oder Nickel bestehen. Gemäß einer Ausführungsform können die Metallpartikel27 aus einem reinen Metall oder einer Metalllegierung bestehen. Die Abmessungen (mittlerer Durchmesser) der Metallpartikel27 können kleiner als 100 nm und bei einer Ausführungsform kleiner als 50 nm oder 10 nm sein. Es kann auch vorgesehen werden, dass nur ein Bruchteil der Metallpartikel27 , die auf den Halbleiter-Wafer20 aufgebracht werden, solche Abmessungen aufweist. Beispielsweise können mindestens 10% oder 20% oder 30% oder 40% oder 50% oder 60% oder 70% der Metallpartikel27 Abmessungen kleiner als 100 nm oder 50 nm oder 10 nm aufweisen. Die anderen Metallpartikel27 können größere Abmessungen aufweisen. Gemäß einer Ausführungsform besitzen die Metallpartikel27 Abmessungen im Bereich zwischen 5 und 50 nm. - Die Metallpartikel
27 können mit einer Schicht28 aus einem organischen Material oder einem Flussmaterial wie beispielsweise Kolophonium beschichtet sein. Weiterhin können die Metallpartikel27 in einer geeigneten Flüssigkeit oder in einem geeigneten Lösemittel29 dispergiert sein. Die die Metallpartikel27 enthaltende Paste26 kann flüssig, viskos oder wachsartig sein. Pasten, die Metallpartikel enthalten, die mit einer Schicht aus einem organischen oder Flussmaterial beschichtet und in einem Lösemittel dispergiert sind, können beispielsweise von den Firmen Coocson Electronic (Produktname: N 1000), Advanced Nano-Particles (ANP), Harima Chemicals (Produktname: NPS-H und NHD-1) oder NBE Technologies (Produktname: NBE Tech.) erworben werden. Alternativ können andere Produkte von diesen oder anderen Firmen verwendet werden und dem gleichen Zweck wie unten beschrieben dienen. - Das Aufbringen der Paste
26 , die die in dem Lösemittel29 dispergierten Metallpartikel27 enthält, kann durch Siebdrucken oder andere Drucktechnologien erfolgen. Zudem kann die Paste26 mit einer Rakel verteilt werden. Es sind auch andere Techniken für das Aufbringen der Paste26 auf den Halbleiter-Wafer20 möglich, beispielsweise Dispensieren oder Aufschleudern. - Das Lösemittel
29 kann das Aufbringen der Metallpartikel27 auf die erste Oberfläche21 des Halbleiter-Wafer20 ermöglichen. Deshalb kann das Lösemittel29 derart gewählt werden, dass es – je nach der Aufbringungstechnik – während des Aufbringens der Paste26 flüssig, viskos oder wachsartig ist. - Nach dem Aufbringen der Paste
26 kann die Paste26 in einem Ofen einer moderaten Temperatur T1 ausgesetzt werden, die unter 150°C liegen kann. Die Expositionszeit kann willkürlich sein, bei einer Ausführungsform kann sie lang genug sein, damit das Lösemittel29 mindestens teilweise verdampfen kann, wodurch die Metallpartikel27 in dem Halbleiter-Wafer20 lokalisiert bleiben, wie in3C gezeigt. Das Lösemittel29 kann ohne jegliche Reste verdampfen. Die Temperatur T1 kann derart gewählt werden, dass die die Metallpartikel27 beschichtenden Schichten28 nicht schmelzen, bei einer Ausführungsform, falls der Durchmesser der Metallpartikel27 kleiner als 50 nm oder 10 nm ist. Gemäß einer Ausführungsform können die Schichten28 bei der Temperatur T1 mindestens teilweise schmelzen oder verdampfen. - Die die Metallpartikel
27 beschichtenden Schichten28 können eine vorzeitige Agglomeration der Metallpartikel27 verhindern. Weiterhin können die den Halbleiter-Wafer20 bedeckende Schicht aus Metallpartikeln27 und bei einer Ausführungsform die Schichten28 eine Oxidation der blanken Halbleiteroberfläche21 des Halbleiter-Wafer20 verhindern. - Nach dem Verdampfen des Lösemittels
29 kann der Halbleiter-Wafer20 zerlegt werden, wodurch die individuellen Halbleiterchips10 getrennt werden, wie in3D dargestellt. Das Vereinzeln des Halbleiter-Wafer20 kann durch Sägen oder eine beliebige andere angemessene Technik ausgeführt werden, beispielsweise Laserabtragen, Schneiden, Stanzen, Fräsen oder Ätzen. Wenngleich nur zwei der Halbleiterchips10 in3D gezeigt sind, kann aus dem Halbleiter-Wafer20 eine beliebige Anzahl von Halbleiterchips10 erhalten werden. - Die Schichten
28 aus organischem Material oder Flussmaterial, die die Metallpartikel27 beschichten, können sicherstellen, dass die Metallpartikel27 ausreichend gut an der ersten Oberfläche21 des Halbleiter-Wafer20 und aneinander haften, so dass mindestens ein ausreichender Anteil der Metallpartikel27 selbst nach dem Zerlegen des Halbleiter-Wafer20 auf der ersten Oberfläche21 verbleibt. - Wie in
3E gezeigt, kann mindestens einer der Halbleiterchips10 über einem Träger12 platziert werden, wobei die erste Oberfläche21 und die Metallpartikel27 dem Träger12 zugewandt sind. Der Träger12 kann beispielsweise Teil eines Systemträgers (Leadframe) sein, wie etwa ein Diepad, wie in3E gezeigt. Der Systemträger kann weiterhin Zuleitungen30 und andere Diepads (Chip-Träger) enthalten. Der Systemträger kann aus einem Metall oder einer Metalllegierung hergestellt sein, bei einer Ausführungsform Kupfer, einer Kupferlegierung, Eisennickel, Aluminium oder anderen elektrisch leitenden Materialien. Weiterhin kann der Systemträger mit einem elektrisch leitenden Material beschichtet sein, beispielsweise Kupfer, Silber, Eisennickel oder Nickelphosphor. Die Gestalt des Systemträgers ist auf keine bestimmte Größe oder geometrische Gestalt beschränkt. Der Systemträger kann durch Stanzen einer Metallplatte hergestellt worden sein. Die Diepads und Zuleitungen des Systemträgers können durch Dämme miteinander verbunden sein. - In
3E ist nur ein Halbleiterchip10 , der über dem Systemträger platziert ist, dargestellt. Über dem Systemträger können auch weitere Halbleiterchips platziert werden. Diese Halbleiterchips können auf dem gleichen Halbleiter-Wafer20 hergestellt worden sein, können aber alternativ auf verschiedenen Halbleiter-Wafern hergestellt worden sein. Weiterhin können die Halbleiterchips physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten. - Die Metallpartikel
27 können einer Temperatur T2 ausgesetzt werden, die hoch genug ist, dass die die Metallpartikel27 beschichtenden Schichten28 sublimieren oder verdampfen. Weiterhin kann die Temperatur T2 unter der Schmelztemperatur der Metallpartikel27 liegen. Nachdem die Schichten28 entfernt sind, können die Metallpartikel27 durch Sintern aufgrund der Temperatur T2 eine feste Schicht14 bilden. Die Temperatur T2 kann im Bereich von 150 bis 500°C liegen, bei einer Ausführungsform im Bereich von 180 bis 300°C, und kann von dem Material und/oder den Abmessungen der Metallpartikel27 abhängen. - Zum Herstellen der gesinterten Verbindungsstelle kann der Träger
12 von einer Heizplatte auf die Temperatur T2 erhitzt werden. Gemäß einer Ausführungsform können sowohl der Träger12 als auch der Halbleiterchip10 in einen Ofen gesetzt und auf eine entsprechende Temperatur erhitzt werden. Ein Pick-and-Place-Werkzeug kann verwendet werden, das in der Lage ist, den Halbleiterchip10 aufzugreifen und ihn auf dem erhitzten Träger12 zu platzieren. Während des Sinterprozesses kann der Halbleiterchip10 für eine entsprechende Zeit, beispielsweise einige Sekunden oder Minuten, auf den Träger12 gedrückt werden. - Die Schichten
28 , die die Metallpartikel27 vor dem Sinterprozess bedecken, können eine Oxidation der Metallpartikel27 verhindern. Falls eine Außenschicht der Metallpartikel27 oxidiert wird, wäre eine höhere Temperatur T2 erforderlich, um die Metallpartikel27 zu sintern. Weiterhin kann die Sintertemperatur T2 reduziert werden, indem die Durchmesser oder Abmessungen der Metallpartikel27 reduziert werden. Wegen der verschiedenen Wärmeausdehnungskoeffizienten des Halbleiterchips10 und des Trägers12 wird eine niedrige Temperatur T2 gewünscht, um die von dem Träger12 während des Sinterprozesses in dem Halbleiterchip10 induzierte mechanische Beanspruchung zu reduzieren. Als Beispiel besitzt Kupfer, aus dem der Träger12 hergestellt sein kann, einen Wärmeausdehnungskoeffizienten von etwa 17 × 10–6/K und Silizium einen Wärmeausdehnungskoeffizienten von etwa 3 × 10–6/K. Zudem wird aufgrund der niedrigen Temperatur T2 eine Diffusion von Verunreinigungen und Metallpartikeln in dem Halbleiterchip10 blockiert. - Wie in
3F gezeigt, befestigt die gesinterte Metallschicht14 den Halbleiterchip10 mechanisch an dem Träger12 und koppelt die erste Oberfläche21 des Halbleiterchips10 elektrisch und thermisch an den Träger12 . Da die erste Oberfläche21 des Halbleiterchips10 (vor dem Anbringen an dem Träger12 ) von jeglicher Metallschicht frei sein kann, kann die gesinterte Metallschicht14 in direktem Kontakt mit dem n- oder p-Halbleitermaterial des Halbleiterchips10 und somit der Elektrode23 stehen. Die gesinterte Metallschicht14 kann eine beliebige Dicke aufweisen, bei einer Ausführungsform kann ihre Dicke im Bereich von 1 bis 30 μm liegen. Poren können über die gesinterte Metallschicht14 verteilt sein. - Nach dem Anbringen des Halbleiterchips
10 an dem Träger12 können elektrische Zwischenverbindungen von den Elektroden24 und25 des Halbleiterchips10 zu den Zuleitungen30 hergestellt werden. Wie in3G gezeigt, können diese Zwischenverbindungen durch Drahtbonden hergestellt werden. Beispielsweise können Ball-Bonding oder Wedge-Bonding als die Zwischenverbindungstechnik verwendet werden. Ein oder mehrere Bonddrähte31 können angebracht werden, um jede der auf der zweiten Oberfläche22 des Halbleiterchips10 befindlichen Elektroden24 und25 elektrisch an die Zuleitungen30 zu koppeln. Die Bonddrähte31 können aus Gold, Aluminium, Kupfer oder einem beliebigen anderen angemessenen, elektrisch leitenden Material hergestellt sein. Der Träger12 kann mit einer anderen Zuleitung30 verbunden sein, die nicht in3G gezeigt ist. Diese Zuleitung30 und der Träger12 können aus einem Stück hergestellt sein. - Anstatt des Drahtbondens können andere Zwischenverbindungstechniken verwendet werden. Beispielsweise können metallische Clips auf dem Halbleiterchip
10 und den Zuleitungen30 platziert werden, um die elektrischen Verbindungen herzustellen. - Ein Formtransferprozess kann ausgeführt werden, um die auf dem Systemträger angeordneten Komponenten mit einem Formmaterial
32 zu kapseln, wie in3H gezeigt. Das Formmaterial32 kann einen beliebigen Abschnitt des Bauelements300 kapseln, lässt aber mindestens Teile der Zuleitungen30 unbedeckt. Die exponierten Teile der Zuleitungen30 können als externe Kontaktelemente verwendet werden, um das Bauelement300 elektrisch an andere Komponenten zu koppeln wie beispielsweise eine Leiterplatte, wie etwa ein PCB (Printed Circuit Board). - Das Formmaterial
32 kann aus einem beliebigen angemessenen, elektrisch isolierenden thermoplastischen oder wärmehärtenden Material bestehen, bei einer Ausführungsform kann es aus einem Material bestehen, das üblicherweise in der derzeitigen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können eingesetzt werden, um die Komponenten des Bauelements300 mit dem Formmaterial32 zu bedecken, beispielsweise Formpressen, Spritzgießen, Pulversintern oder Flüssig-Molden. - Vor oder nach der Kapselung mit dem Formmaterial
32 werden die individuellen Bauelemente300 getrennt, indem der Systemträger beispielsweise durch Durchsägen der Dämme getrennt wird. Danach können die Zuleitungen30 gebogen und/oder gestutzt werden, wie in3I gezeigt. Anstatt dass die Zuleitungen30 von dem Formmaterial32 vorstehen, ist es auch möglich, ein drahtloses Bauelement300 zu haben. - Für einen Fachmann ist es offensichtlich, dass die Bauelemente
100 ,200 und300 , wie in1C ,2 und3I gezeigt, nur als Ausführungsbeispiele gedacht sind und viele Variationen möglich sind. Beispielsweise ist es möglich, Metallpartikel27 zu verwenden, die Abmessungen größer als 100 nm besitzen, beispielsweise im Bereich von 1 bis 3 μm. Diese Metallpartikel27 können beispielsweise aus AuSn oder anderen Metalllegierungen hergestellt sein. Sie können auch mit einer Schicht28 aus einem organischen oder Flussmaterial bedeckt sein und können in einem Lösemittel29 dispergiert sein. Anstatt gesintert zu werden, können diese Metallpartikel27 jedoch geschmolzen werden, wenn sie an dem Träger12 angebracht werden. Die Temperatur T2 kann im Bereich von 300 bis 500°C liegen und hängt von dem Material der Metallpartikel27 ab. Weiterhin kann, anstatt Metallpartikel27 zu verwenden, ein anderes angemessenes Lotmaterial verwendet werden, um den Halbleiterchip10 mit der blanken Halbleiteroberfläche21 an dem Träger12 anzubringen. - Eine weitere Variation des in
3A bis3I gezeigten Verfahrens besteht darin, zwei oder mehr Halbleiterchips aufeinander zu stapeln und das oben beschriebene Verfahren zu verwenden, um die Halbleiterchips aneinander anzubringen. - Anstelle des Systemträgers können andere Träger mit mindestens einer elektrisch leitenden Oberfläche verwendet werden. Beispielsweise kann ein DBC-Substrat (Direct Bonded Copper) als der Träger zum Tragen des Halbleiterchips verwendet werden. Ein DBC-Substrat besteht aus einem Keramikträger mit einer auf eine oder beide Seiten gebondeten Kupferfolie.
- Die
4A bis4H zeigen schematisch ein Verfahren zur Produktion eines Bauelements400 , von dem ein Querschnitt in4H gezeigt ist. Das in4A bis4H gezeigte Verfahren ist dem Verfahren von3A bis3I in vielerlei Weisen ähnlich oder identisch. Im Gegensatz zu dem Verfahren der3A bis3I wird die die Metallpartikel27 enthaltende Paste26 auf dem Träger12 und nicht auf dem Halbleiter-Wafer20 gemäß dem Verfahren von4A bis4H abgeschieden. - In
4A ist der Systemträger mit dem Träger (Diepad)12 und den Zuleitungen30 gezeigt. Die Paste26 , die die in dem Lösemittel29 dispergierten Metallpartikel27 enthält, kann auf die obere Oberfläche des Trägers12 aufgebracht werden, wie in4B gezeigt. Das Aufbringen der Paste26 kann durch Siebdruck, andere Drucktechnologien oder irgendeine andere angebrachte Technik ausgeführt werden, beispielsweise können die Metallpartikel27 , die dispergiert oder aufgeschleudert werden, eine Schicht28 enthalten. - Nach dem Aufbringen der Paste
26 kann der Systemträger in einem Ofen der moderaten Temperatur T1 ausgesetzt werden, die unter 150°C liegen kann. Die Expositionszeit kann willkürlich sein, bei einer Ausführungsform kann sie lang genug sein, damit das Lösemittel29 mindestens teilweise verdampfen kann, wodurch die Metallpartikel27 in dem Träger12 lokalisiert bleiben, wie in4C gezeigt. Das Lösemittel29 kann ohne jegliche Reste verdampfen. - Dann kann der Halbleiterchip
10 über den Metallpartikeln27 platziert werden, wobei die exponierte Halbleiteroberfläche21 dem Träger12 zugewandt ist. Um eine oxidfreie erste Oberfläche21 zu haben, so dass später ein elektrischer Kontakt zwischen der blanken Halbleiterelektrode23 (die in4D durch gestrichelte Linien gezeigt ist) und dem Träger12 hergestellt werden kann, kann etwaiges Halbleiteroxid von der ersten Oberfläche21 des Halbleiterchips10 entfernt werden, bevor der Halbleiterchip10 auf den Metallpartikeln27 platziert wird. Das Entfernen des Halbleiteroxids kann beispielsweise durch Tauchen des Halbleiterchips10 in eine HF-Lösung oder durch Plasmaätzen mit einer Mischung aus Argon und Wasserstoff oder irgendein anderes angemessenes Ätzverfahren ausgeführt werden. Nachdem der Halbleiterchip10 über dem Träger12 platziert worden ist, können die gleichen Prozesse ausgeführt werden, wie in3F bis3I dargestellt und oben beschrieben. Wie in4E dargestellt, kann Wärme einwirken, um die Metallpartikel27 der Temperatur T2 auszusetzen, um die gesinterte Metallschicht14 herzustellen. Während des Sinterprozesses kann der Halbleiterchip10 für eine angemessene Zeit auf den Träger12 gepresst werden. Dann können elektrische Kontakte zwischen den Elektroden24 und25 und den Zuleitungen30 durch Bonddrähte31 hergestellt werden, wie in4F gezeigt. Mindestens einige der Komponenten des Bauelements400 können mit dem Formmaterial32 gekapselt werden, wie in4G gezeigt. Die individuellen Bauelemente400 können voneinander getrennt werden, indem der Systemträger beispielsweise durch Durchsägen der Dämme getrennt wird. Danach können die Zuleitungen30 gebogen und/oder gestutzt werden, wie in4H gezeigt. - Wenngleich ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann außerdem ein derartiges Merkmal oder ein derartiger Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin sollen in dem Ausmaß, in dem die Ausdrücke ”enthalten”, ”haben”, ”mit” oder andere Variationen davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck ”umfassen” einschließend sein. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck ”beispielhaft” lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zu dem Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.
Claims (24)
- Verfahren, umfassend: Bereitstellen eines Halbleiterchips (
10 ), wobei Halbleitermaterial an einer ersten Oberfläche (11 ) des Halbleiterchips (10 ) exponiert ist; Platzieren des Halbleiterchips (10 ) über einem Träger (12 ), wobei die erste Oberfläche (11 ) dem Träger (12 ) zugewandt ist und elektrisch leitendes Material (13 ) zwischen dem Halbleiterchip (10 ) und dem Träger (12 ) angeordnet ist; und Zuführen von Wärme, um den Halbleiterchip (10 ) an dem Träger (12 ) anzubringen, wobei das elektrisch leitende Material (13 ) beim Zuführen der Wärme gesintert wird. - Verfahren nach Anspruch 1, wobei der Träger (
12 ) eine der ersten Oberfläche (11 ) des Halbleiterchips (10 ) zugewandte erste Oberfläche aufweist und die erste Oberfläche des Trägers (12 ) elektrisch leitend ist. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (
13 ) beim Zuführen der Wärme auf eine Temperatur unterhalb der Schmelztemperatur des elektrisch leitenden Materials (13 ) erwärmt wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei Halbleiteroxid von der ersten Oberfläche (
11 ) des Halbleiterchips (10 ) entfernt wird, bevor der Halbleiterchip (10 ) über dem Träger (12 ) platziert wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (
13 ) Metallpartikel (27 ) umfasst. - Verfahren nach Anspruch 5, wobei die Metallpartikel (
27 ) mit einem organischen Material (28 ) oder einen Flussmaterial (28 ) beschichtet sind. - Verfahren nach Anspruch 6, wobei das organische Material (
28 ) oder das Flussmaterial (28 ) beim Zuführen der Wärme entfernt werden. - Verfahren nach einem der Ansprüche 5 bis 7, wobei mindestens 50% der Metallpartikel (
27 ) Abmessungen kleiner als 100 nm aufweisen. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (
13 ) auf der ersten Oberfläche (11 ) des Halbleiterchips (10 ) aufgebracht wird, bevor der Halbleiterchip (10 ) über dem Träger (11 ) platziert wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das elektrisch leitende Material (
13 ) auf dem Träger (12 ) aufgebracht wird, bevor der Halbleiterchip (10 ) über dem Träger (12 ) platziert wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei Druck auf das elektrisch leitende Material (
13 ) ausgeübt wird, wenn die Wärme zugeführt wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (
10 ) eine erste Elektrode (23 ) auf der ersten Oberfläche (21 ) und eine zweite Elektrode (24 ,25 ) auf einer zweiten Oberfläche (22 ) gegenüber der ersten Oberfläche (21 ) aufweist. - Verfahren, umfassend: Aufbringen von Metallpartikeln (
27 ) auf eine Oberfläche (21 ) eines Halbleiter-Wafers (20 ), auf der Halbleitermaterial exponiert ist; Vereinzeln des Halbleiter-Wafers (20 ) mit den Metallpartikeln (27 ), um mehrere Halbleiterchips (10 ) zu erhalten; Platzieren mindestens eines der mehreren Halbleiterchips (10 ) über einem Träger (12 ), wobei die Metallpartikel (27 ) dem Träger (12 ) zugewandt sind; und Erwärmen der Metallpartikel (27 ), um den mindestens einen Halbleiterchip (10 ) an dem Träger (12 ) anzubringen. - Verfahren nach Anspruch 13, wobei die Metallpartikel (
27 ) mit einem organischen Material (28 ) oder einem Flussmaterial (28 ) beschichtet sind. - Verfahren nach Anspruch 14, wobei das organische Material (
28 ) oder das Flussmaterial (28 ) entfernt wird, wenn die Metallpartikel (27 ) erwärmt werden. - Verfahren nach einem der Ansprüche 13 bis 15, wobei die Metallpartikel (
27 ) gesintert werden. - Verfahren nach einem der Ansprüche 13 bis 16, wobei die Metallpartikel (
27 ) auf eine Temperatur unterhalb der Schmelztemperatur der Metallpartikel (27 ) erwärmt werden. - Verfahren nach einem der Ansprüche 13 bis 17, wobei mindestens 50% der Metallpartikel (
27 ) Abmessungen kleiner als 100 nm aufweisen. - Verfahren, umfassend: Bereitstellen eines Halbleiterchips (
10 ), wobei Halbleitermaterial an einer ersten Oberfläche (11 ) des Halbleiterchips (10 ) exponiert ist; Platzierendes Halbleiterchips (10 ) über einem Träger (12 ), wobei die erste Oberfläche (11 ) dem Träger (12 ) zugewandt ist und Metallpartikel (27 ) zwischen dem Halbleiterchip (10 ) und dem Träger (12 ) angeordnet sind und wobei mindestens 50% der Metallpartikel (27 ) Abmessungen kleiner als 100 nm aufweisen; und Sintern der Metallpartikel (27 ). - Bauelement (
200 ), umfassend: einen Träger (12 ), eine über dem Träger (12 ) platzierte gesinterte Metallschicht (14 ), und einen über der gesinterten Metallschicht (14 ) platzierten Halbleiterchip (10 ), wobei die gesinterte Metallschicht (14 ) in direktem Kontakt mit dem Halbleitermaterial des Halbleiterchips (10 ) steht. - Bauelement (
200 ) nach Anspruch 20, wobei der Halbleiterchip (10 ) eine erste Elektrode (23 ) auf einer ersten Oberfläche (21 ) aufweist, die der gesinterten Metallschicht (14 ) zugewandt ist. - Bauelement (
200 ) nach Anspruch 21, wobei der Halbleiterchip (10 ) eine zweite Elektrode (24 ) auf einer zweiten Oberfläche (22 ) gegenüber der ersten Oberfläche (21 ) aufweist. - Bauelement (
200 ) nach einem der Ansprüche 20 bis 22, wobei der Halbleiterchip (10 ) ein Leistungshalbleiterchip ist. - Bauelement (
200 ) nach einem der Ansprüche 20 bis 23, wobei der Träger (12 ) ein Systemträger oder ein DBC-Substrat ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/575,532 US8637379B2 (en) | 2009-10-08 | 2009-10-08 | Device including a semiconductor chip and a carrier and fabrication method |
US12/575,532 | 2009-10-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102010037439A1 DE102010037439A1 (de) | 2011-04-21 |
DE102010037439B4 true DE102010037439B4 (de) | 2016-07-21 |
Family
ID=43799006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102010037439.3A Active DE102010037439B4 (de) | 2009-10-08 | 2010-09-09 | Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren |
Country Status (2)
Country | Link |
---|---|
US (1) | US8637379B2 (de) |
DE (1) | DE102010037439B4 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009000666T5 (de) * | 2008-03-24 | 2011-07-28 | Murata Mfg. Co., Ltd., Kyoto | Verfahren zum Herstellen eines Elektronikkomponentenmoduls |
TWI540590B (zh) * | 2011-05-31 | 2016-07-01 | 住友電木股份有限公司 | 半導體裝置 |
DE102013104572A1 (de) * | 2013-05-03 | 2014-11-06 | Osram Opto Semiconductors Gmbh | Verfahren zum Ausbilden einer optoelektronischen Baugruppe und optoelektronische Baugruppe |
DE102014104272A1 (de) | 2014-03-26 | 2015-10-01 | Heraeus Deutschland GmbH & Co. KG | Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste |
US10648096B2 (en) * | 2014-12-12 | 2020-05-12 | Infineon Technologies Ag | Electrolyte, method of forming a copper layer and method of forming a chip |
FR3041210B1 (fr) | 2015-09-15 | 2017-09-15 | Sagem Defense Securite | Procede d'assemblage par frittage d'argent sans pression |
US9532448B1 (en) * | 2016-03-03 | 2016-12-27 | Ford Global Technologies, Llc | Power electronics modules |
DE102016125521B4 (de) | 2016-12-22 | 2020-10-15 | Infineon Technologies Ag | Gemeinsames Verfahren zum Verbinden eines elektronischen Chips mit einem Verbinderkörper und zum Ausbilden des Verbinderkörpers |
US11626351B2 (en) * | 2021-01-26 | 2023-04-11 | Infineon Technologies Ag | Semiconductor package with barrier to contain thermal interface material |
FR3121277B1 (fr) | 2021-03-26 | 2024-02-16 | Safran Electronics & Defense | Procédé pour assembler un composant électronique à un substrat |
DE102022130878A1 (de) * | 2022-11-22 | 2024-05-23 | Ams-Osram International Gmbh | Verfahren zum herstellen eines elektronischen bauelements |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005048826B3 (de) * | 2005-10-10 | 2007-04-12 | Infineon Technologies Ag | Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils |
US7274091B2 (en) * | 2004-07-14 | 2007-09-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing a semiconductor device |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE59208893D1 (de) * | 1992-01-23 | 1997-10-16 | Siemens Ag | Halbleitermodul mit hoher Isolations- und Wärmefähigkeit |
US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
JP4304749B2 (ja) * | 1998-02-24 | 2009-07-29 | 住友電気工業株式会社 | 半導体装置用部材の製造方法 |
JP3752830B2 (ja) * | 1998-03-31 | 2006-03-08 | マツダ株式会社 | 接合金属部材及び該部材の接合方法 |
JP3092587B2 (ja) * | 1998-04-22 | 2000-09-25 | 日本電気株式会社 | 半導体装置の製造方法 |
US6114048A (en) | 1998-09-04 | 2000-09-05 | Brush Wellman, Inc. | Functionally graded metal substrates and process for making same |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
CN1498417A (zh) * | 2000-09-19 | 2004-05-19 | 纳诺皮尔斯技术公司 | 用于在无线频率识别装置中装配元件和天线的方法 |
JP3735526B2 (ja) * | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2002158312A (ja) * | 2000-11-17 | 2002-05-31 | Oki Electric Ind Co Ltd | 3次元実装用半導体パッケージ、その製造方法、および半導体装置 |
US6863209B2 (en) * | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
JP3681993B2 (ja) | 2001-06-13 | 2005-08-10 | 住友重機械工業株式会社 | 通電加圧焼結装置の焼結型 |
US7083850B2 (en) * | 2001-10-18 | 2006-08-01 | Honeywell International Inc. | Electrically conductive thermal interface |
US6713852B2 (en) * | 2002-02-01 | 2004-03-30 | Texas Instruments Incorporated | Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin |
US6727117B1 (en) | 2002-11-07 | 2004-04-27 | Kyocera America, Inc. | Semiconductor substrate having copper/diamond composite material and method of making same |
DE10330192B4 (de) * | 2003-07-03 | 2008-11-13 | Infineon Technologies Ag | Verfahren zum Abscheiden einer porösen Haftvermittlungsschicht auf einer Oberfläche eines elektrisch leitenden Körpers sowie Verwendung des Verfahrens |
TW200520123A (en) * | 2003-10-07 | 2005-06-16 | Matsushita Electric Ind Co Ltd | Method for mounting semiconductor chip and semiconductor chip-mounted board |
US8257795B2 (en) * | 2004-02-18 | 2012-09-04 | Virginia Tech Intellectual Properties, Inc. | Nanoscale metal paste for interconnect and method of use |
WO2005079353A2 (en) | 2004-02-18 | 2005-09-01 | Virginia Tech Intellectual Properties, Inc. | Nanoscale metal paste for interconnect and method of use |
DE602004010061T2 (de) * | 2004-03-09 | 2008-09-11 | Infineon Technologies Ag | Hochzuverlässige, kostengünstige und thermisch verbesserte Halbleiterchip-Befestigungstechnologie mit AuSn |
US20060278331A1 (en) * | 2005-06-14 | 2006-12-14 | Roger Dugas | Membrane-based chip tooling |
DE602005015103D1 (de) * | 2005-07-28 | 2009-08-06 | Infineon Technologies Ag | Verbindungsstruktur zur Befestigung eines Halbleiterchips auf einem Metallsubstrat, Halbleiterchip und elektronisches Bauelement mit der Verbindungsstruktur, und Verfahren zur Herstellung der Verbindungsstruktur |
DE102006037198A1 (de) | 2006-08-09 | 2008-02-14 | Waag, Andreas, Dr. | Verbindungsschicht mit anisotroper Leitfähigkeit |
US7535099B2 (en) * | 2006-09-26 | 2009-05-19 | Intel Corporation | Sintered metallic thermal interface materials for microelectronic cooling assemblies |
-
2009
- 2009-10-08 US US12/575,532 patent/US8637379B2/en active Active
-
2010
- 2010-09-09 DE DE102010037439.3A patent/DE102010037439B4/de active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7274091B2 (en) * | 2004-07-14 | 2007-09-25 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing a semiconductor device |
DE102005048826B3 (de) * | 2005-10-10 | 2007-04-12 | Infineon Technologies Ag | Halbleiterbauteil mit Halbleiterchip und Klebstofffolie und Verfahren zur Herstellung des Halbleiterchips und Halbleiterbauteils |
Also Published As
Publication number | Publication date |
---|---|
DE102010037439A1 (de) | 2011-04-21 |
US8637379B2 (en) | 2014-01-28 |
US20110084369A1 (en) | 2011-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102010037439B4 (de) | Bauelement mit einem Halbleiterchip und einem Träger und Fabrikationsverfahren | |
DE102009017853B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102012105929B4 (de) | Halbleiter-Bauelement mit einem Kontaktclip mit Vorsprüngen und Herstellung davon | |
DE102009039227B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102008023127B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102013015942B4 (de) | Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung | |
DE102008025451B4 (de) | Halbleiterbauelement und Verfahren zum Platzieren von Halbleiterbauelementen | |
DE102016108060B4 (de) | Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung | |
DE102008057707B4 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
DE102007007142B4 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102009006152A1 (de) | Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements | |
DE102008062498A1 (de) | Elektronikbauelement und Verfahren | |
DE102009038702A1 (de) | Halbleiteranordnung und Herstellungsverfahren | |
DE102012110494A1 (de) | Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür | |
DE102012100429A1 (de) | Verfahren zur Montage eines Halbleiterchips auf einem Träger | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102014102006A1 (de) | Halbleitermodule und Verfahren zu deren Bildung | |
DE102013108354A1 (de) | Elektronikbauelement und Verfahren zum Herstellen eines Elektronikbauelements | |
DE102014112411A1 (de) | Eingekapselte Halbleitervorrichtung | |
DE102010000402B4 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |