DE102006037198A1 - Verbindungsschicht mit anisotroper Leitfähigkeit - Google Patents

Verbindungsschicht mit anisotroper Leitfähigkeit Download PDF

Info

Publication number
DE102006037198A1
DE102006037198A1 DE102006037198A DE102006037198A DE102006037198A1 DE 102006037198 A1 DE102006037198 A1 DE 102006037198A1 DE 102006037198 A DE102006037198 A DE 102006037198A DE 102006037198 A DE102006037198 A DE 102006037198A DE 102006037198 A1 DE102006037198 A1 DE 102006037198A1
Authority
DE
Germany
Prior art keywords
wafer
wafers
nanopillars
circuit arrangement
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006037198A
Other languages
English (en)
Inventor
Andreas Waag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Waag Andreas Dr
Original Assignee
Waag Andreas Dr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Waag Andreas Dr filed Critical Waag Andreas Dr
Priority to DE102006037198A priority Critical patent/DE102006037198A1/de
Publication of DE102006037198A1 publication Critical patent/DE102006037198A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

Ein Verfahren zur Verbindung zweier Wafer oder elektronischer Bauteile und einem Wafer durch Drucksintern hat die Schritte: a. Aufbringen von Metall-Kontaktschichten auf einem oder beiden Wafern b. Beschichten eines oder beider Wafer mit Nanosäulen, die bevorzugt senkrecht zum Wafer orientiert sind c. Positionieren der beiden Wafer relativ zueinander, so dass sich die zu kontaktierenden Kontaktflächen gegenüberliegen d. Beaufschlagung der Anordnung mit Druck und Temperatur zur Drucksinterung und damit zur Schaffung einer elektrischen und mechanischen Verbindung, mit dem Vorteil, dass sich auf Grund der Nanosäulen-Verbindungsschicht keine Verspannungen ergeben und eine uniaxiale Leitfähigkeit zur Vereinfachung beim Flip-Chip-Verbinden beiträgt.

Description

  • In der Aufbau- und Verbindungstechnik stellt sich häufig das Problem der Verbindung zweier Wafer aus Halbleitermaterial oder Substrate aus Trägermaterial, die jeweils mit elektronischen. optoelektronischen oder sonstigen Bauelementen und/oder Leiterbahnen versehen sind. Dabei soll die Verbindungsschicht zwischen beiden Wafer meist bestimmte Anforderung erfüllen. Bisher werden hierzu überwiegend metallische Verbindungsschichten verwendet. Diese sind sowohl lateral als auch longitudinal leitfähig, optisch nicht transparent (opaque) und sie übertragen mechanische Verspannung von einem Wafer zum anderen.
  • Zur Verbesserung wird ein einfaches Verfahren beschrieben, mit dem zwei Wafer verbunden werden können, die Zwischenschicht aber eine Leitfähigkeit bevorzugt in nur einer Richtung – nämlich von einem Wafer zum anderen (vertikale Richtung) aufweist. Die laterale Leitfähigkeit ist stark unterdrückt. Die Verbindungsschicht kann auch optisch transparent sein und erlaubt damit die Stapelung von LED-Wafern. Außerdem kann die Verbindungsschicht mechanische Verspannungen flexibel aufnehmen. Ziel der Erfindung ist es folglich, konventionelle „Flip-Chip-Bonding"-Techniken zu ersetzen und damit gleichzeitig eine Verbindung mit neuer Funktionlität zu erzeugen : mechanisch flexibel, optisch transparent und elektrisch leitfähig nur in einer Richtung.
  • Allgemeine Beschreibung der Erfindung
  • In der Literatur sind Prozesse zur Herstellung von Nanosäulen bekannt (auch Nanorods, Nanopillars, Nanodrähte etc genannt), bei denen säulenartige Strukturen aus Halbleitermaterialien oder auch aus Metallen oder Isolatoren mit einem Durchmesser von 10– 1000 nm und einer Höhe hergestellt werden, die einen Faktor 3–300 größer ist als deren Durchmesser. Typische Aspekt-Verhältnisse liegen um die 100. Derartige Nanosäulen-Felder können sowohl mittels Selbstorganisation mit unterschiedlichsten Wachstumsverfahren hergestellt werden (CVD, VPE, MBE ...). Die Strukturen können aber auch mittels eines „Top-Down" Ansatzes aus einer flächigen 2-dimensionalen Schicht durch gängige Methoden der Nanolithographie lateral zunächst strukturiert und dann herausgeätzt werden. Es ergeben sich ganze Felder derartiger Nanosäulen mit einer Dichte von ca. 1E8–1E10 cm-2, die Nanosäulen sollen im wesentlichen parallel orientiert und von der Oberfläche des Substrates weg zeigen. Je nach Material sind die Nanosäulen isolierend, halbleitend oder metallisch.
  • Überraschende und sehr interessante Eigenschaft der Nanosäulen ist die Tatsache, dass die laterale Leitfähigkeit der Nanosäulen-Felder sehr niedrig ist im Vergleich zu der vertikalen Leitfähigkeit entlang der Nanosäulen-Achse. Bevorzugt werden für die vorliegende Erfindung sehr hoch dotierte Halbleiter verwendet, wie z.B. n-GaN oder n-ZnO oder n-ZnO:Al oder Indium-Zinn-Oxid (ITO). Andere Materialien sind dem Fachmann bekannt, praktisch alle gängigen Materialien können selbtorganisiert Nanosäulen-Felder erzeugen (auch Metalle, Isolatoren, Keramiken etc.).
  • Derartige Nanosäulen-Felder können mit unterschiedlichsten Methoden großflächig und homogen auf unterschiedlichsten Substraten abgeschieden werden. Z.B. können ZnO Nanosäulen auch mittel „Aqueous Chemical Growth" bei unter 100°C in einer wässrigen Lösung erzeugt werden und neben Silizium, Saphir und anderen Halbleiter-Substraten auch auf Kunststoff-Unterlagen aufgebracht werden („Plastikfolien").
  • Sollen zwei Wafer miteinander mechanisch und elektrisch verbunden werden, so kann zunächst der eine Wafer mit einem Nanosäulen-Feld versehen werden. Der zweite Wafer wird dann auf diesen ersten Wafer aufgebracht und befestigt. Die Befestigung erfolgt erfindungsgemäß durch Drucksintern. Die Verbindung ist dann großflächig vorhanden, elektrischer Strom kann aber nur parallel zur Nanosäulenachse fließen. Damit sind eventuelle Kontaktflächen, die vorher auf den beiden Wafer definiert wurden, automatisch miteinander verbunden, sofern diese auf den beiden Wafer gegenüber liegen. Eine Lateralstrukturierung der Verbindungsschicht oder die Verwendung von Mikro-Kugeln zur lokal definierten Kontaktierung ist nicht mehr notwendig. Dies vereinfacht den Montage-Prozess z.B. für Flip-Chip Montage erheblich.
  • Eine weitere bevorzugte Eigenschaft dieser Verbindungstechnik ist die Tatsache, dass die so geschaffene Verbindung zwischen zwei Wafer auf mechanische Verspannung besonders flexibel reagiert. Unterschiedliche thermische Ausdehnungskoeffizienten der beiden Wafer erzeugen nur sehr wenige Spannungen in den Wafer selbst, da die Nanosäulen einzeln sehr flexibel sind. Dies ist sehr vorteilhaft im Vergleich zu festen Verbindungen mit z.B. Loten (also geschlossener Metallschichten), und kann insbesondere beim Wafer-Bonding eingesetzt werden, bei dem 2 Wafer miteinander verbunden werden.
  • Eine Modifikation der Erfindung besteht darin, dass auch der zweite Wafer mit einem Nanosäulen-Feld versehen wird. Beide Wafer werden wiederum aufeinandergedrückt (Drucksintern bei geeigneten Temperaturen), so dass beide Nanosäulenfelder ineinander greifen und so auf Grund der hohen Adhäsion aneinander haften. Die Haftung ist auf Grund der großen Oberfläche der Nanosäulen sehr haltfähig.
  • Eine weitere Modifikation der Erfindung besteht darin, dass für die Verbindung zweier Wafer statt Nanosäulen-Feldern Pulverbeschichtungen verwendet werden, bei denen die Pulver nanoskalig sind. Das heisst, dass das Pulver aus Teilchen besteht, die unter 5000 nm mittlerer Durchmesser besitzen. Wiederum werden einer oder beide Wafer mit dem Pulver beschichtet und per Drucksintern zusammengepresst. Es entsteht auf Grund der großen Oberfläche eine haltbare Verbindung der Wafer.
  • Beim Drucksintern erzeugt die erhöhte Temperatur eine Reaktion der Nano-Objekte (Nanosäulen oder Nanoteilchen im Pulver) miteinander. Zwischen den Nano-Objekten wirken dann nicht nur van der Waals-Kräfte, sondern mit zunehmend fortschreitendem Sinterprozess auch chemische Bindungen.
  • Eine weitere bevorzugte Eigenschaft der Verbindungstechnik besteht darin, dass neben Metallen auch Keramiken und Halbleiter-Materialien verwendet werden können. Damit kann z.B. die durch Drucksintern erzeugte Verbindungsschicht aus Metall-Oxid-Verbindungen bestehen. Diese sind je nach Oxid im sichtbaren und auch im UV Spektralbereich transparent. Diese ist interessant z.B. für das Flip-Chip-Verbinden von Wafer, die mit optoelektronischen Bauelementen vesehen sind, insbesondere wenn diese Licht emittieren sollen. Eine absorbierende Schicht entfällt. Im Falle der Nanosäulen-Felder kann das Nanosäulen-Feld sogar die Lichtauskopplung auf Grund von Lichtleitungseffekten (photonischer Kristall) befördern.
  • Der Wegfall einer absorbierenden Verbindungsschicht ermöglicht die Stapelung mehrerer Wafer oder Bauelemente übereinander. Damit können z.B. LED-Wafer aufeinander aufgebracht werden, damit sind die jeweiligen LEDs in Reihe geschaltet. Der momentane Stand der Technik zum Verbinden zweier Wafer erlaubt dies nicht, da immer metallische bzw. absorbierende Schichten verwendet werden, und damit das Licht der unteren LEDs nicht mehr auskoppelt.
  • Detaillierte Beschreibung der Erfindung
  • Die Nanosäulen-Felder können mit Methoden hergestellt werden, die dem Fachmann bekannt sind. Bevorzugt werden hier Methoden, die Selbst-Organisation ausnutzen, wie z.B. bei der Vapor Phase Epitaxy (VPE) oder Metal Organic Vapor Deposition (MOVPE) oder bei nasschemischen Verfahren. Es gibt aber viele unterschiedliche Prozesse, die in der Literatur bekannt sind und zu selbst-organisiertem Wachstum von Nanosäulen führen. Ein Nanosäulen-Feld – aufgebraucht auf einen Wafer W1 ist in 1 (NS) als Prinzipskizze dargestellt. Es besteht aus einzelnen Nanosäulen, die in einem bestimmten Abstand zu den Nachbarsäulen stehen und einen gewissen Zwischenraum zu den Nachbarsäulen aufweisen. Das Nanosäulen-Feld ist auf einen Wafer aufgewachsen, der mit einem anderen Wafer gleicher oder anderer Bauart verbunden werden soll. Der Abstand und die Abmessungen der Nanosäulen kann auch unregelmäßig sein.
  • Ein Wafer ist dabei ein Stück Material, bevorzugt in Scheibenform, bevorzugt aus Halbleitermaterial, das mit Halbleiterschichten oder daraus schon prozessierten Halbleiter-Bauelementen versehen ist. Ein Wafer kann aber auch eine Metallscheibe sein oder aus irgendeinem anderen Material bestehen (z.B. einem keramischen Material oder einem organischen Material, z.B. Plastikfolie). Die Form der Wafer ist unerheblich. Beide Wafer können auch unterschiedliche Formen haben, müssen aber zwei geeignet parallele Flächen besitzen.
  • Auf die beschriebene Art werden einer oder beide von zwei Wafer gleicher oder unterschiedlicher Bauart mit Nanosäulen-Feldern versehen.
  • Um die beiden Wafer zu verbinden, werden diese mit den jeweiligen Seiten, die mit Nanosäulen-Feldern versehen sind, aufeinander planar aufgebracht. Unter Druck und bei erhöhter Temperatur werden nun die beiden Wafer für eine bestimmte Prozessdauer behandelt. Die beiden Nanosäulen-Felder verbinden sich und ergeben eine mechanisch belastbare und elektrisch leitfähige Verbindung zwischen den beiden Wafer. Diesen Vorgang bezeichnet man im Allgemeinen als Drucksintern. Die Besonderheit der vorliegendne Erfindung besteht in der Kombination von Nanosäulen-Feldern und dem Drucksintern.
  • Sind beide Wafer mit Nanosäulen-Feldern versehen, so entsteht im Allgmeinen eine mechanisch sehr haltbare und belastbare Verbindung. Die beiden Wafer sind dann elektrisch leitfähig verbunden, sofern das Material, aus dem die Nanosäulen-Felder bestehen, elektrisch leitfähig ist.
  • Alternativ kann nur ein Wafer mir einem Nanosäulen-Feld versehen worden sein. Wiederum können die beiden Wafer durch Drucksintern verbunden werden. Diesmal tritt der Vorteil, dass die elektrische Leitfähigkeit bevorzugt nur in Richtung der Nanosäule stattfinden kann, besonbders zu Tage. Falls vorher auf den beiden Wafer Kontaktflächen metallisiert waren, die sich gerade gegenüberliegen, so sind die beiden Wafer auf Grund des anisotropen elektrischen Transportes (bevorzugt entlang der Nanosäule) nun an diesen Kontaktflächen elektrisch leitfähig verbunden. Das Prinzip ist in 2 näher erläutert. Falls nur ein Wafer mit Nanosäulen-Feldern versehen ist, so ist dies zwar für die anisotrope elektrische Leitfähigkeit vorteilhaft, die mechanische Haftung ist dann aber reduziert. Dies kann allerdings mit einer zusätzlichen Beschichtung der Wafer (Haftschichten) verbessert werden.
  • Zusätzlich zur Beschichtung der Wafer mit Nanosäulen-Feldern können die Wafer demnach noch flächig oder lateral strukturiert beschichtet sein, z.B. mit einer Metallschicht. Dies kann im Einzelfall die mechanische Haltbarkeit der Verbindung und die elektrische Leitfähigkeit verbessern, sofern auf die anisotrope Leitfähigkeit kein Wert gelegt wird, da die Metallisierung viele Nanosäulen lateral kurzschließt. Während des Drucksinters können die Nanosäulen in die Metallschicht eindringen und dort haften. Weitere Schichten zur Haftvermittlung sind denkbar, z.B. um die Oberfläche des Wafers mit dem gleichen Material zu beschichten, aus dem die Nanosäulen bestehen. Auch dies befördert die mechanische Verbindung.
  • Die Haftvermittler-Schichten müssen nicht homogen aufgebracht sein, sondern können nur an bestimmten Stellen des Wafers aufgebracht werden, wenn eine bevorzugte Verbindung genau an diesen zusätzlich präparierten Stellen erfolgen soll. Diese Stellen können dann auch als elektrische Kontakte dienen.
  • Der maximale Druck, der während des Drucksinterns angewandt wird, sollte dabei so gewählt werden, dass die beiden Wafer gerade nicht zerstört werden und sich keine zusätzlichen strukturellen Defekte in die Materialien einbauen. Die maximale Temperatur ergibt sich aus den auf den Wafer aufgebrachten Bauelementen, die durch die Temperaturbehandlung keine oder nur unwesentliche Degradation der Funktionalität erleiden dürfen. Sowohl der anzuwendende Temperaturbereich als auch der anzuwendende Druckbereich sind deshalb stark von den verwendeten Wafer und darauf aufgebrachten Bauelementen und Schichtstrukturen abhängig. Falls keine Bauelemente aufgebracht sind, wird die maximale Temperatur von der Zersetzungstemperatur derjenigen Materialien bestimmt, aus denen die beiden Wafer bestehen. Dabei ist die kleinere Zersetzungstemperatur ausschlaggebend. Der minimale Druck und die minimale Temperatur sind p = 0 Torr und T = 60 K.
  • Die Nanosäulen-Feldern verbinden nach dem Prozess die beiden Wafer. Die Zwischenschicht zwischen den Wafer, in der sich das Nanosäulenfeld befindet, wird im Folgenden als Verbindungsschicht bezeichnet. Diese Verbindungsschicht ist nicht geschlossen, sondern zeigt in gewissen Abständen offene Poren, die durch die Zwischenräume zwischen den einzelnen Nanosäulen entstanden sind. Die Verbindungsschicht ist damit nanoporös, weil diese Poren Abmessungen im Nanometer-Bereich haben. Die Verbindungsschicht wird deshalb Änderungen der Gitterkonstante des einen Wafers (z.B. durch Temperaturänderung) nicht als Verspannung an den zweiten Wafer weitergeben. Die Verbindungsschicht ist also gewissermaßen flexibel, und damit weitestgehend verspannungsfrei.
  • Alternativ zur Verwendung von Nanosäulen-Feldern können auch andere nanoporöse Schichten Verwendung finden, z.B. Schichten aus nanoporösem Pulver. Die einzelnen Pulverpartikel müssen dabei Abmessungen im Bereich unterhalb von 5000 nm haben. Alle erwähnten Verfahren sind deshalb auch für Nano-Pulver gültig und brauchbar.
  • Die Nanosäulen oder alternativ die Pulverteilchen können z.B. aus Metallen bestehen. Edelmetalle wie Gold und Silber sind bevorzugt, da dann keine störenden Oxidschichten entstehen. Die Verbindungsschicht ist dann hoch leitfähig, aber optisch opaque (intransparent). Bestehen die Nanosäulen aus Halbleitermaterial, so kann deren Leitfähigkeit in weiten Grenzen durch absichtliche Dotierung gesteuert werden. Hat der Halbleiter eine Bandlücke oberhalb von ca. 2,8 eV, so ist er und damit auch die Verbindungsschicht optisch transparent.
  • Die optische Transparenz kann bevorzugt dafür eingesetzt werden, zwei Wafer zu verbinden, die lichtemittierende Bauelemente aufweisen. Geben die Bauelemente im späteren Betrieb Licht ab, so kann das Licht auch vom unteren Wafer nach oben austreten und technisch genutzt werden. Dies erlaubt eine Stapelung von LED-Schichtstrukturen.
  • Mit dem beschriebenen Verfahren können auch mehr als zwei Wafer miteinander verbunden werden. Hierzu sind Beschichtung mit Nanosäulen-Feldern oder Pulvern sowie Drucksintern in geeigneter Reihenfolge abzuwechseln.
  • Die besten Ergebnisse bezüglich mechanische Belastbarkeit ergeben geschlosse Silber- oder Goldschichten als Verbindungsschicht. Diese sind dann wie beschrieben für sichtbares Licht nicht transparent. Um trotzdem Transparenz zu erreichen, können derartige metallische Verbindungsschichten sehr dünn gestaltet sein (kleiner als 50 nm) oder lateral so strukturiert sein, dass nur ein Teil der Fläche mit einer undurchsichtigen Metallschicht bedeckt ist. Die mit Metall bedeckten Flächen übernehmen die Haftung, die unbedeckten Flächen sorgen für optische Transparenz. Die metallbeschichteten Flächen müssen sich demnach auf den beiden zu verbindenden Flächen gegenüber liegen.
  • Beispiele für Materialien, aus denen Wafer bestehen können, sind bevorzugt, aber nicht beschränkt auf: Saphir, Silizium, Germanium, GaAs, InP, SiC, GaN, ZnO, ZnTe, Metalle, Verbindungshalbleiter, Kunststoff-Folien,
  • Beispiele für Materialien für Nanosäulen sind bevorzugt, aber nicht beschränkt auf : ZnO, GaN, Silizium, Germanium, Gold, Silber, Oxidische Keramiken, oxidische Halbleiter, Metalle, GaAs, InP, SiC,
  • Herstellung von Nanosäulen-Systemen:
  • Nanosäulen-Systeme können mit vielen unterschiedlichen Verfahren produziert werden, die in der Literatur bekannt sind. Hier wird die Selbst-Organisation als Methode beschrieben, wobei sich die Nanosäulen selbständig während des Herstellungsprozesses zu Nanosäulen organisieren. Weitere Verfahren sind sogenannten „Top-Down-Ansätze", bei denen mittels Lateralstruturierung aus einer 2-dimensionalen Schicht Säulen herauspräpariert werden durch nachträgliches Abtragen von Teilen der Schicht. Bei Top-Down-Ansätzen wird eine relativ teuere Laterlastrukturierung verwendet (Elektronenstrahllithogrphie, Photolithographie etc), während bei der Selbstorganisation sehr preiswerte Verfahren zum Einsatz kommen können.
  • Generell können Substrate bestehend aus unterschiedlichsten Materialien verwendet werden, z.B. aber nicht nur: Silizium, Saphir, SiC, Scandium-Aluminium-Magnesium-Oxid, ZnO, sowie weitere preiswerte Folien wie z.B. (PEN = Poly-ethylen-Naphtalat). Der Vorteil der Selbstorganisations-Methode ist der, dass die Nanosäulen praktisch auf alle möglichen Substrate abgeschieden werden können, wie z.B. Plastik-Folien, Metallfolien, ohne Rücksicht auf Anpassung der Gitterstruktur oder der thermischen Ausdehnungskoeffizienten. Für die Herstellung von Nanosäulen auf Plastik-Folien muss natürlich ein Herstellungsprozess benutzt werden, der nicht zu hohe Temperaturen benötigt.
  • Mögliche Verfahren zur Herstellung von Nanosäulen sind in der Literatur bekannt, es kann z.B. nasschemische Verfahren, Gasphasenepitaxie, Metalorganische Gasphasenepitaxie, Sputtern, Elektrodeposition etc. zum Einsatz kommen. Zwei der möglichen verfahren sind hier genauer beschrieben :
    • 1.) Nasschemische Verfahren zur Herstellung von ZnO Nanosäulen In einem Quartzreaktor wird eine Lösung aus Hexamethylenetetramine (C6H12N4, HMT) und Zinknitrat auf Temperaturen zwischen 60°C und 95°C aufgeheizt. Konzentration der Reaktanden liegt bei ca. 0.01 und 0.2 moll/l. Vor dem Wachstum werden auf das Substrat (z.B. Plastikfolie) ZnO Nanopartikel aufgebracht (Durchmesser ca. 50 nm), um die Nukleation von ZnO Nanosäulen zu ermöglichen. Unter den angegebenen Bedingungen haben die ZnO Nanosäulen nach ca. 3 h Prozessdauer einen Durchmesser von 100–200 nm und eine Länge von 1–10 μm.
    • 2.) Gasphasenepitaxie (VPE) zur Herstellung von ZnO Nanosäulen In der VPE wird ein Gasstrom aus elemntarem Zink Zn mit einem Sauerstoffstrom zusammengebracht und über eine heiße Oberfläche geleitet. Zn und 02 reagieren an der Oberfläche zu ZnO, bei bestimmten Termpaturen ergibt sich das selbst-organisierte Wachstum von ZnO Nanosäulen. Typische Wachstumsparameter : Druck = 500 mbar, Wachstumsrate = 1 μm/h, Substrattemperatur = 1000°C.
  • Andere mögiche Herstellungsverfahren sind z.B. (aber nicht begrenzt auf) Pulsed Laser Deposition (PLD), Sputtern, MOCVD. Diese Verfahren werden in der Literatur genauer beschrieben.
  • Die Erfindung wird nun anhand von Beispielen noch detaillierter beschrieben:
  • Beispiel 1: Verbindung zweier Wafer mit einer Verbindungsschicht mit anisotroper Leitfähigkeit
  • In diesem Beispiel (siehe 1) soll ein Wafer W1 mit einem Wafer W2 verbunden werden, wobei die Verbindungsschicht nur in Richtung senkrecht zur Waferoberfläche elektrisch leitfähig sein soll.
  • Die Wafer haben im Beispiel einen Durchmesse von 2 Zoll und eine Dicke von 200 μm. Beiden Wafer müssen allerdings weder aus dem selben Material bestehen noch die selbe Größe aufweisen. Auf W2 aufgebracht sind elektronische Bauelemente in Planartechnologie, die an bestimmten Stellen mit einem Kontakt (K) abschließen. Auf W1 aufgebracht sind weitere elektronische Bauelemente, die ebenfalls mit einem Kontakt (K) an der Oberfläche abschließen. Die Flächen auf W1 und W2, die nicht Kontaktflächen sind, sind isolierend. W1 wird nun homogen mit einem Nanosäulen-Feld (NS) aus hoch n-leitendem ZnO beschichtet. Gängige Verfahren hierzu wurden oben beschrieben und sind gut bekannt. W2 wird daraufhin plan auf W1 aufgelegt, die Verbindungsschicht kommt dabei zwischen den beiden zu verbindenden Oberflächen zu liegen. Es wird eine Sandwich-Struktur nach 2 erzeugt.
  • Die Kontaktflächen der beiden Wafer sind so positioniert, dass diese sich nun direkt gegenüber liegen und über die Verbindungsschicht elektrisch verbunden sind. Diese Sandwichstruktur, gebildet aus beiden Wafer W1 und W2 sowie der Verbindungsschicht NS wird nun einem Druck von 0,1–100 GPa sowie gleichzeitig einer Temperatur von ca. 250°C ausgesetzt. Druck und Temperatur wirken eine feste Zeit auf die Sandwichstruktur und Verbindungsschicht ein. In diesem Beispiel sind dies ca. 10 Minuten. Die Prozesszeit hängt allerdings sehr stark von der Temperatur, dem Druck und den gewünschten mechanischen Eigenschaften sowie dem für die Nanosäulen-Felder verwendeten Material ab. Nach dem Prozess wird die Sandwich-Struktur abgekühlt und ist dann mechanisch haltbar verbunden. Die Zwischenschicht zeigt immer noch eine anisotrope Leitfähigkeit auf Grund der vielen Millionen Nanosäulen, aus denen sie gebildet wird. Dadurch werden nur die gegenüberliegenden Kontaktflächen miteinander verbunden.
  • Beispiel 2 : Verbindung zweier LED-Wafer zur Seriellschaltung (3)
  • In diesem Beispiel bestehen die beiden Wafer aus n-leitendem SiC (W1, W2) und sind beide mit einer Heterostruktur auf der Basis von GaN flächig beschichtet (D1, D2). Die Heterostruktur bildet eine licht emittierende Diode (= LED). Einen elektrischen Kontakt der LED bildet die Oberseite S1, den zweiten elektrischen Kontakt bildet die Unterseite S2. Bei Stromfluss durch die LED in Durchlassrichtung (Plus-Pol oben, Minus-Pol unten) leuchtet die LED. Ziel ist es, mehrere LEDs mit einer transparenten Verbindungsschicht zu verbinden. In diesem Fall spielt die anisotrope Leitfähigkeit keine Rolle. Wiederum wird auf einen oder beide Wafer ein Nanosäulen-Feld aus ZnO-Nanosäulen (NS) aufgebracht, und zwar jeweils auf die ungleichwertige Oberfläche der Wafer (z.B. Pluspol bei W1 und Minuspol bei W2). Wiederum werden die beiden Wafer plan aufeinandergelegt, und zwar jeweils eine Pluspol-Oberfläche auf eine Minuspol-Oberfläche, und mit Temperatur und Druck für eine gewisse Zeit beaufschlagt.
  • Nach dem Prozess wird das Sandwich abgekühlt. Die Wafer sind jetzt mechanisch haltbar sowie elektrisch leitfähig verbunden. Da ZnO eine Bandlücke von über 3 eV besitzt, ist die Verbindungsschicht für sichtbares Licht transparent. Wird nun das Sandwich mit einem Strom in Durchlassrichtung beaufschlagt, so emittieren beide LED-Wafer gleichzeitig Licht. So kann mit dem gleichen Strom im Vergleich zu einer Einzel-LED mehr Licht erzeugt werden.

Claims (24)

  1. Verfahren zur Verbindung eines Wafers A mit einem zweiten Wafer B durch Drucksintern, gekennzeichnet durch a. Aufbringen von Metall-Kontaktschichten auf einem oder beiden Wafer b. Beschichten eines oder beider Wafer mit Nanosäulen, die bevorzugt senkrecht zum Wafer orientiert sind. c. Positionieren der beiden Wafer relativ zueinander, so dass sich die zu kontaktierenden Kontaktflächen gegenüber liegen d. Beaufschlagung der Anordnung mit Druck und Temperatur zur Drucksinterung, und damit zur Schaffung einer elektrischen und mechanischen Verbindung.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Wafer ein elektronisches Bauelement ist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass beide Wafer ein elektronisches Bauelement sind.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein oder beide Wafer aus einer Kombination von elektrischem Bauelement und einem weiteren Wafer, oder jeweils aus weiteren Kombinationen aus mehreren Wafer und elektrischen Bauelementen bestehen.
  5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass einer oder beide Wafer aus einer Folie besteht
  6. Verfahren nach Anspruch 1–5, dadurch gekennzeichnet, dass die Nanosäulen aus ZnO bestehen
  7. Verfahren nach Anspruch 1–5, dadurch gekennzeichnet, dass die Nanosäulen aus Metall bestehen
  8. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, dass die Nanosäulen in einem nasschemischen Prozess hergestellt wurden
  9. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, dass die Nanosäulen in aus einer Schicht herausgeätzt werden, unter Zuhilfenahme bekannter Verfahren der Lateralstrukturierung und der Ätztechnik
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Beschichtung der Kontaktflächen mit einem Nanopulver vorgenommen wird, mit Korngrößen unterhalb von 1000 nm, das zusätzlich die Haftung verbessert.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Nanopulver aus Silber, Gold, Nickel oder Kupfer oder einer Legierung aus diesen Metallen besteht.
  12. Schaltungsanordnung mit mindestens einem elektronsichen Bauelement und einem Träger, dadurch gekennzeichnet, dass der Träger mit Metallkontakten versehen ist und dass mindestens ein elektronisches Bauelement mit dem Träger mittels Drucksinternverbindung unter Verwendung von Nanosäulen als Verbindungsschicht verbunden wird, so dass ein ganzflächig mechanisches Haftung hergestellt wird, aber die unidirketionale Leitfähigkeit der Verbindungsschicht eine elektrische Kontaktierung nur an den Metallkontakten garantiert.
  13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, dass das elektrische Bauelement oder der Wafer aus einer Kombination von elektrischem Bauelement und einem weiteren Wafer, oder jeweils aus weiteren Kombinationen aus mehreren Wafer und elektrischen Bauelementen bestehen.
  14. Schaltungsanordnung nach einem der Ansprüche 12 oder 13, dadurch gekennzeichnet, dass der Wafer aus einer Folie besteht
  15. Schaltungsanordnung nach Anspruch 12, 13 oder 14, dadurch gekennzeichnet, dass die Nanosäulen aus ZnO, GaN, Siliziumnitrid, Siliziumoxid oder einer anderen transparenten Keramik bestehen
  16. Schaltungsanordnung nach den Ansprüchen 12, 13 oder 14, dadurch gekennzeichnet, dass die Nanosäulen aus Metall bestehen
  17. Schaltungsanordnung nach den Ansprüchen 12, 13, 14, 15 oder 16, dadurch gekennzeichnet, dass die Nanosäulen in einem nasschemischen Prozess hergestellt wurden
  18. Schaltungsanordnung nach den Ansprüchen 12,13,14,15 oder 16, dadurch gekennzeichnet, dass die Nanosäulen aus einer Schicht herausgeätzt werden, unter Zuhilfenahme bekannter Verfahren der Lateralstrukturierung und der Ätztechnik
  19. Schaltungsanordnung nach den Ansprüchen 12, 13, 14, 15 oder 16, dadurch gekennzeichnet, dass die Beschichtung der Kontaktflächen mit einem Nanopulver vorgenommen wird, mit Korngrößen unterhalb von 1000 nm.
  20. Schaltungsanordnung nach den Ansprüchen 12, 13, 14, 15 oder 16, dadurch gekennzeichnet, dass das Nanopulver aus Silber, Gold, Nickel oder Kupfer oder einer Legierung aus diesen Metallen besteht.
  21. Verfahren nach einem der vorhergehenden Ansrpüche 1–11 dadurch gekennzeichnet, dass die Nanosäulen durch eine Schicht aus Nanopulvern ersetzt ist.
  22. Schaltungsanordnung nach einem der vorhergehenden Ansprüche 12–20 dadurch gekennzeichnet, dass die Nanosäulen durch eine Schicht aus Nanopulvern ersetzt ist.
  23. Verfahren nach einer der Ansprüche 1–11 dadurch gekennzeichnet, dass der Wafer W2 durch auf Wafer W1 aufgebrachte Schichtstrukturen (Aufeinanderfolge von Schichten unterschiedlicher Dicke und Zusammensetzung) ersetzt wird.
  24. Schaltungsanrodnung nach einer der Ansprüche 12–22 dadurch gekennzeichnet, dass der Wafer W2 durch auf Wafer W1 aufgebrachte Schichtstrukturen (Aufeinanderfolge von Schichten unterschiedlicher Dicke und Zusammensetzung) ersetzt wird.
DE102006037198A 2006-08-09 2006-08-09 Verbindungsschicht mit anisotroper Leitfähigkeit Withdrawn DE102006037198A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102006037198A DE102006037198A1 (de) 2006-08-09 2006-08-09 Verbindungsschicht mit anisotroper Leitfähigkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006037198A DE102006037198A1 (de) 2006-08-09 2006-08-09 Verbindungsschicht mit anisotroper Leitfähigkeit

Publications (1)

Publication Number Publication Date
DE102006037198A1 true DE102006037198A1 (de) 2008-02-14

Family

ID=38921976

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006037198A Withdrawn DE102006037198A1 (de) 2006-08-09 2006-08-09 Verbindungsschicht mit anisotroper Leitfähigkeit

Country Status (1)

Country Link
DE (1) DE102006037198A1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754533B2 (en) 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8637379B2 (en) 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
EP2983220A3 (de) * 2014-08-06 2016-03-09 The Boeing Company Solarzellenwaferverbindungssystem
CN105531805A (zh) * 2013-09-09 2016-04-27 同和金属技术有限公司 电子器件搭载基板及其制造方法
DE102018106959A1 (de) * 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2020225208A1 (de) * 2019-05-08 2020-11-12 Osram Opto Semiconductors Gmbh Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements
US11973313B2 (en) 2018-06-21 2024-04-30 Trumpf Photonics, Inc. Diode laser assembly and method for producing a diode laser assembly

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754533B2 (en) 2008-08-28 2010-07-13 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8637379B2 (en) 2009-10-08 2014-01-28 Infineon Technologies Ag Device including a semiconductor chip and a carrier and fabrication method
CN105531805A (zh) * 2013-09-09 2016-04-27 同和金属技术有限公司 电子器件搭载基板及其制造方法
CN105531805B (zh) * 2013-09-09 2018-06-22 同和金属技术有限公司 电子器件搭载基板及其制造方法
EP2983220A3 (de) * 2014-08-06 2016-03-09 The Boeing Company Solarzellenwaferverbindungssystem
US9425331B2 (en) 2014-08-06 2016-08-23 The Boeing Company Solar cell wafer connecting system
DE102018106959A1 (de) * 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
WO2019179769A1 (de) * 2018-03-23 2019-09-26 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
US11611191B2 (en) 2018-03-23 2023-03-21 Osram Oled Gmbh Optoelectronic component and method for producing an optoelectronic component
DE112019001502B4 (de) 2018-03-23 2024-09-05 Osram Oled Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
US11973313B2 (en) 2018-06-21 2024-04-30 Trumpf Photonics, Inc. Diode laser assembly and method for producing a diode laser assembly
WO2020225208A1 (de) * 2019-05-08 2020-11-12 Osram Opto Semiconductors Gmbh Elektronisches bauelement und verfahren zur herstellung eines elektronischen bauelements
DE112020002264B4 (de) 2019-05-08 2024-08-29 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements

Similar Documents

Publication Publication Date Title
DE102006037198A1 (de) Verbindungsschicht mit anisotroper Leitfähigkeit
DE69230260T2 (de) Halbleiteranordnung auf nitridbasis und verfahren zu ihrer herstellung
DE102006060366B4 (de) Verfahren zur Herstellung von von einer Matrix abgedeckten Quantenpunkten
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
WO2009039841A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
Isakov et al. Growth of ZnO and ZnMgO nanowires by Au‐catalysed molecular‐beam epitaxy
DE102007046348A1 (de) Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
EP3357093A1 (de) Optoelektronischer halbleiterchip und verfahren zum herstellen eines optoelektronischen halbleiterchips
WO2013131729A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips
EP4139129B1 (de) Trägersubstrat, verfahren zur herstellung eines trägersubstrates sowie verfahren zur übertragung einer übertragungsschicht von einem trägersubstrat auf ein produktsubstrat
Ren et al. Synthesis and characterization of CuZnSe2 nanocrystals in wurtzite, zinc blende, and core–shell polytypes
EP2111650A1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
DE102014110884A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
WO2020221525A1 (de) Verfahren zur herstellung eines 2d-materials, 2d-material und dessen anwendungen
DE102007039060A1 (de) Thermokraftelement oder Peltier-Elemente aus gesinterten Nanokristallen aus Silicium, Germanium oder Silicium-Germanium Legierungen
EP1803148A1 (de) Verfahren zur herstellung von submikronstrukturen
WO2019158416A1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102015114086B4 (de) Bauelement und Verfahren zur Herstellung eines Bauelements
DE102008062283B4 (de) Verfahren zur Herstellung großflächig emittierender Lichtemitterdioden
DE102011113775B9 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements
WO2014198370A1 (de) Halbleitervorrichtung mit nanosäulen aus gruppe iii-nitridmaterial und herstellungsverfahren für eine solche halbleitervorrichtung
KR101708996B1 (ko) 이종접합된 이방성 나노구조체의 제조방법 및 이에 의한 나노구조체

Legal Events

Date Code Title Description
8122 Nonbinding interest in granting licences declared
8139 Disposal/non-payment of the annual fee