WO2009039841A1 - Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements - Google Patents

Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2009039841A1
WO2009039841A1 PCT/DE2008/001579 DE2008001579W WO2009039841A1 WO 2009039841 A1 WO2009039841 A1 WO 2009039841A1 DE 2008001579 W DE2008001579 W DE 2008001579W WO 2009039841 A1 WO2009039841 A1 WO 2009039841A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
layer
contact layer
optoelectronic
insulating layer
Prior art date
Application number
PCT/DE2008/001579
Other languages
English (en)
French (fr)
Inventor
Elmar Baur
Walter Wegleiter
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2010526162A priority Critical patent/JP2010541224A/ja
Priority to EP08801341A priority patent/EP2193553A1/de
Priority to US12/678,363 priority patent/US8791548B2/en
Priority to CN200880109239A priority patent/CN101809770A/zh
Publication of WO2009039841A1 publication Critical patent/WO2009039841A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • Optoelectronic semiconductor chip Optoelectronic semiconductor chip, optoelectronic component and method for producing an optoelectronic component
  • the present application relates to an optoelectronic semiconductor chip having a semiconductor body and an electrically conductive contact layer applied to the semiconductor body. Furthermore, the application relates to an optoelectronic component with such
  • Luminescence diode chips in particular in the form of light-emitting diode chips known.
  • Such chips usually have electrical contact layers in the form of metallic contact electrodes, which often comprise a plurality of different, stacked metal layers.
  • the thickness of such contact layers is chosen to be large enough in known semiconductor chips, so that the contact layer can withstand a sufficiently large electrical current that corresponds to at least one intended operating current.
  • the contact layer is too thin, it may be that the contact layer or an electrical contact between the Contact layer and the semiconductor body is destroyed or significantly affected when the semiconductor chip is supplied with an operating current.
  • contact layers are often electrically conductively connected to electrical conductors of the component by means of a bonding wire.
  • an object to provide a semiconductor chip that is technically easier to manufacture and lower cost compared to conventional semiconductor chips.
  • an optoelectronic component is to be specified, in which the semiconductor chip can be integrated in a particularly advantageous manner.
  • An advantageous method for producing such an optoelectronic component is likewise to be specified.
  • a thickness of a layer is to be understood as meaning, in particular, a maximum thickness which is measured perpendicular to a main extension plane of the layer.
  • the contact layer is formed such that it can not be used as a bonding pad for electrical connection by means of a bonding wire.
  • the contact layer is designed in such a way that it is significantly impaired when subjected to an electrical operating current provided for the semiconductor chip.
  • “Impaired” means either the contact layer as such or an electrical one Conductive contact between the contact layer and the semiconductor body are changed upon application of the chip with an intended operating current in such a way that at least one performance parameter of the chip deteriorates significantly. For example, it increases
  • the contact layer is made so thin that it melts at least partially upon application of an operating current intended for the chip.
  • An embodiment of the semiconductor chip provides that the semiconductor chip is provided for operation with a maximum current of greater than or equal to 1 A (direct current) and the contact layer does not tolerate such a maximum current without further ado.
  • the contact layer would not tolerate such an operating current, in particular if it were electrically connected by means of a bonding wire.
  • the contact layer is applied to a main side of the semiconductor body, which has a two-dimensional extent of x mm 2 in a plan view.
  • the contact layer has, as seen in plan view, a two-dimensional extension of y mm 2 .
  • the thickness of the contact layer is less than or equal to x / (y * 4) ⁇ m, preferably less than or equal to x / (y * 3) ⁇ m, more preferably less than or equal to x / (y * 2.5) ⁇ m or x / (y * 2) ⁇ m.
  • the semiconductor chip has a contact layer which is not optimal for many common applications.
  • the semiconductor chip due to the less expensive contact layer with less effort getting produced. As a result, the semiconductor chip can be produced in a particularly cost-effective manner.
  • the contact layer is in particular metallically conductive.
  • the thickness of the contact layer is less than or equal to 0.7 microns.
  • a further embodiment of the optoelectronic semiconductor chip provides that the contact layer has a thickness of less than or equal to 0.5 ⁇ m.
  • the contact layer is applied on one side of the semiconductor body, is coupled to the electromagnetic radiation from the semiconductor chip or coupled into the semiconductor chip. In other words, the contact layer does not cover the entire free outer surface of the semiconductor body on this side.
  • the contact layer is on a
  • Main side of the semiconductor body and covers an area of less than or equal to 30% of the total area, preferably less than or equal to 25% of the total area and more preferably less than or equal to 20% of the total area of the semiconductor body on this main page.
  • the semiconductor chip has an epitaxial semiconductor layer sequence with an active zone. During operation of the semiconductor chip, electromagnetic radiation is generated and / or received in the active zone.
  • the semiconductor chip is in particular a luminescence diode chip that is suitable in its operation to emit electromagnetic radiation.
  • the contact layer is arranged in particular on a main emission side of the LED chip.
  • the active zone of the semiconductor chip is based in one embodiment on a III-V compound semiconductor material, such as a nitride compound semiconductor material such as InAlGaN.
  • the semiconductor layer sequence is based on an II / VI compound semiconductor material.
  • a III / V compound semiconductor material has at least one element of the third main group such as Al, Ga, In, and a fifth main group element such as B, N, P, As.
  • the third main group such as Al, Ga, In
  • a fifth main group element such as B, N, P, As.
  • Ill / V compound semiconductor material means the group of binary, ternary or quaternary compounds containing at least one element from the third main group and at least one element from the fifth main group, for example nitride and phosphide compound semiconductors.
  • Such a binary, ternary or quaternary compound may also have, for example, one or more dopants and additional constituents.
  • an Il / VI compound semiconductor material includes at least one element of the second main group such as Be, Mg, Ca, Sr, and a sixth main group element such as O, S, Se.
  • an II / VI compound semiconductor material comprises a binary, ternary or quaternary compound comprising at least one element from the second main group and at least one element from the sixth main group.
  • Such a binary, ternary or quaternary compound can
  • the II / VI compound semiconductor materials include: ZnO, ZnMgO, CdS, ZnCdS, MgBeO.
  • a nitride compound semiconductor material preferably In n Al m Gaai n _ m N has or consists of, where O ⁇ n ⁇ l, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • This material does not necessarily have to have a mathematically exact composition according to the above formula. Rather, it may, for example, have one or more dopants and additional constituents.
  • the above formula contains only the essential constituents of the crystal lattice (Al, Ga, In, N), even if these can be partially replaced and / or supplemented by small amounts of further substances.
  • An optoelectronic component is specified in which the optoelectronic semiconductor chip is applied to a carrier body in such a way that the contact layer is arranged on a side of the semiconductor body facing away from the carrier body.
  • the semiconductor chip and the carrier body are at least partially covered with an electrical insulating layer.
  • An electrical conductor is applied to the insulating layer and extends laterally away from the semiconductor body. The electrical conductor extends in particular on a side facing away from the carrier side of the insulating layer.
  • lateral is meant a direction which extends parallel to a main extension plane of the semiconductor body or of layers of the semiconductor body.
  • the electrical conductor contacts at least part of an outer surface of the contact layer.
  • an outer surface of the contact layer is meant substantially the outer surface of the contact layer facing away from the semiconductor body.
  • the semiconductor body facing surface of the contact layer does not count.
  • a part of the electrical conductor partially overlaps with the semiconductor body and at least partially or completely with the contact layer. Another part of the electrical
  • Conductor extends laterally away from the semiconductor body.
  • the electrical conductor can have any desired structure and structure; in individual cases, it can also be made of an unstructured electrically conductive material
  • the electrical part of an electrical conductor track structure with a plurality of conductor tracks which may be both connected to each other and electrically isolated from each other.
  • the electrical conductor touches at least 50% of an outer surface of the contact layer.
  • the electrical conductor preferably contacts at least 75%, particularly preferably at least 90%, of the outer surface of the contact layer.
  • Contact layer is an electrical pad of the semiconductor chip, that is, it is adapted to electrically connect the semiconductor chip.
  • the electrical conductor in a region in which it touches the contact layer and the contact layer itself together have a total thickness of greater than or equal to 1.5 ⁇ m.
  • this total thickness is greater than or equal to 2 microns.
  • the contact layer is effectively reinforced by the part of the electrical conductor which contacts the contact layer.
  • the semiconductor chip in the device can also be operated at electrical currents at which an unreinforced contact layer would be damaged.
  • the contact layer of the semiconductor chip is provided with a sufficiently large thickness, but the electrical conductor of the device is applied to the contact layer such that it effectively reinforces the contact layer and thus does not damage the contact layer during operation in the device even at high operating currents.
  • the semiconductor chip is integrated in the component such that any insufficient property of the contact layer is compensated.
  • this emits an electromagnetic radiation generated by the semiconductor chip in a main radiation direction.
  • the semiconductor chip has a first main area, a first contact area, and a second main area opposite the first main area with a second contact area formed by the contact layer.
  • the carrier body has two mutually electrically insulated connection regions, the semiconductor chip having the first main surface on the Carrier body is attached and the first contact surface is electrically conductively connected by means of the electrical conductor to the first connection region.
  • the insulating layer is particularly transparent. In this case, the radiation emitted in the main radiation direction is coupled out through the insulating layer.
  • the contact layer of the semiconductor chip is electrically conductively connected by means of the electrical conductor to an electrical connection surface of a further component.
  • the further component may be a further semiconductor chip or a component with its own housing and a semiconductor chip. In particular, it may also be a component which is different from the optoelectronic semiconductor chip.
  • the further component is in particular likewise applied to the carrier body and, in particular, may also be provided at least partially with the insulating layer.
  • “Different” means that the component differs in functional and / or structural features from the optoelectronic semiconductor chip, wherein in particular they fulfill a different purpose, in its mode of operation based on different physical effects, differently shaped electrical
  • the electrically insulating insulating layer can advantageously fulfill a plurality of functions in the optoelectronic component. Since the insulating layer is electrically insulating, it prevents that caused by the applied electrically conductive layer, a short circuit. This would be for Example, the case when a pn junction of the semiconductor circuit chip would be shorted by the application of the electrically conductive layer on the side edge of the semiconductor chip or the two terminal portions of the carrier body would be interconnected by the electrical conductor. Furthermore, the insulating layer protects the semiconductor chip from environmental influences, in particular from dirt and moisture.
  • the insulating layer can advantageously also contain a luminescence conversion material in order to produce white light, for example, with a semiconductor chip emitting ultraviolet or blue radiation.
  • Suitable luminescence conversion materials such as, for example, YAG: Ce (Y 3 Al 5 O 12 : Ce 3+ ), are known to those skilled in the art.
  • the efficiency of the luminescence conversion it is particularly advantageous if the insulating layer directly adjoins the surface of the semiconductor chip provided for radiation decoupling.
  • the insulating layer is for example a plastic layer. It is preferably a silicone layer, since silicone is characterized by a high radiation resistance, in particular to UV light.
  • the insulating layer has a glass layer or consists of a glass layer.
  • An insulating layer with glass has the advantage that a glass has a coefficient of thermal expansion, which is usually better adapted to the semiconductor chip than a plastic. This causes temperature-related mechanical stresses that could lead to cracks in the insulating layer or even to a detachment of the insulating layer, advantageously reduced. Also caused by temperature stresses detachment of the electrically conductive layer is avoided by the insulating layer.
  • a glass is characterized by a lower compared to a plastic absorption of moisture. Furthermore, the resistance to ultraviolet radiation in a glass insulating layer is also very high.
  • the first main surface of the semiconductor chip may simultaneously be the first contact surface, and the semiconductor chip may be fastened to this contact surface on the first connection region of the carrier body.
  • the first contact surface of the semiconductor chip may be the back side of a substrate, which is preferably provided with a metallization, and the electrical connection to the first connection region of the carrier body may take place with a solder connection or an electrically conductive adhesive.
  • both the first connection layer and the contact layer may be located on the second main surface of the semiconductor chip, and both contact surfaces to be insulated from one another with electrically conductive layers each having one of the two
  • connection areas of the Suk ⁇ rpers are connected. This is advantageous with semiconductor chips containing an insulating substrate, for example a sapphire substrate.
  • insulating sapphire substrates are often used in semiconductor chips based on nitride compound semiconductors.
  • the electrical conductor is, for example, a structured metal layer. This metal layer is preferably structured such that it covers only a small part of the second main area of the semiconductor chip in order to reduce absorption of the radiation emitted by the optoelectronic component in the metal layer. The structuring of the metal layer can take place for example by means of photolithography.
  • the electrical conductor is a transparent layer for the emitted radiation. This is advantageous in particular for reducing the manufacturing outlay, since the transparent layer does not have to be removed from the regions of the insulating layer intended for radiation decoupling, and therefore no structuring is necessary.
  • the electrical conductor may, for example, contain a transparent conductive oxide (TCO), in particular indium tin oxide (ITO).
  • an insulating cover layer for example a lacquer layer, is applied to the electrical conductor.
  • a method for producing an optoelectronic component in which a carrier body and the optoelectronic semiconductor chip are provided.
  • the semiconductor chip is applied to the carrier body.
  • On the semiconductor chip and the carrier body is an electrical
  • Insulating layer applied. On the insulating layer electrically conductive material is applied such that it contacts the contact layer of the semiconductor chip and itself extends laterally away from the semiconductor chip to form an electrical conductor.
  • the electrical insulating layer is first applied such that it covers the contact layer partially or completely. Before the application of the electrically conductive material, a recess is formed for exposing at least a part of the contact layer in the insulating layer.
  • the recess in the insulating layer is made in one embodiment of the method using laser ablation, i. the insulating layer is at least partially removed by means of a laser irradiation.
  • the insulating layer has a plastic layer in one embodiment in the method. This can be applied for example by laminating a plastic film, by printing or spraying a polymer solution.
  • first of all a precursor layer is applied to the semiconductor chip and the carrier body, for example by means of a sol gel process, by vapor deposition or by spincoating of a suspension.
  • a first temperature treatment the organic components of the precursor layer are subsequently removed.
  • the resulting layer is subsequently compacted with a second temperature treatment to form a
  • the electrical conductor is advantageously at least partially applied by a PVD method, for example by sputtering.
  • a metal layer is applied to the electrical conductor and subsequently reinforced by means of electrodeposition.
  • the electrical conductor can also be applied by a printing method, in particular by a screen printing method.
  • the electrical conductor can also be produced by a spin-on or spin-coating method.
  • Figures IA to IC are schematic sectional views of a
  • Figure 2 is a schematic sectional view of an embodiment of the semiconductor chip
  • FIG. 3 shows a schematic sectional view of a first exemplary embodiment of the optoelectronic component
  • Figures 4A to 4H are schematic sectional views of the device shown in Figure 3 during various Process stages of an embodiment of the method.
  • FIGS. 5A to 5C show schematic sectional views of the component shown in FIG. 3 during different stages of a further exemplary embodiment of the method.
  • a semiconductor wafer 100 which has an epitaxial semiconductor layer sequence with an active zone for generating electromagnetic radiation.
  • the semiconductor layer sequence is based, for example, on a nitride compound semiconductor and emits, for example, UV radiation and / or blue light.
  • a material 60 for a plurality of contact layers is applied in a thin layer, see FIG. 1A.
  • the material 60 is applied with a thickness of less than 0.5 ⁇ m, for example with a maximum thickness of 0.35 ⁇ m, 0.25 ⁇ m or 0.2 ⁇ m.
  • 0.5 ⁇ m for example with a maximum thickness of 0.35 ⁇ m, 0.25 ⁇ m or 0.2 ⁇ m.
  • suitable Materials and structures for a material layer suitable for forming a contact layer for a semiconductor body are known to those skilled in the art.
  • Material 60 applied and patterned photolithographically see Figure IB.
  • the photoresist 65 is patterned so that it remains only in the areas in which contact layers are provided, and is removed in the remaining areas.
  • the material 60 is removed in the areas in which it is free of photoresist, for example by means of etching. Subsequently, the photoresist is removed, leaving several separate ones
  • Material 60 or the contact layers 6 form, which includes, for example, a supply of energy. For example, at least one tempering of the contact layer and the wafer may be performed.
  • the method further comprises singulating the semiconductor chips from the wafer composite.
  • the dicing can be done along dicing lines, which are illustrated in the form of dashed lines in FIG.
  • FIG. 2 shows a semiconductor chip separated from the wafer.
  • the semiconductor chip has an extension of 1 mm 2 , for example, in a plan view of the main side, on which the contact layer 6 is arranged. It is intended, for example, to be operated with a maximum operating current of at least IA (direct current).
  • the semiconductor chip in plan view has a two-dimensional extent of x mm 2 and is intended to be operated with a maximum operating current of x A (direct current).
  • the semiconductor chip is intended to be operated at an expansion of x mm 2 with a maximum operating current from a range of at least 2 * x A to at least 5 * x A (each pulsed current).
  • the contact layer 6 is designed such that operation with such a current is not possible if the contact layer is electrically connected by means of a bonding wire, without a performance of the semiconductor chip being significantly reduced.
  • the contact layer has, for example, in a plan view of the main side of the semiconductor body, a two-dimensional extent equal to 0.2 times the extension of the entire main side in the plan view.
  • the thickness of the contact layer is, for example, 0.25 ⁇ m or 0.3 ⁇ m. The greater the degree of coverage of the main page with the
  • Contact layer is, the smaller, for example, the
  • the semiconductor body on the same main page also have two contact layers. It is also possible that the contact layer covers more than 50% of the main page. In addition, it is also possible for the contact layer to have or substantially consist of a transparent conductive oxide (TCO).
  • TCO transparent conductive oxide
  • the first exemplary embodiment of the optoelectronic component shown in FIG. 3 contains a carrier body 10, on which two contact metallizations are applied, which form a first connection region 7 and a second connection region 8.
  • a semiconductor chip 1 is provided with a first main side 2, which is a first electrical
  • Contact surface 4 electrically and mechanically mounted on the first terminal portion 7.
  • the mounting of the semiconductor chip 1 on the first connection region 7 takes place, for example, by soldering or gluing.
  • the semiconductor chip 1 On a second main side 5 of the semiconductor chip 1, which is opposite to the first main side 2, the semiconductor chip 1 has an electrical contact layer 6, which forms a contact layer.
  • the semiconductor chip 1 and the carrier body 10 are provided with an insulating layer 3 in the form of an insulating layer.
  • the insulating layer 3 is for example a plastic layer. In particular, it may be a silicone layer, since a silicone layer is characterized by a particularly good radiation resistance. Particularly preferably, the insulating layer 3 is a glass layer.
  • the contact layer 6 and the second connection region 8 are connected by an electrical conductor 14 in the form of an electrical conductive layer, which is guided over a portion of the insulating layer 3, connected together.
  • the electrical conductor 14 contains, for example, a metal or an electrically conductive transparent oxide (TCO), for example indium tin oxide (ITO), ZnO: Al or SnOrSb.
  • TCO electrically conductive transparent oxide
  • ITO indium tin oxide
  • ZnO Al or SnOrSb.
  • the electrical conductor for example, touches 80% of the outer surface of the contact layer.
  • an insulating one is, for example, on the electrical conductor 14
  • Cover layer 15 for example applied a lacquer layer.
  • a transparent insulating cover layer 15 this advantageously does not have to be patterned and can therefore be applied over the whole area to the optoelectronic component.
  • Subareas 16, 17 of the pads 7, 8 may be exposed, for example, by the insulating layer 3 and the cover layer 15, so that in these exposed portions 16, 17 electrical connections for powering the optoelectronic device can be attached.
  • the semiconductor chip 1 is protected from environmental influences, in particular from dirt or moisture.
  • the insulating layer 3 also acts as an insulating carrier of the electrical conductor 14, which prevents a short circuit of the side edge of the semiconductor chip 1 and / or the two connection surfaces 7 or 8 of the carrier body.
  • white light can be generated in this way by one of the blue or ultraviolet
  • Spectral region emitting semiconductor chip 1 generated radiation is partially converted to the complementary yellow spectral range.
  • a semiconductor chip 1 having a radiation-generating active zone which is a nitride compound semiconductor material such as
  • Example GaN, AlGaN, InGaN or InGaAlN contains used.
  • FIG. 4A shows a carrier body 10 on which two connection regions 7, 8 which are insulated electrically from one another are formed, for example by applying and structuring a metallization layer.
  • a semiconductor chip 1 which has a first main area 2 and a second main area 5, with a first contact area 4, which in this embodiment is identical to the second main area 2 of the semiconductor chip 1, is placed on the first
  • Connection region 7 of the support body 10 is mounted.
  • the semiconductor chip 1 has a contact layer 6, which is applied to the second main surface 5 and forms a contact surface.
  • the contact layer 6 has been patterned by means of photolithography, for example.
  • FIG. 4C shows an intermediate step in which an insulating layer 3 is applied to the semiconductor chip 1 and the carrier body 10 provided with the connection regions I 1 8.
  • the application of the insulating layer 3 is preferably carried out by spraying or spin coating
  • a first recess 11, through which a partial region of the second contact surface formed by the contact layer 6 is exposed, and a second recess 12, through which a partial region of the second connection region 8 of the carrier body 10 is exposed, are shown in FIG Insulating layer 3 is generated.
  • the recesses 11, 12 are preferably produced with a laser processing, for example by means of laser ablation.
  • a partial region 16 of the first connection region 7 and a partial region 17 of the second connection region 8 are also exposed in order to enable the attachment of electrical connections to the carrier body 10 of the optoelectronic component.
  • the contact layer 6 exposed beforehand by the recess 11 is electrically conductively connected by an electrical conductor 14 to the region of the second connection area 8 that was previously exposed through the recess 12.
  • the electrical conductor 14 is for example a
  • Metal layer This is produced for example in such a way that initially a comparatively thin metal layer 140, for example a thickness of 200 nm, or about 100 nm has, over the entire surface is applied to the insulating layer 3. This can be done, for example, by vapor deposition or sputtering. A process stage after application of such a thin metal layer 140 is illustrated in FIG. 4E.
  • a part of the thin metal layer is covered by means of a temporary insulating layer 19, see FIG. 4F.
  • a temporary insulating layer 19 in the form of a photoresist layer is applied to the metal layer 140.
  • a recess in the region in which the electrical conductor 14 is to connect the contact layer 6 to the second connection region 8 is produced in the photoresist layer by means of phototechnology.
  • the uncovered portions of the thin metal layer 140 are intended to be subsequently thickened.
  • the previously applied metal layer is reinforced, for example, by a galvanic deposition. This advantageously takes place in such a way that the metal layer in the galvanically reinforced area is substantially thicker than the metal layer previously applied over the whole area.
  • the thickness of the metal layer in the galvanically reinforced region can amount to several ⁇ m.
  • the photoresist layer is removed and an etching process is carried out, with which the metal layer is completely removed in the non-galvanically reinforced region.
  • the galvanically reinforced area the
  • the electrical conductor 14 and the contact layer 6 together have a total thickness d of, for example, at least 1.7 ⁇ m, 2.1 ⁇ m or 2.5 ⁇ m, see FIG. 4G , It is also a much larger total thickness of, for example, at least 3 microns, at least 4 microns or even at least 5 microns possible.
  • the electrical conductor 14 is applied directly to the insulating layer 3 in a structured form. This can be done, for example, with a printing method, in particular with a screen printing method. In this way, however, generally smaller thicknesses of the electrical conductor 14 can be realized than if it is galvanically reinforced.
  • the electrically conductive layer 14 may not be necessary if an electrically conductive layer 14 transparent to the emitted radiation is applied.
  • an electrically conductive transparent layer in particular a transparent conductive oxide (TCO), preferably indium tin oxide (ITO), or alternatively an electrically conductive plastic layer is suitable.
  • TCO transparent conductive oxide
  • ITO indium tin oxide
  • an electrically conductive plastic layer is suitable.
  • the electrically conductive transparent layer is preferably applied by vapor deposition, printing, spraying or spin coating.
  • an electrically insulating cover layer 15 is applied.
  • the insulating cover layer 15 is preferably one Plastic layer, for example a lacquer layer.
  • the insulating cover layer 15 covers the electrical conductor 14 to create a floating surface.
  • a precursor layer 9 which contains both organic and inorganic constituents is first applied to the semiconductor chip 1 and the carrier body 10.
  • the application of the precursor layer takes place, for example, by means of a sol gel method, by vapor deposition, sputtering, spraying or by spincoating of a suspension.
  • the resulting film is subsequently densified with a sintering process to produce the insulating film 3.
  • the sintering is carried out by another temperature treatment at a
  • Temperature T 2 of preferably about 300 0 C to 500 0 C for about 4 h to 8 h.
  • the sintering is preferably under a reducing or oxidizing atmosphere performed.
  • FIGS. 5A, 5B and 5C can also be used in an analogous manner to produce a cover layer 15 which comprises a glass or consists of a glass.
  • these process steps are preferably performed a first time to produce a glass layer for the insulating layer 3, and repeated after the application of the electrically conductive layer 14 to deposit a glass layer for the cap layer 15.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Halbleiterchip angegeben, der eine Kontaktschicht (6) aufweist, die für viele gängige Anwendungen nicht optimal ist. Beispielsweise ist die Kontaktschicht zu dünn, um einen für den Halbleiterchip vorgesehenen Betriebsstrom ohne wesentliche Degradierung zu vertragen. Zudem wird ein optoelektronisches Bauelement angegeben, in dem der Halbleiterchip derart integriert werden kann, dass die suboptimale Beschaffenheit der Kontaktschicht kompensiert wird. Bei dem Bauelement ist der Halbleiterchip derart auf einem Trägerkörper (10) aufgebracht, dass die Kontaktschicht auf einer vom Trägerkörper abgewandten Seite des Halbleiterkörpers angeordnet ist. Der Halbleiterchip und der Trägerkörper sind zumindest teilweise mit einer elektrischen Isolierschicht (3) bedeckt und ein auf der Isolierschicht aufgebrachter elektrischer Leiter (14) erstreckt sich lateral vom Halbleiterkörper weg und berührt zumindest eine Teilfläche der Kontaktschicht. Weiterhin wird ein vorteilhaftes Verfahren zur Herstellung des Bauelements angegeben.

Description

Beschreibung
Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2007 046 337.7, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die vorliegende Anmeldung betrifft einen optoelektronischen Halbleiterchip mit einem Halbleiterkörper und einer auf dem Halbleiterkörper aufgebrachten, elektrisch leitfähigen Kontaktschicht . Weiterhin betrifft die Anmeldung ein optoelektronisches Bauelement mit einem derartigen
Halbleiterchip und einem Trägerkörper sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements.
Es sind optoelektronische Halbleiterchips der eingangs genannten Art beispielsweise in Form von
Lumineszenzdiodenchips, insbesondere in Form von Leuchtdiodenchips bekannt. Derartige Chips weisen in der Regel elektrische Kontaktschichten in Form von metallischen Kontaktelektroden auf, die häufig mehrere unterschiedliche, übereinander gestapelte Metallschichten umfassen. Die Dicke derartiger Kontaktschichten wird bei bekannten Halbleiterchips groß genug gewählt, so dass die Kontaktschicht einen ausreichend großen elektrischen Strom, der mindestens einem vorgesehenen Betriebsstrom entspricht, verträgt.
Wenn die Kontaktschicht zu dünn ist, kann es sein, dass die Kontaktschicht oder ein elektrischer Kontakt zwischen der Kontaktschicht und dem Halbleiterkörper zerstört oder signifikant beeinträchtigt wird, wenn der Halbleiterchip mit einem Betriebsstrom beaufschlagt wird.
In optoelektronischen Bauelementen werden Kontaktschichten, häufig mittels eines Bonddrahtes mit elektrischen Leitern des Bauelements elektrisch leitend verbunden.
Es ist eine Aufgabe, einen Halbleiterchip anzugeben, der im Vergleich zu herkömmlichen Halbleiterchips technisch einfacher und mit geringerem Kostenaufwand herstellbar ist. Zudem soll ein optoelektronisches Bauelement angegeben werden, in dem sich der Halbleiterchip auf besonders vorteilhafte Weise integrieren lässt. Ein vorteilhaftes Verfahren zum Herstellen eines derartigen optoelektronischen Bauelements soll ebenfalls angegeben werden.
Es wird ein optoelektronischer Halbleiterchip der Eingang genannten Art angegeben, bei dem die Kontaktschicht eine Dicke von kleiner als oder gleich 1 μm aufweist. Unter einer Dicke einer Schicht ist im Zusammenhang dieser Anmeldung insbesondere eine maximale Dicke zu verstehen, die senkrecht zu einer Haupterstreckungsebene der Schicht gemessen wird.
Zusätzlich oder alternativ ist die Kontaktschicht derart ausgebildet, dass sie nicht als ein Bondpad zum elektrischen Anschließen mittels eines Bonddrahtes verwendet werden kann.
Weiterhin zusätzlich oder alternativ ist die Kontaktschicht derart ausgebildet, dass sie bei Beaufschlagung mit einem für den Halbleiterchip vorgesehenen elektrischen Betriebsstrom signifikant beeinträchtigt wird. "Beeinträchtigt" heißt, entweder die Kontaktschicht als solche oder ein elektrisch leitfähiger Kontakt zwischen der Kontaktschicht und dem Halbleiterkörper werden bei Beaufschlagen des Chips mit einem vorgesehenen Betriebsstrom derart verändert, dass sich mindestens ein Leistungsparameter des Chips signifikant verschlechtert. Beispielsweise erhöht sich der
Gesamtwiderstand und/oder die VorwärtsSpannung des Halbleiterchips. Zum Beispiel ist die Kontaktschicht derart dünn ausgebildet, dass sie zumindest teilweise bei Beaufschlagen mit einem für den Chip vorgesehenen Betriebsstrom schmilzt.
Eine Ausgestaltung des Halbleiterchips sieht vor, dass der Halbleiterchip für einen Betrieb mit einem maximalen Strom von größer gleich 1 A (Gleichstrom) vorgesehen ist und die Kontaktschicht einen solchen maximalen Strom ohne Weiteres nicht verträgt . Die Kontaktschicht würde einen solchen Betriebsstrom insbesondere dann nicht vertragen, wenn Sie mittels eines Bonddrahtes elektrisch angeschlossen würde.
Weiterhin zusätzlich oder alternativ weist die KontaktSchicht auf einer Hauptseite des Halbleiterkörpers aufgebracht, die in einer Draufsicht eine zweidimensionale Erstreckung von x mm2 aufweist. Die Kontaktschicht weist, gesehen in der Draufsicht, eine zweidimensionale Ausdehnung von y mm2 auf. Die Dicke der Kontaktschicht ist kleiner als oder gleich x/ (y*4) μm, bevorzugt kleiner als oder gleich x/(y*3) μm, besonders bevorzugt kleiner als oder gleich x/(y*2,5) μm oder x/(y*2) μm.
Der Halbleiterchip weist eine Kontaktschicht auf, die für viele gängige Anwendungen nicht optimal ist. Andererseits kann der Halbleiterchips aufgrund der weniger aufwendig ausgebildeten KontaktSchicht mit geringerem Aufwand hergestellt werden. Dadurch kann der Halbleiterchip insbesondere besonders kostengünstig hergestellt werden.
Die Kontaktschicht ist insbesondere metallisch leitfähig.
Bei einer Ausgestaltung des Halbleiterchips ist die Dicke der Kontaktschicht kleiner als oder gleich 0,7 μm. Eine weitere Ausgestaltung des optoelektronischen Halbleiterchips sieht vor, dass die Kontaktschicht eine Dicke von kleiner als oder gleich 0,5 μm aufweist.
Bei einer zusätzlichen Ausführungsform des Halbleiterchips ist die Kontaktschicht auf einer Seite des Halbleiterkörpers aufgebracht, auf der elektromagnetische Strahlung aus dem Halbleiterchip ausgekoppelt oder in den Halbleiterchip eingekoppelt wird. Mit anderen Worten bedeckt die Kontaktschicht nicht die gesamte frei Außenfläche des Halbleiterkörpers auf dieser Seite.
In einer Ausgestaltung ist die KontaktSchicht auf einer
Hauptseite des Halbleiterkörpers aufgebracht und bedeckt eine Fläche von weniger als oder gleich 30 % der Gesamtfläche, bevorzugt von weniger als oder gleich 25 % der Gesamtfläche und besonders bevorzugt von weniger als oder gleich 20 % der Gesamtfläche des Halbleiterkörpers auf dieser Hauptseite.
Der Halbleiterchip weist in einer Ausführungsform eine epitaktische Halbleiterschichtenfolge mit einer aktiven Zone auf. Bei Betrieb des Halbleiterchips wird elektromagnetische Strahlung in der aktiven Zone erzeugt und/oder empfangen.
Der Halbleiterchip ist insbesondere ein Lumineszenzdiodenchip, der geeignet ist, bei seinem Betrieb eine elektromagnetische Strahlung zu emittieren. Die Kontaktschicht ist insbesondere auf einer Hauptabstrahlseite des Lumineszenzdiodenchips angeordnet.
Insbesondere die aktive Zone des Halbleiterchips basiert bei einer Ausgestaltung auf einem III-V-Verbindungshalbleitermaterial, etwa einem Nitrid-Verbindungshalbleitermaterial wie InAlGaN. Bei einer anderen Ausführungsform basiert die Halbleiterschichtenfolge auf einem Il/VI- Verbindungshalbleitermaterial .
Ein III/V-Verbindungshalbleitermaterial weist wenigstens ein Element aus der dritten Hauptgruppe, wie beispielsweise Al, Ga, In, und ein Element aus der fünften Hauptgruppe, wie beispielsweise B, N, P, As, auf. Insbesondere umfasst der
Begriff " Ill/V-Verbindungshalbleitermaterial " die Gruppe der binären, ternären oder quaternären Verbindungen, die wenigstens ein Element aus der dritten Hauptgruppe und wenigstens ein Element aus der fünften Hauptgruppe enthalten, beispielsweise Nitrid- und Phosphid-Verbindungshalbleiter .
Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem zum Beispiel ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen.
Entsprechend weist ein Il/VI-Verbindungshalbleitermaterial wenigstens ein Element aus der zweiten Hauptgruppe, wie beispielsweise Be, Mg, Ca, Sr, und ein Element aus der sechsten Hauptgruppe, wie beispielsweise O, S, Se, auf. Insbesondere umfasst ein II/VI -Verbindungshalbleitermaterial eine binäre, ternäre oder quaternäre Verbindung, die wenigstens ein Element aus der zweiten Hauptgruppe und wenigstens ein Element aus der sechsten Hauptgruppe umfasst . Eine solche binäre, ternäre oder quaternäre Verbindung kann zudem beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Beispielsweise gehören zu den II/VI-Verbindungs-Halbleitermaterialien: ZnO, ZnMgO, CdS, ZnCdS , MgBeO .
"Auf Nitrid-Verbindungshalbleitermaterial basierend" bedeutet im vorliegenden Zusammenhang, dass die
Halbleiterschichtenfolge oder zumindest ein Teil davon, besonders bevorzugt zumindest die aktive Zone und/oder das Aufwachssubstrat, ein Nitrid-Verbindungshalbleitermaterial, vorzugsweise InnAlmGai-n_mN aufweist oder aus diesem besteht, wobei O ≤ n ≤ l, 0 < m < 1 und n+m < 1. Dabei muss dieses Material nicht zwingend eine mathematisch exakte Zusammensetzung nach obiger Formel aufweisen. Vielmehr kann es beispielsweise ein oder mehrere Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber beinhaltet obige Formel jedoch nur die wesentlichen Bestandteile des Kristallgitters (Al, Ga, In, N), auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
Es wird ein optoelektronisches Bauelement angegeben, bei dem der optoelektronische Halbleiterchip auf einem Trägerkörper derart aufgebracht ist, dass die KontaktSchicht auf einer vom Trägerkörper abgewandten Seite des Halbleiterkörpers angeordnet ist. Der Halbleiterchip und der Trägerkörper sind zumindest teilweise mit einer elektrischen Isolierschicht bedeckt. Auf der Isolierschicht ist ein elektrische Leiter aufgebracht und erstreckt sich lateral vom Halbleiterkörper weg. Der elektrische Leiter erstreckt sich insbesondere auf einer vom Träger abgewandten Seite der Isolierschicht. Unter "lateral" ist eine Richtung zu verstehen, die sich parallel zu einer Haupterstreckungsebene des Halbleiterkörpers oder von Schichten des Halbleiterkörpers erstreckt .
Der elektrische Leiter berührt zumindest einen Teil einer Außenfläche der Kontaktschicht . Unter einer Außenfläche der Kontaktschicht ist im Wesentlichen die vom Halbleiterkörper abgewandte Außenfläche der Kontaktschicht gemeint . Die dem Halbleiterkörper zugewandte Fläche der KontaktSchicht zählt nicht dazu.
Ein Teil des elektrischen Leiters überlappt teilweise mit dem Halbleiterkörper und zumindest teilweise oder vollständig mit der Kontaktschicht. Ein weiterer Teil des elektrischen
Leiters erstreckt sich lateral von dem Halbleiterkörper weg.
Der elektrische Leiter kann grundsätzlich beliebig aufgebaut und strukturiert sein, er kann im Einzelfall insbesondere auch aus einer unstrukturierten elektrisch leitfähigen
Schicht bestehen. In einer Ausgestaltung ist der elektrische Teil einer elektrischen Leiterbahnstruktur mit mehreren Leiterbahnen, die sowohl miteinander verbunden als auch elektrisch voneinander isoliert sein können.
Bei einer Ausgestaltung des Bauelements berührt der elektrische Leiter mindestens 50 % einer Außenfläche der Kontaktschicht. Bevorzugt berührt der elektrische Leiter mindestens 75 %, besonders bevorzugt mindestens 90 % der Außenfläche der KontaktSchicht . Die Außenfläche der
Kontaktschicht ist eine elektrische Anschlussfläche des Halbleiterchips, d.h. sie ist geeignet, den Halbleiterchip elektrisch leitend anzuschließen. In einer Weiterführung des Bauelements weisen der elektrische Leiter in einem Bereich, in dem er die Kontaktschicht berührt, und die KontaktSchicht selbst zusammen eine Gesamtdicke von größer als oder gleich 1,5 μm auf. Mit Vorteil ist diese Gesamtdicke größer als oder gleich 2 μm. Die Kontaktschicht wird durch den Teil des elektrischen Leiters, der die Kontaktschicht berührt, effektiv verstärkt. Somit kann der Halbleiterchip in dem Bauelement auch bei elektrischen Strömen betrieben werden, bei denen eine unverstärkte KontaktSchicht Schaden nehmen würde.
Nicht die Kontaktschicht des Halbleiterchips wird dabei mit einer ausreichend großen Dicke versehen, sondern der elektrische Leiter des Bauelements wird derart auf die Kontaktschicht aufgebracht, dass er die Kontaktschicht effektiv verstärkt und somit die Kontaktschicht bei Betrieb in dem Bauelement auch bei hohen Betriebsströmen keinen Schaden nimmt . Allgemein ausgedrückt wird der Halbleiterchip derart im Bauelement integriert, dass eine etwaige unzureichende Eigenschaft der KontaktSchicht kompensiert wird.
Bei einer Ausgestaltung des optoelektronischen Bauelements emittiert dieses eine vom Halbleiterchip erzeugte elektromagnetische Strahlung in eine Hauptstrahlungsrichtung. Der Halbleiterchip weist eine erste Hauptfläche, eine erste Kontaktfläche, und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche mit einer durch die Kontaktschicht gebildeten zweiten Kontaktfläche auf.
Der Trägerkörper weist in einer zusätzlichen Ausführungsform zwei voneinander elektrisch isolierte Anschlussbereiche auf, wobei der Halbleiterchip mit der ersten Hauptfläche auf dem Trägerkörper befestigt ist und die erste Kontaktfläche mittels des elektrischen Leiters mit dem ersten Anschlussbereich elektrisch leitend verbunden ist . Die Isolierschicht ist insbesondere transparent. Dabei wird die in der Hauptstrahlungsrichtung emittierte Strahlung durch die Isolierschicht ausgekoppelt.
Alternativ ist die Kontaktschicht des Halbleiterchips mittels des elektrischen Leiters mit einer elektrischen Anschlussfläche eines weiteren Bauteils elektrisch leitend verbunden. Das weitere Bauteil kann ein weiterer Halbleiterchip oder ein Bauteil mit einem eigenen Gehäuse und einem Halbleiterchip sein. Es kann sich insbesondere auch um ein von dem optoelektronischen Halbleiterchip verschiedenartiges Bauteil handeln. Das weitere Bauteil ist insbesondere ebenfalls auf dem Trägerkörper aufgebracht und kann insbesondere auch zumindest teilweise mit der Isolierschicht versehen sein.
„Verschiedenartig" heißt, dass sich das Bauteil in funktionellen und/oder strukturellen Merkmalen von dem optoelektronischen Halbleiterchip unterscheidet, wobei es insbesondere einen unterschiedlichen Zweck erfüllen, in seiner Wirkungsweise auf unterschiedlichen physikalischen Effekten beruhen, unterschiedlich geformte elektrische
Anschlussflächen aufweisen oder auf unterschiedliche Weise montierbar sein kann.
Die elektrisch isolierende Isolierschicht kann bei dem optoelektronischen Bauelement vorteilhaft mehrere Funktionen erfüllen. Da die Isolierschicht elektrisch isolierend ist, verhindert sie, dass durch die aufgebrachte elektrisch leitfähige Schicht ein Kurzschluss entsteht. Dies wäre zum Beispiel der Fall, wenn ein pn-Übergang des Halbeleiterchips durch das Aufbringen der elektrisch leitfähigen Schicht an der Seitenflanke des Halbleiterchips kurzgeschlossen würde oder die beiden Anschlussbereiche des Trägerkörpers durch den elektrischen Leiter miteinander verbunden würden. Weiterhin schützt die Isolierschicht den Halbleiterchip vor Umgebungseinflüssen, insbesondere vor Schmutz und Feuchtigkeit .
Wenn die von dem optoelektronischen Bauelement in der Hauptstrahlungsrichtung emittierte Strahlung durch die Isolierschicht ausgekoppelt wird, kann die Isolierschicht vorteilhaft auch ein Lumineszenz-Konversionsmaterial enthalten, um beispielsweise mit einem ultraviolette oder blaue Strahlung emittierenden Halbleiterchip Weißlicht zu erzeugen. Geeignete Lumineszenz-Konversionsmaterialien, wie zum Beispiel YAG: Ce (Y3Al5O12 : Ce3+) , sind dem Fachmann grundsätzlich bekannt. Im Hinblick auf die Effizienz der Lumineszenzkonversion ist es besonders vorteilhaft, wenn die Isolierschicht unmittelbar an die zur Strahlungsauskopplung vorgesehene Oberfläche des Halbleiterchips angrenzt .
Die Isolierschicht ist beispielsweise eine Kunststoffschicht . Bevorzugt ist sie eine Silikonschicht, da sich Silikon durch eine hohe Strahlungsbeständigkeit, insbesondere gegenüber UV- Licht, auszeichnet.
Besonders bevorzugt weist die Isolierschicht eine Glasschicht auf oder besteht sie aus einer Glasschicht. Eine Isolierschicht mit Glas hat den Vorteil, dass ein Glas einen thermischen Ausdehnungskoeffizienten aufweist, der in der Regel besser an den Halbleiterchip angepasst ist als bei einem Kunststoff. Dadurch werden temperaturbedingte mechanische Spannungen, die zu Rissen in der Isolierschicht oder sogar zu einem Ablösen der Isolierschicht führen könnten, vorteilhaft vermindert. Ebenfalls wird ein durch Temperaturspannungen bedingtes Ablösen der elektrisch leitfähigen Schicht von der Isolierschicht vermieden.
Weiterhin zeichnet sich ein Glas durch eine im Vergleich zu einem Kunststoff geringere Aufnahme von Feuchtigkeit aus. Ferner ist auch die Beständigkeit gegen ultraviolette Strahlung bei einer Isolierschicht aus einem Glas sehr hoch.
Die erste Hauptfläche des Halbleiterchips kann gleichzeitig die erste Kontaktfläche sein, und der Halbleiterchip an dieser Kontaktfläche auf dem ersten Anschlussbereich des Trägerkörpers befestigt sein. Beispielsweise kann die erste Kontaktfläche des Halbleiterchips die Rückseite eines Substrats sein, die bevorzugt mit einer Metallisierung versehen ist, und die elektrische Verbindung zum ersten Anschlussbereich des Trägerkörpers mit einer Lötverbindung oder einem elektrisch leitfähigen Klebstoff erfolgen.
Alternativ ist es aber auch möglich, dass sich sowohl die erste Anschlussschicht als auch die Kontaktschicht auf der zweiten Hauptfläche des Halbleiterchips befinden und beide Kontaktflächen mit voneinander isolierten elektrisch leitfähigen Schichten mit jeweils einem der beiden
Anschlussbereiche des Trägerkδrpers verbunden sind. Dies ist vorteilhaft bei Halbleiterchips, die ein isolierendes Substrat enthalten, zum Beispiel ein Saphirsubstrat. Isolierende Saphirsubstrate werden zum Beispiel oftmals bei Halbleiterchips auf der Basis von Nitridverbindungs- halbleitern verwendet . Der elektrische Leiter ist beispielsweise eine strukturierte Metallschicht. Diese Metallschicht ist vorzugsweise derart strukturiert, dass sie nur einen geringen Teil der zweiten Hauptfläche des Halbleiterchips bedeckt, um eine Absorption der von dem optoelektronischen Bauelement emittierten Strahlung in der MetallSchicht zu vermindern. Die Strukturierung der Metallschicht kann zum Beispiel mittels Photolithographie erfolgen.
Besonders bevorzugt ist der elektrische Leiter eine für die emittierte Strahlung transparente Schicht. Dies ist insbesondere zur Verminderung des Herstellungsaufwands vorteilhaft, da die transparente Schicht nicht von den zur Strahlungsauskopplung vorgesehenen Bereichen der isolierenden Schicht entfernt werden muss, und somit keine Strukturierung notwendig ist. Der elektrische Leiter kann beispielsweise ein transparentes leitfähiges Oxid (TCO) enthalten, insbesondere Indium-Zinn-Oxid (ITO) .
Insbesondere wenn eine potentialfreie Oberfläche des optoelektronischen Bauelements erwünscht ist, ist bei einer Ausgestaltung des Bauelements eine isolierende Deckschicht, beispielsweise eine Lackschicht, auf dem elektrischen Leiter aufgebracht .
Es wird ein Verfahren zum Herstellen eines optoelektronischen Bauelements angegeben, bei dem ein Trägerkörper und der optoelektronische Halbleiterchip bereitgestellt werden. Der Halbleiterchip wird auf dem Trägerkörper aufgebracht. Auf dem Halbleiterchip und den Trägerkörper wird eine elektrische
Isolierschicht aufgebracht. Auf die Isolierschicht wird elektrisch leitfähiges Material derart aufgebracht, dass es die Kontaktschicht des Halbleiterchips berührt und sich lateral vom Halbleiterchip wegerstreckt, zum Ausbilden eines elektrischen Leiters.
In einer Ausgestaltung des Verfahrens wird die elektrische Isolierschicht zunächst derart aufgebracht, dass sie die Kontaktschicht teilweise oder vollständig bedeckt. Vor dem Aufbringen des elektrisch leitfähigen Materials wird eine Ausnehmung zum Freilegen von mindestens einem Teil der Kontaktschicht in der Isolierschicht ausgebildet.
Die Ausnehmung in der Isolierschicht wird in einer Ausgestaltung des Verfahrens unter Verwendung von Laserablation hergestellt, d.h. die Isolierschicht wird zumindest teilweise mittels einer Laserbestrahlung abgetragen.
Die Isolierschicht weist bei dem Verfahren in einer Ausführungsform eine Kunststoffschicht auf. Diese kann beispielsweise durch Auflaminieren einer Kunststofffolie, durch Aufdrucken oder Aufsprühen einer Polymerlösung aufgebracht werden.
Bei einer Variante des Verfahrens wird zunächst eine Precursor-Schicht auf den Halbleiterchip und den Trägerkörper aufgebracht, beispielsweise mittels eines SoI -Gel -Verfahrens, durch Aufdampfen oder durch Aufschleudern (Spincoating) einer Suspension. Durch eine erste Temperaturbehandlung werden die organischen Bestandteile der Precursor-Schicht nachfolgend entfernt. Die so entstandene Schicht wird nachfolgend mit einer zweiten Temperaturbehandlung verdichtet, um eine
Isolierschicht in Form einer Glasschicht zu erzeugen. Der elektrische Leiter wird vorteilhaft zumindest teilweise mit einem PVD-Verfahren, beispielsweise mittels Sputtern, aufgebracht .
In einer weiteren Ausführungsform wird eine Metallschicht für den elektrischen Leiter aufgebracht und nachfolgend mittels galvanischer Abscheidung verstärkt.
Alternativ kann der elektrische Leiter auch mit einem Druckverfahren, insbesondere mit einem Siebdruckverfahren, aufgebracht werden. Ferner kann der elektrische Leiter auch mit einem Aufsprüh- oder Aufschleuderverfahren (Spincoating) erzeugt werden.
Weitere Vorteile, Ausführungsformen und Weiterbildungen des Halbleiterchips, des Bauelements und des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren erläuterten Ausführungsbeispielen. Es zeigen:
Figuren IA bis IC schematische Schnittansichten eines
Ausschnitts eines Wafers mit Halbleiterkörpern für eine Vielzahl von Halbleiterchips während verschiedener Verfahrensstadien eines beispielhaften Verfahrens zum Herstellen des Halbleiterchips;
Figur 2 eine schematische Schnittansicht eines Ausführungsbeispiels des Halbleiterchips;
Figur 3 eine schematische Schnittansicht eines ersten Ausführungsbeispiels des optoelektronischen Bauelements;
Figuren 4A bis 4H schematische Schnittansichten des in Figur 3 dargestellten Bauelements während verschiedenen Verfahrensstadien eines Ausführungsbeispiels des Verfahrens; und
Figuren 5A bis 5C schematische Schnittansichten des in Figur 3 dargestellten Bauelements während verschiedenen Verfahrensstadien eines weiteren Ausführungsbeispiels des Verfahrens .
In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen
Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen. Vielmehr sind einige Details der Figuren zum besseren Verständnis übertrieben groß dargestellt.
Bei einem beispielhaften Verfahren zum Herstellen eines Halbleiterchips wird beispielsweise ein Halbleiterwafer 100 bereitgestellt, der eine epitaktische Halbleiterschichten- folge mit einer aktiven Zone zur Erzeugung von elektromagnetischer Strahlung aufweist. Die Halbleiterschichtenfolge basiert beispielsweise auf einem Nitridverbindungshalbleiter und emittiert zum Beispiel UV- Strahlung und/oder blaues Licht .
Auf den Halbleiterwafer 100 wird ein Material 60 für eine Mehrzahl von Kontaktschichten in einer dünnen Schicht aufgebracht, siehe Figur IA. Das Material 60 wird mit einer Dicke von kleiner als 0,5 μm, beispielsweise mit einer maximalen Dicke von 0,35 μm, 0,25 μm oder 0,2 μm aufgebracht. Es handelt sich dabei beispielsweise um eine einzige Metallschicht oder um eine Metallschichtenfolge mit mindestens zwei verschiedenen Metallschichten. Geeignete Materialien und Aufbauten für eine Materialschicht, die zum Ausbilden einer Kontaktschicht für einen Halbleiterkörper geeignet ist, sind dem Fachmann bekannt.
Nachfolgend wird ein Photolack 65 ganzflächig auf das
Material 60 aufgebracht und photolithographisch strukturiert, siehe Figur IB. Der Photolack 65 wird derart strukturiert, dass er lediglich in den Bereichen, in denen Kontaktschichten vorgesehen sind, verbleibt und in den übrigen Bereichen entfernt wird.
In weiteren Verfahrensschritten wird das Material 60 in den Bereichen, in denen es frei von Photolack ist, beispielsweise mittels Ätzen entfernt. Nachfolgend wird der Photolack entfernt, so dass mehrere voneinander getrennte
Kontaktschichten 6 auf dem Wafer 100 verbleiben, siehe Figur IC.
Bei dem Verfahren kann es erforderlich sein, einen elektrisch gut leitfähigen Kontakt zwischen dem Wafer 100 und dem
Material 60 oder den Kontaktschichten 6 auszubilden, was beispielsweise eine Zufuhr von Energie umfasst. Es kann beispielsweise mindestens ein Tempern der Kontaktschicht und des Wafers durchgeführt werden.
Das Verfahren umfasst weiterhin ein Vereinzeln der Halbleiterchips aus dem Waferverbund. Das Vereinzeln kann entlang von Vereinzelungslinien erfolgen, die in Figur IC in Form von gestrichelten Linien veranschaulicht sind. In Figur 2 ist ein aus dem Wafer vereinzelter Halbleiterchip dargestellt . Der Halbleiterchip weist beispielsweise in einer Draufsicht auf die Hauptseite, auf der die KontaktSchicht 6 angeordnet ist, eine Ausdehnung von 1 mm2 auf. Er ist zum Beispiel dafür vorgesehen, mit einem maximalen Betriebsstrom von mindestens I A (Gleichstrom) betrieben zu werden. Allgemein weist der Halbleiterchip in der Draufsicht eine zweidimensionale Ausdehnung von x mm2 auf und ist dafür vorgesehen, mit einem maximalen Betriebsstrom von x A (Gleichstrom) betrieben zu werden. Zusätzlich oder alternativ ist der Halbleiterchip dafür vorgesehen, bei einer Ausdehnung von x mm2 mit einem maximalen Betriebsstrom aus einem Bereich von mindestens 2*x A bis mindestens 5*x A (jeweils gepulster Strom) betrieben zu werden.
Die Kontaktschicht 6 ist jedoch derart ausgebildet, dass ein Betrieb mit einem solchen Strom nicht möglich ist, wenn die Kontaktschicht mittels eines Bonddrahtes elektrisch angeschlossen wird, ohne dass eine Leistungsfähigkeit des Halbleiterchips signifikant verringert wird. Eine Verringerung der Leistungsfähigkeit kann beispielsweise eine
Erhöhung der VorwärtsSpannung des Halbleiterchips, eine Degradierung der Kontaktschicht und/oder eine Degradierung eines elektrischen Kontaktes zwischen der Kontaktschicht und dem Halbleiterkörper umfassen.
Die Kontaktschicht hat beispielsweise in einer Draufsicht auf die Hauptseite des Halbleiterkörpers eine zweidimensionale Ausdehnung, die gleich 0,2-mal der Ausdehnung der gesamten Hauptseite in der Draufsicht ist. Die Dicke der KontaktSchicht beträgt zum Beispiel 0,25 μm oder 0,3 μm. Je größer der Bedeckungsgrad der Hauptseite mit der
Kontaktschicht ist, desto kleiner kann beispielsweise die
Dicke sein. Alternativ zu dem in Figur 2 dargestellten
Ausführungsbeispiel kann der Halbleiterkörper auf derselben Hauptseite auch zwei Kontaktschichten aufweisen. Es ist auch möglich, dass die Kontaktschicht mehr als 50 % der Hauptseite bedeckt. Zudem ist es auch möglich, dass die Kontaktschicht ein transparentes leitfähiges Oxid (TCO, transparent conductive oxide) aufweist oder im Wesentlichen daraus besteht .
Das in Figur 3 dargestellte erste Ausführungsbeispiel des optoelektronischen Bauelements enthält einen Trägerkörper 10, auf den zwei Kontaktmetallisierungen aufgebracht sind, die einen ersten Anschlussbereich 7 und einen zweiten Anschlussbereich 8 ausbilden. Ein Halbleiterchip 1 ist mit einer ersten Hauptseite 2, die eine erste elektrische
Kontaktfläche 4 aufweist, auf den ersten Anschlussbereich 7 elektrisch und mechanisch montiert. Die Montage des Halbleiterchips 1 auf den ersten Anschlussbereich 7 erfolgt zum Beispiel durch Löten oder Kleben. An einer zweiten Hauptseite 5 des Halbleiterchips 1, die der ersten Hauptseite 2 gegenüberliegt, weist der Halbleiterchip 1 eine elektrische Kontaktschicht 6 auf, die eine Kontaktschicht bildet.
Der Halbleiterchip 1 und der Trägerkörper 10 sind mit einer Isolierschicht 3 in Form einer Isolierschicht versehen. Die Isolierschicht 3 ist beispielsweise eine KunststoffSchicht . Insbesondere kann es sich um eine Silikonschicht handeln, da sich eine Silikonschicht durch eine besonders gute Strahlungsbeständigkeit auszeichnet. Besonders bevorzugt ist die Isolierschicht 3 eine Glasschicht.
Die Kontaktschicht 6 und der zweite Anschlussbereich 8 sind durch einen elektrischen Leiter 14 in Form einer elektrisch leitfähigen Schicht, die über einen Teilbereich der Isolierschicht 3 geführt ist, miteinander verbunden. Der elektrische Leiter 14 enthält zum Beispiel ein Metall oder ein elektrisch leitfähiges transparentes Oxid (TCO) , beispielsweise Indium-Zinn-Oxid (ITO), ZnO:Al oder SnOrSb. Der elektrische Leiter berührt zum Beispiel 80 % der Außenfläche der Kontaktschicht .
Um eine potentialfreie Oberfläche zu erhalten, ist auf den elektrischen Leiter 14 zum Beispiel eine isolierende
Deckschicht 15, beispielsweise eine Lackschicht aufgebracht. Im Fall einer transparenten isolierenden Deckschicht 15 muss diese vorteilhaft nicht strukturiert werden und kann daher ganzflächig auf das optoelektronische Bauelement aufgebracht sein. Teilbereiche 16, 17 der Anschlussflächen 7, 8 können beispielsweise von der Isolierschicht 3 und der Deckschicht 15 freigelegt sein, so dass in diesen freigelegten Teilbereichen 16, 17 elektrische Anschlüsse zur Stromversorgung des optoelektronischen Bauelements angebracht werden können.
Durch die Isolierschicht 3 wird der Halbleiterchip 1 vor Umgebungseinflüssen, insbesondere vor Schmutz oder Feuchtigkeit, geschützt. Die Isolierschicht 3 fungiert weiterhin als isolierender Träger des elektrischen Leiters 14, der einen Kurzschluss der Seitenflanke des Halbleiterchips 1 und/oder der beiden Anschlussflächen 7 oder 8 des Trägerkörpers verhindert .
Außerdem wird auch die von dem Halbleiterchip 1 in eine
Hauptstrahlungsrichtung 13 emittierte Strahlung durch die Isolierschicht 3 aus dem optoelektronischen Bauelement ausgekoppelt. Dies hat den Vorteil, dass der Isolierschicht 3 ein Lumineszenz-Konversionsmaterial zugesetzt sein kann, mit dem die Wellenlänge von zumindest einem Teil der emittierten Strahlung zu größeren Wellenlängen hin verschoben wird. Insbesondere kann auf diese Weise Weißlicht erzeugt werden, indem die von einem im blauen oder ultravioletten
Spektralbereich emittierenden Halbleiterchip 1 erzeugte Strahlung teilweise in den komplementären gelben Spektralbereich konvertiert wird. Dazu wir bevorzugt ein Halbleiterchip 1 mit einer Strahlungserzeugenden aktiven Zone, die ein Nitridverbindungshalbleitermaterial wie zum
Beispiel GaN, AlGaN, InGaN oder InGaAlN enthält, verwendet.
Ein Ausführungsbeispiel des Verfahrens wird im Folgenden anhand der Figuren 4A bis 4H näher erläutert .
Figur 4A zeigt einen Trägerkörper 10, auf dem zwei voneinander elektrisch isolierte Anschlussbereiche 7, 8 ausgebildet sind, zum Beispiel durch Aufbringen und Strukturieren einer Metallisierungsschicht.
Bei dem in Figur 4B dargestellten Zwischenschritt wird ein Halbleiterchip 1, der eine erste Hauptfläche 2 und eine zweite Hauptfläche 5 aufweist, mit einer ersten Kontaktfläche 4, die bei diesem Ausführungsbeispiel gleich der zweiten Hauptfläche 2 des Halbleiterchips 1 ist, auf den ersten
Anschlussbereich 7 des Trägerkörpers 10 montiert. Die Montage des Halbleiterchips 1 auf den Trägerkörper 10 erfolgt beispielsweise mittels einer Lötverbindung oder eines elektrisch leitfähigen Klebstoffs. An der zweiten Hauptfläche 5 weist der Halbleiterchip 1 eine Kontaktschicht 6 auf, die auf die zweite Hauptfläche 5 aufgebracht ist und eine Kontaktfläche bildet. Die Kontaktschicht 6 ist zum Beispiel mittels Photolithographie strukturiert worden. In Figur 4C ist ein Zwischenschritt dargestellt, bei dem auf den Halbleiterchip 1 und den mit den Anschlussbereichen I1 8 versehenen Trägerkörper 10 eine Isolierschicht 3 aufgebracht wird. Das Aufbringen der Isolierschicht 3 erfolgt vorzugsweise durch das Aufsprühen oder Aufschleudern
(Spincoating) einer Polymerlösung. Weiterhin ist auch ein Druckverfahren, insbesondere Siebdruck, zum Aufbringen der Isolierschicht 3 vorteilhaft.
Bei dem in Figur 4D dargestellten Verfahrensschritt werden eine erste Ausnehmung 11, durch die ein Teilbereich der durch die Kontaktschicht 6 gebildeten zweiten Kontaktfläche freigelegt wird, und eine zweite Ausnehmung 12, durch die ein Teilbereich des zweiten Anschlussbereichs 8 des Trägerkörpers 10 freigelegt wird, in der Isolierschicht 3 erzeugt. Die Ausnehmungen 11, 12 werden vorzugsweise mit einer Laserbearbeitung, beispielsweise mittels Laserablation erzeugt. Beispielsweise wird auch ein Teilbereich 16 des ersten Anschlussbereichs 7 und ein Teilbereich 17 des zweiten Anschlussbereichs 8 freigelegt, um das Anbringen elektrischer Anschlüsse an dem Trägerkörper 10 des optoelektronischen Bauelements zu ermöglichen.
Bei den in den Figuren 4E bis 4G veranschaulichten Verfahrensschritten wird die zuvor durch die Ausnehmung 11 freigelegte Kontaktschicht 6 durch einen elektrischen Leiter 14 mit dem zuvor durch die Ausnehmung 12 freigelegten Bereich der zweiten Anschlussfläche 8 elektrisch leitfähig verbunden.
Der elektrische Leiter 14 ist zum Beispiel eine
Metallschicht. Diese wird beispielsweise derart erzeugt, dass zunächst eine vergleichsweise dünne Metallschicht 140, die beispielsweise eine Dicke von 200 nm, oder etwa 100 nm aufweist, ganzflächig auf die Isolierschicht 3 aufgebracht wird. Dies kann zum Beispiel durch Aufdampfen oder Sputtern erfolgen. Ein Verfahrensstadium nach Aufbringen einer derartigen dünnen Metallschicht 140 ist in Figur 4E veranschaulicht.
Nachfolgend wird ein Teil der dünnen Metallschicht mittels einer temporären Isolationsschicht 19 abgedeckt, siehe Figur 4F. Dazu wird beispielsweise eine Isolationsschicht 19 in Form einer Photolackschicht auf die Metallschicht 140 aufgebracht. In der Photolackschicht wird mittels Phototechnik eine Ausnehmung in dem Bereich erzeugt, in dem der elektrische Leiter 14 die KontaktSchicht 6 mit dem zweiten Anschlussbereich 8 verbinden soll . Die nicht abgedeckten Teile der dünnen Metallschicht 140 sind dafür vorgesehen, nachfolgend verdickt zu werden.
In dem Bereich der Ausnehmung in der Photolackschicht wird die zuvor aufgebrachte Metallschicht beispielsweise durch eine galvanische Abscheidung verstärkt. Dies erfolgt vorteilhaft derart, dass die Metallschicht in dem galvanisch verstärkten Bereich wesentlich dicker ist als die zuvor ganzflächig aufgebrachte Metallschicht. Beispielsweise kann die Dicke der Metallschicht in dem galvanisch verstärkten Bereich mehrere μm betragen.
Nachfolgend wird die Photolackschicht entfernt und ein Ätzprozess durchgeführt, mit dem die Metallschicht in dem nicht galvanisch verstärkten Bereich vollständig abgetragen wird. In dem galvanisch verstärkten Bereich wird die
Metallschicht aufgrund ihrer größeren Dicke dagegen nur zu einem Teil abgetragen, so dass sie in diesem Bereich als elektrischer Leiter 14 verbleibt, siehe Figur 4G. In einem Bereich, in dem der elektrische Leiter 14 die Kontaktschicht 6 berührt, weisen der elektrische Leiter 14 und die Kontaktschicht 6 zusammen eine Gesamtdicke d von beispielsweise mindestens 1,7 μm, 2,1 μm oder 2,5 μm auf, siehe Figur 4G. Es ist auch eine deutlich größere Gesamtdicke von beispielsweise mindestens 3 μm, mindestens 4 μm oder sogar mindestens 5 μm möglich.
Alternativ zum Ausbilden des elektrischen Leiters 14 unter Verwendung von galvanischem Verstärken einer dünnen
Metallschicht ist es grundsätzlich auch möglich, dass der elektrische Leiter 14 direkt in strukturierter Form auf die Isolierschicht 3 aufgebracht wird. Dies kann beispielsweise mit einem Druckverfahren, insbesondere mit einem Siebdruckverfahren, erfolgen. Auf diese Weise sind in der Regel jedoch geringere Dicken des elektrischen Leiters 14 realisierbar als wenn galvanisch verstärkt wird.
Eine Strukturierung oder ein strukturiertes Aufbringen der elektrisch leitfähigen Schicht 14 kann nicht erforderlich sein, wenn eine für die emittierte Strahlung transparente elektrisch leitfähige Schicht 14 aufgebracht wird. Als elektrisch leitfähige transparente Schicht ist insbesondere ein transparentes leitfähiges Oxid (TCO) vorzugsweise Indium- Zinn-Oxid (ITO) , oder alternativ eine elektrisch leitfähige Kunststoffschicht geeignet . Die elektrisch leitfähige transparente Schicht wird vorzugsweise durch Aufdampfen, Aufdrucken, Aufsprühen oder Aufschleudern (Spincoating) aufgebracht .
Bei dem in Figur 4H veranschaulichten Verfahrensschritt wird eine elektrisch isolierende Deckschicht 15 aufgebracht. Die isolierende Deckschicht 15 ist vorzugsweise eine KunststoffSchicht , zum Beispiel eine Lackschicht. Die isolierende Deckschicht 15 bedeckt insbesondere den elektrischen Leiter 14, um eine potentialfreie Oberfläche zu erzeugen .
Eine alternative Variante des Aufbringens der Isolierschicht 3 , also des zuvor in der Figur 4C dargestellten Zwischenschritts, wird im Folgenden anhand der Figuren 5A, 533 und 5C erläutert .
Dabei wird auf den Halbleiterchip 1 und den Trägerkörper 10 zunächst eine Precursor-Schicht 9 aufgebracht, die sowohl organische als auch anorganische Bestandteile enthält .
Das Aufbringen der Precursor-Schicht erfolgt beispielsweise mittels einem SoI -Gel -Verfahren, durch Aufdampfen, Sputtern, Aufsprühen oder durch Aufschleudern (Spincoating) einer Suspension.
Durch eine Temperaturbehandlung bei einer Temperatur T1 von vorzugsweise etwa 200 0C bis 400 0C für etwa 4 h bis 8 h in einer neutralen N2-Atmosphäre oder unter geringem O2- Partialdruck werden die organischen Bestandteile der Precursor-Schicht 9, wie in Fig. 5B durch die Pfeile 18 angedeutet, entfernt.
Die so entstandene Schicht wird nachfolgend, wie in Fig. 5C schematisch dargestellt ist, mit einem Sinterprozess verdichtet, um die Isolierschicht 3 zu erzeugen. Das Sintern erfolgt durch eine weitere Temperaturbehandlung bei einer
Temperatur T2 von vorzugsweise etwa 300 0C bis 500 0C für etwa 4 h bis 8 h. Abhängig von der Art der Glasschicht wird das Sintern vorzugsweise unter einer reduzierenden oder oxidierenden Atmosphäre durchgeführt .
Die in den Figuren 5A, 5B und 5C beschriebenen Verfahrensschritte können in analoger Weise auch zur Herstellung einer Deckschicht 15, die ein Glas aufweist oder aus einem Glas besteht, verwendet werden. In diesem Fall werden diese Verfahrensschritte bevorzugt ein erstes Mal durchgeführt, um eine Glasschicht für die Isolierschicht 3 zu erzeugen, und nach dem Aufbringen der elektrisch leitfähigen Schicht 14 wiederholt, um eine Glasschicht für die Deckschicht 15 abzuscheiden.
Durch eine mehrfache Wiederholung des Aufbringens einer elektrisch isolierenden Schicht und einer elektrisch leitfähigen Schicht können auch mehrlagige Verschaltungen realisiert werden. Dies ist insbesondere für LED-Module, die mehrere Halbleiterchips oder zusätzlich zu mindestens einem Halbleiterchip weitere, andersartige Bauelemente enthalten, vorteilhaft .
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt . Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Optoelektronisches Bauelement mit einem optoelektronischen Halbleiterchip gemäß einem der Ansprüche 12 bis 15 und einem Trägerkörper, auf dem der Halbleiterchip derart aufgebracht ist, dass die Kontaktschicht auf einer vom Trägerkörper abgewandten Seite des Halbleiterkörpers angeordnet ist, wobei der Halbleiterchip und der Trägerkörper zumindest teilweise mit einer elektrischen Isolierschicht bedeckt sind und ein auf der Isolierschicht aufgebrachter elektrischer Leiter zumindest einen Teil einer Außenfläche der Kontaktschicht berührt und sich lateral vom Halbleiterkörper weg erstreckt .
2. Optoelektronisches Bauelement nach Anspruch 1, wobei der elektrische Leiter mindestens 50 % der Außenfläche der Kontaktschicht berührt .
3. Optoelektronisches Bauelement nach Anspruch 1 oder 2, wobei der elektrische Leiter in einem Bereich, in dem er die Kontaktschicht berührt, zusammen mit der Kontaktschicht in diesem Bereich zusammen eine Gesamtdicke von größer als oder gleich 1,5 μm aufweisen.
4. Optoelektronisches Bauelement nach Anspruch 3 , wobei die Gesamtdicke größer als oder gleich 2 μm ist.
5. Optoelektronisches Bauelement nach einem der Ansprüche 1 bis 4, wobei die Isolierschicht mindestens ein Material aus der Gruppe bestehend aus Kunststoff, Silikon und Glas aufweist .
6. Optoelektronisches Bauelement nach einem der Ansprüche 1 bis 5, wobei eine elektrisch isolierende Deckschicht auf die Leiterbahnstruktur aufgebracht ist.
7. Verfahren zum Herstellen eines optoelektronischen Bauelements, mit den Schritten:
- Bereitstellen eines Trägerkörpers und eines optoelektronischen Halbleiterchips gemäß einem der Ansprüche 12 bis 15,
- Aufbringen des Halbleiterchips auf dem Trägerkörper,
- Aufbringen einer elektrischen Isolierschicht auf den Halbleiterchip und den Trägerkörper,
- Aufbringen von elektrisch leitfähigem Material auf die Isolierschicht, derart, dass es die Kontaktschicht des Halbleiterchips berührt und sich lateral vom Halbleiterchip weg erstreckt, zum Ausbilden eines elektrischen Leiters.
8. Verfahren nach Anspruch 7, wobei vor dem Aufbringen des elektrisch leitfähigen Materials eine Ausnehmung in der Isolierschicht ausgebildet wird, zum Freilegen von mindestens einem Teil der Kontaktschicht .
9. Verfahren nach Anspruch 7 oder 8 , wobei das Aufbringen der Isolierschicht ein Aufbringen einer vorgefertigten Schicht oder ein Aufdrucken, Aufsprühen oder Aufschleudern eines Materials für die Isolierschicht umfasst .
10. Verfahren nach einem der Ansprüche 7 bis 9, wobei das Aufbringen von elektrisch leitfähigem Material das Aufbringen einer Metallschicht und ein Verstärken der Metallschicht mittels galvanischer Abscheidung umfasst.
11. Verfahren nach Anspruch 10, wobei das Aufbringen der Metallschicht die Verwendung eines PVD-Verfahrens umfasst .
12. Optoelektronischer Halbleiterchip mit einem Halbleiterkörper und einer auf dem Halbleiterkörper aufgebrachten, metallisch leitfähigen elektrischen Kontaktschicht, wobei die Kontaktschicht eine Dicke von kleiner als oder gleich 1 μm aufweist.
13. Optoelektronischer Halbleiterchip nach Anspruch 12, wobei die Kontaktschicht eine Dicke ΛΓOΠ kleiner als oder gleich 0,7 μm aufweist.
14. Optoelektronischer Halbleiterchip nach Anspruch 12, wobei die Kontaktschicht eine Dicke von kleiner als oder gleich 0,5 μm aufweist.
15. Optoelektronischer Halbleiterchip nach einem der Ansprüche 12 bis 14, wobei die Kontaktschicht auf einer Hauptseite des Halbleiterkörpers aufgebracht ist und eine Fläche von weniger als oder gleich 25 % der Gesamtfläche der Hauptseite bedeckt.
PCT/DE2008/001579 2007-09-27 2008-09-24 Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements WO2009039841A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010526162A JP2010541224A (ja) 2007-09-27 2008-09-24 オプトエレクトロニクス半導体チップ、オプトエレクトロニクスコンポーネント、およびオプトエレクトロニクスコンポーネントの製造方法
EP08801341A EP2193553A1 (de) 2007-09-27 2008-09-24 Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
US12/678,363 US8791548B2 (en) 2007-09-27 2008-09-24 Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component
CN200880109239A CN101809770A (zh) 2007-09-27 2008-09-24 光电子半导体芯片,光电子器件和用于制造光电子器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007046337A DE102007046337A1 (de) 2007-09-27 2007-09-27 Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102007046337.7 2007-09-27

Publications (1)

Publication Number Publication Date
WO2009039841A1 true WO2009039841A1 (de) 2009-04-02

Family

ID=40084137

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2008/001579 WO2009039841A1 (de) 2007-09-27 2008-09-24 Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements

Country Status (8)

Country Link
US (1) US8791548B2 (de)
EP (1) EP2193553A1 (de)
JP (1) JP2010541224A (de)
KR (1) KR20100074100A (de)
CN (1) CN101809770A (de)
DE (1) DE102007046337A1 (de)
TW (1) TW200919789A (de)
WO (1) WO2009039841A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576707A (zh) * 2009-09-18 2012-07-11 欧司朗光电半导体有限公司 光电子模块
KR101744783B1 (ko) * 2009-10-28 2017-06-20 오스람 옵토 세미컨덕터스 게엠베하 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999806B1 (ko) 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
DE102009048401A1 (de) 2009-10-06 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102010034565A1 (de) * 2010-08-17 2012-02-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
DE102010035490A1 (de) * 2010-08-26 2012-03-01 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
US10062858B2 (en) * 2010-10-12 2018-08-28 Oledworks, Llc Method for manufacturing an organic electronic device
CN102593302B (zh) 2011-01-10 2014-10-15 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
CN102593113B (zh) 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
TWI447962B (zh) * 2011-01-17 2014-08-01 Advanced Optoelectronic Tech 發光二極體晶粒及其製造方法、發光二極體封裝結構
JP5652252B2 (ja) 2011-02-24 2015-01-14 ソニー株式会社 発光装置、照明装置および表示装置
DE102011055549A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements mit einer drahtlosen Kontaktierung
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
US20150262814A1 (en) * 2014-03-13 2015-09-17 Infineon Technologies Ag Power semiconductor device,power electronic module, and method for processing a power semiconductor device
DE102014105799A1 (de) * 2014-04-24 2015-10-29 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement
DE102017121228A1 (de) * 2017-09-13 2019-03-14 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Oberflächenbehandlung einer Probe die mindestens eine Oberfläche eines Metalloxids aufweist und Metalloxid mit behandelter Oberfläche
DE102017123175B4 (de) * 2017-10-05 2024-02-22 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung
CN110875200B (zh) * 2018-09-04 2021-09-14 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875207B (zh) * 2018-09-04 2021-05-07 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
CN110875201B (zh) * 2018-09-04 2021-09-14 中芯集成电路（宁波）有限公司 晶圆级封装方法以及封装结构
DE102019220378A1 (de) * 2019-12-20 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und verfahren zu dessen herstellung
CN112331612A (zh) * 2020-11-09 2021-02-05 歌尔微电子有限公司 半导体芯片的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146855A1 (en) * 2001-02-02 2002-10-10 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device and method of forming the same
EP1450414A2 (de) * 2003-02-19 2004-08-25 Nichia Corporation Halbleitervorrichtung aus einer Nitridverbindung
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345518B2 (ja) * 1994-09-28 2002-11-18 株式会社東芝 光半導体モジュールの製造方法
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
JP3718329B2 (ja) * 1997-08-29 2005-11-24 株式会社東芝 ＧａＮ系化合物半導体発光素子
JP3641122B2 (ja) * 1997-12-26 2005-04-20 ローム株式会社 半導体発光素子、半導体発光モジュール、およびこれらの製造方法
JP2000223742A (ja) 1999-01-29 2000-08-11 Toshiba Corp 窒素化合物半導体素子
JP4493153B2 (ja) * 2000-04-19 2010-06-30 シャープ株式会社 窒化物系半導体発光素子
MY145695A (en) * 2001-01-24 2012-03-30 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
DE10152922B4 (de) 2001-10-26 2010-05-12 Osram Opto Semiconductors Gmbh Nitrid-basierendes Halbleiterbauelement
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
JP4029843B2 (ja) * 2004-01-19 2008-01-09 豊田合成株式会社 発光装置
DE10339985B4 (de) * 2003-08-29 2008-12-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
JP5305594B2 (ja) * 2004-02-20 2013-10-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 光電素子、多数の光電素子を有する装置および光電素子を製造する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146855A1 (en) * 2001-02-02 2002-10-10 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device and method of forming the same
EP1450414A2 (de) * 2003-02-19 2004-08-25 Nichia Corporation Halbleitervorrichtung aus einer Nitridverbindung
DE102004050371A1 (de) * 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102006015117A1 (de) * 2006-03-31 2007-10-04 Osram Opto Semiconductors Gmbh Optoelektronischer Scheinwerfer, Verfahren zum Herstellen eines optoelektronischen Scheinwerfers und Lumineszenzdiodenchip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576707A (zh) * 2009-09-18 2012-07-11 欧司朗光电半导体有限公司 光电子模块
KR101744783B1 (ko) * 2009-10-28 2017-06-20 오스람 옵토 세미컨덕터스 게엠베하 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법

Also Published As

Publication number Publication date
US20100276722A1 (en) 2010-11-04
EP2193553A1 (de) 2010-06-09
DE102007046337A1 (de) 2009-04-02
CN101809770A (zh) 2010-08-18
JP2010541224A (ja) 2010-12-24
US8791548B2 (en) 2014-07-29
TW200919789A (en) 2009-05-01
KR20100074100A (ko) 2010-07-01

Similar Documents

Publication Publication Date Title
EP2193553A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102004050371A1 (de) Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
EP2162927B1 (de) Verfahren zur herstellung von optoelektronischen bauelementen
EP2057681B1 (de) Leuchtdiodenanordnung und verfahren zur herstellung einer solchen
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP2612372B1 (de) Leuchtdiodenchip
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
WO2012049023A1 (de) Leuchtdiodenchip
DE102005007601A1 (de) Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102009032486A1 (de) Optoelektronisches Bauelement
EP2047525A2 (de) Dünnfilm-halbleiterbauelement und bauelement-verbund
EP2294614B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen bauelementen
WO2014095923A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
EP2223354B1 (de) Optoelektronisches bauelement
DE102008049188A1 (de) Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
WO2013045576A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements mit einer drahtlosen kontaktierung
WO2012013523A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
EP2286470A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
DE10339985B4 (de) Optoelektronisches Bauelement mit einer transparenten Kontaktschicht und Verfahren zu dessen Herstellung
EP2304816B1 (de) Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung
DE102008021659A1 (de) LED-Element mit Dünnschicht-Halbleiterbauelement auf Galliumnitrid-Basis
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880109239.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08801341

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20107001412

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2008801341

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010526162

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12678363

Country of ref document: US