WO2012013523A1 - Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips - Google Patents

Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips Download PDF

Info

Publication number
WO2012013523A1
WO2012013523A1 PCT/EP2011/062158 EP2011062158W WO2012013523A1 WO 2012013523 A1 WO2012013523 A1 WO 2012013523A1 EP 2011062158 W EP2011062158 W EP 2011062158W WO 2012013523 A1 WO2012013523 A1 WO 2012013523A1
Authority
WO
WIPO (PCT)
Prior art keywords
radiation
semiconductor chip
cover layer
contact structure
layer
Prior art date
Application number
PCT/EP2011/062158
Other languages
English (en)
French (fr)
Inventor
Dieter Eissler
Andreas PLÖSSL
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to JP2013521058A priority Critical patent/JP2013535828A/ja
Priority to KR1020137004994A priority patent/KR20130060272A/ko
Priority to US13/811,847 priority patent/US8946761B2/en
Priority to CN2011800367782A priority patent/CN103026510A/zh
Priority to EP11739023.7A priority patent/EP2599131A1/de
Publication of WO2012013523A1 publication Critical patent/WO2012013523A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Definitions

  • the present application relates to a
  • Luminescent diodes are often used to increase the
  • Component layers deposit buffer layers and / or epitaxial growth promoting growth layers.
  • One task is to use a radiation-emitting
  • a radiation-emitting semiconductor chip has a carrier and one on the carrier
  • the semiconductor layer sequence comprises an active region provided for generating radiation, an n-conducting region and a side of the n-conducting region which faces away from the active region on an active region
  • cover layer On the cover layer, a contact structure for external electrical contacting of the n-type region is arranged and the cover layer has at least one recess through which the
  • Contact structure extends to the n-type region.
  • the electrical contact of the n-type region thus takes place through the recess.
  • the electrical contact can be made independently of the electrical conductivity of the cover layer.
  • the cover layer can therefore be optimized with regard to other physical properties.
  • the cover layer may be used as an adhesion layer and / or as a buffer layer
  • the efficiency of radiation production can be increased in this way.
  • Cover layer can be omitted. This will be at the
  • Production of the semiconductor chip reduces the risk of breakage and further increases the mechanical stability of the semiconductor chip.
  • a surface of the cover layer facing away from the active region preferably forms a first main surface of the cover
  • Semiconductor body extending direction, is limited by the first main surface.
  • the contact structure is thus arranged outside the epitaxial semiconductor body on the semiconductor body and serves in the operation of the semiconductor chips of the injection of
  • the covering layer is preferably lattice-matched to the n-conducting region.
  • the cover layer can thus have the function of a buffer layer and / or a
  • the cover layer is undoped or has a doping concentration of at most 1 * 10 17 cnf 3 .
  • Cover layer falls despite the relatively high resistance of a cover layer with such a low
  • the carrier is arranged on the side of the active region which faces away from the n-conductive region, and furthermore preferably integrally connected to the semiconductor body.
  • connection partners are held together by means of atomic and / or molecular forces.
  • a cohesive connection can for example by means of a
  • Connecting layer which may contain, for example, an adhesive or a solder can be achieved. Usually a separation of the connection goes with a destruction of the
  • the carrier is preferably different from the growth substrate.
  • the carrier therefore does not have the high crystalline
  • a semiconductor chip in which the growth substrate is completely or at least partially removed or is at least thinned is also referred to as a thin-film semiconductor chip.
  • a thin-film semiconductor chip such as a thin-film light-emitting diode chip, can continue to be used within the scope of the present invention
  • a support element e.g. A mirror layer is applied to the support, turned first first surface of a semiconductor body, which comprises a semiconductor layer sequence with an active region, in particular an epitaxial layer sequence
  • Bragg mirror integrated in the semiconductor layer sequence formed, at least part of the in
  • the semiconductor layer sequence has a thickness in the range of 20 ⁇ or less, in particular in the range of 10 ⁇ on; and or
  • the semiconductor layer sequence contains at least one
  • Semiconductor layer having at least one surface which has a mixing structure which, in the ideal case, results in an approximately ergodic distribution of the light in the
  • the coating may, for example, contain a dielectric material, such as an oxide, a nitride or a
  • the refractive index of the dielectric material is a
  • Refractive indices the greater is the proportion of the radiation that is totally reflected in the direction of the recess on the dielectric material
  • Contact structure formed at least partially reflective for the radiation generated in the active region.
  • the contact structure has a connection layer adjacent to the n-conducting region and a reflector layer.
  • Connection layer is expediently chosen with regard to a good layer adhesion and / or a good contact property to the semiconductor body.
  • the semiconductor body For example, the
  • Connection layer aluminum or titanium included.
  • the reflector layer preferably has a high, in particular for the radiation generated in the active region
  • the reflector layer preferably contains a metal or a metallic alloy.
  • a metal or a metallic alloy for example, silver, Aluminum, rhodium, palladium or chromium by a high reflectivity in the visible spectral range.
  • Gold is particularly suitable for the infrared spectral range.
  • the contact surface closes the contact structure on the
  • the at least one recess extends in a plan view of the semiconductor chip at least partially along a border of the
  • Semiconductor chip in which the semiconductor chip is embedded in a potting can also be an absorption of radiation, which is scattered in the potting, for example, to radiation converter material or diffuser material, and fed back into the semiconductor chip can be reduced.
  • Emerging radiation power can therefore be increased.
  • At least two of the recesses overlap in a plan view of the semiconductor chip with the contact surface.
  • the contact surface thus covers at least two of the recesses.
  • Nub structure be formed with elevations and / or depressions.
  • the degree of toothing can be adjusted by means of the spatial density of the recesses and / or by means of a degree of filling of the recesses with the material of the contact structure.
  • Distribution layer can be provided to several
  • the distribution layer can be full-surface or only
  • a material for the distribution layer for example, a metal, a semi-metal or a suitable
  • the cover layer has a structuring, which in particular for increasing the
  • the structuring is formed only partially on the cover layer. At least in an area in which the contact structure is formed, the cover layer is preferably unstructured.
  • Structuring may be formed, for example, in the form of a roughening or a regular structuring.
  • An unstructured surface of the cover layer in the region of the contact structure can be a particularly simple and
  • Contact structure must be leveled. As a result, material for the deposition of the contact structure can be saved in the production. Furthermore, a contact structure with a smooth surface has a higher reflectivity than a contact structure on a rough surface.
  • At least one light outcoupling region may be defined on a radiation exit surface of the semiconductor chip, for example, the first main surface, in which the
  • Cover layer having the structuring, wherein in a laterally adjacent to the Lichtauskoppel Scheme area, the contact structure on an unstructured region of
  • Cover layer is formed.
  • semiconductor chips are provided on a substrate with a semiconductor layer sequence comprising a cover layer, one for generating radiation
  • the semiconductor layer sequence is attached to a carrier.
  • the substrate is removed.
  • Recesses are formed in the cover layer.
  • On the cover layer a contact structure is formed, wherein the
  • Contact structure extends into the recesses.
  • the semiconductor layer sequence with the carrier is separated into a plurality of semiconductor chips, so that each semiconductor chip has at least one of the recesses.
  • the method is particularly suitable for producing a semiconductor chip described above, so that in
  • the contact structure is deposited by means of a galvanic process.
  • tough hard contact surfaces such as for a Drahtbonditati, can be produced in a simple and cost-effective manner.
  • FIG. 1A and 1B show a first exemplary embodiment of a radiation-emitting semiconductor chip in a schematic top view (FIG. 1A) and associated sectional view (FIG. 1B);
  • Figure 2 is an enlarged view of a recess according to the first embodiment in a schematic sectional view
  • Figures 3A and 3B show a second embodiment of a radiation-emitting semiconductor chip in a schematic plan view ( Figure 3A) and associated sectional view ( Figure 3B).
  • Figure 3A shows a third embodiment of a radiation-emitting semiconductor chip in a schematic plan view
  • Figure 3B shows a fourth embodiment of a radiation-emitting semiconductor chip in a schematic plan view
  • FIGS. 6A to 6D show an exemplary embodiment of FIG
  • the semiconductor chip 1 comprises a semiconductor body 2 with a semiconductor layer sequence, which forms the semiconductor body.
  • the semiconductor layer sequence is preferably epitaxial, for example deposited by means of MBE or MOCVD.
  • the semiconductor body 2 is fastened to a carrier 5 by means of a cohesive connection.
  • the carrier is thus different from a growth substrate for the semiconductor layer sequence of the semiconductor body.
  • the semiconductor chip in this embodiment is thus formed as a thin-film semiconductor chip. In the vertical direction, ie in a direction perpendicular to a main plane of extension of the
  • semiconductor layers of the semiconductor body 2 extending direction, the semiconductor body extends between a first major surface 25 and a second major surface 26th
  • the semiconductor layer sequence of the semiconductor body 2 has an active one intended for generating radiation
  • Region 23 which is disposed between an n-type region 21 and a p-type region 22.
  • a cover layer 24 is formed on the side facing away from the active region of the n-type region. The cover layer closes off the semiconductor body in the vertical direction.
  • a mirror layer 7 is arranged, which reflects the radiation generated in the active region 23 and emitted in the direction of the carrier 5 and in the direction of the first main surface 25
  • the first main surface 25 thus serves as
  • Connecting layer 6 is formed, for example a
  • Adhesive layer or a solder layer Adhesive layer or a solder layer.
  • the semiconductor body 2 On the side of the first main surface 25, the semiconductor body 2 has recesses 3, which extend through the cover layer into the n-conductive region 21 or at least toward the n-conductive region. In the recesses, a contact structure 4 is formed, which is adjacent in the recesses 3 to the n-type region and the external
  • the contact structure 4 is formed as an example circular.
  • One of the recesses 3 is annular and follows a border 46 of the contact structure.
  • a mating contact 49 is formed on the side opposite the contact structure 4 side of the semiconductor chip.
  • the cover layer 24 has a structuring 8.
  • the patterning is formed in the region of the first main surface of the semiconductor body 2, which is referred to as
  • Light exit area is provided.
  • the structuring can be done, for example, mechanically and / or chemically.
  • the first main surface 25 is
  • the contact structure thus has on the semiconductor body 2 side facing a smooth surface, whereby the reflectivity of the contact surface is increased.
  • the semiconductor body 2, in particular the active region 23, preferably has an I I I-V compound semiconductor material.
  • III IV semiconductor materials are for radiation generation in the ultraviolet (Al x In y Gai- x - y N) over the visible (Al x In y Gai-x- y N, in particular for blue to green radiation, or Al x In y Gai- x - y P, in particular for yellow to red
  • the carrier is
  • the carrier may be a semiconductor material
  • FIGS. 1A and 1B A section of a recess 3 according to the first described in connection with FIGS. 1A and 1B
  • Embodiment is in Figure 2 in more schematic
  • a lateral extent of the recesses 3 is preferably small compared to the lateral extent of the semiconductor chip 1. In contrast to a large area or even full surface removal of the cover layer 24 cause the recesses 3 no significant impairment of the mechanical stability of the semiconductor chip.
  • the lateral extent of the recess 3 is preferably at most 40 ⁇ , more preferably at most 20 ⁇ .
  • a side surface 30 of the recess 3 is provided with a
  • the coating contains
  • a dielectric material such as an oxide, for example silicon oxide or titanium oxide, a nitride, for example silicon nitride, or an oxynitride,
  • silicon oxynitride for example, silicon oxynitride
  • the refractive index of the coating 35 is preferably smaller than the refractive index of the semiconductor material adjoining the recess 3, so that the largest possible proportion of the radiation emitted in the direction of the contact structure 4 is totally reflected at the side surface 30.
  • Deviating from such a coating can also be dispensed with.
  • the contact structure 4 on the side surface 30 directly adjoins the side surface 30.
  • the contact structure 4 has a connection layer 41, which adjoins the recess 3 in the n-conducting region.
  • the connection layer is expediently with respect to
  • the contact structure 4 has a reflector layer 42, which is designed to be reflective for the radiation generated in the active region.
  • a reflector layer 42 which is designed to be reflective for the radiation generated in the active region.
  • silver, aluminum, rhodium, chromium or palladium is suitable for the visible spectral range. In the infrared spectral range, for example, gold is suitable.
  • the contact structure 4 has a distribution layer 43.
  • the contact surface 40 provided for external electrical contacting is formed.
  • the distribution layer 43 can also be dispensed with.
  • the contact surface 40 may be formed by means of the reflector layer.
  • the contact surface 40 On the contact surface 40, a pattern is formed, which follows the arrangement of the recesses 3.
  • the contact surface thus has elevations 44 in the region of the recesses, so that a knob-like structure is created.
  • Producing a Drahtbonditati with the contact surface 40 can be done by this knob-like structure a toothing, which can increase the stability of the Drahtbonditati.
  • the recesses 3 may also be only partially filled.
  • a pattern may be formed on the contact surface 40 in each case recesses 3 are formed in the region of the recesses.
  • the pattern of the contact surface 40 is thus by means of
  • the described embodiment of the recess 3 and the contact structure 4 can also for the following in the
  • Embodiments find application.
  • Radiation-emitting semiconductor chip is in Figures 3A and 3B in a schematic plan view or
  • the contact structure 4 is arranged in a corner region of the semiconductor chip 1. So can
  • a bonding wire causes shading of the radiation exit surface.
  • recess may additionally be provided.
  • recesses 3 are arranged in the region of the contact surface 40 and the web-like regions, which are provided for electrical contacting of the n-type region.
  • Charge carriers are achieved via the n-type region 21 in the active region 23.
  • a material for the web-like region 45 is for example a metal, such as gold, palladium, rhodium, silver, chromium or aluminum.
  • the cover layer As described in connection with the embodiment shown in FIGS. 1A and 1B, the cover layer
  • charge carriers injected via the contact surface 40 are distributed over a large area by means of the distribution layer 43 and injected via the recesses 3 into the n-conducting region.
  • the distribution layer may be formed on the semiconductor body 2 over the entire area or essentially over the entire area or may only partially cover the semiconductor body from it.
  • distribution layer 43 is particularly suitable for the radiation generated in the active region 23
  • a permeable material for example, a transparent conductive oxide, such as zinc oxide (ZnO) or indium tin oxide (ITO).
  • ZnO zinc oxide
  • ITO indium tin oxide
  • the distribution layer 43 may also have a metal layer which is so thin that it is at least translucent for the emitted radiation.
  • the cover layer in this embodiment can likewise be provided with a structuring, wherein the
  • Structure in plan view of the semiconductor chip 1 can also overlap with the distribution layer.
  • An exemplary embodiment of a method for producing a radiation-emitting semiconductor chip is shown schematically in FIGS. 6A to 6D by means of sectional views for various intermediate steps. For a simplified representation is only a part of a
  • the semiconductor layer sequence 200 may be provided on a substrate 20, a semiconductor layer sequence 200 is provided.
  • the semiconductor layer sequence 200 may be provided on a substrate 20, a semiconductor layer sequence 200.
  • Separation method such as MBE or MOVPE, are deposited on the substrate 20.
  • the semiconductor layer sequence 200 has a cover layer 24, which adjoins the substrate and the function of a buffer layer and / or a growth-promoting
  • an n-type region 21, an active region 23 provided for generating radiation and a p-type region 22 are deposited.
  • the cover layer 24 is in the n-type region
  • a mirror layer 7 is formed. This can be done for example by sputtering or vapor deposition.
  • mirror layer 7 in particular those mentioned in connection with the reflector layer 42 are suitable
  • the carrier 5 serves for the mechanical stabilization of
  • Main surface 25 of the semiconductor layer sequence recesses 3 is formed. Dry-chemical etching is particularly suitable for particularly small recesses with steep flanks. Alternatively or additionally, however, a wet-chemical etching method can also be used.
  • the recesses 3 extend through the cover layer 24 into the n-type region 21.
  • the semiconductor layer sequence 200 on the first main surface 25 is provided with a structuring 8.
  • the structuring is preferably carried out only in
  • Light exit areas are provided.
  • areas in which the contact structure is subsequently deposited are free of structuring, such that the first main area in these areas represents a smooth surface.
  • the light exit areas can by means of a
  • Photolithographic process can be defined.
  • the structuring 8 can take place, for example, by means of a mechanical and / or chemical roughening. Regular structuring, for example by means of a photolithographic process, can also be used.
  • the deposition of the contact structure 4 can take place, for example, by means of vapor deposition or sputtering on the prefabricated semiconductor layer sequence. Alternatively or additionally, a galvanic deposition method can also be used. By galvanic deposition particularly hard and resistant contact surfaces can be realized.
  • the contact structure 4 is preferably multilayered
  • the layers may each contain a metal such as palladium, nickel, nickel-phosphorus (Ni: P), copper or gold.
  • the galvanic deposition is in the document
  • the cover layer 24 may be used in the deposition of the semiconductor layer sequence with regard to high crystal quality for the semiconductor layers, especially for the active area. In the subsequent contacting of the n-type region, this occurs through at least one recess in the cover layer, so that the cover layer has no significant influence on the electrical properties of the semiconductor chip. The cover layer 24 can thus despite a small

Abstract

Es wird ein strahlungsemittierender Halbleiterchip (1) angegeben, der einen Träger (5) und einen auf dem Träger angeordneten Halbleiterkörper (2) mit einer Halbleiterschichtenfolge, die einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (23), einen n-leitenden Bereich (21) und eine auf einer dem aktiven Bereich abgewandten Seite des n-leitenden Bereichs angeordnete Deckschicht (24) umfasst, aufweist. Auf der Deckschicht ist eine Kontaktstruktur (4) zur externen elektrischen Kontaktierung des n-leitenden Bereichs angeordnet und die Deckschicht weist zumindest eine Aussparung (3) auf, durch die sich die Kontaktstruktur zum n-leitenden Bereich erstreckt. Weiterhin wird ein Verfahren zur Herstellung eines Halbleiterchips angegeben.

Description

Beschreibung
Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
Die vorliegende Anmeldung betrifft einen
strahlungsemittierenden Halbleiterchip .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2010 032 497.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bei der epitaktischen Abscheidung von Halbleiterschichten für Strahlungsemittierende Halbleiterchips, beispielsweise
Lumineszenzdioden, werden oftmals zur Erhöhung der
kristallinen Qualität vor der Abscheidung der für die
optoelektronischen Eigenschaften maßgeblichen
Bauelementschichten Pufferschichten und/oder das epitaktische Wachstum fördernde Anwachsschichten abgeschieden. Diese
Schichten können aufgrund ihrer vergleichsweise geringen elektrischen Leitfähigkeit die elektrische Kontaktierung der Bauelementschichten erschweren.
Eine Aufgabe ist es, einen strahlungsemittierenden
Halbleiterchip anzugeben, der vereinfacht elektrisch
kontaktierbar ist und zuverlässig herstellbar ist. Weiterhin soll ein Verfahren zur Herstellung eines solchen
strahlungsemittierenden Halbleiterchips angegeben werden.
Diese Aufgaben werden durch den Gegenstand der unabhängigen Patentansprüche gelöst. Weitere Ausgestaltungen und
Zweckmäßigkeiten sind Gegenstand der abhängigen
Patentansprüche . Gemäß einer Aus führungs form weist ein strahlungsemittierender Halbleiterchip einen Träger und einen auf dem Träger
angeordneten Halbleiterkörper mit einer
Halbleiterschichtenfolge auf. Die Halbleiterschichtenfolge umfasst einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich, einen n-leitenden Bereich und eine auf einer dem aktiven Bereich abgewandten Seite des n-leitenden
Bereichs angeordnete Deckschicht. Auf der Deckschicht ist eine Kontaktstruktur zur externen elektrischen Kontaktierung des n-leitenden Bereichs angeordnet und die Deckschicht weist zumindest eine Aussparung auf, durch die sich die
Kontaktstruktur zum n-leitenden Bereich erstreckt.
Die elektrische Kontaktierung des n-leitenden Bereichs erfolgt also durch die Aussparung hindurch. Somit kann die elektrische Kontaktierung unabhängig von der elektrischen Leitfähigkeit der Deckschicht erfolgen. Die Deckschicht kann also hinsichtlich anderer physikalischer Eigenschaften optimiert werden. Insbesondere kann die Deckschicht bei der Herstellung des strahlungsemittierenden Halbleiterchips als eine Anwachsschicht und/oder als eine Pufferschicht
ausgebildet sein. Bei Anliegen einer externen elektrischen Spannung im Betrieb des strahlungsemittierenden
Halbleiterchips kann mittels der Aussparung vermieden werden, dass ein ungewollt hoher Spannungsabfall an der Deckschicht auftritt und dadurch dessen Funktionsfähigkeit
beeinträchtigt. Die Effizienz der Strahlungserzeugung kann so gesteigert werden.
Weiterhin kann auf ein großflächiges Entfernen der
Deckschicht verzichtet werden. Dadurch wird bei der
Herstellung des Halbleiterchips die Bruchgefahr verringert und weiterhin die mechanische Stabilität des Halbleiterchips erhöht .
Mit anderen Worten kann mittels der Kontaktierung des n- leitenden Bereichs durch eine Aussparung in der Deckschicht hindurch eine effiziente elektrische Kontaktierung unter Beibehaltung der optischen, elektrischen und/oder
mechanischen Eigenschaften der Deckschicht erzielt werden.
Eine dem aktiven Bereich abgewandte Fläche der Deckschicht bildet vorzugsweise eine erste Hauptfläche des
Halbleiterkörpers, wobei der Halbleiterkörper in vertikaler Richtung, also in einer senkrecht zu einer
Haupterstreckungsebene der Halbleiterschichten des
Halbleiterkörpers verlaufenden Richtung, von der ersten Hauptfläche begrenzt ist.
Die Kontaktstruktur ist somit außerhalb des epitaktischen Halbleiterkörpers auf dem Halbleiterkörper angeordnet und dient im Betrieb der Halbleiterchips der Injektion von
Ladungsträgern in den aktiven Bereich des Halbleiterkörpers.
Zumindest auf der dem n-leitenden Bereich zugewandten Seite ist die Deckschicht vorzugsweise an den n-leitenden Bereich gitterangepasst . Bei der Herstellung kann die Deckschicht also die Funktion einer Pufferschicht und/oder einer
Anwachsschicht zur Erhöhung der kristallinen Qualität des aktiven Bereichs erfüllen.
Bei der Herstellung des Halbleiterkörpers kann die
Abscheidung der Deckschicht also vor der Abscheidung des n- leitenden Bereichs erfolgen. In einer bevorzugten Ausgestaltung ist die Deckschicht undotiert oder weist eine Dotierkonzentration von höchstens 1*1017 cnf3 auf. Mittels einer solchen Deckschicht ist bei der Herstellung des Halbleiterkörpers eine hohe Kristallqualität vereinfacht erzielbar. Aufgrund der Aussparung in der
Deckschicht fällt trotz des vergleichsweise hohen Widerstands einer Deckschicht mit einer solch niedrigen
Dotierkonzentration kein signifikanter Anteil der
Betriebsspannung an der Deckschicht ab.
In einer bevorzugten Ausgestaltung ist der Träger auf der dem n-leitenden Bereich abgewandten Seite des aktiven Bereichs angeordnet und weiterhin bevorzugt stoffschlüssig mit dem Halbleiterkörper verbunden.
Bei einer stoffschlüssigen Verbindung werden die, bevorzugt vorgefertigten, Verbindungspartner mittels atomarer und/oder molekularer Kräfte zusammengehalten. Eine stoffschlüssige Verbindung kann beispielsweise mittels einer
Verbindungsschicht, die zum Beispiel ein Klebemittel oder ein Lot enthalten kann, erzielt werden. In der Regel geht eine Trennung der Verbindung mit einer Zerstörung der
Verbindungsschicht und/oder zumindest eines der
Verbindungspartner einher.
Der Träger ist vorzugsweise vom Aufwachssubstrat verschieden. Der Träger muss daher nicht die hohen kristallinen
Anforderungen an ein Aufwachssubstrat erfüllen, sondern kann hinsichtlich anderer Eigenschaften, beispielsweise
mechanischer Stabilität, thermischer Leitfähigkeit oder großflächiger und kostengünstiger Verfügbarkeit, gewählt werden. Ein Halbleiterchip, bei dem das Aufwachssubstrat vollständig oder zumindest bereichsweise entfernt oder zumindest gedünnt ist, wird auch als Dünnfilm-Halbleiterchip bezeichnet .
Ein Dünnfilm-Halbleiterchip, etwa ein Dünnfilm-Leuchtdioden- Chip, kann sich weiterhin im Rahmen der vorliegenden
Anmeldung durch mindestens eines der folgenden
charakteristischen Merkmale auszeichnen:
an einer zu einem Trägerelement, z.B. dem Träger, hin gewandten ersten Hauptfläche eines Halbleiterkörpers, der eine Halbleiterschichtenfolge mit einem aktiven Bereich umfasst, insbesondere einer Epitaxieschichtenfolge, ist eine Spiegelschicht aufgebracht oder, etwa als
Braggspiegel in der Halbleiterschichtenfolge integriert, ausgebildet, die zumindest einen Teil der in der
Halbleiterschichtenfolge erzeugten Strahlung in diese zurückreflektiert ;
die Halbleiterschichtenfolge weist eine Dicke im Bereich von 20μπι oder weniger, insbesondere im Bereich von 10 μπι auf; und/oder
die Halbleiterschichtenfolge enthält mindestens eine
Halbleiterschicht mit zumindest einer Fläche, die eine Durchmischungsstruktur aufweist, die im Idealfall zu einer annähernd ergodischen Verteilung des Lichtes in der
Halbleiterschichtenfolge führt, d.h. sie weist ein
möglichst ergodisch stochastisches Streuverhalten auf.
Ein Grundprinzip eines Dünnfilm-Leuchtdiodenchips ist beispielsweise in I. Schnitzer et al . , Appl . Phys . Lett. 63 (16), 18. Oktober 1993, 2174 - 2176 beschrieben, deren
Offenbarungsgehalt insofern hiermit durch Rückbezug in die vorliegende Anmeldung aufgenommen wird. In einer weiteren bevorzugten Ausgestaltung ist eine
Seitenfläche der zumindest einen Aussparung mit einer
Beschichtung versehen.
Die Beschichtung kann beispielsweise ein dielektrisches Material enthalten, etwa ein Oxid, ein Nitrid oder ein
Oxinitrid .
Der Brechungsindex des dielektrischen Materials ist
vorzugsweise klein gegenüber dem angrenzenden Material des Halbleiterkörpers. Je größer die Differenz zwischen den
Brechungsindizes ist, desto größer ist der Anteil derjenigen Strahlung, der bei Abstrahlung in Richtung der Aussparung an dem dielektrischen Material totalreflektiert wird und
nachfolgend aus dem Halbleiterchip austreten kann.
In einer weiteren bevorzugten Ausgestaltung ist die
Kontaktstruktur zumindest bereichsweise für die im aktiven Bereich erzeugte Strahlung reflektierend ausgebildet.
In einer bevorzugten Ausgestaltung weist die Kontaktstruktur eine an den n-leitenden Bereich angrenzende Anschlussschicht und eine Reflektorschicht auf. Das Material für die
Anschlussschicht ist zweckmäßigerweise hinsichtlich einer guten Schichthaftung und/oder einer guten Kontakteigenschaft zum Halbleiterkörper gewählt. Beispielsweise kann die
Anschlussschicht Aluminium oder Titan enthalten.
Die Reflektorschicht weist vorzugsweise für die im aktiven Bereich erzeugte Strahlung eine hohe, insbesondere vom
Auftreffwinkel weitgehend unabhängige, Reflektivität auf. Die Reflektorschicht enthält vorzugsweise ein Metall oder eine metallische Legierung. Beispielsweise zeichnen sich Silber, Aluminium, Rhodium, Palladium oder Chrom durch eine hohe Reflektivität im sichtbaren Spektralbereich aus. Gold eignet sich insbesondere für den infraroten Spektralbereich.
In einer weiteren bevorzugten Ausgestaltung weist die
Kontaktstruktur eine Kontaktfläche für die externe
elektrische Kontaktierung des Halbleiterchips, beispielsweise für eine Drahtbondverbindung, auf. Vorzugsweise schließt die Kontaktfläche die Kontaktstruktur auf der dem
Halbleiterkörper abgewandten Seite in vertikaler Richtung ab.
In einer weiteren bevorzugten Ausgestaltung verläuft die zumindest eine Aussparung in Aufsicht auf den Halbleiterchip zumindest bereichsweise entlang einer Umrandung der
Kontaktfläche . Mittels einer solchen Aussparung kann
vermieden werden, dass im aktiven Bereich erzeugte Strahlung im Bereich der Kontaktfläche von der Kontaktstruktur
absorbiert wird. Bei einem Bauelement mit einem solchen
Halbleiterchip, bei dem der Halbleiterchip in einen Verguss eingebettet ist, kann auch eine Absorption von Strahlung, die in dem Verguss, beispielsweise an Strahlungskonvertermaterial oder Diffusormaterial, gestreut und in den Halbleiterchip zurückgekoppelt wird, verringert werden. Die insgesamt aus dem Halbleiterchip beziehungsweise aus dem Bauelement
austretende Strahlungsleistung kann also erhöht werden.
Beispielsweise kann die zumindest eine Aussparung die
Kontaktfläche rahmenförmig, etwa ringförmig im Falle einer runden Kontaktfläche, umlaufen.
In einer weiteren bevorzugten Ausgestaltung weist die
Deckschicht eine Mehrzahl von Aussparungen auf, in denen die Kontaktstruktur jeweils an den n-leitenden Bereich angrenzt. Mittels der Mehrzahl von Aussparungen kann eine in lateraler Richtung, also in einer entlang einer Haupterstreckungsebene der Halbleiterschichtenfolge verlaufenden Richtung,
gleichmäßige und großflächige Verteilung des im Betrieb in den Halbleiterchip eingeprägten Stroms erzielt werden.
In einer bevorzugten Weiterbildung überlappen zumindest zwei der Aussparungen in Aufsicht auf den Halbleiterchip mit der Kontaktfläche . Die Kontaktfläche überdeckt also zumindest zwei der Aussparungen. Mittels der Aussparungen kann in diesem Fall die Stabilität des Halbleiterchips während der Kontaktierung erhöht werden. Insbesondere kann die
Kontaktfläche ein den Aussparungen folgendes Muster
aufweisen. Infolge einer plastischen Verformung des
Drahtbonds kann dies zu einer besseren Verzahnung der
Drahtbondverbindung mit dem Halbleiterchip führen.
Beispielsweise kann mittels der Aussparungen eine
Noppenstruktur mit Erhebungen und/oder Vertiefungen gebildet sein. Der Grad der Verzahnung ist mittels der räumlichen Dichte der Aussparungen und/oder mittels eines Befüllgrads der Aussparungen mit dem Material der Kontaktstruktur einstellbar .
In einer weiteren bevorzugten Ausgestaltung weist die
Kontaktstruktur eine Verteilungsschicht auf. Die
Verteilungsschicht kann dafür vorgesehen sein, mehrere
Aussparungen in der Deckschicht elektrisch leitend
miteinander zu verbinden.
Die Verteilungsschicht kann vollflächig oder nur
bereichsweise, beispielsweise in zumindest einem Bereich stegartig, auf dem Halbleiterkörper ausgebildet sein. Als Material für die Verteilungsschicht eignet sich beispielsweise ein Metall, ein Halbmetall oder ein
transparentes leitfähiges Oxid (TCO) .
In einer bevorzugten Ausgestaltung weist die Deckschicht eine Strukturierung auf, die insbesondere zur Erhöhung der
Auskoppeleffizienz der im Halbleiterchip erzeugten Strahlung vorgesehen ist. Weiterhin bevorzugt ist die Strukturierung nur bereichsweise auf der Deckschicht ausgebildet. Zumindest in einem Bereich, in dem die Kontaktstruktur ausgebildet ist, ist die Deckschicht vorzugsweise unstrukturiert. Die
Strukturierung kann beispielsweise in Form einer Aufrauung oder einer regelmäßigen Strukturierung ausgebildet sein.
Eine unstrukturierte Oberfläche der Deckschicht im Bereich der Kontaktstruktur kann eine besonders einfache und
zuverlässige Drahtbondmontage bewirken. Insbesondere reichen für die Kontaktstruktur vergleichsweise geringe Schichtdicken aus, da die Strukturierung nicht mittels einer dicken
Kontaktstruktur eingeebnet werden muss. Dadurch kann bei der Herstellung Material für die Abscheidung der Kontaktstruktur eingespart werden. Weiterhin weist eine Kontaktstruktur mit einer glatten Oberfläche eine höhere Reflektivität auf als eine Kontaktstruktur auf einer rauen Oberfläche.
Mit anderen Worten kann auf einer Strahlungsaustrittsfläche des Halbleiterchips, etwa der ersten Hauptfläche, zumindest ein Lichtauskoppelbereich definiert sein, in dem die
Deckschicht die Strukturierung aufweist, wobei in einem lateral an den Lichtauskoppelbereich angrenzenden Bereich die Kontaktstruktur auf einem unstrukturierten Bereich der
Deckschicht ausgebildet ist. Bei einem Verfahren zur Herstellung einer Mehrzahl von
Halbleiterchips wird gemäß einer Aus führungs form auf einem Substrat eine Halbleiterschichtenfolge bereitgestellt, die eine Deckschicht, einen zur Erzeugung von Strahlung
vorgesehenen aktiven Bereich und einen n-leitenden Bereich aufweist. Die Halbleiterschichtenfolge wird an einem Träger befestigt. Das Substrat wird entfernt. In der Deckschicht werden Aussparungen ausgebildet. Auf der Deckschicht wird eine Kontaktstruktur ausgebildet, wobei sich die
Kontaktstruktur in die Aussparungen hinein erstreckt. Die Halbleiterschichtenfolge mit dem Träger wird in eine Mehrzahl von Halbleiterchips vereinzelt, sodass jeder Halbleiterchip zumindest eine der Aussparungen aufweist.
Das Verfahren muss hierbei nicht notwendigerweise in der Reihenfolge der oben genannten Aufzählung der
Herstellungsschritte durchgeführt werden.
Das Verfahren eignet sich insbesondere zur Herstellung eines weiter oben beschriebenen Halbleiterchips, sodass im
Zusammenhang mit dem Halbleiterchip beschriebene Merkmale auch für das Verfahren herangezogen werden können und
umgekehrt. Mit dem Verfahren können Halbleiterchips
hergestellt werden, die sich durch eine hohe kristalline Qualität des aktiven Bereichs und gleichzeitig durch eine gute Kontaktierbarkeit des n-leitenden Bereichs auszeichnen.
In einer bevorzugten Ausgestaltung wird die Kontaktstruktur mittels eines galvanischen Verfahrens abgeschieden. Auf diese Weise sind widerstandsfähige harte Kontaktflächen, etwa für eine Drahtbondverbindung, auf einfache und kostengünstige Weise herstellbar. Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen: die Figuren 1A und 1B ein erstes Ausführungsbeispiel für einen Strahlungsemittierenden Halbleiterchip in schematischer Aufsicht (Figur 1A) und zugehöriger Schnittansicht (Figur 1B) ;
Figur 2 eine vergrößerte Darstellung einer Aussparung gemäß dem ersten Ausführungsbeispiel in schematischer Schnittansieht ; die Figuren 3A und 3B ein zweites Ausführungsbeispiel für einen Strahlungsemittierenden Halbleiterchip in schematischer Aufsicht (Figur 3A) und zugehöriger Schnittansicht (Figur 3B) ; ein drittes Ausführungsbeispiel für einen Strahlungsemittierenden Halbleiterchip in schematischer Aufsicht; ein viertes Ausführungsbeispiel für einen Strahlungsemittierenden Halbleiterchip in schematischer Aufsicht; und die Figuren 6A bis 6D ein Ausführungsbeispiel für ein
Verfahren zur Herstellung eines Halbleiterchips anhand von schematisch in Schnittansicht dargestellten Zwischenschritten. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder zum besseren
Verständnis übertrieben groß dargestellt sein.
Ein erstes Ausführungsbeispiel für einen
Strahlungsemittierenden Halbleiterchip ist in den Figuren 1A und 1B schematisch dargestellt. Der Halbleiterchip 1 umfasst einen Halbleiterkörper 2 mit einer Halbleiterschichtenfolge, die den Halbleiterkörper bildet. Die Halbleiterschichtenfolge ist vorzugsweise epitaktisch, etwa mittels MBE oder MOCVD abgeschieden .
Der Halbleiterkörper 2 ist mittels einer stoffschlüssigen Verbindung an einem Träger 5 befestigt. Der Träger ist somit von einem Aufwachssubstrat für die Halbleiterschichtenfolge des Halbleiterkörpers verschieden. Der Halbleiterchip in diesem Ausführungsbeispiel ist also als ein Dünnfilm- Halbleiterchip ausgebildet. In vertikaler Richtung, also in einer senkrecht zu einer Haupterstreckungsebene der
Halbleiterschichten des Halbleiterkörpers 2 verlaufenden Richtung, erstreckt sich der Halbleiterkörper zwischen einer ersten Hauptfläche 25 und einer zweiten Hauptfläche 26.
Die Halbleiterschichtenfolge des Halbleiterkörpers 2 weist einen zur Erzeugung von Strahlung vorgesehenen aktiven
Bereich 23 auf, der zwischen einem n-leitenden Bereich 21 und einem p-leitenden Bereich 22 angeordnet ist. Auf der dem aktiven Bereich abgewandten Seite des n-leitenden Bereichs ist eine Deckschicht 24 ausgebildet. Die Deckschicht schließt den Halbleiterkörper in vertikaler Richtung ab.
Weiterhin weist die Deckschicht gegenüber dem n-leitenden Bereich eine niedrige Dotierkonzentration auf, beispielsweise eine Dotierkonzentration von höchstens l*1017cnf3.
Zwischen dem Halbleiterkörper 2 und dem Träger 5 ist eine Spiegelschicht 7 angeordnet, die im aktiven Bereich 23 erzeugte und in Richtung des Trägers 5 abgestrahlte Strahlung reflektiert und in Richtung der ersten Hauptfläche 25
umlenkt. Die erste Hauptfläche 25 dient also als
Strahlungsaustrittsfläche .
Zur Herstellung der stoffschlüssigen Verbindung ist zwischen dem Halbleiterkörper 2 und dem Träger 5 eine
Verbindungsschicht 6 ausgebildet, beispielsweise eine
Klebeschicht oder eine Lotschicht.
Seitens der ersten Hauptfläche 25 weist der Halbleiterkörper 2 Aussparungen 3 auf, die sich durch die Deckschicht hindurch in den n-leitenden Bereich 21 hinein oder zumindest zum n- leitenden Bereich hin, erstrecken. In den Aussparungen ist eine Kontaktstruktur 4 ausgebildet, die in den Aussparungen 3 an den n-leitenden Bereich angrenzt und zur externen
elektrischen Kontaktierung des Halbleiterchips vorgesehen ist .
Der Aufbau der Aussparungen 3 wird im Zusammenhang mit Figur 2 näher erläutert.
In Aufsicht auf den Halbleiterchip ist die Kontaktstruktur 4 exemplarisch kreisförmig ausgebildet. Eine der Aussparungen 3 ist ringförmig ausgebildet und folgt einer Umrandung 46 der Kontaktstruktur .
Mittels dieser Aussparung wird der Anteil der Strahlung verringert, der im aktiven Bereich erzeugt wird und unterhalb einer Kontaktfläche 40 des Kontakts 4 zumindest teilweise absorbiert würde.
Auf der der Kontaktstruktur 4 gegenüberliegenden Seite des Halbleiterchips ist ein Gegenkontakt 49 ausgebildet. Mittels der Kontaktstruktur und dem Gegenkontakt können im Betrieb des Halbleiterchips Ladungsträger von verschiedenen Seiten in den aktiven Bereich 23 injiziert werden und dort unter
Emission von Strahlung rekombinieren.
Die Deckschicht 24 weist eine Strukturierung 8 auf. Die Strukturierung ist in dem Bereich der ersten Hauptfläche des Halbleiterkörpers 2 ausgebildet, der als
Lichtaustrittsbereich vorgesehen ist. Die Strukturierung kann beispielsweise mechanisch und/oder chemisch erfolgen.
In dem Bereich, den die Kontaktstruktur in Aufsicht auf den Halbleiterchip bedeckt, ist die erste Hauptfläche 25
unstrukturiert. Die Kontaktstruktur weist somit auf der dem Halbleiterkörper 2 zugewandten Seite eine glatte Oberfläche auf, wodurch die Reflektivität der Kontaktfläche erhöht ist.
Der Halbleiterkörper 2, insbesondere der aktive Bereich 23, weist vorzugsweise ein I I I-V-Verbindungshalbleitermaterial auf .
I I I-V-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten (Alx Iny Gai-x-y N) über den sichtbaren (Alx Iny Gai-x-y N, insbesondere für blaue bis grüne Strahlung, oder Alx Iny Gai-x-y P, insbesondere für gelbe bis rote
Strahlung) bis in den infraroten (Alx Iny Gai-x-y As )
Spektralbereich besonders geeignet. Hierbei gilt jeweils 0 < x < 1, 0 < y < 1 und x + y < 1, insbesondere mit x Φ 1, y Φ 1, x Φ 0 und/oder y Φ 0. Mit I I I-V-Halbleitermaterialien, insbesondere aus den genannten Materialsystemen, können weiterhin bei der Strahlungserzeugung hohe interne
Quanteneffizienzen erzielt werden.
In dem gezeigten Ausführungsbeispiel erfolgt die
Kontaktierung des p-leitenden Bereichs 22 flächig durch den Träger 5 hindurch. In diesem Fall ist der Träger
zweckmäßigerweise elektrisch leitend ausgeführt.
Beispielsweise kann der Träger ein Halbleitermaterial
enthalten, etwa Silizium, Germanium oder Galliumarsenid .
Davon abweichend kann aber auch ein elektrisch isolierendes Material für den Träger 5 Anwendung finden, beispielsweise Saphir oder eine Keramik, etwa Aluminiumnitrid oder
Bornitrid. In diesem Fall kann die elektrische Kontaktierung des p-leitenden Bereichs 22 beispielsweise durch eine
Aussparung in dem Träger 5 oder durch eine Ausnehmung in dem Halbleiterkörper 2, die sich von der ersten Hauptfläche 25 zum p-leitenden Bereich 22 hin erstreckt, erfolgen.
Ein Ausschnitt einer Aussparung 3 gemäß dem in Zusammenhang mit den Figuren 1A und 1B beschriebenen ersten
Ausführungsbeispiel ist in Figur 2 in schematischer
Schnittansicht dargestellt.
Eine laterale Ausdehnung der Aussparungen 3 ist vorzugsweise klein gegenüber der lateralen Ausdehnung des Halbleiterchips 1. Im Unterschied zu einer großflächigen oder gar vollflächigen Entfernung der Deckschicht 24 bewirken die Aussparungen 3 keine signifikante Beeinträchtigung der mechanischen Stabilität des Halbleiterchips.
Die laterale Ausdehnung der Ausnehmung 3 beträgt vorzugsweise höchstens 40 μπι, besonders bevorzugt höchstens 20 μπι.
Eine Seitenfläche 30 der Aussparung 3 ist mit einer
Beschichtung 35 versehen. Die Beschichtung enthält
vorzugsweise ein dielektrisches Material, etwa ein Oxid, beispielsweise Siliziumoxid oder Titanoxid, ein Nitrid, beispielsweise Siliziumnitrid, oder ein Oxinitrid,
beispielsweise Siliziumoxinitrid .
Der Brechungsindex der Beschichtung 35 ist vorzugsweise kleiner als der Brechungsindex des an die Aussparung 3 angrenzenden Halbleitermaterials, sodass ein möglichst großer Anteil der in Richtung der Kontaktstruktur 4 abgestrahlte Strahlung an der Seitenfläche 30 totalreflektiert wird.
Davon abweichend kann auf eine solche Beschichtung aber auch verzichtet werden. In diesem Fall grenzt die Kontaktstruktur 4 an der Seitenfläche 30 unmittelbar an die Seitenfläche 30 an .
Die Kontaktstruktur 4 weist eine Anschlussschicht 41 auf, die in der Aussparung 3 an den n-leitenden Bereich angrenzt. Die Anschlussschicht ist zweckmäßigerweise bezüglich des
verwendeten Materials im Hinblick auf eine möglichst gute Schichthaftung zum Halbleiterkörper 2 und auf eine gute elektrische Kontakteigenschaft hin ausgewählt. Beispielsweise eignet sich Aluminium oder Titan. Weitere Materialien für einen Anschluss an einen n-leitenden Bereich sind in der Druckschrift Q. Z. Liu and S. S. Lau in Solid-State Electronics Vol. 42, No . 5, pp . 677-691 (1998) beschrieben, deren Offenbarungsgehalt insofern hiermit explizit in die vorliegende Anmeldung aufgenommen wird.
Weiterhin weist die Kontaktstruktur 4 eine Reflektorschicht 42 auf, die für die im aktiven Bereich erzeugte Strahlung reflektierend ausgebildet ist. Beispielsweise eignet sich für den sichtbaren Spektralbereich Silber, Aluminium, Rhodium, Chrom oder Palladium. Im infraroten Spektralbereich eignet sich beispielsweise Gold.
Ferner weist die Kontaktstruktur 4 eine Verteilungsschicht 43 auf. Mittels der Verteilungsschicht ist die zur externen elektrischen Kontaktierung vorgesehene Kontaktfläche 40 gebildet .
Von dem beschriebenen Ausführungsbeispiel abweichend kann auf die Verteilungsschicht 43 auch verzichtet werden. In diesem Fall kann die Kontaktfläche 40 mittels der Reflektorschicht gebildet sein.
Auf der Kontaktfläche 40 ist ein Muster ausgebildet, das der Anordnung der Aussparungen 3 folgt. Die Kontaktfläche weist also im Bereich der Aussparungen jeweils Erhebungen 44 auf, sodass eine noppenartige Struktur entsteht. Bei der
Herstellung einer Drahtbondverbindung mit der Kontaktfläche 40 kann durch diese noppenartige Struktur eine Verzahnung erfolgen, wodurch sich die Stabilität der Drahtbondverbindung erhöhen kann.
Von dem beschriebenen Ausführungsbeispiel abweichend, können die Ausnehmungen 3 auch nur teilweise befüllt sein. In diesem Fall kann auf der Kontaktfläche 40 ein Muster entstehen, bei dem im Bereich der Aussparungen 3 jeweils Vertiefungen ausgebildet sind.
Das Muster der Kontaktfläche 40 ist also mittels des
Befüllgrads der Aussparungen und/oder mittels der Dichte der Aussparungen einstellbar.
Die beschriebene Ausgestaltung der Aussparung 3 und der Kontaktstruktur 4 kann auch für die nachfolgend im
Zusammenhang mit den weiteren Figuren beschriebenen
Ausführungsbeispiele Anwendung finden.
Ein zweites Ausführungsbeispiel für einen
Strahlungsemittierenden Halbleiterchip ist in den Figuren 3A und 3B in schematischer Aufsicht beziehungsweise
schematischer Schnittansicht dargestellt. Dieses zweite Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 1A und 1B beschriebenen ersten Ausführungsbeispiel .
Im Unterschied hierzu ist die Kontaktstruktur 4 in einem Eckbereich des Halbleiterchips 1 angeordnet. So kann
vermieden werden, dass ein Bonddraht eine Abschattung der Strahlungsaustrittsfläche bewirkt .
Weiterhin ist im Unterschied zum ersten Ausführungsbeispiel keine Aussparung vorgesehen, die entlang einer Umrandung der Kontaktstruktur 4 verläuft. Eine solche rahmenartige
Aussparung kann jedoch zusätzlich vorgesehen sein.
Ein drittes Ausführungsbeispiel für einen
Strahlungsemittierenden Halbleiterchip ist in Figur 4 schematisch in Aufsicht dargestellt. Dieses dritte Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit Figur 3 beschriebenen zweiten
Ausführungsbeispiel. Im Unterschied hierzu weist die
Kontaktstruktur 4 zusätzlich zu der für die externe
elektrische Kontaktierung vorgesehene Kontaktfläche 40 stegartige Bereiche 45 auf. Die Kontaktfläche und die
stegartigen Bereiche bilden hierbei eine zusammenhängende Kontaktstruktur .
In Aufsicht auf den Halbleiterchip 1 sind im Bereich der Kontaktfläche 40 und der stegartigen Bereiche 45 Aussparungen 3 angeordnet, die zur elektrischen Kontaktierung des n- leitenden Bereichs vorgesehen sind.
Mittels der über den Halbleiterchip verteilten Aussparungen kann eine großflächige und gleichmäßige Injektion von
Ladungsträgern über den n-leitenden Bereich 21 in den aktiven Bereich 23 erzielt werden.
Als Material für den stegartigen Bereich 45 eignet sich beispielsweise ein Metall, etwa Gold, Palladium, Rhodium, Silber, Chrom oder Aluminium.
Wie im Zusammenhang mit dem in Figur 1A und 1B gezeigten Ausführungsbeispiel beschrieben, kann die Deckschicht
bereichsweise mit einer Strukturierung versehen sein (nicht explizit dargestellt) , wobei die Bereiche der Kontaktfläche 40 und der stegartigen Bereiche 45 vorzugsweise frei von der Strukturierung sind. Auf diese Weise ist zwischen dem
Halbleiterkörper 2 und der Kontaktstruktur 4 eine glatte Oberfläche realisierbar, die die Strahlung im Vergleich zu einer aufgerauten Oberfläche mit einer erhöhten Effizienz reflektiert . Ein viertes Ausführungsbeispiel für einen
strahlungsemittierenden Halbleiterchip ist in Figur 5 in schematischer Aufsicht dargestellt. Dieses vierte
Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit Figur 4 beschriebenen dritten
Ausführungsbeispiel. Im Unterschied hierzu sind die in
Aufsicht auf den Halbleiterchip außerhalb der Kontaktfläche 40 angeordneten Aussparungen 3 mittels einer
Verteilungsschicht 43 miteinander elektrisch leitend
verbunden. Somit werden im Betrieb des Halbleiterchips über die Kontaktfläche 40 injizierte Ladungsträger mittels der Verteilungsschicht 43 großflächig verteilt und über die Aussparungen 3 in den n-leitenden Bereich injiziert. Die Verteilungsschicht kann vollflächig oder im Wesentlichen vollflächig auf dem Halbleiterkörper 2 ausgebildet sein oder davon abweichend den Halbleiterkörper nur bereichsweise bedecken .
Für die Verteilungsschicht 43 eignet sich insbesondere ein für die im aktiven Bereich 23 erzeugte Strahlung
durchlässiges Material, beispielsweise ein transparentes leitfähiges Oxid, etwa Zinkoxid (ZnO) oder Indium-Zinn-Oxid (ITO) .
Alternativ oder ergänzend kann die Verteilungsschicht 43 auch eine Metallschicht aufweisen, die so dünn ist, dass sie für die emittierte Strahlung zumindest transluzent ist.
Wie im Zusammenhang mit den Figuren 1A und 1B beschrieben kann die Deckschicht in diesem Ausführungsbeispiel ebenfalls mit einer Strukturierung versehen sein, wobei die
Strukturierung in Aufsicht auf den Halbleiterchip 1 auch mit der Verteilungsschicht überlappen kann. Ein Ausführungsbeispiel für ein Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips ist in den Figuren 6A bis 6D schematisch anhand von Schnittansichten für verschiedene Zwischenschritte gezeigt. Zur vereinfachten Darstellung ist lediglich ein Teil einer
Halbleiterschichtenfolge dargestellt, aus der bei der
Herstellung ein Halbleiterchip hervorgeht. Selbstverständlich können bei der Herstellung mehrere Halbleiterchips
gleichzeitig nebeneinander hergestellt werden.
Auf einem Substrat 20 wird eine Halbleiterschichtenfolge 200 bereitgestellt. Die Halbleiterschichtenfolge 200 kann
beispielsweise mittels eines epitaktischen
Abscheideverfahrens, etwa MBE oder MOVPE, auf dem Substrat 20 abgeschieden werden.
Die Halbleiterschichtenfolge 200 weist eine Deckschicht 24 auf, die an das Substrat angrenzt und die Funktion einer Pufferschicht und/oder einer das Wachstum fördernde
Anwachsschicht erfüllt.
Auf der Deckschicht 24 werden ein n-leitender Bereich 21, ein zur Erzeugung von Strahlung vorgesehener aktiver Bereich 23 und ein p-leitender Bereich 22 abgeschieden.
Zumindest auf der dem n-leitenden Bereich zugewandten Seite ist die Deckschicht 24 an den n-leitenden Bereich
gitterangepasst .
Wie in Figur 6B dargestellt, wird die
Halbleiterschichtenfolge seitens einer dem Substrat 20 abgewandten zweiten Hauptfläche 26 mit einem Träger 5
stoffschlüssig verbunden. Zwischen dem Träger 5 und der Halbleiterschichtenfolge 200 wird eine Spiegelschicht 7 ausgebildet. Dies kann beispielsweise mittels Sputterns oder Aufdampfens erfolgen.
Für die Spiegelschicht 7 eignen sich insbesondere die im Zusammenhang mit der Reflektorschicht 42 genannten
Materialien .
Der Träger 5 dient der mechanischen Stabilisierung der
Halbleiterschichtenfolge 200, sodass das Substrat 20 hierfür nicht mehr erforderlich ist und entfernt werden kann. Durch das Entfernen des Substrats wird die Deckschicht 24
freigelegt .
Wie in Figur 6C dargestellt, werden seitens der ersten
Hauptfläche 25 der Halbleiterschichtenfolge Aussparungen 3 ausgebildet. Für besonders kleine Aussparungen mit steilen Flanken eignet sich insbesondere trockenchemisches Ätzen. Alternativ oder ergänzend kann aber auch ein nasschemisches Ätzverfahren Anwendung finden. Die Aussparungen 3 erstrecken sich durch die Deckschicht 24 hindurch in den n-leitenden Bereich 21 hinein.
Weiterhin wird die Halbleiterschichtenfolge 200 auf der ersten Hauptfläche 25 mit einer Strukturierung 8 versehen. Die Strukturierung erfolgt vorzugsweise lediglich in
Bereichen der ersten Hauptfläche, die als
Lichtaustrittsbereiche vorgesehen sind. Bereiche, in denen nachfolgend die Kontaktstruktur abgeschieden wird, sind dagegen frei von einer Strukturierung, sodass die erste Hauptfläche in diesen Bereichen eine glatte Oberfläche darstellt . Die Lichtaustrittsbereiche können mittels eines
photolithographischen Verfahrens definiert werden.
Die Strukturierung 8 kann beispielsweise mittels einer mechanischen und/oder chemischen Aufrauung erfolgen. Auch eine regelmäßige Strukturierung, beispielsweise mittels eines photolithographischen Verfahrens kann Anwendung finden.
Die Abscheidung der Kontaktstruktur 4 kann beispielsweise mittels Aufdampfens oder Sputterns auf der vorgefertigten Halbleiterschichtenfolge erfolgen. Alternativ oder ergänzend kann auch ein galvanisches Abscheideverfahren Anwendung finden. Durch galvanische Abscheideverfahren sind besonders harte und widerstandsfähige Kontaktflächen realisierbar.
Die Kontaktstruktur 4 ist vorzugsweise mehrschichtig
ausgebildet, wobei die Schichten jeweils ein Metall, etwa Palladium, Nickel, Nickel-Phosphor (Ni:P), Kupfer oder Gold enthalten können.
Die galvanische Abscheidung ist in der Druckschrift
WO2010/012267 beschrieben, deren Offenbarungsgehalt
diesbezüglich in die vorliegende Anmeldung durch Rückbezug aufgenommen wird.
Ein fertig gestellter Halbleiterchip 1, der durch Vereinzeln des Verbunds aus der Halbleiterschichtenfolge 200 und Träger 5 in einzelne Halbleiterchips hervorgeht, ist in Figur 6D schematisch in Schnittansicht dargestellt.
Bei dem beschriebenen Verfahren kann die Deckschicht 24 bei der Abscheidung der Halbleiterschichtenfolge hinsichtlich einer hohen Kristallqualität für die Halbleiterschichten, insbesondere für den aktiven Bereich, gewählt werden. Bei der nachfolgenden Kontaktierung des n-leitenden Bereichs erfolgt diese durch zumindest eine Aussparung in der Deckschicht hindurch, sodass die Deckschicht keinen wesentlichen Einfluss auf die elektrischen Eigenschaften des Halbleiterchips hat. Die Deckschicht 24 kann also trotz einer geringen
elektrischen Leitfähigkeit in dem Halbleiterchip verbleiben. Auf ein vollständiges oder zumindest großflächiges
bereichsweises Entfernen der Deckschicht vor dem Abscheiden der Kontaktstruktur kann somit verzichtet werden. Die
Bruchgefahr wird hierdurch weitestgehend verringert.
Die Erfindung ist nicht durch die Beschreibung anhand er Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder den Ausführungsbeispielen angegeben ist .

Claims

Patentansprüche
1. Strahlungsemittierender Halbleiterchip (1), der einen Träger (5) und einen auf dem Träger angeordneten
Halbleiterkörper (2) mit einer Halbleiterschichtenfolge, die einen zur Erzeugung von Strahlung vorgesehenen aktiven
Bereich (23), einen n-leitenden Bereich (21) und eine auf einer dem aktiven Bereich (23) abgewandten Seite des n- leitenden Bereichs angeordnete Deckschicht (24) umfasst, aufweist, wobei auf der Deckschicht (24) eine Kontaktstruktur (4) zur externen elektrischen Kontaktierung des n-leitenden Bereichs (21) angeordnet ist und die Deckschicht (24) zumindest eine Aussparung (3) aufweist, durch die sich die Kontaktstruktur (4) zum n-leitenden Bereich (21) erstreckt.
2. Strahlungsemittierender Halbleiterchip nach Anspruch 1, wobei die Deckschicht den Halbleiterkörper in vertikaler Richtung begrenzt und auf der dem n-leitenden Bereich
zugewandten Seite an den n-leitenden Bereich gitterangepasst ist .
3. Strahlungsemittierender Halbleiterchip nach Anspruch 1 oder 2,
wobei die Deckschicht undotiert ist oder eine
Dotierkonzentration von höchstens l*1017cnf3 aufweist.
4. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 1 bis 3,
wobei der Träger auf der dem n-leitenden Bereich abgewandten Seite des aktiven Bereichs angeordnet und stoffschlüssig mit dem Halbleiterkörper verbunden ist.
5. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 1 bis 4,
wobei eine Seitenfläche (30) der zumindest einen Aussparung mit einer Beschichtung (35) versehen ist.
Strahlungsemittierender Halbleiterchip nach Anspruch die Beschichtung ein dielektrisches Material enthält
7. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 1 bis 6,
wobei die Kontaktstruktur eine Kontaktfläche (40) für eine Drahtbondverbindung aufweist.
8. Strahlungsemittierender Halbleiterchip nach Anspruch 7, wobei die zumindest eine Aussparung in Aufsicht auf den
Halbleiterchip zumindest bereichsweise entlang einer
Umrandung (46) der Kontaktfläche verläuft.
9. Strahlungsemittierender Halbleiterchip nach einem
Ansprüche 1 bis 8,
wobei die Deckschicht eine Mehrzahl von Aussparungen
aufweist, in denen die Kontaktstruktur jeweils an den
leitenden Bereich angrenzt.
10. Strahlungsemittierender Halbleiterchip nach Anspruch 7 und 9,
wobei zumindest zwei der Aussparungen in Aufsicht auf den Halbleiterchip mit der Kontaktfläche überlappen.
11. Strahlungsemittierender Halbleiterchip nach Anspruch 10, wobei die Kontaktfläche ein den Aussparungen folgendes Muster mit Erhebungen (44) und/oder Vertiefungen aufweist.
12. Strahlungsemittierender Halbleiterchip nach einem der Ansprüche 1 bis 11,
wobei die Deckschicht eine Strukturierung (8) aufweist und zumindest in einem Bereich, in dem die Kontaktstruktur ausgebildet ist, unstrukturiert ist.
13. Verfahren zur Herstellung einer Mehrzahl von
Halbleiterchips (1) mit den Schritten: a) Bereitstellen einer Halbleiterschichtenfolge (200), die eine Deckschicht (24), einen zur Erzeugung von Strahlung vorgesehenen aktiven Bereich (23) und einen n-leitenden
Bereich (21) aufweist, auf einem Substrat (20);
b) Befestigen der Halbleiterschichtenfolge (200) an einem Träger ( 5 ) ;
c) Entfernen des Substrats (20);
d) Ausbilden von Aussparungen (3) in der Deckschicht (24); e) Ausbilden einer Kontaktstruktur (4) auf der Deckschicht (24), wobei sich die Kontaktstruktur (4) in die Aussparungen (3) hinein erstreckt;
f) Vereinzeln der Halbleiterschichtenfolge (200) mit dem Träger (5) in die Mehrzahl von Halbleiterchips (1), so dass jeder Halbleiterchip (1) zumindest eine der Aussparungen (3) aufweist .
14. Verfahren nach Anspruch 13,
bei dem die Kontaktstruktur mittels eines galvanischen
Verfahrens abgeschieden wird.
15. Verfahren nach Anspruch 13 oder 14,
bei dem ein Halbleiterchip gemäß einem der Ansprüche 1 bis 12 hergestellt wird.
PCT/EP2011/062158 2010-07-28 2011-07-15 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips WO2012013523A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013521058A JP2013535828A (ja) 2010-07-28 2011-07-15 放射放出半導体チップ及び放射放出半導体チップの製造方法
KR1020137004994A KR20130060272A (ko) 2010-07-28 2011-07-15 방사선 방출 반도체 칩과, 방사선 방출 반도체 칩의 제조 방법
US13/811,847 US8946761B2 (en) 2010-07-28 2011-07-15 Radiation-emitting semiconductor chip and method for producing a radiation-emitting semiconductor chip
CN2011800367782A CN103026510A (zh) 2010-07-28 2011-07-15 发射辐射的半导体芯片和用于制造发射辐射的半导体芯片的方法
EP11739023.7A EP2599131A1 (de) 2010-07-28 2011-07-15 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010032497.3 2010-07-28
DE102010032497A DE102010032497A1 (de) 2010-07-28 2010-07-28 Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips

Publications (1)

Publication Number Publication Date
WO2012013523A1 true WO2012013523A1 (de) 2012-02-02

Family

ID=44586373

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/062158 WO2012013523A1 (de) 2010-07-28 2011-07-15 Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips

Country Status (7)

Country Link
US (1) US8946761B2 (de)
EP (1) EP2599131A1 (de)
JP (1) JP2013535828A (de)
KR (1) KR20130060272A (de)
CN (1) CN103026510A (de)
DE (1) DE102010032497A1 (de)
WO (1) WO2012013523A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153400B2 (en) 2015-02-27 2018-12-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device, method of producing an electrical contact and method of producing a semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
CN104409598B (zh) * 2014-11-07 2017-12-08 湘能华磊光电股份有限公司 Led芯片
DE102015111493B4 (de) 2015-07-15 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserten Auskoppeleigenschaften
DE102016006295A1 (de) 2016-05-27 2017-11-30 Azur Space Solar Power Gmbh Leuchtdiode
TWI621279B (zh) * 2017-02-08 2018-04-11 英屬開曼群島商錼創科技股份有限公司 發光元件與顯示裝置
DE102017128881A1 (de) * 2017-12-05 2019-06-06 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
CN113690731A (zh) * 2020-05-19 2021-11-23 通快两合公司 具有微结构的半导体盘形激光器
FR3115930B1 (fr) * 2020-10-29 2024-03-22 Commissariat Energie Atomique Diode électroluminescente à structure de contact tridimensionnelle, écran d’affichage et procédé de fabrication associé

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116770A1 (en) * 2001-12-26 2003-06-26 United Epitaxy Co., Ltd. Light emitting diode and method of making the same
US20030141512A1 (en) * 2002-01-31 2003-07-31 Georg Bruderl Semiconductor component and method for fabricating a semiconductor component
US20050199891A1 (en) * 2004-03-10 2005-09-15 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US20080042149A1 (en) * 2006-08-21 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode and method of manufacturing the same
US20090026486A1 (en) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha Nitride based compound semiconductor light emitting device and method of manufacturing the same
WO2010012267A1 (de) 2008-07-29 2010-02-04 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und optoelektronisches bauteil
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215028A (ja) * 1997-01-29 1998-08-11 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体発光素子
DE10040448A1 (de) * 2000-08-18 2002-03-07 Osram Opto Semiconductors Gmbh Halbleiterchip und Verfahren zu dessen Herstellung
JP3921989B2 (ja) 2001-10-19 2007-05-30 日亜化学工業株式会社 半導体発光素子
JP4148494B2 (ja) * 2001-12-04 2008-09-10 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
JP4604488B2 (ja) * 2003-12-26 2011-01-05 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
DE102005007601B4 (de) 2004-02-20 2023-03-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement, Vorrichtung mit einer Mehrzahl optoelektronischer Bauelemente und Verfahren zur Herstellung eines optoelektronischen Bauelements
US7687402B2 (en) * 2004-11-15 2010-03-30 Micron Technology, Inc. Methods of making optoelectronic devices, and methods of making solar cells
JP2007103690A (ja) 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 半導体発光装置及びその製造方法
KR101125339B1 (ko) * 2006-02-14 2012-03-27 엘지이노텍 주식회사 질화물계 반도체 발광소자 및 그 제조 방법
DE102007019776A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102007019775A1 (de) 2007-04-26 2008-10-30 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP2009049371A (ja) * 2007-07-26 2009-03-05 Sharp Corp 窒化物系化合物半導体発光素子およびその製造方法
DE102007057756B4 (de) * 2007-11-30 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
US20090321775A1 (en) * 2008-06-26 2009-12-31 Ghulam Hasnain LED with Reduced Electrode Area
KR101662037B1 (ko) * 2009-12-02 2016-10-05 삼성전자 주식회사 발광 소자 및 그 제조 방법
JP5052636B2 (ja) 2010-03-11 2012-10-17 株式会社東芝 半導体発光素子
JP5174067B2 (ja) 2010-03-11 2013-04-03 株式会社東芝 半導体発光素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030116770A1 (en) * 2001-12-26 2003-06-26 United Epitaxy Co., Ltd. Light emitting diode and method of making the same
US20030141512A1 (en) * 2002-01-31 2003-07-31 Georg Bruderl Semiconductor component and method for fabricating a semiconductor component
US20050199891A1 (en) * 2004-03-10 2005-09-15 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
US20080042149A1 (en) * 2006-08-21 2008-02-21 Samsung Electro-Mechanics Co., Ltd. Vertical nitride semiconductor light emitting diode and method of manufacturing the same
US20090026486A1 (en) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha Nitride based compound semiconductor light emitting device and method of manufacturing the same
WO2010012267A1 (de) 2008-07-29 2010-02-04 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und optoelektronisches bauteil
DE102008039790A1 (de) * 2008-08-26 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102010032497A1 (de) 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
I. SCHNITZER ET AL., APPL. PHYS. LETT., vol. 63, no. 16, 18 October 1993 (1993-10-18), pages 2174 - 2176
Q. Z. LIU, S. S. LAU, SOLID-STATE ELECTRONICS, vol. 42, no. 5, 1998, pages 677 - 691

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153400B2 (en) 2015-02-27 2018-12-11 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device, method of producing an electrical contact and method of producing a semiconductor device

Also Published As

Publication number Publication date
KR20130060272A (ko) 2013-06-07
DE102010032497A1 (de) 2012-02-02
US20130214322A1 (en) 2013-08-22
JP2013535828A (ja) 2013-09-12
CN103026510A (zh) 2013-04-03
EP2599131A1 (de) 2013-06-05
US8946761B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
EP2351079B1 (de) Strahlungsemittierender halbleiterchip
EP3200247B1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
EP2599131A1 (de) Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
EP2274774B1 (de) Strahlungsemittierender halbleiterchip
EP2122697B1 (de) Strahlung emittierender halbleiterkörper mit einer für die emittierte strahlung durchlässigen, elektrisch leitenden kontaktschicht
DE102007019776A1 (de) Optoelektronisches Bauelement und Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente
EP2612372B1 (de) Leuchtdiodenchip
DE102007019775A1 (de) Optoelektronisches Bauelement
EP2606511A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
DE102006015788A1 (de) Optoelektronischer Halbleiterchip
DE102009053064A1 (de) Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
DE102010048159A1 (de) Leuchtdiodenchip
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
WO2012110364A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung von optoelektronischen halbleiterchips
EP2340568A1 (de) Optoelektronischer halbleiterkörper
WO2014154503A1 (de) Optoelektronischer halbleiterchip mit einer ald-schicht verkapselt und entsprechendes verfahren zur herstellung
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE112016003142B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronische Halbleiterchips
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2014154566A1 (de) Strahlung emittierender halbleiterchip
DE112015002477B4 (de) Elektrische Kontaktstruktur für ein Halbleiterbauelement und Halbleiterbauelement
DE102015108056A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102019122593A1 (de) Optoelektronischer Halbleiterchip
WO2017144683A1 (de) Verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180036778.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11739023

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011739023

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2013521058

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137004994

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13811847

Country of ref document: US