EP2286470A1 - Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements - Google Patents

Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements

Info

Publication number
EP2286470A1
EP2286470A1 EP09765426A EP09765426A EP2286470A1 EP 2286470 A1 EP2286470 A1 EP 2286470A1 EP 09765426 A EP09765426 A EP 09765426A EP 09765426 A EP09765426 A EP 09765426A EP 2286470 A1 EP2286470 A1 EP 2286470A1
Authority
EP
European Patent Office
Prior art keywords
layer
contact
semiconductor chip
radiation
contact layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP09765426A
Other languages
English (en)
French (fr)
Inventor
Matthias Sabathil
Siegfried Herrmann
Bernd Barchmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of EP2286470A1 publication Critical patent/EP2286470A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Definitions

  • the present invention relates to a
  • Radiation-emitting component with a carrier and at least one semiconductor chip. Furthermore, the invention relates to a method for producing a radiation-emitting component.
  • semiconductor chips have a first contact layer, a semiconductor layer sequence arranged thereon, and a second contact layer arranged on the side of the semiconductor layer sequence opposite the first contact layer.
  • the surface of the semiconductor chip on which the second contact layer is applied forms a radiation exit surface for the radiation emitted by the semiconductor chip.
  • the second contact layer can be arranged in regions on the radiation exit surface.
  • the second contact layer is formed as a 'contact structure with webs and a bond pad.
  • areas of the radiation exit surface, on which the ' contact structure is applied usually no radiation extraction takes place, since the contact structure is conventionally radiation-absorbing.
  • the actually to Radiation decoupling used surface of the semiconductor chip is therefore limited by the contact structure. This reduction depends on the area of the contact structure in relation to the radiation exit area. The reduced radiation exit area disadvantageously reduces the efficiency of the semiconductor chip.
  • electrical bonding techniques between the chip and a carrier are predominantly wire bonding and soldering or chip mounting with conductive adhesive.
  • By contacting the semiconductor chip via bonding wires on bonding pads adversely affects a chip near arrangement of optical elements to the semiconductor chip.
  • the invention has for its object to provide a radiation-emitting device, which in particular has improved efficiency and at the same time a low height. It is another object of the invention to provide a method for producing such
  • a radiation-emitting component which has a carrier and at least one semiconductor chip arranged on the carrier.
  • the Semiconductor chip has an active layer for generating electromagnetic radiation and a first contact layer.
  • the carrier has at least one first and one second contact structure for electrical contacting of the at least one semiconductor chip.
  • the semiconductor chip is electrically conductively connected to the first contact structure via the first contact layer.
  • a passivation layer is arranged on at least one side surface of the semiconductor chip.
  • a second contact layer, which leads from the surface of the semiconductor chip facing away from the carrier over the passivation layer, preferably along the side surface of the semiconductor chip, to the second contact structure is arranged on at least one partial region of the passivation layer.
  • the semiconductor chip has no growth substrate.
  • the semiconductor chip is designed as a so-called substrateless semiconductor chip.
  • a semiconductor chip is considered a substrateless semiconductor chip, during its manufacture the growth substrate on which a semiconductor layer sequence has been grown, for example epitaxially, has been completely detached.
  • Substrate-less semiconductor chips advantageously results in a particularly low overall height of the component.
  • the dimension of the radiation-emitting component can thus be almost in the region of the thickness of the epitaxial layer sequence.
  • the contacting of the semiconductor chip is not carried out by bonding wires, but by the second contact layer.
  • the second contact layer is guided planar. Under a planar leadership is to understand a chip near arrangement. That means that no bonding wires or others Conducting structures, which are arranged at a distance from the semiconductor chip, find use.
  • the second contact layer is arranged along the side surface of the semiconductor chip on a passivation layer.
  • the passivation layer is preferably electrically insulating in order to avoid a short circuit of the semiconductor chip.
  • planar contacting of the semiconductor chip results in a particularly low overall height of the component.
  • a chip-near arrangement of, for example, optical elements is possible with advantage.
  • the second contact layer of the semiconductor chip is for electrically contacting the semiconductor chip to the second
  • the second contact layer leads laterally beyond the surface of the semiconductor chip, preferably along the side surface of the semiconductor chip onto the surface of the carrier facing the semiconductor chip, and in particular to the second contact structure. This means that the second contact layer preferably leads, inter alia, over the side surface of the semiconductor chip provided with the passivation layer.
  • the second contact layer is preferably arranged such that it covers only a partial region of the surface of the semiconductor chip, in particular only an edge region of the surface. Preferably, less than 20%, more preferably less than 10%, of the surface has a second contact layer.
  • the second contact layer for the radiation emitted by the active layer is at least partially radiation-transmissive.
  • the passivation layer is particularly preferably at least partially transparent to radiation for the radiation emitted by the active layer.
  • An absorption of the radiation emitted by the semiconductor chip in the second contact layer and / or in the passivation layer can thereby advantageously be minimized, so that the efficiency of the component advantageously increases.
  • the absorption of the radiation emitted by the semiconductor chip in the second contact layer and / or in the passivation layer is preferably less than 40%, particularly preferably less than 20%.
  • the second contact Chicht is arranged on the surface facing away from the carrier surface of the semiconductor chip frame-shaped.
  • the surface on which the second contact layer is guided is preferably the radiation exit surface of the semiconductor chip.
  • the second contact layer may preferably completely surround the region of the radiation exit surface of the semiconductor chip, wherein the outline of the frame-shaped contact structure is guided, for example, rectangular, round, oval or in another geometric shape on the surface of the semiconductor chip.
  • the frame-shaped arrangement of the second contact layer on the surface of the semiconductor chip advantageously improves the current spreading of the semiconductor chip, as a result the efficiency of radiation generation improved with advantage.
  • the frame-shaped contact geometry of the second contact layer is particularly suitable for chips with a side length of less than 400 microns.
  • the second contact layer has contact webs which are arranged on the surface of the semiconductor chip facing away from the carrier.
  • the second contact layer is arranged on the surface of the semiconductor chip frame-shaped, wherein in this frame contact contact webs are arranged, which preferably do not intersect on the surface of the semiconductor chip and particularly preferably parallel to each other.
  • the contact webs are partially in direct contact with the frame contact.
  • the contact webs improve the current spreading of the semiconductor chip, whereby larger chip dimensions are possible.
  • Such a contact structure is particularly advantageous for chips with a side length of greater than 400 microns.
  • a metal layer is arranged on the second contact layer.
  • Metal webs are particularly preferably guided on the second contact layer, wherein the metal webs are preferably narrower than the second contact layer.
  • the metal webs thus preferably have a smaller width than the second contact structure. That means the second one
  • the metal layer laterally projects beyond the metal webs in plan view of the component.
  • the metal layer may be incorporated in the second contact layer. This means that the metal layer is embedded in the second 'contact layer.
  • the metal layer is thus preferably enclosed at least on the side surfaces of the second contact layer.
  • One of the electrical leads of the semiconductor chip may thus comprise two different materials, the second contact layer and the metal layer.
  • the metal layer can be arranged on the second contact layer or embedded in the second contact layer.
  • the metal layer thereby improves the conductivity of the electrical supply.
  • this can be used one, compared 'to a conventionally used for contact metal layer, narrower metal layer.
  • An additional metal layer improves the conductivity, while at the same time the absorption of the radiation emitted by the semiconductor chip in the metal layer is reduced by the smallest possible width of the metal layer.
  • both the second contact layer and the metal layer each have contact webs, wherein the contact webs of the metal layer are arranged on or in the contact webs of the second contact layer, particularly preferably, the metal layer has contact webs, which have a smaller width than the contact webs of the second contact layer.
  • first and second plated-through holes are guided by the carrier, wherein in each case the first plated-through hole is connected to the first contact structure and in each case the second plated-through hole is electrically conductively connected to the second contact structure.
  • the radiation-emitting component By contacting the semiconductor chip via plated-through holes, which pass through the carrier, the radiation-emitting component can be surface-mountable.
  • Surface-mountable components or so-called SMT components (SMT: Surface Mount Technology), are characterized in that they can be soldered directly to a printed circuit board, for example, by means of solderable contact areas. As a result, very dense assemblies are possible, which reduces the space required. This allows a high packing density.
  • the second contact layer is preferably a TCO layer (TCO: Transparent Conductive Oxide).
  • TCO Transparent Conductive Oxide
  • the second contact layer particularly preferably comprises IZO (indium zinc oxide), ITO (indium tin oxide) or ZnO (zinc oxide).
  • the carrier preferably contains a ceramic, silicon or aluminum nitride.
  • the carrier may be an intermetallic ceramic, a metal or a metal alloy having an electrically insulating layer disposed thereon, for example.
  • Dielectric include.
  • At least one optical element is arranged on the surface of the semiconductor chip facing away from the carrier.
  • the optical element of the radiation exit surface of the semiconductor chip is arranged downstream.
  • optical components are to be understood as meaning components which have jet-forming properties for the radiation emitted by the active layer of the semiconductor chip, and thus specifically influence in particular the emission characteristic and / or the directionality of the emitted radiation.
  • the semiconductor chip is followed by a mirrored prism, which effects a 90 ° deflection of the radiation emitted by the semiconductor chip.
  • a page emitter can be generated.
  • one or more layers with a conversion element contained therein, so-called conversion layers may be disposed downstream of the radiation exit surface.
  • the conversion element absorbs of 'the semiconductor chip emitted radiation is at least partially and emits radiation in another wavelength range.
  • angle or edge filters can be arranged downstream of the semiconductor chip.
  • the second contact layer has a thickness in a range between 50 nm inclusive and 300 nm inclusive.
  • the semiconductor chip preferably has a height of less than 40 ⁇ m.
  • Passivation layer leads to the second contact structure.
  • Advantageous embodiments of the method are analogous to the advantageous embodiments of the radiation-emitting device and vice versa.
  • a radiation-emitting component described here can be produced. This means that the features disclosed in connection with the component also apply to the method and are therefore not explained again.
  • a metal layer is preferably applied to the second contact layer or introduced into the second contact layer, for example by means of an etching process. This improves the conductivity of the contacting of the semiconductor chip.
  • the carrier is added with semiconductor chips arranged thereon
  • Isolated radiation-emitting components each having at least one semiconductor chip.
  • the component is not restricted to just one semiconductor chip.
  • Component may be in terms of the intended use of
  • Component vary.
  • FIG. 1A shows a schematic cross section of a first exemplary embodiment of a device according to the invention
  • Figure IB is a schematic plan view of the
  • Figure 2 is a schematic plan view of a second
  • FIG. 3A is a schematic plan view of a third
  • FIG. 3B shows a schematic cross section of the semiconductor chip of the third exemplary embodiment of FIG. 3A with a second contact layer and metal layer arranged thereon, FIG.
  • Figure 4A is a schematic cross section of a fourth
  • Figure 4B is a schematic plan view of the embodiment of the invention.
  • FIGS. 5A to 5C each show a schematic cross-section of an exemplary embodiment of a device according to the invention.
  • FIGS. 6A to 6F each show a schematic view of one
  • FIG. 1A shows a radiation-emitting component which has a carrier 1 and a semiconductor chip 2 arranged thereon.
  • the semiconductor chip 2 has an active layer for generating electromagnetic radiation and a first contact layer 21.
  • the active layer of the semiconductor chip 2 has a pn junction, a double heterostructure, a single quantum well structure (SQW) or a multiple quantum well structure (MQW) for generating radiation.
  • SQW single quantum well structure
  • MQW multiple quantum well structure
  • the semiconductor chip 2 is preferably based on a nitride, a phosphite or an arsenide compound semiconductor.
  • the semiconductor chip 2 of the radiation-emitting component has no growth substrate.
  • the semiconductor chip 2 is thus designed as a substrateless semiconductor chip.
  • the semiconductor chip 2 results in a particularly low height of the device with advantage.
  • the semiconductor chip 2 has a height of less than 100 .mu.m, particularly preferably less than 40 .mu.m.
  • the dimension of the component can thus be almost in the region of the thickness of the Epitaxie WegenUSD.
  • the carrier 1 For the electrical contacting of the semiconductor chip 2, the carrier 1 has a first contact structure 4a and a second contact structure 4b.
  • the semiconductor chip 2 is arranged in regions on the first contact structure 4a.
  • the semiconductor chip 2 is electrically conductively connected to the first contact structure 4a via the first contact layer 21.
  • the first contact structure 4a and the second contact structure 4b are arranged on the carrier 1 so as to be electrically insulated from each other.
  • the first contact structure 4a and the second contact structure 4b are arranged on the carrier 1 at a distance from one another.
  • the semiconductor chip 2 has a radiation exit surface 3, which is arranged on the side of the semiconductor chip 2 opposite the carrier 1.
  • a passivation layer 5 is arranged on the side surfaces of the semiconductor chip 2 and partially on the radiation exit surface 3 of the semiconductor chip 2.
  • a passivation layer 5 is arranged on the entire side surfaces and the region of the radiation exit surface 3, which at the side surfaces of the Semiconductor chip 2 is adjacent, so in particular the edge region of the radiation exit surface 3, a passivation layer 5 on.
  • the passivation layer 5 is preferably arranged in the shape of a frame on the radiation exit surface 3, the passivation layer 5 projecting laterally beyond the semiconductor chip 2 in a plan view of the semiconductor chip 2. The passivation layer 5 is thus partially arranged next to the semiconductor chip 2.
  • the passivation layer 5 is arranged at least partially between the first contact structure 4a and the second contact structure 4b.
  • the passivation layer 5 may also extend to the second contact structure 4b.
  • the passivation layer 5 is electrically insulating.
  • a second contact layer 6 is arranged on at least a portion of the passivation layer 5.
  • the second contact layer 6 leads from the radiation exit surface 3 on the passivation layer 5 along the side surface of the semiconductor chip 2 to the second contact structure 4b.
  • the second contact layer 6 thus represents an electrical connection between the semiconductor chip 2 and the second contact structure 4b.
  • the electrically insulating passivation layer 5 thus electrically insulates the second contact layer 6 from the region
  • Semiconductor chip 2 in particular from the side surfaces of the semiconductor chip. 2
  • the second contact layer 6 is arranged on the radiation exit surface 3 of the semiconductor chip 2 in the form of a frame. A portion of the second contact layer 6 is in direct contact with the radiation exit surface 3 of the semiconductor chip 2 '.
  • the second Contact layer 6 laterally projects beyond the passivation layer 5, which is preferably likewise arranged in the shape of a frame.
  • the geometry of the second contact layer 6, which is designed as a frame contact, is shown in FIG. 1B.
  • the radiation exit surface 3 is shown, which is enclosed by the second contact layer 6 'like a frame.
  • the radiation exit surface 3 is preferably largely free of the passivation layer 5 and of the second contact rail 6. This means that preferably less than 20%, particularly preferably less than 10%, of the radiation exit surface 3 has a passivation layer 5 arranged thereon and / or a second one arranged thereon Contact layer 6 has.
  • the second contact layer 6 is at least partially transparent to radiation for the radiation emitted by the active layer. This means that the absorption coefficient of the second contact layer 6 in the wavelength range of the emitted radiation of the semiconductor chip 2 is preferably less than 40%, particularly preferably less than 20%.
  • the second contact layer 6 is preferably a TCO layer, particularly preferably the second contact layer 6 comprises IZO, ITO or ZNO.
  • the second contact layer 6 preferably has a thickness in a range between 50 nm inclusive and 300 nm inclusive.
  • the carrier 1 preferably contains a ceramic, silicon or aluminum nitride.
  • the carrier 1 may be an intermetallic ceramic, a metal, or a metal alloy with an electric one disposed thereon.
  • insulating layer for example a dielectric.
  • FIG. 2 shows a plan view of a further exemplary embodiment of a component.
  • the second contact layer 6 has contact webs 61 which are arranged on the radiation exit surface 3 of the semiconductor chip 2.
  • the contact webs 61 are preferably arranged so that they do not intersect on the radiation exit surface 3.
  • the contact webs 61 are particularly preferably arranged so that they extend parallel to at least one side surface of the second contact layer 6 arranged in the manner of a frame.
  • the contact webs 61 are partially in direct contact with the second contact layer 6.
  • the embodiment shown in Figure 3A differs from the embodiment shown in Figure 2 in that on the second contact layer 6 and on the contact webs 61, a metal layer 7 is arranged. Accordingly, one of the electrical leads of the semiconductor chip is composed of two layers, the second contact layer 6 and the metal layer 7 arranged thereon. The metal layer 7 can furthermore be embedded in the second contact layer 6 (not illustrated).
  • the metal layer 7 preferably has contact webs which are arranged on the contact webs 61 of the second contact layer 6. Particularly preferably, the contact webs of the metal layer 7 are narrower than the contact webs 61 of the second Contact layer 6. This means that the contact webs of the metal layer 7 preferably have a smaller thickness than the contact webs 61 of the second contact layer 6.
  • the metal layer 7 may preferably be formed particularly narrow. This advantageously reduces the proportion of the emitted radiation which is absorbed by the metal layer 7, whereas the conductivity of the component advantageously improves with the metal layer 7.
  • FIG. 3B shows a cross section of the semiconductor chip 2 with a second contact layer 6 arranged thereon and a metal layer 7 arranged on the second contact layer 6.
  • the second contact layer 6 laterally projects beyond the metal layer 7.
  • the second contact layer 6 preferably projects laterally beyond the metal layer 7 on both sides.
  • the metal layer 7 is preferably designed to be particularly narrow.
  • the metal layer 7 is laterally enclosed by the second contact layer 6 in this case.
  • FIG. 4 shows a further exemplary embodiment of a radiation-emitting component.
  • FIG. 4A shows a cross-section of the component
  • FIG. 4B shows a plan view of the associated component.
  • FIG. 1A by virtue of the fact that first and second plated-through holes 8a, 8b are guided through the carrier 1.
  • the first via 8a is connected to the first contact structure 4a electrically connected.
  • the second via 8b is electrically connected to the second contact structure 4b.
  • the first and the second contact structure 4a, 4b have a different structuring.
  • the first contact structure 4 a preferably has substantially the same base area as the semiconductor chip 2. Accordingly, the first contact structure 4a overhangs the
  • Semiconductor chip 2 in plan view of the semiconductor chip 2 is not lateral.
  • the electrical connection of the semiconductor chip 2 takes place by means of plated-through holes 8a, 8b through the carrier 1.
  • the second contact structure 4b is preferably arranged in an electrically insulated manner at a distance from the first contact structure 4a on the carrier.
  • Semiconductor chip 2 is electrically conductively connected via the second contact structure 6 to the second contact structure 4b.
  • the component shown in Figure 4 is preferably formed by means of the first and the second via 8a, 8b as a surface mountable device.
  • optical elements can be arranged close to the chip on the semiconductor chip 2.
  • the semiconductor chip 2 for example, is followed by a mirrored prism as the optical element 9.
  • the prism deflects the radiation emitted by the semiconductor chip 2 by approximately 90 °.
  • a side emitter can be realized. This means that preferably radiation is decoupled laterally out of the component. Due to the chip-near arrangement of the prism a compact side emitter can be realized with advantage.
  • the prism points away from the semiconductor chip 2
  • the semiconductor chip 2 facing away from the surface of the prism is preferably completely mirrored. As a result, the radiation emitted by the semiconductor chip 2 can be deflected at the mirror surface 91 such that the radiation emits laterally out of the component.
  • a compensation layer 15 is preferably arranged between the semiconductor chip 2 and the prism, which allows a nearly planar surface.
  • a conversion layer is arranged downstream of the semiconductor chip 2 as an optical element 9 in the emission direction.
  • the conversion layer preferably contains at least one conversion element which at least partially absorbs the radiation emitted by the semiconductor chip 2 and emits in a different wavelength range.
  • the concentration of the conversion element in the conversion layer can be determined such that the radiation emitted by the semiconductor chip 2 is almost completely absorbed.
  • the concentration of the conversion element may be lower, so that only part of the radiation emitted by the semiconductor chip 2 is absorbed, in this case, preferably, a mixed radiation emitted by the component is formed, which comprises the radiation emitted by the semiconductor chip and the radiation re-emitted by the conversion element.
  • the semiconductor chip 2 is arranged in the emission direction as an optical element 9, downstream of an angle filter, or an edge filter, close to the chip.
  • a compensation layer 15 is arranged between the semiconductor chip 2 and the filter for the planar arrangement of the filters.
  • FIGS. 6A to 6F respectively show process steps for producing a plurality of radiation-emitting components.
  • a semiconductor layer sequence 20 for example epitaxially, is grown on a growth substrate 10.
  • a first contact layer 21 is applied on the semiconductor layer sequence 20.
  • semiconductor layer sequence 20 and arranged thereon first contact layer 21 structured, preferably by means of etching. This structuring results in semiconductor chips 2, each having a semiconductor layer sequence 20 and a first contact layer 21 arranged thereon.
  • a carrier 1 is provided, the first contact structures 4a and second Having contact structures 4b.
  • the carrier 1 and the growth substrate 10 are arranged relative to each other such that the semiconductor chips 2 face the first contact structures 4a.
  • the first contact structure 4a is accordingly structured on the carrier 1 in such a way that a partial region of the first contact structure 4a is approximately as large as the base surface of a semiconductor chip 2.
  • Semiconductor chip 2 with the first contact layer 21 on a portion of the first contact structure of the carrier 1 is arranged.
  • the first contact layer 21 is facing the carrier 1.
  • the semiconductor chips 2 can be positioned on the carrier 1 by means of an automatic pick and place process and subsequently electrically and / or thermally connected (not shown).
  • the first contact layer 21 not only serves for the electrical contacting of the semiconductor chip 2, but may also assume the puncture of an optical mirror. This means that the first contact layer 21 that of the
  • Semiconductor chip 2 emitted radiation which is emitted in the direction of the carrier 1, preferably in the direction of Radiation exit surface 3 of the semiconductor chip 2 is reflected back.
  • a passivation layer 5 applied at least on each of the side surfaces of a semiconductor chip 2.
  • the passivation layer 5 preferably covers a partial area of the radiation exit area 3, in particular the edge area of the radiation exit area 3.
  • the passivation layer 5 is preferably applied in regions to the carrier 1 and to the first and second contact structures 4a, 4b.
  • the passivation layer 5 is accordingly arranged on the semiconductor chip 2 and the carrier 1 such that it extends over the edge region of the radiation exit surface 3 and over the side surfaces of the semiconductor chip 2.
  • the carrier 1 at least partially on a passivation layer 5 arranged thereon.
  • 0 guides the first contact structure 4a and the second contact structure
  • a second contact layer 6 is applied to at least one subregion of the 0 passivation layer 5.
  • the second contact layer 6 is preferably arranged in the form of a frame on a partial region of the radiation exit surface 3 of the semiconductor chip 2. A part of the second contact layer 6 is in direct contact with the radiation exit surface 3.
  • the frame-shaped arrangement of the second contact layer 6 is preferably carried out a current expansion in the semiconductor chip 2, whereby the efficiency increases with advantage.
  • the second contact layer 6 is preferably at least partially transparent to radiation for the radiation emitted by the semiconductor chip 2.
  • the largest possible partial surface of the radiation exit surface 3 is free of passivation layer 5 and second contact layer 6.
  • each a passivation layer 5 and a second contact layer 6 are arranged.
  • the second contact layer 6 preferably represents the second 'contact of the semiconductor chips. 2 That is, the second contact layer 6, both the second contact of the semiconductor chips 2, for example the n-contact, and the electrical supply from the semiconductor chip 2 to the second contact structure 4b , It is therefore not necessary, as conventionally, to arrange a second contact of the semiconductor chip and additionally an electrical supply to the second contact.
  • the radiation-emitting components produced in the majority can now be singulated by means of cuts 12.
  • the carrier 1 is arranged with semiconductor chips 2 arranged thereon in such a way that in each case one radiation-emitting component has at least one semiconductor chip 2.
  • the number of semiconductor chips of a component may vary, depending in each case on the intended use of the component.
  • the invention is not limited by the description based on the embodiments of this, but includes each new feature and any combination of features, which in particular includes any combination of features in the claims, even if this feature or this combination itself is not explicitly in the claims or embodiments is given.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

Es ist ein strahlungsemittierendes Bauelement vorgesehen, das einen Träger (1) und mindestens einen darauf angeordneten Halbleiterchip (2) aufweist. Der Halbleiterchip (2) weist eine aktive Schicht zur Erzeugung von elektromagnetischer Strahlung und eine erste Kontaktschicht (21) auf. Der Träger (1) weist zur elektrischen Kontaktierung des mindestens einen Halbleiterchips (2) mindestens eine erste und eine zweite Kontaktstruktur (4a, 4b) auf. Der Halbleiterchip (2) ist über die erste Kontaktschicht (21) mit der ersten Kontaktstruktur (4a) elektrisch leitend verbunden. Zumindest bereichsweise auf zumindest einer Seitenfläche des Halbleiterchips (2) ist eine Passivierungsschicht (5) angeordnet. Auf zumindest einem Teilbereich der Passivierungsschicht (5) ist eine zweite Kontaktschicht (6) angeordnet, die von der von dem Träger (1) abgewandten Oberfläche des Halbleiterchips (2) über die Passivierungsschicht (5) zu der zweiten Kontaktstruktur (4b) führt. Der Halbleiterchip (2) weist kein Aufwachssubstrat (10) auf. Ferner ist ein Verfahren zur Herstellung eines solchen Bauelements angegeben.

Description

Beschreibung
Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines Strahlungsemittierenden Bauelements
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2008 028 886.1, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die vorliegende Erfindung betrifft ein
Strahlungsemittierendes Bauelement mit einem Träger und mindestens einem Halbleiterchip. Weiterhin betrifft die Erfindung ein Verfahren zum Herstellen eines Strahlungsemittierenden Bauelements.
Herkömmlicherweise weisen Halbleiterchips eine erste Kontaktschicht, eine darauf angeordnete Halbleiterschichtenfolge und eine auf der der ersten Kontaktschicht gegenüberliegenden Seite der Halbleiterschichtenfolge angeordnete zweite KontaktSchicht auf. Dabei bildet beispielsweise die Oberfläche des Halbleiterchips, auf der die zweite Kontaktschicht aufgebracht ist, eine Strahlungsaustrittsfläche für die von dem Halbleiterchip emittierte Strahlung.
Die zweite Kontaktschicht kann dabei bereichsweise auf der Strahlungsaustrittsfläche angeordnet sein. Beispielsweise ist die zweite Kontaktschicht als' Kontaktstruktur mit Stegen und einem Bondpad ausgebildet. Auf Bereichen der Strahlungsaustrittsfläche, auf der die' Kontaktstruktur aufgebracht ist, findet meist keine Strahlungsauskopplung statt, da die Kontaktstruktur herkömmlicherweise strahlungsabsorbierend ist. Die tatsächlich zur Strahlungsauskopplung genutzte Fläche des Halbleiterchips ist demnach durch die Kontaktstruktur eingeschränkt . Diese Reduktion ist abhängig von der Fläche der Kontaktstruktur im Verhältnis zur Strahlungsaustrittsfläche. Durch die reduzierte Strahlungsaustrittsfläche reduziert sich nachteilig die Effizienz des Halbleiterchips.
Bei herkömmlichen Halbleiterchips kommen als elektrische Kontaktiertechniken zwischen dem Chip und einem Träger überwiegend Drahtbonden und Löten oder eine Chipmontage mit Leitkleber zum Einsatz . Durch die Kontaktierung des Halbleiterchips über Bonddrähte auf Bondpads erschwert sich nachteilig eine chipnahe Anordnung von optischen Elementen an den Halbleiterchip.
Der Erfindung liegt die Aufgabe zugrunde, ein Strahlungsemittierendes Bauelement anzugeben, das insbesondere eine verbesserte Effizienz und gleichzeitig eine geringe Höhe aufweist. Ferner ist es Aufgabe der Erfindung, ein Verfahren zum Herstellen eines solchen
Strahlungsemittierenden Bauelements anzugeben.
Diese Aufgaben werden unter anderem durch ein Strahlungsemittierendes Bauelement mit den Merkmalen des Patentanspruchs 1 und ein Verfahren zu dessen Herstellung mit den Merkmalen des Patentanspruchs 13 gelöst. Vorteilhafte Ausführungsformen und bevorzugte Weiterbildungen des Bauelements und des Verfahrens zu dessen Herstellung sind Gegenstand der abhängigen Ansprüche.
Erfindungsgemäß ist ein Strahlungsemittierendes Bauelement vorgesehen, das einen Trager und mindestens einen auf dem Träger angeordneten .Halbleiterchip aufweist. Der Halbleiterchip weist eine aktive Schicht zur Erzeugung von elektromagnetischer Strahlung und eine erste Kontaktschicht auf. Der Träger weist zur elektrischen Kontaktierurig des mindestens einen Halbleiterchips mindestens eine erste und eine zweite Kontaktstruktur auf. Der Halbleiterchip ist über die erste Kontaktschicht mit der ersten Kontaktstruktur elektrisch leitend verbunden. Zumindest bereichsweise ist auf zumindest einer Seitenfläche des Halbleiterchips eine Passivierungsschicht angeordnet. Auf zumindest einem Teilbereich der Passivierungsschicht ist eine zweite Kontaktschicht angeordnet, die von der von dem Träger abgewandten Oberfläche des Halbleiterchips über die Passivierungsschicht, vorzugsweise entlang der Seitenfläche des Halbleiterchips, zu der zweiten Kontaktstruktur führt. Der Halbleiterchip weist kein Aufwachssubstrat auf .
Der Halbleiterchip ist als so genannter substratloser Halbleiterchip ausgebildet. Als substratloser Halbleiterchip wird im Rahmen der Anmeldung ein Halbleiterchip angesehen, während dessen Herstellung das Aufwachssubstrat, auf dem eine Halbleiterschichtenfolge, beispielsweise epitaktisch, aufgewachsen worden ist, vollständig abgelöst worden ist.
Durch substratlose Halbleiterchips ergibt sich mit Vorteil eine besonders geringe Bauhöhe des Bauelements. Die Abmessung des strahlungsemittierenden Bauelements kann so nahezu im Bereich der Dicke der Epitaxieschichtenfolge liegen.
Die Kontaktierung des Halbleiterchips erfolgt nicht durch Bonddrähte, sondern durch die zweite Kontaktschicht. Die zweite Kontaktschicht ist dabei planar geführt. Unter einer planaren Führung ist dabei eine chipnahe Anordnung zu verstehen. Das heißt, dass keine Bonddrähte oder andere Leitstrukturen, die in einem Abstand zum Halbleiterchip angeordnet sind, Verwendung finden. Die zweite KontaktSchicht ist dabei entlang der Seitenfläche des Halbleiterchips auf einer Passivierungsschicht angeordnet. Die Passivierungsschicht ist vorzugsweise elektrisch isolierend, um einen Kurzschluss des Halbleiterchips zu vermeiden.
Durch die planare Kontaktierung des Halbleiterchips ergibt sich eine besonders geringe Bauhöhe des Bauelements . Eine chipnahe Anordnung von beispielsweise optischen Elementen ermöglicht sich mit Vorteil.
Ferner ist die zweite Kontaktschicht des Halbleiterchips, beispielsweise die n-Kontaktschicht, zur elektrischen Kontaktierung des Halbleiterchips zu der zweiten
Kontaktstruktur des Trägers geführt. Ein Bonddraht oder eine Leitstruktur zusätzlich zur zweiten Kontaktschicht findet somit keine Verwendung. Die zweite Kontaktschicht führt lateral über- die Oberfläche des Halbleiterchips hinaus, vorzugsweise entlang der Seitenfläche des Halbleiterchips auf die dem Halbleiterchip zugewandte Oberfläche des Trägers, und insbesondere zu der zweiten Kontaktstruktur. Das bedeutet, dass die zweite Kontaktschicht vorzugsweise unter anderem über die mit der Passivierungsschicht versehene Seitenfläche des Halbleiterchips führt.
Die zweite Kontaktschicht ist vorzugsweise so angeordnet, dass sie lediglich einen Teilbereich der Oberfläche des Halbleiterchips, insbesondere lediglich einen Randbereich der Oberfläche, bedeckt. Bevorzugt weist weniger als 20%, besonders bevorzugt weniger als 10% der Oberfläche eine zweite KontaktSchicht auf . Bei einer bevorzugten Ausführungsform ist die zweite Kontaktschicht für die von der aktiven Schicht emittierte Strahlung zumindest teilweise strahlungsdurchlässig. Besonders bevorzugt ist die Passivierungsschicht für die von der aktiven Schicht emittierte Strahlung zumindest teilweise strahlungsdurchlässig.
Eine Absorption der von dem Halbleiterchip emittierten Strahlung in der zweiten Kontaktschicht und/oder in der Passivierungsschicht kann dadurch mit Vorteil minimiert werden, sodass sich die Effizienz des Bauelements mit Vorteil steigert. Bevorzugt beträgt die Absorption der von dem Halbleiterchip emittierten Strahlung in der zweiten Kontaktschicht und/oder in der Passivierungsschicht weniger als 40%, besonders bevorzugt weniger als 20%.
Bei einer bevorzugten Ausführungsform ist die zweite KontaktsChicht auf der von dem Träger abgewandten Oberfläche des Halbleiterchips rahmenförmig angeordnet. Die Oberfläche, auf der die zweite Kontaktschicht geführt ist, ist vorzugsweise die Strahlungsaustrittsfläche des Halbleiterchips .
Die zweite Kontaktschicht kann vorzugsweise den Bereich der Strahlungsaustrittsfläche des Halbleiterchips vollständig umgeben, wobei der Umriss der rahmenförmigen Kontaktstruktur beispielsweise rechteckförmig, rund, oval oder in einer anderen geometrischen Form auf der Oberfläche des Halbleiterchips geführt ist.
Durch die rahmenförmige Anordnung der zweiten Kontaktschicht auf der Oberfläche des Halbleiterchips verbessert sich mit Vorteil die StromaufWeitung des Halbleiterchips, wodurch sich die Effizienz der Strahlungserzeugung mit Vorteil verbessert. Die rahmenförmige Kontaktgeometrie der zweiten Kontaktschicht eignet sich besonders für Chips mit einer Seitenlänge von weniger als 400 μm.
Bei einer bevorzugten Ausgestaltung des Bauelements weist die zweite Kontaktschicht Kontaktstege auf, die auf der von dem Träger abgewandten Oberfläche des Halbleiterchips angeordnet sind.
Bevorzugt ist die zweite Kontaktschicht auf der Oberfläche des Halbleiterchips rahmenförmig angeordnet, wobei in diesem Rahmenkontakt Kontaktstege angeordnet, sind, die sich vorzugsweise auf der Oberfläche des Halbleiterchips nicht kreuzen und besonders bevorzugt parallel zueinander verlaufen. Die Kontaktstege stehen dabei bereichsweise in direktem Kontakt mit dem Rahmenkontakt .
Durch die Kontaktstege verbessert sich die Stromaufweitung des Halbleiterchips, wodurch größere Chipabmessungen möglich sind. Eine solche Kontaktstruktur ist besonders vorteilhaft für Chips mit einer Seitenlänge von größer als 400 μm.
Bei einer besonders bevorzugten Ausgestaltung ist auf der zweiten Kontaktschicht eine Metallschicht angeordnet.
Besonders bevorzugt sind auf der zweiten KontaktSchicht Metallstege geführt, wobei die Metallstege vorzugsweise schmäler sind als die zweite Kontaktschicht. Die Metallstege weisen also bevorzugt eine geringere Breite auf als die zweite Kontaktstruktur. Das bedeutet, dass die zweite
Kontaktschicht die Metallstege in Aufsicht auf das Bauelement lateral überragt . Alternativ kann die Metallschicht in die zweite Kontaktschicht eingebracht sein. Das bedeutet, dass die Metallschicht in die zweite' Kontaktschicht eingebettet ist. Die Metallschicht ist somit vorzugsweise zumindest an den Seitenflächen von der zweiten KontaktSchicht umschlossen.
Eine der elektrischen Zuführungen des Halbleiterchips kann somit zwei verschiedene Materialien aufweisen, die zweite Kontaktschicht und die Metallschicht . Dabei kann die Metallschicht auf der zweiten KontaktSchicht angeordnet sein oder in die zweite Kontaktschicht eingebettet sein. Die Metallschicht verbessert dabei die Leitfähigkeit der elektrischen Zuführung. Mit Vorteil kann dabei eine, im Vergleich' zu einer herkömmlich zur Kontaktierung verwendeten Metallschicht, schmälere Metallschicht verwendet werden. Durch eine zusätzliche Metallschicht verbessert sich die Leitfähigkeit, wobei gleichzeitig durch die möglichst geringe Breite der Metallschicht die Absorption der von dem Halbleiterchip emittierten Strahlung in der Metallschicht reduziert ist.
Bevorzugt weisen sowohl die zweite KontaktSchicht als auch die Metallschicht jeweils Kontaktstege auf, wobei die Kontaktstege der Metallschicht auf oder in den Kontaktstegen der zweiten KontaktSchicht angeordnet sind, besonders bevorzugt weist die Metallschicht Kontaktstege auf, die eine geringere Breite aufweisen als die Kontaktstege der zweiten Kontaktschicht .
Bei einer bevorzugten Ausführungsform sind durch den Träger erste und zweite Durchkontaktierungen geführt, wobei jeweils die erste Durchkontaktierung mit der ersten Kontaktstruktur und jeweils die zweite Durchkontaktierung mit der zweiten Kontaktstruktur elektrisch leitend verbunden ist.
Durch eine Kontaktierung des Halbleiterchips über Durchkontaktierungen, die durch den Träger führen, kann das Strahlungsemittierende Bauelement oberflächenmontierbar ausgebildet sein. Oberflächenmontierbare Bauelemente, oder auch so genannte SMT-Bauelemente (SMT: Surface Mount Technology) , zeichnen sich dadurch aus, dass sie mittels lötfähigen Kontaktbereichen direkt beispielsweise auf eine Leiterplatte gelötet werden können. Dadurch werden sehr dichte Bestückungen möglich, wodurch sich der Platzbedarf verringert. Dies erlaubt eine hohe Packungsdichte.
Bevorzugt ist die zweite Kontaktschicht eine TCO-Schicht (TCO: Transparent Conductive Oxide) . Besonders bevorzugt umfasst die zweite Kontaktschicht IZO (Indium-Zink-Oxid) , ITO (Indium-Zinn-Oxid) oder ZnO (Zink-Oxid) .
Der Träger enthält bevorzugt eine Keramik, Silizium oder Aluminiumnitrid. Alternativ kann der Träger eine intermetallische Keramik, ein Metall oder eine Metalllegierung mit einer darauf angeordneten elektrisch isolierenden Schicht, beispielsweise ein. Dielektrikum, umfassen.
Bei einer weiteren Ausgestaltung des Bauelements ist an der von dem Träger abgewandten Oberfläche des Halbleiterchips zumindest ein optisches Element angeordnet. Vorzugsweise ist das optische Element der Strahlungsaustrittsfläche des Halbleiterchips nachgeordnet . Unter optischen Elementen sind unter anderem Komponenten zu verstehen, die für die von der aktiven Schicht des Halbleiterchips emittierte Strahlung strahlformende Eigenschaften aufweisen, die also insbesondere die Abstrahlcharakteristik und/oder die Direktionalität der emittierten Strahlung gezielt beeinflussen.
Beispielsweise ist dem Halbleiterchip ein verspiegeltes Prisma nachgeordnet, das eine 90° -Umlenkung der von dem Halbleiterchip emittierten Strahlung bewirkt. Dadurch kann unter anderem ein Seitenemitter erzeugt werden. Ferner können eine oder mehrere Schichten mit einem darin enthaltenen Konversionselement, so genannte Konversionsschichten, der Strahlungsaustrittsfläche nachgeordnet sein. Das Konversionselement absorbiert die von' dem Halbleiterchip emittierte Strahlung zumindest teilweise und emittiert Strahlung in einem anderen Wellenlängenbereich. Des Weiteren können Winkel- oder Kantenfilter dem Halbleiterchip nachgeordnet sein.
Durch die chipnahe Kontaktierung des Halbleiterchips, die nicht wie herkömmlicherweise über Bonddrähte erfolgt, kann mit Vorteil eine chipnahe Anordnung der optischen Elemente erfolgen. Kompakte Bauelemente mit geringen Bauelementabmessungen können so realisiert werden.
Bevorzugt weist die zweite Kontaktschicht eine Dicke in einem Bereich zwischen einschließlich 50 nm und einschließlich 300 nm auf. Der Halbleiterchip weist bevorzugt eine Höhe von weniger als 40 μm auf. Ein Verfahren zum Herstellen einer Mehrzahl von " strahlungsemittierenden Bauelementen umfasst folgende Verfahrensschritte :
- Bereitstellen eines Trägers, der erste und zweite Kontaktstrukturen aufweist,
- Bereitstellen eines AufwachsSubstrats,
- Aufwachsen einer Halbleiterschichtenfolge auf das AufwachsSubstrat , - Aufbringen einer ersten KontaktSchicht auf die Halbleiterschichtenfolge ,
- Strukturieren der Halbleiterschichtenfolge mit darauf angeordneter erster Kontaktschicht, sodass Halbleiterchips gebildet werden, die jeweils eine Halbleiterschichtenfolge und eine erste Kontaktschicht aufweisen,
- Anordnen des Trägers und des Aufwachssubstrats relativ zueinander derart, dass die Halbleiterchips den ersten Kontaktstrukturen zugewandt sind,
- jeweils mechanisches und elektrisch leitendes Verbinden der ersten KontaktSchicht des Halbleiterchips mit jeweils einer ersten Kontaktstruktur und vollständiges Entfernen des mit den Halbleiterchips verbundenen Aufwachssubstrats von den Halbleiterchips ,
- Aufbringen einer Passivierungsschicht zumindest bereichsweise auf jeweils zumindest eine Seitenfläche eines Halbleiterchips , und
- Aufbringen einer zweiten Kontaktschicht auf jeweils zumindest einem Teilbereich der Passivierungsschicht, wobei die zweite Kontaktschicht jeweils von der von dem Träger abgewandten Oberfläche des Halbleiterchips über die
Passivierungsschicht zu der zweiten Kontaktstruktur führt. Vorteilhafte Ausgestaltungen des Verfahrens ergeben sich analog zu den vorteilhaften Ausgestaltungen des Strahlungsemittierenden Bauelements und umgekehrt . Mittels des Verfahrens ist insbesondere ein hier beschriebenes Strahlungsemittierendes Bauelement herstellbar. Das bedeutet, die in Verbindung mit dem Bauelement offenbarten Merkmale gelten auch für das Verfahren und werden somit nicht nochmals erläutert .
Durch ein solches Verfahren ist es möglich, gleichzeitig eine Mehrzahl von Strahlungsemittierenden Bauelementen herzustellen. Die Halbleiterchips sind dabei gemeinsam auf einem Träger angeordnet. Die Herstellung in Großserie ermöglicht sich dadurch mit Vorteil.
Bevorzugt wird jeweils eine Metallschicht auf die zweite Kontaktschicht aufgebracht oder in die zweite Kontaktschicht, beispielsweise mittels eines Ätzverfahrens, eingebracht. Dadurch verbessert sich die Leitfähigkeit der Kontaktierung des Halbleiterchips.
Bei einer bevorzugten Ausgestaltung wird der Träger mit darauf angeordneten Halbleiterchips zu
Strahlungsemittierenden Bauelementen vereinzelt, die jeweils zumindest einen Halbleiterchip aufweisen. Das Bauelement ist dabei nicht auf lediglich einen Halbleiterchip eingeschränkt.
Die Anzahl der Halbleiterchips eines Strahlungsemittierenden
Bauelements kann in Hinsicht auf den Verwendungszweck des
Bauelements variieren.
Weitere Merkmale, Vorteile, bevorzugte Ausgestaltungen und
Zweckmäßigkeiten des Strahlungsemittierenden Bauelements oder des Verfahrens ergeben sich aus den im Folgenden in Verbindung mit den Figuren 1 bis 6 erläuterten Ausführungsbeispielen. Es zeigen:
Figur IA einen schematischen Querschnitt eines ersten Ausführungsbeispiels eines erfindungsgemäßen
Bauelements ,
Figur IB eine schematische Aufsicht auf das
Ausführungsbeispiel des erfindungsgemäßen Bauelements aus Figur IA,
Figur 2 eine schematische Aufsicht eines zweiten
Ausführungsbeispiels eines erfindungsgemäßen Bauelements ,
- Figur 3A eine schematische Aufsicht eines dritten
.Ausführungsbeispiels eines erfindungsgemäßen Bauelements ,
Figur 3B einen schematischen Querschnitt des Halbleiterchips des dritten Ausführungsbeispiels aus Figur 3A mit darauf angeordneter zweiter Kontaktschicht und Metallschicht,
Figur 4A einen schematischen Querschnitt eines vierten
Ausführungsbeispiels eines erfindungsgemäßen Bauelements ,
Figur 4B eine schematische Aufsicht auf das Ausführungsbeispiel des erfindungsgemäßen
Bauelements aus Figur 4A, Figuren 5A bis 5C jeweils einen schematischen Querschnitt eines Ausführungsbeispiels eines erfindungsgemäßen. Bauelements, und
Figuren 6A bis 6F jeweils eine schematische Ansicht eines
Bauelements während des Verfahrens zur Herstellung.
Gleiche oder gleich wirkende Bestandteile sind jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
Figur IA stellt ein Strahlungsemittierendes Bauelement dar, das einen Träger 1 und einen darauf angeordneten Halbleiterchip 2 aufweist. Der Halbleiterchip 2 weist eine aktive Schicht zur Erzeugung von elektromagnetischer Strahlung und eine erste Kontaktschicht 21 auf.
Die aktive Schicht des Halbleiterchips 2 weist einen pn- Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur (SQW) oder eine MehrfachquantentopfStruktur (MQW) zur Strahlungserzeugung auf .
Der Halbleiterchip 2 basiert bevorzugt auf einem Nitrid-, einem Phosphit- oder einem Arsenidverbindungshalbleiter . „Auf Nitrid-, Phosphit- oder Arsenidverbindungshalbleitern basierend" bedeutet im vorliegenden Zusammenhang, dass die aktive Epitaxieschichtenfolge oder zumindest eine Schicht davon ein III/V-Halbleitermaterial mit der Zusammensetzung InxGayAl:L--x_yP oder InxGayAl]__x_yN oder InxGayAli_x_yAs, jeweils mit 0 = x = l, 0 = y = 1 und x + y = 1, umfasst. Der Halbleiterchip 2 des strahlungsemittierenden Bauelements weist kein Aufwachssubstrat auf. Der Halbleiterchip 2 ist somit als substratloser Halbleiterchip ausgebildet .
Durch einen substratlosen Halbleiterchip 2 ergibt sich mit Vorteil eine besonders geringe Bauhöhe des Bauelements. •Bevorzugt weist der Halbleiterchip 2 eine Höhe von weniger als 100 μm, besonders bevorzugt von weniger als 40 μm auf. Die Abmessung des Bauelements kann so nahezu im Bereich der Dicke der Epitaxieschichtenfolge liegen.
Der Träger 1 weist zur elektrischen Kontaktierung des Halbleiterchips 2 eine erste Kontaktstruktur 4a und eine zweite Kontaktstruktur 4b auf . Der Halbleiterchip 2 ist bereichsweise auf der ersten Kontaktstruktur 4a angeordnet.
Der Halbleiterchip 2 ist über die erste KontaktSchicht 21 mit der ersten Kontaktstruktur 4a elektrisch leitend verbunden.
Die erste Kontaktstruktur 4a und die zweite Kontaktstruktur 4b sind so auf dem Träger 1 angeordnet, dass sie voneinander elektrisch isoliert sind. Dazu sind die erste Kontaktstruktur 4a und der zweite Kontaktstruktur 4b auf dem Träger 1 voneinander beabstandet angeordnet.
Der Halbleiterchip 2 weist eine Strahlungsaustrittsfläche 3 auf, die auf der dem Träger 1 gegenüberliegenden Seite .des Halbleiterchips 2 angeordnet ist.
Auf den Seitenflächen des Halbleiterchips 2 und bereichsweise auf der Strahlungsaustrittsfläche 3 des Halbleiterchips 2 ist eine Passivierungsschicht 5 angeordnet. Bevorzugt weisen die gesamten Seitenflächen und der Bereich der Strahlungsaustrittsfläche 3, der an die Seitenflächen des Halbleiterchips 2 angrenzt, also insbesondere der Randbereich der Strahlungsaustrittsfläche 3, eine Passivierungsschicht 5 auf. Die Passivierungsschicht 5 ist vorzugsweise rahmenförmig auf der Strahlungsaustrittsfläche 3 angeordnet, wobei die Passivierungsschicht 5 in Aufsicht auf den Halbleiterchip 2 den Halbleiterchip 2 lateral überragt. Die Passivierungsschicht 5 ist somit teilweise neben dem Halbleiterchip 2 angeordnet .
Ferner ist die Passivierungsschicht 5 zumindest teilweise zwischen erster Kontaktstruktur 4a und zweiter Kontaktstruktur 4b angeordnet. Die Passivierungsschicht 5 kann sich auch auf die zweite Kontaktstruktur 4b ausdehnen. Die Passivierungsschicht 5 ist elektrisch isolierend.
Auf zumindest einem Teilbereich der Passivierungsschicht 5 ist eine zweite Kontaktschicht 6 angeordnet. Die zweite Kontaktschicht 6 führt von der Strahlungsaustrittsfläche 3 auf der Passivierungsschicht 5 entlang der Seitenfläche des Halbleiterchips 2 zu der zweiten Kontaktstruktur 4b. Die zweite Kontaktschicht 6 stellt somit eine elektrische Verbindung zwischen Halbleiterchip 2 und zweiter Kontaktstruktur 4b dar. Die elektrisch isolierende Passivierungsschicht 5 isoliert somit die zweite KontaktSchicht 6 bereichsweise elektrisch von dem
Halbleiterchip 2 , insbesondere von den Seitenflächen des Halbleiterchips 2.
Bevorzugt ist die zweite KontaktSchicht 6 auf der Strahlungsaustrittsfläche 3 des Halbleiterchips 2 rahmenförmig angeordnet. Ein Teilbereich der zweiten Kontaktschicht 6 steht dabei in direktem Kontakt zur Strahlungsaustrittsflache 3 des Halbleiterchips 2.' Die zweite Kontaktschicht 6 überragt lateral die Passivierungsschicht 5, die bevorzugt ebenso rahmenförmig angeordnet ist. Die Geometrie der zweiten KontaktSchicht 6, die als Rahmenkontakt ausgebildet ist, ist in Figur IB dargestellt. In Aufsicht auf das Bauelement ist die Strahlungsaustrittsflache 3 dargestellt, die rahmenförmig von der zweiten Kontaktschicht 6 umschlossen ist'. Dabei ist die Strahlungsaustrittsfläche 3 vorzugsweise größtenteils frei von der Passivierungsschicht 5 und von der zweiten Kontaktschient 6. Das bedeutet, dass vorzugsweise weniger als 20%, besonders bevorzugt weniger als 10% der Strahlungsaustrittsfläche 3 eine darauf angeordnete Passivierungsschicht 5 und/oder eine darauf angeordnete zweite Kontaktschicht 6 aufweist.
Besonders bevorzugt ist die zweite Kontaktschicht 6 für die von der aktiven Schicht emittierte Strahlung zumindest teilweise strahlungsdurchlässig. Das bedeutet, dass der Absorptionsgrad der zweiten Kontaktschicht 6 in dem Wellenlängenbereich der emittierten Strahlung des Halbleiterchips 2 bevorzugt weniger als 40%, besonders bevorzugt weniger als 20% beträgt.
Die zweite Kontaktschicht 6 ist bevorzugt eine TCO-Schicht, besonders bevorzugt umfasst die zweite Kontaktschicht 6 IZO, ITO oder ZNO. Die zweite Kontaktschicht 6 weist bevorzugt eine Dicke in einem Bereich zwischen einschließlich 50 nm und einschließlich 300 nm auf.
Der Träger 1 enthält bevorzugt eine Keramik, Silizium oder Aluminiumnitrid. Alternativ kann der Träger 1 eine intermetallische Keramik, ein Metall oder eine Metalllegierung mit einer darauf angeordneten elektrisch. isolierenden Schicht, beispielsweise ein Dielektrikum, umfassen.
In Figur 2 ist eine Aufsicht auf ein weiteres Ausführungsbeispiel eines Bauelements dargestellt. Im Unterschied zu dem in Figur IB dargestellten Ausführungsbeispiel weist die zweite KontaktSchicht 6 Kontaktstege 61 auf, die auf der Strahlungsaustrittsflache 3 des Halbleiterchips 2 angeordnet sind.
Die Kontaktstege 61 sind dabei vorzugsweise so angeordnet, dass sie sich auf der Strahlungsaustrittsfläche 3 nicht schneiden. Besonders bevorzugt sind die Kontaktstege 61 dabei so angeordnet, dass diese zu zumindest einer Seitenfläche der rahmenförmig angeordneten zweiten Kontaktschicht 6 parallel verlaufen. Bevorzugt stehen die Kontaktstege 61 bereichsweise in direktem Kontakt mit der zweiten Kontaktschicht 6.
Das in Figur 3A dargestellte Ausführungsbeispiel unterscheidet sich von dem in Figur 2 dargestellten Ausführungsbeispiel dadurch, dass auf der zweiten Kontaktschicht 6 und auf den Kontaktstegen 61 eine Metallschicht 7 angeordnet ist. Eine der elektrischen •Zuführungen des Halbleiterchips setzt sich demnach aus zwei Schichten zusammen, der zweiten Kontaktschicht 6 und der darauf angeordneten Metallschicht 7. Die Metallschicht 7 kann ferner in die zweite KontaktSchicht 6 eingebettet sein (nicht dargestellt) .
Bevorzugt weist die Metallschicht 7 Kontaktstege auf, die auf den Kontaktstegen 61 der zweiten Kontaktschicht 6 angeordnet sind. Besonders bevorzugt sind die Kontaktstege der Metallschicht 7 schmäler als die Kontaktstege 61 der zweiten Kontaktschicht 6. Das bedeutet, die Kontaktstege der Metallschicht 7 weisen vorzugsweise eine geringere Dicke auf als die Kontaktstege 61 der zweiten Kontaktschicht 6.
Durch den zweischichtigen Aufbau der elektrischen Zuführung kann die Metallschicht 7 vorzugsweise besonders schmal ausgebildet sein. Dadurch reduziert sich mit Vorteil der Anteil der emittierten Strahlung, der von der Metallschicht 7 absorbiert wird, wohingegen sich die Leitfähigkeit des Bauelements mit Vorteil durch die Metallschicht 7 verbessert.
In Figur 3B ist ein Querschnitt des Halbleiterchips 2 mit darauf angeordneter zweiter Kontaktschicht 6 und auf der zweiten KontaktSchicht 6 angeordneter Metallschicht 7 dargestellt. Die zweite Kontaktschicht 6 überragt lateral die Metallschicht 7. Bevorzugt überragt die zweite KontaktSchicht 6 beidseitig lateral die Metallschicht 7. Die Metallschicht 7 ist bevorzugt besonders schmal ausgebildet.
Alternativ kann die Metallschicht 7 in die zweite
Kontaktschicht 6 eingebettet sein (nicht dargestellt) . Die Metallschicht 7 ist in diesem Fall von der zweiten Kontaktschicht 6 lateral umschlossen.
Figur 4 zeigt ein weiteres Ausführungsbeispiel eines Strahlungsemittierenden Bauelements . In Figur- 4A ist ein Querschnitt des Bauelements, in Figur 4B eine Aufsicht des dazugehörigen Bauelements dargestellt .
Figur 4A unterscheidet sich von dem Ausführungsbeispiel aus
Figur IA dadurch, dass durch den Träger 1 erste und zweite Durchkontaktierungen 8a, 8b geführt sind. Die erste • Durchkontaktierung 8a ist mit der ersten Kontaktstruktur 4a elektrisch leitend verbunden. Die zweite Durchkontaktierung 8b ist mit der zweiten Kontaktstruktur 4b elektrisch leitend verbunden.
Im Unterschied zu dem in Figur IA dargestellten
Ausführungsbeispiel weisen die erste und die zweite KontaktStruktur 4a, 4b eine andere Strukturierung auf. Die erste Kontaktstruktur 4a weist in diesem Fall vorzugsweise im Wesentlichen eine gleiche Grundfläche wie der Halbleiterchip 2 auf. Demnach überragt die erste Kontaktstruktur 4a den
Halbleiterchip 2 in Aufsicht auf den Halbleiterchip 2 nicht lateral. Der elektrische Anschluss des Halbleiterchips 2 erfolgt mittels Durchkontaktierungen 8a, 8b durch den Träger 1 hindurch. Die zweite Kontaktstruktur 4b ist vorzugsweise elektrisch isoliert in einem Abstand zu der ersten KontaktStruktur 4a auf dem Träger angeordnet. Der. Halbleiterchip 2 wird dabei über die zweite Kontaktstruktur 6 mit der zweiten Kontaktstruktur 4b elektrisch leitend verbunden.
Das in Figur 4 dargestellte Bauelement ist mittels der ersten und der zweiten Durchkontaktierung 8a, 8b vorzugsweise als oberflächenmontierbares Bauelement ausgebildet.
In den Figuren 5A bis 5C sind jeweils Querschnitte von
Strahlungsemittierenden Bauelementen dargestellt, bei denen dem Halbleiterchip 2 jeweils ein optisches Element 9 nachgeordnet ist .
Durch die Kontaktierung des Halbleiterchips 2, die
■bonddrahtlos erfolgt, können optische Elemente chipnah an dem Halbleiterchip 2 angeordnet werden. In Figur 5A ist dem Halbleiterchip 2 beispielsweise als optisches Element 9 ein verspiegeltes Prisma nachgeordnet. Das Prisma lenkt die von dem Halbleiterchip 2 emittierte Strahlung um etwa 90° um. Dadurch kann ein Seitenemitter realisiert werden. Das bedeutet, dass bevorzugt seitlich aus dem Bauelement Strahlung auskoppelt wird. Durch die chipnahe Anordnung des Prismas ist mit Vorteil ein kompakter Seitenemitter realisierbar.
Das Prisma weist auf der dem Halbleiterchip 2 abgewandten
Oberfläche eine Verspiegelung 91 auf . Die dem Halbleiterchip 2 abgewandte Oberfläche des Prismas ist vorzugsweise vollständig verspiegelt. Dadurch kann die von dem Halbleiterchip 2 emittierte Strahlung an der Spiegelfläche 91 so umgelenkt werden, dass die Strahlung seitlich aus dem Bauelement emittiert.
Um das Prisma auf einer nahezu ebenen Oberfläche anzuordnen, ist vorzugsweise zwischen dem Halbleiterchip 2 und dem Prisma eine Ausgleichsschicht 15 angeordnet, die eine nahezu planare Oberfläche ermöglicht.
In dem Ausführungsbeispiel aus Figur 5B ist dem Halbleiterchip 2 als optisches Element 9 in Abstrahlrichtung eine Konversionsschicht nachgeordnet. Die Konversionsschicht enthält bevorzugt mindestens ein Konversionselement, das die von dem Halbleiterchip 2 emittierte Strahlung zumindest teilweise absorbiert und in einem anderen Wellenlängenbereich emittiert. Dabei kann die Konzentration des Konversionselements in der Konversionsschicht so bestimmt sein, dass die von dem Halbleiterchip 2 emittierte Strahlung nahezu vollständig absorbiert wird. Alternativ kann die Konzentration des Konversionselements geringer sein, sodass lediglich ein Teil der von dem Halbleiterchip 2 emittierten Strahlung absorbiert wird, in diesem Fall entsteht vorzugsweise eine von dem Bauelement emittierte Mischstrahlung, die die von dem Halbleiterchip emittierte Strahlung und die von dem Konversionselement reemittierte Strahlung umfasst.
Bei dem in Figur 5C dargestellten Ausführungsbeispiel eines Strahlungsemittierenden Bauelements ist dem Halbleiterchip 2 in Abstrahlrichtung als optisches Element 9 ein Winkelfilter, beziehungsweise ein Kantenfilter, chipnah nachgeordnet. Wie in dem Ausführungsbeispiel von Figur 5A ist zur planaren Anordnung der Filter eine Ausgleichsschicht 15 zwischen Halbleiterchip 2 und Filter angeordnet.
In den Figuren 6A bis 6F sind jeweils Verfahrensschritte zur Herstellung einer Mehrzahl von Strahlungsemittierenden Bauelementen dargestellt.
Wie in Figur 6A dargestellt, wird auf ein Aufwachssubstrat 10 eine Halbleiterschichtenfolge 20, beispielsweise epitaktisch, aufgewachsen. Auf die Halbleiterschichtenfolge 20 wird eine erste Kontaktschicht 21 aufgebracht.
Anschließend wird, wie in Figur 6B dargestellt, die
Halbleiterschichtenfolge 20 und die darauf angeordnete erste Kontaktschicht 21 strukturiert, bevorzugt mittels Ätzen. Durch diese Strukturierung entstehen Halbleiterchips 2, die jeweils eine Halbleiterschichtenfolge 20 und eine darauf angeordnete erste Kontaktschicht 21 aufweisen.
Wie in Figur 6C dargestellt, wird ein Träger 1 bereitgestellt, der erste Kontaktstrukturen 4a und zweite Kontaktstrukturen 4b aufweist. Der Träger 1 und das ÄufwachsSubstrat 10 werden relativ zueinander derart angeordnet, dass die Halbleiterchips 2 den ersten Kontaktstrukturen 4a zugewandt sind. Die erste Kontaktstruktur 4a ist auf dem Träger 1 demnach derart strukturiert, dass ein Teilbereich der ersten Kontaktstruktur 4a etwa so groß ist wie die Grundfläche eines Halbleiterchips 2.
Anschließend wird die erste Kontaktschicht 21 eines
Halbleiterchips 2 jeweils mechanisch und elektrisch leitend mit jeweils einer ersten Kontaktstruktur 4a verbunden. Anschließend wird das mit den Halbleiterchips 2 verbundene Aufwachssubstrat 10 vollständig von den Halbleiterchips 2 entfernt. Wie in Figur 6D dargestellt, ist somit jeder
Halbleiterchip 2 mit der ersten Kontaktschicht 21 auf einem Teilbereich der ersten Kontaktstruktur des Trägers 1 angeordnet. Die erste Kontaktschicht 21 ist dabei dem Träger 1 zugewandt .
Alternativ können die Halbleiterchips 2 mittels eines automatischen Bestückungsverfahrens (Pick and Place- Prozesses) auf dem Träger 1 positioniert und nachfolgend elektrisch und/oder thermisch angeschlossen werden (nicht dargestellt) .
Die erste Kontaktschicht 21 dient mit Vorteil nicht nur der elektrischen Kontaktierung des Halbleiterchips 2, sondern kann ferner die Punktion eines optischen Spiegels übernehmen. Das bedeutet, dass die erste Kontaktschicht 21 die von dem
Halbleiterchip 2 emittierte Strahlung, die in Richtung Träger 1 emittiert wird, vorzugsweise in Richtung der Strahlungsaustrittsfläche 3 des Halbleiterchips 2 zurückreflektiert .
Im nächsten Verfahrensschritt wird, wie in Figur 6E 5 . dargestellt, bevorzugt eine Passivierungsschicht 5 zumindest auf jeweils die Seitenflächen eines Halbleiterchips 2 aufgebracht. Vorzugsweise bedeckt die Passivierungsschicht 5 einen Teilbereich der Strahlungsaustrittsfläche 3, insbesondere den Randbereich der Strahlungsaustrittsfläche 3,0 rahmenförmig . Ferner wird bevorzugt die Passivierungsschicht 5 bereichsweise auf den Träger 1 und auf die erste und zweite Kontaktstruktur 4a, 4b aufgebracht .
Die Passivierungsschicht 5 wird demnach so auf dem 5 Halbleiterchip 2 und dem Träger 1 angeordnet, dass sie sich über den Randbereich der Strahlungsaustrittsfläche 3 und über die Seitenflächen des Halbleiterchips 2 erstreckt. Bevorzugt weist der Träger 1 zumindest bereichsweise eine darauf angeordnete Passivierungsschicht 5 auf. Vorzugsweise führt 0 die erste KontaktStruktur 4a und die zweite Kontaktstruktur
5a zum elektrischen Anschluss des Halbleiterchips 2 in Aufsicht auf das Bauelement lateral aus der Passivierungsschicht 5 heraus. Das bedeutet, dass zumindest auf einem Teilbereich der ersten Kontaktstruktur 4a und auf5 einem Teilbereich der zweiten Kontaktstruktur 5b keine Passivierungsschicht 5 angeordnet ist.
Als letzter Verfahrensschritt wird eine zweite Kontaktschicht 6 auf jeweils zumindest einem Teilbereich der 0 Passivierungsschicht 5 aufgebracht. Dabei führt die zweite
Kontaktschicht 6 jeweils von der von dem Träger 1 abgewandten Oberfläche des Halbleiterchips 2 auf der Passivierungsschicht 5 entlang der Seitenfläche des Halbleiterchips 2 zu der zweiten 'Kontaktstruktur 4b. Die zweite KontaktSchicht 6 bildet demnach eine elektrische Verbindung zwischen Halbleiterchip 2 und zweiter Kontaktstruktur 4b.
Wie in Figur 6F dargestellt, ist die zweite KontaktSchicht 6 vorzugsweise rahmenförmig- auf einem Teilbereich der Strahlungsaustrittsfläche 3 des Halbleiterchips 2 angeordnet. Ein Teil der zweiten Kontaktschicht 6 steht dabei im direkten Kontakt mit der Strahlungsaustrittsfläche 3. Durch die rahmenförmige Anordnung der zweiten Kontaktschicht 6 erfolgt bevorzugt eine Stromaufweitung im Halbleiterchip 2, wodurch sich die Effizienz mit Vorteil erhöht.
Die zweite Kontaktschicht 6 ist vorzugsweise für die von dem Halbleiterchip 2 emittierte Strahlung zumindest teilweise strahlungsdurchlässig .
Wie in Figur 6F dargestellt, ist eine möglichst große Teilfläche der Strahlungsaustrittsfläche 3 frei von Passivierungsschicht 5 und zweiter Kontaktschicht 6.
Lediglich im Randbereich der Strahlungsaustrittsflache 3 sind jeweils eine Passivierungsschicht 5 und eine zweite Kontaktschicht 6 angeordnet .
Die zweite Kontaktschicht 6 stellt vorzugsweise den zweiten' Kontakt des Halbleiterchips 2 dar. Das heißt, die zweite Kontaktschicht 6 ist sowohl der zweite Kontakt des Halbleiterchips 2, beispielsweise der n-Kontakt, als auch die elektrische Zuführung von dem Halbleiterchip 2 zur zweiten Kontaktstruktur 4b. Es ist demnach nicht erforderlich, wie herkömmlicherweise, einen zweiten Kontakt des Halbleiterchips und zusätzlich eine elektrische Zuführung zu dem zweiten Kontakt anzuordnen. Die in der Mehrzahl hergestellten Strahlungsemittierenden Bauelemente können nun mittels Schnitten 12 vereinzelt werden. Dazu wird der Träger 1 mit darauf angeordneten Halbleiterchips 2 so vereinzelt, dass jeweils ein Strahlungsemittierendes Bauelement mindestens einen Halbleiterchip 2 aufweist. Die Anzahl der Halbleiterchips eines Bauelements kann dabei variieren, jeweils abhängig von dem Verwendungszweck des Bauelements.
Die Erfindung ist nicht durch die Beschreibung anhand der , Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Str.ahlungsemittierend.es Bauelement, das einen Träger (1) und mindestens einen darauf angeordneten Halbleiterchip (2) aufweist, wobei
- der Halbleiterchip (2) eine aktive Schicht zur Erzeugung von elektromagnetischer Strahlung und eine erste Kontaktschicht (21) aufweist,
- der Träger (1) zur elektrischen Kontaktierung des mindestens einen Halbleiterchips (2) mindestens eine erste und eine zweite Kontaktstruktur (4a, 4b) aufweist,
- der Halbleiterchip (2) über die erste Kontaktschicht (21) mit der ersten Kontaktstruktur (4a) elektrisch leitend verbunden ist, - zumindest bereichsweise auf zumindest einer Seitenfläche des Halbleiterchips (2) eine Passivierungsschicht (5) angeordnet ist,
- auf zumindest einem Teilbereich der. Passivierungsschicht (5) eine zweite Kontaktschicht (6) angeordnet ist, die von der von dem Träger (1) abgewandten Oberfläche des Halbleiterchips (2) über die Passivierungsschicht (5) zu der zweiten Kontaktstruktur (4b) führt, und
- der Halbleiterchip (2) kein Aufwachssubstrat (10) aufweist.
2. Strählungsemittierendes Bauelement gemäß Anspruch 1, wobei die zweite Kontaktschicht (6) für die von der aktiven Schicht emittierte Strahlung zumindest teilweise strahlungsdurchlässig ist.
3. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei die zweite KontaktSchicht (6) auf der von dem Träger (1) abgewandten Oberfläche des Halbleiterchips (2) rahmenförmig angeordnet ist .
4. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei die zweite KontaktSchicht (6) Kontaktstege (61) aufweist, die auf der von dem Träger (1) abgewandten Oberfläche des Halbleiterchips (2) angeordnet sind.
5. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei auf der zweiten Kontaktschicht (6) eine Metallschicht (7) • angeordnet ist.
6. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei in der zweiten Kontaktschicht (6) eine MetallSchicht (7) eingebracht ist.
7. Strahlungsemittierendes Bauelement gemäß einem der Ansprüche 5 oder 6 in Rückbezug auf Anspruch 4 , wobei die Metallschicht (7) Kontaktstege aufweist, die dünner sind als die KontaktStege der zweiten Kontaktschicht (6) .
8. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei durch den Träger (1) erste und zweite
Durchkontaktierungen (8a, 8b) geführt sind, und jeweils die erste Durchkontaktierung (8a) mit der ersten Kontaktstruktur (4a) und jeweils die zweite Durchkontaktierung (8b) mit der zweiten Kontaktstruktur (4b) elektrisch leitend verbunden ist.
9. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei die zweite KontaktSchicht (6) eine TCO- Schicht ist.
10. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei auf der von dem Träger (1) abgewandten Oberfläche des
Halbleiterchips (2) zumindest ein optisches Element (9) angeordnet ist.
11. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei die zweite Kontaktschicht (6) eine Dicke in einem Bereich zwischen einschließlich 50 nm und einschließlich 300 nm aufweist .
12. Strahlungsemittierendes Bauelement gemäß einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (2) eine Höhe von weniger als 40 μm aufweist .
13. Verfahren zum Herstellen einer Mehrzahl von Strahlungsemittierenden Bauelementen mit den Verfahrensschritten :
- Bereitstellen eines Trägers (1) , der erste und zweite Kontaktstrukturen (4a, 4b) aufweist, - Bereitstellen eines Aufwachssubstrats (10) ,
- Aufwachsen einer Halbleiterschichtenfolge (20) auf das Aufwachssubstrat (10) , - Aufbringen einer ersten Kontaktschicht (21) auf die Haibleiterschichtenfolge (20) ,
- Strukturieren der Halbleiterschichtenfolge (20) mit darauf angeordneter erster Kontaktschicht (21) , sodass Halbleiterchips (2) gebildet werden, die jeweils eine Halbleiterschichtenfolge (20) und eine erste Kontaktschicht (21) aufweisen,
- Anordnen des Trägers (1) und des AufwachsSubstrats (10) relativ zueinander derart, dass die Halbleiterchips (2) den ersten KontaktStrukturen (4a) zugewandt sind,
- jeweils mechanisches und elektrisch leitendes Verbinden der ersten Kontaktschicht (21) des Halbleiterchips (2) mit jeweils einer ersten Kontaktstruktur (4a) und vollständiges Entfernen des mit den Halbleiterchips (2) verbundenen Aufwachssubstrats (10) von den Halbleiterchips (2) ,
- Aufbringen einer Passivierungsschicht (5) zumindest bereichsweise auf jeweils zumindest eine Seitenfläche eines Halbleiterchips (2) , und - Aufbringen einer zweiten Kontaktschicht (6) auf jeweils zumindest einem Teilbereich der Passivierungsschicht (5) , wobei die zweite Kontaktschicht (6) jeweils von der von dem Träger (1) abgewandten Oberfläche des Halbleiterchips (2) über die Passivierungsschicht (5) zu der zweiten Kontaktstruktur (4b) führt.
14". Verfahren gemäß Anspruch 13 , wobei jeweils eine Metallschicht (7) auf die zweite Kontaktschicht (6) aufgebracht oder in die zweite Kontaktschicht (6) eingebracht wird.
15. Verfahren gemäß einem der vorhergehenden Ansprüche 13 oder 14 , wobei der Träger (1) mit darauf angeordneten Halbleiterchips (2) zu strahlungsemittierenden Bauelementen vereinzelt wird, die jeweils zumindest einen Halbleiterchip (2) aufweisen.
EP09765426A 2008-06-18 2009-05-08 Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements Withdrawn EP2286470A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008028886.1A DE102008028886B4 (de) 2008-06-18 2008-06-18 Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
PCT/DE2009/000647 WO2009152790A1 (de) 2008-06-18 2009-05-08 Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements

Publications (1)

Publication Number Publication Date
EP2286470A1 true EP2286470A1 (de) 2011-02-23

Family

ID=41066569

Family Applications (1)

Application Number Title Priority Date Filing Date
EP09765426A Withdrawn EP2286470A1 (de) 2008-06-18 2009-05-08 Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements

Country Status (5)

Country Link
EP (1) EP2286470A1 (de)
KR (1) KR20110020225A (de)
CN (1) CN101971374B (de)
DE (1) DE102008028886B4 (de)
WO (1) WO2009152790A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
DE102011010504A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektrischer Halbleiterchip
DE102011010503A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN102368527A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种无需打线的发光二极管芯片及其制备方法
JP5913955B2 (ja) * 2011-12-19 2016-05-11 昭和電工株式会社 発光ダイオード及びその製造方法
JP5865695B2 (ja) * 2011-12-19 2016-02-17 昭和電工株式会社 発光ダイオード及びその製造方法
CN105938862A (zh) * 2016-05-24 2016-09-14 华灿光电(苏州）有限公司 一种GaN基发光二极管芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1191608A2 (de) * 2000-09-12 2002-03-27 LumiLeds Lighting U.S., LLC Lichtemittierende Dioden mit verbesserter Lichtauskoppelung
EP1569283A1 (de) * 2004-01-26 2005-08-31 LumiLeds Lighting U.S., LLC LED mit optischem System zum Erhöhen der Luminanz durch Recycling des ausgestrahlten Lichts
WO2007108663A1 (en) * 2006-03-23 2007-09-27 Industry-Academic Cooperation Foundation, Yonsei University Lentille de fresnel et del l'utilisant

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
DE10017336C2 (de) 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
ATE524839T1 (de) 2004-06-30 2011-09-15 Cree Inc Verfahren zum kapseln eines lichtemittierenden bauelements und gekapselte lichtemittierende bauelemente im chip-massstab
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100878433B1 (ko) 2005-05-18 2009-01-13 삼성전기주식회사 발광소자의 오믹컨택층 제조방법 및 이를 이용한발광소자의 제조방법
DE112006002927B4 (de) * 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
KR20070111091A (ko) * 2006-05-16 2007-11-21 삼성전기주식회사 질화물계 반도체 발광다이오드
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
JP2008078525A (ja) 2006-09-25 2008-04-03 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1191608A2 (de) * 2000-09-12 2002-03-27 LumiLeds Lighting U.S., LLC Lichtemittierende Dioden mit verbesserter Lichtauskoppelung
EP1569283A1 (de) * 2004-01-26 2005-08-31 LumiLeds Lighting U.S., LLC LED mit optischem System zum Erhöhen der Luminanz durch Recycling des ausgestrahlten Lichts
WO2007108663A1 (en) * 2006-03-23 2007-09-27 Industry-Academic Cooperation Foundation, Yonsei University Lentille de fresnel et del l'utilisant

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO2009152790A1 *

Also Published As

Publication number Publication date
CN101971374A (zh) 2011-02-09
WO2009152790A1 (de) 2009-12-23
DE102008028886A1 (de) 2009-12-24
CN101971374B (zh) 2013-03-13
KR20110020225A (ko) 2011-03-02
DE102008028886B4 (de) 2024-02-29

Similar Documents

Publication Publication Date Title
DE102008028886B4 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
EP2347455B1 (de) Strahlungsemittierendes bauelement und verfahren zu dessen herstellung
EP2340568B1 (de) Optoelektronischer halbleiterkörper
DE102012108879B4 (de) Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
WO2008131735A1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
EP2193553A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE102009032486A1 (de) Optoelektronisches Bauelement
EP1592072A2 (de) Halbleiterchip für die Optoelektronik und Verfahren zu dessen Herstellung
EP2415077A1 (de) Optoelektronisches bauelement
EP2980864A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung einer kontaktstruktur für einen derartigen chip
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102012112988A1 (de) Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Scheinwerfer
WO2012107289A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
DE102008034708A1 (de) Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE10214210B4 (de) Lumineszenzdiodenchip zur Flip-Chip-Montage auf einen lotbedeckten Träger und Verfahren zu dessen Herstellung
DE102011056810B4 (de) Optoelektronisches Halbleiterbauelement
WO2012107290A1 (de) Optoelektronischer halbleiterchip mit verkapselter spiegelschicht
WO2016174238A1 (de) Anordnung mit einem substrat und einem halbleiterlaser
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2021165098A1 (de) Optoelektronischer halbleiterchip und dessen herstellungsverfahren
DE102015108056A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2022248247A1 (de) Optoelektronisches halbleiterbauteil und paneel

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20100811

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA RS

DAX Request for extension of the european patent (deleted)
17Q First examination report despatched

Effective date: 20151214

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20160625