CN101971374A - 发射辐射的器件和用于制造发射辐射的器件的方法 - Google Patents

发射辐射的器件和用于制造发射辐射的器件的方法 Download PDF

Info

Publication number
CN101971374A
CN101971374A CN2009801090638A CN200980109063A CN101971374A CN 101971374 A CN101971374 A CN 101971374A CN 2009801090638 A CN2009801090638 A CN 2009801090638A CN 200980109063 A CN200980109063 A CN 200980109063A CN 101971374 A CN101971374 A CN 101971374A
Authority
CN
China
Prior art keywords
contact
semiconductor chip
layer
contact layer
radiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801090638A
Other languages
English (en)
Other versions
CN101971374B (zh
Inventor
马蒂亚斯·扎巴蒂尔
西格弗里德·赫尔曼
贝恩德·巴克曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN101971374A publication Critical patent/CN101971374A/zh
Application granted granted Critical
Publication of CN101971374B publication Critical patent/CN101971374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

提出了一种发射辐射的器件，其具有支承体(1)和至少一个设置在支承体上的半导体芯片(2)。半导体芯片(2)具有用于产生电磁辐射的有源层和第一接触层(21)。支承体(1)至少具有第一接触结构和第二接触结构(4a，4b)，用于电接触所述至少一个半导体芯片(2)。半导体芯片(2)通过第一接触层(21)与第一接触结构(4a)导电连接。在半导体芯片(2)的至少一个侧面上至少局部地设置有钝化层(5)。在钝化层(5)的至少一个部分区域上设置有第二接触层(6)，第二接触层从半导体芯片(2)的背离支承体(1)的表面通过钝化层(5)引导至第二接触结构(4b)。半导体芯片(2)并不具有生长衬底(10)。此外，提出了一种用于制造这种器件的方法。

Description

发射辐射的器件和用于制造发射辐射的器件的方法
本专利申请要求德国专利申请10 2008 028 886.1的优先权，其公开内容通过引用结合于此。
本发明涉及一种发射辐射的器件，其具有支承体和至少一个半导体芯片。此外，本发明涉及一种用于制造发射辐射的器件的方法。
传统上，半导体芯片具有第一接触层，设置在其上的半导体层序列和设置在半导体层序列的与第一接触层对置的侧上的第二接触层。在此，例如半导体芯片的其上施加有第二接触层的表面形成对于半导体芯片发射的辐射的辐射出射面。
在此在辐射出射面上可以局部地设置有第二接触层。例如，第二接触层构建为带有接片和接合垫的接触结构。在辐射出射面的其上施加有接触结构的区域上通常不进行辐射耦合输出，因为接触结构传统上是吸收辐射的。半导体芯片的实际上用于辐射耦合输出的面于是受到接触结构限制。该缩减取决于接触结构相对于辐射出射面的面积。通过缩小的辐射出射面，不利地降低了半导体芯片的效率。
在传统的半导体芯片中，作为电接触技术在芯片和支承体之间主要使用线接合和焊接或者带有导电粘合剂的芯片安装。由于通过在接合垫上的接合线来接触半导体芯片，所以不利地使得将光学元件靠近芯片地布置到半导体芯片上变得困难。
本发明所基于的任务是，提出一种发射辐射的器件，其尤其是具有改进的效率并且同时具有低的高度。此外，本发明的任务是，提出一种用于制造这种发射辐射的器件的方法。
这些任务尤其是通过具有权利要求1的特征的发射辐射的器件以及具有权利要求13的特征的用于制造发射辐射的器件的方法来解决。该器件及其制造方法的有利的实施形式和优选的改进方案是从属权利要求的主题。
根据本发明，设计了一种发射辐射的器件，其具有支承体和至少一个设置在支承体上的半导体芯片。半导体芯片具有用于产生电磁辐射的有源层和第一接触层。支承体至少具有第一接触结构和第二接触结构，用于电接触所述至少一个半导体芯片。半导体芯片通过第一接触层与第一接触结构导电连接。在半导体芯片的至少一个侧面上至少局部地设置有钝化层。在钝化层的至少一个部分区域上设置有第二接触层，其从半导体芯片的背离支承体的表面通过钝化层优选沿着半导体芯片的侧面引导至第二接触结构。半导体芯片不具有生长衬底。
半导体芯片构建为所谓的无衬底半导体芯片。在本申请的范围中，如下半导体芯片视为无衬底半导体芯片：在其制造期间，其上例如外延地生长有半导体层序列的生长衬底被完全剥离。
通过无衬底半导体芯片，有利地得到器件的特别低的结构高度。发射辐射的器件的尺寸于是可以几乎在外延层序列的厚度的范围中。
半导体芯片的接触并不通过接合线而是通过第二接触层来实现。第二接触层在此平坦地引导。平坦地引导在此理解为一种接近芯片的布置。也就是说，没有使用接合线或者其他导电结构，其与半导体芯片间隔地设置。第二接触层在此沿着半导体芯片的侧面设置在钝化层上。钝化层优选是电绝缘的，以便避免半导体芯片的短路。
通过平坦地接触半导体芯片，得到器件的特别低的结构高度。可以有利地实现例如光学元件的接近芯片的布置。
此外，半导体芯片的第二接触层、例如n接触层为了半导体芯片的电接触而向支承体的第二接触结构引导。由此并不使用第二接触层之外的接合线或者导电结构。第二接触层横向地引导超出半导体芯片的表面，优选沿着半导体芯片的侧面引导至支承体的朝向半导体芯片的表面，并且尤其是引导至第二接触结构。这意味着，第二接触层优选尤其是通过半导体芯片的设置有钝化层的侧面来引导。
第二接触层优选设置为使得其仅仅覆盖半导体芯片的表面的部分区域，尤其是仅仅覆盖表面的边缘区域。优选的是，少于20％、特别优选少于10％的表面具有第二接触层。
在一个优选的实施形式中，第二接触层对于有源层发射的辐射至少部分是透射辐射的。特别优选地，钝化层对于有源层发射的辐射是至少部分透射辐射的。
由此，可以有利地将半导体芯片发射的辐射在第二接触层中和/或在钝化层中的吸收最小化，使得有利地提高器件的效率。优选的是，由半导体芯片发射的辐射在第二接触层中和/或在钝化层中的吸收小于40％，特别优选小于20％。
在一个优选的实施形式中，第二接触层框架状地设置在半导体芯片的背离支承体的表面上。第二接触层在其上引导的表面优选是半导体芯片的辐射出射面。
第二接触层优选可以完全包围半导体芯片的辐射出射面的区域，其中框架状的接触结构的轮廓例如以矩形、圆形、椭圆形或者其他几何形状地在半导体芯片的表面上引导。
通过将第二接触层框架状地布置在半导体芯片的表面上，有利地改进了半导体芯片的电流扩展，由此有利地改进了产生辐射的效率。第二接触层的框架状的接触几何结构特别适于具有侧面长度小于400μm的芯片。
在该器件的一个优选的扩展方案中，第二接触层具有接触接片，接触接片设置在半导体芯片的背离支承体的表面上。
优选的是，第二接触层框架状地设置在半导体芯片的表面上，其中在该框架接触部中设置有接触接片，接触接片优选在半导体芯片的表面上并不交叉并且特别优选地彼此平行走向。接触接片在此局部地与框架接触部直接接触。
通过接触接片，改进了半导体芯片的电流扩展，由此更大的芯片尺寸是可能的。这种接触结构对于具有侧面长度大于400μm的芯片是特别有利的。
在一个特别优选的扩展方案中，在第二接触层上设置有金属层。特别优选的是，在第二接触层上引导金属接片，其中金属接片优选比第二接触层更窄。金属接片于是优选具有比第二接触结构更小的宽度。这意味着，第二接触层在器件的俯视图中横向地伸出金属接片。
可替选地，金属层可以引入第二接触层中。这意味着，金属层嵌入第二接触层中。金属层由此优选至少在侧面上被第二接触层包围。
半导体芯片的馈电装置之一由此可以具有两种不同的材料，第二接触层和金属层。在此，金属层可以设置在第二接触层上或者嵌入到第二接触层中。金属层在此改进了馈电装置的导电性。有利的是，在此可以使用与传统的用于接触的金属层相比更窄的金属层。通过附加的金属层，改善了导电性，其中同时由于金属层的尽可能小的宽度而减少了半导体芯片发射的辐射在金属层中的吸收。
优选的是，第二接触层以及金属层分别具有接触接片，其中金属层的接触接片设置在第二接触层的接触接片上或者设置在其中。特别优选地，金属层具有接触接片，接触接片具有比第二接触层的接触接片更小的宽度。
在一个优选的实施形式中，第一穿通接触部和第二穿通接触部穿过支承体，其中第一穿通接触部分别与第一接触结构导电连接，并且第二穿通接触部分别与第二接触结构导电连接。
由于通过穿过支承体的穿通接触部来接触半导体芯片，发射辐射的器件可以可表面安装地构建。可表面安装的器件或者所谓的SMT器件(SMT：Surface Mount Technology，表面安装技术)的特征在于，其可以借助具有焊接能力的接触区域直接地例如焊接到电路板上。由此，非常密的装配是可能的，由此减小了位置需求。这允许高的封装密度。
优选的是，第二接触层是TCO层(TCO：Transparent Conductive Oxide，透明导电氧化物)。特别优选地，第二接触层包含IZO(铟锌氧化物)、ITO(铟锡氧化物)或者ZnO(锌氧化物)。
支承体优选包含陶瓷、硅或者氮化铝。可替选地，支承体可以包括金属间陶瓷、金属或者金属合金，其带有设置在其上的电绝缘层，例如电介质。
在该器件的另一扩展方案中，在半导体芯片的背离支承体的表面上设置有至少一个光学元件。优选地，该光学元件设置在半导体芯片的辐射出射面之后。
光学元件尤其是理解为如下部件：其对于半导体芯片的有源层发射的辐射具有射束成形的特性，这些特性于是尤其是有目的地影响所发射的辐射的发射特征和/或方向性。
例如，在半导体芯片之后设置有镜面化的棱镜，其引起半导体芯片所发射的辐射的90°偏转。由此，尤其是可以产生侧面发射器。此外，一个或者多个带有包含于其中的转换元件的层(所谓的转换层)可以设置在辐射出射面之后。该转换元件至少部分地吸收半导体芯片发射的辐射，并且发射在另一波长范围中的辐射。此外，可以将角度滤光器(Winkelfilter)或者边缘滤光器(Kantenfilter)设置在半导体芯片之后。
通过半导体芯片的接近芯片的接触部(其不像传统的方式那样通过接合线来实现)，可以有利地实现光学元件的接近芯片的布置。于是可以实现具有小的器件尺寸的紧凑器件。
优选的是，第二接触层具有在50nm到300nm之间的范围中的厚度，其中该范围包括边界值。半导体芯片优选具有小于40μm的高度。
一种用于制造多个发射辐射的器件的方法包括以下方法步骤：
-提供支承体，其具有第一接触结构和第二接触结构，
-提供生长衬底，
-将半导体层序列生长到生长衬底上，
-将第一接触层施加到半导体层序列上，
-将带有设置在其上的第一接触层的半导体层序列结构化，使得形成半导体芯片，其分别具有半导体层序列和第一接触层，
-将支承体和生长衬底相对于彼此设置，使得半导体芯片朝向第一接触结构，
-分别将半导体芯片的第一接触层与第一接触结构机械地和导电地连接，并且从半导体芯片完全去除与半导体芯片相连的生长衬底，
-分别将钝化层至少局部地施加到半导体芯片的至少一个侧面上，
-将第二接触层分别施加在钝化层的至少一个部分区域上，其中第二接触层分别从半导体芯片的背离支承体的表面通过钝化层引导至第二接触结构。
类似于发射辐射的器件的有利的扩展方案而得到该方法的有利的扩展方案，反之亦然。借助该方法，尤其是可以制造这里所描述的发射辐射的器件。这意味着，结合该器件所公开的特征也适用于方法并且由此不再重复。
通过这种方法可能的是，同时制造多个发射辐射的器件。半导体芯片在此共同地设置在一个支承体上。由此有利地能够实现大批量的制造。
优选的是，分别将金属层施加到第二接触层上或者例如借助刻蚀方法引入到第二接触层中。由此改进了半导体芯片的接触部的导电性。
在一个优选的扩展方案中，带有设置在其上的半导体芯片的支承体被分割为发射辐射的器件，它们分别具有至少一个半导体芯片。该器件在此并不局限于仅仅一个半导体芯片。发射辐射的器件的半导体芯片的数目可以考虑到器件的应用目的而改变。
发射辐射的器件或者方法的其他特征、优点、优选的扩展方案和合乎目的性由下面结合附图1至6产生的实施例得到。其中：
图1A示出了根据本发明的器件的第一实施例的示意性横截面，
图1B示出了图1A中的根据本发明的器件的实施例的示意性俯视图，
图2示出了根据本发明的器件的第二实施例的示意性俯视图，
图3A示出了根据本发明的器件的第三实施例的示意性俯视图，
图3B示出了图3A中的、带有设置于其上的第二接触层和金属层的第三实施例的半导体芯片的示意性横截面，
图4A示出了根据本发明的器件的第四实施例的示意性截面图，
图4B示出了图4A中的根据本发明的器件的实施例的示意性俯视图，
图5A至5C分别示出了根据本发明的器件的一个实施例的示意性横截面，以及
图6A至6F分别示出了在用于制造的方法期间的器件的示意图。
相同的或者作用相同的组成部分分别设置有相同的附图标记。所示的组成部分以及组成部分彼此之间的大小关系不能视为合乎比例。
图1A示出了一个发射辐射的器件，其具有支承体1和设置于其上的半导体芯片2。半导体芯片2具有用于产生电磁辐射的有源层和第一接触层21。
半导体芯片2的有源层具有pn结、双异质结构、单量子阱结构(SQW)或者多量子阱结构(MQW)，用于产生辐射。
半导体芯片2优选基于氮化物、亚磷酸盐(Phosphit)或者砷化物化合物半导体。“基于氮化物、亚磷酸盐或者砷化物化合物半导体”在本上下文中意味着，有源的外延层序列或者其至少一层包括III/V半导体材料，该半导体材料具有组分InxGayAl1-x-yP或者InxGayAl1-x-yN或者InxGayAl1-x-yAs，其中分别有0＝x＝1，0＝y＝1并且x+y＝1。
发射辐射的器件的半导体芯片2不具有生长衬底。半导体芯片2由此构建为无衬底的半导体芯片。
通过无衬底半导体芯片2，有利地得到该器件的特别小的结构高度。优选的是，半导体芯片2具有小于100μm的高度，特别优选小于40μm。该器件的尺寸于是可以几乎在外延层序列的厚度的范围中。
支承体1具有第一接触结构4a和第二接触结构4b，用于电接触半导体芯片2。半导体芯片2局部地设置在第一接触结构4a上。半导体芯片2通过第一接触层21与第一接触结构4a导电连接。
第一接触结构4a和第二接触结构4b于是在支承体1上设置为，使得它们彼此电绝缘。为此，第一接触结构4a和第二接触结构4b彼此间隔地设置在支承体1上。
半导体芯片2具有辐射出射面3，其设置在半导体芯片2的与支承体1对置的侧上。
在半导体芯片2的侧面上并且在半导体芯片2的辐射出射面3上局部地设置有钝化层5。优选的是，整个侧面和辐射出射面3的与半导体芯片2的侧面邻接的区域、即尤其是辐射出射面3的边缘区域具有钝化层5。钝化层5优选框架状地设置在辐射出射面3上，其中钝化层5在半导体芯片2的俯视图中横向伸出半导体芯片2。钝化层5由此部分地设置在半导体芯片2旁。
此外，钝化层5至少部分地设置在第一接触结构4a和第二接触结构4b之间。钝化层5也可以延伸到第二接触结构4b。钝化层5是电绝缘的。
在钝化层5的至少一个部分区域上设置有第二接触层6。第二接触层6从辐射出射面3在钝化层5上沿着半导体芯片2的侧面朝向第二接触结构4b引导。第二接触层6由此是在半导体芯片2和第二接触结构4b之间的电连接。由此，电绝缘的钝化层5将第二接触层6局部地与半导体芯片2电绝缘，尤其是与半导体芯片2的侧面电绝缘。
优选的是，第二接触层6框架状地设置在半导体芯片2的辐射出射面3上。第二接触层6的部分区域在此与半导体芯片2的辐射出射面3直接接触。第二接触层6横向地伸出钝化层5，其优选同样框架状地设置。构建为框架接触部的第二接触层6的几何结构在图1B中示出。在器件的俯视图中示出了辐射出射面3，其被第二接触层6框架状地包围。在此，辐射出射面3优选大部分没有钝化层5并且没有第二接触层6。这意味着，辐射出射面3的优选少于20％、特别优选少于10％具有设置在其上的钝化层5和/或设置在其上的第二接触层6。
特别优选的是，第二接触层6对于有源层发射的辐射至少部分是透射辐射的。这意味着，第二接触层6在半导体芯片2所发射的辐射的波长范围中的吸收率优选小于40％，特别优选小于20％。
第二接触层6优选是TCO层，特别优选的是第二接触层6包括IZO、ITO或者ZNO。第二接触层6优选具有在50nm和300nm之间的范围中的厚度，其中该范围包括边界值。
支承体1优选包含陶瓷、硅或者氮化铝。可替选地，支承体1可以包括具有设置在其上的电绝缘层(例如电介质)的金属间陶瓷、金属或者金属合金。
在图2中示出了器件的另一实施例的俯视图。不同于图1B中示出的实施例，第二接触层6具有接触接片61，其设置在半导体芯片2的辐射出射面3上。
接触接片61在此优选设置为使得它们在辐射出射面3上并不相交。特别优选的是，接触接片61在此设置为使得它们与框架状地设置的第二接触层6的至少一个侧面平行地走向。优选的是，接触接片61局部地与第二接触层6直接接触。
在图3A中示出实施例与图2中示出的实施例的区别在于，在第二接触层6上以及在接触接片61上设置有金属层7。半导体芯片的馈电装置之一相应地由两个层组成，第二接触层6和设置在其上的金属层7。此外，金属层7可以嵌入到第二接触层6中(未示出)。
优选的是，金属层7具有接触接片，其设置在第二接触层6的接触接片61上。特别优选的是，金属层7的接触接片比第二接触层6的接触接片61更窄。这意味着，金属层7的接触接片优选具有比第二接触层6的接触接片61更小的厚度。
通过馈电装置的双层结构，金属层7可以优选特别窄地构建。由此，有利地减少了所发射的辐射的、被金属层7吸收的部分，而器件的导电性有利地通过金属层7来改进。
在图3B中示出了半导体芯片2的截面图，该半导体芯片带有设置于其上的第二接触层6和设置在第二接触层6上的金属层7。第二接触层6在横向上伸出金属层7。优选的是，第二接触层6两侧横向地伸出金属层7。金属层7优选特别窄地构建。
可替选地，金属层7可以嵌入第二接触层6中(未示出)。金属层7在该情况中被第二接触层6横向地包围。
图4示出了发射辐射的器件的另一实施例。在图4A中示出了器件的横截面，在图4B中示出了关联的器件的俯视图。
图4A与图1A中的实施例的不同之处在于，第一穿通接触部和第二穿通接触部8a、8b穿过支承体1。第一穿通接触部8a与第一接触结构4a导电连接。第二穿通接触部8b与第二接触结构4b导电连接。
不同于图1A中示出的实施例，第一接触结构和第二接触结构4a、4b具有另外的结构化部。第一接触结构4a在该情况下优选具有与半导体芯片2基本上相同的基本面。相应地，第一接触结构4a在半导体芯片2的俯视图中并不横向地伸出半导体芯片2。半导体芯片2的电连接借助穿通接触部8a、8b穿过支承体1来进行。第二接触结构4b优选电绝缘地与第一接触结构4a间隔地设置在支承体上。半导体芯片2在此通过第二接触结构6与第二接触结构4b导电连接。
在图4中示出的器件借助第一穿通接触部和第二穿通接触部8a、8b优选构建为可表面安装的器件。
在图5A至5C中分别示出了发射辐射的器件的横截面，其中在半导体芯片2之后分别设置有光学元件9。
通过半导体芯片2的、无接合线地进行的接触，可以将光学元件接近芯片地设置在半导体芯片2上。
在图5A中，在半导体芯片2之后例如设置有镜面化的棱镜作为光学元件9。该棱镜将半导体芯片2发射的辐射偏转大约90°。由此，可以实现一种侧面发射器。这意味着，优选侧面地从器件耦合输出辐射。通过棱镜的接近芯片的设置，可以有利地实现紧凑的侧面发射器。
棱镜在背离半导体芯片2的表面上具有镜面化部91。棱镜的背离半导体芯片2的表面优选完全被镜面化。由此，由半导体芯片2发射的辐射可以在镜面91上被偏转，使得辐射侧面地从该器件发射。
为了将棱镜设置在几乎平面的表面上，优选的是在半导体芯片2和棱镜之间设置补偿层15，其能够实现几乎平面的表面。
在图5B的实施例中，在发射方向上在半导体芯片2之后设置有转换层作为光学元件9。转换层优选包含至少一种转换元件，其至少部分地吸收半导体芯片2发射的辐射，并且在另一波长范围中发射。在此，转换元件在转换层中的浓度可以确定为使得由半导体芯片2发射的辐射几乎完全被吸收。可替选地，转换元件的浓度可以更小，使得半导体芯片2发射的辐射的仅仅一部分被吸收。在该情况中，优选形成由该器件发射的混合辐射，其包括由半导体芯片发射的辐射和由转换元件再发射的辐射。
在图5C中示出的发射辐射的器件的实施例中，在发射方向上在半导体芯片2之后接近芯片地设置有角度滤光器作为光学元件9，或者设置有边缘滤光器。如在图5A的实施例中那样，为了平面地布置滤光器，在半导体芯片2和滤光器之间设置有补偿层15。
在图6A至6F中分别示出了用于制造多个发射辐射的器件的方法步骤。
如在图6A中所示，将半导体层序列20例如外延地生长到生长衬底10上。将第一接触层21施加到半导体层序列20上。
接着，如在图6B中所示的那样，将半导体层序列20和设置在其上的第一接触层21结构化，优选借助刻蚀来结构化。通过该结构化形成的半导体芯片2，它们分别具有半导体层序列20和设置于其上的第一接触层21。
如在图6C中所示，提供了支承体1，其具有第一接触结构4a和第二接触结构4b。支承体1和生长衬底10相对于彼此设置为使得半导体芯片2朝向第一接触结构4a。第一接触结构4a在支承体1上相应地被结构化，使得第一接触结构4a的部分区域大致与半导体芯片2的基本面一样大。
接着，半导体芯片2的第一接触层21分别机械地和导电地分别与第一接触结构4a相连。随后，与半导体芯片2相连的生长衬底10完全从半导体芯片2去除。如在图6D中所示，由此每个半导体芯片2借助第一接触层21设置在支承体1的第一接触结构的部分区域上。第一接触层21在此朝向支承体1。
可替选地，半导体芯片2可以借助自动的装配方法(拾放工艺)来定位在支承体1上并且随后被电连接和/或热连接(未示出)。
第一接触层21有利地不仅用于半导体芯片2的电接触，而且还可以承担光学镜的功能。这意味着，第一接触层21将半导体芯片2发射的辐射(其朝着支承体1的方向发射)优选朝着半导体芯片2的辐射出射面3向回反射。
在接下来的方法步骤中，如在图6E中所示，优选的是分别将钝化层5至少施加到半导体芯片2的侧面上。优选的是，钝化层5覆盖辐射出射面3的部分区域，尤其是框架状地覆盖辐射出射面3的边缘区域。此外优选的是，钝化层5局部地施加到支承体1上并且施加到第一接触结构和第二接触结构4a、4b上。
钝化层5相应地设置在半导体芯片2和支承体1上，使得其延伸超出辐射出射面3的边缘区域并且超出半导体芯片2的侧面。优选的是，支承体1至少局部地具有设置于其上的钝化层5。优选的是，第一接触结构4a和第二接触结构5a为了电连接半导体芯片2而在器件的俯视图中横向地伸出钝化层5。这意味着，至少在第一接触结构4a的部分区域上并且在第二接触结构5b的部分区域上没有设置钝化层5。
作为最后的方法步骤，将第二接触层6分别施加在钝化层5的至少一个部分区域上。在此，第二接触层6分别从半导体芯片2的背离支承体1的表面在钝化层5上沿着半导体芯片2的侧面朝向第二接触结构4b引导。第二接触层6相应地形成在半导体芯片2和第二接触结构4b之间的电连接。
如在图6F中所示的那样，第二接触层6优选框架状地设置在半导体芯片2的辐射出射面3的部分区域上。第二接触层6的一部分在此与辐射出射面3直接接触。通过框架状地布置第二接触层6，优选在半导体芯片2中进行电流扩展，由此有利地提高了效率。
第二接触层6优选对于半导体芯片2发射的辐射至少部分是透射辐射的。
如在图6F中所示，辐射出射面3的一个尽可能大的部分面没有钝化层5和第二接触层6。仅仅在辐射出射面3的边缘区域中分别设置有钝化层5和第二接触层6。
第二接触层6优选是半导体芯片2的第二接触部。这意味着，第二接触层6是半导体芯片2的第二接触部，例如n接触部，并且是从半导体芯片2至第二接触结构4b的馈电装置。相应地，不需要如在传统方式中那样设置半导体芯片的第二接触部以及附加的至第二接触部的馈电装置。
多个制造的发射辐射的器件现在可以借助切割12来分割。为此，带有设置于其上的半导体芯片2的支承体1被分割为使得发射辐射的器件分别具有至少一个半导体芯片2。器件的半导体芯片的数目在此可以根据器件的应用目的而变化。
本发明并未通过借助实施例的描述而局限于此，而是包括任意新的特征和特征的任意组合，尤其是在权利要求中的特征的任意组合，即使该特征或者该组合本身并未明确地在权利要求或者实施例中说明。

Claims (15)

1.一种发射辐射的器件，其具有支承体(1)和设置在支承体上的至少一个半导体芯片(2)，其中
-半导体芯片(2)具有用于产生电磁辐射的有源层和第一接触层(21)，
-支承体(1)至少具有第一接触结构和第二接触结构(4a，4b)，用于电接触所述至少一个半导体芯片(2)，
-半导体芯片(2)通过第一接触层(21)与第一接触结构(4a)导电连接，
-在半导体芯片(2)的至少一个侧面上至少局部地设置有钝化层(5)，
-在钝化层(5)的至少一个部分区域上设置有第二接触层(6)，该第二接触层从半导体芯片(2)的背离支承体(1)的表面通过钝化层(5)引导至第二接触结构(4b)，以及
-半导体芯片(2)不具有生长衬底(10)。
2.根据权利要求1所述的发射辐射的器件，其中第二接触层(6)对于有源层发射的辐射是至少部分可透射辐射的。
3.根据上述权利要求之一所述的发射辐射的器件，其中第二接触层(6)框架状地设置在半导体芯片(2)的背离支承体(1)的表面上。
4.根据上述权利要求之一所述的发射辐射的器件，其中第二接触层(6)具有接触接片(61)，所述接触接片设置在半导体芯片(2)的背离支承体(1)的表面上。
5.根据上述权利要求之一所述的发射辐射的器件，其中在第二接触层(6)上设置有金属层(7)。
6.根据上述权利要求之一所述的发射辐射的器件，其中在第二接触层(6)中引入金属层(7)。
7.根据引用权利要求4的权利要求5或6所述的发射辐射的器件，其中金属层(7)具有接触接片，所述接触接片比第二接触层(6)的接触接片更薄。
8.根据上述权利要求之一所述的发射辐射的器件，其中第一穿通接触部和第二穿通接触部(8a，8b)穿过支承体(1)，并且第一穿通接触部(8a)与第一接触结构(4a)导电连接，而第二穿通接触部(8b)与第二接触结构(4b)导电连接。
9.根据上述权利要求之一所述的发射辐射的器件，其中第二接触层(6)是TCO层。
10.根据上述权利要求之一所述的发射辐射的器件，其中在半导体芯片(2)的背离支承体(1)的表面上设置有至少一个光学元件(9)。
11.根据上述权利要求之一所述的发射辐射的器件，其中第二接触层(6)具有在50nm到300nm之间的范围中的厚度，其中该范围包括边界值。
12.根据上述权利要求之一所述的发射辐射的器件，其中半导体芯片(2)具有小于40μm的高度。
13.一种用于制造多个发射辐射的器件的方法，具有以下方法步骤：
-提供支承体(1)，该支承体具有第一接触结构和第二接触结构(4a，4b)，
-提供生长衬底(10)，
-将半导体层序列(20)生长到生长衬底(10)上，
-将第一接触层(21)施加到半导体层序列(20)上，
-将带有设置在其上的第一接触层(21)的半导体层序列(20)结构化，使得形成半导体芯片(2)，这些半导体芯片分别具有半导体层序列(20)和第一接触层(21)，
-将支承体(1)和生长衬底(10)相对于彼此设置，使得半导体芯片(2)朝向第一接触结构(4a)，
-分别将半导体芯片(2)的第一接触层(21)与第一接触结构(4a)机械地和导电地连接，并且从半导体芯片(2)完全去除与半导体芯片(2)相连的生长衬底(10)，
-分别将钝化层(5)至少局部地施加到半导体芯片(2)的至少一个侧面上，
-将第二接触层(6)分别施加在钝化层(5)的至少一个部分区域上，其中第二接触层(6)分别从半导体芯片(2)的背离支承体(1)的表面通过钝化层(5)引导至第二接触结构(4b)。
14.根据权利要求13所述的方法，其中分别将金属层(7)施加到第二接触层(6)上，或者引入第二接触层(6)中。
15.根据权利要求13或14所述的方法，其中支承体(1)连同设置在其上的半导体芯片(2)被分割为发射辐射的器件，这些器件分别具有至少一个半导体芯片(2)。
CN2009801090638A 2008-06-18 2009-05-08 发射辐射的器件和用于制造发射辐射的器件的方法 Active CN101971374B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008028886.1 2008-06-18
DE102008028886.1A DE102008028886B4 (de) 2008-06-18 2008-06-18 Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
PCT/DE2009/000647 WO2009152790A1 (de) 2008-06-18 2009-05-08 Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements

Publications (2)

Publication Number Publication Date
CN101971374A true CN101971374A (zh) 2011-02-09
CN101971374B CN101971374B (zh) 2013-03-13

Family

ID=41066569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801090638A Active CN101971374B (zh) 2008-06-18 2009-05-08 发射辐射的器件和用于制造发射辐射的器件的方法

Country Status (5)

Country Link
EP (1) EP2286470A1 (zh)
KR (1) KR20110020225A (zh)
CN (1) CN101971374B (zh)
DE (1) DE102008028886B4 (zh)
WO (1) WO2009152790A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368527A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种无需打线的发光二极管芯片及其制备方法
CN105938862A (zh) * 2016-05-24 2016-09-14 华灿光电(苏州）有限公司 一种GaN基发光二极管芯片及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
DE102011010503A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102011010504A1 (de) * 2011-02-07 2012-08-09 Osram Opto Semiconductors Gmbh Optoelektrischer Halbleiterchip
JP5913955B2 (ja) * 2011-12-19 2016-05-11 昭和電工株式会社 発光ダイオード及びその製造方法
JP5865695B2 (ja) * 2011-12-19 2016-02-17 昭和電工株式会社 発光ダイオード及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19517697A1 (de) * 1995-05-13 1996-11-14 Telefunken Microelectron Strahlungsemittierende Diode
DE10017336C2 (de) 2000-04-07 2002-05-16 Vishay Semiconductor Gmbh verfahren zur Herstellung von strahlungsemittierenden Halbleiter-Wafern
US7053419B1 (en) * 2000-09-12 2006-05-30 Lumileds Lighting U.S., Llc Light emitting diodes with improved light extraction efficiency
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
US7080932B2 (en) * 2004-01-26 2006-07-25 Philips Lumileds Lighting Company, Llc LED with an optical system to increase luminance by recycling emitted light
US7329905B2 (en) 2004-06-30 2008-02-12 Cree, Inc. Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100878433B1 (ko) 2005-05-18 2009-01-13 삼성전기주식회사 발광소자의 오믹컨택층 제조방법 및 이를 이용한발광소자의 제조방법
US7998761B2 (en) * 2006-01-09 2011-08-16 Seoul Opto Device Co., Ltd. Light emitting diode with ITO layer and method for fabricating the same
KR100804735B1 (ko) * 2006-03-23 2008-02-19 연세대학교 산학협력단 프레넬 렌즈 및 이를 이용한 ｌｅｄ 조명 장치
KR20070111091A (ko) * 2006-05-16 2007-11-21 삼성전기주식회사 질화물계 반도체 발광다이오드
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
JP2008078525A (ja) 2006-09-25 2008-04-03 Mitsubishi Cable Ind Ltd 窒化物半導体発光ダイオード素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102368527A (zh) * 2011-10-27 2012-03-07 华灿光电股份有限公司 一种无需打线的发光二极管芯片及其制备方法
CN105938862A (zh) * 2016-05-24 2016-09-14 华灿光电(苏州）有限公司 一种GaN基发光二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN101971374B (zh) 2013-03-13
KR20110020225A (ko) 2011-03-02
EP2286470A1 (de) 2011-02-23
DE102008028886A1 (de) 2009-12-24
DE102008028886B4 (de) 2024-02-29
WO2009152790A1 (de) 2009-12-23

Similar Documents

Publication Publication Date Title
CN101971374B (zh) 发射辐射的器件和用于制造发射辐射的器件的方法
EP2149161B1 (de) Optoelektronisches bauelement
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
US9105762B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20100074100A (ko) 광전 반도체칩，광전 소자，및 광전 소자의 제조 방법
DE102009018603A1 (de) Leuchtvorrichtungen, dieselben enthaltende Pakete und Systeme und Herstellungsverfahren derselben
CN102694107A (zh) 发光二极管封装件
CN101820043A (zh) 发光装置
EP2149160A1 (de) Optoelektronisches bauelement und verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente
KR102512027B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
CN105247695A (zh) 半导体发光元件和半导体发光器件
US11094865B2 (en) Semiconductor device and semiconductor device package
CN102891160A (zh) 半导体发光装置和发光设备
CN102171845A (zh) 用于制造光电子半导体器件的方法以及光电子半导体器件
KR20160051394A (ko) 발광소자 및 조명시스템
CN103081137A (zh) 发光二极管芯片
US9806225B2 (en) Method of producing an optoelectronic semiconductor chip and an optoelectronic semiconductor chip
CN100433383C (zh) 光发射装置及其制造方法和光发射元件
CN108040503A (zh) 发光元件和具有该发光元件的发光元件封装
KR102598043B1 (ko) 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
US20120267662A1 (en) Light-emitting diode chip
CN205004349U (zh) 发光二极管芯片、发光装置及发光二极管的晶圆级结构
CN102244173B (zh) 发光元件及其制造方法
KR101040140B1 (ko) 반도체 발광 소자 어레이 및 그 제조방법
CN106716651B (zh) 光电半导体芯片和用于制造该光电半导体芯片的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant