KR102598043B1 - 플로팅 도전성 패턴을 포함하는 반도체 발광 소자 - Google Patents

플로팅 도전성 패턴을 포함하는 반도체 발광 소자 Download PDF

Info

Publication number
KR102598043B1
KR102598043B1 KR1020170005361A KR20170005361A KR102598043B1 KR 102598043 B1 KR102598043 B1 KR 102598043B1 KR 1020170005361 A KR1020170005361 A KR 1020170005361A KR 20170005361 A KR20170005361 A KR 20170005361A KR 102598043 B1 KR102598043 B1 KR 102598043B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
corner
semiconductor layer
disposed
pattern
Prior art date
Application number
KR1020170005361A
Other languages
English (en)
Other versions
KR20180083159A (ko
Inventor
성영규
김재윤
김태훈
용감한
이동열
이수열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170005361A priority Critical patent/KR102598043B1/ko
Priority to US15/725,438 priority patent/US10505073B2/en
Priority to CN201810030167.0A priority patent/CN108305925B/zh
Publication of KR20180083159A publication Critical patent/KR20180083159A/ko
Application granted granted Critical
Publication of KR102598043B1 publication Critical patent/KR102598043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

플로팅 도전성 패턴을 포함하는 반도체 발광 소자를 제공한다. 이 반도체 발광 소자는 리세스 영역 및 돌출 영역을 갖는 제1 반도체 층; 상기 제1 반도체 층의 상기 돌출 영역 상에 차례로 적층된 활성 층 및 제2 반도체 층; 상기 제2 반도체 층 상에 배치되는 콘택 구조체; 상기 제1 반도체 층 및 상기 콘택 구조체를 덮으며 상기 제1 반도체 층의 콘택 영역을 노출시키는 제1 개구부 및 상기 콘택 구조체의 콘택 영역을 노출시키는 제2 개구부를 갖는 하부 절연성 패턴; 상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제1 개구부 내로 연장되어 상기 제1 반도체 층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴; 상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제2 개구부 내로 연장되어 상기 콘택 구조체와 전기적으로 연결되는 제2 도전성 패턴; 및 상기 하부 절연성 패턴 상에 배치되며 상기 제1 도전성 패턴과 이격된 플로팅 도전성 패턴을 포함한다. 상기 제1 및 제2 도전성 패턴들, 및 상기 플로팅 도전성 패턴은 동일 평면에서 서로 동일한 두께를 갖는다.

Description

플로팅 도전성 패턴을 포함하는 반도체 발광 소자{Semiconductor light emitting device including a floating conductive pattern}
본 발명의 기술적 사상은 발광 소자에 관한 것으로, 특히 플로팅 도전성 패턴을 포함하는 반도체 발광 소자에 관한 것이다.
반도체 발광 소자는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목받고 있다.
본 발명의 기술적 사상이 해결하려는 과제는 신뢰성을 향상시킬 수 있는 반도체 발광 소자를 제공하는데 있다.
본 발명의 기술적 사상의 일 실시 예에 따른 반도체 발광 소자는 리세스 영역 및 돌출 영역을 갖는 제1 반도체 층; 상기 제1 반도체 층의 상기 돌출 영역 상에 차례로 적층된 활성 층 및 제2 반도체 층; 상기 제2 반도체 층 상에 배치되는 콘택 구조체; 상기 제1 반도체 층 및 상기 콘택 구조체를 덮으며 상기 제1 반도체 층의 콘택 영역을 노출시키는 제1 개구부 및 상기 콘택 구조체의 콘택 영역을 노출시키는 제2 개구부를 갖는 하부 절연성 패턴; 상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제1 개구부 내로 연장되어 상기 제1 반도체 층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴; 상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제2 개구부 내로 연장되어 상기 콘택 구조체와 전기적으로 연결되는 제2 도전성 패턴; 및 상기 하부 절연성 패턴 상에 배치되며 상기 제1 도전성 패턴과 이격된 플로팅 도전성 패턴을 포함한다. 상기 제1 및 제2 도전성 패턴들, 및 상기 플로팅 도전성 패턴은 동일 평면에서 서로 동일한 두께를 갖는다.
본 발명의 기술적 사상의 일 실시 예에 따른 반도체 발광 소자는 제1 영역 및 제2 영역을 갖고, 평면으로 보았을 때 반시계 방향으로 차례로 배열되는 제1 코너, 제2 코너, 제3 코너 및 제4 코너를 갖는 제1 반도체 층; 상기 제1 반도체 층의 상기 제2 영역 상에 차례로 적층된 활성 층 및 제2 반도체 층; 상기 제2 반도체 층 상에 배치되는 콘택 구조체; 상기 제1 반도체 층 및 상기 콘택 구조체를 덮으며 상기 제1 반도체 층의 콘택 영역을 노출시키는 제1 개구부 및 상기 콘택 구조체의 콘택 영역을 노출시키는 제2 개구부를 갖는 하부 절연성 패턴; 및 상기 하부 절연성 패턴 상에 배치되며 서로 이격되는 제1 도전성 패턴, 제2 도전성 패턴 및 플로팅 도전성 패턴을 포함한다. 상기 제1 및 제2 도전성 패턴들, 및 상기 플로팅 도전성 패턴은 동일 평면에서 서로 동일한 두께를 갖고, 상기 제1 도전성 패턴은 상기 하부 절연성 패턴의 상기 제1 개구부 내로 연장되어 상기 제1 반도체 층의 상기 콘택 영역과 전기적으로 연결되고, 상기 제2 도전성 패턴은 상기 하부 절연성 패턴의 상기 제2 개구부 내로 연장되어 상기 콘택 구조체와 전기적으로 연결되고, 상기 플로팅 도전성 패턴은 상기 제1 및 제2 코너들과 상기 제1 도전성 패턴들 사이에 배치되는 부분들을 포함한다.
본 발명의 기술적 사상의 일 실시 예에 따른 반도체 발광 소자는 리세스 영역 및 돌출 영역을 갖는 제1 반도체 층; 상기 제1 반도체 층의 상기 돌출 영역 상에 차례로 적층된 활성 층 및 제2 반도체 층; 상기 제2 반도체 층의 상부면 상에 배치되는 콘택 구조체; 상기 제1 반도체 층 및 상기 콘택 구조체를 덮으며 상기 제1 반도체 층의 콘택 영역을 노출시키는 제1 개구부 및 상기 콘택 구조체의 콘택 영역을 노출시키는 제2 개구부를 갖는 하부 절연성 패턴; 상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제1 개구부 내로 연장되어 상기 제1 반도체 층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴; 상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제2 개구부 내로 연장되어 상기 콘택 구조체와 전기적으로 연결되는 제2 도전성 패턴; 및 상기 하부 절연성 패턴 상에 배치되며 상기 제1 도전성 패턴과 이격된 플로팅 도전성 패턴을 포함한다. 상기 제1 및 제2 도전성 패턴들, 및 상기 플로팅 도전성 패턴은 동일 평면에서 서로 동일한 두께를 갖는다.
본 발명의 기술적 사상의 실시 예들에 따르면, 신뢰성을 향상시킬 수 있는 반도체 발광 소자를 제공할 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)의 일 예를 개략적으로 나타낸 평면도이다.
도 2a는 도 1의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도이다.
도 2b는 도 2a의 "A"로 표시된 부분을 확대한 부분 확대도이다.
도 2c는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 변형 예를 개략적으로 설명하기 위한 부분 확대도이다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 다른 변형 예를 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)의 또 다른 변형 예를 개략적으로 나타낸 평면도이다.
도 5는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 또 다른 예를 개략적으로 나타낸 평면도이다.
도 6a는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10')의 또 다른 변형 예를 개략적으로 나타낸 평면도이다.
도 6b는 도 6a의 II-II'선을 따라 취해진 영역을 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 또 다른 변형 예를 개략적으로 나타낸 평면도이다.
도 8a, 도 9a, 도 10a, 도 11a 및 도 12a는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 형성 방법을 나타낸 평면도들이다.
도 8b, 도 9b, 도 10b, 도 11b 및 도 12b는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 형성 방법을 나타낸 단면도들이다.
도 13은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 패지지에 적용한 일 예를 개략적으로 나타낸 단면도이다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)의 일 예를 개략적으로 나타낸 평면도이고, 도 2a는 도 1의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도이고, 도 2b는 도 2a의 "A"로 표시된 부분을 확대한 부분 확대도이다. 도 2c는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)의 다른 예를 개략적으로 설명하기 위한 부분 확대도이다.
우선, 도 1, 도 2a 및 도 2b를 참조하여 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)의 일 예를 설명하기로 한다.
도 1, 도 2a 및 도 2b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)는 기판(105), 발광 구조체(110), 패시베이션 층(130), 하부 절연성 패턴(150), 상부 절연성 패턴(160), 콘택 구조체(135), 제1 도전성 패턴(155n), 제2 도전성 패턴(155p), 플로팅 도전성 패턴(155f), 상부 절연성 패턴(160), 제1 및 제2 전극들(165n, 165p), 및 제1 및 제2 연결 구조체들(170n, 170p)을 포함할 수 있다.
상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다. 상기 기판(105)은 반도체 성장용 기판일 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 상기 사파이어는 전기적으로 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체일 수 있으며, 질화물 반도체 성장용 기판으로 이용될 수 있다.
명세서 전체에 걸쳐서, "전면" 및 "후면" 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것으로써, 이들 용어들에 의하여 본 발명의 기술적 사상이 한정되는 것이 아니다. 따라서, 이들 "전면" 및 "후면" 등과 같은 용어는 다른 용어, 예를 들어 "제1면" 및 "제2면" 등과 같은 용어, 또는 "상부면" 및 "하부면" 등과 같은 용어로 대체되어 명세서의 구성요소들을 설명하기 위하여 사용될 수도 있다. 따라서, 상기 기판(105)의 상기 전면(105s1) 및 상기 후면(105s2)은 상기 기판(105)의 상부면(105s1) 및 하부면(105s2)로 대체되거나, 또는 상기 기판(105)의 제1면(105s1) 및 제2면(105s2)로 대체되어 사용될 수 있다.
상기 발광 구조체(110)는 상기 기판(105)의 상기 전면(105s1) 상에 배치될 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1)은 요철 구조로 형성될 수 있으며, 이러한 요철 구조는 상기 발광 구조체(110)를 구성하는 반도체 층들의 결정성과 광 방출 효율을 향상시킬 수 있다. 본 실시예에서는 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다. 또한, 상기 기판(105)의 상기 전면(105s1)의 요철 구조는 선택적으로 형성될 수 있으며, 생략될 수도 있다.
일 예에서, 상기 기판(105)은 실시 형태에 따라서 추후 제거될 수도 있다. 예를 들어, 상기 발광 구조체(110)를 성장시키기 위한 성장용 기판으로 제공된 후 분리 공정을 거쳐 제거될 수 있다. 상기 기판(105)의 분리는 레이저 리프트 오프(LLO), 케미컬 리프트 오프(CLO) 등의 방식을 통해 상기 발광 구조체(110)와 분리될 수 있다.
상기 발광 구조체(110)는 제1 반도체 층(115), 활성 층(120) 및 제2 반도체 층(125)을 포함할 수 있다.
상기 제1 반도체 층(115)은 상기 기판(105)의 상기 전면(105s1)으로부터 성장되어 형성될 수 있다. 상기 제1 반도체 층(115)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다.
평면으로 보았을 때, 상기 제1 반도체 층(115)은 사각형 모양일 수 있다. 평면으로 보았을 때, 상기 제1 반도체 층(115)은 반시계 방향으로 차례로 배열되는 제1 코너(C1), 제2 코너(C2), 제3 코너(C3) 및 제4 코너(C4)를 가질 수 있다. 평면으로 보았을 때, 상기 제1 반도체 층(115)은 상기 제1 코너(C1)와 상기 제2 코너(C2) 사이의 제1 모서리(S1), 상기 제2 코너(C2)와 상기 제3 코너(C3) 사이의 제2 모서리(S2), 상기 제3 코너(C3)와 상기 제4 코너(C4) 사이의 제3 모서리(S3), 및 상기 제4 코너(C4)와 상기 제1 코너(C1) 사이의 제4 모서리(S4)를 가질 수 있다. 따라서, 상기 제1 및 제3 모서리들(S1, S3)은 서로 대향할 수 있고, 상기 제2 및 제4 모서리들(S2, S4)은 서로 대향할 수 있다.
일 예에서, 평면으로 보았을 때, 상기 제1 반도체 층(115)은 상기 기판(105) 상에 자기정렬될 수 있으므로, 상기 제1 반도체 층(115)의 상기 제1 내지 제4 코너들(C1~C4), 및 상기 제1 내지 제4 모서리들(S1 ~ S4)은 상기 기판(105)에도 동일하게 적용될 수 있다.
상기 제1 반도체 층(115)은 리세스 영역(E) 및 돌출 영역(M)을 가질 수 있다. 상기 리세스 영역(E)은 식각 영역으로 명명되고, 상기 돌출 영역(M)은 메사 영역으로 명명될 수도 있다. 도면들에서, 도면 부호 "B"는 상기 리세스 영역(E)과 상기 돌출 영역(M) 사이의 경계(B)를 나타낼 수 있다. 상기 제1 반도체 층(115)에서, 상기 돌출 영역(M)의 상부면은 상기 리세스 영역(E)의 상부면 보다 높을 수 있다.
일 예에서, 상기 돌출 영역(M)은 하부에서 상부로 갈수록 점점 좁아지는 모양일 수 있다. 따라서, 상기 돌출 영역(M)은 경사진 측면을 가질 수 있다.
일 예에서, 상기 리세스 영역(E)의 상부면의 일부는 제1 콘택 영역(CT1)으로 정의할 수 있다. 일 예에서, 상기 돌출 영역(M)의 상부면의 적어도 일부는 제2 콘택 영역(CT2)으로 정의할 수 있다.
명세서 전체에 걸쳐서, "제1", "제2" 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 "제1 구성요소"는 "제2 구성요소"로 명명될 수 있다.
상기 제1 반도체 층(115)에서, 상기 돌출 영역(M)은 상기 제1 내지 제4 모서리들(S1 ~ S4)과 이격될 수 있고, 상기 돌출 영역(M)과 상기 제1 내지 제4 모서리들(S1 ~ S4) 사이에 상기 리세스 영역(E)이 배치될 수 있다.
평면으로 보았을 때, 상기 리세스 영역(E)은 상기 제1 모서리(S1)의 일부로부터 상기 제3 모서리(S3)를 향하는 방향으로 연장될 수 있다.
상기 활성 층(120) 및 상기 제2 반도체 층(125)은 상기 제1 반도체 층(115)의 상기 돌출 영역(M)의 상부면 상에 차례로 적층될 수 있다. 상기 제2 반도체 층(125)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다.
일 예에서, 실시 형태에 따라서 상기 제1 및 제2 반도체 층들(115, 125)은 위치가 바뀌어 적층될 수도 있다. 이러한 제1 및 제2 반도체 층들(115, 125)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN 등의 물질이 이에 해당될 수 있다.
상기 활성 층(120)은 상기 제1 및 제2 반도체 층들(115, 125) 사이에 개재될 수 있다. 상기 활성 층(120)은 상기 반도체 발광 소자(10)의 동작 시에 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 상기 활성 층(120)은 상기 제1 및 제2 반도체 층들(115, 125)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 반도체 층들(115, 125)이 GaN계 화합물 반도체인 경우, 상기 활성 층(120)은 GaN의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 상기 활성층(120)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple Quantum Wells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(120)은 단일 양자우물 구조(Single Quantum Well, SQW)가 사용될 수도 있다.
상기 패시베이션 층(130)은 상기 발광 구조체(110) 상에 배치될 수 있다. 상기 패시베이션 층(130)은 상기 제1 반도체 층(115)의 일부 및 상기 제2 반도체 층(125)의 일부를 덮을 수 있다. 상기 패시베이션 층(130)은 상기 제1 반도체 층(115)의 상기 리세스 영역(E)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(130a) 및 상기 제2 반도체 층(125)의 상기 제2 콘택 영역(CT2)을 노출시키는 제2 개구부(130b)를 포함할 수 있다.
상기 콘택 구조체(135)는 상기 제2 반도체 층(125)의 상부면 상에 배치될 수 있다. 상기 콘택 구조체(135)는 상기 제2 반도체 층(125)의 상기 제2 콘택 영역(CT2)과 접촉하면서 상기 제2 반도체 층(125)과 전기적으로 연결될 수 있다.
일 예에서, 상기 콘택 구조체(135)는 금속 층(140) 및 피복 층(145)을 포함할 수 있다. 상기 피복 층(145)은 상기 금속 층(140)의 상부면 및 측면을 덮으면서 상기 금속 층(140)을 보호할 수 있다. 상기 금속 층(140)은 반사 금속 층일 수 있다. 상기 피복 층(145)은 도전성 물질로 형성될 수 있다. 그렇지만, 본 발명의 기술적 사상은 이에 한정되지 않고, 상기 피복 층(145)은 절연성 물질로 형성되거나, 또는 생략될 수 있다.
상기 하부 절연성 패턴(150)은 상기 콘택 구조체(135) 및 상기 패시베이션 층(130) 상에 배치될 수 있다. 상기 중간 절연성 패턴(150)은 상기 제1 반도체 층(115)의 상기 제1 콘택 영역(CT1)을 노출시키는 제1 개구부(150a) 및 상기 콘택 구조체(135)의 제3 콘택 영역(CT3)을 노출시키는 제2 개구부(150b)를 가질 수 있다.
상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)은 상기 하부 절연성 패턴(150) 상에 배치되며 서로 동일한 물질로 형성되고 서로 이격될 수 있다. 예를 들어, 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)은 Au, W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다.
상기 제1 도전성 패턴(155n)은 상기 하부 절연성 패턴(150) 상에 배치되며 상기 제1 반도체 층(115)의 상기 제1 콘택 영역(CT1) 상으로 연장되어 상기 제1 반도체 층(115)과 전기적으로 연결될 수 있다. 상기 제1 도전성 패턴(155n)은 상기 제1 반도체 층(115)의 상기 제1 콘택 영역(CT1)과 접촉할 수 있다.
일 예에서, 상기 제1 도전성 패턴(155n)과 상기 제1 반도체 층(115)의 상기 제1 콘택 영역(CT1) 사이의 접촉 저항 특성을 개선하기 위하여, 상기 제1 도전성 패턴(155n)과 상기 제1 반도체 층(115)의 상기 제1 콘택 영역(CT1) 사이에 도 2c에서와 같이 도전성 버퍼 패턴(도 2c의 153)이 배치될 수 있다. 실시 형태에 따라서 상기 도전성 버퍼 패턴(도 2c의 153)은 생략되어, 상기 제1 도전성 패턴(155n)은 상기 제1 반도체 층(115)의 상기 콘택 영역(CT1)과 직접적으로 접촉할 수도 있다.
상기 제2 도전성 패턴(155p)은 상기 하부 절연성 패턴(150) 상에 배치되며 상기 콘택 구조체(135)의 상기 제3 콘택 영역(CT3) 상으로 연장되어 상기 콘택 구조체(135)와 전기적으로 연결될 수 있다. 따라서, 상기 제2 도전성 패턴(155p)은 상기 콘택 구조체(135)를 통하여 상기 제2 반도체 층(125)과 전기적으로 연결될 수 있다.
평면으로 보았을 때, 상기 제1 도전성 패턴(155n)은 상기 제1 모서리(S1), 상기 제2 모서리(S2) 및 상기 제4 모서리(S4)에 인접할 수 있고, 상기 제2 도전성 패턴(155p)은 상기 제3 모서리(S3)에 인접할 수 있다.
상기 플로팅 도전성 패턴(155f)은 상기 하부 절연성 패턴(150) 상에 배치되며 전기적으로 고립될 수 있다. 상기 플로팅 도전성 패턴(155f)은 상기 제2 도전성 패턴(155p) 보다 상기 제1 도전성 패턴(155n)과 가까우며, 상기 제1 도전성 패턴(155p)에 인접할 수 있다.
상기 플로팅 도전성 패턴(155f)은 상기 제1 내지 제4 코너들(C1~C4) 중 적어도 2개의 코너들에 인접하는 부분들을 포함할 수 있다. 평면으로 보았을 때, 상기 플로팅 도전성 패턴(155f)은 상기 제1 코너(C1)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 제1 부분(155f_1) 및 상기 제2 코너(C2)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 제2 부분(155f_2)을 포함할 수 있다. 상기 플로팅 도전성 패턴(155f)의 상기 제1 부분(155f_1)은 상기 제1 코너(C1)에 인접할 수 있고, 상기 제2 부분(155f_2)은 상기 제2 코너(C2)에 인접할 수 있다. 상기 플로팅 도전성 패턴(155f)은 상기 제1 반도체 층(115)의 끝 부분들, 예를 들어 상기 제1 내지 제4 코너들(C1 ~ C4) 및 상기 제1 내지 제4 모서리(S1 ~ S4)과 중첩하지 않을 수 있다. 상기 플로팅 도전성 패턴(155f)은 상기 제1 반도체 층(115)의 끝 부분들, 예를 들어 상기 제1 내지 제4 코너들(C1 ~ C4) 및 상기 제1 내지 제4 모서리(S1 ~ S4)과 수직 방향으로 정렬되지 않을 수 있다.
상기 플로팅 도전성 패턴(155f)은 상기 제1 반도체 층(115)의 상기 리세스 영역(R)과 중첩하는 하부 부분(155a), 상기 제1 반도체 층(115)의 상기 돌출 영역(M)의 상부면과 중첩하는 상부 부분(155b) 및 상기 돌출 영역(M)의 경사진 측면과 중첩하는 중간 부분(155c)을 포함할 수 있다. 이러한 플로팅 도전성 패턴(155f)은 금속 물질로 형성되어 광효율을 증가시킬 수 있는 반사 금속 역할을 할 수 있다. 상기 플로팅 도전성 패턴(155f)의 상기 상부 부분(155b)의 일부는 상기 콘택 구조체(135)의 일부와 중첩할 수 있다. 상기 플로팅 도전성 패턴(155f)과 상기 제1 도전성 패턴(155n)은 서로 인접하며 상기 콘택 구조체(135) 상에서 이격될 수 있다. 따라서, 상기 플로팅 도전성 패턴(155f)은 상기 제1 및 제2 코너들(C1, C2)에 가까운 상기 콘택 구조체(135)의 끝 부분들을 덮는 모양으로 배치될 수 있다. 따라서, 상기 플로팅 도전성 패턴(155f)은 상기 콘택 구조체(135)의 끝 부분들로부터 발생하는 크랙(crack)에 의한 불량을 방지하는 역할을 할 수 있다.
동일 평면에서, 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)은 서로 동일한 두께를 가질 수 있다. 예를 들어, 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)은 상기 하부 절연성 패턴(150)의 평평한 상부면 상에서의 동일한 두께(T)를 가질 수 있다.
상기 상부 절연성 패턴(160)은 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p), 및 상기 플로팅 도전성 패턴(155f) 상에 배치되면서 상기 제1 도전성 패턴(155n)의 제4 콘택 영역(CT4)를 노출시키는 제1 개구부(160a) 및 상기 제2 도전성 패턴(155p)의 제5 콘택 영역(CT5)을 노출시키는 제2 개구부(160b)를 가질 수 있다.
상기 플로팅 도전성 패턴(155f)은 상기 하부 및 상부 절연성 패턴들(150, 160)에 의해 전체적으로 둘러싸이면서 전기적으로 절연될 수 있다.
상기 제1 도전성 패턴(155n)의 상기 제4 콘택 영역(CT4) 상에 제1 전극(165n)이 배치될 수 있고, 상기 제2 도전성 패턴(155p)의 상기 제5 콘택 영역(CT5) 상에 제2 전극(165p)이 배치될 수 있다. 상기 제1 전극(165n) 상에 제1 연결 구조체(170n)가 배치되고, 상기 제2 전극(165p) 상에 제2 연결 구조체(170p)가 배치될 수 있다. 상기 제1 및 제2 연결 구조체들(170n, 170p)은 솔더 등과 같은 도전성 물질로 형성될 수 있는 솔더 볼 구조체들일 수 있다.
일예에서, 상기 플로팅 도전성 패턴(155f)와 상기 제1 도전성 패턴(155n)이 이격됨으로써 완충 부(161)가 형성될 수 있다. 이러한 완충 부(161)은 상기 제1 연결 구조체(170n)를 형성하면서 또는 상기 제1 연결 구조체(170n)로 인하여 발생하는 응력(stress)이 상기 제1 도전성 패턴(155n)을 통해서 상기 콘택 구조체(135)의 끝 단에 전달되는 것을 완화시킬 수 있다. 이러한 완충 부(161)는 상기 콘택 구조체(135)의 끝 단으로부터 크랙(crack)이 발생하여 불량이 발생하는 것을 방지할 수 있다.
상기 플로팅 도전성 패턴(155f)은 상기 제1 코너(C1)에 인접하는 상기 제1 부분(155f_1) 및 상기 제2 코너(C2)에 인접하는 상기 제2 부분(155f_2)을 포함할 수 있지만, 본 발명의 기술적 사상은 이에 한정되지 않고 상기 플로팅 도전성 패턴(155f)은 다양한 모양으로 변형될 수 있다. 이와 같이 다양한 모양으로 변형될 수 있는 상기 플로팅 도전성 패턴(155f)의 다양한 예들에 대하여 도 3 내지 도 7을 참조하여 설명하기로 한다.
도 3은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 다른 변형 예를 개략적으로 나타낸 평면도이고, 도 4는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 또 다른 변형 예를 개략적으로 나타낸 평면도이고, 도 5는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 또 다른 변형 예를 개략적으로 나타낸 평면도이다. 또한, 도 6a는 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 또 다른 변형 예를 개략적으로 나타낸 평면도이고, 도 6b는 도 6a의 II-II'선을 따라 취해진 영역을 개략적으로 나타낸 단면도이다. 도 6a에서, II-II'선은 도 1의 I-I'선에 대응할 수 있다. 도 7은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자의 또 다른 변형 예를 개략적으로 나타낸 평면도이다.
각각의 도 3 내지 도 5에서, I-I'선으로 표시된 부분의 단면 모양은 도 2a와 동일 할 수 있다. 따라서, 각각의 도 3 내지 도 5의 I-I'선으로 표시된 부분의 단면 모양은 도 2a를 참조하여 이해될 수 있다. 또한, 도 7에서, II-II'선으로 표시된 부분의 단면 모양은 도 6b와 동일 할 수 있다. 따라서, 도 7의 II-II'선으로 표시된 부분의 단면 모양은 도 6b를 참조하여 이해될 수 있다. 각각의 도 3 내지 도 5에서, I-I'선으로 표시된 부분의 단면 모양은 도 2a와 동일 할 수 있으므로, 각각의 도 3 내지 도 5는 도 2a와 함께 설명하기로 하고, 도 7에서, II-II'선으로 표시된 부분의 단면 모양은 도 6b와 동일 할 수 있으므로, 도 7은 도 6b와 함께 설명하기로 한다.
우선, 도 2a 및 도 3을 참조하면, 플로팅 도전성 패턴(155f)은 상기 제1 코너(C1)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 제1 부분(155f_1), 상기 제2 코너(C2)과 상기 제1 도전성 패턴(155n) 사이에 배치되는 제2 부분(155f_2), 및 상기 제1 및 제2 부분들(155f_1, 155f_2)을 연결하며 상기 제1 모서리(S1)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 연결 부분(155i)을 포함할 수 있다. 상기 플로팅 도전성 패턴(155f)의 상기 제1 부분(155f_1)은 상기 제1 코너(C1)에 인접할 수 있고, 상기 제2 부분(155f_2)은 상기 제2 코너(C2)에 인접할 수 있고, 상기 연결 부분(155i)은 상기 제1 모서리(S1)에 인접할 수 있다.
다음으로, 도 2a 및 도 4를 참조하면, 플로팅 도전성 패턴(155f)은 서로 이격된 제1 내지 제4 부분들(155f_1, 155f_2, 155f_3, 155f_4)을 포함할 수 있다. 상기 플로팅 도전성 패턴(155f)의 상기 제1 부분(155f_1)은 상기 제1 코너(C1)에 인접할 수 있고, 상기 제2 부분(155f_2)은 상기 제2 코너(C2)에 인접할 수 있고, 상기 제3 부분(155f_3)은 상기 제3 코너(C3)에 인접할 수 있고, 상기 제4 부분(155f_4)은 상기 제4 코너(C4)에 인접할 수 있다. .
다음으로, 도 2a 및 도 5를 참조하면, 플로팅 도전성 패턴(155f)은 상기 제1 코너(C1)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 제1 부분(155f_1), 상기 제2 코너(C2)과 상기 제1 도전성 패턴(155n) 사이에 배치되는 제2 부분(155f_2), 상기 제1 및 제2 부분들(155f_1, 155f_2)을 연결하며 상기 제1 모서리(S1)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 연결 부분(155i), 상기 제1 부분(155f_1)으로부터 상기 제4 모서리(S4)와 상기 제1 도전성 패턴(155n) 사이로 연장되는 제1 연장 부분(155e_1), 및 상기 제2 부분(155f_2)으로부터 상기 제2 모서리(S2)와 상기 제1 도전성 패턴(155n) 사이로 연장되는 제2 연장 부분(155e_2)을 포함할 수 있다. 상기 플로팅 도전성 패턴(155f)의 상기 제1 부분(155f_1)은 상기 제1 코너(C1)에 인접할 수 있고, 상기 제2 부분(155f_2)은 상기 제2 코너(C2)에 인접할 수 있고, 상기 제1 연장 부분(155e_1)은 상기 제1 부분(155f_1)으로부터 상기 제4 코너(C4)를 향하는 방향으로 연장될 수 있고, 상기 제2 연장 부분(155e_2)은 상기 제2 부분(155f_2)으로부터 상기 제3 코너(C3)를 향하는 방향으로 연장될 수 있다.
다음으로, 도 6a 및 도 6b를 참조하면, 플로팅 도전성 패턴(155f)은 상기 제1 도전성 패턴(155n)과 상기 제1 모서리(S1) 사이, 및 상기 제2 도전성 패턴(155p)과 상기 제3 모서리(S3) 사이에 배치되는 부분들을 포함할 수 있다. 예를 들어, 상기 플로팅 도전성 패턴(155f)는 상기 제1 코너(C1)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 제1 부분(155f_1), 상기 제2 코너(C2)과 상기 제1 도전성 패턴(155n) 사이에 배치되는 제2 부분(155f_2), 상기 제1 및 제2 부분들(155f_1, 155f_2)을 연결하며 상기 제1 모서리(S1)와 상기 제1 도전성 패턴(155n) 사이에 배치되는 연결 부분(155i), 상기 제3 코너(C1)에 인접하는 제3 부분(155f_3), 상기 제4 코너(C4)에 인접하는 제4 부분(155f_4), 상기 제3 및 제3 부분들(155f_3, 155f_4)을 연결하며 상기 제3 모서리(S1)와 상기 제2 도전성 패턴(155p) 사이에 배치되는 연결 부분(155i)을 포함할 수 있다.
다음으로, 도 6b 및 도 7을 참조하면, 상기 플로팅 도전성 패턴(155f)은 상기 제1 내지 제4 모서리(S1 ~ S4)를 따라 배치되는 사각형 링 모양일 수 있다. 상기 플로팅 도전성 패턴(155f)은 상기 제1 및 제2 도전성 패턴들(155n, 155p)을 둘러쌀 수 있다.
상술한 바와 같이 상기 플로팅 도전성 패턴(155f)은 상기 제1 내지 제4 코너들(C1~C4) 중 적어도 두 개의 코너들(C1, C2)에 인접하는 제1 및 제2 부분들(155f_1, 155f_2)을 포함할 수 있다.
다음으로, 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)의 형성 방법의 일 예에 대하여 도 8a, 도 8b, 도 9a, 도 9b, 도 10a, 도 10b, 도 11a, 도 11b, 도 12a 및 도 12b를 참조하여 설명하기로 한다. 도 8a 내지 도 12b에서, 도 8a, 도 9a, 도 10a, 도 11a 및 도 12a은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자(10)의 형성 방법을 설명하기 위한 개략적인 평면도들이고, 도 8b, 도 9b, 도 10b, 도 11b 및 도 12b은 도 8a, 도 9a, 도 10a, 도 11a 및 도 12a의 I-I'선을 따라 취해진 영역을 개략적으로 나타낸 단면도들이다.
도 8a 및 도 8b를 참조하면, 기판(105) 상에 발광 구조체(110)를 형성할 수 있다. 상기 기판(105)은 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, 또는 GaN 등의 물질로 형성될 수 있다. 상기 기판(105)은 전면(105s1) 및 상기 전면(105s1)에 대향하는 후면(105s2)을 가질 수 있다.
일 예에서, 상기 기판(105)의 상기 전면(105s1) 상에 요철 구조를 형성할 수 있다. 실시 형태에 따라, 상기 기판(105)의 상기 전면(105s1)의 요철 구조를 형성하는 것은 생략될 수 있다.
상기 기판(105)의 상기 전면(105s1) 상에 발광 구조체(110)를 형성할 수 있다. 상기 발광 구조체(110)는 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 형성되는 복수의 층들로 형성될 수 있다. 예를 들어, 상기 발광 구조체(110)는 상기 기판(105)의 상기 전면(105s1) 상에 차례로 형성된 제1 반도체 층(115), 활성층(120) 및 제2 반도체 층(125)을 포함할 수 있다. 상기 제1 반도체 층(115)과 상기 제2 반도체 층(125)은 서로 다른 도전형을 가질 수 있다. 예를 들어, 상기 제1 반도체 층(115)은 n형의 도전형을 가질 수 있고, 상기 제2 반도체 층(125)은 p형의 도전형을 가질 수 있다.
도 9a 및 도 9b를 참조하면, 사진 및 식각 공정을 이용하여 상기 제2 반도체 층(125), 상기 활성 층(120) 및 상기 제1 반도체 층(115)의 일부를 식각할 수 있다. 따라서, 상기 제1 반도체 층(115)은 식각되어 리세스된 리세스 영역(E)을 가질 수 있다. 상기 제1 반도체 층(115)에서 식각되지 않은 영역은 돌출 영역(M)으로 정의할 수 있다. 따라서, 상기 돌출 영역(M)은 상기 리세스 영역(E)과 비교하여 상대적으로 돌출된 모양일 수 있다. 상기 돌출 영역(M)은 메사 모양일 수 있으며, 메사 영역으로 지칭될 수도 있다. 상기 리세스 영역(E)은 식각 영역으로 지칭될 수도 있다. 상기 활성 층(120) 및 상기 제2 반도체 층(125)은 상기 돌출 영역(M)의 상부면 상에 잔존할 수 있다.
평면으로 보았을 때, 상기 제1 반도체 층(115)은 사각형 모양으로 형성될 수 있다. 평면으로 보았을 때, 상기 제1 반도체 층(115)은 반시계 방향으로 차례로 배열되는 제1 코너(C1), 제2 코너(C2), 제3 코너(C3) 및 제4 코너(C4)를 가질 수 있다. 평면으로 보았을 때, 상기 제1 반도체 층(115)은 상기 제1 코너(C1)와 상기 제2 코너(C2) 사이의 제1 모서리(S1), 상기 제2 코너(C2)와 상기 제3 코너(C3) 사이의 제2 모서리(S2), 상기 제3 코너(C3)와 상기 제4 코너(C4) 사이의 제3 모서리(S3), 및 상기 제4 코너(C4)와 상기 제1 코너(C1) 사이의 제4 모서리(S4)를 가질 수 있다. 따라서, 상기 제1 및 제3 모서리들(S1, S3)은 서로 대향할 수 있고, 상기 제2 및 제4 모서리들(S2, S4)은 서로 대향할 수 있다.
도 10a 및 도 10b를 참조하면, 상기 발광 구조체(110) 상에 제1 개구부(130a) 및 제2 개구부(130b)를 갖는 패시베이션 층(130)을 형성할 수 있다. 상기 패시베이션 층(130)은 실리콘 산화물 또는 실리콘 질화물 등과 같은 절연성 물질로 형성될 수 있다. 상기 패시베이션 층(130)의 상기 제1 개구부(130a)는 상기 제1 반도체 층(115)의 상기 리세스 영역(E)의 일부를 노출시킬 수 있고, 상기 패시베이션 층(130)의 상기 제2 개구부(130b)는 상기 제2 반도체 층(125)의 일부를 노출시킬 수 있다.
상기 패시베이션 층(130)의 상기 제1 개구부(130a)에 의해 노출되는 상기 제1 반도체 층(115)의 상기 리세스 영역(E)의 표면은 제1 콘택 영역(CT1)으로 지칭할 수 있고, 상기 패시베이션 층(130)의 상기 제2 개구부(130b)에 의해 노출되는 상기 제2 반도체 층(125)의 표면은 제2 콘택 영역(CT2)으로 지칭할 수 있다.
상기 제2 반도체 층(125)의 상기 제2 콘택 영역(CT2) 상에 콘택 구조체(135)를 형성할 수 있다. 상기 콘택 구조체(135)는 금속 층(140) 및 피복 층(145)을 포함할 수 있다. 상기 피목 층(145)은 상기 금속 층(140)의 상부면 및 측면을 덮으면서 상기 금속 층(140)을 보호할 수 있다.
도 11a 및 도 11b를 참조하면, 상기 패시베이션 층(130) 및 상기 콘택 구조체(135)를 갖는 기판(105) 상에 제1 개구부(150a) 및 제2 개구부(150b)를 갖는 하부 절연성 패턴(150)을 형성할 수 있다.
상기 하부 절연성 패턴(150)의 상기 제1 개구부(150a)는 상기 제1 반도체 층(115)의 상기 리세스 영역(E)의 상기 제1 콘택 영역(CT1)을 노출시킬 수 있다. 상기 하부 절연성 패턴(150)의 상기 제2 개구부(150b)는 상기 콘택 구조체(135)의 일부 영역을 노출시킬 수 있다. 상기 하부 절연성 패턴(150)의 상기 제2 개구부(150b)에 의해 노출되는 상기 콘택 구조체(135)의 일부 영역은 제3 콘택 영역(CT3)으로 지칭될 수 있다.
도 12a 및 도 12b를 참조하면, 상기 하부 절연성 패턴(150)을 갖는 기판(105) 상에 제1 도전성 패턴(155n), 제2 도전성 패턴(155p) 및 플로팅 도전성 패턴(155f)을 형성할 수 있다. 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)을 형성하는 것은 상기 하부 절연성 패턴(150)을 갖는 기판(105) 상에 도전성 물질 층을 형성하고, 사진 및 식각 공정을 이용하여 상기 도전성 물질 층을 패터닝하는 것을 포함할 수 있다. 따라서, 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)은 서로 동일한 공정에 의해 형성되므로, 서로 동일한 물질로 형성될 수 있다. 또한, 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)은 동일 평면에서 서로 동일한 두께로 형성될 수 있다.
실시예들에서, 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)을 형성하기 위하여 상기 도전성 물질 층을 패터닝하는 공정에서, 상기 도전성 물질 층을 패터닝하는 모양에 따라, 상기 플로팅 도전성 패턴(155f)의 평면 모양은 도 1, 도 3, 도 4, 도 5a, 도 6 및 도 7에서 설명한 것과 같은 상기 플로팅 도전성 패턴(155f)의 평면 모양들 중 어느 하나의 모양으로 형성될 수 있다.
상기 제1 도전성 패턴(155n)은 상기 제1 반도체 층(115)의 상기 제1 콘택 영역(CT1)과 전기적으로 연결될 수 있다. 상기 제2 도전성 패턴(155p)은 상기 콘택 구조체(135)의 상기 제3 콘택 영역(CT3)과 전기적으로 연결될 수 있다. 상기 플로팅 도전성 패턴(155f)은 상기 발광 구조체(110)와 이격되며 전기적으로 절연될 수 있다.
다시, 도 1, 도 2a 및 도 2b를 참조하면, 상기 제1 도전성 패턴(155n), 상기 제2 도전성 패턴(155p) 및 상기 플로팅 도전성 패턴(155f)을 갖는 기판 상에 제1 개구부(160a) 및 제2 개구부(160b)을 갖는 상부 절연성 패턴(160)을 형성할 수 있다.
상기 상부 절연성 패턴(160)의 상기 제1 개구부(160a)는 상기 제1 도전성 패턴(155n)의 일부 영역을 노출시킬 수 있고, 상기 상부 절연성 패턴(160)의 상기 제2 개구부(160b)는 상기 제2 도전성 패턴(155p)의 일부 영역을 노출시킬 수 있다.
상기 상부 절연성 패턴(160)의 상기 제1 개구부(160a)에 의해 노출되는 상기 제1 도전성 패턴(155n)의 일부 영역은 제4 콘택 영역(CT4)으로 지칭할 수 있고, 상기 상부 절연성 패턴(160)의 상기 제2 개구부(160b)에 의해 노출되는 상기 제2 도전성 패턴(155p)의 일부 영역은 제5 콘택 영역(CT5)으로 지칭할 수 있다.
상기 상부 절연성 패턴(160)을 갖는 기판(105) 상에 제1 및 제2 전극들(165n, 165p)을 형성할 수 있다. 상기 제1 전극(165n)은 상기 제1 도전성 패턴(155n)의 상기 제4 콘택 영역(CT4) 상에 형성될 수 있고, 상기 제2 전극(165p)은 상기 제2 도전성 패턴(155p)의 상기 제5 콘택 영역(CT5) 상에 형성될 수 있다. 상기 제1 및 제2 전극들(165n, 165p)은 패드들 또는 UBM(under bump metallurgy)일 수 있다. 일 예에서, 상기 제1 및 제2 전극들(165n, 165p)의 개수와 배치 구조는 다양하게 변형될 수 있다.
상기 제1 및 제2 전극들(165n, 165p)을 갖는 기판(105) 상에 제1 및 제2 연결 구조체들(170n, 170p)을 형성할 수 있다. 상기 제1 연결 구조체(170n)는 상기 제1 전극(165n) 상에 형성될 수 있고, 상기 제2 연결 구조체(170p)는 상기 제2 전극(165p) 상에 형성될 수 있다.
상술한 바와 같은 상기 반도체 발광 소자(10)는 패키지 형태로 제품화될 수 있다. 이하에서, 상술한 바와 같은 상기 반도체 발광 소자(10)를 패키지에 적용한 일 예를 도 13을 참조하여 설명하기로 한다. 도 13은 본 발명의 기술적 사상의 일 실시예에 따른 반도체 발광 소자를 패지지에 적용한 일 예를 개략적으로 나타낸 단면도이다.
도 13을 참조하면, 패드들(320)을 갖는 기판(310) 상에 도 1 내지 도 7에서 설명한 바와 같은 반도체 발광 소자들(10) 중 어느 하나가 실장될 수 있다. 상기 발광 소자(10)의 상기 제1 및 제2 연결 구조체들(170n, 170p)은 상기 패드들(320)과 접촉하면서 전기적으로 연결될 수 있다. 상기 반도체 발광 소자(10)는 접착 층(220)을 이용하여 형광 층(210)에 부착될 수 있다. 상기 반도체 발광 소자(10)의 측면에는 측면 패턴(230)이 배치될 수 있다. 상기 측면 패턴(230)은 반사성 물질로 형성될 수 있는 반사 층일 수도 있다. 이와 같이 상기 형광 층(210)에 부착된 상기 반도체 발광 소자(10)는 상기 기판(310)에 실장될 수 있다. 상기 기판(310)은 인쇄회로 기판 또는 모듈 기판일 수 있다.
실시예들에 따르면, 반도체 발광 소자에서 크랙에 취약한 코너들에 전기적으로 절연된 플로팅 도전성 패턴(155f)을 배치함으로써, 크랙으로 인하여 발생할 수 있는 불량을 방지할 수 있다. 이러한 플로팅 도전성 패턴(155f)은 전기적으로 절연되어 있으므로, 상기 하부 절연성 패턴(150)의 크랙으로 인하여 상기 콘택 구조체(135)를 구성하는 금속 물질, 예를 들어 Ag이 확산 또는 이동(migration)되어 상기 콘택 구조체(135)와 상기 플로팅 도전성 패턴(155f)이 전기적으로 쇼트되더라도 상기 플로팅 도전성 패턴(155f)이 전기적으로 절연되어 있으므로, 불량이 발생하지 않을 수 있다. 이러한 플로팅 도전성 패턴(155f)은 반도체 발광 소자의 신뢰성을 향상시킬 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
105 : 기판 110 : 발광 구조체
115 : 제1 반도체 층 120 : 활성 층
125 : 제2 반도체 층 S1~S4 : 제1 내지 제4 모서리들
C1~C4 : 제1 내지 제4 코너들 130 : 패시베이션 층
135 : 콘택 구조체 150 : 하부 절연성 패턴
150n : 제1 개구부 150p : 제2 개구부
155n : 제1 도전성 패턴 155p : 제2 도전성 패턴
155f : 플로팅 도전성 패턴 160 : 상부 절연성 패턴
165n : 제1 전극 165p : 제2 전극
170n : 제1 연결 구조체 170p : 제2 연결 구조체

Claims (20)

  1. 리세스 영역 및 돌출 영역을 갖는 제1 반도체 층;
    상기 제1 반도체 층의 상기 돌출 영역 상에 차례로 적층된 활성 층 및 제2 반도체 층;
    상기 제2 반도체 층 상에 배치되는 콘택 구조체;
    상기 제1 반도체 층 및 상기 콘택 구조체를 덮으며 상기 제1 반도체 층의 콘택 영역을 노출시키는 제1 개구부 및 상기 콘택 구조체의 콘택 영역을 노출시키는 제2 개구부를 갖는 하부 절연성 패턴;
    상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제1 개구부 내로 연장되어 상기 제1 반도체 층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴;
    상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제2 개구부 내로 연장되어 상기 콘택 구조체와 전기적으로 연결되는 제2 도전성 패턴; 및
    상기 하부 절연성 패턴 상에 배치되며 상기 제1 도전성 패턴과 이격된 플로팅 도전성 패턴을 포함하되,
    상기 제1 및 제2 도전성 패턴들, 및 상기 플로팅 도전성 패턴은 동일 평면에서 서로 동일한 두께를 갖는 반도체 발광 소자.
  2. 제 1 항에 있어서,
    평면으로 보았을 때, 상기 제1 반도체 층은 사각형 모양이며, 반시계 방향으로 차례로 배열되는 제1 코너, 제2 코너, 제3 코너 및 제4 코너를 갖고, 상기 제1 코너와 상기 제2 코너 사이의 제1 모서리, 상기 제2 코너와 상기 제3 코너 사이의 제2 모서리, 상기 제3 코너와 상기 제4 코너 사이의 제3 모서리, 및 상기 제4 코너와 상기 제1 코너 사이의 제4 모서리를 갖는 반도체 발광 소자.
  3. 제 2 항에 있어서,
    평면으로 보았을 때, 상기 플로팅 도전성 패턴은 상기 제1 코너와 상기 제1 도전성 패턴 사이에 배치되는 제1 부분 및 상기 제2 코너와 상기 제1 도전성 패턴 사이에 배치되는 제2 부분을 포함하는 반도체 발광 소자.
  4. 제 2 항에 있어서,
    평면으로 보았을 때, 상기 플로팅 도전성 패턴은
    상기 제1 코너와 상기 제1 도전성 패턴 사이에 배치되는 제1 부분,
    상기 제2 코너와 상기 제1 도전성 패턴 사이에 배치되는 제2 부분, 및
    상기 제1 부분과 상기 제2 부분을 연결하는 연결 부분을 포함하는 반도체 발광 소자.
  5. 제 2 항에 있어서,
    평면으로 보았을 때, 상기 플로팅 도전성 패턴은
    상기 제1 코너와 상기 제1 도전성 패턴 사이에 배치되는 제1 부분,
    상기 제2 코너와 상기 제1 도전성 패턴 사이에 배치되는 제2 부분,
    상기 제1 부분과 상기 제2 부분을 연결하는 연결 부분,
    상기 제1 부분으로부터 상기 제4 모서리와 상기 제1 도전성 패턴 사이로 연장되는 제1 연장 부분, 및
    상기 제2 부분으로부터 상기 제2 모서리와 상기 제1 도전성 패턴 사이로 연장되는 제2 연장 부분을 포함하는 반도체 발광 소자.
  6. 제 2 항에 있어서,
    평면으로 보았을 때, 상기 플로팅 도전성 패턴은 상기 제1 도전성 패턴과 상기 제1 모서리 사이에 배치되는 부분 및 상기 제2 도전성 패턴과 상기 제3 모서리 사이에 배치되는 부분을 포함하는 반도체 발광 소자.
  7. 제 1 항에 있어서,
    평면으로 보았을 때, 상기 플로팅 도전성 패턴은 상기 제1 및 제2 도전성 패턴들을 둘러싸는 반도체 발광 소자.
  8. 제 1 항에 있어서,
    상기 플로팅 도전성 패턴은 상기 리세스 영역과 중첩하는 하부 부분, 상기 돌출 영역의 상부면과 중첩하는 상부 부분, 상기 하부 부분과 상기 상부 부분을 연결하면서 상기 돌출 영역의 측면과 중첩하는 경사 부분을 포함하는 반도체 발광 소자.
  9. 제 8 항에 있어서,
    상기 플로팅 도전성 패턴의 상기 상부 부분은 상기 콘택 구조체의 상부면의 일부와 중첩하는 반도체 발광 소자.
  10. 제 1 항에 있어서,
    상기 제1 및 제2 도전성 패턴들 및 상기 플로팅 도전성 패턴을 덮으며, 상기 제1 도전성 패턴의 일부를 노출시키는 제3 개구부 및 상기 제2 도전성 패턴의 일부를 노출시키는 제4 개구부를 갖는 상부 절연성 패턴;
    상기 제3 개구부에 의해 노출되는 상기 제1 도전성 패턴 상에 배치되는 제1 전극; 및
    상기 제4 개구부에 의해 노출되는 상기 제2 도전성 패턴 상에 배치되는 제2 전극을 더 포함하는 반도체 발광 소자.
  11. 제 1 항에 있어서,
    전면 및 상기 전면에 대향하는 후면을 갖는 기판을 더 포함하되,
    상기 제1 반도체 층은 상기 기판의 상기 전면 상에 배치되고,
    상기 기판의 전면은 요철 구조인 반도체 발광 소자.
  12. 제1 영역 및 제2 영역을 갖고, 평면으로 보았을 때 반시계 방향으로 차례로 배열되는 제1 코너, 제2 코너, 제3 코너 및 제4 코너를 갖는 제1 반도체 층;
    상기 제1 반도체 층의 상기 제2 영역 상에 차례로 적층된 활성 층 및 제2 반도체 층;
    상기 제2 반도체 층 상에 배치되는 콘택 구조체;
    상기 제1 반도체 층 및 상기 콘택 구조체를 덮으며 상기 제1 반도체 층의 콘택 영역을 노출시키는 제1 개구부 및 상기 콘택 구조체의 콘택 영역을 노출시키는 제2 개구부를 갖는 하부 절연성 패턴; 및
    상기 하부 절연성 패턴 상에 배치되며 서로 이격되는 제1 도전성 패턴, 제2 도전성 패턴 및 플로팅 도전성 패턴을 포함하되,
    상기 제1 및 제2 도전성 패턴들, 및 상기 플로팅 도전성 패턴은 동일 평면에서 서로 동일한 두께를 갖고,
    상기 제1 도전성 패턴은 상기 하부 절연성 패턴의 상기 제1 개구부 내로 연장되어 상기 제1 반도체 층의 상기 콘택 영역과 전기적으로 연결되고,
    상기 제2 도전성 패턴은 상기 하부 절연성 패턴의 상기 제2 개구부 내로 연장되어 상기 콘택 구조체와 전기적으로 연결되고,
    상기 플로팅 도전성 패턴은 상기 제1 및 제2 코너들과 상기 제1 도전성 패턴 사이에 배치되는 부분들을 포함하는 반도체 발광 소자.
  13. 제 12 항에 있어서,
    상기 제2 영역은 상기 제1 영역 보다 상부로 돌출된 돌출 영역이고,
    상기 플로팅 도전성 패턴은 상기 제1 영역과 중첩하는 하부 부분, 상기 제2 영역의 상부면과 중첩하는 상부 부분, 상기 하부 부분과 상기 상부 부분을 연결하는 경사 부분을 포함하는 반도체 발광 소자.
  14. 제 12 항에 있어서,
    상기 플로팅 도전성 패턴과 상기 제1 도전성 패턴은 서로 인접하며 상기 콘택 구조체 상에서 이격되는 반도체 발광 소자.
  15. 제 12 항에 있어서,
    상기 제1 도전성 패턴은 상기 제1 반도체 층의 상기 콘택 영역과 접촉하면서 상기 제1 반도체 층과 전기적으로 연결되고,
    상기 제2 도전성 패턴은 상기 콘택 구조체를 통하여 상기 제2 반도체 층과 전기적으로 연결되는 반도체 발광 소자.
  16. 리세스 영역 및 돌출 영역을 갖는 제1 반도체 층;
    상기 제1 반도체 층의 상기 돌출 영역 상에 차례로 적층된 활성 층 및 제2 반도체 층;
    상기 제2 반도체 층의 상부면 상에 배치되는 콘택 구조체;
    상기 제1 반도체 층 및 상기 콘택 구조체를 덮으며 상기 제1 반도체 층의 콘택 영역을 노출시키는 제1 개구부 및 상기 콘택 구조체의 콘택 영역을 노출시키는 제2 개구부를 갖는 하부 절연성 패턴;
    상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제1 개구부 내로 연장되어 상기 제1 반도체 층의 상기 콘택 영역과 전기적으로 연결되는 제1 도전성 패턴;
    상기 하부 절연성 패턴 상에 배치되며 상기 하부 절연성 패턴의 상기 제2 개구부 내로 연장되어 상기 콘택 구조체와 전기적으로 연결되는 제2 도전성 패턴; 및
    상기 하부 절연성 패턴 상에 배치되며 상기 제1 도전성 패턴과 이격된 플로팅 도전성 패턴;
    상기 제1 및 제2 도전성 패턴들, 및 상기 플로팅 도전성 패턴을 덮으며 상기 제1 도전성 패턴의 콘택 영역을 노출시키는 제1 개구부 및 상기 제2 도전성 패턴의 콘택 영역을 노출시키는 제2 개구부를 갖는 상부 절연성 패턴;
    상기 제1 도전성 패턴의 상기 콘택 영역 상에 배치되는 제1 전극; 및
    상기 제2 도전성 패턴의 상기 콘택 영역 상에 배치되는 제2 전극을 포함하는 반도체 발광 소자.
  17. 제 16 항에 있어서,
    평면으로 보았을 때, 상기 제1 반도체 층은 반시계 방향으로 차례로 배열되는 제1 코너, 제2 코너, 제3 코너 및 제4 코너를 갖고, 상기 제1 코너와 상기 제2 코너 사이의 제1 모서리, 상기 제2 코너와 상기 제3 코너 사이의 제2 모서리, 상기 제3 코너와 상기 제4 코너 사이의 제3 모서리, 및 상기 제4 코너와 상기 제1 코너 사이의 제4 모서리를 갖는 반도체 발광 소자.
  18. 제 17 항에 있어서,
    상기 플로팅 도전성 패턴은 상기 제1 코너에 인접하는 제1 부분 및 상기 제2 코너에 인접하는 제2 부분을 포함하는 반도체 발광 소자.
  19. 제 18 항에 있어서,
    상기 플로팅 도전성 패턴은 상기 제1 코너에 인접하는 제1 부분, 상기 제2 코너에 인접하는 제2 부분, 및 상기 제1 및 제2 부분들을 연결하며 상기 제1 모서리에 인접하는 연결 부분을 포함하는 반도체 발광 소자.
  20. 제 19 항에 있어서,
    상기 플로팅 도전성 패턴은 상기 제1 부분으로부터 상기 제4 코너를 향하는 방향으로 연장되는 제1 연장 부분 및 상기 제2 부분으로부터 상기 제3 코너를 향하는 방향으로 연장되는 제2 연장 부분을 포함하는 반도체 발광 소자.
KR1020170005361A 2017-01-12 2017-01-12 플로팅 도전성 패턴을 포함하는 반도체 발광 소자 KR102598043B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170005361A KR102598043B1 (ko) 2017-01-12 2017-01-12 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
US15/725,438 US10505073B2 (en) 2017-01-12 2017-10-05 Semiconductor light emitting device including floating conductive pattern
CN201810030167.0A CN108305925B (zh) 2017-01-12 2018-01-12 包括浮置导电图案的半导体发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170005361A KR102598043B1 (ko) 2017-01-12 2017-01-12 플로팅 도전성 패턴을 포함하는 반도체 발광 소자

Publications (2)

Publication Number Publication Date
KR20180083159A KR20180083159A (ko) 2018-07-20
KR102598043B1 true KR102598043B1 (ko) 2023-11-06

Family

ID=62783781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170005361A KR102598043B1 (ko) 2017-01-12 2017-01-12 플로팅 도전성 패턴을 포함하는 반도체 발광 소자

Country Status (3)

Country Link
US (1) US10505073B2 (ko)
KR (1) KR102598043B1 (ko)
CN (1) CN108305925B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
CN113363366B (zh) * 2020-03-06 2024-04-19 隆达电子股份有限公司 发光元件
JP7216296B2 (ja) * 2020-09-30 2023-02-01 日亜化学工業株式会社 発光素子及び発光装置
US20240072099A1 (en) * 2022-08-25 2024-02-29 Creeled, Inc. Light-emitting diode chip structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333382B2 (ja) 2010-08-27 2013-11-06 豊田合成株式会社 発光素子

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5333382B2 (ko) * 1973-11-21 1978-09-13
CN1495523A (zh) 1996-08-27 2004-05-12 ������������ʽ���� 转移方法和有源矩阵基板的制造方法
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US6818465B2 (en) 2001-08-22 2004-11-16 Sony Corporation Nitride semiconductor element and production method for nitride semiconductor element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100576855B1 (ko) 2003-12-20 2006-05-10 삼성전기주식회사 고출력 플립 칩 발광다이오드
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
JP5021693B2 (ja) * 2009-04-14 2012-09-12 スタンレー電気株式会社 半導体発光素子
US9496458B2 (en) 2012-06-08 2016-11-15 Cree, Inc. Semiconductor light emitting diodes with crack-tolerant barrier structures and methods of fabricating the same
EP2782147B1 (en) 2012-07-18 2020-03-11 Semicon Light Co. Ltd. Method for manufacturing semiconductor light-emitting element
KR102223038B1 (ko) * 2013-12-17 2021-03-08 삼성전자주식회사 반도체 발광소자 및 이를 구비한 반도체 발광장치
US9196812B2 (en) * 2013-12-17 2015-11-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and semiconductor light emitting apparatus having the same
TWI550909B (zh) 2014-03-21 2016-09-21 A flip chip type light emitting diode and a method for manufacturing the same, and a flip chip type structure thereof
KR20160016361A (ko) * 2014-08-05 2016-02-15 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
CN104300056B (zh) * 2014-10-11 2017-07-07 广东晶科电子股份有限公司 一种高可靠性的倒装led芯片、led器件和led芯片的制作方法
KR101888608B1 (ko) 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
CN107408606B (zh) * 2015-03-30 2019-12-13 索尼半导体解决方案公司 发光元件、发光单元、发光面板装置及驱动发光面板装置的方法
KR102323250B1 (ko) * 2015-05-27 2021-11-09 삼성전자주식회사 반도체 발광소자 제조방법
JP6555043B2 (ja) * 2015-09-18 2019-08-07 日亜化学工業株式会社 発光素子及び発光装置
US9929316B2 (en) * 2015-12-25 2018-03-27 Nichia Corporation Light emitting element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333382B2 (ja) 2010-08-27 2013-11-06 豊田合成株式会社 発光素子

Also Published As

Publication number Publication date
KR20180083159A (ko) 2018-07-20
CN108305925B (zh) 2023-01-03
US10505073B2 (en) 2019-12-10
US20180198022A1 (en) 2018-07-12
CN108305925A (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
KR102427642B1 (ko) 반도체 발광소자
US8188504B2 (en) Light-emitting device and method for manufacturing the same including a light-emitting device and a protection device electrically connected by a connecting line
KR101007099B1 (ko) 반도체 발광소자 및 그 제조방법
KR102299959B1 (ko) 반도체 발광 소자
KR102357188B1 (ko) 발광 소자
US9123623B2 (en) Semiconductor light emitting device having multi-cell array and method of manufacturing the same
KR101182920B1 (ko) 발광 소자 및 그 제조방법
KR102512027B1 (ko) 반도체 소자, 표시패널, 표시장치 및 표시패널 제조방법
KR102598043B1 (ko) 플로팅 도전성 패턴을 포함하는 반도체 발광 소자
EP2439796B1 (en) Light emitting device and lighting system
JP2007311781A (ja) 窒化物系半導体発光ダイオード
KR102573271B1 (ko) 반도체 발광소자
CN102386313B (zh) 发光器件、发光器件封装和灯单元
CN102148318B (zh) 发光器件封装及其制造方法、以及照明系统
JP2014086727A (ja) 発光素子及び発光素子パッケージ
KR102212559B1 (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR102530758B1 (ko) 반도체 발광소자 패키지
CN109585634B (zh) 半导体发光装置
KR20170133758A (ko) 발광 소자
US20050127374A1 (en) Light-emitting device and forming method thereof
US11069845B2 (en) Light emitting device
KR102462718B1 (ko) 반도체 소자
KR20120037100A (ko) 발광 소자 및 발광 소자 패키지
JP2010153593A (ja) 発光素子およびそれを具備する発光素子アレイ
KR102531520B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant