KR102299959B1 - 반도체 발광 소자 - Google Patents

반도체 발광 소자 Download PDF

Info

Publication number
KR102299959B1
KR102299959B1 KR1020140180116A KR20140180116A KR102299959B1 KR 102299959 B1 KR102299959 B1 KR 102299959B1 KR 1020140180116 A KR1020140180116 A KR 1020140180116A KR 20140180116 A KR20140180116 A KR 20140180116A KR 102299959 B1 KR102299959 B1 KR 102299959B1
Authority
KR
South Korea
Prior art keywords
electrode
type semiconductor
semiconductor layer
insulating film
light emitting
Prior art date
Application number
KR1020140180116A
Other languages
English (en)
Other versions
KR20150072344A (ko
Inventor
마사히코 사노
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20150072344A publication Critical patent/KR20150072344A/ko
Application granted granted Critical
Publication of KR102299959B1 publication Critical patent/KR102299959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

n형 또는 p형 중 어느 한쪽의 제1 도전형 반도체층, 발광층 및 다른 쪽의 제2 도전형 반도체층을 하면측으로부터 상면측을 향해 순서대로 갖고, 상면측으로부터 광을 취출하는 반도체 발광 소자를 개시한다. 반도체 발광 소자는 제1 전극과, 제1 절연막과, 투광성 전극과, 제2 전극을 구비하고 있다. 제1 전극은 제1 도전형 반도체층 위에 설치되고, 제1 패드부와, 제1 패드부로부터 연신되는 제1 연신부를 갖는다. 제1 절연막은 제1 연신부를 덮는다. 투광성 전극은 제2 도전형 반도체층의 상면에 접속되고, 제1 절연막 위로 연장된다. 제2 전극은 제1 절연막 위에서 투광성 전극에 접속되어 있으며, 제2 패드부와, 제2 패드부로부터 제1 연신부를 따라 연신되고 제1 연신부와 겹치도록 배치된 제2 연신부를 갖는다.

Description

반도체 발광 소자{SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본 출원은, 2013년 12월 19일에 출원된 일본 특허출원 제2013-262438호를 기초 출원으로 하는 우선권 주장을 수반한다. 일본 특허출원 제2013-262438호는 참조로써 본 명세서에 원용된다.
본 발명은, 반도체 발광 소자에 관한 것으로, 특히 광 취출 효율이 높은 반도체 발광 소자에 관한 것이다.
질화물 반도체 재료를 사용한 발광 소자는, 근자외광으로부터 적색광까지 폭넓은 발광 파장 범위 내의 광을 발광할 수 있는 발광 소자로서 알려져 있다. 질화물 반도체 발광 소자의 일반적인 기본 구조에서는, 절연성 기판 위에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층이 이 순서로 적층되고, 또한, p형 질화물 반도체층의 상면측에는, n형 질화물 반도체층 및 p형 질화물 반도체층에 통전하기 위한 n측 전극 및 p측 전극이 형성되어 있다.
전극 구조는, 발광 소자의 특성(예를 들어, 발광 소자의 출력, 광 취출 효율, 소자 저항 등)에 영향을 미칠 수 있기 때문에, 발광 소자의 특성을 향상시키기 위해서, 전극 구조에 대하여 다양한 연구가 행해지고 있다. 예를 들어, p형 질화물 반도체층의 상면을 발광면으로 하는 발광 소자에 있어서, 이 발광면에 형성된 금속 전극은 차광 부재로서 기능하게 되어버리므로, 광 취출 효율을 저하시키는 원인으로 된다. 특히, 발광 소자 전체에 전류를 확산시키기 위해서, n측 전극과 p측 전극의 각각이, 금속을 포함하는 연신 전극을 갖는 형태에서는, 연신 전극도 차광 부재로 되기 때문에, 광 취출 효율이 더 저하된다.
이 문제에 대하여, 발광면측에서 관찰했을 때 p측 전극과 n측 전극(주로, 그들의 연신 전극)의 일부가 겹치도록, 그들 전극을, 절연층을 개재하여 적층한 전극 배선이 알려져 있다(예를 들어 일본 특허공개 제2012-114343호 공보). 일부가 겹침으로써(겹치지 않는 전극 배선에 비하여) 전극에 의한 차광 면적이 줄어들므로, 광 취출 효율을 높일 수 있다.
일본 특허공개 제2012-114343호 공보에서는, 각 전극과 반도체층의 사이에는 절연막이 설치되어 있으며, 각 전극은, 대응하는 반도체층과, 복수의 관통 전극에 의해 도통되어 있다. 그러나, 차광 면적을 저감시키기 위해서 n측 전극 및 p측 전극이 서로 겹쳐 있으므로, 관통 전극과 각 전극을 접속하기 어렵다. 따라서, 각 전극에, 발광면과 평행한 면 내로 연장되는 돌출부를 복수 설치하여, 이 돌출부에 있어서 관통 전극과 접속하고 있다. 또한, n측 전극의 돌출부와 p측 전극의 돌출부는, 발광면측에서 관찰했을 때 서로 겹치지 않도록 배치되어 있다.
각 전극에 설치한 돌출부는 전극과 마찬가지로 금속막으로 형성되어 있기 때문에, 복수 설치한 돌출부에 의해 차광 면적이 증가되어버려서, 광 취출 효율을 충분히 향상시킬 수 없다.
따라서, 본 발명의 하나의 형태는, 광 취출 효율이 높은 반도체 발광 소자를 제공하는 것을 목적으로 한다.
본 발명의 하나의 형태에 따른 반도체 발광 소자는,
n형 또는 p형 중 어느 한쪽의 제1 도전형 반도체층, 발광층 및 다른 쪽의 제2 도전형 반도체층을, 하면측으로부터 상면측을 향해 순서대로 갖고, 상기 상면측으로부터 광을 취출하는 반도체 발광 소자로서,
상기 제1 도전형 반도체층 위에 설치되고, 제1 패드부와, 상기 제1 패드부로부터 연신되는 제1 연신부를 갖는 제1 전극과,
상기 제1 연신부를 덮는 제1 절연막과,
상기 제2 도전형 반도체층의 상면에 접속되고, 상기 제1 절연막 위로 연장되는 투광성 전극과,
상기 제1 절연막 위에서 상기 투광성 전극에 접속된 제2 전극으로서, 제2 패드부와, 상기 제2 패드부로부터 상기 제1 연신부를 따라 연신되고 상기 제1 연신부와 겹치도록 배치된 제2 연신부를 갖는 제2 전극
을 구비하는 것을 특징으로 한다.
본 발명의 하나의 형태에 의하면, 제2 연신부가 제1 연신부와 겹치도록 배치되어 있으므로, 겹친 면적만큼 차광 면적을 감소시킬 수 있다. 그리고, 제2 전극은, 제2 도전형 반도체층의 상면에 접속된 투광성 전극을 개재하여 제2 도전형 반도체층과 접속되어 있으므로, 일본 특허공개 제2012-114343호 공보와 같은 돌출부를 설치할 필요가 없다. 이에 의해, 본 발명의 하나의 형태에 따른 발광 소자는, 높은 광 취출 효율을 실현할 수 있다.
도 1은, 본 발명의 실시 형태 1에 따른 발광 소자의 개략 상면도이다.
도 2a는, 도 1의 A-A선에 있어서의 단면도, 도 2b는, 도 1의 B-B선에 있어서의 단면도, 도 2c는, 도 1의 C-C선에 있어서의 단면도이다.
도 3은, 본 발명의 실시 형태 1에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 4a는, 도 3의 A-A선에 있어서의 단면도, 도 4b는, 도 3의 B-B선에 있어서의 단면도, 도 4c는, 도 3의 C-C선에 있어서의 단면도이다.
도 5는, 본 발명의 실시 형태 1에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 6a는, 도 5의 A-A선에 있어서의 단면도, 도 6b는, 도 5의 B-B선에 있어서의 단면도, 도 6c는, 도 5의 C-C선에 있어서의 단면도이다.
도 7은, 본 발명의 실시 형태 1에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 8a는, 도 7의 A-A선에 있어서의 단면도, 도 8b는, 도 7의 B-B선에 있어서의 단면도, 도 8c는, 도 7의 C-C선에 있어서의 단면도이다.
도 9는, 본 발명의 실시 형태 1에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 10a는, 도 9의 A-A선에 있어서의 단면도, 도 10b는, 도 9의 B-B선에 있어서의 단면도, 도 10c는, 도 9의 C-C선에 있어서의 단면도이다.
도 11은, 본 발명의 실시 형태 2에 따른 발광 소자의 개략 상면도이다.
도 12a는, 도 11의 D-D선에 있어서의 단면도, 도 12b는, 도 11의 E-E선에 있어서의 단면도, 도 12c는, 도 11의 F-F선에 있어서의 단면도이다.
도 13은, 본 발명의 실시 형태 2에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 14a는, 도 13의 D-D선에 있어서의 단면도, 도 14b는, 도 13의 E-E선에 있어서의 단면도, 도 14c는, 도 13의 F-F선에 있어서의 단면도이다.
도 15는, 본 발명의 실시 형태 2에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 16a는, 도 15의 D-D선에 있어서의 단면도, 도 16b는, 도 15의 E-E선에 있어서의 단면도, 도 16c는, 도 15의 F-F선에 있어서의 단면도이다.
도 17은, 본 발명의 실시 형태 2에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 18a는, 도 17의 D-D선에 있어서의 단면도, 도 18b는, 도 17의 E-E선에 있어서의 단면도, 도 18c는, 도 17의 F-F선에 있어서의 단면도이다.
도 19는, 본 발명의 실시 형태 2에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 20a는, 도 19의 D-D선에 있어서의 단면도, 도 20b는, 도 19의 E-E선에 있어서의 단면도, 도 20c는, 도 19의 F-F선에 있어서의 단면도이다.
도 21은, 본 발명의 실시 형태 2에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 22a는, 도 21의 D-D선에 있어서의 단면도, 도 22b는, 도 21의 E-E선에 있어서의 단면도, 도 22c는, 도 21의 F-F선에 있어서의 단면도이다.
도 23은, 본 발명의 실시 형태 3에 따른 발광 소자의 개략 상면도이다.
도 24a는, 도 23의 G-G선에 있어서의 단면도, 도 24b는, 도 23의 H-H선에 있어서의 단면도, 도 24c는, 도 23의 I-I선에 있어서의 단면도이다.
도 25는, 본 발명의 실시 형태 3에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 26a는, 도 25의 G-G선에 있어서의 단면도, 도 26b는, 도 25의 H-H선에 있어서의 단면도, 도 26c는, 도 25의 I-I선에 있어서의 단면도이다.
도 27은, 본 발명의 실시 형태 3에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 28a는, 도 27의 G-G선에 있어서의 단면도, 도 28b는, 도 27의 H-H선에 있어서의 단면도, 도 28c는, 도 27의 I-I선에 있어서의 단면도이다.
도 29는, 본 발명의 실시 형태 3에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 30a는, 도 29의 G-G선에 있어서의 단면도, 도 30b는, 도 29의 H-H선에 있어서의 단면도, 도 30c는, 도 29의 I-I선에 있어서의 단면도이다.
도 31은, 본 발명의 실시 형태 3에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 32a는, 도 31의 G-G선에 있어서의 단면도, 도 32b는, 도 31의 H-H선에 있어서의 단면도, 도 32c는, 도 31의 I-I선에 있어서의 단면도이다.
도 33은, 본 발명의 실시 형태 3에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 34a는, 도 33의 G-G선에 있어서의 단면도, 도 34b는, 도 33의 H-H선에 있어서의 단면도, 도 34c는, 도 33의 I-I선에 있어서의 단면도이다.
도 35는, 본 발명의 실시 형태 3에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 36a는, 도 35의 G-G선에 있어서의 단면도, 도 36b는, 도 35의 H-H선에 있어서의 단면도, 도 36c는, 도 35의 I-I선에 있어서의 단면도이다.
도 37은, 본 발명의 실시 형태 4에 따른 발광 소자의 개략 상면도이다.
도 38a는, 도 37의 J-J선에 있어서의 단면도, 도 38b는, 도 37의 K-K선에 있어서의 단면도, 도 38c는, 도 37의 L-L선에 있어서의 단면도이다.
도 39는, 본 발명의 실시 형태 4에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 40a는, 도 39의 J-J선에 있어서의 단면도, 도 40b는, 도 39의 K-K선에 있어서의 단면도, 도 40c는, 도 39의 L-L선에 있어서의 단면도이다.
도 41은, 본 발명의 실시 형태 4에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 42a는, 도 41의 J-J선에 있어서의 단면도, 도 42b는, 도 41의 K-K선에 있어서의 단면도, 도 42c는, 도 41의 L-L선에 있어서의 단면도이다.
도 43은, 본 발명의 실시 형태 4에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 44a는, 도 43의 J-J선에 있어서의 단면도, 도 44b는, 도 43의 K-K선에 있어서의 단면도, 도 44c는, 도 43의 L-L선에 있어서의 단면도이다.
도 45는, 본 발명의 실시 형태 4에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 46a는, 도 45의 J-J선에 있어서의 단면도, 도 46b는, 도 45의 K-K선에 있어서의 단면도, 도 46c는, 도 45의 L-L선에 있어서의 단면도이다.
도 47은, 본 발명의 실시 형태 4에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 48a는, 도 47의 J-J선에 있어서의 단면도, 도 48b는, 도 47의 K-K선에 있어서의 단면도, 도 48c는, 도 47의 L-L선에 있어서의 단면도이다.
도 49는, 본 발명의 실시 형태 4에 따른 발광 소자의 제조 방법을 설명하기 위한 개략 상면도이다.
도 50a는, 도 49의 J-J선에 있어서의 단면도, 도 50b는, 도 49의 K-K선에 있어서의 단면도, 도 50c는, 도 49의 L-L선에 있어서의 단면도이다.
이하, 도면에 기초하여 본 발명의 실시 형태를 상세히 설명한다. 또한, 이하의 설명에서는, 필요에 따라서 특정한 방향이나 위치를 나타내는 용어(예를 들어, 「상」, 「하」, 「우」, 「좌」 및 그들 용어를 포함하는 별도의 용어)를 사용한다. 그들 용어의 사용은 도면을 참조한 본 발명에 따른 실시 형태의 이해를 용이하게 하기 위해서이며, 그들 용어의 의미에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다. 또한, 복수의 도면에 나타나는 동일 부호의 부분은 동일한 부분 또는 부재를 나타낸다.
<실시 형태 1: 도 1 내지 도 10c>
도 1 내지 도 2c에 도시한 본 발명의 하나의 실시 형태에 따른 발광 소자(1)는, 특히, 발광 소자(1)의 상면(1a)측으로부터 광을 취출하는 실장 형태(소위, 페이스 업 실장)에 적합한 발광 소자(1)이다. 본 실시 형태의 제1 특징은, 발광 소자(1)의 상면(1a)측으로부터 관찰했을 때, 제2 전극(20)의 제2 연신부(22)가 제1 전극(10)의 제1 연신부(12)와 겹치도록 배치되어 있는 것이다(도 1, 도 2a 내지 도 2c). 제2 특징은, 제2 전극(20)이 제1 절연막(31)의 상측에 형성되어 있으며, 제2 전극(20)과 제2 도전형 반도체층(53)의 도통은, 제2 도전형 반도체층(53)의 상면(53a)으로부터 제1 절연막(31)의 상면까지 연장된 투광성 전극(25)을 개재하여 행해지는 것이다(도 2a 내지 도 2c).
이하, 도면을 참조하면서, 본 실시 형태에 따른 발광 소자(1)에 대하여 상세히 설명한다.
도 1 내지 도 2c에 도시한 발광 소자(1)는, 하면(1b)측에 기판(60)이 배치되고, 상면(1a)측에 반도체 적층체(50)가 배치되어 있다. 또한, 반도체 적층체(50)의 상면에는, 발광 소자(1)에 통전하기 위한 전극(10, 20)이 형성되어 있다.
반도체 적층체(50)는, 발광 소자(1)의 하면(1b)측으로부터 상면(1a)측을 향해(즉, 기판(60)의 상면(60a)으로부터, 발광 소자(1)의 상면(1a)을 향해), 제1 도전형 반도체층(51: n형 반도체층), 발광층(52) 및 제2 도전형 반도체층(53: p형 반도체층)을 순서대로 갖고 있다. 도 2a 내지 2c에 도시한 바와 같이, 반도체 적층체(50)의 p형 반도체층(53)측에는, n형 반도체층(51)을 노출시키기 위한 노출부(55)가 설치되어 있다.
노출부(55) 내에 노출된 n형 반도체층(51) 위에는, 제1 전극(10: n측 전극)이 설치되어 있다. n측 전극(10)은, 제1 패드부(11: n측 패드부)와, n측 패드부(11)로부터 연신되는 제1 연신부(12: n측 연신부)를 갖고 있다. n측 패드부(11)는, 발광 소자(1)에 통전할 때 금속 와이어 등을 접속하기 위해 사용되는 부분이며, n측 연신부(12)는, n형 반도체층(51)으로 전류를 확장하기 위해 설치된 부분이다.
본 실시 형태에서는, n형 반도체층(51)과 n측 연신부(12)가 접촉함으로써, n형 반도체층(51)과 n측 전극(10)이 전기적으로 접속된다. n측 패드부(11)는, n측 연신부(12)의 위에 설치되어 있다(도 2a).
도 2a 내지 2c에 도시한 바와 같이, 노출부(55) 내에 설치된 n측 연신부(12)는 제1 절연막(31)에 의해 덮여 있다. 제1 절연막(31)에는 개구(31c)가 설치되어 있으며, 그 개구(31c)로부터는 n측 패드부(11)가 노출되어 있다(도 1, 도 2a). 이와 같이, n측 연신부(12)는 외부 환경으로부터 거의 절연되어 있지만, n측 패드부(11)를 개재하여 외부 전원과 도통할 수 있다.
상기 제1 절연막(31)은 또한, 노출부(55)의 측면(55c)을 덮어도 된다. 또한, 측면(55c)을 확실하게 절연하기 위해서, 노출부(55)를 넘어서, 노출부(55) 근방에 있는 p형 반도체층(53)의 상면(53a)의 근방 영역까지 제1 절연막(31)을 연장시켜도 된다.
그리고, n측 연신부(12)는, 노출부(55)의 측면(55c)으로부터, 제1 절연막(31)에 의해 절연되어 있다. 이에 의해, n측 연신부(12)가 측면(55c)에 노출된 활성층(52) 및/또는 p형 반도체층(53)에 접촉하는 것을 확실하게 피할 수 있다.
p형 반도체층(53)의 상면(53a)측에는, 상기 상면(53a)에 접속된 투광성 전극(25)이 설치되어 있다. 투광성 전극(25)은 발광 소자(1) 내에서 발광한 광을 투과시키면서, p형 반도체층(53)으로 전류를 확산하기 위해 설치되어 있다.
이 투광성 전극(25)은, 또한 제1 절연막(31) 위로 연장되어, 발광 소자(1)의 상면(1a)의 거의 전체면을 덮고 있다(도 1). 또한, 투광성 전극(25)에는 개구(25c)가 설치되어 있으며, 그 내경은, 제1 절연막(31)의 개구(31c)의 내경보다 크게 되어 있다. 그리고, 투광성 전극(25)의 개구(25c)는 상기 개구(25c)로부터, 제1 절연막(31)의 개구(31c) 전체가 노출되도록 위치 결정함으로써, 투광성 전극(25)과 n측 전극(10)(n측 연신부(12) 및 n측 패드부(11))이 접촉하는 것을 피할 수 있다(도 1, 도 2a).
투광성 전극(25)의 위에는, 제2 전극(20: p측 전극)이, 투광성 전극(25)과 접속된 상태에서 설치되어 있다. p측 전극(20)은 제2 패드부(21: p측 패드부)와, 상기 제2 패드부(21)로부터 연신되는 제2 연신부(22: p측 연신부)를 갖고 있다. p측 패드부(21)는, 발광 소자(1)에 통전할 때 금속 와이어 등을 접속하기 위해 사용되는 부분이며, p측 연신부(22)는, 투광성 전극(25) 및 p형 반도체층(53)으로 전류를 확장하기 위해 설치된 부분이다.
p측 전극(20)은, 제1 절연막(31) 위에 있어서 투광성 전극에 접속되어 있다. 도 1에 도시된 바와 같이, p측 연신부(22)는 n측 연신부(12)를 따라 연신되어 있다. 그리고, p측 연신부(22)는, 발광 소자(1)의 상면(1a)으로부터 보았을 때 p측 연신부(22)와 n측 연신부(12)가 겹치도록 배치되어 있다(도 1, 도 2a 내지 도 2c). 또한, p측 패드부(21)의 바로 아래에도, n측 전극(10)이 존재하고 있어도 된다.
이 발광 소자(1)를 발광시키면, 활성층(52)으로부터의 광의 대부분은, p형 반도체층(53)과 투광성 전극(25)을 투과하여, 발광 소자(1)의 상면(1a)으로부터 취출된다(도 2b, 도 2c). 또한, 발광한 광의 일부는 반도체 적층체(50) 내로 반사되어 가로 방향으로 전파된다. 전파된 광은, 예를 들어 노출부(55)의 하측에 위치하는 n형 반도체층(51) 내에 침입하여, n측 전극(10)의 하면에 도달되는 경우가 있다. 그 광은, n측 전극(10)으로 반사되어, n측 전극(10)보다 상측의 영역에는 도달되지 않는다. 본 발명의 하나의 실시 형태에서는, p측 전극(20)의 적어도 일부가 n측 전극(10)의 상측에 설치되어 있으므로, p측 전극(20)의 상기 적어도 일부에는 광은 도달되지 않는다.
일반적인 발광 소자에서는, 발광 효율을 높이는 관점에서, 통상적으로는 p측 전극과 n측 전극을 이격하여 배치하므로, p측 전극은 n측 전극과 겹치는 일은 없다. 그로 인해, 반도체 적층체(50) 내를 전파하는 광은, n측 전극뿐만 아니라, p측 전극에도 도달한다. n측 전극도 p측 전극도 광을 차단해버리기 때문에, 광의 취출 효율이 저하되는 원인으로도 되고 있었다.
이에 반하여, 본 발명의 하나의 실시 형태에서는, p측 전극(20)의 적어도 일부를 n측 전극(10)과 겹치도록 설치함으로써, p측 전극(20)의 적어도 일부에는 광이 도달되지 않는다. 이에 의해, n측 전극(10)과 p측 전극(20)의 면적을 저감시키지 않고, 차광 면적만을 저감할 수 있어, 그 결과로서 광 취출 효율을 향상시킬 수 있다.
특히, 질화물 반도체 발광 소자의 경우, 본 실시 형태의 구성에 의한 광 취출 효율의 향상 효과는 현저하다.
n형 질화물 반도체용 n측 전극에는, 예를 들어 Al 등의 반사율이 높은 금속재료를 이용할 수 있다. 따라서, n측 전극의 반사율을 높여서, n 전극에 도달하는 광의 흡수를 억제하고, 최종적인 광 취출 효율을 높일 수 있다.
그 한편, p형 질화물 반도체의 p측 전극에는, 이하의 이유에서, Al을 사용하는 것이 곤란하다. p형 질화물 반도체의 전기 저항이 높기 때문에, 그 거의 전체면에 전극을 접촉시킬 필요가 있으며, 많은 경우에 도전성 산화물(예를 들어 ITO)을 포함하는 투광성 전극을 설치하고 있다. Al을 포함하는 p측 전극을 이 투광성 전극에 접촉시키면, 투광성 전극과의 접촉면으로부터 Al이 산화하여 절연화(Al2O3화)되고, 투광성 전극이 p측 전극과 절연될 우려가 있다.
이러한 이유로 인해, p측 전극에는, 반사율이 높은 금속 재료를 사용할 수 없다. 따라서, (저반사율 재료로 형성한) p측 전극에 광이 도달하면, p측 전극에 의한 광 흡수가 발생하여, 광 취출 효율이 저하된다.
이에 반하여, 본 실시 형태의 발광 소자(1)에 의하면, p측 전극에 도달하는 광이 저감되므로, p측 전극을 저반사율 재료로 형성한 경우에도, p측 전극에 의한 광 흡수를 확실하게 저감할 수 있으므로, 광 취출 효율을 향상시킬 수 있다.
그런데, 일본 특허공개 제2012-114343호 공보에는, n측 전극과 p측 전극을 부분적으로 겹치는 것에 대해서는 개시되어 있다. 그러나, 일본 특허공개 제2012-114343호 공보에서는, n측 및 p측 전극의 각각을 n형 및 p형 반도체층의 각각과 통전시키기 위해서, 절연막이나 반도체층을 관통하는 관통 전극을 사용하고 있는 점과, 그 관통 전극을 각 전극에 접속하기 위해서, 각 전극이 복수의 돌출부를 갖고 있는 점이, 본 발명의 하나의 실시 형태와 상이하다. 이 상이점에 의해, 일본 특허공개 제2012-114343호 공보에 개시된 발광 소자에는, 몇 가지 과제가 존재한다.
일본 특허공개 제2012-114343호 공보의 발광 소자에 설치되는 관통 전극은 내경이 작으므로, 관통 전극의 전기 저항이 높아지기 쉽다. 또한, 관통 전극은 내경이 작으므로, 관통 전극이 반도체층에 접촉하는 접촉 면적도 작아져서, 관통 전극과 반도체 적층체의 접촉 저항이 높아진다. 이들 전기 저항의 상승에 의해, 발광 소자 전체로서도 전기 저항이 상승되어버린다.
특히, 질화물 반도체 발광 소자의 경우, p형 질화물 반도체층이 고저항이므로, p형 질화물 반도체층과 p측 관통 전극의 접촉 저항은 특히 높아질 것이다. 또한, 일본 특허공개 제2012-114343호 공보에는 p형 질화물 반도체층의 상면에 투광성 전극을 형성할 수 있음이 개시되어 있지만, 투광성 전극을 형성하는 도전성 산화물 재료(예를 들어 ITO)는, 금속 재료에 비하면 충분히 저항이 높다. 따라서, 소직경의 관통 전극을 사용하는 한은, 발광 소자의 전기 저항을 현저히 저감할 수 있는 효과는 기대할 수 없다.
또한, 일본 특허공개 제2012-114343호 공보에 있어서 각 전극에 설치되는 돌출부는, 전극과 동일한 금속 재료로 형성되어 있기 때문에, 돌출부에 의해 차광 면적이 증가되어버린다. 즉, 일본 특허공개 제2012-114343호 공보에서는, n측 전극과 p측 전극을 부분적으로 겹쳐 차광 면적을 저감시키는 한편, 이들 전극과 반도체층을 전기적으로 접속하기 위해 돌출부를 설치하여 차광 면적을 증가시키지 않을 수 없으므로, 차광 면적을 충분히 저감할 수 없어, 광 취출 효율을 충분히 향상시킬 수 없다.
또한, 일본 특허공개 제2012-114343호 공보에서는, 관통 전극과 반도체층의 접촉 면적이 작으므로, 하나의 관통 전극으로부터 전류가 넓어지는 범위는 좁고, 관통 전극의 개수가 적으면 발광 분포는 나빠진다고 생각된다. 그러나, 발광 분포를 양호하게 하기 위해서 관통 전극의 개수를 증가시키면, 돌출부의 개수도 증가시키게 되기 때문에, 일본 특허공개 제2012-114343호 공보의 과제인 차광 면적의 저감 관점에서는, 관통 전극의 개수를 억제하지 않을 수 없어, 결과적으로 양호한 발광 분포를 실현하는 것은 곤란하다.
이에 반하여, 본 실시 형태의 발광 소자(1)에서는, n측 전극(10)의 하면(n측 연신부(12)의 하면) 전체가 n형 반도체층(51)과 접촉하고(도 2a 내지 도 2c), p측 전극(20)과 접속된 투광성 전극(25)이 p형 반도체층(53)과 넓게 접촉하고 있는 점에서, 각 전극과 각 반도체층의 접촉 저항을 낮게 억제할 수 있다. 또한, 본 실시 형태의 발광 소자(1)에서는, p측 전극(20)과 p형 반도체층(53)을 전기적으로 접속하는 부재로서 투광성 전극(25)을 사용하고 있으므로, 광의 취출 효율을 저하시키지 않고, p측 전극(20)과 투광성 전극(25)의 접촉 면적을 크게 할 수 있다. 예를 들어, 투광성 전극(25)과 p측 전극(20)은, p측 연신부(22)의 하면 전체에서 접촉하고 있다(도 2a 내지 도 2c). 이에 의해, 투광성 전극(25)과 p측 전극(20)의 접촉 저항을 저감할 수 있다. 따라서, 발광 소자(1) 전체의 전기 저항을 저감할 수 있다. 따라서, 광속(루멘(lm))을 소비 전력(W)으로 나눔으로써 얻어지는 「전력 효율(lm/W)」을 향상시킬 수 있다.
또한, 본 실시 형태에서는, n측 전극(10)은 n형 반도체층(51)과 직접 접촉하고, p측 전극(20)은 투광성을 갖는 투광성 전극(25)에 의해 접속하고 있다. 즉, 본 실시 형태에서는, 일본 특허공개 제2012-114343호 공보와 같이 차광성의 돌출부를 추가로 설치할 필요가 없으므로, n측 전극(10)과 p측 전극(20)을 겹침으로써 차광 면적의 저감에 의한 광 취출 효율의 향상 효과를 충분히 얻을 수 있다. 즉, 본 실시 형태에 의해, 고출력의 발광 소자(1)를 제공할 수 있다. 상면에서 보았을 때, 발광 소자(1)의 전체에 대하여 n측 전극(10) 및 p측 전극(20)이 차지하는 비율은, 예를 들어 발광 소자(1)의 전체 면적의 20％ 이하로 할 수 있다.
또한, 본 실시 형태에서는, 전술한 바와 같이 n측 전극(10)의 하면(n측 연신부(12)의 하면) 전체가 n형 반도체층(51)과 접촉하고(도 2a 내지 도 2c), p측 전극(20)과 접속된 투광성 전극(25)이 p형 반도체층(53)과 넓게 접촉하고 있으므로, 전류를 광범위하게 확장할 수 있다. 이에 의해, 발광 강도 분포에 우수한(즉, 발광 강도의 편차가 적은) 발광 소자를 제공할 수 있다.
또한, 본 실시 형태의 발광 소자(1)에서는, p측 전극(20)은 제1 절연막(31)을 개재하여 n측 전극(10) 위에 형성되어 있으므로, p측 전극(20) 및 n측 전극(10)의 형상이나 형성 위치를, 서로의 위치 관계 등에 제한되지 않고 결정할 수 있다. 따라서, 발광 강도 분포를 고려하여, p측 전극(20) 및 n측 전극(10)의 각각을, 발광 소자(1)의 중심선에 대하여 선 대칭으로 형성하고, 발광 강도의 면내 균일성을 향상시킬 수도 있다.
이와 같이, 본 실시 형태의 발광 소자(1)에 의하면, 발광 소자(1)의 저저항화, 고출력화 및 고전력 효율화(lm/W) 중 적어도 하나의 효과(바람직하게는 복수의 효과)를 실현할 수 있다.
본 실시 형태에서는, n측 연신부(12)는 n형 반도체층(51)의 위에만 형성되어 있으므로, 단락의 위험성이 낮다. 구체적으로는, 예를 들어 n측 연신부(12)의 일부를, 절연막을 개재하여 p형 반도체층(53) 위에 형성하는 형태(후술하는 실시 형태 2 내지 4 등)를 가정하면, 절연막에 균열이나 간극 등이 있으면 n측 연신부(12)와 p형 반도체층(53)이 접촉하여, 전류가 누설될 우려가 있다. 이에 반하여 본 실시 형태와 같이, n측 연신부(12)는 n형 반도체층(51) 위에만 형성되어 있으므로, 그와 같은 누설될 위험성을 피할 수 있다.
또한, 본 실시 형태에서는, 제1 절연막(31) 위로 연장된 투광성 전극(25) 위에 p측 전극(20)이 겹치도록 설치하는 형태를 나타내고 있지만, 이에 한정되지 않고, 투광성 전극(25)과 p측 전극(20)이 전기적으로 연결되어 있으면 된다. 예를 들어, 투광성 전극(25)과 p형 반도체층(53)을 동일한 평면 내에 겹치지 않도록 형성하여, 서로의 테두리부를 접촉시키는 형태로 할 수도 있다. 또한, 제1 절연막(31) 위에 직접 p측 전극(20)을 설치한 다음에, 제1 절연막(31) 및 p측 전극(20)을 덮도록 투광성 전극(25)을 설치할 수도 있다. 또한, 후자의 경우에는, 투광성 전극(25)에, p측 전극(20)의 p측 패드부(21)를 노출시키기 위한 개구를 설치함으로써, p측 패드부(21)에 와이어 본딩 등을 할 수 있다. 또한, p측 전극(20)과 투광성 전극(25)의 접촉 면적은 큰 것이 바람직하다. 예를 들어, 서로의 테두리부만을 접촉시키는 형태보다도, 한쪽의 전극 위에 다른 쪽의 전극이 겹치도록 설치하는 형태의 쪽이 접촉 면적을 크게 할 수 있다.
또한, 본 실시 형태와 같이, 상면에서 보았을 때 p측 전극(20)은 n측 전극(10)과 완전히 겹쳐 있는 것이 바람직하지만(도 1, 도 2a 내지 2c), 반드시 이에 한정되지 않는다. 특히, 적어도 p측 연신부(22)의 대부분(예를 들어 p측 연신부(22)의 70％ 이상, 바람직하게는 80％ 이상, 보다 바람직하게는 90％ 이상)이 n측 전극(10)과 겹쳐 있으면, 충분히 광 취출 효율을 향상되는 효과가 얻어진다.
이것은, p측 패드부(21)는 강 발광 영역(통상은 발광 소자(1)의 중앙 부근)으로부터 멀리 떨어진 위치, 예를 들어 발광 소자의 테두리부 근방에 형성할 수도 있는 것에 비하여, p측 연신부(22)는 강 발광 영역으로 충분한 전류를 확산하기 위해서, 발광 소자의 중앙 근방에도 형성될 수 있기 때문이다. 예를 들어, 본 실시 형태에서는, p측 연신부(222)는 발광 소자(1)의 중앙을 가로지르고 있다. 이와 같이, p측 연신부(22)는 p측 패드부(21)에 비하여 차광 작용이 현저해지기 쉽다. 따라서, p측 연신부(22)의 대부분을 n측 전극(10)과 겹침으로써, 차광 면적을 저감할 수 있고, 이에 의해, 광 취출 효율을 효율적으로 향상시킬 수 있다.
또한, 상면에서 보았을 때, p측 전극(20)의 90％ 이상이 n측 전극(10)과 겹쳐 있는 것이 바람직하다. 보다 바람직하게는 p측 전극(20)의 95％ 이상, 더 바람직하게는 98％ 이상, 특히 바람직하게는 100％(예를 들어 도 1 내지 도 2c의 발광 소자(1))가 n측 전극(10)과 겹쳐 있으며, 이에 의해, p측 전극(20)에 도달하는 광을 현저하게 적게 할 수 있으므로, 발광 소자의 광 취출 효율을 향상시킬 수 있다.
또한, 상면에서 보았을 때, n측 연신부(12)는, 동일한 방향으로 연신되는 부분을 복수 갖는 것이 바람직하다. 예를 들어, 도 2b에 도시한 n측 연신부(121)의 일부는, 도 1에 도시한 바와 같이, 동일한 방향으로 연신되어 있으며, 평행하게 배치되어 있다. 또한, 도 2c에 도시한 n측 연신부(121 내지 123)는 도 1에 도시한 바와 같이, 동일한 방향으로 연신되어 있으며, 평행하게 배치되어 있다. n측 연신부(12)의 위에 형성되는 p측 연신부(22)도 마찬가지로, 동일한 방향으로 연신되는 부분을 복수 갖는 것이 바람직하다. 이에 의해, 발광 소자(1)를 보다 균일하게 발광시킬 수 있어, 발광 효율을 향상시킬 수 있다.
다음으로 도 1 내지 도 10c를 참조하면서, 본 실시 형태에 따른 발광 소자(1)의 제조 방법에 대하여 설명한다.
<1. 반도체 적층체(50)의 형성>
도 3 내지 도 4c에 도시한 바와 같이, 기판(60)의 상면(60a) 위에 n형 반도체층(51), 발광층(52) 및 p형 반도체층(53)을 이 순서로 형성하여 반도체 적층체(50)를 형성한 후, p형 반도체층(53) 및 발광층(52)을 부분적으로 제거하고, n형 반도체층(51)이 노출된 노출부(55)를 형성한다. 본 실시 형태에서는, 노출부(55)는 홈 형상 부분이며(도 4b, 도 4c), 상면에서 보면 소정의 형상을 그리고 있다(도 3). 이 실시 형태에 있어서의 노출부(55)는, 도 3의 상면에서 보았을 때, 대략 정사각형으로 연장되는 제1 부분과, 상기 제1 부분 중 대향하는 2변(도 3에서는, 좌우로 이격하고, 상하 방향으로 연장되어 있는 평행한 2변)의 중점을 연결하도록 좌우 방향으로 연장되어 있는 제2 부분과, 제1 부분과 제2 부분의 교점에 설치된 원형 부분을 갖고 있다.
노출부(55)는, 다양한 방법에 의해 설치할 수 있다.
예를 들어, 전술한 바와 같이, 기판(60) 위에 반도체 적층체(50)를 균일하게 적층한 후에, p형 반도체층(53) 및 발광층(52)을 에칭 등에 의해 부분적으로 제거하는 방법이다. 이 방법은 기술적으로 확립되어 있으므로, 비교적 실시하기 쉬운 이점이 있다.
다른 방법으로서는, 기판(60) 위에 반도체 적층체(50)를 형성할 때, 기판(60)의 상면(60a)의 전체면에 n형 반도체층(51)을 형성한 후, 발광층(52) 및 p형 반도체층(53)이 형성되지 않는 부분(이것이 후에 노출부(55)로 됨)이 남도록, 발광층(52) 및 p형 반도체층(53)을 소정의 패턴으로 형성하는 방법이 있다. 이 방법은, 발광층(52) 및 p형 반도체층(53)을 부분적으로 제거하는 공정이 불필요해지는 반면, 발광층(52) 및 p형 반도체층(53)을 소정 패턴으로 성장시키기 위한 특수한 조작이 필요하게 된다.
<2. n측 연신부(12)의 형성>
도 5 내지 도 6c에 도시한 바와 같이, 노출부(55)의 저면으로부터 노출된 n형 반도체층(51) 위에 n측 연신부[12(121 내지 123)]를 형성한다. 여기서, n측 연신부(12)를 3개의 참조부호 121 내지 123으로 표시하고 있는데, 상면도(도 5 등)의 n측 연신부(12)와 단면도(도 6a 내지 6c 등)의 n측 연신부(12)의 대응 관계를 명확히 하기 위해서이다.
n측 연신부(12)를 노출부(55) 내에 설치함으로써, n형 반도체층(51)과 n측 연신부(12)가 전기적으로 접속된다. 또한, n형 반도체층(51)과 n측 연신부(12)가 전기적으로 접속되어 있으면 되므로, 도 6a 내지 6c에 도시한 바와 같이 n형 반도체층(51) 위에 n측 연신부(12)를 직접 형성하는 외에, n형 반도체층(51)과 n측 연신부(12)의 사이에 도전성의 부재를 개재시켜도 된다.
n측 연신부(12)를 형성할 때에는, n측 연신부(12)가 측면(55c)에 접촉하는 일이 없도록, 노출부(55)의 측면(55c)으로부터 이격하여 형성한다. 이에 의해, n측 연신부(12)가 노출부(55)의 측면(55c)에 접촉하여, 측면(55c)으로부터 노출된 발광층(52) 및/또는 p형 반도체층(53)과 n측 연신부(12)가 접촉하여, 단락을 일으키는 일을 피할 수 있다.
<3. 제1 절연막(31)의 형성>
도 7 내지 도 8c에 도시한 바와 같이, 노출부(55) 내에 설치된 n측 연신부(12)를 덮도록, 제1 절연막(31)을 형성한다. 제1 절연막(31)에는, n측 연신부(12)을 부분적으로 노출시키기 위한 개구(31c)가 설치되어 있다. 이 제1 절연막(31)은 n측 연신부(12)를 p측의 전극(p측 전극(20) 및 투광성 전극(25))으로부터 절연하는 것이다. 또한, 이들 p측 및 n측의 전극이 노출부(55)의 측면(55c)에 접촉하는 것을 방지하기 위해서, 제1 절연막(31)은 또한 노출부(55)의 측면(55c)을 덮는 것이 바람직하다. 또한, 이때, 측면(55c)을 확실하게 절연하기 위해서, 제1 절연막(31)을, 노출부(55)를 넘어, 노출부(55) 근방의 p형 반도체층(53)의 상면(53a)까지 연장시켜도 된다.
또한, 상기 「2. n측 연신부(12)의 형성」에서 설명한 바와 같이, n측 연신부(12)의 형성 시에는, n측 연신부(12)와 노출부(55)의 측면(55c)의 사이에 간극을 설치하고 있다. 제1 절연막(31)을 형성할 때, 이 간극도 제1 절연막(31)으로 매립함으로써, n측 연신부(12)는 측면(55c)과 확실하게 절연할 수 있다.
<4. 투광성 전극(25)의 형성>
도 9 내지 도 10c에 도시한 바와 같이, p형 반도체층(53)의 상면(53a)과 제1 절연막(31)의 상면(31a)을 거의 모두 덮도록, 투광성 전극(25)을 형성한다. 이에 의해, 투광성 전극(25)은 p형 반도체층(53)의 상면(53a)과 접속하고, 또한 제1 절연막(31) 위로 연장된 상태로 된다.
투광성 전극(25)에는 개구(25c)가 설치되어 있으며, 그 내경은, 제1 절연막(31)의 개구(31c)의 내경보다 크게 되어 있다. 그리고, 투광성 전극(25)에는 개구(25c)로부터, 제1 절연막(31)의 개구(31c) 전체가 노출되도록 위치 결정되어 있다. 이에 의해, 투광성 전극(25)의 개구(25c) 및 제1 절연막(31)의 개구(31c)를 통하여, n측 연신부(12)를 부분적으로 노출하고, 또한 n측 연신부(12)에 투광성 전극(25)이 접촉하는 것을 피할 수 있다.
투광성 전극(25)이 ITO 등의 도전성 산화물을 포함하는 경우에는, 투광성 전극(25)을 형성한 후에, 투광성 전극(25)과 p형 반도체층(53)의 접촉 저항의 저감과, 투광성 전극(25)의 투명도의 상승을 위해, 열처리를 행할 수 있다. 또한, 열처리는, 투광성 전극(25)을 형성한 후에, 발광 소자(1)가 완성될 때까지의 어느 단계에서 행하여도 된다. 예를 들어, p측 전극(20)을 형성하기 전에 열처리를 행한다.
<5. p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))과 n측 패드부(11)의 형성>
도 1 내지 2c에 도시한 바와 같이, 투광성 전극(25) 위에 p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))을 형성하여, p측 전극(20)을 투광성 전극(25)에 접속한다. 이때, p측 연신부(22)는 n측 연신부(12)를 따라 연신한 형상으로 형성되어 있으며(도 1), 제1 절연막(31)을 개재하여 n측 연신부(12)와 겹치도록 배치되어 있다(도 1, 도 2a 내지 2c). 이 예에서는, p측 패드부(21)와 p측 연신부(22)는, 동시에, 일체로서 형성하고 있지만, 이에 한정되지 않는다. 예를 들어, p측 패드부(21)와 p측 연신부(22)를 서로 다른 두께로 하는 경우나, 서로 다른 금속으로 형성하는 경우에는, 별도의 공정으로 형성하여도 된다. 또한, p측 패드부(21)를 두껍게 형성하기 위해 우선은 p측 패드부(21)와 p측 연신부(22)를 동시에 형성하고, 그 후에 p측 패드부(21) 위에만, 추가의 금속층을 형성하여도 된다.
p측 전극(20)의 형성과 동시에, n측 연신부(12)의 일부(투광성 전극(25)의 개구(25c)로부터 및 제1 절연막(31)의 개구(31c)로부터 노출되어 있는 부분)의 위에, n측 패드부(11)를 형성하여도 된다. p측 전극(20)과 n측 패드부(11)를 동시에 형성함으로써, 제조 공정의 수를 저감시킬 수 있다. 단 이에 한정되지 않고, p측 전극(20)과 n측 패드부(11)를 서로 다른 금속 재료로 형성하는 등의 경우에는, 그들을 별도로 형성하여도 된다. 또한, 여기에서는, n측 패드부(11)로서 n측 연신부(12)와는 다른 부재를 설치하였지만, 별도의 부재를 설치하지 않고 n측 연신부(12)의 일부를 n측 패드 전극으로 할 수도 있다. 이 경우에는, n측 연신부(12)의 최표면을 금속 와이어 등의 접속에 적합한 재료(Au 등)로 형성하면 된다.
이와 같이 하여 얻어진 본 실시 형태에 따른 발광 소자(1)는, p측 전극(20)의 p측 연신부(22)가 n측 전극(10)의 n측 연신부(12)와 겹치도록 배치되어 있으므로, 겹친 면적만큼 차광 면적을 감소시킬 수 있다. 그리고, p측 전극(20)은 p형 반도체층(53)의 상면(53a)에 접속된 투광성 전극(25)을 개재하여 p형 반도체층(53)과 접속되고, n측 전극(10)은 노출부(55)로부터 노출된 n형 반도체층(51) 위에 형성함으로써 n형 반도체층(51)과 접속되어 있으므로, 일본 특허공개 제2012-114343호 공보와 같이 관통 전극을 설치할 필요도, 그리고 관통 전극과 접속하기 위한 돌출부를 설치할 필요도 없다. 이에 의해, 본 실시 형태에 따른 발광 소자(1)는 광 취출 효율을 향상시킬 수 있다.
<실시 형태 2: 도 11 내지 도 22c>
도 11 내지 12c에 도시한 본 실시 형태에 따른 발광 소자(2)는, 노출부(55)의 형태를 변경한 점과, 그에 부수되어, 제1 절연막(31) 외에 제2 절연막(32)을 설치한 점에서, 실시 형태 1의 발광 소자(1)와 상이하다. 그 밖의 점은, 실시 형태 1의 발광 소자(1)와 거의 마찬가지이다. 실시 형태 1과의 상이점을 중심으로, 이하에 상세히 설명한다.
도 11 내지 도 12c에 도시한 본 실시 형태에 따른 발광 소자(2)에서는, 도 13과 같이, 복수의 노출부(55)가 분리된 상태에서 설치되어 있다. 실시 형태 1과 같이 연속한 노출부(55)(도 3)와 비교하여 알 수 있는 바와 같이, 복수의 노출부(55)로 분리함으로써, 노출부(55)의 면적을 대폭 저감시킬 수 있다. 노출부(55)는 발광층(52) 및 p형 반도체층(53)을 제거함으로써 설치되어 있기 때문에, 노출부(55)의 면적을 저감시킴으로써, 발광층(52)을 보다 많이 남길 수 있다. 그로 인해, 본 실시 형태에서는, 발광 소자(2)의 발광 출력을 향상시킬 수 있다.
n측 전극(10)의 n측 연신부(12)를 설치할 때에는, 서로 이격되어 배치되어 있는 복수의 노출부(55)(도 13)를 연결하도록 n측 연신부(12)를 배선한다(도 17). 이때, n측 연신부(12)는 노출부(55)의 저면(n형 반도체층(51)이 노출되어 있음)으로부터, 노출부(55)의 측면(55c)을 경유하여, 인접하는 2개의 노출부(55) 사이에 위치하는 p형 반도체층(53)의 상면(53a) 위로 연장되어, 인접하는 노출부(55)에 도달한다(도 17, 도 18a). 여기서, 노출부(55)의 측면(55c)으로부터는, 활성층(52) 및 p형 반도체층(53)이 노출되어 있으므로, n측 연신부(12)가 측면(55c)에 접촉하면, 측 연신부(12)와 그들의 층(52, 53)이 단락된다. 또한, 측 연신부(12)를 p형 반도체층(53)의 상면(53a) 위로 직접 연장시키면, 측 연신부(12)와 p형 반도체층(53)이 단락된다.
따라서, 본 실시 형태에서는, 노출부(55)를 형성한 후, n측 연신부(12)를 배선하는 경로 위에 있어서, 노출부(55)의 측면(55c)과 p형 반도체층(53)의 상면(53a)을 제2 절연막(32)에 의해 덮고 있다(도 12a 내지 12c, 도 15, 도 16a 내지 16c). 이에 의해, 복수의 노출부(55) 사이를 연결하도록 n측 연신부(12)를 배선했을 때, n측 연신부(12)가 활성층(52) 및 p형 반도체층(53)과 단락되는 것을 피할 수 있다.
제2 절연막(32)을 설치할 때에는, 노출부(55)의 위치에 맞춰(보다 정확하게는, 노출부(55) 내에 노출된 n형 반도체층(51)의 위치에 맞춰) 개구(32c)를 설치할 필요가 있다. 이 개구(32c)를 통하여, n측 연신부(12)는 노출부(55) 내에 노출된 n형 반도체층(51)에 접속할 수 있다.
분리된 복수의 노출부(55)의 배치에 대해서는, n측 연신부(12)의 배선 경로를 따라 배치만 되어 있으면 특별히 한정은 없으며, 예를 들어 노출부(55)의 간격, 형성하는 개수 등에 대해서는 임의로 변경 가능하다. 여기서, 노출부(55)를 n측 패드부(11) 및/또는 p측 패드부(21)가 형성되는 위치로부터 벗어나 형성하는 것이 바람직하다(도 12a).
n측 패드부(11)의 바로 아래에 있어서, n측 연신부(12)가 n형 반도체층(51)과 접속하고 있으면, n측 패드부(11)에 통전되었을 때, 전류가 n측 패드부(11)로부터 그대로 바로 아래의 n형 반도체층(51)으로 흐르기 쉽다. 그로 인해, n측 패드부(11) 근방의 발광 강도가 높아지기 쉬워, 발광 강도 분포의 균일성이 저하될 가능성이 있다. 따라서, n측 패드부(11)의 바로 아래에는 노출부(55)를 설치하지 않음으로써(즉, n측 패드부(11)를 제1 절연막(31)을 개재하여 p형 반도체층(53) 위에 배치함으로써), n측 패드부(11)의 근방에 있어서의 강 발광을 억제하여, 균일한 발광 강도 분포에 접근할 수 있다.
또한, p측 패드부(21)도, 제1 절연막(31) 위에 배치되어 있음으로써, p측 패드부(21)로부터 그대로 바로 아래의 p형 반도체층(53)으로 전류가 흐르는 경우가 없으므로, p측 패드부(21)의 바로 아래에 전류가 집중하는 것을 억제하여, 발광 강도를 균일한 분포에 근접할 수 있다.
분리된 복수의 노출부(55)의 개개의 형상은 임의 형상으로 할 수 있다. 도 13에서는, 개개의 노출부(55)는, 대략 직사각형을 이루고 있지만, 이에 한정되지 않고, 임의의 형상(예를 들어, 원형, 타원형, 정사각형, 다각형 등)으로 할 수도 있다. 개개의 노출부(55)의 면적은, n측 전극(10)과 n형 반도체층(51)의 접촉 저항을 지나치게 높아지지 않을 정도로 하는 것이 바람직하다. 예를 들어, 복수의 노출부(55)의 합계 면적은, 발광 소자(2)의 전체 면적 10％ 이하로 하는 것이 바람직하다. n측 전극(10)은, 노출부(55)의 거의 전체 영역과 접촉하는 것이 바람직하다.
다음으로 도 11 내지 도 22c를 참조하면서, 본 실시 형태에 따른 발광 소자(2)의 제조 방법에 대하여 설명한다.
<1. 반도체 적층체(50)의 형성>
실시 형태 1과 마찬가지로, 기판(60)의 상면(60a)에 반도체 적층체(50)를 형성하고, 계속해서 p형 반도체층(53) 및 발광층(52)을 부분적으로 제거하여 노출부(55)를 형성한다(도 13 내지 도 14c). 단, 노출부(55)의 형태에 대해서는 실시 형태 1과는 달리, 분리된 복수의 노출부(55)로서 형성하고 있다(도 13 내지 도 14c).
<2. 제2 절연막(32)의 형성>
실시 형태 1과는 달리, 제2 절연막(32)을 형성한다. 제2 절연막(32)은 n측 연신부(12)를 배선하는 경로 위에 있어서, 노출부(55)의 측면(55c)과 p형 반도체층(53)의 상면(53a)을 덮도록 설치된다(도 15 내지 도 16c). 제2 절연막(32)에는, 각 노출부(55)의 위치에 맞춰서 개구(32c)가 설치되어 있다. 후에 설치되는 n측 연신부(12)는 이 개구(32c)를 통하여, 각 노출부(55)로부터 노출되어 있는 n형 반도체층(51)에 접속할 수 있다.
<3. n측 연신부(12)의 형성>
실시 형태 1과 마찬가지로, n측 연신부[12(121 내지 123)]를 형성한다(도 17 내지 도 18c). 단, n측 연신부(12)는, 노출부(55)의 저면으로부터 노출된 n형 반도체층(51) 위뿐만 아니라, 노출부(55)의 측면(55c)과 p형 반도체층(53)의 상면(53a)을 덮는 제2 절연막(32)의 위에도 형성되는 점에서, 실시 형태 1과 서로 다르다. 전술한 바와 같이, n측 연신부(12)는, 제2 절연막(32)에 설치한 개구(32c)를 통하여, 각 노출부(55) 내에서 n형 반도체층(51)과 전기적으로 접속된다.
<4. 제1 절연막(31)의 형성>
실시 형태 1과 마찬가지로, n측 연신부(12)를 덮도록, 제1 절연막(31)을 형성한다(도 19 내지 도 20c). 단, 본 실시 형태의 제1 절연막(31)은, 노출부(55)의 내부에 설치된 n측 연신부(12)뿐만 아니라, 제2 절연막(32)을 개재하여 p형 반도체층(53) 위에 설치된 n측 연신부(12)도 덮고 있다. 제1 절연막(31)에는, n측 연신부(12)를 부분적으로 노출시키기 위한 개구(31c)가 설치되어 있다.
<5. 투광성 전극(25)의 형성>
실시 형태 1과 마찬가지로, p형 반도체층(53)의 상면(53a)과 제1 절연막(31)의 상면(31a)을 모두 덮도록, 투광성 전극(25)을 형성한다(도 21 내지 도 22c). 본 실시 형태의 투광성 전극(25)은 상면에서 보았을 때, 제2 절연막(32)도 거의 덮도록 형성되어 있다(도 22a 내지 22c).
또한, 실시 형태 1과 마찬가지로, 투광성 전극(25)에는 개구(25c)가 설치되어 있으며, 그 개구(25c)로부터, 투광성 전극(25)의 개구(25c) 및 제1 절연막(31)의 개구(31c)를 통하여, n측 연신부(12)가 부분적으로 노출되어 있다(도 22a).
<6. p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))과 n측 패드부(11)의 형성>
실시 형태 1과 마찬가지로, p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))과, n측 패드부(11)를 형성한다. 단, n측 패드부(11)는 제2 절연막(32)을 개재하여 p형 반도체층(53)의 상면(53a) 위에 형성되고, p측 패드부(21)는 제2 절연막(32), n측 연신부(12), 제1 절연막(31), 투광성 전극(25)을 개재하여 p형 반도체층(53)의 상면(53a) 위에 형성되어 있다.
이와 같이 하여 얻어진 본 실시 형태에 따른 발광 소자(2)는, 실시 형태 1과 비교하면, 노출부(55)의 면적을 저감시킬 수 있으므로, 발광 출력을 향상시킬 수 있다. 특히, 대형의 발광 소자에서는, 소자 전체에 전류를 확장할 수 있도록 n측 연신부(12)가 길어지기 때문에, 실시 형태 1과 같이 n측 연신부(12)를 설치하는 영역 모두에 노출부(55)를 형성하면, 노출부(55)의 면적이 지나치게 넓어질 우려가 있다. 이에 반하여 본 실시 형태에서는, 전류의 확산을 고려하여, 복수의 노부(55)를 적절한 간격으로 설치할 수 있으므로, 전체에 전류를 확장하면서, 노출부(55)의 면적을 저감시킬 수 있어, 발광 출력을 충분히 향상시킬 수 있다.
또한, n측 연신부(12)의 일부가, 제2 절연막(32)을 개재하여 p형 반도체층(53) 위에 형성되어 있으므로, 제2 절연막(32)에 균열이나 간극 등이 있는 경우에는, n측 연신부(12)가 p형 반도체층(53)에 단락하기 쉽다. 또한, 절연막을 2회로 나누어 형성하기 때문에, 제조 공정이 1회 증가하고 있다. 이들의 점에서는, 실시 형태 1의 쪽이 유리하다고 할 수 있다.
<실시 형태 3: 도 23 내지 도 36c>
도 23 내지 도 24c에 도시한 본 실시 형태에 따른 발광 소자(3)는, 투광성 전극(25)을 2회(제1 투명 도전층(251), 제2 투명 도전층(252))로 나누어 형성하는 점에서, 실시 형태 2의 발광 소자(2)와 상이하다. 그 밖의 점은, 실시 형태 2의 발광 소자(2)와 거의 마찬가지이다. 실시 형태 2와의 상이점을 중심으로, 이하에 상세히 설명한다.
실시 형태 1 내지 2에서는, n측 연신부(12)를 형성한 후에, 투광성 전극(25)이 형성되어 있다. 투광성 전극(25)이 ITO 등의 도전성 산화물을 포함하는 경우에는, 실시 형태 1에서 설명한 바와 같이, 투광성 전극(25)을 형성한 후에 열처리를 행함으로써, 투광성 전극(25)과 p형 반도체층(53)의 접촉 저항을 저감시켜서, 투광성 전극(25)의 투명도를 상승시킬 수 있다. 그러나, 그 열처리에 의해, n측 연신부(12)가 바람직하지 않은 영향을 받을 수 있다. 예를 들어, n측 연신부(12)를 다층 금속막으로 하고, 반사율이 높은 Al층을 하면 부근에 배치함으로써 n측 연신부(12)의 하면에 있어서의 반사율을 높은 것으로 할 수 있지만, 이 경우, 열처리를 행함으로써, Al층이, 다층 금속막을 구성하는 다른 금속층과 합금화할 우려가 있다. Al 합금은 Al보다도 반사율이 낮은 경향이 있기 때문에, 이와 같이 Al층이 합금화하여 n측 연신부(12)의 하면의 반사율이 저하되면, 광의 흡수량이 증가하기 때문에, 발광 소자의 발광 출력을 저하시키는 원인으로 될 수 있다.
투광성 전극(25)의 열처리에 있어서, 투광성 전극(25)과 p형 반도체층(53)의 접촉 저항을 저감하기 위해서는, 비교적 높은 처리 온도(예를 들어 200 내지 650℃, 보다 바람직하게는 400 내지 650℃)가 필요해진다. 이 높은 처리 온도이면, Al의 합금화가 촉진되기 쉽다. 한편, 투명도의 상승에 대해서는, 통상의 페이스 업 실장용 소자로 사용하는 경우와 동일 정도로 상승시키기 위해서는, 비교적 낮은 처리 온도(예를 들어 200 내지 350℃)로 충분하다. 이 낮은 처리 온도이면, Al의 합금화는 거의 촉진되지 않는다.
또한, 본 발명의 하나의 실시 형태와 같은 발광 소자의 형태에서는, n측 연신부(12)의 상면측에 투광성 전극(25)을 구비하고 있으므로, n측 연신부(12)의 형성 후에, 투광성 전극(25)을 형성할 필요가 있다.
따라서, 본 실시 형태에서는, 도전성 산화물을 포함하는 투광성 전극(25)의 형성을, n측 연신부(12)를 형성하기 전과 후의 2회로 나누어 행함으로써, 이 문제를 해결하고자 하는 것이다. 구체적으로는, n측 연신부(12)를 형성하기 전에, p형 반도체층(53)과 접촉하는 영역에, 제1 투명 도전층(251)을 형성하고(도 29, 도 30a 내지 30c), 계속하여 접촉 저항을 저감시키기 위한 고온(제1 온도)에서의 열처리를 행한다. 그리고 n측 연신부(12)를 형성한 후에, 제1 투명 도전층(251)으로 덮여 있지 않은 영역(주로, n측 연신부(12)의 상측 영역)에, 제2 투명 도전층(252)을 형성하고(도 35, 도 36a 내지 36c), 계속해서 투명도 상승을 위한 저온(제2 온도)에서의 열처리를 행한다. 최종적으로는, 제1 투명 도전층(251)과 제2 투명 도전층(252)으로부터, 연속한 1매의 투광성 전극(25)이 구성된다.
이와 같이 투광성 전극(25)을 2회로 나누어 형성함으로써, 투광성 전극(25)과 p형 반도체층(53)의 접촉 저항을 저감하면서, n측 연신부(12)의 합금화 등의 영향을 억제할 수 있고, 또한 전체면이 투명한 투광성 전극(25)을 구비한 발광 소자(3)를 제공할 수 있다. 접촉 저항을 저감할 수 있으므로, 발광 소자 전체의 소자 저항이 억제되어, 전력 효율을 향상시킬 수 있다. n측 연신부(12)의 합금화 등을 억제할 수 있으므로, n측 연신부(12)에 의한 광의 흡수가 억제되어, 광 취출 효율을 향상시킬 수 있다. 또한 투광성 전극(25)의 전체면이 투명하므로, 광 취출 효율을 향상시킬 수 있다.
따라서, 본 실시 형태에 따른 발광 소자(3)에 의해, 전력 효율과 광 취출 효율을 향상시킬 수 있다.
다음으로 도 23 내지 도 36c를 참조하면서, 본 실시 형태에 따른 발광 소자(3)의 제조 방법에 대하여 설명한다.
<1. 반도체 적층체(50)의 형성>
실시 형태 2와 마찬가지로, 기판(60)의 상면(60a)에 반도체 적층체(50)를 형성하고, 계속해서 p형 반도체층(53) 및 발광층(52)을 부분적으로 제거하여 노출부(55)를 형성한다(도 25 내지 도 26c).
<2. 제2 절연막(32)의 형성>
실시 형태 2와 마찬가지로, 제2 절연막(32)을 형성한다. 제2 절연막(32)은, n측 연신부(12)를 배선하는 경로 위에 있어서, 노출부(55)의 측면(55c)과 p형 반도체층(53)의 상면(53a)을 덮도록 설치된다(도 27 내지 도 28c). 제2 절연막(32)에는, 각 노출부(55)의 위치에 맞춰서 개구(32c)가 설치되어 있다.
<3. 제1 투명 도전층(251)의 형성>
실시 형태 2와는 달리, p형 반도체층(53)의 상면(53a)을 덮도록, ITO 등의 도전성 산화물을 포함하는 제1 투명 도전층(251)을 형성한다(도 29 내지 도 30c). 도면에 도시한 바와 같이, 후에 형성되는 제2 투명 도전층(252)과의 접촉을 확실하게 하기 위해서, 제1 투명 도전층(251)은, 제2 절연막(32)의 외측 테두리부 위까지 연장시켜도 된다.
제1 투명 도전층(251)을 형성한 후에, 제1 투명 도전층(251)과 p형 반도체층(53)의 접촉 저항을 저감하기 위해서, 제1 온도(예를 들어 400 내지 650℃)로 열처리를 행한다. 제1 온도는 충분히 높으므로, 상기 제1 온도에서의 열처리에 의해, 제1 투명 도전층(251)의 투명도 상승도 동시에 행할 수 있다.
<4. n측 연신부(12)의 형성>
실시 형태 2와 마찬가지로, n측 연신부[12(121 내지 123)]를 형성한다(도 31 내지 도 32c). n측 연신부(12)는, 제2 절연막(32)에 설치한 개구(32c)를 통하여, 각 노출부(55) 내에 n형 반도체층(51)과 전기적으로 접속된다.
또한, n형 반도체층(51)이 제1 투명 도전층(251)과 접촉하지 않도록, n형 반도체층(51)과 제1 투명 도전층(251)의 사이에 간극을 벌려둔다.
<5. 제1 절연막(31)의 형성>
실시 형태 2와 마찬가지로, n측 연신부(12)를 덮도록, 제1 절연막(31)을 형성한다(도 33 내지 도 34c). 제1 절연막(31)에는, n측 연신부(12)를 부분적으로 노출시키기 위한 개구(31c)가 설치되어 있다. 또한, 제1 절연막(31)을 형성할 때, n형 반도체층(51)과 제1 투명 도전층(251) 사이의 간극도 제1 절연막(31)으로 매립함으로써, n형 반도체층(51)은 제1 투명 도전층(251)과 확실히 절연할 수 있다(도 34c).
<6. 제2 투명 도전층(252)의 형성>
실시 형태 2와 달리, 제1 절연막(31)의 상면(31a)을 덮도록, ITO 등의 도전성 산화물을 포함하는 제2 투명 도전층(252)을 형성한다(도 35 내지 도 36c). p형 반도체층(53)의 상면(53a)에는, 제1 투명 도전층(251)이 이미 형성되어 있으므로, 제1 투명 도전층(251)을 또한 제2 투명 도전층(252)으로 덮을 필요는 없다. 단, 제1 투명 도전층(251)을 제2 투명 도전층(252)에 접촉시켜 도통시킬 필요는 있다. 제1 투명 도전층(251)이 제2 절연막(32)의 외측 테두리부까지 연장되어 있으면, 제2 절연막(32)을 제2 투명 도전층(252)으로 덮음으로써, 제2 투명 도전층(252)을 제1 투명 도전층(251)에 접촉시킬 수 있다. 또한, 제1 투명 도전층(251)을 제2 투명 도전층(252)과 확실하게 접속하기 위해서, 제1 투명 도전층(251)의 외측 테두리부에 제2 투명 도전층(252)의 외측 테두리부를 겹칠 수도 있다(도 36b, 도 36c).
제2 투명 도전층(252)을 형성한 후에, 제2 투명 도전층(252)의 투명도를 상승시키기 위해서, 제1 온도보다 낮은 제2 온도(예를 들어 200 내지 350℃)로 열처리를 행한다. 이에 의해, 제1 투명 도전층(251)과 제2 투명 도전층(252)을 포함하는 투광성 전극(25)이 형성된다. 또한, 제2 온도에서의 열처리는, 제2 투명 도전층(252)을 형성한 후에, 발광 소자(3)가 완성될 때까지의 어느 단계에서 행하여도 되며, 예를 들어 n측 전극(10)과 p측 전극(20)을 형성한 후에 행할 수도 있다. 제2 투명 도전층(252)은 투명도가 낮기 때문에, 주요한 광 취출면인 제1 투명 도전층(251)과 p형 반도체층(53)이 직접 접촉하는 영역과, 상면에서 보았을 때 겹치지 않도록 설치하는 것이 바람직하다. 구체적으로는, 제2 투명 도전층(252)은 제1 절연막(31) 및 제2 절연막(32) 위에만 형성하는 것이 바람직하다.
<7. p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))과 n측 패드부(11)의 형성>
실시 형태 2와 마찬가지로, p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))과, n측 패드부(11)를 형성한다(도 23 내지 도 24c).
이와 같이 하여 얻어진 본 실시 형태에 따른 발광 소자(2)는, 실시 형태 1, 2와 비교하면, 투광성 전극(25)과 p형 반도체층(53)의 접촉 저항을 저감하기 위한 비교적 고온에서의 열처리를, n측 전극(10)을 형성하기 전에 행하고 있으므로, n측 전극(10)에 사용되는 금속 재료(예를 들어 Al)가 고온 처리에 의해 합금화하는 것을 억제하고, n측 전극(10)의 반사율을 높게 유지할 수 있다. 이에 의해, n측 전극(10)의 발광 흡수를 억제하여, 광 취출 효율을 향상시킬 수 있다.
<실시 형태 4: 도 37 내지 도 50c>
도 37 내지 도 38c에 도시한 본 실시 형태에 따른 발광 소자(4)는, n측 전극(10)과 p측 전극(20)의 형태를 변경하고 있는 점에서 실시 형태 3의 발광 소자(3)와 상이하다. 또한, p측 전극(20)의 p측 패드부(21)의 바로 아래에, 반도체 적층체(50), n측 전극(10) 및 p측 전극(20)으로부터 완전히 절연된 금속 반사막(40)을 설치한 점도 상이하다. 그 밖의 점은, 실시 형태 3의 발광 소자(3)와 거의 마찬가지이다. 실시 형태 3과의 상이점을 중심으로 이하에 상세히 설명한다.
도 37 내지 도 38c에 도시한 본 실시 형태에 따른 발광 소자(4)에서는, n측 전극(10)의 n측 연신부(12)는, 대략 정사각형의 형상으로 되어 있다. n측 패드부(11)는, n측 연신부(12)에 있어서의 대략 정사각형의 정점 근방에 접속되어 있다. p측 전극(20)의 p측 연신부(22)는, n측 연신부(12)와 마찬가지로 대략 정사각형의 형상으로 되어 있으며, n측 연신부(12)와 겹치도록 배치되어 있다. p측 패드부(21)는 p측 연신부(22)에 있어서의 대략 정사각형의 정점 근방에 접속되어 있다. n측 패드부(11)가 접속된 정점과, p측 패드부(21)가 접속된 정점은, n측 연신부(12) 및 p측 연신부(22)에 있어서의 대략 정사각형에 있어서 대향하고 있다.
본 실시 형태에서는, p측 패드부(21)는 상면에서 보았을 때 n측 전극(10)과 겹치지 않는 위치에 배치되어 있다. 대신에, p측 패드부(21)는 상면에서 보았을 때, 금속 반사막(40)과 겹쳐 있다.
금속 반사막(40)은, 하면의 반사율이 높은 막이다. 예를 들어, 반도체 적층체(50)에서 발광한 광에 대한 반사율이 높은 금속 재료(예를 들어 Al)를 포함하는 층을 적어도 하면 근방에 갖는다. 금속 반사막(40)은, 제2 절연막(32) 위에 형성된 섬 형상의 부재이며(도 45), 제1 절연막(31)으로 덮여 있다(도 38c, 도 47, 도 48a 내지 48c). 따라서, 금속 반사막(40)은, n형 반도체층(51) 및 p형 반도체층(53)으로부터 절연되어 있다. 또한, 금속 반사막(40)은 n측 전극(10)으로부터 분리되어 있으므로(도 45, 도 46a 내지 46c), n측 전극(10)으로부터도 절연되어 있다. 즉, 본 실시 형태에서는, 금속 반사막(40)은 n형 반도체층(51) 및 p형 반도체층(53)을 포함하는 반도체 적층체(50)으로부터도, n측 전극(10) 및 p측 전극(20)으로부터도 절연되어 있다.
금속 반사막(40)이 p측 패드부(21)와 겹쳐서 배치되어 있으므로, p측 패드부(21)에 금속 와이어를 와이어 본딩을 했을 때, 금속 반사막(40)이 와이어 본드의 충격을 완화하여, 반도체 적층체(50)에의 대미지를 경감할 수 있다. 또한, 와이어 본드 시의 충격으로, p측 패드부(21) 바로 아래의 제1 절연막(31)에 균열이나 간극 등이 발생하는 것을 가정하면, p측 패드부(21)가 금속 반사막(40)에 접촉할 가능성이 있다. 여기서, 금속 반사막(40)은 n측 전극(10)이나 반도체 적층체(50)로부터 절연되어 있으므로, p측 패드부(21)가 금속 반사막(40)에 접촉하였다고 해도, 단락을 발생할 우려가 없다. 그리고, 금속 반사막(40)과 p측 패드부(21)가 거의 겹쳐 있으므로, p측 패드부(21)에 도달하는 광을 저감할 수 있다.
또한, n측 연신부(12)와 금속 반사막(40)이 간극을 사이에 두고 분리되어 있으며, 그 간극의 바로 위에는 p측 전극(20)이 존재하고 있으므로, 실시 형태 1 내지 3에 비하면, 반도체 적층체(50) 중을 전파하는 광이 p측 전극(20)으로 도달할 가능성이 높다. 간극을 가능한 한 작게 함으로써, p측 전극(20)에 의한 광 흡수를 충분히 억제하는 것이 바람직하다. 특히, 상면에서 보았을 때, p측 전극(20)이 n측 전극(20) 또는 금속 반사막(40)과 겹치는 범위가, p측 전극(20) 전체의 90％ 이상인 것이 바람직하다.
다음으로 도 37 내지 도 50c를 참조하면서, 본 실시 형태에 따른 발광 소자(4)의 제조 방법에 대하여 설명한다.
<1. 반도체 적층체(50)의 형성>
실시 형태 2 내지 3과 마찬가지로, 기판(60)의 상면(60a)에 반도체 적층체(50)를 형성하고, 계속해서 p형 반도체층(53) 및 발광층(52)을 부분적으로 제거하여 복수의 노출부(55)를 형성한다(도 39 내지 도 40c). 단, 노출부(55)의 형태에 대해서는 실시 형태 2 내지 3과는 달리, 띠 형상의 4개의 노출부(55)를 형성하고 있다(도 39).
<2. 제2 절연막(32)의 형성>
실시 형태 2 내지 3과 마찬가지로, 제2 절연막(32)을 형성한다. 제2 절연막(32)은 n측 연신부(12)를 배선하는 경로 위에 있어서, 노출부(55)의 측면(55c)과p형 반도체층(53)의 상면(53a)을 덮도록 설치된다(도 41 내지 도 42c). 제2 절연막(32)에는, 각 노출부(55)의 위치에 맞춰 개구(32c)가 설치되어 있다.
<3. 제1 투명 도전층(251)의 형성>
실시 형태 3과 마찬가지로, p형 반도체층(53)의 상면(53a)을 덮도록, 제1 투명 도전층(251)을 형성한다(도 43 내지 도 44c).
제1 투명 도전층(251)이 ITO 등의 도전성 산화물을 포함하는 경우에는, 제1 투명 도전층(251)을 형성한 후에, 제1 투명 도전층(251)과 p형 반도체층(53)의 접촉 저항을 저감하기 위해서, 제1 온도(예를 들어 400 내지 650℃)로 열처리를 행한다.
<4. n측 연신부(12) 및 금속 반사막(40)의 형성>
실시 형태 3과 마찬가지로, n측 연신부(12)를 형성한다(도 45 내지 도 46c). n측 연신부(12)는 제2 절연막(32)에 설치한 개구(32c)를 통하여, 각 노출부(55) 내에서 n형 반도체층(51)과 전기적으로 접속된다.
또한, n형 반도체층(51)이 제1 투명 도전층(251)과 접촉하지 않도록, n형 반도체층(51)과 제1 투명 도전층(251)의 사이에 간극을 벌려둔다.
본 실시 형태에서는 실시 형태 3과 달리, n측 연신부(12)의 형성 시에, n측 연신부(12)와 분리한 금속 반사막(40)도 형성한다. 금속 반사막(40)은, 예를 들어n측 연신부(12)와 동일한 재료를 사용하여 동시에 형성한다. 금속 반사막(40)은 제2 절연막(32) 위에 형성되어 있으며, n형 반도체층(51)과도, p형 반도체층(53)과도 절연되어 있다.
<5. 제1 절연막(31)의 형성>
실시 형태 3과 마찬가지로, n측 연신부(12)를 덮도록, 제1 절연막(31)을 형성한다(도 47 내지 도 48c). 제1 절연막(31)에는, n측 연신부(12)를 부분적으로 노출시키기 위한 개구(31c)가 설치되어 있다. 또한, 실시 형태 3과는 달리, 제1 절연막(31)은 금속 반사막(40)도 덮고 있다.
또한, 제1 절연막(31)을 형성할 때, n형 반도체층(51)과 제1 투명 도전층(251) 사이의 간극도 제1 절연막(31)으로 매립함으로써, n형 반도체층(51)은 제1 투명 도전층(251)과 확실하게 절연할 수 있다(도 48a). 또한, n측 연신부(12)과 금속 반사막(40)의 간극도 제1 절연막(31)으로 매립함으로써, n측 연신부(12)를 금속 반사막(40)으로부터 확실하게 절연할 수 있다(도 48c).
<6. 제2 투명 도전층(252)의 형성>
실시 형태 3과 마찬가지로, 제1 절연막(31)의 상면(31a)을 덮도록, 제2 투명 도전층(252)을 형성한다(도 49 내지 도 50c).
<7. p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))과 n측 패드부(11)의 형성>
실시 형태 3과 마찬가지로, p측 전극(20)(p측 패드부(21) 및 p측 연신부(22))과, n측 패드부(11)를 형성한다(도 37 내지 도 38c).
이와 같이 하여 얻어진 본 실시 형태에 따른 발광 소자(4)는, 실시 형태 1 내지 3과 달리, p측 패드부(21)의 바로 아래에, 반도체 적층체(50)와 각 전극(10, 20)으로 절연된 금속 반사막(40)을 구비하고 있으므로, 와이어 본드 시의 충격으로p측 패드부(21)와 금속 반사막(40)의 사이에 위치하는 제1 절연막(31)에 균열이나 간극 등이 발생하여, p측 패드부(21)와 금속 반사막(40)이 접촉하였다고 해도, 금속 반사막(40)을 개재하여 p측 패드부(21)가 단락되는 일은 없다.
이하에, 실시 형태 1 내지 4의 발광 소자의 각 구성 부재에 적합한 재료를 설명한다.
(n측 전극(10))
n측 전극(10)을 구성하는 n측 연신부(12)와 n측 패드부(11)는, 동일한 재료로 형성할 수도 있지만, 서로 다른 재료로 형성하여도 된다. 예를 들어, 후술하는 p측 전극(20)과 마찬가지로, n측 연신부(12)와 n측 패드부(11)를 동일한 재료로 일체로 형성할 수도 있다.
n측 전극(10)은 하면에 있어서의 반사율이 높은 것이 바람직하다. 구체적으로는, 반도체 적층체(50)에서 발광한 광에 대한 반사율이 높은 금속 재료를 포함하는 층을, n측 전극(10)의 하면(n측 연신부(12)의 하면) 부근에 갖는 것이 바람직하다. 또한, n측 연신부(12)의 상면을 덮는 제1 절연막(31)이 박리하는 것을 억제하기 위해서, n측 연신부(12)의 상면은 절연 재료(예를 들어 SiO2)와의 밀착성이 우수한 금속 재료이면 보다 바람직하다. 예를 들어, n측 연신부(12)를 복수의 금속층을 포함하는 다층 구조로 하고, 하면 부근에 고반사율의 하측 금속층을 배치하고, 최상면에 제1 절연막(31)과의 밀착성이 우수한 상측 금속층을 배치한다. 하측 금속층에 적합한 재료로서는 Al, Ag을 들 수 있다. 상측 금속층에 적합한 재료로서는 Ti, Ni, Cr, Al을 들 수 있다.
n측 연신부(12)를 구성하는 금속 적층 구조체의 일례로서, n형 반도체층(51)측으로부터 순서대로 Al, Ti, Pt, Ti을 적층한 구조가 있다.
n측 패드부(11)는, 금속 와이어 등의 외부 접속에 사용하는 부재와의 밀착성이 우수한 금속 재료를 최표면에 구비하는 것이 바람직하다. 적합한 재료로서는, Au을 들 수 있다.
n측 연신부(12)와 n측 패드부(11)를 별체로 설치하는 경우에는, n측 연신부(12)의 최표면에 제1 절연막(31)과의 밀착성이 우수한 금속 재료(예를 들어 Ti)를 사용하여, n측 패드부(11)의 최표면에는 금속 와이어 등과의 밀착성이 우수한 금속 재료(예를 들어 Au)를 사용할 수 있으므로, 제1 절연막(31)과의 밀착성과 금속 와이어 등과의 밀착성의 양쪽 모두가 우수한 n측 전극(10)을 형성할 수 있다.
(p측 전극(20))
p측 전극(20)을 구성하는 p측 연신부(22)와 p측 패드부(21)는, 동일한 금속 재료로 형성할 수 있다. 예를 들어, p측 연신부(22)와 p측 패드부(21)를 일체로 형성한다. p측 전극(20)에는, 투광성 전극(25)과의 접촉 저항이 낮은 금속 재료가 적합하다. p측 전극(20)을 복수의 금속층을 포함하는 다층 구조로 형성하는 경우에는, 최하층의 금속층을, 이와 같은 금속 재료로 구성한다. 또한, 최표면은, n측 전극(10)과 마찬가지로, 금속 와이어 등과의 밀착성이 우수한 금속 재료로 구성하는 것이 바람직하다.
p측 전극(20)은, 예를 들어 p형 반도체층(52)측으로부터 순서대로 Ti, Rh, Au을 적층하여 형성할 수 있다.
또한, 투광성 전극(25)과 p형 반도체층(53)이 직접 접촉하는 영역은 반도체 발광 소자의 주요한 광 취출면이므로, p측 전극(20)은 상면에서 보았을 때 이 영역과 겹치지 않도록 설치하는 것이 바람직하다. 구체적으로는, p측 전극(20)은 제1 절연막(31) 위에만 형성하는 것이 바람직하다.
(투광성 전극(25))
투광성 전극(25)은, 투광성의 도전 재료로 형성할 수 있으며, 특히, 도전성 산화물이 적합하다. 도전성 산화물로서는, 예를 들어 ZnO, In2O3, ITO, SnO2, MgO을 들 수 있다. 특히 ITO는, 가시광(가시 영역)에 있어서 높은 광투과성을 갖고, 도전율이 높은 재료인 것이면 바람직하다.
(제1 절연막(31), 제2 절연막(32))
제1 절연막(31), 제2 절연막(32)은 절연막을 포함하는 것으로서, 특히 산화막을 포함하는 것이 바람직하다. 제1 절연막(31), 제2 절연막(32)은, 예를 들어 이산화규소(SiO2)나 Zr 산화막(ZrO2)으로 형성할 수 있다. 또한, 제2 절연막(32)은 유전체 반사막, 예를 들어 SiO2/Nb2O5을 포함하는 다층막이어도 된다. 제2 절연막(32)이 유전체 반사막이면, 반도체 적층체(50) 내에서 전파하는 광을 제2 절연막(32)에서 반사할 수 있으므로, n측 연신부(12)에 있어서의 광의 흡수를 저감할 수 있다. 제2 절연막(32)이 반사막인 경우에는, 차광 면적의 증대를 방지하기 위해서, 도 15 등에 도시한 바와 같이, n측 연신부(12)와 마찬가지의 형상으로 형성하는 것이 바람직하다.
(반도체 적층체(50))
반도체 적층체(50)는, 다양한 반도체 재료로 형성할 수 있다. 예를 들어, 화학식이 InxAlyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)으로 표현되는 질화갈륨계 화합물 반도체로 형성할 수 있다. 상기 화학식으로 표현되는 구체적인 반도체로서는, 예를 들어 GaN, AlGaN, InGaN, AlGaInN 등을 들 수 있다.
n형 반도체층(51)은, 예를 들어 n형 불순물로서 Si나 Ge, O 등을 포함하는 질화갈륨계 화합물 반도체로 형성할 수 있다.
발광층(52)은, 예를 들어 InGaN으로 형성할 수 있다.
p형 반도체층(53)은, 예를 들어 p형 불순물로서 Mg을 포함하는 질화갈륨계 화합물 반도체로 형성할 수 있다.
반도체 적층체(50)는, n형 반도체층(51), 발광층(52), p형 반도체층(53) 이외에도 층을 포함하고 있어도 된다. 예를 들어, n형 불순물 및 p형 불순물을 함유하지 않고 형성한 언도핑층을 포함하고 있어도 된다.
(기판(60))
기판(60)으로서는, 전형적으로는, C면, A면, R면 중 어느 하나를 주면으로 하는 사파이어(A12O3) 등의 절연성 기판을 사용한다. 또한, SiC(6H, 4H, 3C), 실리콘, ZnS, ZnO, GaAs, 질화물 반도체 기판(GaN, AlN 등) 등을 사용할 수도 있다.
기판(60)의 표면(60a)은 평면이어도 되지만, 반도체 적층체(50)의 내부에서 반복하여 반사되는 광을 효율적으로 외부로 취출하기 위해서, 요철을 형성하여도 된다.
실시 형태 1 내지 4에서는, 대략 정사각형의 발광 소자에 있어서, 연신 전극(12, 22)을 대략 정사각형으로 배선하고, 패드부(11, 21)를 2개 구비한 형태를 예시하여 왔지만, 이에 한정되지 않고, 다양하게 변형이 가능하다. 예를 들어, 직사각형의 발광 소자에 있어서, 연신 전극을 임의 형상(예를 들어 격자 형상, 원 형상 등)으로 배선하고, 패드부를 3개 이상 구비한 형태로 할 수도 있다.
1, 2, 3, 4: 발광 소자
10: 제1 전극(n측 전극)
11: 제1 패드부(n측 패드부)
12: 제1 연신부(n측 연신부)
20: 제2 전극(p측 전극)
21: 제2 패드부(p측 패드부)
22: 제2 연신부(p측 연신부)
25: 투광성 전극
31: 제1 절연막
32: 제2 절연막
50: 반도체 적층체
51: 제1 도전형 반도체층(n형 반도체층)
52: 발광층
53: 제2 도전형 반도체층(p형 반도체층)
55: 노출부
60: 기판

Claims (15)

  1. n형 또는 p형 중 어느 한쪽의 제1 도전형 반도체층, 발광층 및 다른 쪽의 제2 도전형 반도체층을, 하면측으로부터 상면측을 향해 순서대로 갖는 반도체 적층체를 포함하고, 상기 상면측으로부터 광을 취출하는 반도체 발광 소자로서,
    상기 제1 도전형 반도체층 위에 설치되고, 제1 패드부와, 상기 제1 패드부로부터 연신되는 제1 연신부를 갖는 제1 전극과,
    상기 제1 연신부를 덮는 제1 절연막과,
    상기 제2 도전형 반도체층의 상면에 접속된 도전성 산화물을 포함하는 제1 투명 도전층 및 당해 제1 투명 도전층과 접촉하고 또한 상기 제1 절연막 위로 연장되는 도전성 산화물을 포함하는 제2 투명 도전층을 갖는 투광성 전극과,
    상기 제1 절연막 위에서 상기 투광성 전극에 접속된 제2 전극으로서, 제2 패드부와, 상기 제2 패드부로부터 상기 제1 연신부를 따라 연신되고 상기 제1 연신부와 겹치도록 배치된 제2 연신부를 갖는 제2 전극을 갖고,
    상기 제2 도전형 반도체층 위에 설치된 제2 절연막을 더 갖고,
    상기 반도체 적층체는, 상기 제2 도전형 반도체층 측에, 상기 제1 도전형 반도체층을 노출시키는 노출부를 갖고,
    상기 제1 연신부는, 상기 노출부 내에 노출된 상기 제1 도전형 반도체층 위로부터, 상기 제2 절연막을 개재하여 상기 제2 도전형 반도체층 위에 배치되고,
    상기 제2 투명 도전층은, 상기 제1 절연막 및 상기 제2 절연막 위에만 형성되고,
    상기 제1 투명 도전층의 투명도가 상기 제2 투명 도전층의 투명도보다 높은 것을 특징으로 하는 반도체 발광 소자.
  2. 삭제
  3. 제1항에 있어서,
    상면에서 보았을 때, 상기 제2 전극의 90％ 이상이 상기 제1 전극과 겹쳐 있는 것을 특징으로 하는 반도체 발광 소자.
  4. 제1항에 있어서,
    상기 노출부는 복수 설치되어 있고, 복수의 상기 노출부의 합계 면적은, 상기 반도체 발광 소자의 전체 면적의 10% 이하인 반도체 발광 소자.
  5. 제1항에 있어서,
    상기 제1 도전형 반도체층은 n형 반도체층이고, 상기 제2 도전형 반도체층은 p형 반도체층인 반도체 발광 소자.
  6. 제1항에 있어서,
    상기 제2 패드부의 바로 아래에, 상기 제1 절연막을 개재하여 상기 제1 전극이 존재하는 것을 특징으로 하는 반도체 발광 소자.
  7. 제1항에 있어서,
    상기 제2 패드부는, 상면에서 보았을 때 상기 제1 전극과 겹치지 않는 위치에 배치되어 있으며,
    상기 반도체 발광 소자는, 상기 제2 패드부의 바로 아래에, 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층으로부터 절연된 금속 반사막을 더 구비하는 것을 특징으로 하는 반도체 발광 소자.
  8. 제1항에 있어서,
    상기 제1 연신부는 하측 금속층으로 형성되고,
    상기 제1 패드부는 상기 하측 금속층 위에 설치된 상측 금속층으로 형성되어 있는 것을 특징으로 하는 반도체 발광 소자.
  9. 제1항에 있어서,
    상기 제1 연신부 및 상기 제2 연신부 중 적어도 어느 한쪽은, 동일한 방향으로 연신되는 부분을 복수 갖는 것을 특징으로 하는 반도체 발광 소자.
  10. 삭제
  11. 제1 도전형 반도체층, 발광층 및 제2 도전형 반도체층을 이 순서대로 형성하는 공정과,
    상기 제2 도전형 반도체층 및 상기 발광층을 부분적으로 제거하여 상기 제1 도전형 반도체층이 노출된 노출부를 형성하는 공정과,
    상기 제2 도전형 반도체층의 상면에 접속하는 도전성 산화물을 포함하는 제1 투명 도전층을 형성하는 공정과,
    상기 노출부와 접속된 제1 전극으로서, 제1 패드부와, 상기 제1 패드부로부터 연신되는 제1 연신부를 갖는 제1 전극을 형성하는 공정과,
    상기 제1 연신부를 덮는 제1 절연막을 형성하는 공정과,
    상기 제1 투명 도전층과 접촉하고 또한 상기 제1 절연막 위로 연장되는 제2 투명 도전층을 형성하는 공정으로서, 당해 공정에 의해 상기 제1 투명 도전층과 상기 제2 투명 도전층으로부터 투광성 전극을 형성하는, 제2 투명 도전층을 형성하는 공정과,
    상기 제1 절연막 위에서 상기 제2 투명 도전층에 접속된 제2 전극으로서, 제2 패드부와, 상기 제2 패드부로부터 상기 제1 연신부를 따라 연신되고 상기 제1 연신부와 겹치도록 배치된 제2 연신부를 갖는 제2 전극을 형성하는 공정
    을 포함하고,
    상기 제1 전극을 형성하는 공정 전에, 상기 제2 도전형 반도체층 위에 제2 절연막을 형성하는 공정을 포함하고,
    상기 제1 연신부는, 상기 노출부에 노출된 상기 제1 도전형 반도체층 위로부터, 상기 제2 절연막을 개재하여 상기 제2 도전형 반도체층 위까지 연장되어 배치되어 있고,
    상기 제1 패드부는, 상기 제2 절연막을 개재하여 상기 제2 도전형 반도체층 위에 배치되는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  12. 삭제
  13. 제11항에 있어서,
    상기 제1 전극을 형성하는 공정 및 상기 제2 전극을 형성하는 공정 전에, 상기 제1 투명 도전층을 제1 온도로 열처리하는 공정을 갖고,
    상기 제1 전극을 형성하는 공정 및 상기 제2 전극을 형성하는 공정 후에, 상기 제2 투명 도전층을 상기 제1 온도보다도 저온의 제2 온도로 열처리하는 공정을 갖는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
  14. 제11항에 있어서,
    상기 제2 투명 도전층은, 상기 제1 절연막 및 상기 제2 절연막 위에만 형성되는 반도체 발광 소자의 제조 방법.
  15. 제11항, 제13항 및 제14항 중 어느 한 항에 있어서,
    상기 제2 패드부는, 상기 제1 절연막을 개재하여 상기 제1 전극 위에 배치되는 것을 특징으로 하는 반도체 발광 소자의 제조 방법.
KR1020140180116A 2013-12-19 2014-12-15 반도체 발광 소자 KR102299959B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-262438 2013-12-19
JP2013262438 2013-12-19

Publications (2)

Publication Number Publication Date
KR20150072344A KR20150072344A (ko) 2015-06-29
KR102299959B1 true KR102299959B1 (ko) 2021-09-09

Family

ID=52146178

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140180116A KR102299959B1 (ko) 2013-12-19 2014-12-15 반도체 발광 소자

Country Status (7)

Country Link
US (2) US9123865B2 (ko)
EP (1) EP2887408B1 (ko)
JP (2) JP6485019B2 (ko)
KR (1) KR102299959B1 (ko)
CN (1) CN104733599B (ko)
AU (1) AU2014277727B2 (ko)
TW (1) TWI649898B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR102409964B1 (ko) * 2015-08-04 2022-06-16 삼성전자주식회사 반도체 발광소자 및 제조방법
KR20170018201A (ko) * 2015-08-06 2017-02-16 삼성전자주식회사 반도체 발광소자 및 제조방법
US9530934B1 (en) * 2015-12-22 2016-12-27 Epistar Corporation Light-emitting device
CN105742418A (zh) * 2016-03-18 2016-07-06 华灿光电股份有限公司 一种发光二极管芯片及其制作方法
DE102016112587A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
KR20180081371A (ko) * 2017-01-06 2018-07-16 서울바이오시스 주식회사 전류 차단층을 가지는 발광 소자
US11024770B2 (en) * 2017-09-25 2021-06-01 Nichia Corporation Light emitting element and light emitting device
JP7054430B2 (ja) * 2018-04-26 2022-04-14 日亜化学工業株式会社 発光素子
EP3561884A1 (en) * 2018-04-26 2019-10-30 Nichia Corporation Light-emitting device
DE102018119438A1 (de) * 2018-08-09 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102018124341B4 (de) * 2018-10-02 2024-05-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit vergrößerter aktiver Zone und Verfahren zur Herstellung
CN111048639B (zh) * 2019-01-31 2022-06-24 深圳第三代半导体研究院 一种正装集成单元发光二极管
TWD219684S (zh) * 2021-07-09 2022-07-01 晶元光電股份有限公司 發光二極體之部分

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153870A (ja) 2008-12-24 2010-07-08 Lg Innotek Co Ltd 半導体発光素子
JP2011142308A (ja) 2009-12-08 2011-07-21 Dowa Electronics Materials Co Ltd 発光素子およびその製造方法
US20120049234A1 (en) 2010-08-26 2012-03-01 Huga Optotech Inc. High-brightness light emitting diode
JP2012204373A (ja) 2011-03-23 2012-10-22 Toyoda Gosei Co Ltd 半導体発光素子
JP2012212849A (ja) * 2011-03-23 2012-11-01 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US20130175572A1 (en) * 2012-01-11 2013-07-11 Formosa Epitaxy Incorporation Light-emitting diode chip

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003252359A1 (en) 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
JP4449405B2 (ja) * 2003-10-20 2010-04-14 日亜化学工業株式会社 窒化物半導体発光素子およびその製造方法
JP4899825B2 (ja) * 2006-11-28 2012-03-21 日亜化学工業株式会社 半導体発光素子、発光装置
CN102779918B (zh) 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
JP4882792B2 (ja) * 2007-02-25 2012-02-22 日亜化学工業株式会社 半導体発光素子
JP5130730B2 (ja) 2007-02-01 2013-01-30 日亜化学工業株式会社 半導体発光素子
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
JP5628615B2 (ja) * 2010-09-27 2014-11-19 スタンレー電気株式会社 半導体発光装置およびその製造方法
TW201216517A (en) * 2010-10-06 2012-04-16 Chi Mei Lighting Tech Corp Light-emitting diode device and manufacturing method thereof
CN105742447B (zh) * 2010-11-18 2019-03-26 首尔伟傲世有限公司 具有电极焊盘的发光二极管
JP5605189B2 (ja) * 2010-11-26 2014-10-15 豊田合成株式会社 半導体発光素子
JP2012124306A (ja) * 2010-12-08 2012-06-28 Toyoda Gosei Co Ltd 半導体発光素子
KR101883842B1 (ko) * 2011-12-26 2018-08-01 엘지이노텍 주식회사 발광소자 및 이를 포함하는 조명시스템

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153870A (ja) 2008-12-24 2010-07-08 Lg Innotek Co Ltd 半導体発光素子
JP2011142308A (ja) 2009-12-08 2011-07-21 Dowa Electronics Materials Co Ltd 発光素子およびその製造方法
US20120049234A1 (en) 2010-08-26 2012-03-01 Huga Optotech Inc. High-brightness light emitting diode
JP2012204373A (ja) 2011-03-23 2012-10-22 Toyoda Gosei Co Ltd 半導体発光素子
JP2012212849A (ja) * 2011-03-23 2012-11-01 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
US20130175572A1 (en) * 2012-01-11 2013-07-11 Formosa Epitaxy Incorporation Light-emitting diode chip

Also Published As

Publication number Publication date
CN104733599A (zh) 2015-06-24
TWI649898B (zh) 2019-02-01
JP2015135951A (ja) 2015-07-27
US20150179890A1 (en) 2015-06-25
JP6870695B2 (ja) 2021-05-12
JP2019075591A (ja) 2019-05-16
US9123865B2 (en) 2015-09-01
EP2887408B1 (en) 2019-11-06
AU2014277727B2 (en) 2019-04-04
JP6485019B2 (ja) 2019-03-20
US20150325751A1 (en) 2015-11-12
AU2014277727A1 (en) 2015-07-09
EP2887408A2 (en) 2015-06-24
KR20150072344A (ko) 2015-06-29
EP2887408A3 (en) 2015-11-04
US9293658B2 (en) 2016-03-22
TW201528548A (zh) 2015-07-16
CN104733599B (zh) 2018-12-28

Similar Documents

Publication Publication Date Title
KR102299959B1 (ko) 반도체 발광 소자
CN103400920B (zh) 发光器件、发光器件制造方法、发光器件封装和照明系统
US6812502B1 (en) Flip-chip light-emitting device
JP5246199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR20140006485A (ko) 멀티셀 어레이를 갖는 반도체 발광장치 및 그 제조 방법
CN108040503B (zh) 发光器件
US10505073B2 (en) Semiconductor light emitting device including floating conductive pattern
JP6028597B2 (ja) Ｉｉｉ族窒化物半導体発光素子
CN103811608A (zh) 一种发光二极管的制造方法
KR20110043110A (ko) 발광 소자 및 그 제조방법
JP2014165337A (ja) 発光素子、発光素子パッケージおよび発光素子の製造方法
WO2016152397A1 (ja) 窒化物半導体発光素子
KR20160093789A (ko) 반도체 발광소자
CN113964247B (zh) 发光二极管芯片及其制作方法
JP6189525B2 (ja) 窒化物半導体発光素子
CN103606604B (zh) 一种发光二极管的制造方法
KR101886017B1 (ko) 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법
KR20120037100A (ko) 발광 소자 및 발광 소자 패키지
KR20130044772A (ko) 개선된 광추출 효율을 가진 발광다이오드 및 그 제조방법
CN103594598A (zh) 一种发光二极管
JP6216209B2 (ja) 半導体発光装置
TW201434175A (zh) 發光元件及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)