JP2014165337A - 発光素子、発光素子パッケージおよび発光素子の製造方法 - Google Patents
発光素子、発光素子パッケージおよび発光素子の製造方法 Download PDFInfo
- Publication number
- JP2014165337A JP2014165337A JP2013035049A JP2013035049A JP2014165337A JP 2014165337 A JP2014165337 A JP 2014165337A JP 2013035049 A JP2013035049 A JP 2013035049A JP 2013035049 A JP2013035049 A JP 2013035049A JP 2014165337 A JP2014165337 A JP 2014165337A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- ito
- semiconductor layer
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 147
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000010438 heat treatment Methods 0.000 claims description 61
- 239000011651 chromium Substances 0.000 description 31
- 239000010931 gold Substances 0.000 description 20
- 238000000034 method Methods 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Led Device Packages (AREA)
Abstract
【課題】製造工程を簡略化できる発光素子、これを含む発光素子パッケージおよび発光素子の製造方法を提供すること。
【解決手段】発光素子１は、基板２と、基板２上に積層された第１導電型半導体層３と、第１導電型半導体層３上に積層された発光層４と、発光層４上に積層された第２導電型半導体層５と、第１ＩＴＯ層６、第２ＩＴＯ層７、第１メタル層８および第２メタル層９とを含む。第１ＩＴＯ層６は、第１導電型半導体層３に対して基板２とは反対側に積層されている。第２ＩＴＯ層７は、第２導電型半導体層５に対して基板２とは反対側に積層されている。第１メタル層８は、第１ＩＴＯ層６上に積層されている。第２メタル層９は、第２ＩＴＯ層７上に積層されている。
【選択図】図２
【解決手段】発光素子１は、基板２と、基板２上に積層された第１導電型半導体層３と、第１導電型半導体層３上に積層された発光層４と、発光層４上に積層された第２導電型半導体層５と、第１ＩＴＯ層６、第２ＩＴＯ層７、第１メタル層８および第２メタル層９とを含む。第１ＩＴＯ層６は、第１導電型半導体層３に対して基板２とは反対側に積層されている。第２ＩＴＯ層７は、第２導電型半導体層５に対して基板２とは反対側に積層されている。第１メタル層８は、第１ＩＴＯ層６上に積層されている。第２メタル層９は、第２ＩＴＯ層７上に積層されている。
【選択図】図２
Description
この発明は、発光素子、これを含む発光素子パッケージおよび発光素子の製造方法に関する。
１つの先行技術に係る半導体発光素子が特許文献１に開示されている。この半導体発光素子では、サファイア基板上に、低温バッファ層、高温バッファ層、ｎ形層、超格子層、活性層、ｐ形層、透光性導電層が、サファイア基板側からこの順番で積層されている。透光性導電層は、ＺｎＯからなり、その上の一部に、ＴｉとＡｕとの積層構造によるｐ側電極が形成されている。また、ｎ形層において露出した部分には、ＡｌとＮｉとＡｕとの積層構造によるｎ側電極が形成されている。
本発明の目的は、製造工程を簡略化できる発光素子、これを含む発光素子パッケージおよび発光素子の製造方法を提供する。
また、本発明の別の目的は、製造工程に耐え得る発光素子、これを含む発光素子パッケージおよび発光素子の製造方法を提供する。
また、本発明の別の目的は、製造工程に耐え得る発光素子、これを含む発光素子パッケージおよび発光素子の製造方法を提供する。
請求項１記載の発明は、基板と、前記基板上に積層された第１導電型半導体層と、前記第１導電型半導体層上に積層された発光層と、前記発光層上に積層された第２導電型半導体層と、前記第１導電型半導体層に対して前記基板とは反対側に積層された第１ＩＴＯ層と、前記第２導電型半導体層に対して前記基板とは反対側に積層された第２ＩＴＯ層と、前記第１ＩＴＯ層上に積層された第１メタル層と、前記第２ＩＴＯ層上に積層された第２メタル層とを含む、発光素子である。
請求項１の構成によれば、発光素子において、第１導電型半導体層および第２導電型半導体層のそれぞれにおける電極部分は、いずれも、ＩＴＯ層上にメタル層を積層した同じ構成になっているので、これらの電極部分は同時に形成できる。これにより、発光素子の製造工程を簡略化できる。
そのためには、請求項２記載の発明のように、前記第１ＩＴＯ層と、前記第２ＩＴＯ層とは、同じ厚さを有することが好ましく、請求項３記載の発明のように、前記第１メタル層と、前記第２メタル層とは、同一構造を有することが好ましい。
そのためには、請求項２記載の発明のように、前記第１ＩＴＯ層と、前記第２ＩＴＯ層とは、同じ厚さを有することが好ましく、請求項３記載の発明のように、前記第１メタル層と、前記第２メタル層とは、同一構造を有することが好ましい。
請求項４記載の発明は、前記第１メタル層および第２メタル層のそれぞれは、前記第１ＩＴＯ層および第２ＩＴＯ層において対応するＩＴＯ層上に積層されたＣｒ層と、前記Ｃｒ層上に積層されたＡｕ層とを含む、請求項３に記載の発光素子である。
請求項４の構成によれば、第１導電型半導体層および第２導電型半導体層のそれぞれの電極部分において、ＩＴＯ層とメタル層との間の密着性を向上させることができるので、メタル層に対してワイヤをボンディングする場合にＩＴＯ層からメタル層が剥がれることを防止できる。よって、製造工程に耐え得る発光素子を提供することができる。
請求項４の構成によれば、第１導電型半導体層および第２導電型半導体層のそれぞれの電極部分において、ＩＴＯ層とメタル層との間の密着性を向上させることができるので、メタル層に対してワイヤをボンディングする場合にＩＴＯ層からメタル層が剥がれることを防止できる。よって、製造工程に耐え得る発光素子を提供することができる。
また、第１メタル層と第２メタル層とが同一構造を有するために、請求項５記載の発明のように、前記第１メタル層と前記第２メタル層とにおいて、前記Ｃｒ層同士は同じ厚さを有し、前記Ａｕ層同士は同じ厚さを有することが好ましい。
請求項６記載の発明のように、前記第１ＩＴＯ層および第２ＩＴＯ層は、Ｃｒを含んでいてもよい。
請求項６記載の発明のように、前記第１ＩＴＯ層および第２ＩＴＯ層は、Ｃｒを含んでいてもよい。
請求項７記載の発明のように、前記第１ＩＴＯ層は、前記第１導電型半導体層において前記発光層が積層された領域以外の領域に積層されていることが好ましい。
請求項８記載の発明のように、前記発光素子と、前記発光素子を覆うパッケージとを含む、発光素子パッケージを構成することができる。
請求項９記載の発明は、基板上に第１導電型半導体層を形成する工程と、前記第１導電型半導体層上に発光層を形成する工程と、前記発光層上に第２導電型半導体層を形成する工程と、前記発光層および第２導電型半導体層の一部を除去して、前記第１導電型半導体層を露出させる工程と、前記第１導電型半導体層および第２導電型半導体層に対して前記基板とは反対側にＩＴＯ層を形成する工程と、前記ＩＴＯ層を、前記第１導電型半導体層上の第１ＩＴＯ層と、前記第２導電型半導体層上の第２ＩＴＯ層とに分離する工程と、前記第１ＩＴＯ層上および第２ＩＴＯ層上のそれぞれにメタル層を形成する工程とを含む、発光素子の製造方法である。
請求項８記載の発明のように、前記発光素子と、前記発光素子を覆うパッケージとを含む、発光素子パッケージを構成することができる。
請求項９記載の発明は、基板上に第１導電型半導体層を形成する工程と、前記第１導電型半導体層上に発光層を形成する工程と、前記発光層上に第２導電型半導体層を形成する工程と、前記発光層および第２導電型半導体層の一部を除去して、前記第１導電型半導体層を露出させる工程と、前記第１導電型半導体層および第２導電型半導体層に対して前記基板とは反対側にＩＴＯ層を形成する工程と、前記ＩＴＯ層を、前記第１導電型半導体層上の第１ＩＴＯ層と、前記第２導電型半導体層上の第２ＩＴＯ層とに分離する工程と、前記第１ＩＴＯ層上および第２ＩＴＯ層上のそれぞれにメタル層を形成する工程とを含む、発光素子の製造方法である。
請求項９の方法により、第１導電型半導体層および第２導電型半導体層のそれぞれにおける電極部分を同時に形成できるので、前述の構造の発光素子を、簡略化された製造工程で製造できる。
請求項１０記載の発明は、前記ＩＴＯ層を形成した後に、前記ＩＴＯ層に対して、第１加熱温度による第１加熱処理を施す工程と、前記メタル層を形成した後に、前記メタル層、前記第１ＩＴＯ層および前記第２ＩＴＯ層に対して、前記第１加熱温度よりも低い第２加熱温度による第２加熱処理を施す工程とを含む、請求項９に記載の発光素子の製造方法である。
請求項１０記載の発明は、前記ＩＴＯ層を形成した後に、前記ＩＴＯ層に対して、第１加熱温度による第１加熱処理を施す工程と、前記メタル層を形成した後に、前記メタル層、前記第１ＩＴＯ層および前記第２ＩＴＯ層に対して、前記第１加熱温度よりも低い第２加熱温度による第２加熱処理を施す工程とを含む、請求項９に記載の発光素子の製造方法である。
請求項１０の方法によれば、第１加熱処理によって、第１導電型半導体層および第２導電型半導体層の少なくとも一方とＩＴＯ層との間におけるオーミック特性や密着性を向上することができる。そして、その後の第２加熱処理によって、第１導電型半導体層および第２導電型半導体層の少なくとも他方とＩＴＯ層（対応する第１ＩＴＯ層または第２ＩＴＯ層）との間におけるオーミック特性や密着性を向上することができる。
請求項１１記載の発明のように、前記第１加熱温度は、６００℃から７００℃であり、請求項１２記載の発明のように、前記第２加熱温度は、３００℃から３５０℃であることが好ましい。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る発光素子の模式的な平面図である。図２は、図１の切断面線ＩＩ−ＩＩにおける断面図である。
図２を参照して、この発光素子１は、基板２と、第１導電型半導体層３と、発光層４と、第２導電型半導体層５と、第１ＩＴＯ層６と、第２ＩＴＯ層７と、第１メタル層８と、第２メタル層９とを含んでいる。
図１は、本発明の一実施形態に係る発光素子の模式的な平面図である。図２は、図１の切断面線ＩＩ−ＩＩにおける断面図である。
図２を参照して、この発光素子１は、基板２と、第１導電型半導体層３と、発光層４と、第２導電型半導体層５と、第１ＩＴＯ層６と、第２ＩＴＯ層７と、第１メタル層８と、第２メタル層９とを含んでいる。
基板２は、発光層４の発光波長（たとえば４５０ｎｍ）に対して透明な材料（たとえばサファイア、ＧａＮまたはＳｉＣであり、この実施形態ではサファイア）からなる。「発光波長に対して透明」とは、具体的には、たとえば、発光波長の透過率が６０％以上の場合をいう。基板２の厚さ方向（以下では、単に「厚さ方向」という）から見た平面視（以下では、単に「平面視」という）における基板２の形状は、矩形状（この実施形態では略正方形状）である（図１参照）。基板２の厚さは、たとえば、１００μｍである。基板２では、図２における上面が表面２Ａであり、図２における下面が裏面２Ｂである。表面２Ａは、基板２における第１導電型半導体層３との接合面である。表面２Ａには、第１導電型半導体層３側へ突出する凸部１７が複数形成されている。複数の凸部１７は、離散配置されている。具体的には、複数の凸部１７は、表面２Ａにおいて、互いに間隔を空けて行列状に配置されていてもよいし、千鳥状に配置されていてもよい。各凸部１７は、ＳｉＮで形成されていてもよい。
第１導電型半導体層３は、基板２上に積層されている。第１導電型半導体層３は、基板２の表面２Ａの全域を覆っている。第１導電型半導体層３は、ｎ型のＧａＮ（ｎ−ＧａＮ）からなり、発光層４の発光波長に対して透明である。第１導電型半導体層３について、図２において基板２の裏面２Ｂを覆う下面を裏面３Ａといい、裏面３Ａとは反対側の上面を表面３Ｂということにする。表面３Ｂでは、図２における左側の領域が部分的に突出しており、これにより、表面３Ｂには、厚さ方向に沿う段差３Ｃが形成されている。表面３Ｂにおいて、図２で段差３Ｃより右側にあり、裏面３Ａ側へ向かって低くなった領域を、第１領域３Ｄといい、図２で段差３Ｃより左側の突出した領域を、第２領域３Ｅということにする。平面視において、第１領域３Ｄは、表面３Ｂの略４分の１を占めていて、第２領域３Ｅは、表面３Ｂの略４分の３を占める略Ｌ字形状をなしている（図１参照）。
発光層４は、第１導電型半導体層３の第２領域３Ｅ上に積層されている。発光層４は、第１導電型半導体層３の表面３Ｂにおける第２領域３Ｅの全域を覆っている。そのため、平面視において、発光層４と第２領域３Ｅとは一致している。発光層４は、Ｉｎを含む窒化物半導体（たとえばＩｎＧａＮ）からなる。
第２導電型半導体層５は、発光層４上に積層されている。これにより、発光層４は、第１導電型半導体層３と第２導電型半導体層５とによって厚さ方向から挟まれている。第２導電型半導体層５は、ｐ型のＧａＮ（ｐ−ＧａＮ）からなり、発光層４の発光波長に対して透明である。第２導電型半導体層５は、発光層４における第１導電型半導体層３側とは反対側（図２における上側）の表面の全域を覆っており、平面視において、第２導電型半導体層５と発光層４とは一致している。第２導電型半導体層５において、発光層４側とは反対側（図２における上側）の側面を表面５Ａということにする。
第２導電型半導体層５は、発光層４上に積層されている。これにより、発光層４は、第１導電型半導体層３と第２導電型半導体層５とによって厚さ方向から挟まれている。第２導電型半導体層５は、ｐ型のＧａＮ（ｐ−ＧａＮ）からなり、発光層４の発光波長に対して透明である。第２導電型半導体層５は、発光層４における第１導電型半導体層３側とは反対側（図２における上側）の表面の全域を覆っており、平面視において、第２導電型半導体層５と発光層４とは一致している。第２導電型半導体層５において、発光層４側とは反対側（図２における上側）の側面を表面５Ａということにする。
ここで、第１導電型半導体層３、発光層４および第２導電型半導体層５の積層体は、半導体積層構造部９０を構成している。
第１ＩＴＯ層６は、ＩＴＯ（酸化インジウム錫）からなり、発光層４の発光波長に対して透明である。第１ＩＴＯ層６の厚さは、たとえば、１０００Å〜２０００Åである。第１ＩＴＯ層６は、第１導電型半導体層３の表面３Ｂの第１領域３Ｄ（第１導電型半導体層３において発光層４が積層された第２領域３Ｅ以外の領域）に積層されている。第１導電型半導体層３が基板２上に積層されていることから、第１ＩＴＯ層６は、第１導電型半導体層３に対して基板２とは反対側に積層されている。第１ＩＴＯ層６は、第１領域３Ｄの一部の領域に形成されていることから、第１領域３Ｄの全域を覆っていない。詳しくは、第１ＩＴＯ層６は、平面視において、第１領域３Ｄと相似する形状あり、第１領域３Ｄの輪郭の内側に位置している（図１も参照）。第１ＩＴＯ層６において、第１導電型半導体層３側とは反対側（図２における上側）の側面を表面６Ａということにする。
第１ＩＴＯ層６は、ＩＴＯ（酸化インジウム錫）からなり、発光層４の発光波長に対して透明である。第１ＩＴＯ層６の厚さは、たとえば、１０００Å〜２０００Åである。第１ＩＴＯ層６は、第１導電型半導体層３の表面３Ｂの第１領域３Ｄ（第１導電型半導体層３において発光層４が積層された第２領域３Ｅ以外の領域）に積層されている。第１導電型半導体層３が基板２上に積層されていることから、第１ＩＴＯ層６は、第１導電型半導体層３に対して基板２とは反対側に積層されている。第１ＩＴＯ層６は、第１領域３Ｄの一部の領域に形成されていることから、第１領域３Ｄの全域を覆っていない。詳しくは、第１ＩＴＯ層６は、平面視において、第１領域３Ｄと相似する形状あり、第１領域３Ｄの輪郭の内側に位置している（図１も参照）。第１ＩＴＯ層６において、第１導電型半導体層３側とは反対側（図２における上側）の側面を表面６Ａということにする。
第２ＩＴＯ層７は、第１ＩＴＯ層６と同じ材料（ＩＴＯ）からなり、第１ＩＴＯ層６と同じ厚さを有する。第２ＩＴＯ層７は、第２導電型半導体層５の表面５Ａに積層されている。第２導電型半導体層５が第１導電型半導体層３および発光層４を介して基板２上に積層されていることから、第２ＩＴＯ層７は、第２導電型半導体層５に対して基板２とは反対側に積層されている。第２ＩＴＯ層７は、第２導電型半導体層５の表面５Ａの一部の領域に形成されていることから、表面５Ａの全域を覆っていない。詳しくは、第２ＩＴＯ層７は、平面視において、第２導電型半導体層５と相似する形状（換言すれば、第２領域３Ｅと相似する略Ｌ字形状）あり、表面５Ａの輪郭の内側に位置している（図１も参照）。第２ＩＴＯ層７において、第２導電型半導体層５側とは反対側（図２における上側）の側面を表面７Ａということにする。
第１メタル層８および第２メタル層９は、いわゆるパッドメタルである。第１メタル層８は、第１ＩＴＯ層６上（第１ＩＴＯ層６の表面６Ａ）に積層されており、第２メタル層９は、第２ＩＴＯ層７上（第２ＩＴＯ層７の表面７Ａ）に積層されている。第１メタル層８と、第２メタル層９とは、同一構造を有している。具体的には、第１メタル層８および第２メタル層９のそれぞれは、第１ＩＴＯ層６および第２ＩＴＯ層７において対応するＩＴＯ層（第１メタル層８の場合は第１ＩＴＯ層６であり、第２メタル層９の場合は第２ＩＴＯ層７である）上に積層されたＣｒ層１０と、Ｃｒ層１０上に積層されたＡｕ層１１とを含んでいる。つまり、第１メタル層８および第２メタル層９のそれぞれでは、Ｃｒ層１０が、対応するＩＴＯ層に接触している。
Ｃｒ層１０は、Ｃｒ（クロム）からなる。Ａｕ層１１は、Ａｕ（金）からなる。第１メタル層８と第２メタル層９とにおいて、Ｃｒ層１０同士は同じ厚さを有し、Ａｕ層１１同士は同じ厚さを有する。この実施形態では、Ｃｒ層１０の厚さが、たとえば３００Åであって、Ａｕ層１１の厚さが、たとえば２μｍと比較的厚いことから、Ｃｒ層１０のＣｒがＡｕ層１１表面に移動することが防止されている。
平面視において、第１メタル層８は、第１ＩＴＯ層６の輪郭の内側にあり、第２メタル層９は、第２ＩＴＯ層７の輪郭の内側にある（図１も参照）。また、第１メタル層８および第２メタル層９のそれぞれにおいて、Ｃｒ層１０とＡｕ層１１とは、平面視で大きさが一致する円形状である（図１も参照）。
ここで、第１メタル層８および第２メタル層９のそれぞれのＡｕ層１１において、Ｃｒ層１０側とは反対側（図２における上側）の側面を表面１１Ａということにする。また、Ｃｒ層１０に接触している第１ＩＴＯ層６および第２ＩＴＯ層７は、Ｃｒ層１０のＣｒを含んでいてもよい。
ここで、第１メタル層８および第２メタル層９のそれぞれのＡｕ層１１において、Ｃｒ層１０側とは反対側（図２における上側）の側面を表面１１Ａということにする。また、Ｃｒ層１０に接触している第１ＩＴＯ層６および第２ＩＴＯ層７は、Ｃｒ層１０のＣｒを含んでいてもよい。
そして、第１ＩＴＯ層６および第１メタル層８は、第１電極２１を構成している。また、第２ＩＴＯ層７および第２メタル層９は、第２電極２２を構成している。前述したように、第１ＩＴＯ層６と第２ＩＴＯ層７とが同じ材料で形成されていて同じ厚さを有し、第１メタル層８と第２メタル層９とが同一構造を有していることから、第１電極２１と第２電極２２とは同一構造を有している。
図３は、発光素子パッケージの構造を図解的に示す断面図である。
図３に示す発光素子パッケージ５０は、前述した発光素子１と、支持基板５１と、パッケージ５２とを含んでいる。
支持基板５１は、絶縁性材料で形成された絶縁基板５３と、絶縁基板５３の両端から露出するように設けられて、発光素子１と外部とを電気的に接続する金属製の一対のリード５４とを有している。絶縁基板５３は、たとえば平面視矩形に形成されており、その対向する一対の辺に沿って一対のリード５４がそれぞれ帯状に形成されている。各リード５４は、絶縁基板５３の一対の端縁に沿っており、たとえば、上面から側面を渡って下面に至るように折り返され、横向きＵ字形断面を有するように形成されている。
図３に示す発光素子パッケージ５０は、前述した発光素子１と、支持基板５１と、パッケージ５２とを含んでいる。
支持基板５１は、絶縁性材料で形成された絶縁基板５３と、絶縁基板５３の両端から露出するように設けられて、発光素子１と外部とを電気的に接続する金属製の一対のリード５４とを有している。絶縁基板５３は、たとえば平面視矩形に形成されており、その対向する一対の辺に沿って一対のリード５４がそれぞれ帯状に形成されている。各リード５４は、絶縁基板５３の一対の端縁に沿っており、たとえば、上面から側面を渡って下面に至るように折り返され、横向きＵ字形断面を有するように形成されている。
発光素子１では、基板２の裏面２Ｂが、Ａｇ（銀）や半田等（この実施形態ではＡｇ）のペーストからなる接合層６０を介して、支持基板５１の主面５１Ａに接合される。発光素子１の第１電極２１および第２電極２２のそれぞれは、最寄りのリード５４に対してボンディングワイヤ６１を介して電気的に接続されている。ボンディングワイヤ６１は、第１電極２１および第２電極２２のそれぞれにおけるＡｕ層１１の表面１１Ａに接続されている。
パッケージ５２は、樹脂が充填されたリング状のケースであり、その内側に発光素子１を収容して（覆って）側方から包囲して保護した状態で、支持基板５１に固定されている。この状態で、発光素子１では、光取出し側となる第１電極２１および第２電極２２がパッケージ５２の外部へ露出されている。パッケージ５２の内壁面は、発光素子１から出射された光を反射させて外部へ取り出すための反射面５２Ａを形成している。この実施形態では、反射面５２Ａは、内方に向かうに従って支持基板５１に近づくように傾斜した傾斜面からなり、発光素子１からの光を光取り出し方向（基板２の厚さ方向）に向かって反射するように構成されている。
この発光素子パッケージ５０において、発光素子１では、各リード５４に通電して第１電極２１（第１メタル層８）と第２電極２２（第２メタル層９）との間に順方向電圧を印加すると、第２電極２２から第１電極２１へ向かって電流が流れる。電流は、第２ＩＴＯ層７において平面視における全域に広がり、その後、第２導電型半導体層５、発光層４、第１導電型半導体層３および第１ＩＴＯ層６を、この順番で流れる。このように電流が流れることによって、第１導電型半導体層３から発光層４に電子が注入され、第２導電型半導体層５から発光層４に正孔が注入され、これらの正孔および電子が発光層４で再結合することにより、波長４４０ｎｍ〜４６０ｎｍの青色の光が発生する。この光は、第２導電型半導体層５の表面５Ａや、第２ＩＴＯ層７の表面７Ａ等からパッケージ５２の外部に取り出される。なお、図３では、外部へ光が向かう方向が白抜き矢印で示されている。
この際、発光層４から第１導電型半導体層３側に向かう光も存在し、この光は、第１導電型半導体層３および基板２をこの順で透過する。そして、この光は、基板２と接合層６０との界面で反射され、基板２および第１導電型半導体層３を透過した後、第１導電型半導体層３の表面３Ｂ（第１領域３Ｄ）や、第２導電型半導体層５の表面５Ａや、第１ＩＴＯ層６の表面６Ａや、第２ＩＴＯ層７の表面７Ａ等から外部に取り出される。ここで、基板２の表面２Ａに形成された複数の凸部１７は、基板２から第１導電型半導体層３へ向かって様々な角度から第１導電型半導体層３の裏面３Ａに入射される光が裏面３Ａで基板２側へ全反射することを抑制できる。また、各凸部１７は、基板２内で乱反射することでとどまっている光を第１導電型半導体層３側へ導くこともできる。よって、光の取り出し効率が向上する。
なお、リング状のパッケージ５２の内側には、封止樹脂６２を充填してもよい。封止樹脂６２は、発光素子１の発光波長に対して透明な透明樹脂（たとえば、シリコーンやエポキシなど）からなり、発光素子１およびボンディングワイヤ６１などを封止している。また、封止樹脂６２を構成する樹脂には、蛍光体や反射剤が含有されているものがある。例えば発光素子１が青色光を発光する場合、当該樹脂に黄色蛍光体を含有させることで発光素子パッケージ５０は白色光を発光することができる。
なお、発光素子パッケージ５０は、多数が集まることによって、電球などの照明機材に用いることもでき、また液晶テレビのバックライトや自動車等のヘッドランプに用いることもできる。
図４は、発光素子の製造方法を示したフローチャートである。図５Ａ〜図５Ｅは、図２に示す発光素子の製造方法を示す図解的な断面図である。
図４は、発光素子の製造方法を示したフローチャートである。図５Ａ〜図５Ｅは、図２に示す発光素子の製造方法を示す図解的な断面図である。
次に、図４および図５Ａ〜図５Ｅを参照しながら、図２に示す発光素子の製造方法を説明する。
まず、図５Ａに示すように、基板２（厳密には、基板２の元となるウエハ）を作製する。
次いで、基板２の表面２Ａに、ＳｉＮからなる層（ＳｉＮ層）を形成し、レジストパターン（図示せず）をマスクとするエッチングにより、このＳｉＮ層を、図５Ｂに示すように、複数の凸部１７に分離する。
まず、図５Ａに示すように、基板２（厳密には、基板２の元となるウエハ）を作製する。
次いで、基板２の表面２Ａに、ＳｉＮからなる層（ＳｉＮ層）を形成し、レジストパターン（図示せず）をマスクとするエッチングにより、このＳｉＮ層を、図５Ｂに示すように、複数の凸部１７に分離する。
次いで、基板２の表面２Ａ上に、前述した半導体積層構造部９０（第１導電型半導体層３、発光層４および第２導電型半導体層５の積層体）を形成する（図４のステップＳ１）。具体的には、図５Ｂに示すように、基板２の表面２Ａ上に、ｎ型のＧａＮからなる層（ｎ−ＧａＮ層）を形成する。ｎ−ＧａＮ層は、第１導電型半導体層３となって基板２上に積層され、全ての凸部１７を覆う。次に、図５Ｃに示すように、第１導電型半導体層３の表面３Ｂ上に、Ｉｎを含む窒化物半導体層（たとえばＩｎｘＧａ１−ＸＮ層）を形成する。このＩｎｘＧａ１−ＸＮ層が、第１導電型半導体層３上に積層される発光層４になる。発光層４における発光の波長は、ＩｎおよびＧａの組成を調整することで、４４０ｎｍ〜４６０ｎｍに制御される。次に、図５Ｃに示すように、発光層４上に、第２導電型半導体層５として、ｐ型のＧａＮからなる層（ｐ−ＧａＮ層）を形成する。
次いで、メサ部（第１導電型半導体層３を露出させるための段差３Ｃ）を形成する（図４のステップＳ２）。具体的には、レジストパターン（図示せず）をマスクとするエッチングにより、図５Ｄに示すように、第１導電型半導体層３の表面３Ｂの第１領域３Ｄが露出されるように、第１導電型半導体層３、発光層４および第２導電型半導体層５のそれぞれの一部を選択的に除去する。メサ部が完成すると、半導体積層構造部９０が完成する。
次いで、完成した半導体積層構造部９０上（つまり、第１導電型半導体層３および第２導電型半導体層５に対して基板２とは反対側）に、ＩＴＯからなる層（ＩＴＯ層）を形成する（図４のステップＳ３）。ＩＴＯ層は、第１導電型半導体層３の表面３Ｂの第１領域３Ｄと、第２導電型半導体層５の表面５Ａと、第１導電型半導体層３の段差３Ｃにおける第１導電型半導体層３、発光層４および第２導電型半導体層５のそれぞれの端面とを連続して覆っている。
次いで、たとえばエッチオフ法により、ＩＴＯ層を、図５Ｅに示すように、第１導電型半導体層３の第１領域３Ｄ上の第１ＩＴＯ層６と、第２導電型半導体層５上の第２ＩＴＯ層７とに分離する（図４のステップＳ４）。
次いで、少なくとも第１ＩＴＯ層６および第２ＩＴＯ層７に対して、第１加熱温度（６００℃から７００℃であり、ここでは６５０℃）による第１加熱処理を施す（図４のステップＳ５）。なお、ステップＳ５は、ステップＳ４よりも先に行われてもよい。要は、ＩＴＯ層を形成した後に、ＩＴＯ層（分離後であれば第１ＩＴＯ層６および第２ＩＴＯ層７）に対して第１加熱処理を施せばよい。ここでの第１加熱処理によって、第１導電型半導体層３および第２導電型半導体層５の少なくとも一方（特に、ｐ型の第２導電型半導体層５）とＩＴＯ層（特に、第２ＩＴＯ層７）との間におけるオーミック特性を向上することができる。ここでのオーミック特性の向上を確認するため、第１加熱温度を変更したウエハ（発光素子１が形成されたウエハであり、以下同じ）を複数準備した。そして、異なる第１加熱温度毎のウエハ面内において、周期的に並んでいる発光素子１のチップを等間隔で抜き取り、個々のチップに２０ｍＡを通電して、各チップにおける順方向電圧（ＶＦ）を測定した。各第１加熱温度における個々の発光素子１におけるＶＦの測定結果は、図６のグラフに示されている。このグラフでは、各第１加熱温度におけるＶＦの分布（範囲）が縦線で示されており、各第１加熱温度におけるＶＦの平均値が菱形のドットで示されている。ＶＦが低いほど、オーミック特性が良好であることを示している。このグラフより、第１加熱温度が６００℃から７００℃の間（６００℃以上７００℃以下）であれば、６００℃未満の場合に比べて、ＶＦが低下し、オーミック特性が向上していることが分かる。
次いで、少なくとも第１ＩＴＯ層６および第２ＩＴＯ層７に対して、第１加熱温度（６００℃から７００℃であり、ここでは６５０℃）による第１加熱処理を施す（図４のステップＳ５）。なお、ステップＳ５は、ステップＳ４よりも先に行われてもよい。要は、ＩＴＯ層を形成した後に、ＩＴＯ層（分離後であれば第１ＩＴＯ層６および第２ＩＴＯ層７）に対して第１加熱処理を施せばよい。ここでの第１加熱処理によって、第１導電型半導体層３および第２導電型半導体層５の少なくとも一方（特に、ｐ型の第２導電型半導体層５）とＩＴＯ層（特に、第２ＩＴＯ層７）との間におけるオーミック特性を向上することができる。ここでのオーミック特性の向上を確認するため、第１加熱温度を変更したウエハ（発光素子１が形成されたウエハであり、以下同じ）を複数準備した。そして、異なる第１加熱温度毎のウエハ面内において、周期的に並んでいる発光素子１のチップを等間隔で抜き取り、個々のチップに２０ｍＡを通電して、各チップにおける順方向電圧（ＶＦ）を測定した。各第１加熱温度における個々の発光素子１におけるＶＦの測定結果は、図６のグラフに示されている。このグラフでは、各第１加熱温度におけるＶＦの分布（範囲）が縦線で示されており、各第１加熱温度におけるＶＦの平均値が菱形のドットで示されている。ＶＦが低いほど、オーミック特性が良好であることを示している。このグラフより、第１加熱温度が６００℃から７００℃の間（６００℃以上７００℃以下）であれば、６００℃未満の場合に比べて、ＶＦが低下し、オーミック特性が向上していることが分かる。
次いで、たとえばリフトオフ法により、Ｃｒからなる層（Ｃｒ層）と、Ａｕからなる層（Ａｕ層）とを、この順番で、半導体積層構造部９０上に形成する。具体的には、第１ＩＴＯ層６および第２ＩＴＯ層７の上部で開口したレジストパターニングの後に、Ｃｒ層およびＡｕ層の成膜を行い、レジストパターンを除去すると、残ったＣｒ層およびＡｕ層によって、図２に示すように、第１メタル層８と第２メタル層９とが同時に形成される（図４のステップＳ６）。つまり、第１ＩＴＯ層６上および第２ＩＴＯ層７上のそれぞれにメタル層（第１メタル層８と第２メタル層９）が同時に形成され、第１電極２１と第２電極２２とが同時に完成する。
次いで、第１電極２１（第１ＩＴＯ層６および第１メタル層８）と第２電極２２（第２ＩＴＯ層７および第２メタル層９）とに対して、第１加熱温度よりも低い第２加熱温度（３００℃から３５０℃であり、ここでは３５０℃）による第２加熱処理を施す（図４のステップＳ７）。ここでの第２加熱処理によって、第１ＩＴＯ層６と第１導電型半導体層３との界面の電気特性が向上するので、ｎ型の第１導電型半導体層３と第１ＩＴＯ層６との間におけるオーミック特性を向上することができる。ここでのオーミック特性の向上を確認するため、第１加熱温度の場合と同様に、第２加熱温度を変更したウエハを複数準備した。そして、異なる第２加熱温度毎のウエハ面内において、周期的に並んでいる発光素子１のチップを等間隔で抜き取り、個々のチップに２０ｍＡを通電して、各チップにおけるＶＦを測定した。各第２加熱温度における個々の発光素子１におけるＶＦの測定結果は、図７のグラフに示されている。このグラフでは、各第２加熱温度におけるＶＦの分布（範囲）が縦線で示されており、各第２加熱温度におけるＶＦの平均値が菱形のドットで示されている。ＶＦが低いほど、オーミック特性が良好であることを示している。このグラフより、第２加熱温度が３００℃から３５０℃の間であれば、３００℃未満（特に２５０℃未満）の場合に比べて、ＶＦが低下し、オーミック特性が向上していることが分かる。
また、第２加熱温度に関するオーミック特性の向上を確認するため、別の評価も実施した。第２加熱温度に関するオーミック特性について、第１電極２１と第１導電型半導体層３との界面でのＶＦ上昇が懸念される。そこで、ウエハ上で隣り合う（分離前の）２つの発光素子１の第１電極２１（図２参照）同士の間に通電した場合における電気特性（Ｉ−Ｖカーブ）を、異なる第２加熱温度毎に測定した。その結果が、図８に示されている。図８のグラフでは、第２加熱処理を行う前の場合（点線参照）、第２加熱温度が２００℃である場合（１点鎖線参照）、第２加熱温度が２５０℃である場合（２点鎖線参照）のそれぞれでは、第１電極２１と第１導電型半導体層３とがショットキー接触しており、抵抗が高いことが分かる。一方、第２加熱温度が３００℃である場合（実線参照）では、第１電極２１と第１導電型半導体層３とがオーミック接触しており、抵抗が急激に低下していることが分かる。つまり、第２加熱温度が３００℃以上の第２加熱処理を行うことにより、第１電極２１と第１導電型半導体層３との接触がショットキー接触からオーミック接触へと変化し、抵抗値が飛躍的に低下することが分かる。
なお、第２加熱温度の（前述した）３５０℃という値は、第１ＩＴＯ層６と第１メタル層８との密着性、第２ＩＴＯ層７と第２メタル層９との密着性、第１ＩＴＯ層６と第１導電型半導体層３との密着性、および、第２ＩＴＯ層７と第２導電型半導体層５との密着性に影響を与えないように考慮して設定されている。また、第２加熱処理によって、第１メタル層８におけるＣｒ層１０のＣｒが第１ＩＴＯ層６に混入したり、第２メタル層９におけるＣｒ層１０のＣｒが第２ＩＴＯ層７に混入したりするので、前述したように第１ＩＴＯ層６および第２ＩＴＯ層７がＣｒを含むことになる。なお、第１ＩＴＯ層６や第２ＩＴＯ層７におけるＣｒの有無は、透過電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いた元素分析によって判別できる。
第１ＩＴＯ層６および第２ＩＴＯ層７に含まれるＩＴＯは、本来オーミック特性が良好ではないのだが、このように第１加熱処理および第２加熱処理を施すことによって、オーミック特性を劇的に向上させることができる。
以上により、図２に示す構造が形成される。最後に、図２の構造が周期配列で形成されている基板２のウエハをダイシングまたはへき開することで、個々の発光素子１が形成される。
以上により、図２に示す構造が形成される。最後に、図２の構造が周期配列で形成されている基板２のウエハをダイシングまたはへき開することで、個々の発光素子１が形成される。
この発光素子１では、第１導電型半導体層３および第２導電型半導体層５のそれぞれにおける電極部分（第１電極２１および第２電極２２）は、いずれも、ＩＴＯ層上にメタル層を積層した同じ構成になっているので、これらの電極部分は同時に形成できる（前述したステップＳ６）。これにより、発光素子１の製造工程を簡略化できる。
また、第１電極２１および第２電極２２のそれぞれにおいて、メタル層（第１メタル層８および第２メタル層９）は、ＩＴＯ層側のＣｒ層１０と、Ｃｒ層１０に積層されたＡｕ層１１とを有している。これにより、第１電極２１および第２電極２２のそれぞれにおいて、ＩＴＯ層とメタル層との間の密着性を向上させることができるので、メタル層に対してワイヤ（前述したボンディングワイヤ６１）をボンディングする場合にＩＴＯ層からメタル層が剥がれることを防止できる。このことを実証するために、ボンディング後のボンディングワイヤ６１を意図的に引っ張る試験を行った。ＩＴＯ層とメタル層との間の密着性に問題がなければ、ＩＴＯ層とメタル層とが剥がれることはなく、代わりに、最も強度が弱いボンディングワイヤ６１が切れる結果となる。第２加熱温度を変更した発光素子パッケージ５０（ボンディングワイヤ６１をボンディングしただけの発光素子１でも構わない）を、第２加熱温度毎に複数（準備数と呼ぶこととし、たとえば１００〜１４０個程度）準備し、各発光素子パッケージ５０について試験した。そして、第２加熱温度毎において、準備数のうち、第１電極２１および第２電極２２の少なくともいずれかでＩＴＯ層とメタル層とが剥がれた発光素子パッケージ５０が占める割合（パッドメタル剥れ発生割合と呼ぶことにする）を調べたところ、図９に示す結果が得られた。図９より、第２加熱温度が３００℃から５００℃の間では、パッドメタル剥れ発生割合が１％未満と極めて低く、さらに、第２加熱温度が３３０℃から４５０℃の間では、パッドメタル剥れが全く発生しないことが分かる。前述したオーミック特性の向上と密着性の向上とを両立させる場合には、第２加熱温度が３００℃から３５０℃（３００℃以上３５０℃以下）にあることが望ましい。
また、第１電極２１および第２電極２２のそれぞれにおいて、メタル層（第１メタル層８および第２メタル層９）は、ＩＴＯ層側のＣｒ層１０と、Ｃｒ層１０に積層されたＡｕ層１１とを有している。これにより、第１電極２１および第２電極２２のそれぞれにおいて、ＩＴＯ層とメタル層との間の密着性を向上させることができるので、メタル層に対してワイヤ（前述したボンディングワイヤ６１）をボンディングする場合にＩＴＯ層からメタル層が剥がれることを防止できる。このことを実証するために、ボンディング後のボンディングワイヤ６１を意図的に引っ張る試験を行った。ＩＴＯ層とメタル層との間の密着性に問題がなければ、ＩＴＯ層とメタル層とが剥がれることはなく、代わりに、最も強度が弱いボンディングワイヤ６１が切れる結果となる。第２加熱温度を変更した発光素子パッケージ５０（ボンディングワイヤ６１をボンディングしただけの発光素子１でも構わない）を、第２加熱温度毎に複数（準備数と呼ぶこととし、たとえば１００〜１４０個程度）準備し、各発光素子パッケージ５０について試験した。そして、第２加熱温度毎において、準備数のうち、第１電極２１および第２電極２２の少なくともいずれかでＩＴＯ層とメタル層とが剥がれた発光素子パッケージ５０が占める割合（パッドメタル剥れ発生割合と呼ぶことにする）を調べたところ、図９に示す結果が得られた。図９より、第２加熱温度が３００℃から５００℃の間では、パッドメタル剥れ発生割合が１％未満と極めて低く、さらに、第２加熱温度が３３０℃から４５０℃の間では、パッドメタル剥れが全く発生しないことが分かる。前述したオーミック特性の向上と密着性の向上とを両立させる場合には、第２加熱温度が３００℃から３５０℃（３００℃以上３５０℃以下）にあることが望ましい。
また、前述した第１加熱処理（前述したステップＳ５）や第２加熱処理（前述したステップＳ７）によって、第１導電型半導体層３および第２導電型半導体層５のそれぞれとＩＴＯ層との間の密着性を向上できるので、ワイヤボンディングにおいて第１導電型半導体層３および第２導電型半導体層５のそれぞれからＩＴＯ層が剥がれることも防止できる。
よって、製造工程（具体的には、ワイヤボンディングの工程）に耐え得る発光素子１を提供することができる。
よって、製造工程（具体的には、ワイヤボンディングの工程）に耐え得る発光素子１を提供することができる。
以上の他にも、この発明は、様々な形態での実施が可能であり、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
たとえば、ＳｉＯ２等からなる透明な絶縁膜（パッシベーション）によって、第１導電型半導体層３の表面３Ｂ（露出されている部分）、第２導電型半導体層５の表面５Ａ、第１ＩＴＯ層６の表面６Ａおよび第２ＩＴＯ層７の表面７Ａを保護のために被覆してもよい。ただし、当該絶縁膜は、第１メタル層８および第２メタル層９にかからない（載らない）ようにすることが好ましい。
たとえば、ＳｉＯ２等からなる透明な絶縁膜（パッシベーション）によって、第１導電型半導体層３の表面３Ｂ（露出されている部分）、第２導電型半導体層５の表面５Ａ、第１ＩＴＯ層６の表面６Ａおよび第２ＩＴＯ層７の表面７Ａを保護のために被覆してもよい。ただし、当該絶縁膜は、第１メタル層８および第２メタル層９にかからない（載らない）ようにすることが好ましい。
たとえば、ＳｉＮからなる凸部１７を形成しない構造でもよい。
たとえば、前述の実施形態では、第１導電型がｎ型で、第２導電型がｐ型の例について説明したが、第１導電型をｐ型とし、第２導電型をｎ型として発光素子を構成してもよい。すなわち、前述の実施形態において、導電型をｐ型とｎ型とで反転した構造も、この発明の一つの実施形態である。また、前述の実施形態では、第１導電型半導体層３および第２導電型半導体層５を構成する窒化物半導体としてＧａＮを例示したが、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などの他の窒化物半導体が用いられてもよい。窒化物半導体は、一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。また、窒化物半導体に限らず、ＧａＡｓ等の他の化合物半導体や、化合物半導体以外の半導体材料（たとえばダイヤモンド）を用いた発光素子にこの発明を適用してもよい。
たとえば、前述の実施形態では、第１導電型がｎ型で、第２導電型がｐ型の例について説明したが、第１導電型をｐ型とし、第２導電型をｎ型として発光素子を構成してもよい。すなわち、前述の実施形態において、導電型をｐ型とｎ型とで反転した構造も、この発明の一つの実施形態である。また、前述の実施形態では、第１導電型半導体層３および第２導電型半導体層５を構成する窒化物半導体としてＧａＮを例示したが、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）などの他の窒化物半導体が用いられてもよい。窒化物半導体は、一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。また、窒化物半導体に限らず、ＧａＡｓ等の他の化合物半導体や、化合物半導体以外の半導体材料（たとえばダイヤモンド）を用いた発光素子にこの発明を適用してもよい。
１ 発光素子
２ 基板
２Ｄ 第１領域
２Ｅ 第２領域
３ 第１導電型半導体層
４ 発光層
５ 第２導電型半導体層
６ 第１ＩＴＯ層
７ 第２ＩＴＯ層
８ 第１メタル層
９ 第２メタル層
１０ Ｃｒ層
１１ Ａｕ層
５０ 発光素子パッケージ
５２ パッケージ
２ 基板
２Ｄ 第１領域
２Ｅ 第２領域
３ 第１導電型半導体層
４ 発光層
５ 第２導電型半導体層
６ 第１ＩＴＯ層
７ 第２ＩＴＯ層
８ 第１メタル層
９ 第２メタル層
１０ Ｃｒ層
１１ Ａｕ層
５０ 発光素子パッケージ
５２ パッケージ
Claims (12)
- 基板と、
前記基板上に積層された第１導電型半導体層と、
前記第１導電型半導体層上に積層された発光層と、
前記発光層上に積層された第２導電型半導体層と、
前記第１導電型半導体層に対して前記基板とは反対側に積層された第１ＩＴＯ層と、
前記第２導電型半導体層に対して前記基板とは反対側に積層された第２ＩＴＯ層と、
前記第１ＩＴＯ層上に積層された第１メタル層と、
前記第２ＩＴＯ層上に積層された第２メタル層とを含む、発光素子。 - 前記第１ＩＴＯ層と、前記第２ＩＴＯ層とは、同じ厚さを有する、請求項１に記載の発光素子。
- 前記第１メタル層と、前記第２メタル層とは、同一構造を有する、請求項２に記載の発光素子。
- 前記第１メタル層および第２メタル層のそれぞれは、前記第１ＩＴＯ層および第２ＩＴＯ層において対応するＩＴＯ層上に積層されたＣｒ層と、前記Ｃｒ層上に積層されたＡｕ層とを含む、請求項３に記載の発光素子。
- 前記第１メタル層と前記第２メタル層とにおいて、前記Ｃｒ層同士は同じ厚さを有し、前記Ａｕ層同士は同じ厚さを有する、請求項４に記載の発光素子。
- 前記第１ＩＴＯ層および第２ＩＴＯ層は、Ｃｒを含む、請求項４または５に記載の発光素子。
- 前記第１ＩＴＯ層は、前記第１導電型半導体層において前記発光層が積層された領域以外の領域に積層されている、請求項１〜６のいずれか一項に記載の発光素子。
- 請求項１〜７のいずれか一項に記載の発光素子と、
前記発光素子を覆うパッケージとを含む、発光素子パッケージ。 - 基板上に第１導電型半導体層を形成する工程と、
前記第１導電型半導体層上に発光層を形成する工程と、
前記発光層上に第２導電型半導体層を形成する工程と、
前記発光層および第２導電型半導体層の一部を除去して、前記第１導電型半導体層を露出させる工程と、
前記第１導電型半導体層および第２導電型半導体層に対して前記基板とは反対側にＩＴＯ層を形成する工程と、
前記ＩＴＯ層を、前記第１導電型半導体層上の第１ＩＴＯ層と、前記第２導電型半導体層上の第２ＩＴＯ層とに分離する工程と、
前記第１ＩＴＯ層上および第２ＩＴＯ層上のそれぞれにメタル層を形成する工程とを含む、発光素子の製造方法。 - 前記ＩＴＯ層を形成した後に、前記ＩＴＯ層に対して、第１加熱温度による第１加熱処理を施す工程と、
前記メタル層を形成した後に、前記メタル層、前記第１ＩＴＯ層および前記第２ＩＴＯ層に対して、前記第１加熱温度よりも低い第２加熱温度による第２加熱処理を施す工程とを含む、請求項９に記載の発光素子の製造方法。 - 前記第１加熱温度は、６００℃から７００℃である、請求項１０に記載の発光素子の製造方法。
- 前記第２加熱温度は、３００℃から３５０℃である、請求項１０または１１に記載の発光素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013035049A JP2014165337A (ja) | 2013-02-25 | 2013-02-25 | 発光素子、発光素子パッケージおよび発光素子の製造方法 |
| US14/173,408 US9553239B2 (en) | 2013-02-25 | 2014-02-05 | Light emitting device and light emitting device package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013035049A JP2014165337A (ja) | 2013-02-25 | 2013-02-25 | 発光素子、発光素子パッケージおよび発光素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017239550A Division JP2018046301A (ja) | 2017-12-14 | 2017-12-14 | 発光素子および発光素子パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2014165337A true JP2014165337A (ja) | 2014-09-08 |
Family
ID=51387251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013035049A Pending JP2014165337A (ja) | 2013-02-25 | 2013-02-25 | 発光素子、発光素子パッケージおよび発光素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9553239B2 (ja) |
| JP (1) | JP2014165337A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018046301A (ja) * | 2017-12-14 | 2018-03-22 | ローム株式会社 | 発光素子および発光素子パッケージ |
| JP2019075547A (ja) * | 2017-10-18 | 2019-05-16 | ローム株式会社 | 半導体発光装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6617401B2 (ja) * | 2014-09-30 | 2019-12-11 | 日亜化学工業株式会社 | 半導体発光素子 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108164A (ja) * | 2004-09-30 | 2006-04-20 | Toyoda Gosei Co Ltd | 電極形成方法 |
| JP2006165583A (ja) * | 2004-12-08 | 2006-06-22 | Samsung Electro Mech Co Ltd | 高効率半導体発光素子及びその製造方法 |
| JP2007103951A (ja) * | 2005-10-07 | 2007-04-19 | Samsung Electro Mech Co Ltd | 窒化物系半導体発光素子及びその製造方法 |
| JP2007258445A (ja) * | 2006-03-23 | 2007-10-04 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ |
| JP2008227018A (ja) * | 2007-03-09 | 2008-09-25 | Nichia Chem Ind Ltd | 半導体発光素子及びその製造方法 |
| JP2010080542A (ja) * | 2008-09-24 | 2010-04-08 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子、およびその製造方法 |
| JP2011060917A (ja) * | 2009-09-08 | 2011-03-24 | Rohm Co Ltd | 半導体発光素子 |
| JP2012094812A (ja) * | 2010-09-28 | 2012-05-17 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2012216771A (ja) * | 2011-03-31 | 2012-11-08 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| US20120315718A1 (en) * | 2010-02-19 | 2012-12-13 | Sharp Kabushiki Kaisha | Manufacturing method for compound semiconductor light-emitting element |
| JP2013171982A (ja) * | 2012-02-21 | 2013-09-02 | Nichia Chem Ind Ltd | 半導体発光素子及びその製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1001802A (en) | 1910-07-21 | 1911-08-29 | John Baker | Demountable rim. |
| JPH07119454B2 (ja) | 1991-08-30 | 1995-12-20 | 正照 新村 | 浮消波装置 |
| TW206274B (ja) | 1991-07-08 | 1993-05-21 | Aramura Masateru | |
| JP3827780B2 (ja) * | 1996-10-28 | 2006-09-27 | 富士写真フイルム株式会社 | 光導波路素子の電極およびその形成方法 |
| US7173275B2 (en) * | 2001-05-21 | 2007-02-06 | Regents Of The University Of Colorado | Thin-film transistors based on tunneling structures and applications |
| JP4411871B2 (ja) | 2003-06-17 | 2010-02-10 | 日亜化学工業株式会社 | 窒化物半導体発光素子 |
| JP2005354040A (ja) | 2004-05-11 | 2005-12-22 | Rohm Co Ltd | 半導体発光素子およびその製法 |
| US20080258166A1 (en) | 2004-05-11 | 2008-10-23 | Mitsuhiko Sakai | Semiconductor Light Emitting Device and Method for Manufacturing the Same |
| TWI313073B (en) * | 2005-07-05 | 2009-08-01 | Showa Denko Kk | Light-emitting diode and method for fabrication thereof |
| WO2009113659A1 (ja) | 2008-03-13 | 2009-09-17 | 昭和電工株式会社 | 半導体発光素子及びその製造方法 |
| US8101965B2 (en) | 2008-12-02 | 2012-01-24 | Epivalley Co., Ltd. | III-nitride semiconductor light emitting device having a multilayered pad |
| KR100960280B1 (ko) | 2008-12-02 | 2010-06-04 | 주식회사 에피밸리 | 3족 질화물 반도체 발광소자 |
| JP5471485B2 (ja) | 2010-01-19 | 2014-04-16 | 日亜化学工業株式会社 | 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法 |
| JP2012131332A (ja) | 2010-12-21 | 2012-07-12 | Tokyu Construction Co Ltd | 津波に対応した小型船舶の係留システム |
| JP5703813B2 (ja) * | 2011-02-16 | 2015-04-22 | セイコーエプソン株式会社 | 波長可変干渉フィルター、光モジュール、及び光分析装置 |
-
2013
- 2013-02-25 JP JP2013035049A patent/JP2014165337A/ja active Pending
-
2014
- 2014-02-05 US US14/173,408 patent/US9553239B2/en active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108164A (ja) * | 2004-09-30 | 2006-04-20 | Toyoda Gosei Co Ltd | 電極形成方法 |
| JP2006165583A (ja) * | 2004-12-08 | 2006-06-22 | Samsung Electro Mech Co Ltd | 高効率半導体発光素子及びその製造方法 |
| JP2007103951A (ja) * | 2005-10-07 | 2007-04-19 | Samsung Electro Mech Co Ltd | 窒化物系半導体発光素子及びその製造方法 |
| JP2007258445A (ja) * | 2006-03-23 | 2007-10-04 | Showa Denko Kk | 窒化ガリウム系化合物半導体発光素子の製造方法、窒化ガリウム系化合物半導体発光素子及びそれを用いたランプ |
| JP2008227018A (ja) * | 2007-03-09 | 2008-09-25 | Nichia Chem Ind Ltd | 半導体発光素子及びその製造方法 |
| JP2010080542A (ja) * | 2008-09-24 | 2010-04-08 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子、およびその製造方法 |
| JP2011060917A (ja) * | 2009-09-08 | 2011-03-24 | Rohm Co Ltd | 半導体発光素子 |
| US20120315718A1 (en) * | 2010-02-19 | 2012-12-13 | Sharp Kabushiki Kaisha | Manufacturing method for compound semiconductor light-emitting element |
| JP2012094812A (ja) * | 2010-09-28 | 2012-05-17 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体発光素子の製造方法 |
| JP2012216771A (ja) * | 2011-03-31 | 2012-11-08 | Sharp Corp | 窒化物半導体発光素子およびその製造方法 |
| JP2013171982A (ja) * | 2012-02-21 | 2013-09-02 | Nichia Chem Ind Ltd | 半導体発光素子及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019075547A (ja) * | 2017-10-18 | 2019-05-16 | ローム株式会社 | 半導体発光装置 |
| JP7138517B2 (ja) | 2017-10-18 | 2022-09-16 | ローム株式会社 | 半導体発光装置 |
| JP2018046301A (ja) * | 2017-12-14 | 2018-03-22 | ローム株式会社 | 発光素子および発光素子パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US9553239B2 (en) | 2017-01-24 |
| US20140239340A1 (en) | 2014-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9142729B2 (en) | Light emitting element | |
| US9680065B2 (en) | Light emitting device and light emitting device package including the same | |
| KR101081135B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR100986353B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR100999726B1 (ko) | 발광소자 및 그 제조방법 | |
| US9786814B2 (en) | Ultraviolet light emitting device | |
| US10892390B2 (en) | Light-emitting element and light-emitting element package including the same | |
| KR100986374B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| JP5816243B2 (ja) | 発光素子及び発光素子パッケージ | |
| KR101763072B1 (ko) | 광 추출 효율 및 전류 주입 효율 개선을 위한 led 소자 | |
| US9337396B2 (en) | Semiconductor light emitting device | |
| CN108040503B (zh) | 发光器件 | |
| KR102413447B1 (ko) | 발광소자 | |
| KR101753750B1 (ko) | 반도체 발광소자 | |
| US9553239B2 (en) | Light emitting device and light emitting device package | |
| KR102237144B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| JP4622426B2 (ja) | 半導体発光素子 | |
| JP2018046301A (ja) | 発光素子および発光素子パッケージ | |
| US8049241B2 (en) | Light emitting device fabrication method thereof, and light emitting apparatus | |
| KR20130067216A (ko) | 자외선 발광 소자 | |
| KR102075059B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| JP2019204969A (ja) | 発光素子、発光素子パッケージおよび発光素子の製造方法 | |
| KR102175346B1 (ko) | 발광소자 및 발광 소자 패키지 | |
| KR102404655B1 (ko) | 발광소자 및 이를 구비한 발광 소자 패키지 | |
| KR101541363B1 (ko) | 균일한 전류 확산 구조를 가진 발광 다이오드 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160923 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161006 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170914 |