KR101753750B1 - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR101753750B1
KR101753750B1 KR1020150089876A KR20150089876A KR101753750B1 KR 101753750 B1 KR101753750 B1 KR 101753750B1 KR 1020150089876 A KR1020150089876 A KR 1020150089876A KR 20150089876 A KR20150089876 A KR 20150089876A KR 101753750 B1 KR101753750 B1 KR 101753750B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
electrode
conductive film
light
light emitting
Prior art date
Application number
KR1020150089876A
Other languages
English (en)
Other versions
KR20170000893A (ko
Inventor
진근모
김태현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to KR1020150089876A priority Critical patent/KR101753750B1/ko
Priority to PCT/KR2016/006547 priority patent/WO2016204594A1/ko
Publication of KR20170000893A publication Critical patent/KR20170000893A/ko
Application granted granted Critical
Publication of KR101753750B1 publication Critical patent/KR101753750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;으로서, 제2 반도체층 측으로부터 제1 반도체층을 노출하도록 복수의 홈이 형성된 복수의 반도체층; 제2 반도체층 위에서 뻗으며, 각 홈의 측면으로 연장되며, 각 홈의 제1 반도체층을 노출하는 절연층; 절연층 위에서 뻗으며, 각 홈의 제1 반도체층과 전기적으로 도통하여 전자와 정공 중 하나를 공급하는 연결 전극; 그리고 제2 반도체층 위에 형성되어, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 접촉 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 활성층 면적 감소를 줄여 휘도가 향상된 전극 구조를 가지는 반도체 발광소자에 관한 것이다.
여기서, 반도체 발광소자는 전자와 정공의 재결합을 통해 빛을 생성하는 반도체 광소자를 의미하며, 3족 질화물 반도체 발광소자를 예로 들 수 있다. 3족 질화물 반도체는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물로 이루어진다. 이외에도 적색 발광에 사용되는 GaAs계 반도체 발광소자 등을 예로 들 수 있다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(10; 예; 사파이어 기판), 기판(10) 위에 성장되는 버퍼층(20), 버퍼층(20) 위에 성장되는 n형 3족 질화물 반도체층(30), n형 3족 질화물 반도체층(30) 위에 성장되는 활성층(40), 활성층(40) 위에 성장되는 p형 3족 질화물 반도체층(50), p형 3족 질화물 반도체층(50) 위에 형성되는 전류확산 전도막(60), 전류확산 전도막(60) 위에 형성되는 p측 본딩 패드(70), p형 3족 질화물 반도체층(50)과 활성층(40)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(30) 위에 형성되는 n측 본딩 패드(80), 그리고 보호막(90)을 포함한다.
도 2는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다. 또한, 금속 반사막이 전극이면서 방열통로가 될 수 있지만, 금속 반사막이 전극이면서 동시에 좋은 방열 구조를 가지는 데에는 한계가 많다.
도 3은 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;으로서, 제2 반도체층 측으로부터 제1 반도체층을 노출하도록 복수의 홈이 형성된 복수의 반도체층; 제2 반도체층 위에서 뻗으며, 각 홈의 측면으로 연장되며, 각 홈의 제1 반도체층을 노출하는 절연층; 절연층 위에서 뻗으며, 각 홈의 제1 반도체층과 전기적으로 도통하여 전자와 정공 중 하나를 공급하는 연결 전극; 그리고 제2 반도체층 위에 형성되어, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 접촉 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면,
도 5는 도 4의 A-A 선을 따른 단면의 일 예를 설명하기 위한 도면,
도 6 내지 도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면들.
도 9 내지 도 12는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면들,
도 13 내지 도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들,
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 17 및 도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들,
도 19 및 도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 4는 본 개시에 따른 반도체 발광소자의 일 예를 설명하기 위한 도면이고, 도 5는 도 4의 A-A 선을 따른 단면의 일 예를 설명하기 위한 도면으로서, 반도체 발광소자는 복수의 반도체층(30,40,50), 절연층(45), 연결 전극(85), 및 접촉 전극(75,76)을 포함한다. 복수의 반도체층(30,40,50)은 제1 도전성을 가지는 제1 반도체층(30), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50), 및 제1 반도체층(30)과 제2 반도체층(50)의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층(40)을 포함한다. 복수의 반도체층(30,40,50)에는 제1 반도체층(30)을 노출하는 복수의 홈(35; 도 5, 및 도 6 참조)이 형성되어 있다. 절연층(45)은 제2 반도체층(50) 위에서 뻗으며, 각 홈(35)의 내측면으로 연장되며, 각 홈(35)의 제1 반도체층(30)을 노출하도록 형성되어 있다. 연결 전극(85)은 절연층(45) 위에서 뻗으며, 각 홈(35)의 제1 반도체층(30)과 전기적으로 도통하여 전자와 정공 중 하나를 공급한다. 바람직하게는 연결 전극(85)은 복수의 홈(35)의 제1 반도체층(30)과 전기적으로 도통한다. 접촉 전극(75,76)은 제2 반도체층(50) 위에 형성되어, 제2 반도체층(50)에 전자와 정공 중 나머지 하나를 공급한다.
본 예에서, 반도체 발광소자는 기판(10), 빛흡수 방지막(41), 투광성 도전막(60), 비도전성 반사막(R), 제1 전극(80), 제2 전극(70), 제1 전기적 연결부(81), 및 제2 전기적 연결부(71)를 포함한다. 기판(10) 위에 복수의 반도체층(30,40,50)이 형성되며, 비도전성 반사막(R)은 연결 전극(85), 및 접촉 전극(75,76)을 덮도록 형성되며, 활성층(40)으로부터의 빛을 반사한다. 제1 전극(80), 및 제2 전극(70)은 비도전성 반사막(R) 위에 형성된다. 제1 전기적 연결부(81)는 비도전성 반사막(R)을 관통하여 제1 전극(80)과 연결 전극(85)을 전기적으로 연결한다. 제2 전기적 연결부(71)는 비도전성 반사막(R)을 관통하여 제2 전극(70)과 접촉 전극(75,76)을 전기적으로 연결한다.
연결 전극(85) 전체에 대응하여 복수의 반도체층(30,40,50)을 식각하는 경우, 활성층(40)의 면적이 그만큼 감소한다. 그러나 본 예에서는 복수의 반도체층(30,40,50)에 연결 전극(85)의 일부에만 대응하는 홈(35)을 형성하므로 활성층(40)의 면적 감소가 줄어든다. 따라서, 반도체 발광소자의 휘도가 향상된다.
도 6 내지 도 8은 본 개시에 따른 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 도면들로서, 이하, 도 4 내지 도 8을 참조하여, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
먼저, 도 5 및 도 6에 제시된 바와 같이, 기판(10) 위에 복수의 반도체층(30,40,50)이 형성된다.
기판(10)으로 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(20), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층(20)은 생략될 수 있다.
본 예에서, 복수의 반도체층(30,40,50)은 대략 사각 형상을 가지고, 위에서 볼 때, 서로 대향하는 긴 에지들(long edges)과 서로 대향하는 2개의 짧은 에지들(short edges)을 가진다. 제2 반도체층(50), 활성층(40), 및 제1 반도체층(30)의 일부가 식각되어 홈(35; n-contact 영역)이 섬 또는 도트(dot) 형태로 복수 개가 형성된다. 물론 하나의 홈(35)이 형성되고, 연결 전극(85)이 하나의 홈(35)에 연결되는 예도 가능하다. 각 홈(35)을 통해 제1 반도체층(30)이 노출되며, 메사식각 과정에서 복수의 반도체층(30,40,50)의 가장자리가 함께 메사식각될 수 있다.
이후, 도 5 및 도 7에 제시된 바와 같이, 절연층(45)이 형성된다. 절연층(45)은 SiO2, TiO2 , DBR 등과 같은 절연물질 또는, 광반사 물질로 이루어질 수 있다. 절연층(45)은 제2 반도체층(50) 위에 형성되며, 각 홈(35)의 내측면으로 연장되어 있고, 각 홈(35)에 의해 노출된 제1 반도체층(30)을 노출하도록 형성된다. 본 예에서 절연층(45)은 홈(35)과 홈(35) 사이에서 단속적으로 형성되어 있다. 이와 다르게, 절연층(45)은 복수의 홈(35)을 연결하도록 연속적으로 형성되되, 각 홈(35)의 제1 반도체층(30)을 노출하도록 형성될 수 있다.
계속해서, 도 5 및 도 8에 제시된 바와 같이, 바람직하게는 투광성 도전막(60; 예: ITO,Ni/Au)이 제2 반도체층(50) 위에 형성된다. 홈(35) 형성을 위한 메사식각은 투광성 도전막(60) 형성 전 또는 이후에 수행될 수도 있다. 투광성 도전막(60)은 생략될 수 있다. 본 예에서 투광성 도전막(60)은 연결 전극(85)과의 전기적 분리를 위해 절연층(45)과는 다른 영역에 형성된다. 물론 투광성 도전막(60)이 절연층(45)과 일부 중첩되는 것을 배제하는 것은 아니다. 도 8에는 홈(35) 주변의 투광성 도전막(60)의 경계선의 예가 도시되어 있지만, 도 4에는 도시의 편의상 생략되어 있다.
바람직하게는 도 5, 도 7 및 도 8에 제시된 바와 같이, 투광성 도전막(60) 형성 전에 제2 반도체층(50) 위에 빛흡수 방지막(41)이 형성된다. 빛흡수 방지막(41)은 SiO2, TiO2, DBR 등을 사용하여 제2 반도체층(50)과 투광성 도전막(60) 사이에서 접촉 전극(75,76)에 대응하여 형성된다. 도 7에 제시된 바와 같이, 빛흡수 방지막(41)과 절연층(45)은 함께 형성될 수 있으며, 동일한 재질로 형성될 수 있다. 빛흡수 방지막(41)은 활성층(40)에서 발생된 빛의 일부 또는, 전부를 반사하는 기능만을 가져도 좋고, 접촉 전극(75,76)으로부터 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다.
이후, 도 5 및 도 8에 제시된 바와 같이, 증착 공정 등을 통해 연결 전극(85) 및 접촉 전극(75,76)이 형성된다. 평면도로 볼 때, 연결 전극(85)은 띠 형상 또는 가지 형상으로 뻗으며 각 홈(35)으로 노출된 제1 반도체층(30)에 전기적으로 연결되며, 절연층(45)은 연결 전극(85)을 따라 단속적으로 뻗어 있다. 연결 전극(85)은 복수 개가 복수의 열로 배열되며, 전술한 짧은 에지의 연장 방향으로 뻗어 있다.
접촉 전극(75,76)은 복수 개가 연결 전극(85)과 교대로 배치되며, 각 접촉 전극(75,76)은 길게 연장되는 가지형 접촉 전극(75)과, 섬 또는 도트 형태로 형성된 도트형 접촉 전극(76)을 가진다. 접촉 전극(75,76) 전체를 가지형으로 하지 않고 일부를 도트 형태로 함으로써, 접촉 전극(75,76)의 길이가 불필요하게 길어지는 것이 방지되어 금속에 의한 빛흡수가 감소한다. 본 예에서, 평면도로 볼 때, 복수의 반도체층(30,40,50)의 짧은 에지가 연장되는 방향을 따라 연결 전극(85) 및 접촉 전극(75)이 뻗어 있다.
이후, 도 4 및 도 5에 제시된 바와 같이, 연결 전극(85) 및 접촉 전극(75,76)을 덮도록 비도전성 반사막(R)이 형성된다. 비도전성 반사막(R)은 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 본 예에서 비도전성 반사막(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 바람직하게는 분포 브래그 리플렉터(Distributed Bragg Reflector), 전방향 리플렉터(ODR; Omni-Directional Reflector), 등을 포함하는 다층 구조일 수 있다.
비도전성 반사막(R)은, 다층 구조의 일 예로, 유전체막(91b), 분포 브래그 리플렉터(91a) 및 클래드막(91c)을 포함한다. 유전체막(91b)은 높이차를 완화하여 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하다. 분포 브래그 리플렉터(91a)는 유전체막(91b) 위에 형성된다. 분포 브래그 리플렉터(91a)는 반사율이 다른 물질의 반복 적층, 예를 들어, SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 것이다. 클래드막(91c)은 Al2O3와 같은 금속 산화물, SiO2, SiON와 같은 유전체막(91b), MgF, CaF, 등의 물질로 이루어질 수 있다.
이와 같이 비도전성 반사막(R)을 형성한 후, 전기적 연결부(71,81)가 형성될 위치의 비도전성 반사막(R)에 개구가 형성된다. 개구에 제1 전기적 연결부(81), 및 제2 전기적 연결부(71)가 형성되며, 이와 함께 또는 별개의 과정으로 제1 전극(80) 및 제2 전극(70)이 형성된다. 제1 전극(80)은 제1 전기적 연결부(81)에 의해 연결 전극(85)에 연결된다. 본 예에서, 제1 전기적 연결부(81)는 제2 반도체층(50) 위의 연결 전극(85)에 연결된다. 이와 다르게, 제1 전기적 연결부(81)가 홈(35)에 형성된 연결 전극(85)에 연결되는 예도 물론 고려할 수 있다.
제2 전극(70)은 제2 전기적 연결부(71)에 의해 접촉 전극(75,76)에 연결된다. 본 예에서, 제1 전극(80) 및 제2 전극(70)은 비도전성 반사막(R) 위에 서로 대향하게 구비된다. 제1 전극(80)은 제1 에지(일 측 긴 에지)를 따라 길게 형성되며, 제2 전극(70)은 제2 에지(타측 긴 에지)를 따라 길게 형성된다.
도 9 내지 도 12는 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면들로서, 본 예에서는 도 9에 제시된 바와 같이, 복수의 반도체층(30,40,50)에 홈(35)이 형성되고, 제2 반도체층(50) 위에 빛흡수 방지막(41)이 형성된다. 이후, 도 10에 제시된 바와 같이, 빛흡수 방지막(41) 및 제2 반도체층(50)을 덮도록, 또한 홈(35)을 노출하도록 투광성 도전막(60)이 형성된다. 도 12는 도 11의 B-B 선을 따라 절단한 단면도로서, 계속해서, 도 11, 및 도 12에 제시된 바와 같이, 투광성 도전막(60) 위에 절연층(45)이 형성된다. 절연층(45)은 복수의 홈(35) 사이의 투광성 도전막(60) 위에서 홈(35)의 내측면까지 연장되어 홈(35)의 제1 반도체층(30)을 노출하도록 형성된다. 이후, 절연층(45) 위에서 연결 전극(85)이 형성되어 홈(35)의 제1 반도체층과 도통된다. 이와 함께 빛흡수 방지막(41)에 대응하여 투광성 도전막(60) 위에 접촉 전극(75,76)이 형성된다. 이후, 비도전성 반사막(R)이 형성되고, 제1 전기적 연결부(81), 제2 전기적 연결부(71), 제1 전극(80), 및 제2 전극(70)이 형성된다. 투광성 도전막(60)이 복수의 홈(35) 사이의 절연층(45) 아래에도 형성되어 있어서, 평면도로 볼 때, 절연층(45)과 투광성 도전막(60)이 서로 다른 영역에 형성되는 경우에 비하여, 전류확산에 더 유리할 수 있다. 또한, 투광성 도전막(60) 위에 절연층(45)이 형성되므로, 절연층(45)과 투광성 도전막(60)이 서로 다른 영역에 형성되는 경우에 비하여, 연결 전극(85)의 형상이나 위치를 설계하기가 더 자유롭다.
도 13 내지 도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들로서, 본 예에서는 도 13에 제시된 바와 같이, 복수의 반도체층(30,40,50)에 복수의 홈(35)이 형성되고, 절연층(45)이 형성되며, 절연층(45) 위에 연결 전극(85)이 형성된다. 이후, 도 14에 제시된 바와 같이, 빛흡수 방지막(41)과, 연결 전극(85)을 덮는 추가의 절연층(48)이 형성된다. 빛흡수 방지막(41)과 추가의 절연층(48)은 동일 재질로 함께 형성될 수 있다. 이후, 도 15에 제시된 바와 같이, 추가의 절연층(48), 빛흡수 방지막(41), 및 제2 반도체층(50)을 덮도록 투광성 도전막(60)이 형성된다. 투광성 도전막(60) 위에 빛흡수 방지막(41)에 대응하여 접촉 전극(75,76,78)이 형성된다. 이때, 접촉 전극(75,76,78)은 가지형 접촉 전극(75), 도트형 접촉 전극(76), 및 횡단형 접촉 전극(78)이 형성된다. 횡단형 접촉 전극(78)은 복수의 반도체층(30,40,50)의 긴 에지의 연장 방향으로 뻗으며, 복수의 가지형 접촉 전극(75)을 연결한다. 이후, 비도전성 반사막(R)이 형성되며, 제1 전기적 연결부(81), 제2 전기적 연결부(71), 제1 전극(80), 및 제2 전극(70)이 형성된다. 추가의 절연층(48)에 의해 연결 전극(85)이 절연되므로, 연결 전극(85) 위로 투광성 도전막(60)이 형성되며, 연결 전극(85) 위로 횡단형 접촉 전극(78)을 형성할 수 있다. 즉, 접촉 전극 설계의 자유도가 크다. 횡단형 접촉 전극(78)으로 인해 제1 전극(80)과 제2 전극(70) 사이의 비도전성 반사막(R)에는 횡단형 접촉 전극(78)으로 인해 돌출된 부분이 댐 형상으로 형성될 수 있다. 제1 전극(80)과 제2 전극(70)이 솔더 등 접합물질 등에 의해 또는 직접적으로 외부 전극에 접합시 제1 전극(80)과 제2 전극(70) 사이에 물질이 이동하는 마이그레이션 현상으로 인해 장시간 사용시 쑈트 등 불량이 발생할 수 있다. 상기 돌출된 부분 또는 댐은 이러한 마이그레이션을 억제하여 상기 불량을 방지하는 효과가 있다.
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 본 예에서는 도 16a에 제시된 바와 같이, 복수의 반도체층(30,40,50)에 복수의 홈(35)이 형성되고, 홈(35)을 피하여 투광성 도전막(60)이 형성된다. 이후, 도 16b에 제시된 바와 같이, 홈(35)의 내측면 및 홈(35)의 주변에 절연층(45)가 형성되며, 이와 함께, 빛흡수 방지막(41)이 투광성 도전막(60) 위에 형성될 수 있다. 이후, 도 16c에 제시된 바와 같이, 빛흡수 방지막(41)을 덮으며 투광성 도전막(60)과 도통하는 추가의 투광성 도전막(61)이 형성된다. 다음으로, 홈(35)으로 노출된 제1 반도체층과 도통하는 연결 전극(85)이 형성되고, 이와 함께, 빛흡수 방지막(41)에 대응하여 추가의 투광성 도전막(61) 위에 접촉 전극(75)가 형성된다. 이후, 비도전성 반사막, 전기적 연결부, 및 전극이 형성된다.
본 예에 의하면, 투광성 도전막(60)이 빛흡수 방지막(41) 아래, 및 절연층(45)의 아래에 모두 형성되어 전류확산에 좋은 구조를 가지는 반도체 발광소자가 제공된다. 이와 같이, 빛흡수 방지막(41) 아래에 투광성 도전막(60)을 형성하고, 추가의 투광성 도전막(61)을 구비하는 구성은 도 7, 도 9, 도 14에서 빛흡수 방지막(41) 형성 전에 투광성 도전막(60)을 형성하고 그 이후에 추가의 투광성 도전막(61)을 구비하도록 하여 적용할 수 있다.
도 17 및 도 18은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들로서, 도 18은 도 17에서 C-C 선을 따른 단면의 일 예를 나타낸다. 본 예에서, 반도체 발광소자는 복수의 발광부를 가진다. 예를 들어, 복수의 반도체층(30,40,50)은 메사식각되어 기판(10) 위에서 제1 발광부(101), 및 제2 발광부(102)로 분리되어 비도전성 반사막(R)에 의해 덮이도록 형성된다. 제1 전극(80), 및 제1 전기적 연결부(81)는 제1 발광부(101)에 형성되고, 제2 전극(70) 및 제2 전기적 연결부(71)는 제2 발광부(102)에 형성된다. 복수의 홈(35)은 제2 발광부(102)의 복수의 반도체층(30,40,50)에 형성되어 있다. 절연층(45)은 제2 발광부(102), 제2 발광부(102)와 제1 발광부(101) 사이, 및 제1 발광부(101)의 제2 반도체층(50) 과 투광성 도전막(60) 사이로 뻗어 있다. 연결 전극(85)은 절연층(45)을 따라 형성되며, 제2 발광부(102)의 홈(35)으로 노출된 제1 반도체층(30)과 제1 발광부(101)의 제2 반도체층(50)을 전기적으로 연결한다.
도 19 및 도 20은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면들로서, 도 20은 도 19의 D-D 선을 따른 단면의 일 예를 나타낸다. 전술된 예들은 플립 칩(flip chip)에 대한 예들이지만, 본 예는 레터럴 칩(lateral chip)에 본 개시의 기술사상이 적용된 예이다. 기판(10) 위에 복수의 반도체층(30,40,50)이 형성되고, 복수의 반도체층(30,40,50)에 복수의 홈(35)이 형성된다. 투광성 도전막(60)이 복수의 홈(35)을 노출하도록 제2 반도체층(50) 위에 형성된다. 절연층(45)은 각 홈(35)의 내측면, 및 복수의 홈(35) 사이의 투광성 도전막(60) 위에 형성된다. 연결 전극(85)은 절연층(45) 위에 형성되며, 각 홈(35)으로 이어져 노출된 제1 반도체층(30)과 도통된다. 접촉 전극(70)이 투광성 도전막(60) 위에 형성되어 제2 반도체층(50)과 도통된다. 연결 전극(85)의 일측 끝에는 패드부(80)가 형성되어 있고, 이 패드부(80)는 와이어 본딩을 위한 부분이 될 수 있다. 보호막(90)이 접촉 전극(70), 및 패드부(80)를 제외하고 나머지 영역을 덮어서 보호한다.
절연층(45)이 절연뿐만 아니라 빛흡수 방지막으로도 기능하여 연결 전극(85)에 의한 빛흡수를 감소한다. 또한, 연결 전극(85) 전체에 대응하여 복수의 반도체층(30,40,50)을 식각하지 않고, 홈(35)에 대응하는 부분만 식각하므로 활성층(40) 면적 감소가 줄어든다. 또한, 연결 전극(85)과 투광성 도전막(60) 사이에 절연층(45)이 있어서, 연결 전극(85)으로 인한 투광성 도전막(60)의 면적 감소가 작고, 전류확산에 장애를 주지 않는다.
본 개시에 따른 기술사상은 플립 칩, 레터럴 칩뿐만 아니라 다른 타입의 칩에도 적용될 수 있다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;으로서, 제1 반도체층을 노출하는 복수의 홈이 형성된 복수의 반도체층; 제2 반도체층 위에서 뻗으며, 각 홈의 측면으로 연장되며, 각 홈의 제1 반도체층을 노출하는 절연층; 절연층 위에서 뻗으며, 각 홈의 제1 반도체층과 전기적으로 도통하여 전자와 정공 중 하나를 공급하는 연결 전극; 그리고 제2 반도체층 위에 형성되어, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 접촉 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 연결 전극, 및 접촉 전극을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 비도전성 반사막; 비도전성 반사막 위에 형성되는 제1 전극 및 제2 전극; 비도전성 반사막을 관통하여 제1 전극과 연결 전극을 전기적으로 연결하는 제1 전기적 연결부; 그리고 비도전성 반사막을 관통하여 제2 전극과 접촉 전극을 전기적으로 연결하는 제2 전기적 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(3) 절연층은 하나의 홈의 내측면으로부터 제2 반도체층 위, 및 다른 하나의 홈의 내측면까지 형성되며, 연결 전극은 절연층 위에서 띠 형태로 뻗으며 각 홈으로 노출된 제1 반도체층에 전기적으로 도통되는 것을 특징으로 하는 반도체 발광소자.
(4) 평면도로 볼 때, 복수의 연결 전극, 및 복수의 접촉 전극을 가지고, 각 연결 전극은 띠 형상을 가지며, 복수의 연결 전극은 복수의 열로 배열되며, 복수의 접촉 전극은 복수의 연결 전극과 교대로 배치되는 가지형 접촉 전극과, 도트형 접촉 전극 중 적어도 하나를 가지는 것을 특징으로 하는 반도체 발광소자.
(5) 홈을 노출하도록 제2 반도체층 위에 형성된 투광성 도전막;을 포함하며, 접촉 전극은 투광성 도전막 위에 형성되며, 평면도로 볼 때, 연결 전극과 투광성 도전막은 제2 반도체층 위에서 서로 다른 영역에 형성된 것을 특징으로 하는 반도체 발광소자.
(6) 홈을 노출하도록 제2 반도체층 위에 형성된 투광성 도전막;을 포함하며, 접촉 전극은 투광성 도전막 위에 형성되며, 투광성 도전막은 복수의 홈 사이 제2 반도체층 위로 연장되어 있고, 절연층은 복수의 홈 사이의 투광성 도전막 위에 형성되며, 연결 전극은 홈의 제1 반도체층으로부터 절연층 위로 연장된 것을 특징으로 하는 반도체 발광소자.
(7) 홈, 및 연결 전극을 덮는 추가의 절연막; 그리고 추가의 절연막, 및 제2 반도체층 위에 형성된 투광성 도전막;을 포함하며, 접촉 전극은 투광성 도전막 위에 형성된 것을 특징으로 하는 반도체 발광소자.
평면도로 볼 때, 접촉 전극은 연결 전극과 교차할 수 있다.
(8) 제2 반도체층과 접촉 전극 사이, 및 제2 반도체층을 덮으며, 연결 전극과 전기적으로 분리되도록 형성된 투광성 도전막;을 포함하며, 평면도로 볼 때, 복수의 연결 전극, 및 복수의 접촉 전극을 가지고, 각 연결 전극은 띠 형상을 가지며, 복수의 연결 전극은 복수의 열로 배열되며, 복수의 접촉 전극은 복수의 연결 전극과 교대로 배치되는 가지형 접촉 전극, 및 도트형 접촉 전극을 가지며, 제1 전기적 연결부는 제2 반도체층 위의 연결 전극에 연결되는 것을 특징으로 하는 반도체 발광소자.
(9) 제2 반도체층과 투광성 도전막 사이에, 접촉 전극에 대응하여 형성되어 활성층으로부터의 빛을 반사하는 빛흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(10) 투광성 도전막과 접촉 전극 사이에, 접촉 전극에 대응하여 형성되어 활성층으로부터의 빛을 반사하는 빛흡수 방지막; 그리고 빛흡수 방지막과 접촉 전극 사이에 형성되어 투광성 도전막과 도통하도록 형성된 추가의 투광성 도전막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(11) 복수의 반도체층은 기판 위에서 제1 발광부, 및 제2 발광부로 분리되어 비도전성 반사막에 의해 덮이도록 형성되며, 제1 전극,및 제1 전기적 연결부는 제1 발광부에 형성되고, 제2 전극 및 제2 전기적 연결부는 제2 발광부에 형성되며, 복수의 홈은 제2 발광부의 복수의 반도체층에 형성되어 있고, 절연층은 제2 발광부, 제2 발광부와 제1 발광부 사이, 및 제1 발광부의 제2 반도체층 위로 뻗어 있고, 연결 전극은 절연층을 따라 형성되며, 제2 발광부의 홈으로 노출된 제1 반도체층과 제1 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.
(12) 복수의 홈을 노출하며, 연결 전극과 전기적으로 분리되도록 제2 반도체층 위에 형성된 투광성 도전막; 절연층 위에 패드부; 그리고 투광성 도전막을 덮는 보호막;을 포함하며, 접촉 전극은 투광성 도전막 위에 형성되며, 절연층은 홈의 내측면으로부터 투광성 도전막 위로 연장되며, 패드부는 절연층 위에 형성되며, 연결 전극과 연결되고, 패드부는 접촉 전극, 및 패드부를 제외한 나머지를 덮어 보호하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 반도체 발광소자에 의하면, 복수의 반도체층의 식각 면적을 감소하여 휘도가 향상된 반도체 발광소자가 제공된다.
또한, 연결 전극과 접촉 전극이 함께 동일한 레벨에서 형성되고, 이들을 서로 다른 층에 형성하기 위한 별개의 절연층 형성 등의 공정이 필요가 없다.
또한, 비도전성 반사막을 사용하여 금속 반사막에 의한 빛흡수 손실이 감소한다.
제1 반도체층(30), 활성층(40), 제2 반도체층(50), 제2 전극(70)
제1 전극(80), 홈(35), 연결 전극(85), 접촉 전극(75)
비도전성 반사막(R), 빛흡수 방지막(41), 절연층(45)

Claims (12)

  1. 반도체 발광소자에 있어서,
    제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되어 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층;으로서, 제2 반도체층 측으로부터 제1 반도체층을 노출하도록 복수의 홈이 형성된 복수의 반도체층;
    제2 반도체층 위에서 뻗으며, 각 홈의 내측면으로 연장되며, 각 홈의 제1 반도체층을 노출하는 절연층;
    절연층 위에서 뻗으며, 각 홈의 제1 반도체층과 전기적으로 도통하여 전자와 정공 중 하나를 공급하는 연결 전극;
    제2 반도체층 위에 형성되어, 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 접촉 전극;
    연결 전극, 및 접촉 전극을 덮도록 형성되며, 활성층으로부터의 빛을 반사하는 비도전성 반사막;
    비도전성 반사막 위에 형성되는 제1 전극 및 제2 전극;
    비도전성 반사막을 관통하여 제1 전극과 연결 전극을 전기적으로 연결하는 제1 전기적 연결부; 그리고
    비도전성 반사막을 관통하여 제2 전극과 접촉 전극을 전기적으로 연결하는 제2 전기적 연결부;를 포함하고,
    복수의 반도체층은 기판 위에서 제1 발광부, 및 제2 발광부로 분리되어 비도전성 반사막에 의해 덮이도록 형성되며,
    제1 전극, 및 제1 전기적 연결부는 제1 발광부에 형성되고, 제2 전극 및 제2 전기적 연결부는 제2 발광부에 형성되며,
    복수의 홈은 제2 발광부의 복수의 반도체층에 형성되어 있고,
    절연층은 제2 발광부, 제2 발광부와 제1 발광부 사이, 및 제1 발광부의 제2 반도체층 위로 뻗어 있고,
    연결 전극은 절연층을 따라 형성되며, 제2 발광부의 홈으로 노출된 제1 반도체층과 제1 발광부의 제2 반도체층을 전기적으로 연결하는 것을 특징으로 하는 반도체 발광소자.
  2. 삭제
  3. 청구항 1에 있어서,
    절연층은 하나의 홈의 내측면으로부터 제2 반도체층 위, 및 다른 하나의 홈의 내측면까지 형성되며,
    연결 전극은 절연층 위에서 띠 형태로 뻗으며 각 홈으로 노출된 제1 반도체층에 전기적으로 도통되는 것을 특징으로 하는 반도체 발광소자.
  4. 청구항 1에 있어서,
    평면도로 볼 때, 복수의 연결 전극, 및 복수의 접촉 전극을 가지고,
    각 연결 전극은 띠 형상을 가지며, 복수의 연결 전극은 복수의 열로 배열되며,
    복수의 접촉 전극은 복수의 연결 전극과 교대로 배치되는 가지형 접촉 전극과, 도트형 접촉 전극 중 적어도 하나를 가지는 것을 특징으로 하는 반도체 발광소자.
  5. 청구항 1에 있어서,
    홈을 노출하도록 제2 반도체층 위에 형성된 투광성 도전막;을 포함하며,
    접촉 전극은 투광성 도전막 위에 형성되며,
    평면도로 볼 때, 연결 전극과 투광성 도전막은 제2 반도체층 위에서 서로 다른 영역에 형성된 것을 특징으로 하는 반도체 발광소자.
  6. 청구항 1에 있어서,
    홈을 노출하도록 제2 반도체층 위에 형성된 투광성 도전막;을 포함하며,
    접촉 전극은 투광성 도전막 위에 형성되며,
    투광성 도전막은 복수의 홈 사이 제2 반도체층 위로 연장되어 있고,
    절연층은 복수의 홈 사이의 투광성 도전막 위에 형성되며,
    연결 전극은 홈의 제1 반도체층으로부터 절연층 위로 연장된 것을 특징으로 하는 반도체 발광소자.
  7. 청구항 1에 있어서,
    홈, 및 연결 전극을 덮는 추가의 절연막; 그리고
    추가의 절연막, 및 제2 반도체층 위에 형성된 투광성 도전막;을 포함하며,
    접촉 전극은 투광성 도전막 위에 형성된 것을 특징으로 하는 반도체 발광소자.
  8. 청구항 1에 있어서,
    제2 반도체층과 접촉 전극 사이, 및 제2 반도체층을 덮으며, 연결 전극과 전기적으로 분리되도록 형성된 투광성 도전막;을 포함하며,
    평면도로 볼 때, 복수의 연결 전극, 및 복수의 접촉 전극을 가지고, 각 연결 전극은 띠 형상을 가지며, 복수의 연결 전극은 복수의 열로 배열되며, 복수의 접촉 전극은 복수의 연결 전극과 교대로 배치되는 가지형 접촉 전극, 및 도트형 접촉 전극을 가지며,
    제1 전기적 연결부는 제2 반도체층 위의 연결 전극에 연결되는 것을 특징으로 하는 반도체 발광소자.
  9. 청구항 5 내지 청구항 8 중 어느 한 항에 있어서,
    제2 반도체층과 투광성 도전막 사이에, 접촉 전극에 대응하여 형성되어 활성층으로부터의 빛을 반사하는 빛흡수 방지막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  10. 청구항 5 내지 청구항 8 중 어느 한 항에 있어서,
    투광성 도전막과 접촉 전극 사이에, 접촉 전극에 대응하여 형성되어 활성층으로부터의 빛을 반사하는 빛흡수 방지막; 그리고
    빛흡수 방지막과 접촉 전극 사이에 형성되어 투광성 도전막과 도통하도록 형성된 추가의 투광성 도전막;을 포함하는 것을 특징으로 하는 반도체 발광소자.
  11. 삭제
  12. 청구항 1에 있어서,
    복수의 홈을 노출하며, 연결 전극과 전기적으로 분리되도록 제2 반도체층 위에 형성된 투광성 도전막;
    절연층 위에 패드부; 그리고
    투광성 도전막을 덮는 보호막;을 포함하며,
    접촉 전극은 투광성 도전막 위에 형성되며,
    절연층은 홈의 내측면으로부터 투광성 도전막 위로 연장되며,
    패드부는 절연층 위에 형성되며, 연결 전극과 연결되고,
    보호막은 접촉 전극, 및 패드부를 제외한 나머지 부분을 덮어 보호하는 것을 특징으로 하는 반도체 발광소자.
KR1020150089876A 2015-06-18 2015-06-24 반도체 발광소자 KR101753750B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150089876A KR101753750B1 (ko) 2015-06-24 2015-06-24 반도체 발광소자
PCT/KR2016/006547 WO2016204594A1 (ko) 2015-06-18 2016-06-20 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150089876A KR101753750B1 (ko) 2015-06-24 2015-06-24 반도체 발광소자

Publications (2)

Publication Number Publication Date
KR20170000893A KR20170000893A (ko) 2017-01-04
KR101753750B1 true KR101753750B1 (ko) 2017-07-07

Family

ID=57831654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150089876A KR101753750B1 (ko) 2015-06-18 2015-06-24 반도체 발광소자

Country Status (1)

Country Link
KR (1) KR101753750B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140265A (ko) * 2018-06-11 2019-12-19 주식회사 세미콘라이트 반도체 발광소자
WO2019240371A1 (ko) * 2018-06-11 2019-12-19 주식회사 세미콘라이트 반도체 발광소자
KR102060465B1 (ko) 2018-06-11 2019-12-30 주식회사 세미콘라이트 반도체 발광소자

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879419B2 (en) * 2018-08-17 2020-12-29 Seoul Viosys Co., Ltd. Light emitting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190140265A (ko) * 2018-06-11 2019-12-19 주식회사 세미콘라이트 반도체 발광소자
WO2019240371A1 (ko) * 2018-06-11 2019-12-19 주식회사 세미콘라이트 반도체 발광소자
KR102060465B1 (ko) 2018-06-11 2019-12-30 주식회사 세미콘라이트 반도체 발광소자
KR102066517B1 (ko) 2018-06-11 2020-01-15 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
KR20170000893A (ko) 2017-01-04

Similar Documents

Publication Publication Date Title
US8541806B2 (en) Light emitting diode having electrode pads
KR100887139B1 (ko) 질화물 반도체 발광소자 및 제조방법
CN108598251B (zh) 半导体发光元件
KR101753750B1 (ko) 반도체 발광소자
KR101635521B1 (ko) 반도체 발광소자
US9553239B2 (en) Light emitting device and light emitting device package
KR101855202B1 (ko) 반도체 발광소자
KR101855188B1 (ko) 반도체 발광소자
KR101863543B1 (ko) 반도체 발광소자
KR101643687B1 (ko) 반도체 발광소자
KR101858540B1 (ko) 반도체 발광소자
KR101643688B1 (ko) 반도체 발광소자
KR101697960B1 (ko) 반도체 발광소자
KR101635907B1 (ko) 반도체 발광소자
KR20160046010A (ko) 반도체 발광소자
KR101617227B1 (ko) 반도체 발광소자
JP2018046301A (ja) 発光素子および発光素子パッケージ
KR20160117682A (ko) 반도체 발광소자
KR102447407B1 (ko) 반도체 발광소자
US20230052879A1 (en) Semiconductor light-emitting device
US12051768B2 (en) Optoelectronic semiconductor component with a current spreading structure containing silver, and optoelectronic device
KR101635908B1 (ko) 반도체 발광소자
KR101704455B1 (ko) 반도체 발광소자
KR101628239B1 (ko) 반도체 발광소자
KR101700306B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right