KR101863543B1 - 반도체 발광소자 - Google Patents
반도체 발광소자 Download PDFInfo
- Publication number
- KR101863543B1 KR101863543B1 KR1020160135718A KR20160135718A KR101863543B1 KR 101863543 B1 KR101863543 B1 KR 101863543B1 KR 1020160135718 A KR1020160135718 A KR 1020160135718A KR 20160135718 A KR20160135718 A KR 20160135718A KR 101863543 B1 KR101863543 B1 KR 101863543B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting portion
- layer
- electrode
- semiconductor layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 200
- 238000005530 etching Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005215 recombination Methods 0.000 claims abstract description 7
- 230000006798 recombination Effects 0.000 claims abstract description 7
- 230000001681 protective effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 239
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 11
- 230000031700 light absorption Effects 0.000 description 8
- 238000010292 electrical insulation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
본 개시는 반도체 발광소자에 있어서, 기판 위에 형성된 제1 발광부 및 제2 발광부;로서, 각각 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하며, 제1 발광부 및 제2 발광부 주변의 복수의 반도체층이 제거되어 형성된 식각부에 의해 서로 절연된 제1 발광부 및 제2 발광부; 식각부에 대응하는 기판 전체를 덮는 절연층; 제1 발광부와 제2 발광부 사이의 절연층 위를 가로지르며, 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극; 제1 발광부, 제2 발광부, 및 절연층을 덮는 절연성 반사층; 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부 및 제2 전극부 중 적어도 하나는 절연성 반사층 위에 형성되는 제1 상부 전극; 그리고 절연성 반사층을 관통하며 제1 상부 전극과 복수의 반도체층을 전기적으로 연통하는 제1 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자에 관한 것이다.
Description
본 개시(Disclosure)는 전체적으로 반도체 발광소자에 관한 것으로, 특히 전기적 절연 및/또는 ESD 신뢰성이 향상된 반도체 발광소자에 관한 것이다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되는 반사막으로 기능하는 전극(901,902,903) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다.
이러한 구조의 칩, 즉 기판(100)의 일 측에 전극(901,902,903) 및 전극(800) 모두가 형성되어 있고, 전극(901,902,903)이 반사막으로 기능하는 형태의 칩을 플립 칩(filp chip)이라 한다. 전극(901,902,903)은 반사율이 높은 전극(901; 예: Ag), 본딩을 위한 전극(903; 예: Au) 그리고 전극(901) 물질과 전극(903) 물질 사이의 확산을 방지하는 전극(902; 예: Ni)으로 이루어진다. 이러한 금속 반사막 구조는 반사율이 높고, 전류 확산에 이점을 가지지만, 금속에 의한 빛 흡수라는 단점을 가진다.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 반도체층(300), n형 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 반도체층(500), p형 반도체층(500) 위에 형성되며, 전류 확산 기능을 하는 투광성 도전막(600), 투광성 도전막(600) 위에 형성되는 p측 본딩 패드(700) 그리고 식각되어 노출된 n형 반도체층(300) 위에 형성되는 n측 본딩 패드(800)를 포함한다. 그리고 투광성 도전막(600) 위에는 분포 브래그 리플렉터(900; DBR: Distributed Bragg Reflector)와 금속 반사막(904)이 구비되어 있다. 이러한 구성에 의하면, 금속 반사막(904)에 의한 빛 흡수를 감소하지만, 전극(901,902,903)을 이용하는 것보다 상대적으로 전류 확산이 원활치 못한 단점이 있다.
도 3은 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED(A,B)의 일 예를 나타내는 도면으로서, 여러 가지 장점 때문에 도 3에 도시된 것과 같이 복수의 LED(A,B)가 직렬연결되어 사용된다. 예를 들어, 복수의 LED(A,B)를 직렬연결하면 외부 회로와 와이어 연결의 개수가 감소하며, 와이어로 인한 광흡수 손실이 감소된다. 또한, 직렬연결된 LED(A,B) 전체의 동작전압이 상승하기 때문에 전원 공급 회로가 보다 단순화될 수 있다.
한편, 복수의 LED(A,B)를 직렬연결하기 위해서 인터커넥터(34)를 증착하여 이웃한 LED(A,B)의 p측 전극(32)과 n측 전극(32)을 연결한다. 그러나 복수의 LED (A,B)를 전기적으로 절연하는 분리(isolation) 공정에서 사파이어 기판(20)이 노출되도록 복수의 반도체층을 식각해야 하는데, 그 식각 깊이가 깊어서 시간이 오래 걸리고 단차가 크기 때문에 인터커넥터(34)를 형성하기가 어렵다. 절연체(30)를 사용하여 도 2에 도시된 것과 같이 인터커넥터(34)를 완만한 경사를 이루도록 형성하는 경우 LED(A,B)들 사이 간격이 증가하여 집적도 향상에 문제가 있다.
도 4는 미국 등록특허공보 7,098,543호에 개시된 반도체 발광소자의 일 예를 나타내는 도면으로서, SMD 타입의 플립칩(100)과 ESD 보호소자로서 제너(zener) 다이오드(200)을 연결한 구조를 보여주고 있다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 반도체 발광소자에 있어서, 기판 위에 형성된 제1 발광부 및 제2 발광부;로서, 각각 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하며, 제1 발광부 및 제2 발광부 주변의 복수의 반도체층이 제거되어 형성된 식각부에 의해 서로 절연된 제1 발광부 및 제2 발광부; 식각부에 대응하는 기판 전체를 덮는 절연층; 제1 발광부와 제2 발광부 사이의 절연층 위를 가로지르며, 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극; 제1 발광부, 제2 발광부, 및 절연층을 덮는 절연성 반사층; 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부 및 제2 전극부 중 적어도 하나는 절연성 반사층 위에 형성되는 제1 상부 전극; 그리고 절연성 반사층을 관통하며 제1 상부 전극과 복수의 반도체층을 전기적으로 연통하는 제1 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
본 개시에 따른 다른 하나의 태양에 의하면(According to another aspect of the present disclosure), 반도체 발광소자에 있어서, 기판 위에 형성되는 적어도 하나의 발광부;로서, 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하는 적어도 하나의 발광부; 기판 위에 적어도 하나의 발광부와 절연되도록 형성되며, 복수의 반도체층을 가지는 보호부; 적어도 하나의 발광부 및 보호부 위에 형성된 절연성 반사층; 적어도 하나의 발광부의 제1 반도체층과 보호부의 제2 반도체층을 전기적으로 연통하는 제1 전극부; 그리고 적어도 하나의 발광부의 제2 반도체층과 보호부의 제1 반도체층을 전기적으로 연통하는 제2 전극부;를 포함하며, 제1 전극부 및 제2 전극부 중 적어도 하나는: 절연성 반사층 위에 형성되는 상부 전극; 그리고 적어도 하나의 발광부, 상부 전극, 및 보호부를 전기적으로 연통하는 복수의 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.
도 1은 미국 등록특허공보 제7,262,436호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED(A,B)의 일 예를 나타내는 도면,
도 4는 미국 등록특허공보 7,098,543호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 6은 도 5에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 10은 도 9의 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.
도 2는 일본 공개특허공보 제2006-20913호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 3은 미국 등록특허공보 제6,547,249호에 개시된 직렬연결된 LED(A,B)의 일 예를 나타내는 도면,
도 4는 미국 등록특허공보 7,098,543호에 개시된 반도체 발광소자의 일 예를 나타내는 도면,
도 5는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면,
도 6은 도 5에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면,
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 10은 도 9의 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면,
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면,
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 5는 본 개시에 따른 반도체 발광소자의 일 예를 나타내는 도면이고, 도 6은 도 5에서 A-A 선을 따라 절단한 단면의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 발광부(101), 제2 발광부(102), 절연층(35), 연결 전극(95), 절연성 반사층(R), 제1 전극부(80,81,82,85), 및 제2 전극부(70,71,72,75)를 포함한다. 이하, 3족 질화물 반도체 발광소자를 예로 하여 설명한다.
제1 발광부(101) 및 제2 발광부(102)는 각각 기판(10) 위에 형성된 복수의 반도체층(30,40,50)을 포함한다. 기판(10)으로는 주로 사파이어, SiC, Si, GaN 등이 이용되며, 기판(10)은 최종적으로 제거될 수 있다. 제1 반도체층(30)과 제2 반도체층(50)은 그 위치가 바뀔 수 있으며, 3족 질화물 반도체 발광소자에 있어서 주로 GaN으로 이루어진다.
복수의 반도체층(30,40,50)은 기판(10) 위에 형성된 버퍼층(도시되지 않음), 제1 도전성을 가지는 제1 반도체층(30; 예: Si 도핑된 GaN), 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층(50; 예: Mg 도핑된 GaN) 및 제1 반도체층(30)과 제2 반도체층(50) 사이에 개재되며 전자와 정공의 재결합을 통해 빛을 생성하는 활성층(40; 예: InGaN/(In)GaN 다중양자우물구조)을 포함한다. 복수의 반도체층(30,40,50) 각각은 다층으로 이루어질 수 있고, 버퍼층은 생략될 수 있다.
제1 발광부(101) 및 제2 발광부(102)는 주변의 복수의 반도체층(30,40,50)이 제거(예: 메사식각)되어 트렌치(trench) 또는, 식각부(21,25)가 형성된다. 식각부(21,25)에서 복수의 반도체층(30,40,50)이 제거되어 기판(10)이 노출될 수도 있지만, 복수의 반도체층(30,40,50)과 기판(10) 사이에 추가의 층이 노출될 수도 있다. 웨이퍼에 형성된 복수의 반도체 발광소자가 제1 발광부(101) 및 제2 발광부(102)의 외곽(테두리)의 식각부(25)에서 분리되어 개별 반도체 발광소자로 제조된다. 본 예에서, 위에서 볼 때, 제1 발광부(101) 및 제2 발광부(102)는 대략 사각 형상을 가지며, 에지가 서로 마주하도록 구비된다. 제1 발광부(101) 및 제2 발광부(102)의 사이와 제1 발광부(101) 및 제2 발광부(102)의 테두리는 복수의 반도체층(30,40,50)이 제거되어 식각부(21,25)가 되며, 기판(10)이 노출될 수 있다. 이러한 식각부(21,25)에 의해 제1 발광부(101) 및 제2 발광부(102)는 자체로는 전기적으로 분리(isolation) 또는 절연되어 있다. 복수의 반도체층(30,40,50)은 발광영역이 되므로 식각부(21,25)로 인한 복수의 반도체층(30,40,50)의 감소를 줄이는 것이 바람직한데, 개별 반도체 발광소자로 분리를 위해 상기 테두리의 식각부(25)는 어느 정도 폭이 필요하다. 본 예에서, 제1 발광부(101) 및 제2 발광부(102) 사이의 식각부(21)의 폭은 제1 발광부(101) 및 제2 발광부(102) 테두리의 식각부(25)의 폭보다 좁게 형성되어, 테두리의 마진을 확보하면서 복수의 반도체층(30,40,50)의 감소를 억제한다. 여기서 테두리의 식각부의 폭은 웨이퍼 상에서 복수의 반도체 발광소자 사이의 식각부의 폭을 의미하거나, 개별 소자로 분리된 반도체 발광소자의 테두리의 식각부(25)를 의미할 수도 있다.
절연층(35)은 투광성을 가지는 패시베이션(passivation)층으로서, SiO2 , TiO2, Al2O3와 같은 물질로 식각부(21,25)에 증착될 수 있다. 도 5에서 절연층(35)이 형성된 예가 빗금으로 표시되어 있다. 증착의 두께는 일 예로, 수천 Å일 수 있지만, 물론 이 두께는 변경될 수 있다. 본 예에서, 식각부(21,25)가 제1 발광부(101)와 제2 발광부(102) 사이 전체에 제1 발광부(101) 및 제2 발광부(102)의 서로 마주하는 에지들을 따라 형성되어 있어서 전기적 절연을 더욱 확실히 할 수 있고, 특히, 전술한 바와 같이, 제1 발광부(101)와 제2 발광부(102) 사이가 좁기 때문에, 복수의 발광부를 직렬연결하여 high-voltage로 동작하는 반도체 발광소자에서는 본 예와 같이 절연층(35)을 형성하는 것이 전기적 절연 측면에서 유리한 점이 많다. 또한, 바람직하게는, 절연층(35)은 제1 발광부(101) 및 제2 발광부(102)의 테두리의 식각부(25)까지 형성되어 전기적 절연의 신뢰성을 더 향상하고, 후술될 절연성 반사층(R) 형성시 단차 또는 높이차를 완화하거나 균일하게 하는 데에 도움을 줄 수 있다.
후술될 제2 가지 전극(75), 제2 오믹 전극(72), 연결 전극(95)의 제1 연장부(95a)는 제2 반도체층(50) 위에 형성되는데, 이들의 아래에 광흡수 방지막을 형성하는 것이 바람직하다. 예를 들어, 광흡수 방지막은 SiO2, TiO2 등을 사용하여 형성될 수 있으며, 활성층(40)에서 발생된 빛의 일부 또는 전부를 반사하는 기능만을 가져도 좋고, 제2 가지 전극(75), 제2 오믹 전극(72), 연결 전극(95)의 제1 연장부(95a)로부터 바로 아래로 전류가 흐르지 못하도록 하는 기능만을 가져도 좋고, 양자의 기능을 모두 가져도 좋다. 본 예에서는 절연층(35)이 제2 발광부(102)의 제1 반도체층(30)의 측면, 노출된 기판(10), 및 제1 발광부(101)의 복수의 반도체층(30,40,50)의 측면에 형성된다. 또한, 절연층(35)은 도 5 및 도 6에 제시된 바와 같이, 제2 가지 전극(75), 제2 오믹 전극(72)에 대응하여 제2 발광부(102)의 제2 반도체층(50) 위에 형성되며, 연결 전극(95)의 제1 연장부(95a)에 대응하여 제1 발광부(101)의 제2 반도체층(50) 위에 형성된다. 이에 따라 절연층(35)은 광흡수 방지막으로도 기능한다. 물론, 절연층(35)과 별개의 공정으로 광흡수 방지막을 형성하는 것도 고려할 수 있으며, 이 경우 절연층(35)를 더 두껍게 형성하는 것도 가능하다.
절연층(35)이 형성된 이후, 바람직하게는 제2 반도체층(50) 위에 전류 확산 도전막(60)이 형성된다. p형 GaN의 경우에 전류 확산 능력이 떨어지며, p형 반도체층(50)이 GaN으로 이루어지는 경우에, 대부분 전류 확산 도전막(60)의 도움을 받아야 한다. 예를 들어, ITO, Ni/Au와 같은 물질이 전류 확산 도전막(60)으로 사용될 수 있다.
연결 전극(95)은 제1 발광부(101)와 제2 발광부(102) 사이의 절연층(35) 위를 가로지르며, 제1 발광부(101)와 제2 발광부(102)를 전기적으로 연결한다. 본 예에서, 연결 전극(95)은 제1 연장부(95a), 제2 연장부(95b), 및 연결부(95c)를 포함하며, 절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 연결 전극(95), 및 절연층(35)을 덮는다. 제1 연장부(95a)는 제1 발광부(101)의 전류 확산 도전막(60)과 절연성 반사층(R) 사이에서 제1 발광부(101)의 에지를 따라 뻗는다. 제2 연장부(95b)는 제2 발광부(102)의 식각되어 노출된 제1 반도체층(30) 위에서 제2 발광부(102)의 에지를 따라 뻗는다. 연결부(95c)는 제1 발광부(101)와 제2 발광부(102) 사이의 절연층(35) 위에서 뻗으며, 제1 발광부(101) 및 제2 발광부(102)의 측면에 형성된 절연층(35) 위로 연장되어 제1 연장부(95a) 및 제2 연장부(95b)와 연결된다.
제1 연장부(95a) 및 제2 연장부(95b)는 각각 제1 발광부(101) 및 제2 발광부(102)의 서로 대향하는 에지 측에서 뻗어 있다. 따라서, 제1 연장부(95a) 및 제2 연장부(95b)가 제1 발광부(101) 및 제2 발광부(102)의 가운데 근처로 뻗는 것을 억제하도록 형성되어 있다. 또한, 제1 연장부(95a) 및 제2 연장부(95b)는 전류 공급 또는 확산을 원활히 하기 위해 상기와 같이 가지 형태로 뻗어 있고, 서로 대략 나란하게 형성될 수 있다. 이와 같이, 전극의 일종인 제1 연장부(95a) 및 제2 연장부(95b)가 좁은 간격으로 길게 마주하고 뻗어 있으므로 전술한 바와 같이, 절연층(35)을 연결부(95c)의 아래에만 형성하는 것이 아니라 본 예와 같이, 제1 발광부(101)와 제2 발광부(102) 사이의 식각부(21)에 전체적으로 형성하는 것이 전기적 신뢰성 향상에 더 좋다. 또한, 연결부(95c) 형성 공정에 오차로 인해 연결부(95c)가 설계된 위치에서 약간 벗어나는 경우에도 제1 발광부(101)와 제2 발광부(102) 사이에 전부 절연층(35)이 있으므로 문제가 되지 않는다.
절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 연결 전극(95), 및 절연층(35)을 덮도록 형성되며, 활성층(40)으로부터의 빛을 기판(10) 측으로 반사한다. 본 예에서 절연성 반사층(R)은 금속 반사막에 의한 광흡수 감소를 위해 절연성 물질로 형성되며, 단일층으로 형성될 수도 있지만, 바람직하게는 DBR(Distributed Bragg Reflector) 또는 ODR(Omni-Directional Reflector)을 포함하는 다층 구조일 수 있다. 예를 들어, 도 6에 제시된 바와 같이, 절연성 반사층(R)은 순차로 적층된 유전체막(91b), DBR(91a), 및 클래드막(91c)을 포함할 수 있다.
제1 전극부(80,81,82,85)는 제1 반도체층(30)에 전자와 정공 중 하나를 공급하며, 제2 전극부(70,71,72,75)는 제2 반도체층(50)에 전자와 정공 중 나머지 하나를 공급한다. 제1 전극부(80,81,82,85) 및 제2 전극부(70,71,72,75) 중 적어도 하나는 절연성 반사층(R) 위에 형성되는 상부 전극과 전기적 연결을 포함한다. 전기적 연결은 절연성 반사층(R)을 관통하며 상부 전극과 복수의 반도체층(30,40,50)을 전기적으로 연통한다. 본 개시에서, 식각부(21,25) 전체적으로 절연층(35)을 형성하여 전기적 연결의 신뢰성을 향상하는 점은 플립칩(flip chip), 레터럴칩(lateral chip) 등에 모두 적용될 수 있다.
본 예에서 반도체 발광소자는 상부 전극(80,70)이 절연성 반사층(R)을 기준으로 복수의 반도체층(30,40,50)의 반대 측에 구비되는 플립칩(flip chip)이다. 제1 전극부(80,81,82,85)는 제1 상부 전극(80), 제1 전기적 연결(81), 및 제1 오믹 전극(82)을 포함한다. 제2 전극부(70,71,72,75)는 제2 상부 전극(70), 제2 전기적 연결(71), 및 제2 오믹 전극(72)을 포함한다. 오믹 전극(82,72)은 생략될 수 있지만, 접촉저항을 감소하고 전기적 연결의 안정성을 위해 구비되는 것이 바람직하다. 제1 오믹 전극(82)은 제1 발광부(101)의 식각되어 노출된 제1 반도체층(30) 위에 형성되며, 제2 오믹 전극(72)은 제2 발광부(102)의 전류 전류 확산 도전막(60) 위에 구비된다. 제1 상부 전극(80)은 제1 발광부(101)의 절연성 반사층(R) 위에 형성되며, 제2 상부 전극(70)은 제2 발광부(102)의 절연성 반사층(R) 위에 형성된다. 제1 전기적 연결(81)은 절연성 반사층(R)을 관통하여 제1 상부 전극(80)과 제1 오믹 전극(82)을 연결한다. 제2 전기적 연결(71)은 절연성 반사층(R)을 관통하여 제2 상부 전극(70)과 제2 오믹 전극(72)을 연결한다.
제1 반도체층(30)이 n-GaN이고 제2 반도체층(50)이 p-GaN인 경우, 제2 반도체층(50)보다 제1 반도체층(30)의 전류 확산이 더 잘되기 때문에, 본 예와 같이, 제1 전기적 연결(81)의 개수가 제2 전기적 연결(71)의 개수보다 작게 형성되는 것도 가능하다. 한편, 본 예에서, 반도체 발광소자는 제1 가지 전극(85) 및 제2 가지 전극(75)을 포함한다. 제1 가지 전극(85)은 제1 발광부(101)의 식각되어 노출된 제1 반도체층(30) 위에서 연결 전극(95)의 제1 연장부(95a)와 대향하는 에지를 따라 뻗으며, 제1 전기적 연결(81)과 연결되어 있다. 제2 가지 전극(75)은 제2 발광부(102)의 전류 확산 도전막(60)과 절연성 반사층(R) 사이에서 연결 전극(95)의 제2 연장부(95b)와 대향하는 에지를 따라 뻗으며, 제2 전기적 연결(71)과 연결되어 있다. 본 예에서는 이와 같이, 연결 전극(95)의 연장부(95a,95b)와 가지 전극(85,75)이 제1 발광부(101) 및 제2 발광부(102)의 가장자리에서 서로 대향하며 뻗어 있다. 따라서, 복수의 발광부가 직렬연결되어 high-voltage로 구동되는 소자에서 각 발광부의 면적이 작은 경우, 전류 공급 및/또는 발광의 균일성 측면에서 좋은 구조가 된다.
한편, 전술한 바와 같이, 절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 연결 전극(95), 및 절연층(35)을 덮도록 형성되는데, 절연성 반사층(R) 아래의 구조물들, 예를 들어, 발광부(101,102)와 식각부(21,25) 간의 단차 또는 높이차, 연결 전극(95), 가지 전극(85,75), 오믹 전극(82,72) 등으로 인한 요철 구조 등으로 인해 절연성 반사층(R) 형성시 더욱 주의가 필요하다. 예를 들어, 절연성 반사층(R)이 분포 브래그 리플렉터를 구비하는 다층 구조인 경우, 절연성 반사층(R)이 잘 기능하기 위해서는 각 물질층이 특별히 설계된 두께로 잘 형성되어야 한다. 예를 들어, 분포 브래그 리플렉터는 SiO2/TiO2, SiO2/Ta2O2, 또는 SiO2/HfO의 반복 적층으로 이루어 질 수 있으며, Blue 빛에 대해서는 SiO2/TiO2가 반사효율이 좋고, UV 빛에 대해서는 SiO2/Ta2O2, 또는 SiO2/HfO가 반사효율이 좋을 수 있다. 분포 브래그 리플렉터(91a)는 물리 증착법(PVD; Physical Vapor Deposition), 그 중에서도 전자선 증착법(E-Beam Evaporation) 또는, 스퍼터링법(Sputtering) 또는 열 증착법(Thermal Evaporation)에 의해 형성하는 것이 바람직하다. 정밀성을 요하는 분포 브래그 리플렉터(91a)의 증착에 앞서, 일정 두께의 유전체막(91b)를 형성함으로써, 분포 브래그 리플렉터(91a)를 안정적으로 제조할 수 있게 되며, 빛의 반사에도 도움을 줄 수 있다. 유전체막(91b)의 재질은 SiO2가 적당하며, 그 두께는 일 예로, 0.2um ~ 1.0um일 수 있다. 클래드막(91c)은 Al2O3 , SiO2 , SiON, MgF, CaF 등으로 이루어질 수 있다. 절연성 반사층(R)은 일 예로, 전체 두께가 1 ~ 8um일 수 있다.
그러나 절연성 반사층(R)이 입사한 빛을 전부 반사하는 것은 아니고 일부가 투과될 있다. 특히, 도 6에 제시된 바와 같이, 발광부(101,102)와 식각부(21,25) 간의 단차 또는 높이차로 인해 절연성 반사층(R)의 각 물질층이 설계된 두께로 형성되기 어려운 영역이 있게 되고, 이 영역에서는 반사효율이 저하되어 빛이 투과될 수 있다. 본 예에서는 전술한 바와 같이 제1 발광부(101) 및 제2 발광부(102)의 사이 식각부(21)뿐만 아니라, 테두리 식각부(25)에도 절연층(35)이 형성되며, 절연층(35)의 두께를 필요에 따라 조절할 수 있다. 따라서 절연층(35)은 상기 높이차를 줄이고, 절연성 반사층(R)이 식각부(21,25)에 형성될 때, 위치에 따라 대체로 균등한 높이를 갖도록 하여 절연성 반사층(R)의 각 물질층이 설계된 두께로 형성되는데 도움을 준다. 그 결과, 절연성 반사층(R)의 형성 공정 자체에도 도움을 주며 높이차에 의한 반사효율이 저하되는 것을 억제할 수 있다.
도 7은 본 개시에 따른 반도체 발광소자의 다른 예를 설명하기 위한 도면으로서, 제1 발광부(101) 및 제2 발광부(102) 사이 및 테두리 식각부에 절연층(35)이 형성되어 있다. 연결 전극(95)은 제1 발광부(101) 및 제2 발광부(102)의 서로 대향하는 에지들을 따라 형성되는 도 5의 실시예와 다르게, 대향하는 에지들과 연결된 에지들을 따라 형성되어 있다. 또한, 제1 가지 전극(85)는 연결 전극(95)의 제1 연장부(95a)와 대향하는 제1 발광부(101)의 에지를 따라 형성되며, 제2 가지 전극(75)은 연결 전극(95)의 제2 연장부(95b)와 대향하는 제2 발광부(102)의 에지를 따라 형성되어 있다. 이와 같이, 연장부(95a,95b)와 가지 전극(85,75)이 서로 대향하며 이들 사이의 간격이 대체로 균등하므로 복수의 발광부를 구비하여 각 발광부의 면적이 비교적 작은 반도체 발광소자에서 전류 공급의 균일성 및 발광의 균일성 향상에 좋은 구조가 된 다. 또한, 제1 발광부(101) 및 제2 발광부(102)의 서로 대향하는 에지들 측에 연장부가 없으므로 전기적인 절연의 문제 등에서 좀더 자유로울 수 있다.
도 8은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제1 연장부(95a)가 제1 발광부(101)의 다른 에지를 따라 더 연장되어 있고, 제2 연장부(95b)가 제2 발광부(102)의 내측으로 추가로 더 연장되어 있다. 또한, 제1 가지 전극(85)과 연결되지 않고, 독립적으로 제1 반도체층(30)과 연통하는 제1 전기적 연결(81)이 추가되어 있다.
도 9는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면이고, 도 10은 도 9의 B-B 선을 따라 절단한 단면의 일 예를 나타내는 도면으로서, 반도체 발광소자는 제1 발광부(101), 제2 발광부(102), 보호부(201), 절연성 반사층(R), 제1 전극부(80,81,82,85), 및 제2 전극부(70,71,72,75)를 포함한다. 보호부(201)는 복수의 반도체층(30,40,50)을 포함하며, 제1 발광부(101), 제2 발광부(102), 및 보호부(201)는 식각부(21,25)에 의해 자체적으로는 전기적으로 분리되어 있다. 이러한 식각부(21,25)에 절연층(35)이 형성될 수 있으며, 절연층(35)으로는 전술된 바 있지만, 본 예에서는 더 두껍게 형성될 수 있다. 위에서 볼 때, 보호부(201) 둘레의 식각부(21,25)의 일부가 제1 발광부(101) 및 제2 발광부(102)의 외곽 테두리의 식각부(25)와 연결되어 있다.
연결 전극(95)은 제1 발광부(101)와 제2 발광부(102)를 전기적으로 연결하며, 절연성 반사층(R)은 제1 발광부(101), 제2 발광부(102), 보호부(201), 연결 전극(95), 및 절연층(35)을 덮는다. 보호부(201)는 제1 발광부(101)와 제2 발광부(102)의 사이로부터 제1 상부 전극(80)의 아래 및 제2 상부 전극(70)의 아래까지 형성되어 있다.
본 예에서 반도체 발광소자는 플립칩(flip chip)이며, 제1 전극부(80,81,82,85)는 제1 발광부(101)의 제1 반도체층(30)과 보호부(201)의 제2 반도체층(50)을 전기적으로 연통한다. 제2 전극부(70,71,72,75)는 제2 발광부(102)의 제2 반도체층(50)과 보호부(201)의 제1 반도체층(30)을 전기적으로 연통한다. 예를 들어, 추가의 제1 전기적 연결(281)은 절연성 반사층(R)을 관통하여 제2 상부 전극(70)과 보호부(201)의 제1 반도체층(30)을 전기적으로 연결한다. 추가의 제2 전기적 연결(271)은 절연성 반사층(R)을 관통하여 제1 상부 전극(80)과 보호부(201)의 제2 반도체층(50)을 전기적으로 연결한다. 따라서, 제1 발광부(101) 및 제2 발광부(102)는 연결 전극(95)에 의해 순방향으로 연결되고, 보호부(201)는 제1 발광부(101) 및 제2 발광부(102)와 역방향으로 연결된다. 따라서, 보호부(201)는 ESD 보호소자(예: zener diode)로서 기능한다.
이와 같이 본 예에 따른 반도체 발광소자에 의하면, 플립칩에서 보호부(201)가 기판(10)에 함께 형성되며, 보호부(201)는 도 9에 제시된 바와 같이, 콤팩트하게 제1 발광부(101) 및 제2 발광부(102) 사이에 형성되며, 식각부(21,25) 형성, 상부 전극 형성, 연결 전극(95) 형성 등 도 5에서 제시된 예에 비하여 추가로 필요한 공정이 없이 형성되는 장점이 있다. 또한, 보호부(201)와 각 발광부를 전기적으로 연결하기 위해 길게 가지 전극을 형성하는 등의 구성이 아니므로 금속 가지를 길게 형성함에 따른 빛흡수 증가 문제가 없고 설계가 비교적 자유롭다.
도 11은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 연결 전극의 제1 연장부(95a) 및 제2 연장부(95b)가 추가로 더 연장되어 있다. 보호부(201)로 인해 제1 연장부(95a)가 보호부(201) 주변 둘레로 휘어져 곡선을 가질 수 있다.
도 12는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 보호부(201)가 제1 발광부(101)와 제2 발광부(102)의 사이에서 그 중앙에 형성되어 있고, 보호부(201) 양 측으로 각각 연결 전극(95a,95b,95c)이 형성된다. 본 예는 도 9에 제시된 예에 비하여 대칭성이 좋은 장점이 있다.
도 13은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 보호부(201)와 제1 발광부(101) 및 제2 발광부(102)가 절연층(35)을 관통하는 전기적 연결에 의해 연결되는 것이 아니라, 절연층(35)에 의해 덮이는 추가의 연결 전극(285,275)에 의해 연결된다. 추가의 연결 전극(275)은 제1 발광부(101)의 제1 반도체층(30)과 보호부(201)의 제2 반도체층(50)을 연결하고, 추가의 연결 전극(285)은 제2 발광부(102)의 제2 반도체층(50)과 보호부(201)의 제1 반도체층(30)을 연결한다.
도 14는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 연결 전극(95a,95b,95c)이 절연성 반사층(R) 위에서 제1 발광부(101)로부터 제2 발광부(102)까지 형성되어 있고, 절연성 반사층(R)을 관통하는 추가의 전기적 연결(81,71)에 의해 각각 제1 발광부(101)의 제2 반도체층(50)과 제2 발광부(102)의 제1 반도체층(30)과 전기적으로 연통된다.
도 15는 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 제3 발광부(103)가 제1 발광부(101), 및 제2 발광부(102)의 사이에 추가되어 있다. 제3 발광부(103)는 연결 전극(95a,95b,95c)에 의해 각각 제1 발광부(101) 및 제2 발광부(102)와 연결된다. 보호부(201)는 제1 발광부(101)와 제3 발광부(103)의 사이, 및 제2 발광부(102)와 제3 발광부(103)의 사이에 2개의 부분으로 나누어져 있으며, 추가의 연결 전극(275)에 의해 상기 2개의 부분의 제2 반도체층(50)끼리 전기적으로 연결되어 있다. 그 결과, 제1, 제2, 및 제3 발광부(101,102,103)는 순방향으로 연결되고, 보호부(201)는 이들과 역방향으로 연결된다.
도 16은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 본 개시는 플립칩소자 이외의 레터럴칩에도 적용될 수 있다. 도 16에서 중앙의 보호부(201) 둘레에 4개의 발광부(101,102,103,104)가 연결 전극(95)에 의해 직렬연결되어 있다. 보호부(201)와 4개 발광부(101,102,103,104)의 사이는 식각부가 형성되며 식각부에 전체적으로 절연층(35)이 형성된다. 추가의 연결 전극(283)은 제1 발광부(101)의 제2 반도체층(50)과 보호부(201)의 제1 반도체층(30)을 연결하고, 추가의 연결 전극(285)은 제4 발광부(104)의 제1 반도체층(30)과 보호부(201)의 제2 반도체층(50)을 연결한다. 따라서 보호부(201)는 발광부들(101,102,103,104)과 역방향으로 연결된다.
도 17은 본 개시에 따른 반도체 발광소자의 또 다른 예를 설명하기 위한 도면으로서, 하나의 플립칩(101)과 보호부(201)가 기판(10)에 함께 형성되어 있다. 보호부(201)와 플립칩(101)은 식각부에 의해 절연되며, 식각부에는 절연층(35)이 형성될 수 있다. 절연성 반사층(R) 위에는 제1 상부 전극(80) 및 제2 상부 전극(70)이 서로 떨어져 형성되며, 제1 전기적 연결(81)은 제1 반도체층(30)과 제1 상부 전극(80)을 연결하고, 제2 전기적 연결(71)은 제2 반도체층(50)과 제2 상부 전극(70)을 연결한다. 중앙의 보호부(201) 양측으로 각각 제1 가지 전극(85) 및 제2 가지 전극(75)이 형성되어 있다. 추가의 제1 전기적 연결(281)은 보호부(201)의 제1 반도체층(30)과 제2 상부 전극(70)을 연결하고, 추가의 제2 전기적 연결(271)은 보호부(201)의 제2 반도체층(50)과 제1 상부 전극(80)을 연결한다. 따라서, 하나의 플립칩(101)과 보호부(201)가 역방향으로 연결되어 ESD 보호 기능을 가지는 반도체 발광소자가 형성된다.
이하 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 반도체 발광소자에 있어서, 기판 위에 형성된 제1 발광부 및 제2 발광부;로서, 각각 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하며, 제1 발광부 및 제2 발광부 주변의 복수의 반도체층이 제거되어 형성된 식각부에 의해 서로 절연된 제1 발광부 및 제2 발광부; 식각부에 대응하는 기판 전체를 덮는 절연층; 제1 발광부와 제2 발광부 사이의 절연층 위를 가로지르며, 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극; 제1 발광부, 제2 발광부, 및 절연층을 덮는 절연성 반사층; 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며, 제1 전극부 및 제2 전극부 중 적어도 하나는 절연성 반사층 위에 형성되는 제1 상부 전극; 그리고 절연성 반사층을 관통하며 제1 상부 전극과 복수의 반도체층을 전기적으로 연통하는 제1 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(2) 제1 발광부 및 제2 발광부 사이의 식각부의 폭은 제1 발광부 및 제2 발광부 외곽의 식각부의 폭보다 좁은 것을 특징으로 하는 반도체 발광소자.
(3) 절연층은 제1 발광부와 제2 발광부 사이의 식각부에 전체적으로 형성되며, 연결 전극에 대응하여 제1 발광부 및 제2 발광부의 측면까지 형성된 것을 특징으로 하는 반도체 발광소자.
(4) 절연층은 SiO2를 포함하며, 절연성 반사층은 DBR(Distributed Bragg Reflector) 및 ODR(Omni-Directional Reflector) 중 하나를 포함하는 것을 특징으로 하는 반도체 발광소자.
(5) 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극부는: 제1 발광부의 절연성 반사층 위에 형성된 제1 상부 전극; 그리고 절연성 반사층을 관통하여 제1 발광부의 제1 반도체층과 제1 상부 전극을 전기적으로 연통하는 제1 전기적 연결;을 포함하며, 제2 전극부는: 제2 발광부의 절연성 반사층 위에 형성된 제2 상부 전극; 그리고 절연성 반사층을 관통하여 제2 발광부의 제2 반도체층과 제2 상부 전극을 전기적으로 연통하는 제2 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(6) 기판 위에 복수의 반도체층을 가지며, 식각부에 의해 제1 발광부 및 제2 발광부와 절연되며, 절연성 반사층에 의해 덮인 보호부;를 포함하며, 제1 상부 전극과 보호부의 제2 반도체층을 전기적으로 연통하는 제3 전기적 연결; 그리고 제2 상부 전극과 보호부의 제1 반도체층을 전기적으로 연통하는 제4 전기적 연결;을 포함하는 것을 특징으로 하는 반도체 발광소자.
(7) 연결 전극은: 제1 발광부의 제2 반도체층과 절연성 반사층 사이에서 제2 발광부의 에지를 따라 뻗는 제1 연장부; 제2 발광부의 식각되어 노출된 제1 반도체층 위에서 제2 발광부의 에지를 따라 뻗는 제2 연장부; 그리고 제1 발광부와 제2 발광부 사이의 절연층 위에서 뻗으며, 제1 연장부 및 제2 연장부를 연결하는 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(8) 반도체 발광소자에 있어서, 기판 위에 형성된 제1 발광부 및 제2 발광부;로서, 각각 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하며, 제1 발광부 및 제2 발광부 사이의 복수의 반도체층이 제거되어 형성된 식각부에 의해 서로 절연된 제1 발광부 및 제2 발광부; 식각부에 대응하는 기판 전체를 덮는 절연층; 제1 발광부의 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극부; 제2 발광부의 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극부; 그리고 제1 발광부와 제2 발광부 사이의 절연층 위를 가로지르며, 제1 발광부와 제2 발광부를 전기적으로 연결하는 연결 전극;을 포함하며, 연결 전극은: 제1 발광부의 제2 반도체층과 절연성 반사층 사이에서 뻗는 제1 연장부; 제2 발광부의 식각되어 노출된 제1 반도체층 위에서 식각부를 따라 뻗는 제2 연장부; 그리고 제1 발광부와 제2 발광부 사이의 절연층 위에서 뻗으며, 제1 연장부 및 제2 연장부를 연결하는 연결부;를 포함하는 것을 특징으로 하는 반도체 발광소자.
(9) 식각부 및 절연층은 제1 발광부 및 제2 발광부 사이 및 제1 발광부 및 제2 발광부 외곽에 형성되며, 제1 발광부 및 제2 발광부 사이의 식각부의 폭은 제1 발광부 및 제2 발광부 외곽의 식각부의 폭보다 좁은 것을 특징으로 하는 반도체 발광소자.
(10) 반도체 발광소자는 플립칩(flip chip)으로서, 제1 전극부는: 제1 발광부의 절연성 반사층 위에 형성된 제1 상부 전극; 그리고 절연성 반사층을 관통하여 제1 발광부의 제1 반도체층과 제1 상부 전극을 전기적으로 연통하는 제1 전기적 연결;을 포함하며, 제2 전극부는: 제2 발광부의 절연성 반사층 위에 형성된 제2 상부 전극; 그리고 절연성 반사층을 관통하여 제2 발광부의 제2 반도체층과 제2 상부 전극을 전기적으로 연통하는 제2 전기적 연결;을 포함하며, 제1 발광부의 식각되어 노출된 제1 반도체층 위에서 제1 연장부의 대향하는 측 에지를 따라 뻗으며, 제1 전기적 연결과 전기적으로 연통된 제1 가지 전극; 그리고 제2 발광부의 제2 반도체층과 절연성 반사층 사이에서 제2 연장부의 대향하는 측 에지를 따라 뻗으며, 제2 전기적 연결과 전기적으로 연통된 제2 가지 전극;을 포함하는 것을 특징으로 하는 반도체 발광소자.
본 개시에 따른 반도체 발광소자에 의하면, 복수의 발광부를 가지는 반도체 발광소자에서 복수의 발광부 간의 전기적 절연의 신뢰성이 향상된다.
또한, 복수의 발광부를 연결한 소자에서 발광부들 간의 간격을 좁게하는 구조에서 전기적 절연의 신뢰성 향상에 좋다.
또한, 기판 위에 추가의 공정 없이 콤팩트하게 플립칩 형태의 발광부와 ESD 보호소자가 함께 형성될 수 있다.
제1 반도체층(30), 활성층(40), 제2 반도체층(50)
제1 발광부(101), 제2 발광부(102), 보호부(201)
식각부(21,25), 절연층(35), 절연성 반사층(R)
제1 전극(80), 제2 전극(70), 전기적 연결(81,71), 연결 전극(95)
제1 발광부(101), 제2 발광부(102), 보호부(201)
식각부(21,25), 절연층(35), 절연성 반사층(R)
제1 전극(80), 제2 전극(70), 전기적 연결(81,71), 연결 전극(95)
Claims (5)
- 반도체 발광소자에 있어서,
기판 위에 형성된 제1 발광부 및 제2 발광부;로서, 각각 제1 도전성을 가지는 제1 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 반도체층, 및 제1 반도체층과 제2 반도체층의 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 가지는 복수의 반도체층을 포함하며, 제1 발광부 및 제2 발광부 주변의 복수의 반도체층이 제거되어 형성된 식각부에 의해 서로 절연된 제1 발광부 및 제2 발광부;
식각부에 대응하는 기판 전체를 덮는 투광성의 절연층;
제1 발광부와 제2 발광부 사이의 절연층 위를 가로지르며, 제1 발광부의 제2 반도체층과 제2 발광부의 제1 반도체층을 전기적으로 연결하는 연결 전극;
제1 발광부, 제2 발광부, 절연층 및 연결 전극을 덮으며, DBR(Distributed Bragg Reflector)로 이루어진 절연성 반사층;
절연성 반사층을 관통하여 제1 발광부의 제1 반도체층에 전자와 정공 중 하나를 공급하는 제1 전극부; 그리고
절연성 반사층을 관통하여 제2 발광부의 제2 반도체층에 전자와 정공 중 나머지 하나를 공급하는 제2 전극부;를 포함하며,
제1 전극부는,
제1 발광부의 절연성 반사층 위에 형성된 최상층인 제1 상부 전극; 그리고
절연성 반사층을 관통하여 제1 발광부의 제1 반도체층과 제1 상부 전극을 전기적으로 연통하는 제1 전기적 연결;를 포함하고,
제2 전극부는,
제2 발광부의 절연성 반사층 위에 형성된 최상층인 제2 상부 전극; 그리고
절연성 반사층을 관통하여 제2 발광부의 제2 반도체층과 제2 상부 전극을 전기적으로 연통하는 제2 전기적 연결;을 포함하고,
절연성 반사층은 최상층인 제1 상부 전극 및 제2 상부 전극 아래에 위치하고,
식각부는 제1 발광부 및 제2 발광부 사이 및 제1 발광부 및 제2 발광부 외곽에 형성되며, 제1 발광부 및 제2 발광부 사이의 식각의 폭은 제1 발광부 및 제2 발광부 외곽의 식각부의 폭보다 좁은 반도체 발광소자. - 삭제
- 청구항 1에 있어서,
절연층은 식각부에 전체적으로 형성되며,
연결 전극에 대응하여 제1 발광부 및 제2 발광부의 측면까지 형성된 반도체 발광소자. - 청구항 1에 있어서,
기판 위에 복수의 반도체층을 가지며, 식각부에 의해 제1 발광부 및 제2 발광부와 절연되며, 절연성 반사층에 의해 덮인 보호부;를 포함하며,
제1 상부 전극과 보호부의 제2 반도체층을 전기적으로 연통하는 제3 전기적 연결; 그리고
제2 상부 전극과 보호부의 제1 반도체층을 전기적으로 연통하는 제4 전기적 연결;을 포함하는 반도체 발광소자. - 청구항 1에 있어서,
연결 전극은:
제1 발광부의 제2 반도체층과 절연성 반사층 사이에서 제1 발광부의 에지를 따라 뻗는 제1 연장부;
제2 발광부의 식각되어 노출된 제1 반도체층 위에서 제2 발광부의 에지를 따라 뻗는 제2 연장부; 그리고
제1 발광부와 제2 발광부 사이의 절연층 위에서 뻗으며, 제1 연장부 및 제2 연장부를 연결하는 연결부;를 포함하는 반도체 발광소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160135718A KR101863543B1 (ko) | 2016-10-19 | 2016-10-19 | 반도체 발광소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020160135718A KR101863543B1 (ko) | 2016-10-19 | 2016-10-19 | 반도체 발광소자 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140140892A Division KR20160046010A (ko) | 2014-06-03 | 2014-10-17 | 반도체 발광소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160126944A KR20160126944A (ko) | 2016-11-02 |
| KR101863543B1 true KR101863543B1 (ko) | 2018-06-05 |
Family
ID=57518674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160135718A KR101863543B1 (ko) | 2016-10-19 | 2016-10-19 | 반도체 발광소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101863543B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101928307B1 (ko) * | 2017-09-08 | 2018-12-13 | 주식회사 세미콘라이트 | 반도체 발광 소자 및 이의 제조방법 |
| KR102348950B1 (ko) * | 2020-03-26 | 2022-01-11 | 주식회사 에스엘바이오닉스 | 반도체 발광소자 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665116B1 (ko) * | 2005-01-27 | 2007-01-09 | 삼성전기주식회사 | Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법 |
| KR101138952B1 (ko) * | 2010-09-24 | 2012-04-25 | 서울옵토디바이스주식회사 | 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법 |
| KR101363495B1 (ko) * | 2012-07-18 | 2014-02-17 | 주식회사 세미콘라이트 | 반도체 발광소자 |
| KR20140028288A (ko) * | 2012-08-28 | 2014-03-10 | 일진엘이디(주) | 발광 소자 |
-
2016
- 2016-10-19 KR KR1020160135718A patent/KR101863543B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160126944A (ko) | 2016-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10283498B2 (en) | LED chip having ESD protection | |
| EP2339654B1 (en) | Light emitting diode | |
| US8383433B2 (en) | Light emitting diode and method of fabricating the same | |
| WO2014178651A1 (ko) | 반도체 발광소자 | |
| CN108598251B (zh) | 半导体发光元件 | |
| KR101226706B1 (ko) | 반도체 발광소자 | |
| KR101753750B1 (ko) | 반도체 발광소자 | |
| KR101863543B1 (ko) | 반도체 발광소자 | |
| KR101489375B1 (ko) | 반도체 발광소자 | |
| KR101858540B1 (ko) | 반도체 발광소자 | |
| KR20160046010A (ko) | 반도체 발광소자 | |
| KR101855202B1 (ko) | 반도체 발광소자 | |
| KR101855188B1 (ko) | 반도체 발광소자 | |
| US20230317763A1 (en) | Light emitting diode having plurality of light emitting cells | |
| KR101928309B1 (ko) | 반도체 발광소자의 제조 방법 | |
| KR101617225B1 (ko) | 반도체 발광소자 | |
| KR101928307B1 (ko) | 반도체 발광 소자 및 이의 제조방법 | |
| KR101643688B1 (ko) | 반도체 발광소자 | |
| KR101591966B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR20190129809A (ko) | 정전방전 보호 기능을 갖는 발광 다이오드 칩 | |
| KR20160035102A (ko) | 반도체 발광소자 | |
| KR101617227B1 (ko) | 반도체 발광소자 | |
| KR20160046009A (ko) | 반도체 발광소자 | |
| KR101697960B1 (ko) | 반도체 발광소자 | |
| KR102447407B1 (ko) | 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |