CN102171845A - 用于制造光电子半导体器件的方法以及光电子半导体器件 - Google Patents

用于制造光电子半导体器件的方法以及光电子半导体器件 Download PDF

Info

Publication number
CN102171845A
CN102171845A CN200980139340XA CN200980139340A CN102171845A CN 102171845 A CN102171845 A CN 102171845A CN 200980139340X A CN200980139340X A CN 200980139340XA CN 200980139340 A CN200980139340 A CN 200980139340A CN 102171845 A CN102171845 A CN 102171845A
Authority
CN
China
Prior art keywords
layer
semiconductor body
growth substrates
opto
weld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200980139340XA
Other languages
English (en)
Other versions
CN102171845B (zh
Inventor
安德烈亚斯·普洛斯尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN102171845A publication Critical patent/CN102171845A/zh
Application granted granted Critical
Publication of CN102171845B publication Critical patent/CN102171845B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

提出了一种用于制造光电子半导体器件的方法,其中将外延层序列(5)、接触层(6)和阻挡层(7)生长到生长衬底(1)上,并且通过在外延层序列(5)中产生沟槽(9)来将外延层序列(5)结构化为单个的半导体本体(8)。随后,将介电层(11)和优选反射层(21)至少施加到半导体本体(8)的在沟槽(9)中暴露的侧边缘(10)上。随后,将半导体本体(8)在背离生长衬底(1)的侧上借助焊接层(13)与支承体(14)相连,其中在半导体本体(8)之间的沟槽(9)被焊接层(13)填充,并且随后剥离生长衬底(1)。

Description

用于制造光电子半导体器件的方法以及光电子半导体器件
本发明涉及一种用于制造光电子半导体器件的方法以及一种光电子半导体器件。
本专利申请要求德国专利申请102008050573.0的优先权,其公开内容通过引用结合于此。
在出版物WO 03/065420中公开了一种用于制造光电子半导体器件的方法,其中外延层序列生长到生长衬底上,外延层序列在与生长衬底对置的侧上借助焊接层与支承体连接,并且随后将生长衬底从外延层序列剥离。以此方式制造的所谓的薄膜半导体器件具有如下优点:作为用于支承体的材料可以选择具有良好的热学特性和电特性的成本低廉的材料,而不必满足对生长衬底提出的关于晶体结构和晶格常数方面的严格规定。此外,该方法具有如下优点:通常昂贵的生长衬底例如GaN衬底或蓝宝石衬底可以重复用于生长氮化物半导体。
在出版物DE 102005029246A1中公开了一种合适的焊接层序列,借助该焊接层序列可以将半导体芯片与支承体连接。
本发明基于的任务是提出一种改进的用于制造光电子半导体器件的方法和一种光电子半导体器件,其特征在于改进的光学和/或机械特性。
该任务通过根据权利要求1所述的用于制造光电子半导体器件的方法和根据权利要求10所述的光电子半导体器件来解决。本发明的有利的扩展方案和改进方案是从属权利要求的主题。
在用于制造光电子半导体器件的方法中,首先将外延层序列生长到生长衬底上。
外延层序列优选优选基于氮化物半导体。“基于氮化物半导体”在本上下文中表示:半导体层序列或者其至少一个层包括III-氮化物-化合物半导体材料,优选InxAlyGa1-x-yN,其中0≤x≤1,0≤y≤1且x+y≤1。在此,该材料不必一定具有根据上式的数学上精确的组分。更确切地说,可以具有一种或多种掺杂材料以及附加的组成部分,其基本上并不改变InxAlyGa1-x-yN材料的物理特性。然而出于简单的原因,上式仅仅包含晶格的主要组成部分(In,Al,Ga,N),即使其可以部分地被少量的其他材料替代。
光电子半导体器件的外延层序列例如在朝着生长衬底的侧上包含n区域,该n区域包括一个或多个n掺杂的层。外延层序列在与生长衬底背离的侧上包含p区域,该p区域包含一个或多个p掺杂的层。n区域和p区域也可以分别包含一个或多个未掺杂的层。
在n区域和p区域之间优选设置有源层,其尤其可以是LED或半导体激光器的发射辐射的层。有源层例如可以构建为pn结、双异质结构、单量子阱结构或者多量子阱结构。术语量子阱结构在此包括其中载流子通过限制(Confinement)而经历其能量状态的量子化的任意结构。尤其是,术语量子阱结构并不包含关于量子化的维度的说明。其因此尤其包括量子槽、量子线和量子点以及这些结构的任意组合。
在外延层序列由氮化物半导体材料构成的情况下,生长衬底尤其可以是蓝宝石衬底或可替选地可以是GaN衬底。
在将外延层序列生长到生长衬底上之后,优选接触层、尤其是反射性的接触层被施加到外延层序列上。接触层用于电连接半导体材料,尤其是用于建立与半导体材料的欧姆性接触。接触层尤其可以包含Al、Ag、Au或Pt或者由其构成。接触层必要时可以以光刻方式来结构化。
优选阻挡层被施加到接触层上。阻挡层尤其具有防止后续施加的焊接层的材料扩散至接触层的功能。
在后继的方法步骤中,外延层序列通过在外延层序列中产生沟槽而被结构化为单个的半导体本体。通过沟槽优选完全分开外延层序列,即沟槽从外延层序列(包括施加到其上的接触层和阻挡层)的与生长衬底背离的表面延伸至生长衬底。
沟槽例如可以借助刻蚀工艺来产生。
通过沟槽分离的半导体本体分别具有与沟槽邻接的侧边缘。在另一方法步骤中,介电层至少施加到半导体本体的在沟槽中暴露的侧边缘上。介电层尤其也可以覆盖沟槽中暴露的生长衬底。例如,介电层首先整面地施加到由生长衬底和半导体本体构成的复合结构上,使得介电层覆盖带有施加到其上的接触层和阻挡层的半导体本体、半导体本体的侧边缘和在沟槽中暴露的生长衬底。为了能够实现半导体本体的电连接,介电层优选被结构化为使得其在前面所施加的阻挡层的区域中具有开口。
介电层优选是氮化硅层,例如非化学计量学中的组分SiNx,或氧化硅例如SiO2或SiO2:P2O5
在一个扩展方案中,在施加并且必要时结构化介电层之后将增附和/或润湿层施加到介电层上。增附和/或润湿层具有改进在介电层之后的焊接层的附着和/或润湿的功能。增附和/或润湿层尤其可以包含Ti或者由其构成。
随后,焊接层的第一部分施加到半导体本体上和半导体本体之间的沟槽中。焊接层的第一部分优选整面地施加到由生长衬底、半导体本体和前面已施加的层构成的复合结构上。焊接层的第一部分于是在半导体本体上、在半导体本体的侧边缘上延伸并且在半导体本体之间的沟槽中在前面所施加的层上延伸。
焊接层的第一部分不必一定是单层,而是其也可以是由多个焊料组成部分构成的层系统。例如,焊接层可以从设置在其下部的增附和/或润湿层起包括Sn层、Ti层和Au层。Sn层是焊料的第一成分,借助其将半导体本体稍后与支承体连接。后续的Ti层形成阻挡层并且Au层用作防氧化层。在Au构成的防氧化层和Sn层之间设置的由Ti构成的阻挡层防止Sn扩散到后续的Au层中。
焊接层的第二部分施加到稍后要与半导体本体连接的支承体上。例如,支承体可以是锗支承体。焊接层的第二部分尤其可以具有Au。在支承体和焊接层的第二部分之间可以设置有一个或多个中间层。
尤其是,可以将接触层施加到支承体上,该接触层例如将锗支承体的半导体材料与后续的金属层电连接。可以将增附和/或润湿层如设置到半导体本体上那样地设置到接触层上。例如在此可以涉及由Pt层和Sn层构成的层系统。
随后,将半导体本体在与生长衬底背离的侧上与支承体借助焊接层连接。
在焊接过程中,焊接层的施加到由生长衬底和半导体本体构成的复合结构上的第一部分和焊接层的施加到支承体上的第二部分彼此熔融。例如,焊接层的第一部分可以包含Sn而焊接层的第二部分可以包含Au,其中焊接层的第一部分和焊接层的第二部分在焊接过程期间熔融成AuSn化合物。
在焊接过程中,在半导体本体之间的沟槽被焊接层填充。焊接层的第一部分和焊接层的第二部分的量设计为使得在焊接过程中形成足够的焊接材料,使得在半导体本体之间的沟槽可以被完全填充。在焊接过程之后,半导体本体有利地在与生长衬底对置的侧上与支承体连接。由于在半导体本体之间原始存在的沟槽完全被焊接层填充,所以这样形成的复合结构并不具有在半导体本体之间的空腔。
在另一方法步骤中,将生长衬底从半导体本体剥离。生长衬底的剥离优选借助激光剥离方法来实现,其尤其在生长衬底是蓝宝石衬底时可以应用。在激光剥离方法中,用激光辐射穿过衬底照射半导体材料,其中激光辐射在半导体层中的吸收显著大于在衬底中的吸收。激光辐射由于在半导体材料中的高吸收而在界面附近在半导体层中被吸收并且在那里导致材料分解,通过材料分解将半导体本体与生长衬底分离。
由支承体和半导体本体构成的复合结构在剥离生长衬底时有利地通过焊接层来稳定,其中焊接层填充半导体本体之间的沟槽。尤其是,至少施加到半导体本体的侧边缘上的介电层在剥离生长衬底的过程中由焊接层来稳定和保护。
在本方法的一个优选的扩展方案中,在施加介电层之后并且尤其是在施加增附和/或润湿层和后续的焊接层之前,将反射层施加到介电层上。反射层尤其可以具有金属或金属化合物。例如,反射层可以包含Ag、Pt、Al或Rh或者由其构成。反射层如前面施加的介电层那样至少在半导体本体的侧边缘上延伸。通过介电层将反射层与半导体本体的侧边缘绝缘,并且以此方式防止在半导体本体的n区域和p区域之间的短路。在介电层上的反射层在完成的光电子半导体器件中具有如下优点:由发射辐射的有源层朝着半导体本体的侧边缘发射的辐射被向回反射并且必要时在半导体本体中的一次或多次进一步反射之后在辐射出射侧上耦合输出。以此方式提高了在辐射出射侧上的辐射耦合输出。
当通过刻蚀工艺产生的半导体本体的侧边缘是倾斜的、即相对于原始生长衬底倾斜地并且尤其是非垂直地刻蚀时,对在半导体本体的侧边缘的区域中通过反射层的辐射耦合输出的改进是特别有效的。
在施加反射层之后,在例如施加增附和/或润湿层和后续的焊接层之前优选将保护层施加到反射层上。保护层保护反射层以免与后续的层、尤其是焊接层相互作用。保护层尤其可以是由氮化硅或者氧化硅构成的介电层。例如,保护层可以由与前面所施加的介电层相同的材料构成,在该介电层上设置有反射层。保护层因此不必一定是电绝缘的,使得其例如也可以具有金属或者金属化合物譬如TiW:N、Ti或Ni。
在该方法的扩展方案中,焊接层在剥离生长衬底之后从半导体本体之间的沟槽中去除。从半导体本体之间的沟槽中去除焊接层尤其可以借助刻蚀工艺来实现,其从原始生长衬底的与支承体对置的侧开始进行。
在另一有利的扩展方案中,焊接层在生长衬底剥离之后保留在半导体芯片之间的沟槽中并且于是并未被去除。在此情况下,带有施加到其上的层的半导体芯片尤其是在侧边缘上被焊接层保护和稳定化。此外,通过沟槽被焊接层填充,可以使另外的工艺步骤(例如在光刻时的施漆工艺)变得容易。
在各个半导体本体之间的沟槽中,可以将由带有施加到其上的半导体本体的支承体构成的复合结构随后分开成单个的半导体器件。以此方式可以产生包含一个或多个半导体本体的半导体器件。在焊接层事先并未从沟槽中去除时,焊接层有利地保护了外延层序列免受在安装半导体芯片时的机械损伤。
借助前面所描述的方法尤其可以制造一种光电子半导体器件,其具有至少一个半导体本体,所述半导体本体借助焊接层与支承体的主面连接,其中相对于支承体的主面倾斜或者垂直走向的半导体本体的侧边缘设置有介电层,并且反射层被施加到介电层上。反射层具有如下优点:朝着侧边缘发射的辐射被向回反射,以便优选在辐射出射侧上从半导体本体耦合输出。在横向方向上的不希望的发射以此方式被降低而有利于增强在垂直方向上的发射。
光电子半导体器件、尤其是半导体本体和施加到其上的层的其他有利的扩展方案类似于结合该方法所描述的有利的扩展方案地得到。
光电子半导体器件尤其是没有生长衬底。光电子半导体器件于是优选是所谓的薄膜半导体器件,其中外延层序列与支承体连接,该支承体并不同于生长衬底。尤其是,光电子半导体器件的与支承体对置的主面可以是外延层序列的n侧并且用作辐射耦合输出面。为了实现更好的辐射耦合输出,半导体本体的与支承体对置的表面可以被结构化或粗化。
以下借助实施例参照图1至12进一步阐述了用于制造光电子半导体器件的方法和光电子半导体器件。
其中:
图1示出了在该方法的第一实施例的中间步骤的情况下通过具有施加到其上的层的生长衬底的横截面的示意图,
图2示出了在该方法的第一实施例的中间步骤的情况下通过具有设置到其上的半导体本体的生长衬底的横截面的示意图,
图3示出了在该方法的第一实施例的中间步骤的情况下通过具有设置到其上的半导体本体的生长衬底和支承体的横截面的示意图,
图4示出了在该方法的第一实施例的中间步骤的情况下通过具有设置到其上的半导体本体的生长衬底和支承体的复合结构的横截面的示意图,
图5示出了在该方法的第一实施例的中间步骤的情况下在剥离生长衬底之后通过半导体本体和支承体构成的复合结构的横截面的示意图,
图6示出了在该方法的第一实施例的中间步骤的情况下在去除焊接层之后通过半导体本体和支承体构成的复合结构的横截面的示意图,
图7示出了根据第一实施例的光电子半导体器件的示意图,
图8示出了在该方法的第二实施例的中间步骤的情况下通过具有施加到其上的半导体本体的生长衬底和支承体的横截面的示意图,
图9示出了在该方法的第二实施例的中间步骤的情况下通过具有施加到其上的半导体本体的生长衬底和支承体的复合结构的横截面的示意图,
图10示出了在该方法的第二实施例的中间步骤的情况下在剥离生长衬底之后通过半导体本体和支承体构成的复合结构的横截面的示意图,
图11示出了在该方法的第二实施例的中间步骤的情况下在去除焊接层之后通过半导体本体和支承体构成的复合结构的横截面的示意图,以及
图12示出了根据第二实施例的光电子半导体器件的示意图。
相同或者作用相同的组成部分在这些附图中分别设置有相同的附图标记。所示的组成部分以及这些组成部分彼此间的大小关系不应视为合乎比例的。
在用于制造光电子半导体器件的方法的第一实施例的图1中所示的中间步骤中,外延层序列5生长到生长衬底1上。
外延层序列5尤其可以是基于氮化物半导体的半导体层序列。外延层序列5例如具有在生长衬底1的侧上的n区域2以及背离生长衬底的p区域4。n区域2可以包含一个或多个n掺杂的层而p区域4可以包含一个或多个p掺杂的层。在n区域2和p区域4之间包含有源层3,尤其是发射辐射的有源层。外延层序列5可以在n区域2中、在有源层3中和在p区域4中也分别包含一个或多个未掺杂的层。
生长衬底1尤其可以是由蓝宝石或者GaN构成的晶片。
接触层6施加到外延层序列5上,该接触层已被结构化,以便稍后构建用于各个半导体本体的电接触部。接触层6优选是反射的接触层,其例如包含Al、Ag或Au或者由其构成。金属接触层6形成至p区域4的半导体材料的电连接,并且有利地对于由有源层3发射的辐射是反射性的,以便将朝着接触部发射的辐射朝着辐射出射侧的方向反射,其中如以下还将阐述的那样,辐射出射侧在完成的光电子半导体器件的情况下设置在原始的生长衬底1的侧上。
阻挡层7施加到接触层6上。阻挡层7尤其用作扩散阻挡,以便保护接触层6免受后续施加的层、尤其是焊接层的组成部分的扩散。尤其是TiW:N层适于作为阻挡层7。
在图2所示的方法的中间步骤中,外延层序列5结构化为各个半导体本体8。在此,在外延层序列5中产生沟槽9,其从外延层序列5(包括施加到其上的接触层6和阻挡层7)的与生长衬底1对置的侧延伸直至生长衬底1。这些沟槽例如可以借助刻蚀方法来产生。
在沟槽9中,半导体本体8的侧边缘10露出。侧边缘10不必一定如图2中所示地垂直于生长衬底1走向,而是尤其也可以相对于生长衬底倾斜地走向。
在图3所示的方法的中间步骤中,介电层11施加到半导体本体8上。介电层11尤其是在半导体本体8的侧边缘10上延伸并且将其与随后施加的其他层电绝缘。介电层11结构化为使得半导体本体8的与生长衬底1背离的表面的至少部分区域没有介电层11,以便能够实现设置有接触层6和阻挡层7的半导体本体8与其他导电层的电连接。如图3中所示,介电层11从半导体本体8的边缘区域延伸到半导体本体8的侧边缘10上,并且也覆盖在丰导体本体8之间的沟槽9中的生长衬底1。介电层11尤其是可以是氮化硅层,尤其也可以是非化学计量学组分中的SiNx,或是氧化硅,例如SiO2或者SiO2:P2O5
用作增附和/或润湿层的层12和焊接层的第一部分13a施加到介电层11上。增附和/或润湿层12和焊接层可以分别由一个或多个部分层形成。增附和/或润湿层12尤其可以包含Ti或由其构成。
焊接层13a的第一部分有利地包括顺序为Sn、Ti和Au的三个部分层。为了简化视图,这些层在图3中未单独示出。在增附和润湿层12之后的Sn部分层包含Sn作为焊接层的第一成分,其稍后在焊接层的第一部分13a和第二部分13b熔融时形成。由Sn构成的部分层优选设置有由Ti构成的扩散阻挡和由Au构成的氧化防护层。Au构成的氧化防护层保护Sn层免受氧化,其中在Sn层和Au层之间设置的Ti层防止Sn扩散至Au层中。
增附和/或润湿层12以及焊接层的第一部分13a优选设置在由生长衬底1、半导体本体8和前面所施加的层构成的整个复合结构上,即其覆盖阻挡层7的被介电层11空出的区域以及在半导体本体的侧边缘10上和在半导体本体8之间的沟槽9中的介电层11。
焊接层的第二部分13b位于支承体14上,半导体本体8要在背离生长衬底1的侧上与该支承体相连。
在支承体14上的焊接层的第二部分13b例如可以是Au层。在稍后的焊接过程中,在半导体本体8上的焊接层的第一部分13a和在支承体14上的焊接层的第二部分13b彼此熔融成由金属合金构成的焊接层。例如,焊接层的第一部分13a主要包含Sn,而焊接层的第二部分13b主要包含Au,其中焊接层的这两个组成部分在焊接过程中熔融成AuSn合金。
在尤其可以为锗支承体的支承体14与焊接层的第二部分13b之间优选设置有另外的层15、16、17。支承体14优选设置有由金属或者金属合金构成的接触层15,其建立对支承体14的电接触。增附层16和/或润湿层17可以在接触层15之后。例如,增附层16可以包含Ti而润湿层17可以包含Pt。
图4示出了在焊接过程之后一方面为支承体14和另一方面为带有半导体本体8的生长衬底1构成的复合结构。焊接层的第一部分13a和焊接层的第二部分13b熔融成焊接层13。
焊接层13尤其可以包含AuSn,其中该连接也可以包含来自必要时在焊接层系统中添加的中间层的其他成分,譬如Ti。
在焊接过程中,在半导体本体之间的沟槽9有利地完全被焊接层13填充。前面施加的焊接层的部分的层厚度设计为使得形成足够厚的焊接层13,其可以完全填充在半导体芯片8之间的沟槽9。通过填充在半导体本体8之间的沟槽9,在支承体14和半导体本体8之间形成了稳定的复合结构,该复合结构对于后续将生长衬底1从半导体本体8剥离是有利的。此外,在支承体14和半导体本体8之间的足够量的可流动的焊料13具有如下优点:可以补偿在接合面上的可能存在的不平坦性。通过焊接层13尤其也使半导体本体8的侧边缘10上的介电层11稳定。
在图5所示的方法的中间步骤中,将生长衬底从半导体本体8剥离。尤其是在生长衬底由蓝宝石构成的情况下,该剥离可以借助激光剥离方法来进行。激光剥离方法本身在开头所引用的出版物WO 03065420A2中公开并且因此不再详细地阐述。在生长衬底由GaN构成的情况下,生长衬底的剥离例如可以通过氢离子的离子注入以及随后的热处理来实现。
如图6中所示,焊接层13可以在生长衬底剥离之后从半导体本体8之间的沟槽9中去除。焊接层13的去除例如可以借助刻蚀工艺来实现。但可替选地,也可能的是,焊接层13并不从半导体芯片之间的沟槽9中去除。在此情况下,焊接层13有利地起到稳定和保护层的作用。
半导体本体8的朝着原始生长衬底的、在完成的光电子半导体器件中用作辐射耦合输出面的表面18可以以另一刻蚀工艺来粗化,以便防止在半导体本体8内的多次全反射,并且以此方式改进辐射耦合输出。此外,接触层20可以施加到半导体本体8的背离支承体14的表面上,以便建立对半导体本体8的n区域的电接触。
带有设置到其上的半导体本体8的支承体14可以在另一方法步骤中通过沿着半导体芯片之间的沟槽9分开(如图5中通过虚线19所示的那样)而分割成带有一个或多个半导体本体8的单个的光电子半导体器件。
以此方式完成的光电子半导体器件在图7中示出。光电子半导体器件尤其可以是LED或者半导体激光器。
由于光电子半导体器件不具有生长衬底,所以在半导体本体8中产生的热可以有效地导出至支承体14。通过在半导体本体8的侧边缘上的介电层11降低了在侧边缘10上的短路的风险。
在该方法的另一实施例中,第一方法步骤对应于结合图1和图2所阐述的方法步骤并且因此不再次描述。在图8中示出了在实施焊接过程之前的带有施加到其上的层系统的生长衬底1和支承体14。
在支承体14上的带有接触层15、附着层16、润湿层17和焊接层的第二部分13b的层系统对应于图3中所示的层系统。
在该实施例中,施加到生长衬底1上的层系统与图3中所示的实施例不同在于,在施加用于焊接层的第一部分13a的增附和/或润湿层12之前将反射层21施加到介电层11上。反射层21如下部的介电层11那样地结构化,即其优选从半导体本体8的背离生长衬底1的表面沿着半导体本体8的侧边缘10延伸,并且在半导体本体8之间的沟槽9中在介电层11上延伸。
反射层21尤其可以包含Ag、Pt、Al和/或Rh或者由其构成。例如,其可以包含由Pt和Ag构成的两个部分层。
保护层22施加到反射层21上。保护层22保护反射层21以免与后续的层之一反应和/或以免后继的层的组成部分扩散至反射层21中。保护层22可以如介电层11那样例如是由氮化硅或氧化硅构成的层。然而,保护层22也可以具有金属或金属合金。保护层22如下部的反射层21和下部的介电层11那样结构化。
如在图3中所描述的实施例那样,增附和/或润湿层12和焊接层的第一部分13a施加到保护层22上。
图9、10和11中所示的方法步骤在其实施和有利的扩展方案方面对应于结合第一实施例所描述的图4、5和6并且因此不再详细阐述。
这样,在图9中所示的中间步骤中,支承体14与生长衬底1和半导体本体8构成的复合结构相连,其中焊接层的第一部分和焊接层的第二部分熔融成焊接层13,其完全填充半导体本体8之间的沟槽9。
在图10中所示的另外的中间步骤中,将生长衬底从半导体本体8剥离。
在图11中所示的另一中间步骤中,将焊接层13从半导体本体8之间的沟槽9中去除,并且将支承体14必要时通过沿着半导体本体8之间的沟槽9分开而分割成单个的半导体器件。
以此方式制造的光电子半导体器件在图12中示出。光电子半导体器件的半导体本体8并不具有生长衬底,而是有利地在与原始生长衬底对置的侧上与支承体14相连。支承体14尤其可以在其热学和电学特性方面被优化,而在此不必满足对生长衬底关于晶体结构和晶格常数方面的严格要求。尤其是,支承体14可以是锗支承体。
光电子半导体器件的半导体本体8的侧边缘10有利地由于反射层21而对于由半导体本体8的有源层3发射的辐射是高反射性的。由有源层3朝着侧边缘10发射的辐射有利地被反射层11向回反射,并且必要时在一次或多次进一步反射之后在辐射出射侧18上从半导体本体8耦合输出。此外,朝着支承体14发射的辐射有利地通过反射性的接触层6朝着辐射耦合输出面18反射。因此,光电子半导体器件的特征在于改进的朝着辐射耦合输出侧的光耦合输出。
该方法和该光电子半导体器件的其他优点和有利的扩展方案对应于前面所描述的第一实施例。
本发明并未通过借助实施例的描述而受到限制。更确切地说,本发明包括任意新的特征和特征的任意组合,尤其是包含在权利要求中的特征的任意组合,即使该特征或者该组合本身并未明确地在权利要求或者实施例中说明。

Claims (15)

1.一种用于制造光电子半导体器件的方法,具有如下方法步骤:
-将外延层序列(5)生长到生长衬底(1)上,
-将接触层(6)和后续的阻挡层(7)施加到外延层序列(5)的与所述生长衬底(1)背离的表面上,
-通过在所述外延层序列(5)中产生沟槽(9)来将所述外延层序列(5)结构化为单个的半导体本体(8),
-将介电层(11)至少施加到所述半导体本体(8)的在所述沟槽(9)中暴露的侧边缘(10)上,
-将焊接层(13)的第一部分(13a)施加到所述半导体本体(8)上和所述半导体本体(8)之间的沟槽(9)中,
-将所述焊接层(13)的第二部分(13b)施加到支承体(14)上,
-将所述半导体本体(8)在背离所述生长衬底(1)的侧上借助所述焊接层(13)与所述支承体(14)相连,其中所述焊接层(13)的第一部分(13a)和第二部分(13b)彼此熔融,并且在所述半导体本体(8)之间的沟槽(9)被所述焊接层(13)填充,以及
-剥离所述生长衬底(1)。
2.根据权利要求1所述的方法,其中所述介电层(11)包含氮化硅或者氧化硅。
3.根据权利要求1或2所述的方法,其中在施加所述介电层(11)之后将反射层(21)施加到所述介电层(11)上。
4.根据权利要求3所述的方法,其中所述反射层(21)包含Ag、Pt、Al或Rh。
5.根据权利要求3或4所述的方法,其中将保护层(22)施加到所述反射层(21)上。
6.根据权利要求5所述的方法,其中所述保护层(22)包含氮化硅、氧化硅、金属或者金属化合物。
7.根据上述权利要求之一所述的方法,其中所述焊接层(13)在剥离生长衬底(1)之后从所述半导体本体(8)之间的沟槽(9)中去除。
8.根据权利要求1至6之一所述的方法,其中所述焊接层(13)在剥离生长衬底(1)之后保留在所述半导体本体(8)之间的沟槽(9)中。
9.根据上述权利要求之一所述的方法,其中在所述沟槽(9)中的支承体(14)分开成单个的半导体器件。
10.一种光电子半导体器件,其具有半导体本体(8),所述半导体本体借助焊接层(13)与支承体(14)的主面连接,其中所述半导体本体(8)的侧边缘(10)设置有介电层(11),并且反射层(21)被施加到所述介电层(11)上。
11.根据权利要求10所述的光电子半导体器件,其中所述介电层(11)包含氮化硅或者氧化硅。
12.根据权利要求10或11所述的光电子半导体器件,其中所述反射层(21)包含Ag、Pt、Al或者Rh。
13.根据权利要求10至12之一所述的光电子半导体器件,其中保护层(22)设置在所述反射层(21)上。
14.根据权利要求13所述的光电子半导体器件,其中所述保护层(22)包含氮化硅、氧化硅、金属或者金属化合物。
15.根据权利要求10至14之一所述的光电子半导体器件,其中所述半导体本体(8)不具有生长衬底。
CN200980139340XA 2008-10-06 2009-09-08 用于制造光电子半导体器件的方法以及光电子半导体器件 Expired - Fee Related CN102171845B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008050573A DE102008050573A1 (de) 2008-10-06 2008-10-06 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102008050573.0 2008-10-06
PCT/DE2009/001269 WO2010040331A1 (de) 2008-10-06 2009-09-08 Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement

Publications (2)

Publication Number Publication Date
CN102171845A true CN102171845A (zh) 2011-08-31
CN102171845B CN102171845B (zh) 2013-07-31

Family

ID=41522173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980139340XA Expired - Fee Related CN102171845B (zh) 2008-10-06 2009-09-08 用于制造光电子半导体器件的方法以及光电子半导体器件

Country Status (7)

Country Link
US (1) US8367438B2 (zh)
EP (1) EP2332183A1 (zh)
JP (1) JP2012504875A (zh)
KR (1) KR20110082540A (zh)
CN (1) CN102171845B (zh)
DE (1) DE102008050573A1 (zh)
WO (1) WO2010040331A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609430A (zh) * 2014-11-19 2016-05-25 三星电子株式会社 预封装件和制造半导体封装件的方法以及电子装置
CN107910405A (zh) * 2017-09-27 2018-04-13 华灿光电(浙江)有限公司 一种发光二极管芯片的制作方法
CN110476260A (zh) * 2017-03-27 2019-11-19 欧司朗光电半导体有限公司 光电子半导体器件和制造方法
CN111769438A (zh) * 2019-04-02 2020-10-13 苏州长瑞光电有限公司 面射型激光装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6909111B2 (en) 2000-12-28 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a light emitting device and thin film forming apparatus
TW201318215A (zh) * 2011-10-18 2013-05-01 Chi Mei Lighting Tech Corp 發光二極體及其製造方法
TW201351699A (zh) * 2012-06-05 2013-12-16 Lextar Electronics Corp 發光二極體及其製造方法
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013109316A1 (de) 2013-05-29 2014-12-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2018508972A (ja) * 2014-12-19 2018-03-29 グロ アーベーGlo Ab バックプレーン上に発光ダイオードアレイを生成する方法
KR20170133347A (ko) * 2015-03-30 2017-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 소자, 발광 유닛, 발광 패널 장치, 및 발광 패널 장치의 구동 방법
US10193038B2 (en) 2016-04-04 2019-01-29 Glo Ab Through backplane laser irradiation for die transfer
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927158B2 (ja) 1993-09-29 1999-07-28 サンケン電気株式会社 半導体発光素子
US5972157A (en) * 1995-11-20 1999-10-26 Alliedsignal Inc. Joining of rough carbon-carbon composites with high joint strength
US20020017652A1 (en) 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
DE10059532A1 (de) * 2000-08-08 2002-06-06 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10307280B4 (de) * 2002-11-29 2005-09-01 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements
US6929966B2 (en) 2002-11-29 2005-08-16 Osram Opto Semiconductors Gmbh Method for producing a light-emitting semiconductor component
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
US7208334B2 (en) * 2004-03-31 2007-04-24 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device, acid etching resistance material and copolymer
CN100388517C (zh) * 2004-07-08 2008-05-14 夏普株式会社 氮化物系化合物半导体发光元件及其制造方法
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US20060237735A1 (en) * 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting
JP2007103460A (ja) * 2005-09-30 2007-04-19 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
KR101329908B1 (ko) * 2006-10-13 2013-11-14 퓨처 라이트 리미티드 라이어빌러티 컴퍼니 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조방법
KR100856230B1 (ko) * 2007-03-21 2008-09-03 삼성전기주식회사 발광장치, 발광장치의 제조방법 및 모놀리식 발광다이오드어레이

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609430A (zh) * 2014-11-19 2016-05-25 三星电子株式会社 预封装件和制造半导体封装件的方法以及电子装置
CN105609430B (zh) * 2014-11-19 2018-07-06 三星电子株式会社 预封装件和制造半导体封装件的方法以及电子装置
CN110476260A (zh) * 2017-03-27 2019-11-19 欧司朗光电半导体有限公司 光电子半导体器件和制造方法
CN107910405A (zh) * 2017-09-27 2018-04-13 华灿光电(浙江)有限公司 一种发光二极管芯片的制作方法
CN107910405B (zh) * 2017-09-27 2019-08-23 华灿光电(浙江)有限公司 一种发光二极管芯片的制作方法
CN111769438A (zh) * 2019-04-02 2020-10-13 苏州长瑞光电有限公司 面射型激光装置
CN111769438B (zh) * 2019-04-02 2021-10-15 苏州长瑞光电有限公司 面射型激光装置

Also Published As

Publication number Publication date
WO2010040331A1 (de) 2010-04-15
EP2332183A1 (de) 2011-06-15
DE102008050573A1 (de) 2010-04-08
KR20110082540A (ko) 2011-07-19
CN102171845B (zh) 2013-07-31
US8367438B2 (en) 2013-02-05
US20110186953A1 (en) 2011-08-04
JP2012504875A (ja) 2012-02-23

Similar Documents

Publication Publication Date Title
CN102171845B (zh) 用于制造光电子半导体器件的方法以及光电子半导体器件
CN101720513B (zh) 光电子器件和用于制造多个光电子器件的方法
KR101247727B1 (ko) 반도체 소자 제조 방법
CN101796656B (zh) 光电子器件
CN103477452B (zh) 光电子半导体芯片
CN107924974B (zh) 光电子半导体器件及其制造方法
KR100495215B1 (ko) 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
CN102754229B (zh) 发光装置、及发光装置的制造方法
US6838704B2 (en) Light emitting diode and method of making the same
CN103069589B (zh) 发光器件、发光结构及其制造方法
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US7838892B2 (en) Optoelectronic semiconductor chip and method for forming a contact structure for making electrical contact with an optoelectronic semiconductor chip
KR101581957B1 (ko) 반도체 발광 장치의 제조 방법 및 반도체 발광 장치
US7642543B2 (en) Semiconductor light emitting device having metal reflective layer
US9331453B2 (en) Laser diode device
JP5628056B2 (ja) 半導体発光素子
KR20070068435A (ko) 박막 반도체 칩의 제조 방법
US9008138B2 (en) Laser diode device
KR20090079122A (ko) 반사 구조물 및 이를 구비하는 발광 장치
US20060180804A1 (en) Thin-film semiconductor component and production method for said component
KR20140140803A (ko) 발광 소자 및 그 제조 방법
US10490698B2 (en) Optoelectronic semiconductor chip and method of producing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130731