KR101329908B1 - 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조방법 - Google Patents

반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조방법 Download PDF

Info

Publication number
KR101329908B1
KR101329908B1 KR1020087009524A KR20087009524A KR101329908B1 KR 101329908 B1 KR101329908 B1 KR 101329908B1 KR 1020087009524 A KR1020087009524 A KR 1020087009524A KR 20087009524 A KR20087009524 A KR 20087009524A KR 101329908 B1 KR101329908 B1 KR 101329908B1
Authority
KR
South Korea
Prior art keywords
layer
alloy layer
light emitting
eutectic
semiconductor element
Prior art date
Application number
KR1020087009524A
Other languages
English (en)
Other versions
KR20090064346A (ko
Inventor
구니오 다께우찌
야스미쯔 구노
Original Assignee
퓨처 라이트 리미티드 라이어빌러티 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퓨처 라이트 리미티드 라이어빌러티 컴퍼니 filed Critical 퓨처 라이트 리미티드 라이어빌러티 컴퍼니
Publication of KR20090064346A publication Critical patent/KR20090064346A/ko
Application granted granted Critical
Publication of KR101329908B1 publication Critical patent/KR101329908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

지지 기판과 반도체 소자층의 박리가 생기는 것을 억제하면서, 신뢰성이 높은 반도체 발광 소자가 얻어진다. 이 반도체 발광 소자는, 지지 기판(1)과, 지지 기판(1) 위에 형성된 제1 접합층(2a)과, 제1 접합층(2a) 위에 형성된 제2 접합층(2b)과, 제2 접합층(2b) 위에 형성된 제3 접합층(2c)과, 제3 접합층(2c) 위에 형성된 반도체 소자층(3)을 구비하고 있다. 또한, 제2 접합층(2b)의 융점은, 제1 접합층(2a) 및 제3 접합층(2c)의 융점보다도 낮다.
지지 기판, 반도체 소자층, 접합층, 융점, 공정 합금층

Description

반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조 방법{SEMICONDUCTOR LIGHT-EMITTING DEVICE, ILLUMINATOR AND METHOD OF MANUFACTURING SEMICONDUCTOR LIGHT-EMITTING DEVICE}
본 발명은, 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조 방법에 관한 것으로, 특히, 지지 기판 위에 발광층을 포함하는 반도체 소자층이 접합되어 있는 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조 방법에 관한 것이다.
종래, 지지 기판 위에 발광층을 포함하는 반도체 소자층이 접합되어 있는 반도체 발광 소자가 알려져 있다. 이와 같은 반도체 발광 소자는, 예를 들면, 일본 특개 2006-49871호 공보 및 일본 특개 2004-235506호 공보에 개시되어 있다. 이들 반도체 발광 소자에서는, 성장 기판 위에 고품질의 반도체 소자층을 형성한 후, 성장 기판과는 상이한 지지 기판 위에 반도체 소자층을 접합함으로써 형성되어 있다. 또한，이 접합 후, 반도체 소자층으로부터 성장 기판을 제거함으로써, 성장 기판을 재이용하는 것이 가능하다.
도 18은, 종래의 발광 다이오드 소자의 구조를 설명하기 위한 단면도이다. 도 18을 참조하여, 종래의 발광 다이오드 소자의 구조에 대해서 설명한다.
종래의 발광 다이오드 소자에서는, 도 18에 도시한 바와 같이, Si로 이루어지는 지지 기판(101) 위에 접합층(102)을 개재하여 GaN계의 반도체 소자층(103)이 형성되어 있다. 반도체 소자층(103)은, p형 GaN계 반도체층(103a), 활성층(103d) 및 n형 GaN계 반도체층(103f)으로 구성되어 있다.
구체적인 구조로서는, p형 GaN계 반도체층(103a)은, 약 200㎚의 두께를 갖는다. p형 GaN계 반도체층(103a) 위에는, 약 50㎚의 두께를 갖고, 웰층과 장벽층이 교대로 형성된 MQW(Multiple Quantum Well) 구조를 갖는 활성층(103d)이 형성되어 있다. 활성층(103d) 위에는, 약 7㎛의 두께를 갖는 n형 GaN계 반도체층(103f)이 형성되어 있다.
p형 GaN계 반도체층(103a)의 하면 위에는, 약 3㎚의 두께를 갖는 Pd층과 약 150㎚의 두께를 갖는 Ag층의 적층막으로 이루어지는 p측 전극(105)이 형성되어 있다. 또한，p측 전극(105)의 하면 위에는, 약 50㎚의 두께를 갖는 Mo로 이루어지는 배리어층(106)이 형성되어 있다.
또한, 반도체 소자층(103)의 상면 위에는, 반도체 소자층(103)측으로부터 약 15㎚의 두께를 갖는 Ti층과 약 150㎚의 두께를 갖는 Al층의 적층막으로 이루어지는n측 전극(107)이 형성되어 있다.
지지 기판(101)의 상면 위에는, 약 15㎚의 두께를 갖는 Ti층과 약 150㎚의 두께를 갖는 Al층이 이 순서로 형성된 오믹층(101a)이 형성되어 있다.
오믹층(101a)과 배리어층(106) 사이에 형성되어 있는 접합층(102)은, 오믹층(101a) 위에 형성된 약 3㎛의 두께를 갖는 Au로 이루어지는 제1 접합층(102a)과, 제1 접합층(102a) 위에 형성된 약 3㎛의 두께를 갖는 Au-Sn 합금(Sn 함유량 : 약 20질량%)으로 이루어지는 제2 접합층(102b)과, 제2 접합층(102b) 위에 형성된 약 100㎚의 두께를 갖는 Au로 이루어지는 제3 접합층(102c)으로 구성되어 있다.
도 19∼도 21은, 도 18에 도시한 종래의 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도이다. 다음으로, 도 18∼도 21을 참조하여, 종래의 발광 다이오드 소자의 제조 프로세스에 대해서 설명한다.
우선, 도 19에 도시한 바와 같이, MOCVD(Metal Organic Chemical Vapor deposition)법에 의해, 사파이어로 이루어지는 성장 기판(108) 위에, 약 20㎚의 두께를 갖는 GaN계 반도체로 이루어지는 버퍼층(109)을 형성한다. 계속해서, MOCVD법에 의해, 버퍼층(109) 위에, 상기한 막 두께를 갖는 n형 GaN계 반도체층(103f), 활성층(103d) 및 p형 GaN계 반도체층(103a)를 이 순서로 형성한다. 다음으로, 전자 빔 증착(EB)법을 이용하여, p형 GaN계 반도체층(103a) 위에, 각각 상기한 막 두께를 갖는 Pd층 및 Ag층을 이 순서로 형성함으로써, p측 전극(105)을 형성한다. 또한，EB법을 이용하여, p측 전극(105) 위에, 약 50㎚의 두께를 갖는 Mo로 이루어지는 배리어층(106)을 형성한다.
다음으로, 도 19에 도시한 바와 같이, EB법에 의해, 배리어층(106) 위에 각각 상기한 막 두께 및 조성을 갖는 제3 접합층(102c) 및 제2 접합층(102b)을 이 순서로 형성한다.
다음으로, 도 20에 도시한 바와 같이, 지지 기판(101) 위에, EB법을 이용하여, 각각 상기한 막 두께를 갖는 Ti층 및 Al층을 이 순서로 형성함으로써, 오믹층(101a)을 형성한다. 또한，EB법을 이용하여, 오믹층(101a) 위에, 약 3㎛의 두께를 갖는 Au로 이루어지는 제1 접합층(102a)을 형성한다.
다음으로, 도 21에 도시한 바와 같이, 제1 접합층(102a)과 제2 접합층(102b)이 접촉하도록 지지 기판(101) 위에 성장 기판(108)을 배치한다. 계속해서, 지지 기판(101)과 성장 기판(108)을 약 290℃, 약 200N/㎠의 조건에서 가열 압착함으로써, 제1 접합층(102a)과 제2 접합층(102b)이 접합된다. 그 후, 도면에서 화살표로 나타내는 바와 같이, 성장 기판(108)측으로부터 버퍼층(109)을 향하여, YAG 제3 고조파 레이저(파장 : 355㎚)을 조사함으로써, 성장 기판(108)과 버퍼층(109)과 n형 GaN계 반도체층(103f)의 일부를 열분해함과 함께, 성장 기판(108)과 버퍼층(109)을 제거한다.
다음으로, 도 18에 도시한 바와 같이, n형 GaN계 반도체층(103f)의 상면을 연마하여, 표면에 잔류하고 있는 버퍼층(109) 등을 제거한 후, n형 GaN계 반도체층(103f) 위에, 각각 상기한 막 두께를 갖는 Ti층 및 Al층을 이 순서로 형성함으로써, n측 전극(107)을 형성한다. 마지막으로, 지지 기판(101)의 하면(반도체 소자층(103)을 접합하고 있지 않은 면)측에 다이싱에 의해 스크라이브 라인을 형성하고, 이 스크라이브 라인을 따라서 지지 기판(101)에 접합된 반도체 소자층(103)마다 지지 기판(101)을 분할한다. 이와 같이 하여, 종래의 발광 다이오드 소자가 형성된다.
그러나, 상기한 종래의 발광 다이오드 소자에서도, 지지 기판(101)과 반도체 소자층(103)의 접합 강도가 충분하지는 않다. 그 때문에, 예를 들면, 성장 기 판(108)을 제거할 때에 지지 기판(101)과 접합층(102) 사이나 접합층(102)과 반도체 소자층(103) 사이에서 박리가 생기게 되는 경우가 있다고 하는 문제점이 있다. 또한, 종래의 발광 다이오드 소자에서는, 접합할 때의 가열에 기인하는 부하에 의해, 접합면에 가까운 반도체 소자층(103)이나 p측 전극(105) 등에 크랙이나 박리가 생기는 경우가 있다. 이 경우에는, 발광 다이오드 소자의 동작 전압이 증가하거나, 또는 동작 전류가 흐르지 않아 발광하지 않거나 하는 경우가 있으므로, 발광 다이오드 소자의 신뢰성이 낮아진다고 하는 문제점이 있다.
<발명의 개시>
본 발명은, 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로서, 본 발명의 하나의 목적은, 지지 기판과 반도체 소자층의 박리가 생기는 것을 억제하면서, 신뢰성이 높은 반도체 발광 소자 및 조명 장치를 제공하는 것이다.
본 발명의 다른 하나의 목적은, 지지 기판과 반도체 소자층의 박리가 생기는 것을 억제하면서, 신뢰성이 높은 반도체 발광 소자의 제조 방법을 제공하는 것이다.
본 발명의 제1 국면에 따른 반도체 발광 소자는, 지지 기판과, 지지 기판 위에 형성된 제1 공정 합금층과, 제1 공정 합금층 위에 형성된 제2 공정 합금층과, 제2 공정 합금층 위에 형성된 제3 공정 합금층과, 제3 공정 합금층 위에 형성된 발광층을 포함하는 반도체 소자층을 구비하고, 제2 공정 합금층의 융점은, 제1 및 제3 공정 합금층의 융점보다도 낮다. 또한, 본 발명에서, 「반도체 발광 소자」란, 예를 들면, 발광 다이오드 소자나 반도체 레이저 소자 등을 포함하는 넓은 개념이 다. 또한, 본 발명에서, 「공정 합금」이란, 예를 들면 땜납 등의 복수의 금속이 서로 고용한 공정 조직을 갖는 저융점의 합금을 의미한다.
본 발명의 제1 국면에 따른 반도체 발광 소자에서는, 상기한 바와 같이, 반도체 소자층과 지지 기판을 저융점의 공정 합금에 의해 접합함으로써, 저온에서의 접합이 가능하다. 또한, 지지 기판측 및 반도체 소자층측에 상대적으로 융점이 높은 제1 공정 합금층 및 제3 공정 합금층을 형성하고, 제1 공정 합금층 및 제3 공정 합금층 사이에 상대적으로 융점이 낮은 제2 공정 합금층을 형성함으로써, 제2 공정 합금층은 용융하고 있고, 또한, 제1 공정 합금층 및 제3 공정 합금층은 용융하지 않고 연화되어 있는 상태에서 지지 기판과 반도체 소자층을 접합할 수 있다. 이에 의해, 지지 기판, 반도체 소자층, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층 사이에 생기는 열응력을 완화할 수 있다.
또한, 제1 국면에서는, 지지 기판과 반도체 소자층 사이에 요철 형상에 의한 간극이 있는 경우라도, 연화된 제1 공정 합금층 및 제3 공정 합금층과, 용융한 제2 공정 합금층이 그 요철 형상 부분에 매립되기 쉬우므로, 접합 면적을 크게 할 수 있다. 이에 의해, 접합 강도를 향상시킬 수 있으므로, 지지 기판과 반도체 소자층의 박리가 생기는 것을 억제할 수 있다. 또한, 접합 면적을 크게 할 수 있으므로, 레이저 조사 시의 방열을 균일하게, 또한, 효율적으로 행할 수 있다.
이들의 결과, 열응력 등에 의한 부하에 기인하여 반도체 소자층에 데미지가 생기는 것을 억제할 수 있으므로, 그 데미지에 기인하여 동작 전압이 높아지거나, 전류가 흐르지 않아 발광하지 않는 등의 문제가 생기는 것을 억제할 수 있다. 이 에 의해, 신뢰성이 높은 반도체 발광 소자를 얻을 수 있다.
상기 제1 국면에 따른 반도체 발광 소자에서, 바람직하게는, 반도체 소자층의 측면에는, 절연층을 개재하여 제3 공정 합금층이 형성되어 있다. 이와 같이 구성하면, 반도체 소자층에 흘리는 전류가 반도체 소자층의 측면에 형성된 제3 공정 합금층에 리크하는 것을 억제하면서, 반도체 소자층의 측면에 제3 공정 합금층을 형성할 수 있다. 이와 같이, 반도체 소자층의 측면측에도 제3 공정 합금층을 형성함으로써, 반도체 소자층의 측면측에 제3 공정 합금층이 형성되어 있지 않은 경우와 달리, 반도체 소자층의 측면의 열을 빠져나가게 할 수 있다. 이에 의해, 지지 기판, 반도체 소자층, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층 사이에 생기는 열응력을 유효하게 완화할 수 있다.
상기 제1 국면에 따른 반도체 발광 소자에서, 바람직하게는, 제2 공정 합금층의 열팽창 계수는, 제1 공정 합금층 및 제3 공정 합금층의 열팽창 계수보다 크다. 이와 같이 구성하면, 열팽창 계수가 큰 제2 공정 합금층이 변형되는 것을, 제2 공정 합금층의 양측에 형성된 열팽창 계수가 작은 제1 공정 합금층 및 제3 공정 합금층에 의해 양측으로부터 억제할 수 있다. 이에 의해, 지지 기판, 반도체 소자층, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층 사이에 생기는 열응력의 영향을 더욱 완화할 수 있다.
상기 제1 국면에 따른 반도체 발광 소자에서, 바람직하게는, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층은, 각각, Au-Sn 합금, Au-Ge 합금 및 Au-Si 합금 중 적어도 어느 하나를 함유한다. 이와 같이 구성하면, 융점이 낮은 Au- Sn 합금, Au-Ge 합금 또는 Au-Si 합금에 의해, 비교적 저온으로 가열함으로써 지지 기판과 반도체 소자층을 접합할 수 있다.
상기 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층이, 각각, Au-Sn 합금, Au-Ge 합금 및 Au-Si 합금 중 적어도 어느 하나를 함유하는 구성에서, 바람직하게는, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층은, Au-Sn 합금으로 이루어지고, 제2 공정 합금층의 Sn의 함유율은, 제1 공정 합금층 및 제3 공정 합금층의 Sn의 함유율보다도 크다. 이와 같이 구성하면, 용이하게, 제2 공정 합금층의 융점을 제1 및 제3 공정 합금층의 융점보다도 낮게 할 수 있다.
상기 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층이, 각각, Au-Sn 합금, Au-Ge 합금 및 Au-Si 합금 중 적어도 어느 하나를 함유하는 구성에서, 바람직하게는, 제1 공정 합금층 및 제3 공정 합금층은, Au-Ge 합금으로 이루어지고, 제2 공정 합금층은, Au-Sn 합금으로 이루어진다. 이와 같이 구성하면, 제1 공정 합금층 및 제3 공정 합금층을 Au-Sn 합금으로 구성하는 경우와 비교하여, 지지 기판과 반도체 소자층의 접합 강도를 향상시킬 수 있다. 또한，이 효과는, 후술하는 실험에 의해 검증된 것이다.
본 발명의 제2 국면에 따른 조명 장치는, 지지 기판과, 지지 기판 위에 형성된 제1 공정 합금층과, 제1 공정 합금층 위에 형성된 제2 공정 합금층과, 제2 공정 합금층 위에 형성된 제3 공정 합금층과, 제3 공정 합금층 위에 형성된 발광층을 포함하는 반도체 소자층을 포함하고, 제2 공정 합금층의 융점은, 제1 공정 합금층 및 제3 공정 합금층의 융점보다도 낮은 반도체 발광 소자를 구비하고 있다.
본 발명의 제2 국면에 따른 조명 장치에서는, 상기한 바와 같이, 상기 제1 국면에 따른 반도체 발광 소자를 형성함으로써, 상기 제1 국면에 따른 동작 전압이 낮은 반도체 발광 소자를 발광시킴으로써 조명을 행할 수 있다. 이에 의해, 소비 전력이 작고, 에너지 효율이 높은 조명 장치를 얻을 수 있다.
본 발명의 제3 국면에 따른 반도체 발광 소자의 제조 방법은, 발광층을 포함하는 반도체 소자층을 형성하는 공정과, 지지 기판과 반도체 소자층 사이에, 지지 기판측으로부터 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층을 이 순서로 배치하는 공정과, 가열함으로써, 반도체 소자층과 상기 지지 기판을, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층을 개재하여 접합하는 공정을 구비하고, 제2 공정 합금층의 융점은, 제1 공정 합금 및 제3 공정 합금층의 융점보다도 낮고, 반도체 소자층과 지지 기판을 접합하는 공정에서의 가열 온도는, 제2 공정 합금층의 융점 이상이며, 또한, 제1 공정 합금층 및 제3 공정 합금층의 융점 미만이다.
본 발명의 제3 국면에 따른 반도체 발광 소자의 제조 방법에서는, 상기한 바와 같이, 제2 공정 합금층의 융점 이상이며, 또한, 제1 공정 합금층 및 제3 공정 합금층의 융점 미만의 온도로 가열함으로써, 제2 공정 합금층은 용융하고 있고, 또한, 제1 공정 합금층 및 제3 공정 합금층은 용융하지 않고 연화된 상태에서 지지 기판과 반도체 소자층을 접합할 수 있다. 이에 의해, 비교적 저온에서의 접합이 가능하게 되므로, 지지 기판, 반도체 소자층, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층 사이에 생기는 열응력을 완화할 수 있다. 또한, 지지 기판과 반도체 소자층 사이에 요철 형상에 의한 간극이 있는 경우라도, 연화된 제1 공정 합금층 및 제3 공정 합금층과, 용융한 제2 공정 합금층이 그 요철 형상 부분에 매립되기 쉬우므로, 접합 면적을 크게 할 수 있다. 이에 의해, 접합 강도를 향상시킬 수 있으므로, 지지 기판과 반도체 소자층의 박리가 생기는 것을 억제할 수 있다. 또한, 접합 면적을 크게 할 수 있으므로, 레이저 조사 시의 방열을 균일하게, 또한, 효율적으로 행할 수 있다. 이들의 결과, 열응력 등에 의한 부하에 기인하여 반도체 소자층에 데미지가 생기는 것을 억제할 수 있으므로, 그 데미지에 기인하여 동작 전압이 높아지거나, 전류가 흐르지 않아 발광하지 않는 등의 문제가 생기는 것을 억제할 수 있다. 이에 의해, 신뢰성이 높은 반도체 발광 소자를 얻을 수 있다.
상기 제3 국면에 따른 반도체 발광 소자의 제조 방법에서, 바람직하게는, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층을 배치하는 공정은, 반도체 소자층 위에, 제3 공정 합금층, 제2 공정 합금층 및 제1 공정 합금층을 이 순서로 형성하는 공정과, 제1 공정 합금층 위에 지지 기판을 배치하는 공정을 포함한다. 이와 같이 구성하면, 제3 공정 합금층, 제2 공정 합금층 및 제1 공정 합금층을 이 순서로 반도체 소자층 위에 형성한 후, 제1 공정 합금층 위에 지지 기판을 배치한 상태에서 지지 기판과 반도체 소자층을 가열함으로써, 용이하게 지지 기판과 반도체 소자를 접합할 수 있다.
상기 제3 국면에 따른 반도체 발광 소자의 제조 방법에서, 바람직하게는, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층을 배치하는 공정은, 반도체 소자층 위에, 제3 공정 합금층, 제2 공정 합금층 및 제1 공정 합금층의 일부를 이 순서로 형성하는 공정과, 지지 기판 위에 제1 공정 합금층의 일부를 형성하는 공정과, 반도체 소자층 위에 형성된 제1 공정 합금층의 일부 위에, 지지 기판 위에 형성된 제1 공정 합금층의 일부를 배치하는 공정을 포함한다. 이와 같이 구성하면, 제3 공정 합금층, 제2 공정 합금층 및 제1 공정 합금층의 일부를 이 순서로 반도체 소자층 위에 형성하고, 지지 기판 위에 제1 공정 합금층의 일부를 형성한 후, 반도체 소자층 위에 형성된 제1 공정 합금층의 일부 위에, 지지 기판 위에 형성된 제1 공정 합금층의 일부를 배치한 상태에서 지지 기판과 반도체 소자층을 가열함으로써, 용이하게 지지 기판과 반도체 소자를 접합할 수 있다.
상기 제3 국면에 따른 반도체 발광 소자의 제조 방법에서, 바람직하게는, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층을 배치하는 공정은, 반도체 소자층의 측면에 절연층을 개재하여 제3 공정 합금층을 형성하는 공정을 포함한다. 이와 같이 구성하면, 반도체 소자층에 흘리는 전류를 반도체 소자층의 측면에 형성된 제3 공정 합금층에 리크하지 않고, 반도체 소자층의 측면에 제3 공정 합금층을 형성할 수 있다. 이와 같이, 반도체 소자층의 측면측에도 제3 공정 합금층을 형성함으로써, 반도체 소자층의 측면측에 제3 공정 합금층이 형성되어 있지 않은 경우와 달리, 반도체 소자층의 측면의 열을 빠져나가게 할 수 있다. 이에 의해, 지지 기판, 반도체 소자층, 제1 공정 합금층, 제2 공정 합금층 및 제3 공정 합금층 사이에 생기는 열응력을 유효하게 완화할 수 있다.
상기 제3 국면에 따른 반도체 발광 소자의 제조 방법에서, 바람직하게는, 반 도체 소자층을 형성하는 공정은, 성장 기판 위에 반도체 소자층을 형성하는 공정을 포함하고, 성장 기판을 반도체 소자층으로부터 제거하는 공정을 더 구비한다. 이와 같이 구성하면, 성장 기판 위에 형성한 반도체 소자층과 지지 기판의 접합을 행한 후, 성장 기판을 반도체 소자층으로부터 제거함으로써, 반도체 발광 소자를 소형화 및 박층화할 수 있다. 또한, 동일한 성장 기판을 재이용하여 반도체 발광 소자를 형성할 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 발광 다이오드 소자의 구조를 설명하기 위한 단면도.
도 2는 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 3은 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 4는 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 5는 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 6은 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 7은 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하 기 위한 단면도.
도 8은 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 9는 본 발명의 제2 실시 형태에 따른 발광 다이오드 소자의 구조를 설명하기 위한 단면도.
도 1O은 제2 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 11은 제2 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 12는 제2 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 13은 본 발명의 제3 실시 형태에 따른 조명 장치를 도시하는 평면도.
도 14는 제3 실시 형태에 따른 조명 장치의 발광 유닛을 도시하는 평면도.
도 15는 제3 실시 형태에 따른 조명 장치의 셀을 도시하는 단면도.
도 16은 실시예 6에 따른 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 17은 실시예 6에 따른 발광 다이오드 소자를 도시하는 단면도.
도 18은 종래의 발광 다이오드 소자의 구조를 설명하기 위한 단면도.
도 19는 종래의 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 20은 종래의 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
도 21은 종래의 발광 다이오드 소자의 제조 프로세스를 설명하기 위한 단면도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태를 도면에 기초하여 설명한다.
(제1 실시 형태)
도 1을 참조하여, 본 발명의 제1 실시 형태에 따른 발광 다이오드 소자의 구조에 대해서 설명한다.
본 발명의 제1 실시 형태에 따른 발광 다이오드 소자에서는, 도 1에 도시한 바와 같이, 약 35O㎛의 두께를 갖는 p형 Ge로 이루어지는 지지 기판(1) 위에 접합층(2)을 개재하여 GaN계의 반도체 소자층(3)이 형성되어 있다. 반도체 소자층(3)은, p형 컨택트층(3a), p형 클래드층(3b), p형 캡층(3c), 활성층(3d), n형 클래드층(3e) 및 n형 컨택트층(3f)으로 구성되어 있다. 또한, 활성층(3d)은, 본 발명의 「발광층」의 일례이다.
구체적인 구조로서는, p형 컨택트층(3a)은, 약 5㎚의 두께를 갖는 Mg가 도프 된 Ga0 .95In0 .05N으로 이루어진다. p형 컨택트층(3a) 위에는, 약 100㎚의 두께를 갖는 Mg가 도프된 Al0 .1Ga0 .9N으로 이루어지는 p형 클래드층(3b)이 형성되어 있다. p 형 클래드층(3b) 위에는, 약 20㎚의 두께를 갖는 Mg가 도프된 Al0 .1Ga0 .9N으로 이루어 지는 p형 캡층(3c)이 형성되어 있다.
p형 캡층(3c) 위에 형성되어 있는 활성층(3d)은, 약 5㎚의 두께를 갖는 언도프의 Ga0 .9In0 .1N으로 이루어지는 3개의 웰층과 약 10㎚의 두께를 갖는 언도프의 GaN으로 이루어지는 4개의 장벽층이 교대로 형성된 MQW 구조를 구비하고 있다. 활성층(3d) 위에는, 약 150㎚의 두께를 갖는 Si가 도프된 Al0 .1Ga0 .9N으로 이루어지는 n형 클래드층(3e)이 형성되어 있다. n형 클래드층(3e) 위에는, 약 4㎛의 두께를 갖는 Si가 도프된 Ga0 .95In0 .05N으로 이루어지는 n형 컨택트층(3f)이 형성되어 있다.
각 층(3a∼3f)이 노출되어 있는 반도체 소자층(3)의 측면 위에는, 약 500㎚의 두께를 갖는 SiO2로 이루어지는 절연층(4)이 형성되어 있다. 절연층(4)은, 반도체 소자층(3)의 하면에까지 돌아 들어가 있고, 절연층(4)의 개구부(4a)로부터 p형 컨택트층(3a)이 노출되어 있다. 또한, 반도체 소자층(3)의 측면 위 및 하면 위에는, 절연층(4)을 덮도록, p측 전극(5) 및 배리어층(6)이 이 순서로 형성되어 있다. p측 전극(5)에서는, 절연층(4) 및 p형 컨택트층(3a)측으로부터 약 3㎚의 두께를 갖는 Pd층 및 약 150㎚의 두께를 갖는 Ag층이 이 순서로 적층되어 있다. 또한, 배리어층(6)에서는，p측 전극(5)측으로부터 약 30㎚의 두께를 갖는 Ti층, 약 100㎚의 두께를 갖는 Pd층 및 약 300㎚의 두께를 갖는 Au층이 이 순서로 적층되어 있다.
또한, 반도체 소자층(3)의 상면 위에는, 반도체 소자층(3)측으로부터 약 6㎚의 두께를 갖는 Al층, 약 10㎚의 두께를 갖는 Pd층 및 약 300㎚의 두께를 갖는 Au층이 이 순서로 적층된 n측 전극(7)이 형성되어 있다.
지지 기판(1)의 상면 위에는, 약 150㎚의 두께를 갖는 Ni층 및 약 100㎚의 두께를 갖는 Au층이 이 순서로 형성된 오믹층(1a)이 형성되어 있다.
오믹층(1a)과 배리어층(6) 사이에 형성되어 있는 접합층(2)은, 오믹층(1a) 위에 형성된 약 1㎛의 두께를 갖는 Au-Sn 합금(Sn 함유량 : 약 20질량%, 융점 : 약 278℃, 열팽창 계수 : 약 17.5×10-6/K)(이하, Au-Sn20으로 나타냄)으로 이루어지는 제1 접합층(2a)과, 제1 접합층(2a) 위에 형성된 약 3㎛의 두께를 갖는 Au-Sn 합금(Sn 함유량 : 약 90질량%, 융점 : 약 217℃, 열팽창 계수 : 약 13.6×10-6/K)(이하, Au-Sn90으로 나타냄)으로 이루어지는 제2 접합층(2b)과, 제2 접합층(2b) 위에 형성된 약 1㎛의 두께를 갖는 Au-Sn20으로 이루어지는 제3 접합층(2c)으로 구성되어 있다. 또한, 제1 접합층(2a), 제2 접합층(2b) 및 제3 접합층(2c)은, 각각, 본 발명의 「제1 공정 합금층」, 「제2 공정 합금층」 및 「제3 공정 합금층」의 일례이다. 또한, 제3 접합층(2c) 및 제2 접합층(2b)은, 절연층(4), p측 전극(5) 및 배리어층(6)을 개재하여, 반도체 소자층(3)의 측면 위에도 이 순서로 적층되어 있다.
다음으로, 도 1∼도 8을 참조하여, 본 발명의 제1 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스에 대해서 설명한다.
우선, 도 2에 도시한 바와 같이, MOCVD법에 의해, 약 400㎛의 두께를 갖는 GaN으로 이루어지는 성장 기판(8) 위에, 약 50㎚의 두께를 갖는 GaN으로 이루어지는 버퍼층(9) 및 약 200㎚의 두께를 갖는 Ga0 .7In0 .3N으로 이루어지는 박리층(10)을 이하의 표 1에 나타내는 조건에서 이 순서로 형성한다. 계속해서, MOCVD법에 의 해, 박리층(10) 위에, 상기한 막 두께 및 조성을 각각 갖는 반도체 소자층(3)의 각 층(3a∼3f)을 표 1에 나타내는 조건에서 형성한다. 또한, 각 층(3a∼3f)의 형성은, n형 컨택트층(3f), n형 클래드층(3e), 활성층(3d), p형 캡층(3c), p형 클래드층(3b) 및 p형 컨택트층(3a)의 순으로 행한다.
Figure 112008028299125-pct00001
다음으로, 도 3에 도시한 바와 같이, 발광 다이오드 소자로 되는 영역의 p형 컨택트층(3a) 위에 약 600㎚의 두께를 갖는 SiO2로 이루어지는 마스크층(11)을 형성한 후, 마스크층(11)으로부터 노출된 영역을 n형 컨택트층(3f)까지 에칭한다. 이에 의해, 발광 다이오드 소자로 되는 영역의 주위에 박리층(10)을 노출시킴과 함께, 반도체 소자층(3)의 측면인 각 층(3a∼3f)의 측면을 노출시킨다. 이 후, 마스크층(11)을 제거한다.
다음으로, 도 4에 도시한 바와 같이, 박리층(10)의 상면 위와 반도체 소자층(3)의 상면 위 및 측면 위에, 약 500㎚의 두께를 갖는 SiO2로 이루어지는 절연층(4)을 형성한다.
다음으로, 도 5에 도시한 바와 같이, 포토리소그래피 기술을 이용하여 p형 컨택트층(3a)의 상면 중앙에 위치하는 절연층(4)에 개구부(4a)를 형성함으로써, p형 컨택트층(3a)을 노출시킨다. 계속해서, 진공 증착법을 이용하여, 절연층(4)의 상면 위 및 측면 위와 개구부(4a) 내의 p형 컨택트층(3a)의 상면 위에, 각각 상기한 막 두께를 갖는 Pd층 및 Ag층을 이 순서로 형성함으로써, p측 전극(5)을 형성한다. 또한, 진공 증착법을 이용하여, p측 전극(5)의 상면 위 및 측면 위에, 각각 상기한 막 두께를 갖는 Ti층, Pd층 및 Au층을 이 순서로 형성함으로써, 배리어층(6)을 형성한다.
다음으로, 도 6에 도시한 바와 같이, 진공 증착법에 의해, 배리어층(6)의 상면 위 및 측면 위에, 약 1㎛의 두께를 갖는 Au-Sn20으로 이루어지는 제3 접합층(2c)을 형성한다. 또한, 제3 접합층(2c)의 상면 위 및 측면 위에, 약 1.5㎛의 두께를 갖는 Au-Sn90으로 이루어지는 제4 접합층(2b1)을 형성한다. 여기서, 개구부(4a)의 단차에 의해, 제4 접합층(2b1)의 상면 위에는, 오목부(12)가 형성된다.
다음으로, 도 7에 도시한 바와 같이, 지지 기판(1) 위에, 진공 증착법을 이용하여, 각각 상기한 막 두께를 갖는 Ni층 및 Au층을 이 순서로 형성함으로써, 오믹층(1a)을 형성한다. 또한, 진공 증착법을 이용하여, 오믹층(1a) 위에, 각각 상기한 막 두께 및 조성을 갖는 제1 접합층(2a)과 약 1.5㎛의 두께를 갖는 Au-Sn90으로 이루어지는 제5 접합층(2b2)을 이 순서로 형성한다. 또한, 제4 접합층(2b2) 위에, 산화 방지를 위해서, 약 10㎚의 두께를 갖는 Au층(도시 생략)을 형성한다.
다음으로, 도 8에 도시한 바와 같이, 제4 접합층(2b1)과 제5 접합층(2b2)을 대향시키도록 지지 기판(1) 위에 성장 기판(8)을 배치한다. 이 때, 제4 접합층(2b1)의 상면의 오목부(12)에 의해, 제4 접합층(2b1)과 제5 접합층(2b2) 사이에, 간극이 생긴다. 계속해서, 지지 기판(1)과 성장 기판(8)을 약 255℃, 약 100N/㎠의 조건에서 약 15분간 가열 압착한다. 이에 의해, 제4 접합층(2b1)과 제5 접합층(2b2)은 용융하여 일체화됨으로써 제2 접합층(2b)이 형성됨과 함께, 성장 기판(8)과 지지 기판(1)이 접합된다. 또한, 제4 접합층(2b1) 위에 형성되어 있던 산화 방지용의 Au층(도시 생략)은, 상기한 용융에 수반하여, 제2 접합층(2b) 내에 넣어진다. 또한，상기한 가열 압착에 의해, 제1 접합층(2a) 및 제3 접합층(2c)도 연화되어, 변형됨으로써, 제1 접합층(2a), 제2 접합층(2b) 및 제3 접합층(2c)으로 이루어지는 접합층(2)은, 오목부(12)에 의해 생긴 간극 내에 충전된다. 그 후, 도면에서 화살표로 나타낸 바와 같이, 성장 기판(8)측으로부터 박리층(10)을 향하여, YAG 제2 고조파 레이저(파장 : 532㎚)를 조사함으로써, 박리층(10)의 열분해가 촉진되어, 성장 기판(8), 버퍼층(9) 및 박리층(10)을 제거한다.
다음으로, 도 1에 도시한 바와 같이，n형 컨택트층(3f)의 상면을 연마하여, 표면에 잔류하고 있는 박리층(10) 등을 제거한 후, n형 컨택트층(3f) 위에, 각각 상기한 막 두께를 갖는 Al층, Pd층 및 Au층을 이 순서로 형성함으로서, n측 전극(7)을 형성한다. 마지막으로, 지지 기판(1)의 하면(반도체 소자층(3)을 접합하고 있지 않은 면)측에 다이싱에 의해 스크라이브 라인을 형성하고，이 스크라이브 라인을 따라서 지지 기판(1)에 접합된 반도체 소자층(3)마다 지지 기판(1)을 분할한다. 이와 같이 하여, 본 발명의 제1 실시 형태에 따른 발광 다이오드 소자가 형성된다.
제1 실시 형태에서는, 상기한 바와 같이, 반도체 소자층(3)과 지지 기판(1)을 저융점의 공정 합금에 의해 접합하고 있으므로, 비교적 저온에서의 접합이 가능하다. 이에 의해，p측 전극(5) 자신이 합금화되는 것을 억제할 수 있음과 함께，p측 전극(5)과 반도체 소자층(3)이 합금화되는 것을 억제할 수 있다. 이에 의해, p측 전극(5)과 반도체 소자층(3) 사이의 오믹성이 저하되는 것을 억제할 수 있으므로, 동작 전압이 낮은 발광 다이오드 소자를 얻을 수 있다. 또한，p측 전극(5)의 합금화를 억제할 수 있으므로，p측 전극(5)의 반사율이 저하되는 것을 억제할 수 있다. 이에 의해, 발광 다이오드 소자의 발광 효율을 향상시킬 수 있다.
또한, 제1 실시 형태에서는, 상기한 바와 같이, 지지 기판(1)측 및 반도체 소자층(3)측에 상대적으로 융점이 높은 제1 접합층(2a) 및 제3 접합층(2c)을 형성하고, 제1 접합층(2a) 및 제3 접합층(2c) 사이에 상대적으로 융점이 낮은 제2 접합층(2b)을 형성하고 있으므로, 제2 접합층(2b)은 용융하고 있고, 또한, 제1 접합층(2a) 및 제3 접합층(2c)은 용융하지 않고 연화되어 있는 상태에서 지지 기판(1)과 반도체 소자층(3)을 접합할 수 있다. 이에 의해, 지지 기판(1) 및 반도체 소자층(3)과, 제1 접합층(2a), 제2 접합층(2b) 및 제3 접합층(2c) 사이에 생기는 열응력을 완화할 수 있다.
또한, 제1 실시 형태에서는, 상기한 바와 같이, 지지 기판(1)과 반도체 소자층(3) 사이에 오목부(12)에 의한 간극이 있는 경우라도, 연화된 제1 접합층(2a) 및 제3 접합층(2c)과, 용융한 제2 접합층(2b)이 오목부(12)에 매립되므로, 접합 면적을 크게 할 수 있다. 이에 의해, 접합 강도를 향상시킬 수 있으므로, 지지 기판(1)과 반도체 소자층(3)의 박리가 생기는 것을 억제할 수 있음과 함께, 반도체 소자층(3)을 성장 기판(8)으로부터 지지 기판(1)에 재접착할 때의 박리층에서의 분리 성공율을 향상시킬 수 있다. 또한, 접합 면적을 크게 할 수 있으므로, 지지 기판(1)과 반도체 소자층(3) 사이에 간극이 있는 경우와 달리, 열전도 효율을 향상시킬 수 있다. 이에 의해, 성장 기판(8)을 분리할 때의 레이저 조사 시의 방열을 균일하게, 또한, 효율적으로 행할 수 있다. 따라서, 지지 기판(1)과 반도체 소자층(3) 사이에 간극이 있는 경우에, 그 간극에 열이 축적되는 것에 기인하여 반도체 소자층(3)이나 p측 전극(5) 등에 크랙이 생기는 것을 억제할 수 있다. 이에 의해, 발광 다이오드 소자의 수율을 향상시킬 수 있다. 또한, 방열을 효율적으로 행할 수 있으므로, 발광 다이오드 소자를 보다 밀집하여 배치할 수 있다.
또한, 제1 실시 형태에서는, 상기한 바와 같이, 반도체 소자층(3)의 측면에, 절연층(4)을 개재하여 제3 접합층(2c)을 형성함으로써, 반도체 소자층(3)에 흘리는 전류가 반도체 소자층(3)의 측면에 형성된 제3 접합층(2c)에 리크하는 것을 억제하면서, 반도체 소자층(3)의 측면에 제3 접합층(2c)을 형성할 수 있다. 이와 같이, 반도체 소자층(3)의 측면측에도 제3 접합층(2c)을 형성함으로써, 반도체 소자층(3)의 측면측에 제3 접합층(2c)이 형성되어 있지 않은 경우와 달리, 반도체 소자층(3)의 측면의 열을 빠져나가게 할 수 있다. 이에 의해, 지지 기판(1) 및 반도체 소자층(3)과, 제1 접합층(2a), 제2 접합층(2b) 및 제3 접합층(2c) 사이에 생기는 열응력을 유효하게 완화할 수 있다.
또한, 제1 실시 형태에서는, 상기한 바와 같이, 제1 접합층(2a), 제2 접합층(2b) 및 제3 접합층(2c)을, 각각, Au-Sn20 합금, Au-Sn90 합금 및 Au-Sn20 합금으로 함으로써, 융점이 낮은 Au-Sn90 합금에 의해, 비교적 저온의 가열에 의해 지지 기판(1)과 반도체 소자층(3)을 접합할 수 있다.
(제2 실시 형태)
도 9를 참조하여, 본 제2 실시 형태에서는, 상기 제1 실시 형태와 달리, 제1 접합층(22a), 제2 접합층(22b) 및 제3 접합층(2c)을 반도체 소자층(3) 위에 형성함과 함께, 반도체 소자층(3) 위에 형성한 제1 접합층(22a), 제2 접합층(22b) 및 제3 접합층(2c)에 의해, 반도체 소자층(3)과 지지 기판(1)을 접합한 예를 설명한다. 또한, 도 1과 마찬가지의 구성에 대해서는, 동일한 부호를 붙이고, 설명을 생략한다.
본 발명의 제2 실시 형태에 따른 발광 다이오드 소자에서는, 도 9에 도시한 바와 같이, 지지 기판(1) 위에 접합층(22)을 개재하여 GaN계의 반도체 소자층(3)이 형성되어 있다.
오믹층(1a)과 배리어층(6) 사이에 형성되어 있는 접합층(22)은, 오믹층(1a) 위에 형성된 약 1㎛의 두께를 갖는 Au-Sn20으로 이루어지는 제1 접합층(22a)과, 제1 접합층(22a) 위에 형성된 약 3㎛의 두께를 갖는 Au-Sn90으로 이루어지는 제2 접합층(22b)과, 제2 접합층(22b) 위에 형성된 약 1㎛의 두께를 갖는 Au-Sn20으로 이루어지는 제3 접합층(2c)으로 구성되어 있다. 또한, 이들 제3 접합층(2c), 제2 접합층(22b) 및 제1 접합층(22a)는, 절연층(4), p측 전극(5) 및 배리어층(6)을 개재하여 반도체 소자층(3)의 측면 위에도 이 순서로 적층되어 있다. 이 외의 구성에 대해서는, 상기 제1 실시 형태와 마찬가지이다. 또한, 제1 접합층(22a) 및 제2 접합층(22b)은, 각각, 본 발명의 「제1 공정 합금층」 및 「제2 공정 합금층」의 일례이다.
다음으로, 도 9∼도 12를 참조하여, 본 발명의 제2 실시 형태에 따른 발광 다이오드 소자의 제조 프로세스에 대해서 설명한다. 또한, 상기 제1 실시 형태의 도 2∼도 8과 마찬가지의 구성 및 마찬가지의 프로세스에 대해서는, 동일한 부호를 붙이고, 설명을 생략한다.
우선, 도 10에 도시한 바와 같이, 도 2∼도 5와 마찬가지의 프로세스에 의해 반도체 소자층(3)의 상면 위 및 측면 위와 성장 기판(8) 위에 형성된 배리어층(6)의 상면 위 및 측면 위에, Au-Sn20으로 이루어지는 제3 접합층(2c), 약 3㎛의 두께를 갖는 Au-Sn90으로 이루어지는 제2 접합층(22b) 및 제1 접합층(22a)을 이 순서로 형성한다. 여기서, 개구부(4a)의 단차에 의해, 제1 접합층(22a)의 상면에는, 오목부(23)가 형성된다.
다음으로, 도 11에 도시한 바와 같이, 지지 기판(1) 위에, 진공 증착법을 이용하여, 각각 상기한 막 두께를 갖는 Ni층 및 Au층을 이 순서로 형성함으로써, 오믹층(1a)을 형성한다.
다음으로, 도 12에 도시한 바와 같이, 제1 접합층(22a)과 오믹층(1a)을 대향 시키도록 지지 기판(1) 위에 성장 기판(8)을 배치한다. 이 때, 제1 접합층(22a)의 상면의 오목부(23)에 의해, 제1 접합층(22a)과 오믹층(1a) 사이에는, 간극이 생긴다. 계속해서, 지지 기판(1)과 성장 기판(8)을 약 255℃, 약 100N/㎠의 조건에서 약 15분간 가열 압착한다. 이에 의해, 제1 접합층(22a)과 오믹층(1a)을 접합한다. 이 때, 상기한 가열 압착에 의해, 제2 접합층(22b)이 용융됨과 함께, 제1 접합층(22a) 및 제3 접합층(2c)이 연화되어, 변형됨으로써, 제1 접합층(22a), 제2 접합층(22b) 및 제3 접합층(2c)으로 이루어지는 접합층(22)은, 오목부(23)에 의해 생긴 간극 내에 충전된다. 그 후, 도면에서 화살표로 나타낸 바와 같이, 성장 기판(8)측으로부터 박리층(10)을 향하여, YAG 제2 고조파 레이저(파장 : 532㎚)를 조사함으로써, 박리층(10)의 열분해를 촉진시킴과 함께, 성장 기판(8), 버퍼층(9) 및 박리층(10)을 제거한다.
다음으로, 도 9에 도시한 바와 같이, n형 컨택트층(3f)의 상면을 연마하여, 표면에 잔류하고 있는 박리층(10) 등을 제거한 후, n형 컨택트층(3f) 위에, n측 전극(7)을 형성한다. 마지막으로, 지지 기판(1)의 하면(반도체 소자층(3)을 접합하고 있지 않은 면)측에 다이싱에 의해 스크라이브 라인을 형성하고，이 스크라이브 라인을 따라서 지지 기판(1)에 접합된 반도체 소자층(3)마다 지지 기판(1)을 분할한다. 이와 같이 하여, 본 발명의 제2 실시 형태에 따른 발광 다이오드 소자가 형성된다.
제2 실시 형태에서는, 상기한 바와 같이, 제3 접합층(2c), 제2 접합층(22b) 및 제1 접합층(22a)을 이 순서로 반도체 소자층(3) 위에 형성하고, 지지 기판(1) 위에 제1 접합층(22a)을 배치한 상태에서 지지 기판(1)과 반도체 소자층(3)을 가열함으로써, 용이하게 지지 기판(1)과 반도체 소자(3)를 접합할 수 있다.
제2 실시 형태의 그 밖의 효과는, 상기 제1 실시 형태와 마찬가지이다.
(제3 실시 형태)
본 제3 실시 형태에서는, 조명 장치의 발광 부분에 상기 제1 실시 형태에 따른 반도체 발광 소자를 이용하는 예를 설명한다.
도 13에 도시한 바와 같이, 제3 실시 형태에 따른 조명 장치(30)는, 복수의 패널 형상의 광원부(31)와, 광원부(31)에 전력을 공급하는 전력 공급부(32)와, 복수의 광원부(31)를 연결하는 연결 부재(33)를 구비하고 있다. 복수의 광원부(31)는, 전력 공급부(32)를 중심으로 하여 연결 부재(33)에 의해 연결되어 있음과 함께, 천장(200)에 달려져 있다.
또한, 광원부(31)는, 복수의 발광 유닛(31a)과 패널 부재(31b)를 포함하고 있다. 패널 부재(31b)는, 경화성의 수지에 의해 형성되어 있다. 구체적으로는, 패널 부재(31b)는, 아크릴, 메타크릴 스틸렌 또는 ABS(아크리로니트릴 부타젠 스틸렌) 등에 의해 형성되어 있다. 또한, 패널 부재(31b)는, 예를 들면, 세로의 폭 및 가로의 폭이 각각 약 1m의 크기를 갖는다. 또한, 발광 유닛(31a)은, 패널 부재(31b)의 전체면에 걸쳐 매트릭스 형상으로 배치되어 있다. 도 13에서는，1개의 광원부(31)에 25개의 발광 유닛(31a)이 등간격으로 매트릭스 형상으로 배치되어 있다. 또한, 이들 발광 유닛(31a)은, 전력 공급부(32)로부터의 전력에 의해 발광한다.
또한, 도 14에 도시한 바와 같이, 발광 유닛(31a)은, 4개의 패키지(40)와, 각각의 패키지(40)의 하측으로 연장되도록 형성된 애노드 배선(41)과, 각각의 패키지(40)의 양측을 따라서 연장되도록 형성된 캐소드 배선(42)을 포함하고 있다.
또한, 각각의 패키지(40)에는, 4개의 셀(40a)이 포함되어 있다. 또한, 각각의 셀(40a)에는, 상기 제1 실시 형태에 따른 발광 다이오드 소자가 4개 내장되어 있다. 즉, 도 15에 도시한 바와 같이, 셀(40a)은, 1개의 지지 기판(1)과, 지지 기판(1) 위에 상기 제1 실시 형태의 제1 접합층(2a), 제2 접합층(2b) 및 제3 접합층(3c)으로 이루어지는 접합층(2)과, 접합층(2)에 의해 지지 기판(1)에 접합된 4개의 반도체 소자층(3)을 포함하고 있다. 또한, 각각의 반도체 소자층(3)의 표면 위에 형성된 n측 전극(7)과 셀(40a)의 양측으로 연장되도록 형성된 캐소드 배선(42)은 본딩 와이어(43)에 의해 전기적으로 접속되어 있다. 또한, 도 15에 도시한 바와 같이, 각각의 셀(40a)의 지지 기판(1)은, 땜납(44) 등에 의해 애노드 배선(41)과 전기적으로 접속되어 있다. 또한, 셀(40a)에는, 발광 다이오드 소자로부터의 광에 의해 백색으로 발광하는 수지(45)가 발광 다이오드 소자를 덮도록 형성되어 있다.
또한, 발광 유닛(31a) 내의 복수의 캐소드 배선(42)은, 배선(42a)에 의해 전기적으로 접속되어 있다. 또한, 발광 유닛(31a) 내의 복수의 애노드 배선(41)도 배선(41a)에 의해 전기적으로 접속되어 있다. 또한, 발광 유닛(31a)의 캐소드 배선(42)은, 다른 발광 유닛(31a)의 캐소드 배선(42)과 도시하지 않은 배선에 의해 전기적으로 접속되어 있다. 또한, 마찬가지로, 발광 유닛(31a)의 애노드 배선(41)은, 다른 발광 유닛(31a)의 애노드 배선(41)과 도시하지 않은 배선에 의해 전기적으로 접속되어 있다. 이에 의해, 조명 장치(30)의 복수의 발광 유닛(31a)이 전기적으로 접속되어 있다.
제3 실시 형태에서는, 상기한 바와 같이, 상기 제1 실시 형태에 따른 발광 다이오드 소자를 이용함으로써, 상기 제1 실시 형태에 따른 동작 전압이 낮은 발광 다이오드 소자를 발광시킴으로써 조명을 행할 수 있다. 이에 의해, 소비 전력이 작고, 에너지 효율이 높은 조명 장치(30)를 얻을 수 있다.
다음으로，상기한 실시 형태의 효과를 확인하기 위해서 행한 비교 실험에 대해서 설명한다.
이 비교 실험에서는, 상기 제1 실시 형태에 따른 발광 다이오드 소자를 실시예 1로서 제작하였다. 또한, 상기 제2 실시 형태에 따른 발광 다이오드 소자를 실시예 2로서 제작하였다. 또한, 지지 기판(1)과 성장 기판(8)의 접합 온도가 약 295℃인 것 이외에는, 실시예 2(제2 실시 형태)와 마찬가지로 제작한 발광 다이오드 소자를 실시예 3으로 하였다. 이 실시예 3의 경우, 상기한 가열 압착에 의해, 제2 접합층(22b)뿐만 아니라, 제1 접합층(22a) 및 제3 접합층(2c)도 용융하였다.
또한, 비교예 1로서, Au-Sn20의 단일층으로 이루어지는 접합층을 이용하는 것 이외에는, 실시예 2(제2 실시 형태)와 마찬가지로 발광 다이오드 소자를 제작하였다. 또한, 비교예 2로서, 지지 기판(1)과 성장 기판(8)의 접합을 약 295℃에서 행하는 것 이외에는, 비교예 1과 마찬가지로 발광 다이오드 소자를 제작하였다.
(특성 평가 1)
다음으로, 상기 실시예 1∼3, 비교예 1 및 2에 의한 발광 다이오드 소자에 대해서, 이하에 나타내는 바와 같이 평가를 행하였다.
접합층의 「부착력」에 대해서는, 성장 기판을 반도체 소자층으로부터 제거할 때에 접합층이 박리되지 않고, 박리층에서 분리할 수 있었던 것의 비율(분리 성공율)로 평가하였다. 구체적으로는, 분리 성공율이 90% 이상을 ◎, 90% 미만 60% 이상을 ○, 60% 미만 30% 이상을 △, 30% 미만을 ×로 하였다. 또한，p측 전극의 「크랙」의 유무에 대해서는, 상기한 바와 같이 박리층에서 분리를 행함으로써 제작한 발광 다이오드 소자의 p측 전극을 광학 현미경으로 관찰하였다. 그리고, 크랙이 관찰된 경우를 ×, 관찰되지 않았던 경우를 ○로 하였다. 또한, 「동작 전압」에 대해서는, 발광 다이오드 소자에 20㎃의 직류 전류를 흘렸을 때의 동작 전압으로 평가하였다. 구체적으로는, 동작 전압이 4.0V 이하를 ○, 4.5V 이하를 △, 4.5V를 초과하는 경우를 ×로 하였다. 결과를 이하의 표 2에 나타낸다.
Figure 112008028299125-pct00002
표 2에 나타내는 바와 같이, 비교예 1 및 2의 발광 다이오드 소자와 비교하여, 실시예 1∼3의 발광 다이오드 소자에서의 지지 기판과 반도체 소자층의 접합 강도(부착력)가 큰 것을 알 수 있다. 또한, 실시예 1∼3의 발광 다이오드 소자에서는，p측 전극 내에는 크랙이 생겨 있지 않기 때문에, 열응력이 충분히 완화되어 있음과 함께, 레이저 조사 시의 방열도 균일하게 행해져 있다고 생각된다. 또한, 실시예 1 및 2의 발광 다이오드 소자의 동작 전압은, 실시예 3과 비교예 1 및 2의 동작 전압보다도 작다. 또한, 실시예 3에서는, 접합 온도가 비교적 높기 때문에, 동작 전압이 증가하였다고 생각된다.
또한, 비교예 1에서는, 접합 강도(부착력)가 작기 때문에 동작 전압이 증가하고 있다고 생각된다. 또한, 비교예 2에서는, 접합 온도의 증가에 의해 부착력은 향상되었지만, p측 전극 내에 크랙이 발생함과 함께, 동작 전압도 증가하고 있는 것이 판명되었다.
다음으로, 접합층의 재료를 변경한 경우의 비교 실험에 대해서 설명한다.
이 비교 실험에서는, 실시예 4로서, Au-Ge 합금(Ge 함유량 : 약 12질량%, 융점 : 약 356℃, 열팽창 계수 : 약 12.0×10-6/K)(이하, Au-Ge12로 나타냄)으로 이루어지는 제1 접합층(2a) 및 제3 접합층(2c)을 이용함과 함께, 지지 기판(1)과 성장 기판(8)의 접합을 약 295℃에서 행하는 것 이외에는, 실시예 1과 마찬가지로 발광 다이오드 소자를 제작하였다. 또한, 실시예 5에서는，Au-Ge12로 이루어지는 제1 접합층(22a) 및 제3 접합층(2c)을 이용함과 함께, 지지 기판(1)과 성장 기판(8)의 접합을 약 295℃에서 행하는 것 이외에는, 실시예 2와 마찬가지로 발광 다이오드 소자를 제작하였다. 또한, 실시예 6에서는, 도 16에 도시한 바와 같이, 실시예 5(제2 실시 형태)의 제2 접합층(22b)(도 10 참조) 위에 접합 후의 제1 접합층(52a)의 일부(Au-Ge12로 이루어지는 제6 접합층(52a1))를 1.0㎛의 두께로 형성함과 함께, 지지 기판(1) 위에 접합 후의 제1 접합층(52a)의 일부(Au-Ge12로 이루어지는 제7 접합층(52a2))를 0.5㎛의 두께로 형성하고, 제6 접합층(52a1)과 제7 접합층(52a2)을 접합하는 것 이외에는, 실시예 5와 마찬가지로 발광 다이오드 소자를 제작하였다. 이에 의해, 도 17에 도시한 바와 같이, 실시예 6에 따른 발광 다이오드 소자는, 지지 기판(1)과 반도체 소자층(3)이, 제3 접합층(2c), 제2 접합층(22b), 및, 제6 접합층(52a1)과 제7 접합층(52a2)이 연화하여 일체화된 제1 접합층(52a)으로 이루어지는 접합층(52)에 의해 접합되었다. 이 실시예 4∼6에서는, 제2 접합층의 열팽창 계수는, 제1 접합층 및 제2 접합층의 열팽창 계수보다도 크다.
또한, 비교예 3으로서, Au-Ge12의 단일층으로 이루어지는 접합층을 이용하는 것 이외에는, 실시예 5와 마찬가지로 발광 다이오드 소자를 제작하였다. 또한, 비교예 4로서, 지지 기판(1)과 성장 기판(8)의 접합을 약 375℃에서 행하는 것 이외에는, 비교예 3과 마찬가지로 발광 다이오드 소자를 제작하였다.
(특성 평가 2)
다음으로, 실시예 4∼6, 비교예 3 및 비교예 4에서 제작한 발광 다이오드 소자에 대해서, 특성 평가 1과 마찬가지의 평가를 행하였다. 결과를 이하의 표 3에 나타낸다.
Figure 112008028299125-pct00003
표 3에 나타내는 바와 같이, 비교예 3 및 4의 발광 다이오드 소자와 비교하여, 실시예 4∼6의 발광 다이오드 소자에서의 지지 기판과 반도체 소자층의 접합 강도는 큰 것을 알 수 있다. 또한, 실시예 6의 발광 다이오드 소자에서의 지지 기판과 반도체 소자층의 접합 강도는, 실시예 1∼5의 접합 강도와 비교하여 가장 양호하였다. 또한, 실시예 4∼6의 발광 다이오드 소자에서는，p측 전극 내에는 크랙이 생겨 있지 않기 때문에, 열응력이 충분히 완화되어 있음과 함께, 레이저 조사 시의 방열도 균일하게 행해져 있다고 생각된다. 또한, 실시예 4∼6의 발광 다이오드 소자에서는, 실시예 1 및 2에 비해 접합 온도가 높기 때문에, 동작 전압이 증가하고 있지만, 비교예 4의 동작 전압보다도 작은 것을 알 수 있다.
또한, 실시예 1∼3의 평가와 비교하여, 실시예 4∼6에서는, 부착력이 보다 향상되어 있어, 제1 접합층 및 제3 접합층의 재료로서, Au-Sn20보다도 Au-Ge12쪽이 바람직하다고 할 수 있다.
또한, 금회 개시된 실시 형태 및 실시예는, 모든 점에서 예시로서, 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는, 상기한 실시 형태 및 실시예의 설명이 아니라 특허 청구 범위에 의해 나타내어지며, 또한 특허 청구 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
예를 들면, 상기 실시 형태 및 실시예에서는，Au-Sn90으로 이루어지는 제2 접합층을 이용한 예를 설명하였지만, 본 발명은 이에 한하지 않고, Au-Sn20으로 이루어지는 제2 접합층을 이용해도 된다. 이 경우에는, 예를 들면, 제1 접합층 및 제3 접합층에는, Au-Ge12를 이용할 수 있다. 이와 같이, 제1 접합층, 제2 접합층 및 제3 접합층에는, 제2 접합층을 구성하는 합금의 융점이 제1 접합층 및 제3 접합층을 구성하는 합금의 융점보다 낮아지도록 하면, 다른 재료를 이용해도 되지만, Au-Sn 합금, Au-Ge 합금 및 Au-Si 합금 중 적어도 어느 하나를 함유하는 것이 바람직하다.
또한, 상기 실시 형태 및 실시예에서는, 제1 접합층 및 제3 접합층에는 동일한 재료를 이용한 예를 설명하였지만, 본 발명은 이에 한하지 않고, 지지 기판 및 반도체 소자층 또는 p측 전극 등의 조성이나 열팽창 계수 등의 열 특성에 따라서, 각각, 서로 다르게 선택하여도 된다.
또한, 상기 실시 형태 및 실시예에서는, 접합층은, 제1 접합층, 제2 접합층 및 제3 접합층의 3층으로 구성한 예를 설명하였지만, 본 발명은 이에 한하지 않고, 보다 다수의 합금층을 포함하고 있어도 된다.
또한, 상기 실시 형태 및 실시예에서는, 제2 접합층으로 되는 제4 접합층과 제5 접합층을 대향시키도록 배치하여 가열 압착을 행하거나, 제1 접합층으로 되는 제6 접합층과 제7 접합층을 대향시키도록 배치하여 가열 압착을 행하거나, 제1 접합층과 지지 기판을 대향시키도록 배치한 예를 설명하였지만, 본 발명은 이에 한하지 않고, 접합층을 구성하는 임의의 단면에서 분리하여, 각각을 반도체 소자층측 및 지지 기판측에 형성할 수 있다. 이 경우, 이 분리면끼리가 대향하도록 배치한 후, 가열 압착함으로써, 지지 기판과 반도체 소자층을 접합할 수 있다.
또한, 상기 실시 형태 및 실시예에서는, 지지 기판과 반도체 소자층의 접합 후에 성장 기판을 제거한 예를 설명하였지만, 본 발명은 이에 한하지 않고, 성장 기판은 반도체 소자층 위에 남겨 두어도 된다.
또한, 상기 실시 형태 및 실시예에서는，GaN계의 반도체 소자층을 형성한 예를 설명하였지만, 본 발명은 이에 한하지 않고, 예를 들면, AlGaInP 등 다른 반도체재료로 이루어지는 반도체 소자층을 이용해도 된다. 또한，p측 전극, 배리어층 및n측 전극 등에 대해서도, 다른 재료 및 다른 구성을 적절히 선택하여도 된다.

Claims (19)

  1. 지지 기판(1)과,
    상기 지지 기판 위에 형성된 제1 공정 합금층(2a)과,
    상기 제1 공정 합금층 위에 형성된 제2 공정 합금층(2b)과,
    상기 제2 공정 합금층 위에 형성된 제3 공정 합금층(2c)과,
    상기 제3 공정 합금층 위에 형성된 발광층(3d)을 포함하는 반도체 소자층(3)과,
    상기 제3 공정 합금층과 상기 반도체 소자층 사이에 형성된 전극
    을 구비하고,
    상기 제2 공정 합금층의 융점은, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 융점보다도 낮은 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 반도체 소자층의 측면에는, 절연층(4)을 개재하여 상기 제3 공정 합금층이 형성되어 있는 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 제2 공정 합금층의 열팽창 계수는, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 열팽창 계수보다도 큰 반도체 발광 소자.
  4. 제1항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층은, 각각, Au-Sn 합금, Au-Ge 합금 및 Au-Si 합금 중 적어도 어느 하나를 함유하는 반도체 발광 소자.
  5. 제4항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층은, Au-Sn 합금으로 이루어지고,
    상기 제2 공정 합금층의 Sn의 함유율은, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 Sn의 함유율보다도 큰 반도체 발광 소자.
  6. 제4항에 있어서,
    상기 제1 공정 합금층 및 제3 공정 합금층은, Au-Ge 합금으로 이루어지고,
    상기 제2 공정 합금층은, Au-Sn 합금으로 이루어지는 반도체 발광 소자.
  7. 지지 기판(1)과,
    상기 지지 기판 위에 형성된 제1 공정 합금층(2a)과,
    상기 제1 공정 합금층 위에 형성된 제2 공정 합금층(2b)과,
    상기 제2 공정 합금층 위에 형성된 제3 공정 합금층(2c)과,
    상기 제3 공정 합금층 위에 형성된 발광층(3d)을 포함하는 반도체 소자층(3)
    을 포함하고,
    상기 제2 공정 합금층의 융점은, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 융점보다도 낮은 반도체 발광 소자를 구비한 조명 장치.
  8. 제7항에 있어서,
    상기 반도체 소자층의 측면에는, 절연층(4)을 개재하여 상기 제3 공정 합금층이 형성되어 있는 조명 장치.
  9. 제7항에 있어서,
    상기 제2 공정 합금층의 열팽창 계수는, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 열팽창 계수보다도 큰 조명 장치.
  10. 제7항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층은, 각각, Au-Sn 합금, Au-Ge 합금 및 Au-Si 합금 중 적어도 어느 하나를 함유하는 조명 장치.
  11. 발광층(3d)을 포함하는 반도체 소자층(3)을 형성하는 공정과,
    상기 반도체 소자층 위에 전극을 형성하는 공정과,
    지지 기판(1)과 상기 반도체 소자층 사이에, 상기 지지 기판측으로부터 제1 공정 합금층(2a), 제2 공정 합금층(2b) 및 제3 공정 합금층(2c)을 이 순서로 배치하는 공정과,
    가열함으로써, 상기 반도체 소자층과 상기 지지 기판을, 상기 전극과, 상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층을 개재하여 접합하는 공정을 구비하고,
    상기 제2 공정 합금층의 융점은, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 융점보다도 낮고,
    상기 반도체 소자층과 상기 지지 기판을 접합하는 공정에서의 가열 온도는, 상기 제2 공정 합금층의 융점 이상이며, 또한, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 융점 미만인 반도체 발광 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층을 배치하는 공정은,
    상기 반도체 소자층 위에, 상기 제3 공정 합금층, 상기 제2 공정 합금층 및 상기 제1 공정 합금층을 이 순서로 형성하는 공정과,
    상기 제1 공정 합금층 위에 상기 지지 기판을 배치하는 공정
    을 포함하는 반도체 발광 소자의 제조 방법.
  13. 제11항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층을 배치하는 공정은,
    상기 반도체 소자층 위에, 상기 제3 공정 합금층, 상기 제2 공정 합금층 및 상기 제1 공정 합금층의 일부를 이 순서로 형성하는 공정과,
    상기 지지 기판 위에 상기 제1 공정 합금층의 일부를 형성하는 공정과,
    상기 반도체 소자층 위에 형성된 상기 제1 공정 합금층의 일부 위에, 상기 지지 기판 위에 형성된 상기 제1 공정 합금층의 일부를 배치하는 공정
    을 포함하는 반도체 발광 소자의 제조 방법.
  14. 제11항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층을 배치하는 공정은, 상기 반도체 소자층의 측면에 절연층을 개재하여 상기 제3 공정 합금층을 형성하는 공정을 포함하는 반도체 발광 소자의 제조 방법.
  15. 제11항에 있어서,
    상기 반도체 소자층을 형성하는 공정은, 성장 기판(8) 위에 상기 반도체 소자층을 형성하는 공정을 포함하고,
    상기 성장 기판을 상기 반도체 소자층으로부터 제거하는 공정을 더 구비하는 반도체 발광 소자의 제조 방법.
  16. 제11항에 있어서,
    상기 제2 공정 합금층의 열팽창 계수는, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 열팽창 계수보다 큰 반도체 발광 소자의 제조 방법.
  17. 제11항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층은, 각각, Au-Sn 합금, Au-Ge 합금 및 Au-Si 합금 중 적어도 어느 하나를 함유하는 반도체 발광 소자의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 공정 합금층, 상기 제2 공정 합금층 및 상기 제3 공정 합금층은, Au-Sn 합금으로 이루어지고,
    상기 제2 공정 합금층의 Sn의 함유율은, 상기 제1 공정 합금층 및 상기 제3 공정 합금층의 Sn의 함유율보다도 큰 반도체 발광 소자의 제조 방법.
  19. 제17항에 있어서,
    상기 제1 공정 합금층 및 상기 제3 공정 합금층은, Au-Ge 합금으로 이루어지고,
    상기 제2 공정 합금층은, Au-Sn 합금으로 이루어지는 반도체 발광 소자의 제 조 방법.
KR1020087009524A 2006-10-13 2007-10-12 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조방법 KR101329908B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006280409 2006-10-13
JPJP-P-2006-00280409 2006-10-13
JPJP-P-2007-00266058 2007-10-12
JP2007266058A JP5113478B2 (ja) 2006-10-13 2007-10-12 半導体発光素子、照明装置および半導体発光素子の製造方法
PCT/JP2007/069968 WO2008044769A1 (en) 2006-10-13 2007-10-12 Semiconductor light emitting device, lighting system and process for producing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20090064346A KR20090064346A (ko) 2009-06-18
KR101329908B1 true KR101329908B1 (ko) 2013-11-14

Family

ID=39282956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087009524A KR101329908B1 (ko) 2006-10-13 2007-10-12 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조방법

Country Status (6)

Country Link
US (1) US7880177B2 (ko)
EP (1) EP2063468B1 (ko)
JP (1) JP5113478B2 (ko)
KR (1) KR101329908B1 (ko)
CN (1) CN101361203B (ko)
WO (1) WO2008044769A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818466B1 (ko) * 2007-02-13 2008-04-02 삼성전기주식회사 반도체 발광소자
KR101327106B1 (ko) * 2007-08-09 2013-11-07 엘지이노텍 주식회사 반도체 발광소자
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP5334158B2 (ja) * 2008-07-15 2013-11-06 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2010067858A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
DE102008050573A1 (de) * 2008-10-06 2010-04-08 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102009033686A1 (de) 2009-07-17 2011-01-20 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines anorganischen optoelektronischen Halbleiterbauteils
KR101081193B1 (ko) * 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101707118B1 (ko) * 2010-10-19 2017-02-15 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
TW201351699A (zh) * 2012-06-05 2013-12-16 Lextar Electronics Corp 發光二極體及其製造方法
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2014220533A (ja) * 2014-08-26 2014-11-20 株式会社東芝 半導体発光素子及び半導体発光装置
US11158767B2 (en) * 2015-03-30 2021-10-26 Sony Semiconductor Solutions Corporation Light-emitting element, light-emitting unit, light-emitting panel device, and method for driving light-emitting panel device
KR102412409B1 (ko) * 2015-10-26 2022-06-23 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091388A1 (en) 2004-03-18 2005-09-29 Matsushita Electric Industrial Co., Ltd. Nitride based led with a p-type injection region
JP2006210829A (ja) 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2221570B (en) * 1988-08-04 1992-02-12 Stc Plc Bonding a semiconductor to a substrate
JP3269251B2 (ja) 1994-03-31 2002-03-25 株式会社デンソー 積層型半導体装置の製造方法
JP4050444B2 (ja) * 2000-05-30 2008-02-20 信越半導体株式会社 発光素子及びその製造方法
CN1323441C (zh) * 2001-10-12 2007-06-27 日亚化学工业株式会社 发光装置及其制造方法
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
US20040104395A1 (en) * 2002-11-28 2004-06-03 Shin-Etsu Handotai Co., Ltd. Light-emitting device, method of fabricating the same, and OHMIC electrode structure for semiconductor device
JP4120796B2 (ja) 2003-01-31 2008-07-16 信越半導体株式会社 発光素子及び発光素子の製造方法
KR100958054B1 (ko) * 2003-03-08 2010-05-13 삼성전자주식회사 반도체 레이저 다이오드의 서브 마운트, 그 제조방법 및이를 채용한 반도체 레이저 다이오드 조립체
JP4159437B2 (ja) 2003-09-29 2008-10-01 三洋電機株式会社 照明装置
JP4145287B2 (ja) * 2004-06-17 2008-09-03 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
JP4597796B2 (ja) 2004-07-08 2010-12-15 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
TWI266435B (en) * 2004-07-08 2006-11-11 Sharp Kk Nitride-based compound semiconductor light emitting device and fabricating method thereof
KR100548949B1 (ko) * 2004-07-09 2006-02-02 율촌화학 주식회사 생분해성 전분 용기 및 그 제조 방법
JP4592388B2 (ja) * 2004-11-04 2010-12-01 シャープ株式会社 Ｉｉｉ−ｖ族化合物半導体発光素子およびその製造方法
JP4906256B2 (ja) * 2004-11-10 2012-03-28 株式会社沖データ 半導体複合装置の製造方法
JP2006278463A (ja) 2005-03-28 2006-10-12 Dowa Mining Co Ltd サブマウント
JP4891556B2 (ja) * 2005-03-24 2012-03-07 株式会社東芝 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005091388A1 (en) 2004-03-18 2005-09-29 Matsushita Electric Industrial Co., Ltd. Nitride based led with a p-type injection region
JP2006210829A (ja) 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法

Also Published As

Publication number Publication date
EP2063468A1 (en) 2009-05-27
EP2063468B1 (en) 2018-09-19
US7880177B2 (en) 2011-02-01
CN101361203A (zh) 2009-02-04
US20090173952A1 (en) 2009-07-09
CN101361203B (zh) 2012-05-02
WO2008044769A1 (en) 2008-04-17
JP5113478B2 (ja) 2013-01-09
EP2063468A4 (en) 2014-09-03
JP2008118125A (ja) 2008-05-22
KR20090064346A (ko) 2009-06-18

Similar Documents

Publication Publication Date Title
KR101329908B1 (ko) 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조방법
US10892384B2 (en) Etched trenches in bond materials for die singulation, and associated systems and methods
TWI244228B (en) Light emitting device and manufacture method thereof
KR101438818B1 (ko) 발광다이오드 소자
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
JP4290745B2 (ja) Ｉｉｉ−ｖ族半導体素子の製造方法
JP4579654B2 (ja) 半導体発光装置及びその製造方法、並びに半導体発光装置を備えた照明モジュール及び照明装置
JP2006332681A (ja) 発光ダイオードの製造方法
US20100163908A1 (en) Light emitting device having vertical structrue and method for manufacturing the same
JP2007013093A (ja) 発光ダイオード
JPWO2017208535A1 (ja) 窒化物半導体紫外線発光装置及びその製造方法
US8288181B2 (en) Light emitting diode and fabricating method thereof
JP2006303034A (ja) 窒化物系半導体素子の作製方法
EP2466659A2 (en) Wafer substrate bonding structure and light emitting device comprising the same
JPWO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
JP5041653B2 (ja) 窒化物半導体発光素子およびその製造方法
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
US9048090B2 (en) Semiconductor element and method of manufacturing same
JP2008294213A (ja) 半導体素子およびその製造方法
JP4655209B2 (ja) 貼り合せ体の製造方法、及び半導体装置の製造方法、並びに半導体装置
JP2008294421A (ja) 半導体レーザ素子およびその製造方法
JP2007042985A (ja) 窒化ガリウム系化合物半導体発光素子及びその実装体
JP2023051712A (ja) 発光装置の製造方法
JP2020141071A (ja) 発光装置の製造方法
JP2020141051A (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 7