JP2006332681A - 発光ダイオードの製造方法 - Google Patents

発光ダイオードの製造方法 Download PDF

Info

Publication number
JP2006332681A
JP2006332681A JP2006148162A JP2006148162A JP2006332681A JP 2006332681 A JP2006332681 A JP 2006332681A JP 2006148162 A JP2006148162 A JP 2006148162A JP 2006148162 A JP2006148162 A JP 2006148162A JP 2006332681 A JP2006332681 A JP 2006332681A
Authority
JP
Japan
Prior art keywords
layer
substrate
light emitting
emitting diode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006148162A
Other languages
English (en)
Other versions
JP4925726B2 (ja
Inventor
See Jong Leem
時鍾 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
LG Innotek Co Ltd
Original Assignee
LG Electronics Inc
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc, LG Innotek Co Ltd filed Critical LG Electronics Inc
Publication of JP2006332681A publication Critical patent/JP2006332681A/ja
Application granted granted Critical
Publication of JP4925726B2 publication Critical patent/JP4925726B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】
発光ダイオードの製造方法を提供する。
【解決手段】
窒化物半導体基板にＬＬＯ層とエピ層を形成し、レーザリフトオフ(Laser Lift-Off)を通じて窒化物半導体基板を分離することにより、エピ層の特性を向上させて高品位、高効率の発光ダイオードを製造することができる。
また、本発明は設けられたＬＬＯ層をレーザ光で除去して相対的に高価な窒化物半導体基板を分離してリサイクルできるようにして製造コストを節減することができる。
【選択図】図３ｃ

Description

本発明は発光ダイオードの製造方法に関する。
最近、ＧａＮ系を用いた発光ダイオードは青色及び緑色系の発光ダイオードとして注目されており、活性層として使用されるＩｎＸＧａ１-ＸＮはそのエネルギー帯域幅(band gap)の範囲が広いことから、Ｉｎの組成により可視光の全領域における発光が可能な物質として知られている。
この発光ダイオードは電光板、表示素子、バックライト用の素子、電球などその応用領域が極めて広く、次第に応用の範囲が拡大される傾向にあって高品位の発光ダイオードの開発が極めて大事である。
図１は従来の技術による発光ダイオードの概略的な構成断面図であって、サファイア基板１００の上部にＮ-ＧａＮ層１０１、活性層１０２とＰ-ＧａＮ層１０３が順次に積層されており、前記Ｐ-ＧａＮ層１０３からＮ-ＧａＮ層１０１の一部までメサ(Mesa)食刻されており、前記Ｐ-ＧａＮ層１０３の上部に透明電極１０４とＰ-金属層１０５が順次に形成されており、前記メサ食刻されたＮ-ＧａＮ層１０１の上部にＮ-金属層１０６が形成されている。
このように構成された発光ダイオードをモールディングカップに接着剤１０８を用いてボンディングし、一つの外部引き出しリードと連結された第１リードフレーム１０９ａとＮ-金属層１０６をワイヤボンディングし、もう一つの外部引出しリードと連結された第２リードフレーム１０９ｂとＰ-金属層１０５をワイヤボンディングして組立てる。
前述したような発光ダイオードの動作を説明すれば、Ｎ及びＰ電極を通じて電圧を印加すればＮ-ＧａＮ層１０１及びＰ-ＧａＮ層１０３から電子及び正孔が活性層１０２に流れ込んで電子-正孔の再結合が起りながら発光するようになる。
この活性層１０２から発光された光は活性層の上部、下部及び側部に放出され、上部に放出された光はＰ-ＧａＮ層１０３を通じて外部に放出される。
しかし、前記発光ダイオードは低い熱伝導度を有するサファイア基板に製造されるため、素子動作時発生する熱を円滑に放出し難くて、素子の特性が低下する問題点がある。
また、電極を上部と下部に形成できず、図１に示したように、素子の上部に形成され活性層の一部領域を除去すべきであり、これにより発光面積が縮まって高輝度の高品位発光ダイオードを実現し難く、同一ウェーハでチップの個数が減るしかなく、製造工程も困難であり、また組立時ボンディングを２回行なうべき問題点がある。
また、ウェーハ上に発光ダイオードチップの工程が終了した後、単位チップに分離するために行うラッピング(Lapping)、ポリシング(Polishing)、スクライビング(Scribing)とブレーキング(Breaking)工程時サファイアを基板として使用した場合、サファイアの硬度と窒化ガリウムとのへき開面の不一致により生産収率が低下する問題点がある。
図２ａないし図２ｅは従来の改善された発光素子の製造方法を示した断面図である。
まず、図２ａに示したように、サファイア基板１２１の上部にＭＯＣＶＤの工程を行なって、ドーピングされないＧａＮ層１２２、Ｎ-ＧａＮ層１２３、ＩｎｘＧａ１-ｘＮ層１２４とＰ-ＧａＮ層１２５を順次に形成する。
ここで、前記Ｎ-ＧａＮ層１２３、ＩｎｘＧａ１-ｘＮ層１２４とＰ-ＧａＮ層１２５は基本的な発光構造物である。
その後、前記Ｐ-ＧａＮ層１２５の上部に透明電極１２６、反射膜１２７、ソルダ反応防止層１２８とＴｉ/Ａｕ、Ｎｉ/ＡｕとＰｔ/Ａｕのうち選択されたいずれか一つの金属層１２９を順次に形成する。
次いで、上部と下部それぞれに第１と第２オーミック接触(Ohmic contact)用金属層１３１、１３２が形成されており、前記第１オーミック接触用金属層１３１の上部に発光ダイオードチップ付着用ソルダ１３３が形成されており、 電流が流れうるベース基板１３０を用意する。
その後、前記発光構造物の金属層１２９を図２ａに示したように、ベース基板１３０のソルダ１３３にボンディングする。
引き続き、前記サファイア基板１２１にレーザを照射してサファイア基板１２１をドーピングされないＧａＮ層１２２から離脱させる(図２ｂ)。
従って、前述されたレーザ照射によりドーピングされないＧａＮ層１２２にはサファイア基板１２１が完全に除去され、ドーピングされないＧａＮ層１２２は表面のある程度の厚さまでは損傷した層として残る(図２ｃ)。
従って、図２ｄに示したように乾式食刻工程を用いてＮ-ＧａＮ層１２３が露出されるまで前記ドーピングされないＧａＮ層１２２を食刻し、前記Ｎ-ＧａＮ層１２３の上部にＮ-電極パッド１４１を形成する(図２ｄ)。
この際、複数個の発光ダイオードを形成するために、前記Ｎ-ＧａＮ層１２３の上部に相互離隔された複数個のＮ-電極パッド１４１を形成する。
最後に、前記Ｎ-ＧａＮ層１２３から第２オーミック接触用金属層１３２までＮ-電極パッド１４１の間をスクライビング(Scribing)ブレーキング(Breaking)の切断工程を行なって個別素子１５０、１６０に分離する(図２ｅ)。
しかし、前記従来の技術も次のような問題点がある。
すなわち、エピ層を形成するための基板としてサファイア基板を使用するためエピ層であるＧａＮ系と格子不整合によりエピ層の品質が低下して発光効率が悪化しＥＳＤ(ElectroStatic Damage)レベルも低く、信頼性も悪化するなどの問題点がある。
また、このようなサファイア基板の問題点を解決するために代替基板として窒化物半導体基板が研究されているが足りない現状であり、このような窒化物半導体基板は高価なので一回用の場合は製造コストがアップする難題がある。
本発明は前述したような問題点を解決するために案出されたもので、その目的は窒化物半導体基板にＬＬＯ層とエピ層を形成し、レーザリフトオフ(Laser Lift-Off)を通じて窒化物半導体基板を分離することにより、エピ層の特性を向上させて高品位、高効率の発光ダイオードを製造することができる発光ダイオードの製造方法を提供するところにある。
本発明の他の目的は、設けられたＬＬＯ層をレーザ光で除去して相対的に高価な窒化物半導体基板を分離してリサイクルできるようにして製造コストを節減できる低価格の発光ダイオードの製造方法を提供するところにある。
本発明のさらに他の目的は基板と発光構造物との間にＬＬＯ層を形成し、このＬＬＯ層にレーザ光を照射して除去することにより、除去されたＬＬＯ層が接触された発光構造物の界面を滑らかにすることができる発光ダイオードの製造方法を提供するところにある。
前述した本発明の目的を達成するための望ましい第１様態は、基板の上部に照射されたレーザ光により除去されるＬＬＯ(Laser Lift-off)層を形成する段階と、前記ＬＬＯ層の上部に第１極性を有する第１層、活性層と第１極性と逆の第２極性を有する第２層を形成する段階と、前記基板を通じて前記ＬＬＯ層にレーザ光を照射して前記ＬＬＯ層を除去して前記基板を離脱させる段階を含んでなる発光ダイオードの製造方法が提供される。
前述した本発明の目的を達成するための望ましい第２様態は、窒化物半導体基板の上部にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＩｎＡｎＧａＮの少なくともいずれか一つ以上の物質よりなるＬＬＯ層と第１半導体層を形成する段階と、前記第１半導体層の上部に、活性層、第２半導体層と第１電極を形成する段階と、前記窒化物半導体基板を通じて前記ＬＬＯ層にレーザ光を照射し前記ＬＬＯ層を除去して前記窒化物半導体の基板を分離させるレーザリフトオフ工程を行なう段階と、前記第１半導体層の下部に第２電極を形成する段階を含んでなる発光ダイオードの製造方法が提供される。
前述した本発明の目的を達成するための望ましい第３様態は、窒化物半導体基板の上部にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＩｎＡｌＧａＮのうち少なくともいずれか一つ以上の物質よりなるＬＬＯ層と第１半導体層を形成する段階と、前記第１半導体層の上部に活性層及び第２半導体層を形成する段階と、前記第２半導体層の上部にキャリア(carrier)を形成する段階と、前記窒化物半導体基板を通じて前記ＬＬＯ層にレーザ光を照射して、前記窒化物半導体基板を分離させるレーザリフトオフ工程を行なう段階と、前記第１半導体層に金属支持部を形成する段階と、前記第２半導体層の上部に形成されたキャリアを除去する段階と、前記第２半導体層に電極を形成する段階とを含んでなる発光ダイオードの製造方法が提供される。
以上述べたように、本発明は基板と発光構造物との間にＬＬＯ層を形成し、このＬＬＯ層にレーザ光を照射してＬＬＯ層を除去して基板を離脱させることにより、基板をリサイクルでき、除去されたＬＬＯが接触された発光構造物の界面を滑らかににすることができ、製造コストを節減できる効果がある。
また、本発明は窒化物半導体基板にＬＬＯ層とエピ層を形成し、レーザリフトオフ(Laser Lift-Off)を通じて窒化物半導体基板を分離することにより、エピ層の特性を向上させて高品位、高効率の発光ダイオードを製造することができる。

以下、添付した図面に基づき本発明の望ましい実施形態を説明すれば次の通りである。
図３ａないし図３ｃは本発明に係る発光ダイオードの製造方法を説明するための断面図であって、まず基板２００の上部に照射されたレーザ光により除去されるＬＬＯ(Laser Lift-off)層２１０を含んでおり、少なくとも一つ以上の物質よりなる半導体膜(Film)２２０を形成する(図３ａ)。
その後、前記半導体膜２２０の上部に第１極性を有する第１層２３０、活性層２４０と第１極性と逆の第２極性を有する第２層２５０を形成する(図３ｂ)。
ここで、図３ａ及び図３ｂの工程において、前記基板２００の上部にＬＬＯ層２１０だけを形成し、ＬＬＯ層２１０の上部に第１層２３０、活性層２４０と第２層２５０を形成しても良い。
次いで、前記基板２００を通じて前記ＬＬＯ層２１０にレーザ光を照射して前記ＬＬＯ層２１０を除去して前記基板２００を離脱させる(図３ｃ)。
ここで、前記第２層２５０の上部に金属構造物または金属が含まれた構造物(Structure)をさらに形成して、図３ｃのような前記基板２００の離脱工程で前記第１層２３０、活性層２４０と第２層２５０よりなる発光構造物を前記構造物をして堅固に保持(Holding)できるようになる。
この際、前記構造物は前記第２層２５０の上部に蒸着(Deposition)工程と成長(Growth)工程のいずれか一つを含んだ工程を行って形成したり、あるいは前記第２層の上部に前記構造物を接着して形成することが望ましい。
すなわち、前記第２層２５０の上部に金属を蒸着して金属構造物を形成したり、あるいはＡｌＧａＮのような金属が含まれた物質、化合物半導体のような金属以外の物質を前記第２層２５０の上部に成長させ、その後金属を蒸着させ構造物を形成する。
従って、本発明はレーザ光により完全に除去できるＬＬＯ層を除去する基板と発光構造物との間に介して、基板の除去をさらに容易に行える長所がある。
図４ａまたは図４ｂは本発明に係る発光ダイオードの製造方法を説明するための断面図であって、ＬＬＯ層２１０は図４ａに示したように、離脱させるための基板２００と接触されているか、あるいは図４ｂのように前記半導体膜２２０の内部に位置されていることが望ましい。
図５ａ及び図５ｂは本発明の第１実施形態による発光ダイオードを製造するための一部工程を説明するための断面図であって、窒化物半導体基板３１０の上部にＭＯＣＶＤの工程を行なって、ＬＬＯ層３１１、ドーピングされないＧａＮ層３１２、Ｎ-ＧａＮ層３１３、活性層３１４、Ｐ-ＧａＮ層３１５を積層し、前記Ｐ-ＧａＮ層３１５の不純物を活性化させるために６００℃で約２０分はど熱処理する(図５ａ)。
前記活性層３１４はＩｎｘＧａ１-ｘＮなどよりなる。
前記窒化物半導体基板３１０は半導体窒化物及びこれらの組合わせであって、望ましくはＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＡｌＩｎＧａＮのいずれか一つの物質よりなる基板であることがエピ層の特性の向上のために望ましい。
また、前記窒化物半導体基板３１０はサファイア(Sapphire)基板、シリコン(Ｓｉ)基板、酸化亜鉛(ＺｎＯ)基板または窒化物半導体基板にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮのうち少なくとも一つが積層されたテンプレート(Template)基板である場合もある。
前記テンプレート基板上に積層されたＧａＮ、InＧａＮ、ＡｌＧａＮとＡｌＩｎＧａＮの一つの厚さは０．００１μｍ〜１００μｍであることが望ましい。
前記ＬＬＯ層３１１はＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ及びＡｌＩｎＧａＮよりなる群から選ばれたいずれか一つよりなるか、二つ以上が組み合わせられてなされることができる。
窒化物半導体基板３１０を透過するレーザを吸収するため、前記ＬＬＯ層３１１は窒化物半導体基板３１０のエネルギーバンドギャップよりは小さく、前記活性層３１４のエネルギーバンドギャップよりは大きいエネルギーバンドギャップを有するようにＧａ、Ｉｎ、Ａｌなどの成分比を調節することが望ましい。
言い換えれば、前記ＬＬＯ層３１１は窒化物半導体基板３１０のバンドギャップエネルギーに準ずる波長よりは長く、前記活性層３１４のバンドギャップエネルギーに準ずる波長よりは短い範囲の波長に準ずるバンドギャップエネルギーを有する。
すなわち、前記ＬＬＯ層３１１は前記窒化物半導体基板３１０がＧａＮの場合３５０〜１０００ｎｍの波長に準ずるバンドギャップエネルギーを有し、ＡｌＧａＮ基板の場合２００〜１０００ｎｍの波長に準ずるバンドギャップエネルギーを有するように製造することが望ましい。
そして、ＬＬＯ層３１１の厚さは大きく制限がないが、効果的なレーザリフトオフのために１Å〜３μｍであることが望ましい。
次いで、前記Ｐ-ＧａＮ層３１５の上部にＰ-オーミックコンタクト用物質３１６を形成し、ＵＢＭ層３１８を形成する。望ましくは前記Ｐ-オーミックコンタクト用物質３１６の上部に反射層３１７を形成することが光効率面において良い(図５ｂ)。
ここで、前記オーミックコンタクト用物質は電極を形成するためのものである。
オーミックコンタクト用物質はＧａＮ層に電極を形成する場合、高い透過率を維持することと同時に良好なオーミックコンタクトを形成できるようにするように設けられたもので、本発明の技術分野において公知のオーミックコンタクト用物質は全部使用できる。
前記反射層３１７は光の反射のための材質なら制限がないが、Ａｇ、Ａｌ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、ＡＴＯ(ＳｂをドーピングしたＳｎＯ２)とＩＴＯのいずれか一つ以上選択されて形成されることが望ましく、その厚さは０．２μｍ以上が望ましい。
すなわち、前記反射層はＡｇ、Ａｌ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、透明伝導性酸化物のいずれか一つまたはその組み合わせで形成するのが望ましい。
前記ＵＢＭ層３１８はＴｉ/Ｐｔ/Ａｕのような積層構造、またはＴｉ/Ａｕ、Ｎｉ/ＡｕとＰｔ/Ａｕのうち選択されたいずれか一つの積層構造で形成されることが望ましい。
これにより、窒化物半導体基板の上部に発光構造物の製造を完了するようになる。
前記発光構造物はウェーハ(Wafer)単位で複数個の発光ダイオードを製造するための発光構造物であるか、一つの発光ダイオードを製造するための発光構造物など、少なくとも一つ以上の発光ダイオードを製造するための発光構造物である。
図６ａ及び図６ｂは本発明の第１実施形態により支持部の一種としてサブマウント基板を製造する方法を示した断面図であって、まずサブマウント基板を製造するためには電流が流れる伝導性基板３２０の上部と下部のそれぞれにオーミックコンタクト(Ohmic contact)用物質３２１を形成する(図６ａ)。
前記伝導性基板３２０は熱伝導性が良好な物質であり、また電気伝導性が良好な物質ならさらに良い。また、エピ層と熱膨張係数が類似した物質ならさらに良い。望ましくは、Ｓｉ、ＡｌＮ、ＳｉＣ、ＧａＡＳ、Ｃｕ、Ｗ、Ｍｏの少なくとも一つを含んでなる形成されることが望ましい。
次いで、前記オーミックコンタクト用物質３２１が形成された伝導性基板３２０の上部にソルダ３２２を形成する(図６ｂ)。
これにより、支持部の一種であるサブマウント基板の製造が完了される。
図７ａないし図７ｅは本発明の第１実施形態によりサブマウント基板を用いて発光ダイオードを製造する断面図であって、図７ａに示したようにサブマウント基板のソルダ３２２にＵＢＭ層３１８が接触されるように発光構造物を引繰り返して前記サブマウント基板上に積層してボンディングする。
ここで、前記発光構造物は図５ａないし図５ｅの工程で窒化半導体基板に複数個の発光ダイオードが製造された構造物を指す。
その後、前記発光構造物の窒化物半導体基板３１０を通じてＬＬＯ層３１１にレーザを射して前記発光構造物から窒化物半導体基板３１０を分離させる(図７ｂ)。
この際、照射されたレーザは窒化物半導体基板３１０を透過してＬＬＯ層３１１で吸収され、ＬＬＯ層３１１の(Ａｌ)(Ｉｎ)ＧａＮ成分などがＧａとＮ２などに分離されながら窒化物半導体基板３１０の分離が起こる。
従って、窒化物半導体基板３１０は発光構造物から離脱される。
ここで、前記窒化物半導体基板３１０の離脱により露出されたドーピングされないＧａＮ層３１２は乾式食刻工程を用いてＮ-ＧａＮ層３１３が露出されるまでは全面食刻し、食刻過程中発生した格子の損失を回復するために熱処理を行う。
前記レーザは波長がＬＬ０層のバンドギャップエネルギーに準ずる波長より短く前記窒化物半導体基板３１０のバンドギャップエネルギーに準ずる波長よりは長いものを用いる。望ましくは、前記レーザ波長はＬＬＯ層３１１のバンドギャップエネルギーに準ずる波長範囲であることが望ましい。
これにより、レーザが窒化物半導体基板３１０を透過しＬＬＯ層３１１で吸収され、ＬＬＯ層３１１と共に窒化物半導体基板３１０の分離が起るようになる。
また、レーザにより窒化物半導体基板３１０が損傷されないため分離された窒化物半導体基板３１０はリサイクルが可能なので製造コストを著しく節減することができる。
次いで、前記それぞれの発光ダイオードに該当するＮ-ＧａＮ層３１３の上部にＮ-オーミックコンタクト用物質３３０を形成する。そして、前記Ｎ-オーミックコンタクト用物質３３０は電流の分散のために放射状に形成することが望ましい。
前記形成されたＮ-オーミックコンタクト用物質３３０はＮ-電極として用いられる。
最後に、前記発光構造物とサブマウント基板にスクライビング(Scribing)とブレーキング(Breaking)の切断工程を行って個別素子に分離する(図７ｄ及び図７ｅ)。
従って、前述したように製造された本発明の発光ダイオードは発光ダイオードの上部と下部にそれぞれ電極を備える構造で製造され、既存の食刻工程を行わないので、製造工程が簡単な長所がある。
また、窒化物半導体基板上にエピ層を形成してサファイア基板の格子不整合による低品質の問題を解決した。また、特定のレーザリフトオフ工程を通じて、窒化物半導体基板をリサイクルすることができて製造コストを著しく節減することができる。
すなわち、本発明の第１実施形態は窒化物半導体基板の上部にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＩｎＡｌＧａＮのうち少なくともいずれか一つ以上の物質よりなるＬＬＯ層と第１半導体層を形成する段階と、前記第１半導体層の上部に、活性層、第２半導体層と第１電極を形成する段階と、前記窒化物半導体基板を通じて前記ＬＬＯ層にレーザ光を照射し前記ＬＬＯ層を除去して、前記窒化物半導体基板を分離させるレーザリフトオフ工程を行う段階と、前記第２半導体層の上部に第２電極を形成する段階とを含んでなる。
ここで、前記第１半導体層は第２半導体層と極性が異なる半導体層であり、例えば前記第１半導体層がｎ型なら、前記第２半導体層はｐ型である。
そして、前記第１電極形成とレーザリフトオフ工程の間に、前記第１電極の上部に金属支持部を形成する工程がさらに具備されることが望ましい。
また、前記レーザリフトオフ工程を行う前に、前記第１電極上部にＵＢＭ(Under Bump Metalization)層を形成する工程と、前記ＵＢＭ層に支持部を接合する工程がさらに具備される。
ここで、前記支持部は前述したサブマウント基板と同じものである。
図８は本発明の第１実施形態により金属支持部を使用した発光ダイオードの製造方法を説明するための断面図であって、示したように前述されたサブマウント基板の代りに図８に示した通り、金属支持部３６０を使用することができる。
すなわち、Ｐ-オーミックコンタクト物質３１６上に金属支持部３６０を形成し、窒化物半導体基板３１０を通じてＬＬＯ層３１１にレーザ光を照射して、前記窒化物半導体基板３１０を分離させることである。
前記構造においてｕｎ-ＧａＮ層３１２をさらに含むことができ、反射層３１７及びＵＢＭ層３１８は省略することができ、前述した一実施形態の構成の一部を追加したり省略するなどの変形が可能である。
そして、前記金属支持部３６０はＭＯＣＶＤの方法で蒸着することもできるが、さらに望ましくは電気メッキ(electro plating)方法によるのが簡便なので良い。電気メッキ方法は従来に公知なのでこれによる。
従って、前記金属支持部３６０は電気メッキ法、無電解メッキ法、ＣＶＤ法、スパッタリング法と蒸発法のいずれか一つにより形成する。
前記金属支持部３６０の厚さは限られないが、１０〜４００μｍであることが望ましい。前記金属支持部３６０の材質としては別に制限はないが、エピ層と熱膨張係数が類似であり電気伝導性及び熱伝導性に優れた物質なら選択でき、望ましくはＣｕ、Ｗ、Ａｕ、Ｎｉ、Ｍｏ、Ｐｔ、Ａｌ、Ｃｏ、Ｐｄ、Ａｇ及びＴｉよりなる群から一つ以上含んでなるのが良い。
図９ａないし図９ｄは本発明の第２実施形態による発光ダイオードの製造方法を説明するための断面図であって、キャリア(carrier)３７１をＰ-ＧａＮ層３１５に形成し、窒化物半導体基板３１０を除去した後前記キャリア３７１を除去することを特徴とする。
まず、図９ａに示したように、窒化物半導体基板の上部にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＩｎＡｌＧａＮのうち少なくともいずれか一つ以上の物質よりなるＬＬＯ３１１層とＮ-ＧａＮ層３１３を形成し、前記Ｎ-ＧａＮ層３１３の上部に活性層３１４及びＰ-ＧａＮ層３１５を積層し、前記Ｐ-ＧａＮ層３１５上にキャリア３７１を形成する。
その後、前記窒化物半導体基板３１０を通じて前記ＬＬＯ層３１１にレーザ光を照射して、前記窒化物半導体基板３１０を分離させるレーザリフトオフ工程を行って、前記窒化物半導体基板３１０を離脱させる(図９ｂ)。
引き続き、前記Ｎ-ＧａＮ層３１３の下部にＮ-オーミックコンタクト層３３１、反射層３３２と金属支持部３７０を形成する。
ここで、前記Ｎ-オーミックコンタクト層３３１と反射層３３２の形成は省略することができる。
その後、前記Ｐ-ＧａＮ層３１５上に形成された前記キャリア３７１を除去し、前記Ｐ-ＧａＮ層３１５にＰ-オーミックコンタクト層３１６を形成する(図９ｄ)。
一方、本発明の他の実施形態として、前述した図９ａにおいてＰ−ＧａＮ層３１５と前記キャリア３７１との間に金属支持部を介在し、図９ｂのようなレーザリフトオフ工程を行うこともできる。
前記方法において、ｕｎ-ＧａＮ層３１２がＬＬＯ層３１１とＮ−ＧａＮ層３１３との間にさらに介在される場合もあり、前記金属支持部３７０は前述した方法により形成され材質及び厚さも前述した通りである。また、前記Ｐ-ＧａＮ層３１５にＰ-オーミックコンタクト層３１６を先に形成した後前記Ｐ-オーミックコンタクト層３１６の上部にキャリアを接着することも可能である。前記以外も前述した一実施形態の構成の一部を追加したり省略するなどの変形が可能である。前記キャリア３７１は以後の工程で除去するのでその材質には別に制限がなく以後の工程のためにＬＥＤ層を移動させられるものなら全て選択することができる。
望ましくは前記キャリア３７１はガラス基板、サファイア基板、シリコン(Ｓｉ)基板、酸化亜鉛(ＺｎＯ)基板と窒化物半導体基板のいずれか一つの基板とガラス基板、サファイア)基板、シリコン(Ｓｉ)基板、酸化亜鉛(ＺｎＯ)基板と、窒化物半導体基板のいずれか一つの基板にＧａＮ、InＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮのうち少なくとも一つが積層されたテンプレート(Template)基板と金属基板(Metallic substrate)とステンレス鋼(Stainless steel)基板のいずれか一つで使用する。
そして、前記キャリア３７１はポリウレタン、ポリビニル、ＰＥＴなどの樹脂フィルムが使用することもできる。
前記キャリア３７１は前記Ｐ-ＧａＮ層３１５の上部に接着用物質で接着される。
前記接着物質は前記キャリア３７１を接着した後容易に接着用物質を有機溶媒などで除去して前記キャリアを分離できるものなら全て選択できる。望ましくは、フォトレジストまたはワックスが望ましい。前記有機溶媒は接着用物質を溶解できるものなら全て選択でき、望ましくはアセトンを含んでなることが良い。
そして、前述したように金属支持部がＮ-ＧａＮ層に形成される場合相対的に電気抵抗が減少され消費電力面において利点が発生する。
本発明は前述した実施形態により限定されず本発明の通常の知識を有する者が導出できる変形ならば本発明の範囲に含まれる。
従って、本発明の第２実施形態は窒化物半導体基板の上部にＧａＮ、ＩｎＧａＮ、Ａｌ ＧａＮとＩｎＡｌＧａＮのうち少なくともいずれか一つ以上の物質よりなるＬＬＯ層と第１半導体層を形成する段階と、前記第１半導体層の上部に活性層及び第２半導体層を形成する段階と、前記第２半導体層の上部にキャリアを形成する段階と、前記窒化物の半導体基板を通じて前記ＬＬＯ層にレーザ光を照射して、前記窒化物半導体基板を分離させるレーザリフトオフ工程を行う段階と、前記第１半導体層に金属支持部を形成する段階と、前記第２半導体層の上部に形成されたキャリアを除去する段階と、前記第２半導体層に電極を形成する段階とを含んでなる発光ダイオードの製造方法を含んでなる発光ダイオード製造方法を特徴とする。
図１０ａ及び図１０ｂは本発明に係る発光ダイオードの変形の一例を示した断面図であって、すなわち、示されたようにＬＬＯ層３１１はｕｎ-ＧａＮ層３１２内に存在するように形成されることもできる。
ここで、前記ｕｎ-ＧａＮ層３１２はドーピングされないＧａＮ層である。
すなわち、窒化物半導体基板３１０に先にｕｎ-ＧａＮ層３１２を形成した後ＬＬＯ層３１１を形成し、再びｕｎ-ＧａＮ層３１２を形成することもできる。
この場合、ＬＬＯ層３１１は窒化物半導体基板３１０と近く位置することが望ましいが、前記ＬＬＯ層３１１と前記窒化物半導体基板３１０との距離が１〜１０μｍ範囲内であることが望ましい(図１０ａ)。
前記ＬＬＯ層３１１は図１０ｂに示したように複数で積層されうる。
また、前記ドーピングされない半導体層であるｕｎ-ＧａＮ層３１２は前記ＬＬＯ層３１１の上面にまたはＬＬＯ層の上面及び下面の両方に形成させても良い。
一方、前述した第１層とＬＬＯ層との間には前記ＬＬＯ層の上部または下部のいずれか一つ以上の面にドーピングされていない半導体層を形成することが望ましい。
本発明は具体的な例についてだけ詳述されてきたが、本発明の技術思想の範囲内で多様な範囲内で多様な変形及び修正が可能なことは当業者にとって明らかであり、このような変形及び修正は特許請求の範囲に属することは当然である。
従来の技術に係る発光ダイオードの概略的な構成断面図 従来の改善された発光素子の製造方法を示した断面図 従来の改善された発光素子の製造方法を示した断面図 従来の改善された発光素子の製造方法を示した断面図 従来の改善された発光素子の製造方法を示した断面図 従来の改善された発光素子の製造方法を示した断面図 本発明に係る発光ダイオードの製造方法を説明するための断面図 本発明に係る発光ダイオードの製造方法を説明するための断面図 本発明に係る発光ダイオードの製造方法を説明するための断面図 本発明に係る発光ダイオードの製造方法を説明するための断面図 本発明に係る発光ダイオードの製造方法を説明するための断面図 本発明の第１実施形態による発光ダイオードを製造するための一部工程を説明するための断面図 本発明の第１実施形態による発光ダイオードを製造するための一部工程を説明するための断面図 本発明の第１実施形態により支持部の一種でサブマウント基板を製造する方法を示した断面図 本発明の第１実施形態により支持部の一種でサブマウント基板を製造する方法を示した断面図 本発明の第１実施形態によりサブマウント基板を用いて発光ダイオードを製造する断面図 本発明の第１実施形態によりサブマウント基板を用いて発光ダイオードを製造する断面図 本発明の第１実施形態によりサブマウント基板を用いて発光ダイオードを製造する断面図 本発明の第１実施形態によりサブマウント基板を用いて発光ダイオードを製造する断面図 本発明の第１実施形態によりサブマウント基板を用いて発光ダイオードを製造する断面図 本発明の第１実施形態により金属支持部を使った発光ダイオードの製造方法を説明するための断面図 本発明の第２実施形態による発光ダイオードの製造方法を説明するための断面図 本発明の第２実施形態による発光ダイオードの製造方法を説明するための断面図 本発明の第２実施形態による発光ダイオードの製造方法を説明するための断面図 本発明の第２実施形態による発光ダイオードの製造方法を説明するための断面図 本発明に係る発光ダイオードの変形の一例を示した断面図 本発明に係る発光ダイオードの変形の一例を示した断面図
符号の説明
２００: 基板
２１０、３１１: ＬＬＯ(Laser lift-off)層
２２０: 半導体膜
２３０: 第１層
２４０、３１４: 活性層
２５０: 第２層
３１０: 窒化物半導体基板
２３０: ドーピングされないＧａＮ層
３１３: Ｎ-ＧａＮ層
３１５: Ｐ-ＧａＮ層
３１６: Ｐ-オーミックコンタクト物質
３１７、３３２: 反射用メタル
３１８: ＵＢＭ層
３２０: 伝導性基板
３２１: オーミックコンタクト物質
３２２: ソルダ
３３０: Ｎ-オーミックコンタクト物質
３６０、３７０: 金属支持部
３７１: キャリア
３７２: 接着用物質







Claims (25)

  1. 基板の上部に照射されたレーザ光により除去されるＬＬＯ層を形成する段階と、
    前記ＬＬＯ層の上部に第１極性を有する第１層、活性層と第１極性と逆の第２極性を有する第２層を形成する段階と、
    前記基板を通じて前記ＬＬＯ層にレーザ光を照射して前記ＬＬＯ層を除去して前記基板を離脱させる段階とを含んでなる発光ダイオードの製造方法。
  2. 前記第２層の上部に、
    金属構造物または金属が含まれた構造物を形成する工程がさらに備えられることを特徴とする請求項１に記載の発光ダイオードの製造方法。
  3. 前記ＬＬＯ層と前記第１層との間に、
    前記ＬＬＯ層の上部または下部のいずれか一つ以上の面にドーピングされていない半導体層をさらに形成することを特徴とする請求項１または２に記載の発光ダイオードの製造方法。
  4. 窒化物半導体基板の上部にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＩｎＡｌＧａＮのうち少なくともいずれか一つ以上の物質よりなるＬＬＯ(Laser Lift-off)層と第１半導体層を形成する段階と、
    前記第１半導体層の上部に活性層、第２半導体層と第１電極を形成する段階と、
    前記窒化物半導体基板を通じて前記ＬＬＯ層にレーザ光を照射して、前記窒化物半導体基板を分離させるレーザリフトオフ工程を行なう段階と、
    前記第１半導体層の下部に第２電極を形成する段階とを含んでなる発光ダイオードの製造方法。
  5. 前記第１電極形成とレーザリフトオフ工程との間に、
    前記第１電極の上部に支持部を形成する工程がさらに備えられることを特徴とする請求項４に記載の発光ダイオードの製造方法。
  6. 前記レーザリフトオフ工程を行なう前に、
    前記第１電極の上部にＵＢＭ(Under Bump Metalization)層を形成する工程がさらに備えられていることを特徴とする請求項４に記載の発光ダイオードの製造方法。
  7. 前記ＵＢＭ層は、
    Ｔｉ／Ｐｔ／Ａｕ、Ｔｉ／Ａｕ、Ｎｉ／ＡｕとＰｔ／Ａｕのいずれか一つであることを特徴とする請求項６に記載の発光ダイオードの製造方法。
  8. 窒化物半導体基板の上部にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＩｎＡｌＧａＮのうち少なくともいずれか一つ以上の物質よりなるＬＬＯ層と第１半導体層を形成する段階と、
    前記第１半導体層の上部に活性層及び第２半導体層を形成する段階と、
    前記第２半導体層の上部にキャリアを形成する段階と、
    前記窒化物半導体基板を通じて前記ＬＬＯ層にレーザ光を照射して、前記窒化物半導体基板を分離させるレーザリフトオフ工程を行なう段階と、
    前記第２半導体層の上部に形成されたキャリアを除去する段階と、
    前記第２半導体層に電極を形成する段階とを含んでなる発光ダイオードの製造方法。
  9. 前記レーザリフトオフ段階とキャリア除去段階との間に、
    前記第１半導体層に金属支持部を形成する段階がさらに備えられることを特徴とする請求項８に記載の発光ダイオードの製造方法。
  10. 窒化物半導体基板の上部にＬＬＯ層と第１半導体層を形成する段階の間には、
    前記ＬＬＯ層の上部または下部のいずれか一つ以上の面にドーピングされていない半導体層をさらに形成することを特徴とする請求項４ないし８のいずれか１項に記載の発光ダイオードの製造方法。
  11. 前記ＬＬＯ層の厚さは１Å〜３μｍであることを特徴とする請求項１、４と９のいずれか１項に記載の発光ダイオードの製造方法。
  12. 前記ＬＬＯ層のエネルギーバンドギャップは、
    前記窒化物半導体基板のエネルギーバンドギャップよりは小さく、活性層のエネルギーバンドギャップよりは大きいことを特徴とする請求項４または８に記載の発光ダイオードの製造方法。
  13. 前記レーザ光の波長は、
    ＬＬＯ層のバンドギャップエネルギーに準ずる波長より短く、前記窒化物半導体基板のバンドギャップエネルギーに準ずる波長よりは長いことを特徴とする請求項４または８に記載の発光ダイオードの製造方法。
  14. 前記第１と第２半導体層は、
    ＧａＮで形成することを特徴とする請求項４または８に記載の発光ダイオードの製造方法。
  15. 前記第１電極の上部にＵＢＭ層を形成する工程は、
    前記第１電極と前記ＵＢＭ層との間に反射層をさらに含み、
    前記反射層はＡｇ、Ａｌ、Ｐｔ、Ａｕ、Ｎｉ、Ｔｉ、透明伝導性酸化物のいずれか一つまたはその組み合わせで形成することを特徴とする請求項６に記載の発光ダイオードの製造方法。
  16. 前記窒化物半導体基板は、
    ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ基板のいずれか一つであるか、またはサファイア基板、シリコン(Ｓｉ)基板、酸化亜鉛(ＺｎＯ)基板と窒化物半導体基板のいずれか一つの基板にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮの中で少なくとも一つが積層されたテンプレート基板であることを特徴とする請求項４または８に記載の発光ダイオードの製造方法。
  17. 前記テンプレート基板上に積層されたＧａＮ、ＩｎＧａＮ、ＡｌＧａＮとＡｌＩｎＧａＮのうち一つの厚さは０．００１μｍ 〜１００μｍであることを特徴とする請求項１６に記載の発光ダイオードの製造方法。
  18. 前記ＵＢＭ層にサブマウントを接合する工程をさらに備え、
    前記サブマウントは、
    伝導性基板の上面及び背面にオーミックコンタクト用物質を形成し、前記伝導性基板の上面に形成されたオーミックコンタクト用物質の上部にソルダを形成して製造されることを特徴とする請求項６に記載の発光ダイオードの製造方法。
  19. 前記伝導性基板はＳｉ、ＡｌＮ、ＳｉＣ、ＧａＡｓ、Ｃｕ、Ｗ、Ｍｏの少なくともいずれか一つを含んでなることを特徴とする請求項１８に記載の発光ダイオードの製造方法。
  20. 前記金属支持部は電気メッキ法、無電解メッキ法、ＣＶＤ法、スパッタリング法と蒸発法のいずれか一つにより形成されることを特徴とする請求項８に記載の発光ダイオードの製造方法。
  21. 前記キャリアは、
    ガラス基板、サファイア基板、シリコン(Ｓｉ)基板、酸化亜鉛(ＺｎＯ)基板と窒化物半導体基板のいずれか一つの基板と、
    ガラス基板、サファイア基板、シリコン(Ｓｉ)基板、酸化亜鉛(ＺｎＯ)基板と、窒化物半導体基板のいずれか一つの基板にＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮの少なくとも一つが積層されたテンプレート基板と、
    金属基板とステンレス鋼基板のいずれか一つであることを特徴とする請求項８に記載の発光ダイオードの製造方法。
  22. 前記第２半導体層の上部にキャリアを形成する段階は、
    前記第２半導体層の上部に金属支持部を形成し、
    前記金属支持部の上部にキャリアを形成することを特徴とする請求項８に記載の発光ダイオードの製造方法。
  23. 前記金属支持部の厚さは１０〜４００μｍであることを特徴とする請求項２２に記載の発光ダイオードの製造方法。
  24. 前記金属支持部は、
    Ｃｕ、Ｗ、Ａｕ、Ｎｉ、Ｍｏ、Ｐｔ、Ａｌ、Ｃｏ、Ｐｄ、Ａｇ及びＴｉよりなる群から一つ以上含んでなることを特徴とする請求項２２に記載の発光ダイオードの製造方法。
  25. 前記ＬＬＯ層の上面及び下面の両方に前記ドーピングされていない半導体層が形成される場合、
    前記ＬＬＯ層と前記窒化物半導体基板との距離が１〜１０μｍであることを特徴とする請求項１０に記載の発光ダイオードの製造方法。

JP2006148162A 2005-05-27 2006-05-29 発光ダイオードの製造方法 Active JP4925726B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0044856 2005-05-27
KR1020050044856A KR101166922B1 (ko) 2005-05-27 2005-05-27 발광 다이오드의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006332681A true JP2006332681A (ja) 2006-12-07
JP4925726B2 JP4925726B2 (ja) 2012-05-09

Family

ID=36808407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006148162A Active JP4925726B2 (ja) 2005-05-27 2006-05-29 発光ダイオードの製造方法

Country Status (5)

Country Link
US (1) US7776637B2 (ja)
EP (1) EP1727218B1 (ja)
JP (1) JP4925726B2 (ja)
KR (1) KR101166922B1 (ja)
CN (1) CN1870312A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038344A (ja) * 2007-06-05 2009-02-19 Cree Inc 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
WO2009143026A2 (en) * 2008-05-17 2009-11-26 Astrowatt, Inc. Method of forming an electronic device using a separation technique
US7749884B2 (en) 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
KR100990635B1 (ko) 2007-08-09 2010-10-29 삼성엘이디 주식회사 수직구조 발광다이오드 소자의 제조방법
JP2011528500A (ja) * 2008-07-15 2011-11-17 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 垂直構造半導体発光素子製造用支持基板及びこれを用いた垂直構造半導体発光素子
JP2013070111A (ja) * 2008-06-02 2013-04-18 Lg Innotek Co Ltd 半導体発光素子
US8852976B2 (en) 2009-08-03 2014-10-07 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
WO2016026462A1 (en) * 2014-08-21 2016-02-25 The University Of Hong Kong FLEXIBLE GaN LIGHT-EMITTING DIODES
KR101850556B1 (ko) 2011-11-24 2018-04-19 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2021162107A1 (en) 2020-02-14 2021-08-19 Kyocera Corporation Method for recycling substrate, method for manufacturing semiconductor device, and semiconductor device
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2021170594A (ja) * 2020-04-15 2021-10-28 株式会社デンソー 半導体チップおよびその製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837846B1 (ko) * 2006-02-27 2008-06-13 한국광기술원 레이저 에너지 흡수 초격자 층을 구비한 질화물 발광소자및 그의 제조방법
KR100736623B1 (ko) 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR100843408B1 (ko) * 2006-12-01 2008-07-03 삼성전기주식회사 반도체 단결정 및 반도체 발광소자 제조방법
US20080280454A1 (en) * 2007-05-09 2008-11-13 Ya-Li Chen Wafer recycling method using laser films stripping
US8237183B2 (en) * 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US8313968B2 (en) * 2007-08-21 2012-11-20 Amal Elgawadi Fabrication of GaN and III-nitride alloys freestanding epilayers membranes using a nonbonding laser
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
DE102008025160A1 (de) * 2008-05-26 2009-12-03 Osram Opto Semiconductors Gmbh Projektor für kleinste Projektionsflächen und Verwendung einer Mehrfarben-LED in einem Projektor
KR101031350B1 (ko) * 2008-09-30 2011-04-29 서울옵토디바이스주식회사 발광 다이오드 제조 방법
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
CN102005517B (zh) * 2009-08-26 2013-09-18 首尔Opto仪器股份有限公司 利用激光剥离技术制造发光二极管的方法和激光剥离装置
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8900893B2 (en) * 2010-02-11 2014-12-02 Tsmc Solid State Lighting Ltd. Vertical LED chip package on TSV carrier
KR100999798B1 (ko) 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100969131B1 (ko) * 2010-03-05 2010-07-07 엘지이노텍 주식회사 발광 소자 제조방법
KR101020996B1 (ko) * 2010-10-14 2011-03-09 (주)더리즈 반도체 발광소자 제조방법
KR101189081B1 (ko) * 2010-12-16 2012-10-10 엘지이노텍 주식회사 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
CN102956762A (zh) * 2011-08-26 2013-03-06 郑朝元 Ⅲ-ⅴ族晶圆可重复进行磊晶制程的方法与构造
US8866149B2 (en) 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
US9136673B2 (en) 2012-07-20 2015-09-15 The Regents Of The University Of California Structure and method for the fabrication of a gallium nitride vertical cavity surface emitting laser
KR101878748B1 (ko) 2012-12-20 2018-08-17 삼성전자주식회사 그래핀의 전사 방법 및 이를 이용한 소자의 제조 방법
KR101379290B1 (ko) * 2012-12-28 2014-03-27 주식회사 루미스탈 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법
KR20140116574A (ko) * 2013-03-25 2014-10-06 인텔렉추얼디스커버리 주식회사 발광소자 및 이의 제조방법
US10297711B2 (en) 2015-12-30 2019-05-21 Globalfoundries Singapore Pte. Ltd. Integrated LED and LED driver units and methods for fabricating the same
KR102552889B1 (ko) * 2016-08-31 2023-07-10 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
CN107170668B (zh) * 2017-06-01 2020-06-05 镓特半导体科技（上海）有限公司 一种自支撑氮化镓制备方法
US10217895B2 (en) 2017-06-22 2019-02-26 Epistar Corporation Method of forming a light-emitting device
JP7531151B2 (ja) * 2020-04-15 2024-08-09 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
KR20220026663A (ko) 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
US20240178180A1 (en) * 2022-11-30 2024-05-30 Tokyo Electron Limited Systems and methods for bonding semiconductor devices
DE102023200123A1 (de) 2023-01-10 2024-07-11 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines vertikalen Halbleiterbauelements mit epitaktisch gewachsener III-V-Epitaxie unter mehrmaliger Verwendung des Substrats sowie entsprechendes Halbleiterbauelement, insbesondere auf der Basis von Gallium-Nitrid
US20240258169A1 (en) * 2023-01-31 2024-08-01 Tokyo Electron Limited Methods for fabricating semiconductor devices with backside power delivery network using laser liftoff layer
US20240282884A1 (en) * 2023-02-16 2024-08-22 Lumileds Llc Led device formation using releasable inorganic wafer bond

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2003051611A (ja) * 2001-08-03 2003-02-21 Sony Corp 半導体素子の製造方法及び半導体素子
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286699B1 (ko) * 1993-01-28 2001-04-16 오가와 에이지 질화갈륨계 3-5족 화합물 반도체 발광디바이스 및 그 제조방법
WO2001084640A1 (de) * 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh LUMINESZENZDIODENCHIP AUF DER BASIS VON GaN UND VERFAHREN ZUM HERSTELLEN EINES LUMINESZENZDIODENBAUELEMENTS
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
WO2003038957A1 (en) * 2001-10-29 2003-05-08 Sharp Kabushiki Kaisha Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
JP2003142732A (ja) * 2001-10-31 2003-05-16 Sharp Corp オーミック電極、ｎ型電極、窒化物系化合物半導体発光素子およびその製造方法
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
CN101383393B (zh) * 2002-01-28 2013-03-20 日亚化学工业株式会社 具有支持衬底的氮化物半导体器件及其制造方法
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
US6967981B2 (en) * 2002-05-30 2005-11-22 Xerox Corporation Nitride based semiconductor structures with highly reflective mirrors
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
KR100504178B1 (ko) * 2003-01-22 2005-07-27 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
JP4295669B2 (ja) 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
US7384807B2 (en) * 2003-06-04 2008-06-10 Verticle, Inc. Method of fabricating vertical structure compound semiconductor devices
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US7015117B2 (en) * 2003-07-14 2006-03-21 Allegis Technologies, Inc. Methods of processing of gallium nitride
WO2005043633A1 (ja) * 2003-11-04 2005-05-12 Pioneer Corporation 半導体発光素子及びその製造方法
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
KR100581809B1 (ko) 2004-08-25 2006-05-23 삼성에스디아이 주식회사 디멀티플렉싱 회로 및 이를 이용한 발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101139A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 半導体発光素子及びその製造方法並びに半導体発光装置
JP2003051611A (ja) * 2001-08-03 2003-02-21 Sony Corp 半導体素子の製造方法及び半導体素子
JP2005093988A (ja) * 2003-08-08 2005-04-07 Sumitomo Electric Ind Ltd 半導体発光素子及びその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038344A (ja) * 2007-06-05 2009-02-19 Cree Inc 格子整合基板上への窒化物系光電子／電子デバイス構造体の形成
KR100990635B1 (ko) 2007-08-09 2010-10-29 삼성엘이디 주식회사 수직구조 발광다이오드 소자의 제조방법
US7749884B2 (en) 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
WO2009143026A2 (en) * 2008-05-17 2009-11-26 Astrowatt, Inc. Method of forming an electronic device using a separation technique
WO2009143026A3 (en) * 2008-05-17 2010-03-04 Astrowatt, Inc. Method of forming an electronic device using a separation technique
US8076215B2 (en) 2008-05-17 2011-12-13 Astrowatt, Inc. Method of forming an electronic device using a separation technique
US8877530B2 (en) 2008-06-02 2014-11-04 Lg Innotek Co., Ltd. Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
US9224910B2 (en) 2008-06-02 2015-12-29 Lg Innotek Co., Ltd. Supporting substrate for preparing semiconductor light-emitting device and semiconductor light-emitting device using supporting substrates
JP2013070111A (ja) * 2008-06-02 2013-04-18 Lg Innotek Co Ltd 半導体発光素子
US8946745B2 (en) 2008-07-15 2015-02-03 Lg Innotek Co., Ltd. Supporting substrate for manufacturing vertically-structured semiconductor light-emitting device and semiconductor light-emitting device using the supporting substrate
JP2011528500A (ja) * 2008-07-15 2011-11-17 コリア ユニバーシティ インダストリアル アンド アカデミック コラボレイション ファウンデーション 垂直構造半導体発光素子製造用支持基板及びこれを用いた垂直構造半導体発光素子
US9105828B2 (en) 2009-08-03 2015-08-11 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
US9306141B2 (en) 2009-08-03 2016-04-05 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
US8852976B2 (en) 2009-08-03 2014-10-07 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting device
KR101850556B1 (ko) 2011-11-24 2018-04-19 가부시기가이샤 디스코 광디바이스 웨이퍼의 가공 방법
US10615222B2 (en) 2014-08-21 2020-04-07 The University Of Hong Kong Flexible GAN light-emitting diodes
WO2016026462A1 (en) * 2014-08-21 2016-02-25 The University Of Hong Kong FLEXIBLE GaN LIGHT-EMITTING DIODES
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
WO2021162107A1 (en) 2020-02-14 2021-08-19 Kyocera Corporation Method for recycling substrate, method for manufacturing semiconductor device, and semiconductor device
JP2021170596A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP2021170594A (ja) * 2020-04-15 2021-10-28 株式会社デンソー 半導体チップおよびその製造方法
JP7477835B2 (ja) 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
JP7553915B2 (ja) 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法

Also Published As

Publication number Publication date
KR101166922B1 (ko) 2012-07-19
EP1727218A2 (en) 2006-11-29
US20060270075A1 (en) 2006-11-30
EP1727218B1 (en) 2020-06-24
CN1870312A (zh) 2006-11-29
JP4925726B2 (ja) 2012-05-09
KR20060122408A (ko) 2006-11-30
US7776637B2 (en) 2010-08-17
EP1727218A3 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
JP4925726B2 (ja) 発光ダイオードの製造方法
US9735327B2 (en) Light emitting device and manufacturing method for same
JP5220916B2 (ja) 発光素子及びその製造方法
TWI479674B (zh) 半導體晶圓組件之處理方法
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
US20070099317A1 (en) Method for manufacturing vertical structure light emitting diode
KR20100068839A (ko) 발광 소자의 제조 방법
JP2014515183A (ja) めっきされた支持基板を有する固体光電子素子
KR100774196B1 (ko) 수직형 발광 소자 제조방법
US9048381B1 (en) Method for fabricating light-emitting diode device
WO2015174924A1 (en) Method of forming a light-emitting device
KR20080053181A (ko) 반도체 발광소자용 지지기판 및 상기 지지기판을 이용한고성능 수직구조의 반도체 발광소자
KR100661717B1 (ko) 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법
KR101209026B1 (ko) 수직형 발광 소자의 제조방법
KR101364167B1 (ko) 수직형 발광 다이오드 및 그 제조방법
TW201318236A (zh) 具增大面積之氮化鎵發光二極體及其製造方法
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
KR100710394B1 (ko) 수직형 발광 소자의 제조방법
KR100676061B1 (ko) 발광 다이오드의 제조 방법
KR101047756B1 (ko) 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR101364719B1 (ko) 수직형 발광 다이오드 제조방법
KR101648809B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
TWI423470B (zh) 一種製造高散熱發光元件的方法
KR20130007212A (ko) 발광 소자, 그의 제조 방법 및 그를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4925726

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250