KR20060122408A - 발광 다이오드의 제조 방법 - Google Patents

발광 다이오드의 제조 방법 Download PDF

Info

Publication number
KR20060122408A
KR20060122408A KR1020050044856A KR20050044856A KR20060122408A KR 20060122408 A KR20060122408 A KR 20060122408A KR 1020050044856 A KR1020050044856 A KR 1020050044856A KR 20050044856 A KR20050044856 A KR 20050044856A KR 20060122408 A KR20060122408 A KR 20060122408A
Authority
KR
South Korea
Prior art keywords
layer
substrate
llo
nitride semiconductor
gan
Prior art date
Application number
KR1020050044856A
Other languages
English (en)
Other versions
KR101166922B1 (ko
Inventor
임시종
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050044856A priority Critical patent/KR101166922B1/ko
Priority to US11/440,021 priority patent/US7776637B2/en
Priority to JP2006148162A priority patent/JP4925726B2/ja
Priority to CNA2006100918216A priority patent/CN1870312A/zh
Priority to EP06290864.5A priority patent/EP1727218B1/en
Publication of KR20060122408A publication Critical patent/KR20060122408A/ko
Application granted granted Critical
Publication of KR101166922B1 publication Critical patent/KR101166922B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 발광 다이오드의 제조 방법에 관한 것으로, 보다 상세하게는 질화물 반도체 기판을 사용하여 LLO(Laser Lift Off)층과 에피층을 형성하며 서브마운트(submount) 기판과 본딩하고 난 후 레이저 리프트 오프를 통하여 상기 질화물반도체 기판을 분리하여 고품위, 저가격의 발광 다이오드를 제조하는 방법에 관한 것이다. 또한, 상기 서브마운트기판 대신에 전도성 홀더를 이용하는 방법에 관한 것이다. 또한, 캐리어(carrier)를 사용하여 상기 서브마운트기판을 대신하고 N-GaN층에 전도성홀더를 형성한 후에 캐리어를 제거하는 방법에 관한 것이다. 이러한 특징으로 인해 에피층의 특성을 향상시켜 고품위, 고효율의 발광다이오드를 제조하고, LLO층을 마련하여 레이저 리프트 오프 공정을 통해 상대적으로 가격이 비싼 질화물 반도체 기판을 분리하여 재사용할 수 있도록 하여 제조비용을 낮출 수 있고, 전도성 홀더를 N-GaN층에 형성하여 전기저항이 감소되어 소비전력이 우수한 효과를 제공한다.
발광, 다이오드, 서브마운트, 레이저 리프트 오프, 질화물 반도체 기판

Description

발광 다이오드의 제조 방법 { Method of manufacturing light emitting diode }
도 1은 종래 기술에 따른 발광 다이오드의 개략적인 구성 단면도,
도 2a 내지 2e는 종래의 본 발명자의 개선된 발광소자의 제조방법에 관한 설명도,
도 3a 및 3b은 본 발명에 따른 발광 다이오드의 웨이퍼의 제조방법에 대한 수순도,
도 4a 및 4b는 본 발명에 따른 발광 다이오드의 서브마운트의 제조방법에 대한 수순도,
도 5a 내지 5e는 본 발명에 따른 발광 다이오드의 제조방법에 대한 수순도,
도 6은 본 발명의 또다른 일실시예에 따른 발광 다이오드의 단면도,
도 7a 내지 7d는 본 발명의 또다른 일실시예에 따른 발광다이오드의 제조 단면 수순도,
도 8a 및 8b는 본 발명의 또다른 일실시예에 따른 발광 다이오드의 제조방법에 관한 설명도이다.
** 도면의 주요부분에 대한 부호의 설명**
10: 질화물 반도체 기판 11: LLO층
12: U-GaN층 13: N-GaN층
14: 활성층 15: P-GaN층
16: P-오믹컨택 물질 17: 반사용 메탈
18: UBM층 20: 전도성 기판
21: 오믹컨택 물질 22: 솔더
30: N-오믹컨택 물질 40: 웨이퍼
50: 서브마운트기판 60, 70: 전도성 홀더
71: 캐리어(carrier) 72: 접착용 물질
본 발명은 발광 다이오드의 제조 방법에 관한 것으로, 보다 상세하게는 질화물 반도체 기판을 사용하여 LLO(Laser Lift-Off)층과 에피층을 형성한 후 서브마운트 기판과 본딩하고 레이저 리프트 오프를 통하여 질화물반도체 기판을 분리하여 고품위, 저가격의 발광다이오드를 제조하는 방법에 관한 것이다. 또한, 상기 서비마운트기판 대신에 전도성 홀더를 이용하는 방법에 관한 것이다. 또한, 캐리어(carrier)를 사용하여 상기 서비마운트기판을 대신하고 N-GaN층에 전도성홀더를 형 성한 후에 캐리어를 제거하는 방법에 관한 것이다.
최근 GaN 계를 이용한 발광 다이오드는 청색, 녹색 계의 발광 다이오드로 주목받고 있으며 활성층으로 사용되는 InXGa1-XN는 그 에너지 대역폭(band gap)의 범위가 넓어서 In의 조성에 따라 가시광의 전 영역에서의 발광이 가능한 물질로 알려져 있다. 이 발광 다이오드는는 전광판, 표시소자, 백라이트용의 소자, 전구 등 그 응용영역이 매우 넓으며 점차 응용의 범위가 확대, 증가되는 추세에 있어 고품위의 발광 다이오드의 개발이 매우 중요하다.
도 1은 종래 기술에 따른 발광 다이오드의 개략적인 구성 단면도로서, 사파이어 기판(100) 상부에 N-GaN층(101), 활성층(102)과 P-GaN층(103)이 순차적으로 적층되어 있고, 상기 P-GaN층(103)에서 N-GaN층(101) 일부까지 메사(Mesa)식각되어 있고, 상기 P-GaN층(103) 상부에 투명전극(104)과 P-금속층(105)이 순차적으로 형성되어 있고, 상기 메사 식각된 N-GaN층(101) 상부에 N-금속층(106)이 형성되어 있다.
이렇게 구성된 발광 다이오드를 몰딩컵에 접착제(108)를 이용하여 본딩하고, 하나의 외부 인출 리드와 연결된 제 1 리드프레임(109a)과 N-금속층(103)을 와이어 본딩하고, 다른 하나의 외부 인출 리드와 연결된 제 2 리드프레임(109b)과 P-금속층(105)을 와이어 본딩하여 조립한다.
상기와 같은 발광 다이오드의 동작을 설명하면, N 및 P 전극을 통하여 전압을 가하면 N-GaN(101) 및 P-GaN(103)층으로부터 전자 및 정공이 활성층(102)으로 흘러 들어가 전자-정공의 재결합이 일어나면서 발광을 하게 된다. 이 활성층(102)으로부터 발광된 광은 활성층의 아래, 위로 진행하게 되고 위로 진행된 광은 P-GaN(103)층을 통하여 외부로 방출되고, 상부로 진행된 광의 일부분은 하부로 진행하며서 발광 다이오드 칩 외부로 빠져나가고, 일부분은 사파이어 기판의 아래로 빠져나가 발광 다이오드 칩의 조립시 사용되는 솔더에 흡수되거나 반사되어 다시 위로 진행하여 일부는 활성층에 다시 흡수되기도 하고, 상기 활성층을 통하여 외부로 빠져나가게 된다.
그러나, 상기의 발광 다이오드는 낮은 열전도도를 갖는 사파이어 기판에 제조되기 때문에, 소자 동작시 발생하는 열을 원활히 방출하기가 어려워, 소자의 특성이 저하되는 문제점이 있다.
또한, 전극을 상부와 하부로 형성하지 못하고, 도 1에 도시된 바와 같이, 동일 방향으로 형성되어 활성층의 일부 영역의 제거해야 하며, 이에 따라 발광면적이 감소하여 고휘도의 고품위 발광 다이오드를 실현하기 어렵고, 동일 웨이퍼에서 칩의 개수가 줄어들 수 밖에 없고, 제조공정도 어려고, 또한 조립시 본딩을 두번해야 하는 문제가 있다.
또한, 웨이퍼상에 발광 다이오드 칩의 공정이 종료된 후, 단위 칩으로 분리하기 위해 하는 래핑(Lapping), 폴리싱(Polishing), 스크라이빙(Scribing)과 브레 이킹(Breaking) 공정시 사파이어를 기판으로 사용했을 경우, 사파이어의 단단함과 질화갈륨과의 벽개면의 불일치로 인하여 생산수율이 저하되는 문제점이 있다.
도 2a 내지 2e는 공개특허공보 제10-2004-0067283호에 개시된 상기의 문제를 해결하기 위한 본 발명자의 개선된 발광소자의 제조방법을 나타낸 것이다.
도시된 바와 같이, 본 발명자의 개선된 발광소자의 제조방법은 사파이어 기판(121) 위에 MOCVD를 이용하여 LED의 구조를 적층하고 P-GaN(125) 상부에 전극 및 반사막을 형성한 다음 이 웨이퍼(120)를 따로 제작된 서브마운트(Submount, 130)에 붙이고 사파이어 기판을 제거하여 개선된 발광소자를 제조하는 방법에 관한 것이다.
제조방법에 대해 간략히 기술하면,
먼저 사파이어 기판(121)의 상부에 MOCVD의 공정을 수행하여, 도핑되지않은 GaN층(122), N-GaN층(123), InxGa1-xN층(124), P-GaN층(125)을 순차적으로 적층하고, 연이어, 상기 P-GaN층(125)의 상부에 투명전극(126), 반사막(127), 솔더 반응 방지층(128), Ti/Au, Ni/Au와 Pt/Au 중 선택된 어느 하나의 금속층(129)을 순차적으로 형성하여 웨이퍼(120)를 제작한다.
다음, 전류가 흐를 수 있는 베이스 기판(130)의 상부와 하부 각각에 제 1과 2 오믹 접촉(Ohmic contact)용 금속층(131,132), 발광 다이오드 칩 부착용 솔더 (133)를 형성하여 서브마운트 기판(130)을 제작한다.
다음, 제조된 웨이퍼(120)의 금속층(129)을 도 2a에 도시된 바와 같이 제조된 서브마운트 기판(130)의 솔더(133)에 본딩한다.(도 2a)
그 후, 상기 복수개의 발광 다이오드들이 제조된 웨이퍼(120)의 사파이어 기판(121)에 레이저를 조사하여 사파이어 기판(121)을 복수개의 발광 다이오드들로부터 이탈시키고(도 2b), 도핑되지 않은 GaN층(122)은 전술된 레이저 리프트 오프(Lift Off)공정에 의해서, 표면의 어느 정도의 두께까지는 손상된 층으로 남게 되고(도 2c), 건식식각공정을 이용하여 N-GaN층(123)이 드러날 때까지 전면 식각하고, 상기 각각의 발광 다이오드들에 해당하는 N-GaN층(123)의 상부에 N-전극 패드(141)를 형성한다(도 2d).
마지막으로, 상기 복수의 발광 다이오드들과 서브마운트 기판에 스크라이빙(Scribing)과 브레이킹(Breaking)의 절단공정을 수행하여 개별 소자(101,102)로 분리한다.(도 2e)
따라서, 본 발명의 발광 다이오드는 발광 다이오드의 상부와 하부에 각각 전극을 구비하는 구조로 제조되며, 기존의 식각공정을 수행하지 않으므로, 제조 공정이 간단한 장점이 있다.
그러나, 상기의 본발명자의 종래 기술도 다음과 같은 문제점이 있다.
즉, 에피층을 형성하기 위한 기판으로 사파이어 기판을 사용하기 때문에 에피층인 GaN계와 격자 부정합에 의해 에피층의 품질이 떨어져서 발광효율이 나쁘고 ESD(ElectroStatic Damage) Level도 낮고, 신뢰성도 악화되는 등의 문제가 있다.
또한, 이러한 사파이어 기판의 문제점을 해결하기 위해 대체 기판으로 질화물반도체 기판이 연구되고 있으나 미흡한 실정이며, 이러한 질화물반도체 기판은 고가이어서 일회성으로 사용할 경우 제조비용이 증가되는 난제(難題)가 있다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위해 안출된 것으로, 질화물 반도체 기판을 사용하여 LLO층과 에피층을 형성하고 서브마운트 기판과 본딩한 후 레이저 리프트 오프(Laser Lift-Off)를 통하여 질화물반도체 기판을 분리하는 단계를 통해 발광다이오드를 제조하는 방법에 관한 것으로서, 에피층의 특성을 향상시켜 고품위, 고효율의 발광다이오드를 제조하고, LLO층을 마련하여 레이저 리프트 오프 공정을 통해 상대적으로 가격이 비싼 질화물 반도체 기판을 분리하여 재사용할 수 있도록 하여 제조비용을 낮출 수 있는 고품위, 저가격의 획기적인 발광다이오드의 제조방법을 제공하는 것을 목적으로 한다. 또한, 상기 서브마운트기판 대신에 전도성 홀더를 이용하는 방법을 제공하고자 하는 것을 목적으로 한다. 또한, 캐리어(carrier)를 사용하고N-GaN층에 전도성 홀더를 형성하여 전기저항이 감소되어 소비전력이 우수한 발광다이오드의 제조방법을 제공하는 것을 목적으로 한다.
상기한 본 발명의 목적들을 달성하기 위한 바람직한 양태(樣態)는,
질화물 반도체 기판(10) 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층(11)과 도핑되지 않은 U-GaN층(12)을 형성하되, LLO층(11)을 상기 질화물 반도체기판(10)과 상기 U-GaN층(12) 사이에 또는 상기 U-GaN층(12) 내에 형성하는 단계, 상기 U-GaN층(12) 상부에 N-GaN층(13), 활성층(14) 및 P-GaN층(15)을 순차적으로 형성하는 단계와 상기 P-GaN층(15) 상부에 P-오믹 컨택(Ohmic contact)용 물질(16), 반사용 메탈(17), UBM(Under Bump Metalization, 18)층을 순차적으로 형성하는 단계를 포함하여 웨이퍼(40)를 제조하는 과정,
상부 및 하부에 오믹 컨택용 물질(21)이 형성된 전도성 기판(20)의 상부에 솔더(22)를 형성하여 서브마운트기판(50)을 제조하는 과정, 상기 솔더(22)에 상기 UBM층(18)이 접촉되도록 상기 웨이퍼(40)을 상기 서브마운트기판(50) 상에 적층하여 본딩하는 과정, 상기 질화물 반도체 기판(10)을 통하여 LLO층(11)에 레이저광을 조사하여, 상기 질화물 반도체 기판(10)을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 과정과 상기 N-GaN층(13) 상부에 N-오믹 컨택용 물질(30)을 형성하는 과정을 포함하여 이루어진 발광 다이오드의 제조방법을 제공한다. 상기 U-GaN층(12)은 생략될 수 있다.
또한, 상기 발광다이오드는 복수개로서, 서브마운트기판(50)의 뒷면에 스크라이빙(scribing) 및 브레이킹(breaking)을 통해 단위 칩으로 분리하는 과정을 더욱 포함하여 이루어진 것을 특징으로 하는 발광 다이오드의 제조방법을 제공한다.
또한, 상기 질화물반도체 기판(10)은 GaN, InGaN, AlGaN 또는 AlInGaN 기판인 것을 특징으로 하는 발광 다이오드의 제조방법을 제공한다.
또한, 상기 질화물반도체 기판(10)은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template) 기판인 것을 특징으로 하는 발광 다이오드의 제조방법을 제공한다.
또한, 상기 LLO층(11)과 상기 U-GaN층(12)은 복수로 적층되는 것을 특징으로 하는 발광 다이오드의 제조방법을 제공한다.
또한, 상기 LLO층(11)은 상기 질화물 반도체 기판(10)의 밴드갭 에너지에 준하는 파장보다는 길고 활성층(14)의 밴드갭 에너지에 준하는 파장보다는 짧은 범위의 파장에 준하는 밴드갭에너지를 갖는 것을 특징으로 하는 발광 다이오드의 제조방법을 제공한다.
또한, 상기 레이저 파장은 LL0층(11)의 밴드갭에너지에 준하는 파장보다 짧고 상기 질화물 반도체 기판(10)의 밴드갭에너지에 준하는 파장보다는 긴 것을 특징으로 하는 발광 다이오드의 제조방법을 제공한다.
또한, 상기 전도성 기판(20)은 Si, AlN, SiC, GaAs, Cu, W 또는 Mo를 포함하여 이루어진 것을 특징으로 하는 발광 다이오드의 제조 방법을 제공한다.
본발명의 또다른 양태(樣態)로서,
질화물 반도체 기판(10) 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층(11)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14), P-GaN층(15) 및 P-오믹 컨택층(16)을 순차적으로 적층하는 단계; 상기 P-오믹 컨택층(16) 상에 전도성 홀더(holder, 60)를 형성하는 단계; 상기 질화물 반도체 기판(10)을 통하여 상기 LLO층에 레이저광을 조사하여, 상기 질화물 반도체 기판(10)을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 단계;와 상기 N-GaN층(13)에 N-오믹 컨택층(30)을 형성하는 단계;를 포함하여 이루어진 발광 다이오드 제조방법을 제공한다. 상기 구조에서 U-GaN층(12)을 더 포함할 수 있다.
또한, 질화물 반도체 기판 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층(11)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14) 및 P-GaN층(15)을 순차적으로 적층하는 단계; 상기 P-GaN층(15) 상에 접착용 물질(72)을 통해 캐리어(carrier, 71)를 형성하는 단계; 상기 질화물 반도체 기 판(10)을 통하여 상기 LLO층에 레이저광을 조사하여, 상기 질화물 반도체 기판(10)을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 단계; 상기 N-GaN층(13)에 N-오믹컨택층(생략될 수 있음, 31), 반사용 메탈층(생략될 수 있음, 32), 전도성 홀더(70)를 형성하는 단계;와 상기 P-GaN층(15) 상에 형성된 접착용 물질(72)을 유기용매로 용해하여 상기 캐리어(71)를 제거하는 단계;와 상기 P-GaN층(15)에 P-오믹 컨택층(16)을 형성하는 단계를 포함하여 이루어진 발광 다이오드 제조방법을 제공한다.
또한, 상기 전도성 홀더(60, 70)는 ElectroPlating 방법에 의해 형성되고, 상기 전도성 홀더의 두께는 10 ~ 400 ㎛이며, 상기 전도성 홀더는 Cu, W, Au, Ni, Mo, Pt, Al 및 Ti로 이루어지는 군에서 하나 이상 포함되어 이루어지는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세하게 설명하면 다음과 같다.
먼저, 도 3a 및 3b를 참조하여 본 발명에 따른 발광 다이오드의 웨이퍼(40)에 대한 제조방법을 설명한다. 도 3은 본 발명에 따른 발광 다이오드의 웨이퍼(40) 부분에 대한 제조방법의 수순도이다.
도시된 바와 같이, 먼저 질화물 반도체 기판(10)의 상부에 MOCVD의 공정을 수행하여, LLO층(11), 도핑되지않은 GaN층(12), N-GaN층(13), 활성층(14), P-GaN층 (15)을 순차적으로 적층하고, 상기 P-GaN층(15)의 불순물을 활성화시키기 위해 600℃에서 약 20분 정도 열처리한다.(도 3a)
상기 N-GaN층(13)은 N-웨이브 가이드층이고, 상기 활성층(14)은 InxGa1-xN 등으로 이루어지며, 상기 P-GaN층(15)은 P-웨이브 가이드층이다.
상기 질화물 반도체 기판(10)은 반도체 질화물 및 이들의 조합으로서, 바람직하기로는 GaN, InGaN, AlGaN 또는 AlInGaN 기판인 것이 에피층의 특성의 향상을 위해 좋다. 또한, 상기 질화물 반도체 기판(10)은 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template) 기판일 수도 있다.
상기 LLO층(11)은 GaN, InGaN, AlGaN 및 AlInGaN로 이루어진 군에서 선택된 어느 하나로 이루어지거나 둘 이상이 조합되어 이루어질 수 있다. 질화물 반도체 기판(10)을 투과하는 레이저를 흡수하기 위해, 상기 LLO층(11)은 질화물 반도체 기판(10)의 밴드갭 에너지에 준하는 파장보다는 길고 활성층(14)의 밴드갭 에너지에 준하는 파장보다는 짧은 범위의 파장에 준하는 밴드갭에너지를 갖도록 Ga, In, Al등의 성분비를 조절하는 것이 바람직하다.
즉, 상기 LLO층(11)은 상기 질화물 반도체 기판(10)이 GaN인 경우 350~1000nm의 파장에 준하는 밴드갭에너지를 갖고, AlGaN기판인 경우 200~1000nm의 파장에 준하는 밴드갭에너지를 갖도록 제조하는 것이 바람직하다. LLO층(11)의 두 께는 크게 제한이 없으나 효과적인 레이저 리프트 오프를 위해 1Å ~ 3μm인 것이 바람직하다.
다음, 상기 P-GaN층(15)의 상부에 P-오믹컨택용 물질(16)을 형성하고, UBM층(18)을 형성한다. 바람직하기로는 상기 P-오믹컨택용 물질(16)의 상부에 반사용 메탈(17)을 형성하는 것이 광효율면에서 좋다(도 3b).
오믹컨택용 물질은 GaN층에 전극을 형성할 경우 높은 투과율을 유지하는 것과 동시에 양호한 오믹컨택을 형성할 수 있도록 하기 위해 마련되는 것으로서, 본 발명의 기술분야에서 알려진 오믹컨택용 물질은 모두 사용될 수 있다(미국특허번호 5,563,422호, 국내공개특허 제10-2005-0035324등 참조)
반사용 메탈(17)은 광의 반사를 위한 재질이면 제한이 없으나 Ag, Al, Pt, Au, Ni, Ti, ATO(Sb를 도핑한 SnO2)와 ITO 중 어느 하나 이상 선택되어 형성되는 것이 바람직하며 그 두께는 0.2㎛이상이 바람직하다.
상기 UBM층(18)은 Ti/Pt/Au와 같은 적층구조, 또는 Ti/Au, Ni/Au와 Pt/Au 중 선택된 어느 하나의 적층구조로 형성되는 것이 바람직하다.
도 4는 본 발명에 따른 발광 다이오드의 서브마운트기판(50)의 제조방법에 관한 수순도이다. 도시된 바와 같이, 전류가 흐를 수 있는 전도성 기판(20)의 상부 와 하부 각각에 오믹 컨택(Ohmic contact)용 물질(21,22)을 형성한다(도 4a).
상기 전도성 기판(20)은 열전도성이 좋은 물질이며, 또한 전기전도성이 좋은 물질이면 더욱 좋다. 또한, 에피층과 열팽창계수가 비슷한 물질이면 더욱 좋다. 바람직하기로는, Si, AlN, SiC, GaAs, Cu, W 또는 Mo를 포함하여 이루어져 형성되는 것이 바람직하다.
다음, 상기 오믹 컨택용 물질(21, 22)이 형성된 전도성 기판(20)의 상부에 웨이퍼(40) 부착용 솔더(22)를 형성한다.(도 4b)
도 5a 내지 5e는 본 발명에 따른 발광다이오드의 웨이퍼(40)를 서브 마운트 기판(50)에 실장하여 발광 다이오드를 제조하는 수순도이다.
먼저, 서브마운트 기판(50)의 솔더(22)에 웨이퍼(40)의 UBM층(18)이 접촉되도록 상기 웨이퍼(40)를 뒤집어서 상기 서브마운트기판(50) 상에 적층하여 본딩한다(도 5a).
그 후, 상기 복수개의 발광 다이오드들이 제조된 웨이퍼(40)의 질화물 반도체 기판(10)에 레이저를 조사하여 질화물 반도체 기판(10)을 분리시킨다(도 5b).
이 때, 조사된 레이저는 질화물 반도체 기판(10)을 투과하여 LLO층(11)에서 흡수되어, LLO층(11)의 (Al)(In)GaN 성분등이 Ga과 N2등으로 분리되면서 질화물 반 도체 기판(10)의 분리가 일어난다. 따라서, 사파이어 기판(21)은 복수개의 발광 다이오드들로부터 이탈된다.
여기서, 복수개의 발광 다이오드들의 최상층인 도핑되지 않은 GaN층(12)은 건식식각공정을 이용하여 N-GaN층(13)이 드러날 때까지 전면 식각하고, 식각과정 중 발생한 격자의 손실을 회복시키기 위해 열처리를 수행한다
상기 레이저는 파장이 LL0층의 밴드갭에너지에 준하는 파장보다 짧고 상기 질화물 반도체 기판(10)의 밴드갭에너지에 준하는 파장보다는 긴 것을 이용한다. 바람직하기로는, 상기 레이저 파장은 LLO층(11)의 밴드갭에너지에 준하는 파장 범위인 것이 바람직하다. 이로써, 레이저가 질화물 반도체 기판(10)을 투과하고 LLO층(11)에서 흡수되어 LLO층(11)에서 질화물 반도체 기판(10)의 분리가 일어나게 된다. 또한, 레이저에 의해 질화물 반도체 기판(10)이 손상되지 않으므로 분리된 질화물 반도체 기판(10)은 다시 재사용이 가능하여 제조단가를 현저히 감소시킬 수 있다.
다음, 상기 각각의 발광 다이오드들에 해당하는 N-GaN층(13)의 상부에 N-오믹컨택용 물질(30)을 형성한다. 그리고, 상기 N-오믹컨택용 물질(30)은 전류의 분산을 위하여 '+'자형으로 형성하는 것이 바람직하다.
마지막으로, 상기 복수의 발광 다이오드들과 서브마운트 기판(50)에 스크라 이빙(Scribing)과 브레이킹(Breaking)의 절단공정을 수행하여 개별 소자로 분리한다.(도 5d, 5e)
따라서, 상기와 같이 제조된 본 발명의 발광 다이오드는 발광 다이오드의 상부와 하부에 각각 전극을 구비하는 구조로 제조되며, 기존의 식각공정을 수행하지 않으므로, 제조 공정이 간단한 장점이 있다. 또한, 질화물 반도체 기판상에 에피층을 형성하여 사파이어 기판의 격자 부정합으로 인한 저품질의 문제를 해결하였다. 또한, 특정의 레이저 리프트 오프 공정을 통해, 질화물반도체 기판을 재사용할 수 있어 제조단가를 현저히 줄일 수 있다.
도 6은 본 발명의 또다른 일실시예에 따른 발광다이오드의 제조방법에 관한 단면도이다. 도시된 바와 같이, 상기의 서브마운트기판 대신에 전도성 홀더(60)를 사용할 수 있다. 즉, 본 발명은 질화물 반도체 기판(10) 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층(11)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14), P-GaN층(15) 및 P-오믹 컨택층(16)을 순차적으로 적층하는 단계; 상기 P-오믹 컨택층(16) 상에 전도성 홀더(holder, 60)를 형성하는 단계; 상기 질화물 반도체 기판(10)을 통하여 상기 LLO층에 레이저광을 조사하여, 상기 질화물 반도체 기판(10)을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 단계;와 상기 N-GaN층(13)에 N-오믹 컨택층(30)을 형성하는 단계;를 포함하여 이루어진 발광 다이오드 제조방법을 제공한다. 상기 구조에서 U-GaN층 (12)을 더 포함할 수 있으며, 반사용 메탈층(17) 및/또는 UBM층(18)은 생략될 수 있으며 전술한 일실시예의 구성의 일부를 추가하거나 생략하는 등의 변형이 가능하다.
상기의 발광다이오드의 제조방법에 있어서, 전도성 홀더(60)를 형성하는 단계를 제외하고는 전술한 바와 같으므로 설명을 생략한다.
상기 전도성 홀더(60)는 MOCVD의 방법으로 증착할 수도 있으나 보다 바람직하기로는 전기도금(electro plating)방법에 의하는 것이 간편하여 좋다. 전기도금 방법은 종래에 잘 알려져 있으므로 이에 의한다.
상기 전도성 홀더(60)의 두께는 제한되지 않으나 10 ~ 400 ㎛인 것이 바람직하다. 전도성 홀더의 재질로는 특별한 제한은 없으나 에피층과 열팽창계수가 비슷하고 전기 전도성 및 열 전도성이 우수한 물질이면 선택될 수 있으며, 바람직하기로는 Cu, W, Au, Ni, Mo, Pt, Al 및 Ti로 이루어지는 군에서 하나 이상 포함되어 이루어지는 것이 좋다.
도 7a 내지 7d는 본 발명의 또다른 일실시예에 따른 발광다이오드의 제조방법에 관한 수순도이다. 도시된 바와 같이, 캐리어(carrier, 71)를 P-GaN층(15)에 접착용 물질(72)로 접착하고 기판(10)을 제거한 후에 전도성 홀더(70)를 형성하고 상기 캐리어(71)를 제거하는 것을 특징으로 한다.
즉, 질화물 반도체 기판 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루 어진 LLO층(11)과 N-GaN층(13)을 형성하는 단계; 상기 N-GaN층(13) 상부에 활성층(14) 및 P-GaN층(15)을 순차적으로 적층하는 단계; 상기 P-GaN층(15) 상에 접착용 물질(72)을 통해 캐리어(carrier, 71)를 형성하는 단계; 상기 질화물 반도체 기판(10)을 통하여 상기 LLO층에 레이저광을 조사하여, 상기 질화물 반도체 기판(10)을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 단계; 상기 N-GaN층(13)에 N-오믹컨택층(생략될 수 있음, 31), 반사용 메탈층(생략될 수 있음, 32), 전도성 홀더(70)를 형성하는 단계;와 상기 P-GaN층(15) 상에 형성된 접착용 물질(72)을 유기용매로 용해하여 상기 캐리어(71)를 제거하는 단계;와 상기 P-GaN층(15)에 P-오믹 컨택층(16)을 형성하는 단계를 포함하여 이루어진 발광 다이오드 제조방법을 특징으로 한다. 상기 구조에서 U-GaN층(12)이 전술한 실시예처럼 추가될 수 있으며 상기 전도성 홀더(70)는 전술한 방법에 의해 형성되며 재질 및 두께도 전술한 바와 같다. 또한, 상기 P-GaN층(15)에 P-오믹 컨택층(16)을 먼저 형성한 후에 상기 P-오믹 컨택층(16) 상부에 캐리어를 접착하는 것도 가능하다. 상기 이외에도 전술한 일실시예의 구성의 일부를 추가하거나 생략하는 등의 변형이 가능하다.
상기의 발광다이오드의 제조방법에 있어서, 캐리어(71)를 접착하는 방법과 이를 분리하는 방법을 제외하고는 전술한 바와 같으므로 설명을 생략한다.
상기 캐리어(71)는 이후의 공정으로 제거하므로 그 재질에는 특별한 제한이 없으며 이후의 공정을 위해 LED 층을 이동(carrier)시킬 수 있는 것이면 모두 선택 될 수 있다. 바람직하기로는 상기 캐리어(71)는 유리기판, 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나, 유리기판, 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template)기판이거나, 전술한 전도성 홀더가 사용될 수 있다. 때로는 폴리우레탄, 폴리비닐, PET등의 수지필름이 사용될 수도 있다.
상기 캐리어(71)는 상기 P-GaN층(15)에 접착용 물질(72)로 접착된다. 접착용 물질(72)은 상기 캐리어(71)를 접착한 후에 용이하게 접착용 물질을 유기용매등으로 제거하여 상기 캐리어를 분리할 수 있는 것이면 모두 선택될 수 있다. 바람직하기로는, 포토레지스트 또는 왁스가 바람직하다. 상기 유기용매는 접착용물질을 용해할 수 있는 것이면 모두 선택될 수 있으며 바람직하기로는 아세톤을 포함하여 이루어진 것이 좋다.
상기와 같이 전도성 홀더가 N-GaN층에 형성되는 경우 상대적으로 전기저항이 감소되어 소비전력면에서 이점이 발생한다.
본 발명은 상기의 실시예에 의해 한정되지 않으며 본 발명의 통상의 지식을 가진 자가 도출할 수 있는 변형이라면 본 발명의 범위에 포함된다.
도 8a 및 8b는 본 발명의 발광다이오드의 변형의 한 예를 도시한 도이다.
즉, 도시된 바와 같이, 상기 LLO층(11)은 U-GaN층(12) 내에 존재하도록 형성될 수도 있다. 즉, 질화물반도체 기판(10)에 먼저 U-GaN층(12)을 형성한 후 LLO층(11)을 형성하고 다시 U-GaN층(12)을 형성할 수도 있다. 이 경우 LLO층(11)은 질화물반도체 기판(10)과 가까이 위치하는 것이 바람직한데, 상기 LLO층(11)과 상기 질화물 반도체 기판(10)과의 거리가 0~10μm범위내인 것이 바람직하다.(도 6a).
상기 LLO층(11)은 도 6b에 도시된 바와 같이 복수로 적층될 수도 있다. 복수의 LLO층(11)은 InGaN, AlGaN 및 AlInGaN로 이루어진 군에서 선택된 어느 하나로 이루어지거나 둘 이상이 조합되어 이루어질 수 있다.
상기 U-GaN층(12)은 생략될 수 있으며, 이때에는 N-GaN층(13)이 상기와 같은 방식으로 LLO층(11)과 조합된다.
이상 상술한 바와 같이, 본 발명은 질화물 반도체 기판을 사용하여 LLO층과 에피층을 형성하고 서브마운트 기판과 본딩한 후 레이저 리프트 오프(Laser Lift-Off)를 통하여 질화물반도체 기판을 분리하여 발광다이오드를 제조하는 방법을 통하여, 에피층의 특성을 향상시켜 고품위, 고효율의 발광다이오드를 제조하고, LLO층을 마련하여 레이저 리프트 오프 공정을 통해 상대적으로 가격이 비싼 질화물 반도체 기판을 분리하여 재사용할 수 있도록 하여 제조비용을 낮출 수 있고, 전기저항이 감소되어 소비전력이 우수한 효과를 제공한다.

Claims (29)

  1. 질화물 반도체 기판 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층과 N-GaN층을 형성하는 단계;
    상기 N-GaN층 상부에 활성층, P-GaN층, P-오믹 컨택(Ohmic contact)용 물질, UBM(Under Bump Metalization)층을 순차적으로 형성하여 웨이퍼를 제조하는 단계;
    서브마운트기판 상에 상기 UBM층을 솔더로 본딩하는 단계;
    상기 질화물 반도체 기판을 통하여 상기 LLO층에 레이저광을 조사하여, 상기 질화물 반도체 기판을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 단계;와
    상기 N-GaN층에 N-오믹 컨택용 물질을 형성하는 단계;를 포함하여 이루어진 발광 다이오드의 제조방법.
  2. 질화물 반도체 기판 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층과 N-GaN층을 형성하는 단계;
    상기 N-GaN층 상부에 활성층, P-GaN층, P-오믹 컨택(Ohmic contact)용 물질을 순차적으로 형성하는 단계;
    상기 P-오믹 컨택(Ohmic contact)용 물질 상에 전도성 홀더(holder)를 형성하는 단계;
    상기 질화물 반도체 기판을 통하여 상기 LLO층에 레이저광을 조사하여, 상기 질화물 반도체 기판을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 단계;와
    상기 N-GaN층에 N-오믹 컨택용 물질을 형성하는 단계;를 포함하여 이루어진 발광 다이오드의 제조방법.
  3. 질화물 반도체 기판 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층과 N-GaN층을 형성하는 단계;
    상기 N-GaN층 상부에 활성층 및 P-GaN층을 순차적으로 형성하는 단계;
    상기 P-GaN층 상에 접착용 물질을 도포하고 캐리어(carrier)를 접착하는 단계;
    상기 질화물 반도체 기판을 통하여 상기 LLO층에 레이저광을 조사하여, 상기 질화물 반도체 기판을 분리시키는 레이저 리프트 오프(Laser Lift-off) 공정을 수행하는 단계;와
    상기 N-GaN층에 전도성 홀더를 형성하는 단계;
    상기 P-GaN층 상에 형성된 접착용 물질을 유기용매로 용해하여 캐리어(carrier)를 제거하는 단계;와
    상기 P-GaN층에 P-오믹 컨택용 물질을 형성하는 단계;를 포함하여 이루어진 발광 다이오드의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 질화물 반도체 기판 상부에 InGaN, AlGaN 또는 InAlGaN를 포함하여 이루어진 LLO층과 N-GaN층을 형성하는 단계는 상기 LLO층이 상기 기판과 상기 N-GaN층 사이에 또는 상기 N-GaN층 내부에 형성되도록 하는 것을 특징으로 하는 발광 다이오드 제조방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 도핑되지 않은 U-GaN층을 형성하는 단계를 더 포함하되, U-GaN층이 상기 LLO층 상면에 또는 LLO층 상면 및 하면에 형성되는 것을 특징으로 하는 발광 다이오드 제조방법.
  6. 제4항에 있어서, 상기 LLO층이 상기 N-GaN층 내부에 형성되는 경우에는 상기 LLO층이 상기 기판과의 거리가 0 ~ 10 ㎛ 범위내인 것을 특징으로 하는 발광 다이오드의 제조방법.
  7. 제4항에 있어서, 상기 LLO층 및 N-GaN층은 복수로 적층되는 것을 특징으로 하는 발광 다이오드 제조방법.
  8. 제5항에 있어서, 상기 LLO층이 상기 U-GaN층 내부에 형성되는 경우에는 상기 LLO층이 상기 기판과의 거리가 0 ~ 10 ㎛ 범위내인 것을 특징으로 하는 발광 다이오드의 제조방법.
  9. 제5항에 있어서, 상기 LLO층 및 도핑되지 않은 U-GaN층은 복수로 적층되는 것을 특징으로 하는 발광 다이오드 제조방법.
  10. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 LLO층의 두께는 1Å ~ 3 ㎛인 것을 특징으로 하는 발광 다이오드의 제조방법.
  11. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 LLO층은 상기 질화물반도체기판의 밴드갭 에너지에 준하는 파장보다는 길고 활성층의 밴드갭 에너지에 준하는 파장보다는 짧은 범위의 파장에 준하는 밴드갭에너지를 갖는 것을 특징으로 하는 발광 다이오드의 제조방법.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 LLO층은 상기 질화물 반도체 기판이 GaN인 경우 350~1000nm의 파장에 준하는 밴드갭에너지를 갖고, AlGaN기판인 경우 200~1000nm의 파장에 준하는 밴드갭에너지를 갖는 것을 특징으로 하는 발광 다이오드의 제조방법.
  13. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 레이저 파장은 LL0층의 밴드갭에너지에 준하는 파장보다 짧고 상기 질화물 반도체 기판의 밴드갭에너지에 준하는 파장보다는 긴 것을 특징으로 하는 발광 다이오드의 제조방법.
  14. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 레이저 파장은 LLO층의 밴드갭에너지에 준하는 파장 범위인 것을 특징으로 하는 발광 다이오드의 제조방법.
  15. 제1항에 있어서, 상기 P-오믹컨택용 물질과 상기 UBM층 사이에 반사용 메탈층을 더욱 포함하여 형성하는 것을 특징으로 하는 발광 다이오드의 제조방법.
  16. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 질화물반도체 기판은 GaN, InGaN, AlGaN 또는 AlInGaN 기판이거나, 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template) 기판인 것을 특징으로 하는 발광 다이오드의 제조방법.
  17. 제16항에 있어서, 상기 템플레이트 기판 상에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 두께는 0.001 ㎛ 내지 100 ㎛ 범위인 것을 특징으로 하는 발광 다이오드 제조방법.
  18. 제1항에 있어서, 상기 서브마운트기판은 전도성기판의 상면 및 배면에 오믹 컨택용 물질을 형성하고 상기 전도성기판 상면에 형성된 오믹 컨택용 물질 상부에 솔더를 형성하여 제조되는 것을 특징으로 하는 발광 다이오드 제조방법.
  19. 제18항에 있어서, 상기 서브마운트기판의 전도성기판은 Si, AlN, SiC, GaAs, Cu, W 또는 Mo를 포함하여 이루어진 것을 특징으로 하는 발광 다이오드 제조방법.
  20. 제2항에 있어서, 상기 P-오믹 컨택층과 전도성 홀더 사이에 반사용 메탈층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  21. 제2항 또는 제3항에 있어서, 상기 전도성 홀더는 전기 도금(ElectroPlating) 방법에 의해 형성되는 것을 특징으로 하는 발광 다이오드 제조방법.
  22. 제2항 또는 제3항에 있어서, 상기 전도성 홀더의 두께는 10 ~ 400 ㎛인 것을 특징으로 하는 발광 다이오드 제조방법.
  23. 제2항 또는 제3항에 있어서, 상기 전도성 홀더는 Cu, W, Au, Ni, Mo, Pt, Al 및 Ti로 이루어지는 군에서 하나 이상 포함되어 이루어지는 것을 특징으로 하는 발광 다이오드 제조방법.
  24. 제3항에 있어서, 상기 캐리어는 유리기판, 사파이어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판이거나, 유리기판, 사파이 어(Sapphire) 기판, 실리콘(Si) 기판, 산화아연(ZnO)기판 또는 질화물 반도체 기판에 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 하나가 적층된 템플레이트(Template)기판이거나, 전도성 홀더인 것을 특징으로 하는 발광 다이오드 제조방법.
  25. 제3항에 있어서, 상기 접착용 물질은 유기용매에 녹는 물질인 것을 특징으로 하는 발광 다이오드 제조방법.
  26. 제25항에 있어서, 상기 유기용매에 녹는 접착용 물질은 포토레지스트 또는 왁스를 포함하여 이루어진 것을 특징으로 하는 발광 다이오드 제조방법.
  27. 제3항에 있어서, 상기 유기용매는 아세톤을 포함하여 이루어진 것을 특징으로 하는 발광 다이오드 제조방법.
  28. 제3항에 있어서, 상기 N-GaN층과 상기 전도성 홀더 사이에 N-오믹 컨택층을 형성하는 것을 특징으로 하는 발광 다이오드 제조방법.
  29. 제28항에 있어서, 상기 전도성 홀더와 상기 N-오믹 컨택층 사이에 반사용 메탈층을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 질화규소(SiN)층을 이용한 발광 다이오드 제조방법.
KR1020050044856A 2005-05-27 2005-05-27 발광 다이오드의 제조 방법 KR101166922B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050044856A KR101166922B1 (ko) 2005-05-27 2005-05-27 발광 다이오드의 제조 방법
US11/440,021 US7776637B2 (en) 2005-05-27 2006-05-25 Method of manufacturing light emitting diodes
JP2006148162A JP4925726B2 (ja) 2005-05-27 2006-05-29 発光ダイオードの製造方法
CNA2006100918216A CN1870312A (zh) 2005-05-27 2006-05-29 制造发光二极管的方法
EP06290864.5A EP1727218B1 (en) 2005-05-27 2006-05-29 Method of manufacturing light emitting diodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050044856A KR101166922B1 (ko) 2005-05-27 2005-05-27 발광 다이오드의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060122408A true KR20060122408A (ko) 2006-11-30
KR101166922B1 KR101166922B1 (ko) 2012-07-19

Family

ID=36808407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050044856A KR101166922B1 (ko) 2005-05-27 2005-05-27 발광 다이오드의 제조 방법

Country Status (5)

Country Link
US (1) US7776637B2 (ko)
EP (1) EP1727218B1 (ko)
JP (1) JP4925726B2 (ko)
KR (1) KR101166922B1 (ko)
CN (1) CN1870312A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837846B1 (ko) * 2006-02-27 2008-06-13 한국광기술원 레이저 에너지 흡수 초격자 층을 구비한 질화물 발광소자및 그의 제조방법
KR100843408B1 (ko) * 2006-12-01 2008-07-03 삼성전기주식회사 반도체 단결정 및 반도체 발광소자 제조방법
KR101020996B1 (ko) * 2010-10-14 2011-03-09 (주)더리즈 반도체 발광소자 제조방법
KR101031350B1 (ko) * 2008-09-30 2011-04-29 서울옵토디바이스주식회사 발광 다이오드 제조 방법
KR101379290B1 (ko) * 2012-12-28 2014-03-27 주식회사 루미스탈 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법
KR20180024998A (ko) * 2016-08-31 2018-03-08 엘지이노텍 주식회사 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
US20080280454A1 (en) * 2007-05-09 2008-11-13 Ya-Li Chen Wafer recycling method using laser films stripping
US20080303033A1 (en) * 2007-06-05 2008-12-11 Cree, Inc. Formation of nitride-based optoelectronic and electronic device structures on lattice-matched substrates
KR100990635B1 (ko) 2007-08-09 2010-10-29 삼성엘이디 주식회사 수직구조 발광다이오드 소자의 제조방법
US8237183B2 (en) 2007-08-16 2012-08-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
US8313968B2 (en) * 2007-08-21 2012-11-20 Amal Elgawadi Fabrication of GaN and III-nitride alloys freestanding epilayers membranes using a nonbonding laser
JP2009141093A (ja) 2007-12-06 2009-06-25 Toshiba Corp 発光素子及び発光素子の製造方法
US7749884B2 (en) 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
KR20110028278A (ko) * 2008-05-17 2011-03-17 애스트로와트, 인코포레이티드 분리 기술을 사용하는 전자 디바이스 형성 방법
DE102008025160A1 (de) * 2008-05-26 2009-12-03 Osram Opto Semiconductors Gmbh Projektor für kleinste Projektionsflächen und Verwendung einer Mehrfarben-LED in einem Projektor
WO2009148253A2 (ko) 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
KR20100008123A (ko) 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
JP4686625B2 (ja) 2009-08-03 2011-05-25 株式会社東芝 半導体発光装置の製造方法
CN102005517B (zh) * 2009-08-26 2013-09-18 首尔Opto仪器股份有限公司 利用激光剥离技术制造发光二极管的方法和激光剥离装置
JP5281545B2 (ja) * 2009-11-04 2013-09-04 スタンレー電気株式会社 半導体発光素子の製造方法
WO2011069242A1 (en) * 2009-12-09 2011-06-16 Cooledge Lighting Inc. Semiconductor dice transfer-enabling apparatus and method for manufacturing transfer-enabling apparatus
US20110151588A1 (en) * 2009-12-17 2011-06-23 Cooledge Lighting, Inc. Method and magnetic transfer stamp for transferring semiconductor dice using magnetic transfer printing techniques
US8334152B2 (en) * 2009-12-18 2012-12-18 Cooledge Lighting, Inc. Method of manufacturing transferable elements incorporating radiation enabled lift off for allowing transfer from host substrate
US8900893B2 (en) * 2010-02-11 2014-12-02 Tsmc Solid State Lighting Ltd. Vertical LED chip package on TSV carrier
KR100999798B1 (ko) 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100969131B1 (ko) * 2010-03-05 2010-07-07 엘지이노텍 주식회사 발광 소자 제조방법
KR101189081B1 (ko) * 2010-12-16 2012-10-10 엘지이노텍 주식회사 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
CN102956762A (zh) * 2011-08-26 2013-03-06 郑朝元 Ⅲ-ⅴ族晶圆可重复进行磊晶制程的方法与构造
JP5860272B2 (ja) 2011-11-24 2016-02-16 株式会社ディスコ 光デバイスウエーハの加工方法
US8866149B2 (en) 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates
WO2014015337A2 (en) 2012-07-20 2014-01-23 The Regents Of The University Of California Structure and method for the fabrication of a gallium nitride vertical cavity surface emitting laser
KR101878748B1 (ko) 2012-12-20 2018-08-17 삼성전자주식회사 그래핀의 전사 방법 및 이를 이용한 소자의 제조 방법
KR20140116574A (ko) * 2013-03-25 2014-10-06 인텔렉추얼디스커버리 주식회사 발광소자 및 이의 제조방법
US10615222B2 (en) 2014-08-21 2020-04-07 The University Of Hong Kong Flexible GAN light-emitting diodes
US10297711B2 (en) 2015-12-30 2019-05-21 Globalfoundries Singapore Pte. Ltd. Integrated LED and LED driver units and methods for fabricating the same
CN108109950A (zh) * 2016-11-25 2018-06-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107170668B (zh) * 2017-06-01 2020-06-05 镓特半导体科技（上海）有限公司 一种自支撑氮化镓制备方法
US10217895B2 (en) 2017-06-22 2019-02-26 Epistar Corporation Method of forming a light-emitting device
US20210254241A1 (en) 2020-02-14 2021-08-19 Kyocera Corporation Method for recycling substrate, method for manufacturing semiconductor device, and semiconductor device
JP7477835B2 (ja) * 2020-04-15 2024-05-02 株式会社デンソー 半導体チップの製造方法
JP7553915B2 (ja) * 2020-04-15 2024-09-19 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
JP7531151B2 (ja) * 2020-04-15 2024-08-09 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
KR20220026663A (ko) 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
US20240178180A1 (en) * 2022-11-30 2024-05-30 Tokyo Electron Limited Systems and methods for bonding semiconductor devices
DE102023200123A1 (de) 2023-01-10 2024-07-11 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines vertikalen Halbleiterbauelements mit epitaktisch gewachsener III-V-Epitaxie unter mehrmaliger Verwendung des Substrats sowie entsprechendes Halbleiterbauelement, insbesondere auf der Basis von Gallium-Nitrid
US20240258169A1 (en) * 2023-01-31 2024-08-01 Tokyo Electron Limited Methods for fabricating semiconductor devices with backside power delivery network using laser liftoff layer
US20240282884A1 (en) * 2023-02-16 2024-08-22 Lumileds Llc Led device formation using releasable inorganic wafer bond

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100286699B1 (ko) 1993-01-28 2001-04-16 오가와 에이지 질화갈륨계 3-5족 화합물 반도체 발광디바이스 및 그 제조방법
JP3525061B2 (ja) * 1998-09-25 2004-05-10 株式会社東芝 半導体発光素子の製造方法
US7319247B2 (en) * 2000-04-26 2008-01-15 Osram Gmbh Light emitting-diode chip and a method for producing same
US6723165B2 (en) * 2001-04-13 2004-04-20 Matsushita Electric Industrial Co., Ltd. Method for fabricating Group III nitride semiconductor substrate
JP4899266B2 (ja) * 2001-08-03 2012-03-21 ソニー株式会社 半導体素子の製造方法
WO2003038957A1 (en) * 2001-10-29 2003-05-08 Sharp Kabushiki Kaisha Nitride semiconductor device, its manufacturing method, and semiconductor optical apparatus
JP2003142732A (ja) * 2001-10-31 2003-05-16 Sharp Corp オーミック電極、ｎ型電極、窒化物系化合物半導体発光素子およびその製造方法
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
JP3896027B2 (ja) * 2002-04-17 2007-03-22 シャープ株式会社 窒化物系半導体発光素子およびその製造方法
US6967981B2 (en) * 2002-05-30 2005-11-22 Xerox Corporation Nitride based semiconductor structures with highly reflective mirrors
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
KR100495215B1 (ko) * 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
KR100504178B1 (ko) * 2003-01-22 2005-07-27 엘지전자 주식회사 발광 다이오드 및 그의 제조방법
JP4295669B2 (ja) 2003-05-22 2009-07-15 パナソニック株式会社 半導体素子の製造方法
CN100483612C (zh) 2003-06-04 2009-04-29 刘明哲 用于制造垂直结构的复合半导体器件的方法
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
EP1664393B1 (en) * 2003-07-14 2013-11-06 Allegis Technologies, Inc. METHOD OF PROducING GALLIUM NITRIDE LEDs
JP4218597B2 (ja) * 2003-08-08 2009-02-04 住友電気工業株式会社 半導体発光素子の製造方法
EP1681727A4 (en) * 2003-11-04 2009-12-16 Pioneer Corp SEMICONDUCTOR LIGHT EMISSION ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
WO2005104780A2 (en) * 2004-04-28 2005-11-10 Verticle, Inc Vertical structure semiconductor devices
KR100581809B1 (ko) 2004-08-25 2006-05-23 삼성에스디아이 주식회사 디멀티플렉싱 회로 및 이를 이용한 발광 표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100837846B1 (ko) * 2006-02-27 2008-06-13 한국광기술원 레이저 에너지 흡수 초격자 층을 구비한 질화물 발광소자및 그의 제조방법
KR100843408B1 (ko) * 2006-12-01 2008-07-03 삼성전기주식회사 반도체 단결정 및 반도체 발광소자 제조방법
KR101031350B1 (ko) * 2008-09-30 2011-04-29 서울옵토디바이스주식회사 발광 다이오드 제조 방법
KR101020996B1 (ko) * 2010-10-14 2011-03-09 (주)더리즈 반도체 발광소자 제조방법
KR101379290B1 (ko) * 2012-12-28 2014-03-27 주식회사 루미스탈 질화알루미늄 핵생성층을 사용한 질화갈륨 웨이퍼 제조 방법
KR20180024998A (ko) * 2016-08-31 2018-03-08 엘지이노텍 주식회사 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR101166922B1 (ko) 2012-07-19
US7776637B2 (en) 2010-08-17
EP1727218A2 (en) 2006-11-29
US20060270075A1 (en) 2006-11-30
CN1870312A (zh) 2006-11-29
EP1727218A3 (en) 2014-01-22
JP4925726B2 (ja) 2012-05-09
JP2006332681A (ja) 2006-12-07
EP1727218B1 (en) 2020-06-24

Similar Documents

Publication Publication Date Title
KR101166922B1 (ko) 발광 다이오드의 제조 방법
USRE43411E1 (en) Series connection of two light emitting diodes through semiconductor manufacture process
KR100495215B1 (ko) 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
KR100483049B1 (ko) 수직구조 질화갈륨계 발광다이오드의 제조방법
EP2270880B1 (en) Semiconductor light emitting device
US6838704B2 (en) Light emitting diode and method of making the same
US20140306254A1 (en) Light emitting device and manufacturing method for same
US8203162B2 (en) Light emitting device having vertical structrue and method for manufacturing the same
KR20060131327A (ko) 발광 다이오드의 제조 방법
KR101393745B1 (ko) 반도체 발광소자 및 그 제조방법
KR101047720B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR100504178B1 (ko) 발광 다이오드 및 그의 제조방법
US7265389B2 (en) Light emitting diode and fabricating method thereof
KR100890468B1 (ko) 도전성 인터커넥션부를 이용한 발광다이오드 소자
KR100661717B1 (ko) 알루미늄 버퍼층을 이용한 발광 다이오드 제조방법
US20210391506A1 (en) Optoelectronic component having a dielectric reflective layer and production method for same
KR100676061B1 (ko) 발광 다이오드의 제조 방법
KR100710394B1 (ko) 수직형 발광 소자의 제조방법
KR102234117B1 (ko) 발광소자 및 조명시스템
KR101047756B1 (ko) 질화규소(ＳｉＮ)층을 이용한 발광 다이오드 제조방법
KR101158077B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
US20060243991A1 (en) Light emitting diode and manufacturing method thereof
KR101648809B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR102162438B1 (ko) 발광 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
J201 Request for trial against refusal decision
J121 Written withdrawal of request for trial
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190612

Year of fee payment: 8