KR20180024998A - 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법 - Google Patents

반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법 Download PDF

Info

Publication number
KR20180024998A
KR20180024998A KR1020160112146A KR20160112146A KR20180024998A KR 20180024998 A KR20180024998 A KR 20180024998A KR 1020160112146 A KR1020160112146 A KR 1020160112146A KR 20160112146 A KR20160112146 A KR 20160112146A KR 20180024998 A KR20180024998 A KR 20180024998A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
type semiconductor
conductivity type
intermediate layer
Prior art date
Application number
KR1020160112146A
Other languages
English (en)
Other versions
KR102552889B1 (ko
Inventor
최낙준
김병조
오현지
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160112146A priority Critical patent/KR102552889B1/ko
Priority to US16/312,937 priority patent/US10734547B2/en
Priority to CN201780039190.XA priority patent/CN109417112B/zh
Priority to PCT/KR2017/006661 priority patent/WO2017222341A1/ko
Priority to JP2018567743A priority patent/JP7022997B2/ja
Priority to CN202210649550.0A priority patent/CN115101641A/zh
Publication of KR20180024998A publication Critical patent/KR20180024998A/ko
Priority to JP2022010291A priority patent/JP7281231B2/ja
Application granted granted Critical
Publication of KR102552889B1 publication Critical patent/KR102552889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 제2도전형 반도체층 사이에 배치되는 활성층, 및 상기 제1도전형 반도체층과 상기 활성층 사이, 또는 상기 제1도전형 반도체층의 내부에 배치되는 중간층을 포함하는 발광구조물을 포함하고, 상기 제1도전형 반도체층, 중간층, 활성층, 및 제2도전형 반도체층은 알루미늄을 포함하고, 상기 중간층은 상기 제1도전형 반도체층보다 알루미늄 조성이 낮은 제1중간층을 포함하는 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법을 개시한다.

Description

반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법 {SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE PACKAGE AND MATHOD FOR MANUFACTURING THE SAME}
실시 예는 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 기판을 분리하는 과정에서 결정성이 저하되는 문제가 있다.
실시 예는 수직형 자외선 발광소자를 제공한다.
또한, 결정성이 우수한 발광소자를 제공한다.
또한, 광 출력이 향상된 발광소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 제2도전형 반도체층 사이에 배치되는 활성층, 및 상기 제1도전형 반도체층과 상기 활성층 사이, 또는 상기 제1도전형 반도체층의 내부에 배치되는 중간층을 포함하는 발광구조물을 포함하고, 상기 제1도전형 반도체층, 중간층, 활성층, 및 제2도전형 반도체층은 알루미늄을 포함하고, 상기 중간층은 상기 제1도전형 반도체층보다 알루미늄 조성이 낮은 제1중간층을 포함한다.
상기 중간층은 상기 제1중간층, 및 상기 제1중간층보다 알루미늄 농도가 높은 제2중간층을 포함할 수 있다.
상기 제2중간층의 알루미늄 조성은 상기 제1도전형 반도체층의 알루미늄 조성보다 높을 수 있다.
상기 제1중간층과 제2중간층은 교대로 복수개 적층될 수 있다.
상기 제1중간층의 두께는 상기 제2중간층의 두께보다 두꺼울 수 있다.
상기 제1중간층과 제2중간층의 두께비는 2:1 내지 6:1일 수 있다.
상기 중간층의 전체 두께는 50nm보다 크고 1000nm보다 작을 수 있다.
상기 제1중간층의 알루미늄 조성은 30% 내지 60%일 수 있다.
상기 제2중간층의 알루미늄 조성은 60% 내지 100%일 수 있다.
상기 제1도전형 반도체층은 제1-1도전형 반도체층, 및 제1-2도전형 반도체층을 포함하고, 상기 중간층은 제1-1도전형 반도체층, 및 제1-2도전형 반도체층 사이에 배치될 수 있다.
상기 제1-2도전형 반도체층은 상기 제1-1도전형 반도체층보다 상기 활성층에 가까울 수 있다.
상기 제1-2도전형 반도체층의 알루미늄 조성은 상기 제1-1도전형 반도체층의 알루미늄 조성보다 낮을 수 있다.
상기 제1-1도전형 반도체층의 두께는 상기 제1-2도전형 반도체층의 두께보다 두꺼울 수 있다.
상기 발광구조물은 상기 제2도전형 반도체층과 활성층을 관통하여 상기 제1-2도전형 반도체층의 일부 영역까지 배치되는 복수 개의 리세스를 포함할 수 있다.
상기 복수 개의 리세스 내부에 배치되어 상기 제1-2도전형 반도체층과 전기적으로 연결되는 연결전극을 포함하는 제1도전층을 포함할 수 있다.
상기 중간층은 상기 제1도전형 반도체층과 활성층 사이에 배치될 수 있다.
상기 발광구조물은 상기 제2도전형 반도체층, 활성층, 및 중간층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 리세스를 포함할 수 있다.
상기 복수 개의 리세스 내부에 배치되어 상기 제1도전형 반도체층과 전기적으로 연결되는 연결전극을 포함하는 제1도전층을 포함할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자 패키지는, 몸체; 및 상기 몸체에 배치되는 반도체 소자를 포함하고, 상기 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 제2도전형 반도체층 사이에 배치되는 활성층, 및 상기 제1도전형 반도체층과 상기 활성층 사이, 또는 상기 제1도전형 반도체층의 내부에 배치되는 중간층을 포함하는 발광구조물을 포함하고, 상기 제1도전형 반도체층, 중간층, 활성층, 및 제2도전형 반도체층은 알루미늄을 포함하고, 상기 중간층은 상기 제1도전형 반도체층보다 알루미늄 조성이 낮은 제1중간층을 포함할 수 있다.
본 발명의 일 실시 예에 따른 반도체 소자 제조방법은, 기판상에 광흡수층과 상기 제1항에 따른 발광구조물을 순차적으로 형성하는 단계; 및 상기 기판에 레이저를 조사하여 상기 광흡수층과 상기 제1도전형 반도체층을 분리하는 단계를 포함하고, 상기 분리하는 단계에서, 상기 광흡수층과 상기 중간층은 상기 레이저를 흡수할 수 있다.
실시 예에 따르면 수직형 자외선 발광소자를 제조할 수 있다.
또한, 자외선 발광소자의 결정성을 향상시킬 수 있다.
또한, 광 출력을 향상시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광구조물의 개념도이고,
도 2는 본 발명의 다른 실시 예에 따른 발광구조물의 개념도이고,
도 3은 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고,
도 4는 본 발명의 다른 실시 예에 따른 반도체 소자의 개념도이고,
도 5a는 본 발명의 또 다른 실시 예에 따른 반도체 소자의 개념도이고,
도 5b는 도 5a의 변형예이고,
도 6a 및 도 6b는 본 발명의 실시 예에 따른 반도체 소자의 평면도이고,
도 7은 광흡수층, 및 중간층이 형성된 발광구조물을 개념도이고,
도 8은 벌크 구조를 갖는 광흡수층의 단면 사진이고,
도 9는 초격자 구조를 갖는 광흡수층의 단면 사진이고,
도 10은 기판을 분리하는 과정을 설명하기 위한 도면이고,
도 11은 발광구조물을 식각하는 과정을 설명하기 위한 도면이고,
도 12는 제조된 반도체 소자를 보여주는 도면이고,
도 13은 본 발명의 일 실시 예에 따른 반도체 소자 패키지의 개념도이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 실시 예에 따른 발광구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광구조물(120)의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
도 1은 본 발명의 일 실시 예에 따른 발광구조물의 개념도이다.
실시 예에 따른 발광구조물(120A)은 제1도전형 반도체층(124), 제2도전형 반도체층(127), 활성층(126), 및 제1도전형 반도체층(124)과 활성층(126) 사이에 배치되는 중간층(125)을 포함한다.
제1도전형 반도체층(124), 중간층(125), 활성층(126), 및 제2도전형 반도체층(127)은 알루미늄을 포함한다. 알루미늄의 조성은 원하는 자외선 파장대에 따라 조절될 수 있다.
제1도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(124)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1도전형 반도체층(124)은 n형 반도체층일 수 있다.
활성층(126)은 제1도전형 반도체층(124)과 제2도전형 반도체층(127) 사이에 배치된다. 활성층(126)은 제1도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(126)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.
중간층(125)은 제1도전형 반도체층(124)과 활성층(126) 사이에 배치될 수 있다. 중간층(125)은 제1도전형 반도체층(124)보다 알루미늄 조성이 낮은 제1중간층(125a) 및 제1도전형 반도체층(124)보다 알루미늄 조성이 높은 제2중간층(125b)을 포함한다. 제1중간층(125a)과 제2중간층(125b)은 교대로 복수 개가 배치될 수 있다.
제1중간층(125a)의 알루미늄 조성은 제1도전형 반도체층(124)의 알루미늄 조성보다 낮을 수 있다. 제1중간층(125a)은 LLO 공정시 발광구조물(120)에 조사되는 레이저를 흡수하여 활성층(126)의 손상을 방지하는 역할을 수행할 수 있다. 따라서, 실시 예에 따른 반도체 소자는 활성층의 손상이 감소되어 광 출력 및 전기적 특성과 신뢰성이 향상될 수 있다.
제1중간층(125a)의 두께와 알루미늄 조성은 LLO 공정 시 발광구조물(120)에 조사되는 레이저의 파장을 갖는 레이저를 흡수하기 위해 적절히 조절될 수 있다. 제1중간층(125a)의 알루미늄 조성은 30% 내지 60%이고, 두께는 1nm 내지 10nm일 수 있다. 예시적으로 제1중간층(125a)은 AlGaN일 수 있으나 반드시 이에 한정하지 않는다.
제2중간층(125b)의 알루미늄 조성은 제1도전형 반도체층(124)의 알루미늄 조성보다 높을 수 있다. 제2중간층(125b)은 제1중간층(125a)에 의해 낮아진 알루미늄 조성을 높임으로써, 중간층(125)의 하부에서 전달되는 격자 결함의 진행 방향이 그 제1 중간층(125a)와 제2 중간층(125b)의 계면에서 바뀔 수 있다. 복수의 격자 결함이 계면에서 서로 병합되면서 중간층(125) 상부로 진행하는 격자 결함이 줄어들 수 있다. 따라서, 중간층(125) 위에 성장하는 에피층의 격자결함을 줄이고 결정성이 향상될 수 있다. 또한, 제1 도전형 반도체층(124)와 Al 함량이 다른 데에서 오는 굴절률 차이로 인해 광추출 효율을 향상시킬 수 있다.
예시적으로 제2중간층(125b)의 알루미늄 조성은 60% 내지 100%이고, 두께는 0.1nm 내지 2.0nm일 수 있다. 제2중간층(125b)은 AlGaN 또는 AlN일 수 있다.
예시적으로 246nm의 파장의 레이저를 흡수하기 위해, 제1중간층(125a)의 두께는 제2중간층(125b)의 두께보다 두꺼울 수 있다. 제1중간층(125a)의 두께는 1.0nm 내지 10.0nm일 수 있고, 제2중간층(125b)의 두께는 0.5nm 내지 2.0nm일 수 있다.
제1중간층(125a)과 제2중간층(125b)의 두께비(제1중간층:제2중간층)는 2:1 내지 6:1일 수 있다. 두께비가 2:1보다 작은 경우 제1중간층(125a)이 얇아져 레이저를 충분히 흡수하기 어렵고, 두께비가 6:1보다 큰 경우 제2중간층(125b)이 너무 얇아져 전체 중간층의 알루미늄 조성이 낮아지는 문제가 있다.
중간층(125)의 전체 두께는 50nm보다 크고 1000nm보다 작을 수 있다. 두께가 50nm보다 작은 경우 제1중간층(125a)의 두께가 얇아져 246nm 레이저를 충분히 흡수하기 어려운 문제가 있으며, 두께가 1000nm보다 커지는 경우 중간층의 알루미늄 조성이 낮아져 결정성이 악화되는 문제가 있다.
제2도전형 반도체층(127)은 활성층(126) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(127)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(127)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(127)은 p형 반도체층일 수 있다.
제2도전형 반도체층(127)이 AlGaN인 경우, 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 상대적으로 전기 전도도가 우수하며 제2 도전형 반도체층(126)과 같은 극성의 GaN을 제2도전형 반도체층(127)의 저면에 배치할 수도 있다.
도 2는 본 발명의 다른 실시 예에 따른 발광구조물의 개념도이다.
실시 예에 따른 발광구조물(120B)은 제1도전형 반도체층(124a, 124b), 제2도전형 반도체층(127), 상기 제1도전형 반도체층(124a, 124b)과 제2도전형 반도체층(127) 사이에 배치되는 활성층(126)을 포함하고, 제1도전형 반도체층(124a, 124b)의 내부에 배치되는 중간층(125)을 포함한다.
제1도전형 반도체층(124a, 124b)은 제1-1도전형 반도체층(124a)과 제1-2도전형 반도체층(124b)을 포함하고, 중간층(125)은 제1-1도전형 반도체층(124a)과 제1-2도전형 반도체층(124b) 사이에 배치될 수 있다.
제1-2도전형 반도체층(124b)은 제1-1도전형 반도체층(124a) 보다 활성층(126)에 가까이 배치될 수 있다. 제1-2도전형 반도체층(124b)의 알루미늄 조성은 제1-1도전형 반도체층(124a) 보다 낮을 수 있다. 제1-2도전형 반도체층(124b)의 알루미늄 조성은 40% 내지 70%이고, 제1-1도전형 반도체층(124a)의 알루미늄 조성은 50% 내지 80%일 수 있다.
제1-2도전형 반도체층(124b)의 두께는 제1-1도전형 반도체층(124a)의 두께보다 얇을 수 있다. 제1-1도전형 반도체층(124a)은 제1-2도전형 반도체층(124b)의 두께의 130%이상일 수 있다. 이러한 구성에 의하면 알루미늄 농도가 높은 제1-1도전형 반도체층(124a)이 충분히 성장한 후에 중간층(125)이 형성되므로 전체 발광구조물(120)의 결정성이 향상될 수 있다.
중간층(125)의 구성(알루미늄 조성, 두께 등)은 도 1에서 설명한 구성이 그대로 적용될 수 있다. 필요에 따라 중간층(125)에는 제1도펀트가 도핑될 수 있다.
도 3은 본 발명의 일 실시 예에 따른 반도체 소자의 개념도이고, 도 4는 본 발명의 다른 실시 예에 따른 반도체 소자의 개념도이다.
발광구조물(120A)의 구조는 도 1에서 설명한 구조가 그대로 적용될 수 있다. 도 3을 참고하면, 리세스(128)는 제2도전형 반도체층(127), 활성층(126)를 관통하여 중간층(125)의 일부 영역까지 배치될 수 있다.
제1전극(142)는 중간층(125)을 통해 제1도전형 반도체층(124)과 전기적으로 연결될 수 있다. 중간층(125)은 제1도전형 반도체층(124)에 비해 알루미늄의 조성이 낮으므로 전류 분산에 유리하다. 그러나, 반드시 이에 한정되는 것은 아니고 리세스(128)는 중간층(125)을 관통하여 제1도전형 반도체층(124)의 일부 영역에 배치될 수도 있다.
중간층(125)은 n 도펀트가 도핑될 수 있다. 따라서, 중간층(125)은 제1도전형 반도체층(124) 내에서 알루미늄의 조성이 낮은 영역으로 정의할 수도 있다.
제1도전층(165)은 리세스(128) 내에 배치되어 제1도전형 반도체층(124)과 전기적으로 연결되는 연결전극(167)을 포함한다. 연결전극(167)과 제1도전형 반도체층(124) 사이에는 제1전극(142)이 배치될 수 있다. 제1전극(142)는 오믹 전극일 수 있다.
제1리세스(128)의 상면에서 발광구조물의 상면까지의 거리가 1um 내지 4um가 되도록 배치할 수 있다. 발광구조물의 상면과 리세스(128)의 상면이 1um 미만일 경우 발광 소자의 신뢰성이 저하될 수 있고, 4um를 초과하는 경우 발광구조물 내부에 배치되는 결정 결함 등에 의해 광 추출효율이 저하될 수도 있다.
제2도전층(150)은 제2도전형 반도체층(127)의 하부면에 배치되어 전기적으로 연결될 수 있다. 제2도전층(150)은 복수 개의 연결전극(167)의 사이 영역에 배치될 수 있다. 제2도전층(150)은 일 영역이 노출되어 전극패드와 전기적으로 연결될 수 있다. 도시되지는 않았으나 제2도전층(150)과 제2도전형 반도체층(127) 사이에는 제2전극(오믹 전극)이 배치될 수 있다.
제1도전층(165)과 제2도전층(150)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)으로 형성될 수 있다. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다.
제1도전층(165)과 제2도전층(150)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등과 같은 불투명 금속을 포함할 수도 있다. 또한, 제1도전층(165)은 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있으며, 이에 한정하지 않는다.
절연층(130)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다. 절연층(130)은 연결전극(167)을 활성층(126), 및 제2도전형 반도체층(127)과 전기적으로 절연할 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 반도체 소자의 개념도이다.
발광구조물(120B)의 구조는 도 2에서 설명한 구조가 그대로 적용될 수 있다. 도 4를 참고하면, 제1도전형 반도체층(124)은 제1-1도전형 반도체층(124a), 및 제1-2도전형 반도체층(124b)을 포함하고, 중간층(125)은 제1-1도전형 반도체층(124a), 및 제1-2도전형 반도체층(124b) 사이에 배치될 수 있다.
리세스(128)는 제2도전형 반도체층(127), 활성층(126), 제1-2도전형 반도체층(124b)을 관통하여 중간층(125)의 일부 영역까지 배치될 수 있다. 중간층(125)은 제1도전형 반도체층(124)에 비해 알루미늄의 조성이 낮으므로 전류 분산에 유리하다.
그러나, 반드시 이에 한정되는 것은 아니고 리세스(128)는 제1-2도전형 반도체층(124b)의 일부 영역에 배치될 수도 있다.
이때, 제1-2도전형 반도체층(124b)은 제1-1도전형 반도체층(124a)보다 활성층(126)에 가까이 배치되고, 제1-2도전형 반도체층(124b)의 알루미늄 조성 및 두께는 제1-1도전형 반도체층(124a)의 알루미늄 조성 및 두께보다 작을 수 있다.
제2중간층(125b)의 두께는 500nm보다 크고 1000nm보다 작을 수 있다. 제1중간층(125a)의 두께는 600nm 내지 1500nm일 수 있다. 제1중간층(125a)의 두께는 요철 패턴의 깊이에 따라 달라질 수 있다.
발광구조물(120)은 제2도전형 반도체층(127)과 활성층(126)을 관통하여 제1-2도전형 반도체층(124b)의 일부 영역까지 배치되는 복수 개의 리세스(128)를 포함할 수 있다.
제1도전층(165)은 복수 개의 리세스(128) 내부에 배치되어 제1-2도전형 반도체층(124b)과 전기적으로 연결되는 연결전극(167), 및 제1-2도전형 반도체층(124b)과 연결전극(167) 사이에 배치되는 제1전극(142)을 포함할 수 있다. 제1-2도전형 반도체층(124b)은 상대적으로 알루미늄 함량이 낮으므로 전류 주입 및 분산에 유리할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1-1도전형 반도체층(124a)과 제1-2도전형 반도체층(124b)은 알루미늄 조성이 동일할 수도 있고, 리세스(128)는 제1-1도전형 반도체층(124a)의 일부 영역까지 형성될 수도 있다.
도 5a는 본 발명의 또 다른 실시 예에 따른 반도체 소자의 개념도이고, 도 5b는 도 5a의 변형예이다.
도 5a의 발광구조물(120)은 도 1에서 설명한 발광구조물(120)의 구성이 그대로 적용될 수 있다. 리세스(128)는 제2도전형 반도체층(127), 활성층(126)를 관통하여 중간층(125)의 일부 영역까지 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 리세스(128)는 중간층(125)을 관통하여 제1도전형 반도체층(124)의 일부 영역에 배치될 수도 있다.
도 5b를 참고하면, 리세스(128)는 제2도전형 반도체층(127), 활성층(126), 제1-2도전형 반도체층(124b)을 관통하여 중간층(125)의 일부 영역까지 배치될 수 있다.
중간층(125)은 제1도전형 반도체층(124)에 비해 알루미늄의 조성이 낮으므로 전류 분산에 유리하다. 중간층(125)은 n 도펀트가 도핑될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 리세스(128)는 제1-2도전형 반도체층(124b)의 일부 영역에 배치될 수도 있다.
제1전극(142)은 리세스(128)의 상면에 배치되어 제1도전형 반도체층(124)과 전기적으로 연결될 수 있다. 제2전극(246)은 제2도전형 반도체층(127)의 하부에 형성될 수 있다.
제1전극(142)과 제2전극(246)은 오믹전극일 수 있다. 제1전극(142)과 제2전극(246)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
반도체 소자의 일측 모서리 영역에는 제2전극패드(166)가 배치될 수 있다. 제2전극패드(166)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 상면의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제2전극패드(166)와 와이어가 더 견고히 본딩될 수 있다.
제2전극패드(166)는 광을 반사하는 작용을 할 수 있으므로, 제2전극패드(166)는 발광구조물(120)과 가까울수록 광 추출효율이 향상될 수 있다.
제2전극패드(166)의 볼록부의 높이는 활성층(126)보다 높을 수 있다. 따라서 제2전극패드(166)는 활성층(126)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.
제2전극패드(166)의 하부에서 제1절연층(131)이 일부 오픈되어 제2도전층(150)과 제2전극(246)이 전기적으로 연결될 수 있다. 패시베이션층(180)은 발광구조물(120)의 상부면과 측면에 형성될 수 있다. 패시베이션층(180)은 제2전극(246)과 인접한 영역이나 제2전극(246)의 하부에서 제1절연층(131)과 접촉할 수 있다.
제1절연층(131)이 오픈되어 제2전극(246)이 제2도전층(150)과 접촉하는 부분의 폭(d22)은 예를 들면 40㎛ 내지 90㎛일 수 있다. 40㎛보다 작으면 동작 전압이 상승하는 문제가 있고, 90㎛보다 크면 제2도전층(150)을 외부로 노출시키지 않기 위한 공정 마진 확보가 어려울 수 있다. 제2도전층(150)이 제2전극(246)의 바깥 영역으로 노출되면, 소자의 신뢰성이 저하될 수 있다. 따라서, 바람직하게 폭(d22)는 제2전극패드(166)의 전체 폭의 60% 내지 95%일 수 있다.
제1절연층(131)은 제1전극(142)을 활성층(126) 및 제2도전형 반도체층(127)과 전기적으로 절연시킬 수 있다. 또한, 제1절연층(131)은 제2전극(246)과 제2도전층(150)을 제1도전층(165)과 전기적으로 절연시킬 수 있다.
제1절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1절연층(131)은 은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector) 일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1절연층(131)은 다양한 반사 구조를 포함할 수 있다.
제1절연층(131)이 절연기능을 수행하는 경우, 활성층(126)에서 측면을 향해 방출되는 광을 상향 반사시켜 광 추출 효율을 향상시킬 수 있다. 후술하는 바와 같이 자외선 반도체 소자에서는 리세스(128)의 개수가 많아질수록 광 추출 효율은 더 효과적일 수 있다.
제2도전층(150)은 제2전극(246)을 덮을 수 있다. 따라서, 제2전극패드(166)와, 제2도전층(150), 및 제2전극(246)은 하나의 전기적 채널을 형성할 수 있다.
제2도전층(150)은 제2전극(246)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 제2도전층(150)은 제1절연층(131)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2도전층(150)이 제1절연층(131)의 측면과 상면과 접하는 경우, 제2전극(246)의 열적, 전기적 신뢰성이 향상될 수 있다. 또한, 제1절연층(131)과 제2전극(246) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
제2도전층(150)은 제1절연층(131)과 제2전극(246) 사이에 제2도전형 반도체층이 노출되는 영역인 제2이격거리에도 배치될 수 있다. 제2도전층(150)은 제2이격 거리에서 제2전극(246)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다.
또한, 제2 이격 거리 내에서 제2도전층(150)과 제2도전형 반도체층(127)이 접하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
제2절연층(132)은 제2전극(246), 제2도전층(150)을 제1도전층(165)과 전기적으로 절연시킨다. 제1도전층(165)은 제2절연층(132)을 관통하여 제1전극(142)과 전기적으로 연결될 수 있다.
발광구조물(120)의 하부면과 리세스(128)의 형상을 따라 제1도전층(165)과 접합층(160)이 배치될 수 있다. 제1도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1도전층(165)은 알루미늄을 포함할 수 있다. 제1도전층(165)이 알루미늄을 포함하는 경우, 활성층(126)에서 방출되는 광을 상부로 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500nm 내지 600nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 반도체 소자의 평면도이다.
발광구조물(120)은 Al 조성이 높아지면, 발광구조물(120) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(126)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.
실시 예에 따르면, 자외선 영역의 파장대를 발광하는 GaN 반도체는 전류 확산을 위해 청색 발광하는 GaN 반도체에 비해 상대적으로 많은 개수의 리세스(128)를 형성하여 제1전극(142)을 배치할 수 있다.
도 6a를 참고하면, Al의 조성이 높아지면 전류 분산 특성이 악화될 수 있다. 따라서, 각각의 제1전극(142)에 인근지점에만 전류가 분산되며, 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁아질 수 있다. 유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1전극(142)의 인근 지점에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 예를 들어, 유효 발광 영역(P2)은 리세스(128)의 중심으로부터 40um 이내의 영역에서 주입 전류의 레벨, Al 농도에 따라 조절될 수 있다.
특히, 이웃한 제1전극(142) 사이인 저전류밀도영역(P3)은 전류밀도가 낮아서 발광에 거의 기여하지 못한다. 따라서, 실시 예는 전류밀도가 낮은 저전류밀도영역(P3)에 제1전극(142)을 더 배치하여 광 출력을 향상시킬 수 있다.
일반적으로 GaN 반도체층의 경우 상대적으로 전류 분산 특성이 우수하므로 리세스(128) 및 제1전극(142)의 면적을 최소화하는 것이 바람직하다. 리세스(128)와 제1전극(142)의 면적이 커질수록 활성층(126)의 면적이 작아지기 때문이다. 그러나, 실시 예의 경우 Al의 농도가 높아 전류 확산 특성이 상대적으로 떨어지므로 활성층(126)의 면적을 희생하더라도 제1전극(142)의 개수를 증가시켜 저전류밀도영역(P3)을 줄이는 것이 바람직할 수 있다.
도 6b를 참고하면, 리세스(128)의 개수가 48개인 경우에는 리세스(128)가 가로 세로 방향으로 일직선으로 배치되지 못하고, 지그재그로 배치될 수 있다. 이 경우 저전류밀도영역(P3)의 면적은 더욱 좁아져 대부분의 활성층이 발광에 참여할 수 있다. 리세스(128)의 개수가 70개 내지 110개가 되는 경우 전류가 더 효율적으로 분산되어 동작 전압이 더 낮아지고 광 출력은 향상될 수 있다. UV-C를 발광하는 반도체 소자에서는 리세스(128)의 개수가 70개보다 적을 경우 전기적 광학적 특성이 저하될 수 있고, 110개보다 많을 경우 전기적 특성은 향상될 수 있지만 발광층의 부피가 줄어들어 광학적 특성이 저하될 수 있다.
복수 개의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 제1면적은 발광구조물(120)의 수평방향 최대 단면적의 7.4% 이상 20% 이하, 또는 10% 이상 20%이하일 수 있다. 제1면적은 각각의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 면적의 합일 수 있다.
복수 개의 제1전극(142)의 제1면적이 7.4% 미만인 경우에는 충분한 전류 확산 특성을 가질 수 없어 광 출력이 감소하며, 20%를 초과하는 경우에는 활성층 및 제2전극의 면적이 과도하게 감소하여 동작 전압이 상승하고 광 출력이 감소하는 문제가 있다.
또한, 복수 개의 리세스(128)의 총면적은 발광구조물(120)의 수평방향 최대 단면적의 13% 이상 30% 이하일 수 있다. 리세스(128)의 총면적이 상기 조건을 만족하기 못하면 제1전극(142)의 총면적을 7.4% 이상 20% 이하로 제어하기 어렵다. 또한, 동작 전압이 상승하고 광 출력이 감소하는 문제가 있다.
제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 제2면적은 발광구조물(120)의 수평방향 최대 단면적의 35% 이상 70% 이하일 수 있다. 제2면적은 제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 총면적일 수 있다.
제2면적이 35% 미만인 경우에는 제2전극의 면적이 과도하게 작아져 동작 전압이 상승하고, 홀의 주입 효율이 떨어지는 문제가 있다. 제2면적이 70%를 초과하는 경우에는 제1면적을 효과적으로 넓힐 수 없어 전자의 주입 효율이 떨어지는 문제가 있다.
제1면적과 제2면적은 반비례 관계를 갖는다. 즉, 제1전극의 개수를 늘리기 위해서 리세스의 개수를 늘리는 경우 제2전극의 면적이 감소하게 된다. 광 출력을 높이기 위해서는 전자와 홀의 분산 특성이 균형을 이루어야 한다. 따라서, 제1면적과 제2면적의 적정한 비율을 정하는 것이 중요하다.
복수 개의 제1전극이 제1도전형 반도체층에 접촉하는 제1면적과 제2전극이 제2도전형 반도체층에 접촉하는 제2면적의 비(제1면적:제2면적)는 1:3 내지 1:10일 수 있다.
면적비가 1:10보다 커지는 경우에는 제1면적이 상대적으로 작아 전류 분산 특성이 악화될 수 있다. 또한, 면적비가 1:3보다 작아지는 경우 상대적으로 제2면적이 작아지는 문제가 있다.
도 7은 광흡수층, 및 중간층이 형성된 발광구조물을 개념도이고, 도 8은 벌크 구조를 갖는 광흡수층의 단면 사진이고, 도 9는 초격자 구조를 갖는 광흡수층의 단면 사진이고, 도 10은 기판을 분리하는 과정을 설명하기 위한 도면이고, 도 11은 발광구조물을 식각하는 과정을 설명하기 위한 도면이고, 도 12는 제조된 반도체 소자를 보여주는 도면이다.
도 7을 참고하면, 성장기판(121) 상에 버퍼층(122), 광흡수층(123), 제1-1도전형 반도체층(124a), 중간층(125), 제1-2도전형 반도체층(124b), 활성층(126), 제2도전형 반도체층(127)을 순차로 형성할 수 있다.
광흡수층(123)은 알루미늄 조성이 낮은 제1광흡수층(123a) 및 알루미늄 조성이 높은 제2광흡수층(123b)을 포함한다. 제1광흡수층(123a)과 제2광흡수층(123b)은 교대로 복수 개가 배치될 수 있다.
제1광흡수층(123a)의 알루미늄 조성은 제1도전형 반도체층(124)의 알루미늄 조성보다 낮을 수 있다. 제1광흡수층(123a)은 LLO 공정시 레이저를 흡수하여 분리되는 역할을 수행할 수 있다. 따라서, 성장기판을 제거할 수 있다.
제1광흡수층(123a)의 두께와 알루미늄 조성은 246nm의 파장을 갖는 레이저를 흡수하기 위해 적절히 조절될 수 있다. 제1광흡수층(123a)의 알루미늄 조성은 20% 내지 50%이고, 두께는 1nm 내지 10nm일 수 있다. 예시적으로 제1광흡수층(123a)은 AlGaN일 수 있으나 이에 한정하지 않는다.
제2광흡수층(123b)의 알루미늄 조성은 제1도전형 반도체층(124)의 알루미늄 조성보다 높을 수 있다. 제2광흡수층(123b)은 제1광흡수층(123a)에 의해 낮아진 알루미늄 조성을 높여 광흡수층(123) 위에 성장하는 제1도전형 반도체층(124)의 결정성을 향상시킬 수 있다.
예시적으로 제2광흡수층(123b)의 알루미늄 조성은 60% 내지 100%이고, 두께는 0.1nm 내지 2.0nm일 수 있다. 제2광흡수층(123b)은 AlGaN 또는 AlN일 수도 있다.
246nm의 파장의 레이저를 흡수하기 위해, 제1광흡수층(123a)의 두께는 제2광흡수층(123b)의 두께보다 두꺼울 수 있다. 제1광흡수층(123a)의 두께는 1nm 내지 10nm일 수 있고, 제2광흡수층(123b)의 두께는 0.5nm 내지 2.0nm일 수 있다.
제1광흡수층(123a)과 제2광흡수층(123b)의 두께비는 2:1 내지 6:1일 수 있다. 두께비가 2:1보다 작은 경우 제1광흡수층(123a)이 얇아져 레이저를 충분히 흡수하기 어렵고, 두께비가 6:1보다 큰 경우 제2광흡수층(123b)이 너무 얇아져 광흡수층의 알루미늄 전체 조성이 낮아지는 문제가 있다.
광흡수층(123)의 전체 두께는 100nm보다 크고 400nm보다 작을 수 있다. 두께가 100nm보다 작은 경우 제1광흡수층(123a)의 두께가 얇아져 246nm 레이저를 충분히 흡수하기 어려운 문제가 있으며, 두께가 400nm보다 커지는 경우 알루미늄 조성이 전체적으로 낮아져 결정성이 악화되는 문제가 있다.
실시 예에 따르면, 초격자 구조의 광흡수층(123)을 형성하여 결정성을 향상시킬 수 있다. 이러한 구성에 의하여 광흡수층(123)은 성장기판(121)과 발광구조물(120) 사이의 격자 부정합을 완화하는 버퍼층으로 기능할 수 있다. 도 8에 비해 도 9의 광흡수층(123)의 표면까지 전이된 결정 결함이 상대적으로 크게 줄어들어 결정성이 더 우수한 것을 알 수 있다.
중간층(125)은 제1도전형 반도층과 활성층(126) 사이, 또는 제1도전형 반도체층(124)의 내부에 배치될 수 있다. 중간층(125)은 제1도전형 반도체층(124)보다 알루미늄 조성이 낮은 제1중간층(125a) 및 제1도전형 반도체층(124)보다 알루미늄 조성이 높은 제2중간층(125b)을 포함한다.
제1중간층(125a)의 알루미늄 조성은 제1도전형 반도체층(124)의 알루미늄 조성보다 낮을 수 있다. 제1중간층(125a)은 LLO 공정시 광흡수층(123)을 투과하여 광흡수층(123)의 상부에 배치되는 반도체층에 조사되는 레이저를 흡수하여 활성층(126)의 손상을 방지하는 역할을 수행할 수 있다. 따라서, 광 출력 및 전기적 특성이 향상될 수 있다. 중간층(125)의 구성은 도 2에서 설명한 구조가 모두 적용될 수 있다.
도 10을 참고하면, 성장기판(121)을 제거하는 단계는 성장기판(121) 측에서 레이저(L1)를 조사하여 성장기판(121)을 분리할 수 있다. 레이저(L1)는 제1광흡수층(123a)이 흡수할 수 있는 파장대를 가질 수 있다. 일 예로, 레이저는 248nm 파장대를 갖는 KrF 레이저일 수 있다.
성장기판(121), 제2광흡수층(123b)은 에너지 밴드갭이 커서 레이저(L1)를 흡수하지 않는다. 그러나, 알루미늄 조성이 낮은 제1광흡수층(123a)은 레이저(L1)를 흡수하여 분해될 수 있다. 따라서, 성장기판(121)과 함께 분리될 수 있다.
이때, 레이저의 일부가 광흡수층(123)을 투과하여 활성층(126)에 인가되면 발광구조물(120)에 데미지가 발생하여 광 출력이 감소할 수 있다. 따라서, 실시 예에 따르면 제1도전형 반도체층(124)과 활성층(126) 사이에 중간층(125)이 배치되어 광흡수층(123)을 투과한 레이저를 흡수할 수 있다.
이때, 레이저는 대부분 광흡수층에 흡수되므로 중간층(125)을 분리시킬 만큼의 에너지가 없다. 따라서, 중간층(125)은 레이저를 흡수하여도 분리되지 않을 수 있다. 또한, 중간층(125)이 레이저를 흡수하여 분리되지 않도록 광흡수층(123)의 두께 또는 레이저의 출력을 조절할 수 있다.
이후, 제1도전형 반도체층(124a)에 잔존하는 광흡수층(123-2)은 레벨링에 의해 제거될 수 있다.
도 11을 참고하면, 제2도전형 반도체층(127)상에 제2도전층(150)을 형성한 후 발광구조물(120)의 제1도전형 반도체층(124) 일부까지 관통하는 리세스(128)를 복수 개 형성할 수 있다. 이후, 절연층(130)을 리세스(128)의 측면 및 제2도전형 반도체층(127)상에 형성할 수 있다. 이후, 리세스(128)에 의해 노출된 제1도전형 반도체층(124b)에 제1전극(142)을 형성할 수 있다.
도 12를 참고하면, 제1도전층(165)은 절연층(130)의 하부에 형성될 수 있다. 제1도전층(165)은 절연층(130)에 의해 제2도전층(150)과 전기적으로 절연될 수 있다.
이후, 제1도전층(165)의 하부에 도전성 기판(170)을 형성하고, 메사 식각에 의해 노출된 제2도전층(150)상에는 제2전극패드(166)를 형성할 수 있다.
반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG의 경화용으로 사용될 수 있다. 또는, 반도체 소자는 치료용 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균에 사용될 수도 있다.
도 13을 참고하면, 반도체 소자 패키지는 홈(2a)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(1), 및 몸체(2)에 배치되어 반도체 소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(3, 4)을 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 또한, 반도체 소자(1)를 덮는 몰드부재(5)는 자외선 광을 투과하는 재질을 포함할 수 있다.
반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
120: 발광구조물
121: 성장기판
123: 광흡수층
123a: 제1광흡수층
123b: 제2광흡수층
124: 제1도전형 반도체층
125: 중간층
125a: 제1중간층
125b: 제2중간층
126: 활성층
127: 제2도전형 반도체층

Claims (20)

  1. 제1도전형 반도체층,
    제2도전형 반도체층,
    상기 제1도전형 반도체층과 제2도전형 반도체층 사이에 배치되는 활성층, 및
    상기 제1도전형 반도체층과 상기 활성층 사이, 또는 상기 제1도전형 반도체층의 내부에 배치되는 중간층을 포함하는 발광구조물을 포함하고,
    상기 제1도전형 반도체층, 중간층, 활성층, 및 제2도전형 반도체층은 알루미늄을 포함하고,
    상기 중간층은 상기 제1도전형 반도체층보다 알루미늄 조성이 낮은 제1중간층을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 중간층은 상기 제1중간층, 및 상기 제1중간층보다 알루미늄 농도가 높은 제2중간층을 포함하는 반도체 소자.
  3. 제2항에 있어서,
    상기 제2중간층의 알루미늄 조성은 상기 제1도전형 반도체층의 알루미늄 조성보다 높은 반도체 소자.
  4. 제2항에 있어서,
    상기 제1중간층과 제2중간층은 교대로 복수개 적층되는 반도체 소자.
  5. 제2항에 있어서,
    상기 제1중간층의 두께는 상기 제2중간층의 두께보다 두꺼운 반도체 소자.
  6. 제5항에 있어서,
    상기 제1중간층과 제2중간층의 두께비는 2:1 내지 6:1인 반도체 소자.
  7. 제1항에 있어서,
    상기 중간층의 전체 두께는 50nm보다 크고 1000nm보다 작은 반도체 소자.
  8. 제2항에 있어서,
    상기 제1중간층의 알루미늄 조성은 30% 내지 60%인 반도체 소자.
  9. 제8항에 있어서,
    상기 제2중간층의 알루미늄 조성은 60% 내지 100%인 반도체 소자.
  10. 제1항에 있어서,
    상기 제1도전형 반도체층은 제1-1도전형 반도체층, 및 제1-2도전형 반도체층을 포함하고,
    상기 중간층은 제1-1도전형 반도체층, 및 제1-2도전형 반도체층 사이에 배치되는 반도체 소자.
  11. 제10항에 있어서,
    상기 제1-2도전형 반도체층은 상기 제1-1도전형 반도체층보다 상기 활성층에 가까운 반도체 소자.
  12. 제11항에 있어서,
    상기 제1-2도전형 반도체층의 알루미늄 조성은 상기 제1-1도전형 반도체층의 알루미늄 조성보다 낮은 반도체 소자.
  13. 제11항에 있어서,
    상기 제1-1도전형 반도체층의 두께는 상기 제1-2도전형 반도체층의 두께보다 두꺼운 반도체 소자.
  14. 제12항에 있어서,
    상기 발광구조물은 상기 제2도전형 반도체층과 활성층, 및 제1-2도전형 반도체층을 관통하여 상기 중간층의 일부 영역까지 배치되는 복수 개의 리세스를 포함하는 반도체 소자.
  15. 제14항에 있어서,
    상기 복수 개의 리세스 내부에 배치되어 상기 제1도전형 반도체층과 전기적으로 연결되는 연결전극을 포함하는 제1도전층을 포함하는 반도체 소자.
  16. 제1항에 있어서,
    상기 중간층은 상기 제1도전형 반도체층과 활성층 사이에 배치되는 반도체 소자.
  17. 제16항에 있어서,
    상기 발광구조물은 상기 제2도전형 반도체층, 활성층을 관통하여 상기 중간층의 일부 영역까지 배치되는 복수 개의 리세스를 포함하는 반도체 소자.
  18. 제17항에 있어서,
    상기 복수 개의 리세스 내부에 배치되어 상기 중간층과 전기적으로 연결되는 연결전극을 포함하는 제1도전층을 포함하는 반도체 소자.
  19. 몸체; 및
    상기 몸체에 배치되는 반도체 소자를 포함하고,
    상기 반도체 소자는,
    제1도전형 반도체층,
    제2도전형 반도체층,
    상기 제1도전형 반도체층과 제2도전형 반도체층 사이에 배치되는 활성층, 및
    상기 제1도전형 반도체층과 상기 활성층 사이, 또는 상기 제1도전형 반도체층의 내부에 배치되는 중간층을 포함하는 발광구조물을 포함하고,
    상기 제1도전형 반도체층, 중간층, 활성층, 및 제2도전형 반도체층은 알루미늄을 포함하고,
    상기 중간층은 상기 제1도전형 반도체층보다 알루미늄 조성이 낮은 제1중간층을 포함하는 반도체 소자 패키지.
  20. 기판상에 광흡수층과 제1항에 따른 발광구조물을 순차적으로 형성하는 단계; 및
    상기 기판에 레이저를 조사하여 상기 광흡수층과 상기 제1도전형 반도체층을 분리하는 단계를 포함하고,
    상기 분리하는 단계에서,
    상기 광흡수층과 상기 중간층은 상기 레이저를 흡수하는 반도체 소자 제조방법.
KR1020160112146A 2016-06-24 2016-08-31 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법 KR102552889B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160112146A KR102552889B1 (ko) 2016-08-31 2016-08-31 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
US16/312,937 US10734547B2 (en) 2016-06-24 2017-06-23 Semiconductor device and semiconductor device package comprising same
CN201780039190.XA CN109417112B (zh) 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装
PCT/KR2017/006661 WO2017222341A1 (ko) 2016-06-24 2017-06-23 반도체 소자 및 이를 포함하는 반도체 소자 패키지
JP2018567743A JP7022997B2 (ja) 2016-06-24 2017-06-23 半導体素子およびこれを含む半導体素子パッケージ
CN202210649550.0A CN115101641A (zh) 2016-06-24 2017-06-23 半导体器件和包括半导体器件的半导体器件封装
JP2022010291A JP7281231B2 (ja) 2016-06-24 2022-01-26 半導体素子および半導体素子パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160112146A KR102552889B1 (ko) 2016-08-31 2016-08-31 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR20180024998A true KR20180024998A (ko) 2018-03-08
KR102552889B1 KR102552889B1 (ko) 2023-07-10

Family

ID=61725981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160112146A KR102552889B1 (ko) 2016-06-24 2016-08-31 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR102552889B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122408A (ko) * 2005-05-27 2006-11-30 엘지전자 주식회사 발광 다이오드의 제조 방법
KR20100134593A (ko) * 2008-03-31 2010-12-23 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체칩 및 그 제조 방법
JP2012015306A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013046071A (ja) * 2011-08-22 2013-03-04 Lg Innotek Co Ltd 発光素子パッケージ及びこれを含むライトユニット
JP2013080925A (ja) * 2011-10-04 2013-05-02 Palo Alto Research Center Inc 向上した光抽出を有する紫外線発光素子
WO2015151471A1 (ja) * 2014-03-31 2015-10-08 パナソニック株式会社 紫外線発光素子及びそれを用いた電気機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060122408A (ko) * 2005-05-27 2006-11-30 엘지전자 주식회사 발광 다이오드의 제조 방법
KR20100134593A (ko) * 2008-03-31 2010-12-23 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체칩 및 그 제조 방법
JP2012015306A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013046071A (ja) * 2011-08-22 2013-03-04 Lg Innotek Co Ltd 発光素子パッケージ及びこれを含むライトユニット
JP2013080925A (ja) * 2011-10-04 2013-05-02 Palo Alto Research Center Inc 向上した光抽出を有する紫外線発光素子
WO2015151471A1 (ja) * 2014-03-31 2015-10-08 パナソニック株式会社 紫外線発光素子及びそれを用いた電気機器

Also Published As

Publication number Publication date
KR102552889B1 (ko) 2023-07-10

Similar Documents

Publication Publication Date Title
JP7290849B2 (ja) 半導体素子及びこれを含む半導体素子パッケージ
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
KR102568298B1 (ko) 반도체 소자
US11990567B2 (en) Semiconductor device
KR102564198B1 (ko) 반도체 소자
KR102656815B1 (ko) 반도체 소자
US10971651B2 (en) Semiconductor device and semiconductor device package including same
KR102410809B1 (ko) 반도체 소자
KR102577859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20190116827A (ko) 반도체 소자
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102648472B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102608517B1 (ko) 반도체 소자
KR102552889B1 (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR102466006B1 (ko) 반도체 소자
KR102619743B1 (ko) 반도체 소자
KR102551894B1 (ko) 반도체 소자
KR102632215B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102521625B1 (ko) 반도체 소자
KR20210034206A (ko) 반도체 소자
KR20200025757A (ko) 반도체 소자 및 이의 제조 방법
KR20190115914A (ko) 반도체 소자
KR20190005660A (ko) 반도체 소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant