KR20210034206A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20210034206A
KR20210034206A KR1020190115840A KR20190115840A KR20210034206A KR 20210034206 A KR20210034206 A KR 20210034206A KR 1020190115840 A KR1020190115840 A KR 1020190115840A KR 20190115840 A KR20190115840 A KR 20190115840A KR 20210034206 A KR20210034206 A KR 20210034206A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
conductivity type
layer
electrode
conductivity
Prior art date
Application number
KR1020190115840A
Other languages
English (en)
Inventor
성연준
김환교
이대희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190115840A priority Critical patent/KR20210034206A/ko
Publication of KR20210034206A publication Critical patent/KR20210034206A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 및 상기 제2 도전형 반도체층은 제2 도전형 제1 반도체층 및 상기 제2 도전형 제1 반도체층 상에 배치되는 제2 도전형 제2 반도체층을 포함하고, 상기 제2 도전형 제1 반도체층은 알루미늄 조성이 상기 제2 도전형 제1 반도체층의 알루미늄 조성보다 높고, 상기 제2 도전형 제2 반도체층은 상기 제2 도전형 제2 반도체층의 일부 영역까지 관통하는 제1 리세스를 포함하는 반도체 소자를 개시한다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
실시예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해, 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 전기적 특성 및 광출력 특성이 저하되는 문제가 존재한다.
실시예는 제2 도전형 반도체층의 구조를 변형하여 전기적 특성이 개선된 반도체 소자를 제공한다.
또한, 광출력 특성이 우수한 반도체 소자를 제공한다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 반도체 소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 및 상기 제2 도전형 반도체층은 제2 도전형 제1 반도체층 및 상기 제2 도전형 제1 반도체층 상에 배치되는 제2 도전형 제2 반도체층을 포함하고, 상기 제2 도전형 제1 반도체층은 알루미늄 조성이 상기 제2 도전형 제1 반도체층의 알루미늄 조성보다 높고, 상기 제2 도전형 제2 반도체층은 상기 제2 도전형 제2 반도체층의 일부 영역까지 관통하는 제1 리세스를 포함한다.
상기 제1 리세스의 바닥면과 상기 제2 도전형 제2 반도체층의 상면 사이의 두께는 20㎚ 내지 60㎚이고, 상기 제2 도전형 제2 반도체층의 두께는 300㎚ 내지 500㎚일 수 있다.
상기 제1 리세스의 바닥면과 상기 제2 도전형 제2 반도체층의 상면 간의 두께와 상기 제2 도전형 제2 반도체층의 두께 간의 두께 비는 1:5 내지 1:25일 수 있다.
상기 제2 도전형 제2 반도체층은, 제1 리세스와 수직으로 중첩되는 제1 영역; 및 상기 제1 전극과 접하는 제2 영역;을 포함할 수 있다.
상기 제2 도전형 제2 반도체층은 상기 제1 영역의 제1 저면, 상기 제2 영역의 제2 저면, 및 상기 제1 저면과 상기 제2 저면 사이에 배치되는 제1 경사면을 포함할 수 있다.
상기 반도체 구조물 하부에 배치되는 제1 절연층;을 더 포함하고, 상기 제1 절연층은 상기 제2 영역에서 상기 제1 영역을 향해 연장 배치될 수 있다.
상기 제1 절연층은 상기 제1 경사면과 수직으로 적어도 일부 중첩될 수 있다.
상기 제2 전극 상에 배치되어 상기 제2 전극을 덮는 제2 커버전극을 더 포함하고, 상기 제2 커버전극은 상기 제1 영역에서 상기 제2 도전형 제2 반도체층과 접할 수 있다.
상기 제2 커버전극 상에 배치되어 상기 제2 커버전극과 연결되는 제2 도전층; 상기 제2 도전층 및 상기 제1 절연층 상에 배치되는 제2 절연층; 및 상기 제2 절연층 상에 배치되고 상기 제1 전극과 연결되는 제1 도전층;을 더 포함하고, 상기 제2 전극의 면적은 상기 제2 커버전극의 면적과 비가 1:1.9 내지 1:3.5일 수 있다.
상기 제2 도전형 제2 반도체층의 두께와 상기 제2 도전형 제1 반도체층의 두께 간의 두께 비는 1:3 내지 1:10이고, 상기 제2 도전형 제2 반도체층의 두께와 상기 제2 도전형 반도체층의 두게의 비는 1:1.2 내지 1:2.5일 수 있다.
실시예에 따르면, 반도체 소자를 수직형 및 플립층 등의 형태로 구현할 수 있다.
또한, 전기적 특성 및 광출력 특성이 개선된 반도체 소자를 제작할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 실시예에 따른 반도체 소자의 단면도이고,
도 2는 도 1에서 K부분의 확대도이고,
도 3a은 도 2의 L부분의 확대도이고,
도 3b는 변형예에 대한 도면이고,
도 4는 제2 도전형 반도체층의 Al 조성을 도시한 그래프이고,
도 5는 실시예에 따른 반도체 소자의 평면도이고,
도 6은 도 5에서 M부분의 확대도이고,
도 7은 다른 실시예에 따른 반도체 소자의 평면도이고,
도 8은 도 7에서 AA’로 절단한 단면도이고,
도 9는 도 8에서 N부분의 확대도이고,
도 10은 본 발명의 실시예에 따른 반도체 소자 패키지의 개념도이고,
도 11은 본 발명의 실시예에 따른 반도체 소자 패키지의 평면도이고,
도 12a 내지 도 12e는 실시예에 따른 반도체 소자의 제조 방법을 설명하는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명의 실시예에 따른 반도체 구조물(또는 발광 구조물)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 반도체 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 반도체 구조물의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
도 1은 실시예에 따른 반도체 소자의 단면도이고, 도 2는 도 1에서 K부분의 확대도이고, 도 3a은 도 2의 L부분의 확대도이고, 도 3b는 변형예에 대한 도면이고, 도 4는 제2 도전형 반도체층의 Al 조성을 도시한 그래프이다.
도 1을 참조하면, 실시예에 따른 반도체 소자(10A)는 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 포함하는 반도체 구조물(120)과, 제1 도전형 반도체층(121)과 전기적으로 연결되는 제1 전극(151)과, 제2 도전형 반도체층(123)과 전기적으로 연결되는 제2 전극(161)을 포함할 수 있다.
먼저, 반도체 구조물(120)은 제1 도전형 반도체층(121), 활성층(122) 및 제2 도전형 반도체층(123)을 포함할 수 있다.
제1 도전형 반도체층(121)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(121)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(121)은 n형 반도체층일 수 있다.
활성층(122)은 제1 도전형 반도체층(121)과 제2 도전형 반도체층(123) 사이에 배치된다. 활성층(122)은 제1 도전형 반도체층(121)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(123)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(122)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(122)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(122)의 구조는 이에 한정하지 않는다.
예컨대, 활성층(122)은 복수 개의 우물층과 장벽층을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1-x2-y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.
제2 도전형 반도체층(123)은 활성층(122) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(123)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(123)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(123)은 p형 반도체층일 수 있다.
제2 도전형 반도체층(123)은 복수 개의 층을 포함할 수 있으며, 예컨대 제2 도전형 제2 반도체층(123b) 및 제2 도전형 제1 반도체층(123a)을 포함할 수 있다.
이 때, 제2 도전형 제1 반도체층(123a)은 알루미늄 조성이 제2 도전형 제2 반도체층(123b)의 알루미늄 조성보다 클 수 있다. 이러한 구성에 의하여, 제2 도전형 제2 반도체층(123b)의 알루미늄 조성이 제2 도전형 제1 반도체층(123a)의 알루미늄 조성보다 작으므로, 제2 도전형 제2 반도체층(123b)의 에너지 밴드갭이 제2 도전형 제1 반도체층(123a)의 에너지 밴드갭보다 작을 수 있다. 이에 따라, 제2 도전형 제1 반도체층(123a)은 제2 도전형 제2 반도체층(123b)보다 광에 대한 흡수율이 더 클 수 있다. 이에 대한 구체적인 설명은 후술한다.
그리고 제2 도전형 반도체층(123)은 제2 도전형 반도체층(123)의 일부 영역까지 관통하는 제1 리세스(128)를 포함할 수 있다.
보다 구체적으로, 제1 리세스(128)는 제2 도전형 제2 반도체층(123b)의 일부 영역까지 관통할 수 있다. 이에 대한 구체적인 설명은 후술한다.
또한, 활성층(122)과 제2 도전형 반도체층(123) 사이에는 전자 차단층(미도시됨)이 배치될 수 있다. 전자 차단층(미도시됨)은 제1 도전형 반도체층(121)에서 공급된 전자가 제2 도전형 반도체층(123)으로 빠져나가는 흐름을 차단하여, 활성층(122) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(미도시됨)의 에너지 밴드갭은 활성층(122) 및/또는 제2 도전형 반도체층(123)의 에너지 밴드갭보다 클 수 있다.
전자 차단층(미도시됨)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다. 전자 차단층(미도시됨)은 알루미늄 조성이 높은 층과 알루미늄 조성이 낮은 층이 교대로 배치될 수 있다.
또한, 반도체 구조물(120)은 제2 도전형 반도체층(123) 및 활성층(122)을 관통하고, 제1 도전형 반도체층(121)의 일부 영역까지 노출하는 제2 리세스(129)를 더 포함할 수 있다.
제2 리세스(129)는 반도체 소자(10A) 내에서 복수 개일 수 있으며, 제2 리세스(129)의 개수를 조절하여 반도체 소자(10A)의 광 출력을 조절할 수 있다.
제1 전극(151)은 제2 리세스(129) 내에 배치될 수 있으며, 제1 도전형 반도체층(121)과 전기적으로 연결될 수 있다.
제1 전극(151)은 오믹 전극일 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 이루어질 수 있으나, 이러한 재료에 한정되지 않는다.
제2 전극(161)은 제2 도전형 반도체층(123)의 하부에 배치되고, 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다. 구체적으로, 제2 전극(161)은 제2 도전형 반도체층(123)의 제2 도전형 제2 반도체층(123b) 하부에 배치되어, 제2 도전형 제2 반도체층(123b)은 제2 도전형 제1 반도체층(123a)과 제2 전극(161) 사이에 배치될 수 있다.
제2 전극(161)은 오믹 전극일 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 이루어질 수 있으나, 이러한 재료에 한정되지 않는다.
제2 커버전극(162)은 제2 전극(161) 하부에 배치되고, 제2 전극(161)과 전기적으로 연결될 수 있다. 또한, 제2 커버전극(162)은 활성층(122)에서 제2 커버전극(162) 방향으로 방출되는 광을 반도체 구조물(120) 상부로 반사할 수 있다.
제2 커버전극(162)은 도전성이면서 반사 기능을 갖는 재질을 포함할 수 있으며, 예를 들어, Ag, Rh 중 어느 하나를 포함할 수 있으나, 이러한 재질에 한정되는 것은 아니다. 그리고 제2 커버전극(162)은 알루미늄을 포함할 수 있으나, 이 경우 스텝 커버리지가 상대적으로 좋지 않아 제2 전극(161)의 일부만 덮을 수 있다. 다만, 이러한 재질에 한정되는 것은 아니며, 제2 전극(161)과 동일하거나 유사한 재질로 이루어질 수도 있다.
또한, 실시예에 따른 반도체 소자(10A)는 반도체 구조물(120) 하부에 배치되는 제1 절연층(171), 제2 커버전극(162) 하부에 배치되는 제2 도전층(163), 제2 도전층(163) 하부에 배치되는 제2 절연층(172), 제1 전극(151)과 전기적으로 연결되는 제1 커버전극(152), 제1 전극(151) 및 제1 커버전극(152) 하부에 배치되는 제1 도전층(153), 제1 도전층(153) 하부에 배치되는 접합층(130), 및 접합층(130) 하부에 배치되는 기판(110)을 더 포함할 수 있다.
제1 절연층(171)은 반도체 구조물(120)과 기판(110) 사이에 배치될 수 있다. 또한, 제1 절연층(171)은 반도체 구조물(120) 하부에 배치될 수 있으며, 구체적으로, 제2 리세스(129)에 일부 배치될 수 있다. 제1 절연층(171)은 제2 리세스(129)에 의해 노출된 제1 도전형 반도체층(121), 제2 도전형 반도체층(123), 및 활성층(122) 사이를 전기적으로 절연할 수 있다. 또한, 제1 절연층(171)은 제1 전극(151)을 활성층(122) 및 제2 도전형 반도체층(123)과 전기적으로 절연할 수 있다.
그리고 제1 절연층(171)은 유전체, 또는 절연체로 이루어질 수 있다. 예컨대, 제1 절연층(171)은 산화물 및/또는 질화물로 구성될 수 있고, 예를 들어 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택적으로 포함될 수 있으나, 이러한 물질에 한정하지 않는다.
또한, 제1 절연층(171)은 단층 또는 다층으로 구성될 수 있다. 제1 절연층(171)은 다층으로 이루어져 인접한 층 사이에 계면이 구성될 수 있다.
제1 절연층(171)이 단층으로 구성될 경우 내부 결함에 의해 외부의 습기, 오염 물질이 침투할 수 있는 경로가 노출될 수 있는데 반해, 다층으로 구성될 경우 내부 결함이 외부로 노출되는 것을 개선하여 외부의 습기, 오염 물질 등이 제1 절연층(171)을 통해 반도체 구조물(120)로 침투하는 것을 감소시킬 수 있다. 그러나, 이에 한정하지 않고, 외부로 노출되는 제1 절연층(171)의 내부 결함이 적을 경우 제1 절연층(171)은 단층으로 이루어질 수 있다.
또한, 제1 절연층(171)은 Si 산화물 또는 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수 있다. 다만, 이러한 구조에 한정되는 것은 아니며, 제1 절연층(171)은 다양한 반사 구조를 포함할 수 있다. 이로써, 제1 절연층(171)은 광 추출 효율을 향상시킬 수 있다.
제2 도전층(163)은 제2 커버전극(162)과 제1 절연층(171) 하부에 배치되어, 제2 커버전극(162)과 제1 절연층(171) 일부를 덮을 수 있다. 제2 커버전극(162)은 제2 전극(161) 및 제2 도전층(163)과 전기적으로 연결될 수 있다. 이에 따라, 전극패드(166), 제2 도전층(163), 제2 커버전극(162) 및 제2 전극(161)은 하나의 전기적 채널을 제공할 수 있다.
제2 도전층(163)은 제2 커버전극(162)을 감싸도록 배치될 수 있으며, 제2 커버전극(162), 제2 전극(161) 및 제1 절연층(171) 하부에 배치될 수 있다. 제2 도전층(163)은 제1 절연층(171)과 접착력이 좋은 물질을 포함할 수 있으며, 예를 들어, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일의 층 혹은 복수의 층으로 이루어질 수 있다. 다만, 이러한 재질 및 구조에 한정되는 것은 아니다.
제2 도전층(163)은 제1 절연층(171)과 제2 절연층(172) 사이에 배치될 수 있다. 제2 도전층(163)은 외부 습기 또는 오염 물질의 침투로부터 제1 절연층(171) 및 제2 절연층(172)에 의해 보호될 수 있다. 또한, 제2 도전층(163)은 반도체 소자(10A)의 내부에 배치되며, 반도체 소자(10A)의 최외측면에서 노출되지 않도록 제2 절연층(172)에 의해 감싸질 수 있다.
제2 절연층(172)은 제2 전극(161), 제2 커버전극(162) 및 제2 도전층(163)을 제1 도전층(153)과 전기적으로 절연시킬 수 있다.
제2 절연층(172)과 제1 절연층(171)은 서로 동일한 물질일 수 있으며, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 이루어질 수 있다. 다만, 이러한 재질에 한정되는 것은 아니며, 제2 절연층(172)은 제1 절연층(171)과 서로 다른 물질로 이루어질 수 있다.
또한, 제1 전극(151)과 제2 전극(161) 사이에서 제2 절연층(172)이 제1 절연층(171) 상에 배치되므로, 제2 절연층(172)에 결함이 발생한 경우에 제1 절연층(171)이 2차적으로 외부의 습기 및/또는 기타 오염 물질의 침투를 방지할 수 있다. 예시적으로, 제1 절연층(171)과 제2 절연층(172)이 하나의 층으로 구성된 경우 크랙, 내부 결함 등이 수직 방향으로 쉽게 전파될 수 있다. 따라서, 외부로 노출된 결함을 통해 외부의 습기나 오염 물질이 반도체 구조물(120)로 침투할 수 있다.
제1 절연층(171) 상에 별도의 제2 절연층(172)이 배치되므로 제1 절연층(171)에 발생한 결함이 제2 절연층(172)으로 전파되기 어려워, 제1 절연층(171)과 제2 절연층(172)은 계면에서 발생한 결함이 전파되는 것을 차단할 수 있다.
제1 도전층(153)은 제2 절연층(172)과 제1 제2 커버전극(162) 하부에 배치될 수 있다. 제1 도전층(153)은 제2 절연층(172)을 관통하여 제1 전극(151)과 전기적으로 연결되고, 하부의 기판(110)과도 전기적으로 연결될 수 있다. 이에, 제1 도전층(153)은 제1 전극(151) 및 기판(110)과 전기적 채널을 가질 수 있다. 제1 도전층(153)은 Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일의 층 혹은 복수의 층으로 이루어질 수 있다. 그리고 제1 도전층(153)은 반도체 소자(10A) 내에서 전체적으로 배치될 수 있다.
전극패드(166)는 전술한 바와 같이 제1 절연층(171)을 관통하여 제2 도전층(163) 상에 배치되고, 제2 도전층(163)과 접하여 전기적으로 연결될 수 있다. 이에, 전극패드(166)는 제2 도전층(163), 제2 커버전극(162) 및 제2 전극(161)과 전기적 채널을 가지도록 제2 도전형 반도체층(123)과 전기적으로 연결될 수 있다.
전극패드(166)는 단층 또는 다층구조를 가질 수 있으며, 티타늄(Ti), 니켈(Ni), 은(Ag) 및 금(Au)을 포함할 수 있다. 예시적으로 전극패드(166)는 Ti/Ni/Ti/Ni/Ti/Au의 구조를 가질 수 있다.
접합층(130)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(130)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
기판(110)은 접합층(130) 하부에 배치되고, 도전성 물질로 이루어질 수 있다. 예시적으로 기판(110)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(110)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 기판(110)은 반도체 소자(10A)가 동작하면서 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 기판(110)이 도전성 물질로 구성되는 경우, 제1 전극(151)은 기판(110)을 통해 외부에서 전류를 공급받을 수 있다.
패시베이션층(180)은 반도체 소자(10A)의 외면을 둘러싸도록 배치될 수 있다. 구체적으로, 패시베이션층(180)은 반도체 구조물(120), 제1 절연층(171) 및 전극패드(166) 상면에 배치될 수 있으며, 전극패드(166) 일부를 노출하도록 배치될 수 있다. 이에, 전극패드(166)는 와이어 본딩 등을 통해 외부와 전기적으로 연결될 수 있다.
반도체 구조물(120)의 상면은 요철 형태로 이루어질 수 있다. 예컨대, 제1 도전형 반도체층(121)의 상면은 요철 구조로 이루어질 수 있으며, 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, 반도체 구조물(120)에 방출되는 광의 피크 파장에 따라 다양한 높이를 가질 수 있다. 이에 따라, 반도체 소자(10A)는 광 추출 효율이 향상될 수 있다.
도 2 및 도 3a을 참조하면, 제2 도전형 반도체층(123)은 제2 도전형 제2 반도체층(123a) 및 제2 도전형 제2 반도체층(123a) 상에 배치되는 제2 도전형 제2 반도체층(123b)을 포함할 수 있다. 그리고 제2 도전형 반도체층(123) 제2 도전형 제2 반도체층(123a)의 일부 영역까지 관통하는 제1 리세스(128)를 포함할 수 있다.
제2 도전형 제2 반도체층(123b)의 알루미늄 조성은 제2 도전형 제1 반도체층(123a)의 알루미늄 조성보다 작을 수 있다. 또한, 제2 도전형 제2 반도체층(123b) 및 제2 도전형 제1 반도체층(123a)은 Al 및 Ga을 포함할 수 있다.
구체적으로, 제2 도전형 제1 반도체층(123a)의 알루미늄 조성은 50% 내지 80%일 수 있다. 그리고 제2 도전형 제1 반도체층(123a)의 알루미늄 조성이 50% 이상인 경우 광을 흡수하는 문제를 개선할 수 있으며, 80% 이하인 경우에는 전류 주입 효율이 악화되는 문제를 개선할 수 있다. 예시적으로, 우물층의 알루미늄 조성이 40%인 경우 제2 도전형 제1 반도체층(123a)의 알루미늄 조성은 50%일 수 있다.
제2 도전형 제2 반도체층(123b)의 알루미늄 조성은 활성층(122)의 우물층의 알루미늄 조성보다 낮을 수 있다. 제2 도전형 제2 반도체층(123b)의 알루미늄 조성이 우물층의 알루미늄 조성보다 높은 경우 제2 전극(161) 사이의 저항이 높아져 충분한 오믹이 이루어지지 않고, 전류 주입 효율이 떨어지는 문제가 있다.
제2 도전형 제2 반도체층(123b)의 알루미늄 조성은 50% 이하일 수 있다. 50%이하인 경우 제2 전극과의 저항이 낮아질 수 있다.
제2 도전형 제2 반도체층(123b)의 두께(T2)는 300nm 내지 500nm일 수 있다. 제2 도전형 제2 반도체층(123b)은 자외선 광을 흡수할 수 있으므로 제2 도전형 제2 반도체층(123b)의 두께를 얇게 제어하여 광 출력을 개선할 수도 있다.
그리고 제2 도전형 제2 반도체층(123b)의 두께(T2)가 300nm 이상인 경우 제2 도전형 반도체층의 저항을 감소시킬 수 있어 반도체 소자의 전기적 특성이 개선될 수 있다. 또한, 두께가 500nm 이하인 경우 제2 도전형 제2 반도체층(123b)이 흡수하는 광량을 줄여 광 출력 효율을 개선할 수 있다.
그리고 제2 도전형 제1 반도체층(123a)의 두께(T3)는 30nm 보다 크고 100nm보다 작을 수 있다. 예시적으로 제2 도전형 제1 반도체층(123a)의 두께는 50nm일 수 있다. 제2 도전형 제1 반도체층(123a)의 두께가 30nm 이상일 경우 제2 도전형 제1 반도체층(123a)의 전류 확산 특성을 확보할 수 있다. 또한, 두께가 100nm 이하인 경우, 활성층(122)으로 주입하는 캐리어(홀 또는 정공)의 주입 효율을 확보할 수 있고 활성층(122)에서 방출되는 광의 제2 도전형 제1 반도체층(123a)에서의 흡수율을 낮출 수 있다.
제2 도전형 제2 반도체층(123b)의 두께(T2)는 제2 도전형 제1 반도체층(123a)의 두께(T3)보다 클 수 있다. 제2 도전형 제1 반도체층(123a)의 두께와 제2 도전형 제2 반도체층(123b)의 두께 간의 두께 비는 1:3 내지 1:10일 수 있다. 상기 두께 비가 1:3보다 큰 경우 제2 도전형 제1 반도체층(123a)의 두께가 증가하므로 전류 주입 효율이 개선될 수 있다. 또한, 상기 두께 비가 1:10보다 작은 경우 제2 도전형 제2 반도체층(123b)의 두께가 증가하므로 결정성이 저하되는 문제를 개선할 수 있다. 만약 제2 도전형 제2 반도체층(123b)의 두께가 너무 얇아지면 그 두께 범위 내에서 알루미늄 조성을 급격히 변화시켜야 하므로 결정성이 저하될 수 있다.
도 4를 참조하면, 제2 도전형 제2 반도체층(123b)의 알루미늄 조성도 활성층(122)에서 멀어질수록 작아질 수 있다. 제2 도전형 제2 반도체층(123b)은 제2 전극(161)과의 낮은 접촉 저항을 위해 우물층보다 알루미늄 조성이 낮아질 수 있다. 따라서, 제2 도전형 제2 반도체층(123b)은 전술한 바와 같이 활성층(122)에서 발광하는 광을 일부 흡수할 수 있다.
또한, 실시예로 제2 도전형 제1 반도체층(123a)은 AlGaN으로 이루어지고, 제2 도전형 제2 반도체층(123b)은 GaN으로 이루어질 수 있다. 이에, 제2 도전형 제2 반도체층(123b)은 알루미늄을 포함하지 않을 수 있다. 다만, 비행 시간형 2차 이온 질량 분석법(TOF-SIMS, Time-of-Flight Secondary Ion Mass Spectrometry)에 의해 분석하는 경우, 제2 도전형 제2 반도체층(123b)에서 알루미늄 이온 강도가 측정될 수 있으나, 제2 도전형 제2 반도체층(123b)에서는 이온 강도가 노이즈의 범위에 위치할 수 있다. 이와 달리, 제2 도전형 제2 반도체층(123a)에서는 이온 강도가 노이즈 범위보다 큰 이온 강도를 가질 수 있다. 또한, 제2 도전형 제2 반도체층(123b)이 AlGaN으로 이루어진다 하더라도 알루미늄 이온 강도가 제2 도전형 제1 반도체층(123a)의 알루미늄 이온 강도보다 작을 수 있다.
또한, 제2 도전형 제1 반도체층(123a)과 제2 도전형 제2 반도체층(123b)에서 SIMS 상 알루미늄 이온 강도가 감소 또는 증가하더라도, 제2 도전형 제1 반도체층(123a)과 제2 도전형 제2 반도체층(123b)은 최대의 알루미늄 이온 강도와 최소의 알루미늄 이온 강도의 중간값을 기준으로 각각 구획되는 것으로 볼 수도 있음을 이해해야 한다.
다시 도 2 및 도 3a을 참조하면, 제1 리세스(128)에 의하여 제2 도전형 제2 반도체층(123a)은 일부가 식각되고, 식각에 의한 나머지 부분이 일측으로 돌출될 수 있다. 예컨대, 후술하는 제2 도전형 제2 반도체층(123a)은 제1 영역에서 제2 전극을 향해 돌출될 수 있다. 또한, 후술하는 바와 같이 제2 전극을 돌출된 영역(제1 영역)과 접하도록 배치함으로써 누설 전류 발생을 억제하고 광 출력을 개선할 수 있다.
제2 도전형 제2 반도체층(123b)의 두께(T2)와 제2 도전형 반도체층(123)의 전체 두께(T1)의 비는 1:1.2 내지 1:2.5일 수 있다. 상기 두께 비가 1:1.2 보다 클 경우 제2 도전형 제2 반도체층(123b)은 반도체 소자의 전기적 특성(예를 들어 동작 전압)을 확보할 수 있고, 1:2.5보다 작을 경우, 반도체 소자의 광학적 특성(예를 들어 광 출력)을 확보할 수 있다.
제1 리세스의 바닥면(또는 제2 저면(f2))에서 제2 도전형 제2 반도체층(123b)의 상면(또는 상면(f5)) 사이의 두께(T4)와 제2 도전형 제2 반도체층(123b)의 두께(T2)와 간의 두께 비는 1:5 내지 1:25일 수 있다.
상기 두께 비가 1:5보다 큰 경우에는 제1 리세스의 바닥면(또는 제2 저면(f2))에서 제2 도전형 제2 반도체층(123b)의 상면(또는 상면(f5)) 사이의 두께가 커져 활성층에서 방출되는 광의 흡수를 억제하여 광출력을 개선할 수 있다. 상기 두께 비가 1:25보다 작 경우에는 제1 리세스의 바닥면(또는 제2 저면(f2))에서 제2 도전형 제2 반도체층(123b)의 상면(또는 상면(f5)) 사이의 두께가 작아짐에 따라 제2 도전형 제1 반도체층에 의해 발생하는 누설 전류를 억제하여 전기적 특성을 개선할 수 있다.
나아가, 제2 도전형 제2 반도체층(123b)에서 제1 리세스를 형성하기 위한 식각이 제2 도전형 제2 반도체층(123b) 전체에 이루어진 경우에도 누설 전류가 발생하여 전기적 특성이 저하될 수 있다. 다시 말해, 제1 리세스의 바닥면이 제2 도전형 제2 반도체층(123b)의 상면(또는 상면(f5)에 대응하는 경우에 제2 도전형 제1 반도체층의 저항에 의해 캐리어의 주입이 어려워져 누설 전류가 발생할 수 있다.
또한, 제2 도전형 제2 반도체층(123b) 및 제2 도전형 제1 반도체층(123a)의 알루미늄(Al) 조성은 제2 전극(161)에서 제1 도전형 반도체층(121)을 향하는 방향으로 점진적으로 증가할 수 있다. 또한, 제2 도전형 제2 반도체층(123b)과 제2 도전형 제1 반도체층(123a)은 감소 폭이 상이할 수 있다. 예컨대, 제2 도전형 제2 반도체층(123b)의 알루미늄 감소폭이 제2 도전형 제1 반도체층(123a)의 알루미늄 감소폭보다 작을 수 있다. 또한, 제2 도전형 제2 반도체층(123b)은 제2 도전형 제1 반도체층(123a)의 저면 상에 배치될 수 있다.
또한, 제2 도전형 제2 반도체층(123b)은 제1 리세스(128)와 수직 방향(Y축 방향)으로 중첩되는 제1 영역(123b-1) 및 제1 리세스(128)와 수직 방향(Y축 방향)으로 중첩되지 않는 제2 영역(123b-2)을 포함할 수 있다. 다른 말로, 제1 영역(123b-1)과 제2 영역(123b-2)은 제1 리세스(128)에 의해 구획될 수 있다.
그리고 제1 영역(123b-1)은 두께가 제2 영역(123b-2)의 두께보다 클 수 있다. 제1 영역(123b-1)의 제1 저면(f1)은 제2 영역(123b-2)의 제2 저면(f2)보다 하부에 위치할 수 있다. 제2 영역(123-b)의 제2 저면(f2)은 제1 리세스(128)의 바닥면일 수 있다. 다시 말해, 제1 영역(123b-1)은 제2 도전형 제2 반도체층(123b)에서 제2 영역(123b-2)보다 하부를 향해 돌출될 수 있다.
또한, 제1 영역(123b-1)은 제1 저면(f1) 및 제1 저면(f1)과 제2 저면(f2) 사이에 배치되는 제1 경사면(f3)을 포함할 수 있다. 그리고 제2 영역(123b-2)은 제2 저면(f2) 및 제2 저면(f2)에서 제2 리세스(129)에 의해 노출된 제2 도전형 반도체층(123)의 제2 경사면(f4)을 포함할 수 있다. 그리고 제2 도전형 반도체층(123)은 활성층(122)과 접하는 상면(f5)을 포함할 수 있다. 즉, 제2 도전형 반도체층(123)은 제1 저면(f1), 제2 저면(f2), 제1 경사면(f3), 제2 경사면(f4), 및 상면(f5)을 포함한다. 그리고 제2 도전형 제2 반도체층(123b)은 제1 저면(f1), 제2 저면(f2), 제1 경사면(f3), 제2 경사면(f4)의 일부를 포함하고, 제2 도전형 제1 반도체층(123a)은 제2 경사면(f4)의 일부 및 상면(f5)을 포함한다.
보다 구체적으로, 제1 절연층(171)은 제2 영역(123b-1) 상에 배치될 수 있다. 그리고 제1 영역(123b-1)을 향해 연장하여 배치될 수 있다. 제1 절연층(171)은 제1 경사면(f3)까지 연장하여 배치될 수 있다. 다만, 본 명세서에서는 도면과 같이 제1 절연층(171)이 제2 저면(f2)상에 배치된 것을 기준으로 설명한다.
이에 따라, 제1 저면(f1) 및 제2 전극(161) 상에 배치되는 제2 커버전극(162)이 제2 저면(f2)과 접하지 않을 수 있다. 다시 말해, 제2 커버전극(162)은 제1 영역(123b-1)에서 제2 도전형 제2 반도체층(123b)과 접하도록 배치될 수 있다. 이로써, 제2 커버전극(162)이 제2 전극(161) 및 제2 도전형 반도체층(123)과 전기적으로 연결되더라도 제2 저면(f2)에 접하지 않으므로, 제2 도전형 제2 반도체층(123b)의 제2 저면(f2)을 통해 누설전류가 발생하지 않을 수 있다. 다시 말해, 두께가 두꺼운 제1 영역(123b-1)을 통해 전류가 주입되고, 두께가 얇은 제2 영역(123b-2)으로 전류가 직접 주입되는 문제를 방지할 수 있다. 이로써, 실시예에 따른 반도체 소자는 누설전류 발생을 억제하여 향상된 전기적 특성을 제공할 수 있다.
또한, 상술한 바와 같이 제1 절연층(171)이 제1 경사면(f3)까지 연장되더라도, 제2 커버전극(162)은 제2 저면(f2) 접하지 않을 수 있다.
또한, 제1 절연층(171)은 제1 저면(f1)과 수직 방향(Y축 방향)으로 중첩되지 않을 수 있다. 이러한 구성에 의하여, 제2 전극(161)과 제2 커버전극(162)은 상호 간의 접촉면적을 제1 저면(f1) 상에서 최대로 가져갈 수 있다. 이에 따라, 제2 전극(161)을 통한 전류 주입을 용이하게 수행할 수 있다. 또한, 반도체 소자는 전류 주입 효율을 향상시킬 수 있다.
제1 절연층(171)은 제2 도전형 반도체층(123)과 접하는 상면(k1), 상면(k1)과 마주하는 하면(k2) 및 상면(k1)과 하면(k2) 사이에 배치되는 측면(k3)을 포함할 수 있다. 측면(k3)은 하부의 제2 커버전극(162)과 접할 수 있다. 이 때, 측면(k3)은 전면이 제2 커버전극(162)과 접할 수 잇다. 또한, 측면(k3)은 제1 영역(123b-1)과 적어도 일부 수직으로 중첩될 수 있다. 예컨대, 측면(k3)은 상면(k1)과 접하는 일단부가 제1 영역(123b-1)과 수직으로 중첩될 수 있다. 이러한 구성에 의하여, 제2 커버전극(162)과 제2 영역(123b-2) 간의 전기적 접촉이 차단되어 누설전류 발생을 방지할 수 있다. 반대로, 측면(k3)은 하면(k2)과 접하는 타단부가 제2 영역(123b-2)에 수직으로 중첩될 수 있으나, 상술한 바와 같이 이에 한정되는 것은 아니다. 다만, 누설전류 발생을 억제하기 위해서는, 상면(k1)과 측면(k3)이 접하는 일단부는 제1 영역(123b-1) 상에 위치할 수 있다.
또한, 제2 도전층(163)이 제2 커버전극(162) 하부에 배치되고, 제2 커버전극(162)과 전기적으로 연결될 수 있다.
제2 커버전극(162)은 활성층(122)에서 생성된 광이 제2 도전형 제1 반도체층(123a)을 통해 기판(110)을 향해 방출되더라도 반도체 소자의 상부로 반사하여 광학적 특성(예컨대 광 추출 효율)을 개선할 수 있다.
또한, 제2 커버전극(162)은 제2 도전형 제2 반도체층(123b)의 제1 경사면(f3) 과 접하도록 배치되어 제2 도전형 제2 반도체층(123b)의 제1 경사면(f3)을 통해 하부로 배출되는 광을 반도체 소자의 상부로 반사할 수 있다.
따라서 실시예에 따른 반도체 소자는 제2 커버전극(162)이 제2 도전형 제2 반도체층(123b)의 제1 경사면(f3)과 하부의 제2 전극(161)을 감싸고, 제2 도전형 제2 반도체층(123b)의 제2 저면(f2)과 접하지 않도록 배치되어 전기적 특성과 광학적 특성을 모두 개선할 수 있다.
도 3b를 참조하면, 변형예에 따른 반도체 소자에서 제1 절연층(171)은 제2 영역(123b-2)에서 제1 영역(123b-1)으로 연장될 수 있다. 제1 절연층(171)은 제1 영역(123b-1)과 수직 방향(Y축 방향)으로 적어도 일부 중첩될 수 있다.
보다 구체적으로, 제1 절연층(171)은 제2 저면(f2)에서 제1 저면(f1)을 향해 연장될 수 있다. 제1 절연층(171)은 제2 저면(f2) 및 제1 경사면(f3)과 접할 수 있다. 또한, 제1 절연층(171)은 적어도 일부가 제1 저면(f1)과 접하도록 배치될 수 있으나, 도면과 같이 제1 경사면(f3)에 접하는 경우로 이하 설명한다.
또한, 제2 커버전극(162)은 제1 저면(f1) 및 제1 경사면(f3)과 접하지 않을 수 있다. 제2 커버전극(162)은 제1 저면(f1)을 통해서만 제2 도전형 제2 반도체층(123b)과 연결되어, 제2 도전형 제1 반도체층(123a)과의 전기적 채널을 이룰 수 있다. 이로써, 제2 커버전극(162)을 통한 캐리어 주입은 제1 영역(123b-1)을 필수적으로 거쳐 진행될 수 있다. 즉, 제2 커버전극(162)과 제2 저면(f2) 또는 제1 경사면(f3) 간의 직접적인 접촉이 없어 캐리어의 주입이 용이해지므로 누설 전류 발생이 억제될 수 있다. 이외의 구성에 대한 설명은 상술한 내용이 동일하게 적용될 수 있다.
도 5는 실시예에 따른 반도체 소자의 평면도이고, 도 6은 도 5에서 M부분의 확대도이다.
도 5 및 도 6을 참조하면, 반도체 소자는 평면 상으로 복수 개로 이격 배치되는 제1 전극(151), 제1 리세스(128), 제2 커버전극(152)을 포함할 수 있다. 이 때, 제1 전극(151), 제2 리세스(129), 제2 전극(161) 및 제2 커버전극(152)은 다양한 형상을 가질 수 있다. 예시적으로 제1 전극(151), 제2 리세스(129), 제2 전극(161) 및 제2 커버전극(152)은 육각형, 팔각형 삼각형과 같은 다각 형상이거나 원 형상일 수 있다.
그리고 제2 커버전극(162)은 제2 전극(161)과 수직 방향으로 중첩될 수 있다. 다시 말해, 제2 커버전극(162)은 제2 전극(161)을 덮을 수 있다. 제2 커버전극(162)은 제2 제1 전극(151)을 평면(XZ 평면)적으로 감싸도록 배치될 수 있다.
제2 커버전극(162)은 직경이 7㎛ 내지 12㎛일 수 있다. 그리고 제2 커버전극(162)은 직경이 11㎛ 내지 17㎛일 수 있다. 다만, 제2 커버전극(162)과 제2 커버전극(162)이 원형이 아닌 경우에는 최대 길이를 의미할 수 있다.
실시예로, 제2 전극(161)의 최소 폭(W1)과 제2 커버전극(162)의 최소 폭(W3)은 비가 1:1.3 내지 1:2.0일 수 있다. 상기 길이 비가 1:1.3 보다 작은 경우 제2 커버전극(162)이 제2 전극(161)과 제2 도전형 제2 반도체층(123b)을 둘러싸지 못하여 광 반사에 의한 광 추출 효율이 저하되는 문제가 존재하고, 상기 길이 비가 1:2.0보다 큰 경우에 오믹 접촉 면적이 감소하여 전기적 특성이 저하되는 문제가 존재한다.
또한, 제2 리세스(129) 및 제1 전극(151)은 소정 거리 이격되어 배치될 수 있다. 이에 따라, 제1 전극(151)을 통해 전류가 주입되고, 제1 전극(151)의 전류 밀도 100%를 기준으로 전류밀도가 30% 내지 40% 이하인 영역에 제1 전극(147)을 배치하여 전기적 특성을 개선할 수 있다.
그리고 반도체 소자에서 제1 전극(151)의 면적(S1)은 제2 전극(161)의 면적(S2)과 비가 1:3.88 내지 1:5.8일 수 있다. 상기 면적 비가 1:3.88보다 큰 경우, 제2 전극의 면적이 감소하여 오믹 접촉을 위한 면적을 확보하여 저항이 저하되어 전류 주입이 용이해질 수 있다. 그리고 상기 면적 비가 1:5.8보다 작은 경우에, 제2 전극과 오믹 접촉하는 제2 도전형 제1 반도체층에 의한 광 흡수를 억제하여 광 추출 효율이 개선될 수 있다.
그리고 반도체 소자에서 제2 전극(161)의 면적(S2)은 제2 커버전극(162)의 면적(S3) 비가 1:1.9 내지 1:3.5 일 수 있다. 상기 면적 비가 1:1.9보다 큰 경우 제2 전극(161)을 통한 오믹 접촉 면적이 충분히 확보될 수 있다. 그리고 상기 면적 비가 1:3.5보다 작은 경우, 제2 전극(161) 및 제2 도전형 제2 반도체층에서 광 흡수를 감소하여 광 추출 효율을 향상시킬 수 있다.
도 7은 다른 실시예에 따른 반도체 소자의 평면도이고, 도 8은 도 7에서 AA’로 절단한 단면도이고, 도 9는 도 8에서 N부분의 확대도이다.
도 7 및 도 8을 참조하면, 다른 실시예에 따른 반도체 소자(10B)는 제1 도전형 반도체층(121), 제2 도전형 반도체층(123), 활성층(122)을 포함하는 반도체 구조물(120)과, 제1 도전형 반도체층(121)과 전기적으로 연결되는 제1 전극(151)과, 제2 도전형 반도체층(123)과 전기적으로 연결되는 제2 전극(161)을 포함할 수 있다.
또한, 반도체 구조물(120)은 제1 도전형 반도체층(121), 활성층(122), 및 제2 도전형 반도체층(123)을 포함할 수 있고, 제2 도전형 반도체층(123) 및 활성층(122)을 관통하여 제1 도전형 반도체층(121)의 일부 영역을 노출하는 제2 리세스(129)를 포함할 수 있다. 그리고 제1 전극(151), 제2 전극(161) 에 대한 내용도 동일하게 적용될 수 있다.
또한, 상기 설명한 바와 같이 제2 도전형 반도체층(123)은 제2 도전형 제2 반도체층(123b)과 제2 도전형 제1 반도체층(123a)을 포함할 수 있으며, 제2 도전형 제2 반도체층(123b)과 활성층(122) 사이에 제2 도전형 제1 반도체층(123a)이 배치될 수 있다.
그리고 제2 도전형 제2 반도체층(123b)은 제1 리세스(128)에 의해 단차 구조를 가질 수 있다. 제1 리세스(128)는 제2 리세스(129)와 이격 배치되고, 제2 리세스(129)는 제1 리세스(128)보다 하부에 위치할 수 있다. 또한, 제1 리세스(128)는 두께가 제2 리세스(129)의 두께보다 작을 수 있다.
또한, 제2 전극(161)은 제2 도전형 제2 반도체층(123b) 상에 배치될 수 있으며, 제2 커버전극(162)이 제2 전극(161)의 측면을 둘러싸도록 배치되어 제2 도전형 제1 반도체층(123a)을 통해 추출되는 광을 측면 또는 반도체 소자 하부로 반사할 수 있다.
그리고 제2 도전형 제2 반도체층(123b)의 알루미늄 조성은 제2 도전형 제1 반도체층(123a)의 알루미늄 조성보다 작을 수 있다. 또한, 제2 도전형 제1 반도체층(123a)의 알루미늄 조성은 50% 내지 80%일 수 있다. 그리고 제2 도전형 제1 반도체층(123a)의 알루미늄 조성이 50% 이상인 경우 광을 흡수하는 문제를 개선할 수 있으며, 80% 이하인 경우에는 전류 주입 효율이 악화되는 문제를 개선할 수 있다. 예시적으로, 우물층의 알루미늄 조성이 40%인 경우 제2 도전형 제1 반도체층(123a)의 알루미늄 조성은 50%일 수 있다.
제2 도전형 제2 반도체층(123b)의 알루미늄 조성은 우물층의 알루미늄 조성보다 낮을 수 있다. 제2 도전형 제2 반도체층(123b)의 알루미늄 조성이 우물층의 알루미늄 조성보다 높은 경우 제2 전극(161) 사이의 저항이 높아져 충분한 오믹이 이루어지지 않고, 전류 주입 효율이 떨어지는 문제가 있다.
제2 도전형 제2 반도체층(123b)의 알루미늄 조성은 30% 이상 50% 이하일 수 있다. 50%이하인 경우 제2 전극과의 저항이 낮아질 수 있고, 조성이 30% 이상인 경우 제2 도전형 제2 반도체층(123b) 내에서 광을 흡수하는 문제를 개선할 수 있다.
그리고 제2 도전형 제2 반도체층(123b)의 두께는 제2 도전형 제1 반도체층(123a)의 두께보다 작을 수 있다. 제2 도전형 제2 반도체층(123b)과 제2 도전형 제1 반도체층(123a)의 두께 비는 1:1.5 내지 1:20일 수 있다. 두께비가 1:1.5보다 큰 경우 제2 도전형 제1 반도체층(123a)의 두께가 증가하므로 전류 주입 효율이 개선될 수 있다. 또한, 두께비가 1:20보다 작은 경우 제2 도전형 제2 반도체층(123b)의 두께가 증가하므로 결정성이 저하되는 문제를 개선할 수 있다. 만약 제2 도전형 제2 반도체층(123b)의 두께가 너무 얇아지면 그 두께 범위 내에서 알루미늄 조성을 급격히 변화시켜야 하므로 결정성이 저하될 수 있다.
도 9를 참조하면, 제2 도전형 제2 반도체층(123b)은 제1 리세스(128)와 수직 방향(Y축 방향)으로 중첩되는 제1 영역(123b-1) 및 제1 리세스(128)와 수직 방향(Y축 방향)으로 중첩되지 않는 제2 영역(123b-2)을 포함할 수 있다. 그리고 제1 영역(123b-1)과 제2 영역(123b-2)은 제1 리세스(128)에 의해 구획될 수 있다.
또한, 제1 영역(123b-1)은 두께가 제2 영역(123b-2)의 두께보다 클 수 있다. 이는 제1 리세스(128)에 의해 이루어질 구성이며, 제2 도전형 제2 반도체층(123b)이 단차를 가지는 것에 대응한 내용이다. 제1 영역(123b-1)의 제1 상면(U1)은 제2 영역(123b-2)의 제2 상면(U2)보다 상부에 위치할 수 있다. 제1 영역(123b-1)은 제2 도전형 제2 반도체층(123b)에서 제2 영역(123b-2)보다 상부를 향해 돌출될 수 있다.
또한, 제1 영역(123b-1)은 제1 상면(U1) 및 제1 상면(U1)과 제2 상면(U2) 사이에 배치되는 제1 측면(U3)을 포함할 수 있다. 그리고 제2 영역(123b-2)은 제2 상면(U2) 및 제2 상면(U2)에서 제2 리세스(129)에 의해 노출된 제2 도전형 반도체층(123)의 제2 측면(U4)을 포함할 수 있다. 그리고 제2 도전형 반도체층(123)은 활성층(122)과 접하는 상면(U5)을 포함할 수 있다. 전술한 바와 같이, 제2 도전형 반도체층(123)은 제1 상면(U1), 제2 상면(U2), 제1 측면(U3), 제2 측면(U4), 및 상면(U5)을 포함할 수 있다. 그리고 제2 도전형 제2 반도체층(123b)은 제1 상면(U1), 제2 상면(U2), 제1 측면(U3), 제2 측면(U4)의 일부를 포함하고, 제2 도전형 제1 반도체층(123a)은 제2 측면(U4)의 일부 및 상면(U5)을 포함한다.
보다 구체적으로, 제1 절연층(171)은 제2 영역(123b-1) 상에 배치될 수 있다. 그리고 제1 영역(123b-1)을 향해 연장하여 배치될 수 있다. 제1 절연층(171)은 제1 측면(U3)까지 연장하여 배치될 수 있다. 다만, 본 명세서에서는 도면과 같이 제1 절연층(171)이 제2 상면(U2)상에 배치된 것을 기준으로 설명한다.
이에 따라, 제1 상면(U1) 및 제2 전극(161) 상에 배치되는 제2 커버전극(162)이 제2 상면(U2)과 접하지 않을 수 있다. 이로써, 제2 커버전극(162)이 제2 전극(161) 및 제2 도전형 반도체층(123)과 전기적으로 연결되더라도 제2 상면(U2)에 접하지 않으므로, 제2 도전형 제2 반도체층(123b)의 제2 상면(U2)을 통해 누설전류가 발생하지 않을 수 있다. 다시 말해, 두께가 보다 큰 제1 영역(123b-1)을 통해 전류가 주입되고, 두께가 얇은 제2 영역(123b-2)으로 전류가 직접 주입되는 문제를 방지할 수 있다. 이로써, 실시예에 따른 반도체 소자는 누설전류 발생을 억제하여 향상된 전기적 특성을 제공할 수 있다.
또한, 제1 절연층(171)은 제1 전극(151)과 제2 전극(161) 사이에 배치될 수 있다. 그리고 제1 절연층(171)은 제1 전극(151)이 배치되는 제1 홀(171a) 및 제2 전극(161)이 배치되는 제2 홀(171b)을 포함할 수 있다.
제1 전극(151)은 제1 도전형 반도체층(121) 상에 배치되고, 제2 전극(161)은 제2 도전형 반도체층(123)상에 배치될 수 있다.
제1 전극(151)과 제2 전극(161)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
또한, 제1 커버전극(152)은 제1 홀(171a)을 통해 제1 전극(151)과 전기적으로 연결되어 제1 도전형 반도체층(121)과 전기적 채널을 이룰 수 있다. 그리고 제1 커버전극(152)은 제1 절연층(171)의 상부로 연장될 수 있다. 이에, 제1 커버전극(152)은 일부 제1 절연층(171) 상에 위치할 수 있다. 이러한 구성에 의하여, 제1 커버전극(152)의 전체 면적이 증가하므로 실시예에 따른 반도체 소자의 동작 전압이 낮아질 수 있다.
제2 커버전극(162)은 제2 전극(161)상에 배치되어 제2 전극(161)을 덮을 수 있다. 또한, 제2 커버전극(162)은 제2 전극(161)의 측면까지 커버할 수 있으나 반드시 이에 한정하지 않는다.
그리고 제2 커버전극(162)은 제2 홀(171b)을 통해 제2 커버전극(162)과 전기적으로 연결될 수 있다. 이에, 제2 커버전극(162)은 제2 전극(161)과 전기적으로 제2 도전형 반도체층(123)과 전기적 채널을 이룰 수 있다. 그리고 예시적으로 제2 커버전극(162)은 제2 전극(161)의 상부에만 배치될 수도 있다.
제1 커버전극(152)과 제2 커버전극(162)은 Ni/Al/Au, 또는 Ni/IrOx/Au, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나 특별히 한정하지 않는다. 다만, 제1 커버전극(152)과 제2 커버전극(162)은 외부로 노출되는 최외곽층이 금(Au)을 포함할 수 있다. 금(Au)은 전극의 부식을 방지하며 전기 전도성을 향상시켜 패드와의 전기적 연결을 원활하게 할 수 있다.
제2 절연층(172)은 제1 커버전극(152), 제2 커버전극(162), 및 제1 절연층(171) 상에 배치될 수 있다. 제2 절연층(172)은 제1 커버전극(152)을 노출시키는 제3 홀(172a) 및 제2 커버전극(162)을 노출시키는 제4 홀(172b)을 포함할 수 있다. 제3 홀(172a) 및 제4 홀(172b)은 서로 이격 배치될 수 있다.
제1 절연층(171)과 제2 절연층(172)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 또한, 제1 절연층(171)과 제2 절연층(172)은 제2 절연층(172)이 형성되는 과정에서 부분적으로 제1 절연층(171)과 제2 절연층(172) 사이의 경계가 제거되어 일체로 존재할 수도 있다. 또한, 제2 절연층(172)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 절연층(171)은 다양한 반사 구조를 포함할 수 있다.
그리고 제1 패드(153)와 제2 패드(163)는 반도체 구조물(120) 상에서 서로 마주보도록 배치될 수 있다. 또한, 제1 패드(153)와 제2 패드(163)는 도전성 물질을 포함할 수 있다. 예컨대, 제1 패드(153)와 제2 패드(163)는 Ti, Cu, Ni, Au, Cr, Ta, Pt, Sn, Ag, P, Fe, Sn, Zn, Al를 포함하는 그룹 중에서 선택된 적어도 하나의 물질 또는 그 합금을 포함할 수 있다. 또한, 제1 패드(153)와 제2 패드(163)는 단층 또는 다층으로 제공될 수 있다. 제1 패드(153)는 전술한 제1 도전층에 대응하고, 제2 패드(163)는 제2 도전층에 대응할 수 있다. 그리고 이외의 구성에 대한 설명은 상술한 내용이 동일하게 적용될 수 있다.
도 10은 본 발명의 실시예에 따른 반도체 소자 패키지의 개념도이고, 도 11은 본 발명의 실시예에 따른 반도체 소자 패키지의 평면도이다.
도 10을 참조하면, 반도체 소자 패키지는 홈(개구부, 3)을 포함하는 몸체(2), 몸체(2)에 배치되는 반도체 소자(10), 및 몸체(2)에 배치되어 반도체 소자(10)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(10)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 이루어질 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다. 예시적으로 복수의 층(2a, 2b, 2c, 2d, 2e)은 알루미늄 재질을 포함할 수 있다.
홈(3)은 반도체 소자(10)에서 멀어질수록 넓어지게 이루어지고, 경사면에는 단차(3a)가 존재할 수 있다. 여기서, 반도체 소자는 상술한 반도체 소자(10A, 10B)가 적용됨을 이해해야 한다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
도 11을 참조하면, 반도체 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어(20)에 의해 연결될 수 있다. 이때, 제2 리드프레임(5b)은 제1 리드프레임의 측면을 둘러싸도록 배치될 수 있다.
도 12a 내지 도 12e는 실시예에 따른 반도체 소자의 제조 방법을 설명하는 순서도이다.
실시예에 따른 반도체 소자의 제조 방법은 반도체 구조물(120)을 성장시키는 단계, 제1 리세스(128) 및 제2 리세스(129)를 형성하는 단계, 제1 전극(151) 및 제2 전극(161)을 배치하는 단계, 제1 절연층(171), 제2 반사층(145) 및 제2 도전층(163)을 배치하는 단계, 제2 절연층(172)을 배치하는 단계, 제2 도전층(163)을 배치하는 단계, 제1 도전층(153)을 배치하는 단계, 접합층(130)을 배치하는 단계, 패시베이션 및 전극패드(166) 배치하는 단계를 포함할 수 있다.
먼저, 도 12a를 참조하면, 반도체 구조물(120)을 성장시킬 수 있다. 제1 임시 기판(T) 상에 반도체 구조물(120)을 성장시킬 수 있다 예컨대, 제1 임시 기판(T) 상에 제1 도전형 반도체층(121), 활성층(122), 제2 도전형 반도체층(123)을 성장시킬 수 있다.
제1 임시 기판(T)은 성장 기판일 수 있다. 예를 들어, 제1 임시 기판(T)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, 또는 Ge 중 적어도 하나로 이루어질 수 있으며, 이러한 종류에 한정되지 않는다.
또한, 반도체 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 도전형 반도체층(121), 활성층(122), 제2 도전형 반도체층(123)에 대한 설명은 상기 설명한 내용이 동일하게 적용될 수 있다. 또한, 제2 도전형 반도체 층(127)은 제2 도전형 제2 반도체층(123b)과 제2 도전형 제1 반도체층(123a)을 포함할 수 있다.
도 12b를 참조하면, 반도체 소자는 제1 리세스(128) 및 제2 리세스(129)를 가질 수 있다. 제1 리세스(128)는 제2 도전형 제2 반도체층(123b)의 일부 영역이 노출되도록 제2 도전형 제2 반도체층(123b)의 일부 영역까지 관통할 수 있다. 제2 리세스(129)는 제1 도전형 반도체층(121)의 일부 영역이 노출되도록 제2 도전형 반도체층(123) 및 활성층(122)을 관통할 수 있다. 예컨대, 제2 리세스(129)는 제2 도전형 반도체층(123)의 외측면, 활성층(122)의 외측면, 노출된 제1 도전형 반도체층(121)의 저면을 포함할 수 있다.
제1 리세스(128)와 제2 리세스(129)는 식각에 의해 이루어질 수 있으며, 식각 순서는 변경될 수 있다. 예컨대, 식각에 의해 제2 리세스(128)가 이루어진 이후에, 제2 도전형 제2 반도체층(123b)에 제1 리세스(128)가 형성될 수 있다. 또한, 이와 반대로, 제1 리세스(128)가 식각에 의해 이루어진 이후에 제2 리세스(129)가 형성될 수 있다.
도 12c를 참조하면, 반도체 구조물(120) 상에 제1 전극(151)과 제2 전극(161)을 배치할 수 있다.
제1 전극(151)은 제2 리세스(129) 내에 배치되어, 노출된 제1 도전형 반도체층(121)과 접하도록 배치될 수 있다. 그리고 제2 도전형 반도체층(123)의 제2 도전형 제2 반도체층(123b) 상에 제2 전극(161)이 배치될 수 있다. 특히, 제2 전극(161)은 제1 리세스(128)에 의해 돌출된 제2 도전형 제2 반도체층(123b)(상술한 제1 영역) 상에 배치될 수 있다. 이 때, 제1 전극(151)과 제2 전극(161)은 순서에 상관없이 배치될 수 있다.
도 12d를 참조하면, 제1 절연층(171)이 제1 전극(151), 제2 전극(161) 및 반도체 구조물(120) 상에 배치될 수 있다. 제1 절연층(171)은 에칭에 의해 일부 제거되며, 에칭으로 인해, 제2 커버전극(162)은 일부 노출된 부분(예컨대, 면)을 가질 수 있다. 그리고 노출된 부분을 통해 제1 전극(151) 또는 제2 전극(161)의 전기적 연결이 이루어질 수 있다.
도 12e를 참조하면, 제2 전극(161)과 제2 도전형 제2 반도체층(123b) 상에 제2 커버전극(162)이 배치될 수 있다. 보다 구체적으로, 제2 커버전극(162)은 제2 도전형 제2 반도체층(123b) 중 제1 리세스(128)에 의해 돌출된 제1 영역과 접할 수 있다. 그리고 제2 커버전극(162)은 제2 도전형 제2 반도체층(123b)의 제2 영역과는 접하지 않을 수 있다. 그리고 제2 커버전극(162)은 제2 전극(161)을 둘러싸도록 배치될 수 있다. 이로써, 제2 커버전극(162)은 제2 도전형 제1 반도체층(123a) 또는 제2 도전형 제2 반도체층(123b)을 통해 출사된 광을 반사하여 광학적 특성을 개선하면서, 제2 도전형 제2 반도체층(123b)의 제2 영역과의 접촉 면적을 감소하여 누설 전류 발생을 억제하여 반도체 소자의 전기적 특성을 개선할 수 있다.
도 12f를 참조하면, 제2 커버전극(162)의 노출된 면 상에 제2 도전층(163)이 배치되어, 제2 커버전극(162)과 제2 도전층(163)이 전기적으로 연결될 수 있다. 그리고 제2 도전층(163)은 제1 절연층(171)에 배치되므로, 제1 절연층(171)에 의해 제2 도전층(163)과 제1 도전형 반도체층(121)이 전기적으로 절연될 수 있다. 또한, 제2 도전층(163)은 제2 전극(161)과 전기적으로 연결되어, 전기적 채널을 이룰 수 있으며, 반도체 소자의 외측면에 노출되지 않도록 에칭될 수 있다.
도 12g를 참조하면, 제2 절연층(172)이 반도체 구조물(120) 상에 배치될 수 있다. 제2 절연층(172)은 제2 도전층(163), 제1 절연층(171), 제2 전극(161) 및 제1 전극(151) 상에 위치하여, 제2 도전층(163), 제1 절연층(171), 제2 전극(161) 및 제1 전극(151)을 감싸도록 배치될 수 있다. 또한, 제2 절연층(172)은 제1 절연층(171) 상에 배치되어 제1 절연층(171)에 크랙이 발생하더라도 제2 절연층(172)이 2차적으로 반도체 구조물(120)을 보호할 수 있다. 그리고 제2 절연층(172)은 제1 전극(151)의 상면 일부를 노출하도록 배치될 수 있다. 예컨대, 제2 절연층(172)은 제1 전극(151)의 상면 일부에서 관통할 수 있다. 그리고 제2 절연층(172)은 제2 전극(161)과 제1 도전층(153) 사이를 전기적으로 절연할 수 있다.
도 12h를 참조하면, 제1 도전층(153)은 상기 제1 전극(151)의 노출된 상면에 배치될 수 있다. 이로써, 제1 도전층(153)은 제2 커버전극(162)과 전기적으로 연결되어, 제1 도전층(153), 제1 전극(151) 및 제2 커버전극(162)은 전기적 채널을 가질 수 있다. 그리고 제1 도전층(153) 상에 제1 접합층(미도시됨)이 배치될 수 있다.
도 12i 및 도 12j를 참조하면, 제1 도전층(153) 상에 제1 접합층(미도시됨)이 배치되고, 기판(110) 하부에 제2 접합층(미도시됨)이 배치될 수 있다. 그리고 제1 접합층(미도시됨)과 제2 접합층(미도시됨)은 서로 결합하여 소정의 온도와 압력 하에서 결합할 수 있다. 그리고 접합층(130)이 제1 접합층(미도시됨)과 제2 접합층(미도시됨)의 결합으로 이루어질 수 있다.
또한, 접합층(130)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(130)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
그리고 도 1에서 설명한 바와 같이, 기판(110)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(110)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(110)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자(10A) 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 상기 기판(110)이 도전성 물질로 구성되는 경우, 상기 제1 전극(151)은 상기 기판(110)을 통해 외부에서 전류를 공급받을 수 있다.
기판(110)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
그리고 도 12k를 참조하면, 제1 임시 기판(T)을 반도체 구조물(120)로부터 분리할 수 있다. 예컨대, 제1 임시 기판(T)에 레이저를 조사하여 반도체 구조물(120)과 제1 임시 기판(T)을 분리할 수 있다. 다만, 이러한 방식에 한정되는 것은 아니다.
도 12l를 참조하면, 반도체 구조물(120)의 일부 영역에서 제1 도전형 반도체층(121)을 에칭하여 패턴이 존재할 수 있다. 그리고 에칭된 영역에서 제2 도전층(163)이 노출되도록 제1 절연층(171)을 에칭할 수 있다. 그리고 홀에 전극패드(166)가 배치될 수 있다.
또한, 반도체 구조물(120)의 상면과 측면에는 패시베이션층(180)을 배치할 수 있다. 앞서 언급한 바와 같이, 패시베이션층(180)의 두께는 200nm 이상 내지 500nm 이하일 수 있다. 200nm이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500nm 이하일 경우 반도체 소자(10A)에 인가되는 스트레스를 줄일 수 있고, 상기 반도체 소자(10A)의 광학적, 전기적 신뢰성이 저하되거나 반도체 소자(10A)의 공정 시간이 길어짐에 따라 반도체 소자(10A)의 단가가 높아지는 문제점을 개선할 수 있다. 다만, 이러한 구성에 한정되는 것은 아니다.
또한, 패시베이션층(180)을 배치하기 전에, 반도체 구조물(120)의 상면은 요철로 이루어질 수 있다. 이러한 요철은 반도체 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 반도체 구조물(120)에서 생성된 광의 파장에 따라 높이가 상이하게 조절될 수 있다.
그리고 반도체 구조물은 앞서 도 10에서 설명한 바와 같이 반도체 소자 패키지의 리드 프레임 상 또는 회로 기판의 회로 패턴 상에 배치될 수 있다. 반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
반도체 소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
반도체 소자는 상술한 발광 다이오드 외에 레이저 다이오드일 수도 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광 출력전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2 도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 반도체 구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극; 및
    상기 제2 도전형 반도체층은 제2 도전형 제1 반도체층 및 상기 제2 도전형 제1 반도체층 상에 배치되는 제2 도전형 제2 반도체층을 포함하고,
    상기 제2 도전형 제1 반도체층은 알루미늄 조성이 상기 제2 도전형 제1 반도체층의 알루미늄 조성보다 높고,
    상기 제2 도전형 제2 반도체층은 상기 제2 도전형 제2 반도체층의 일부 영역까지 관통하는 제1 리세스를 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 리세스의 바닥면과 상기 제2 도전형 제2 반도체층의 상면 사이의 두께는 20㎚ 내지 60㎚이고,
    상기 제2 도전형 제2 반도체층의 두께는 300㎚ 내지 500㎚인 반도체 소자.
  3. 제2항에 있어서,
    상기 제1 리세스의 바닥면과 상기 제2 도전형 제2 반도체층의 상면 간의 두께와 상기 제2 도전형 제2 반도체층의 두께 간의 두께 비는 1:5 내지 1:25인 반도체 소자.
  4. 제1항에 있어서,
    상기 제2 도전형 제2 반도체층은,
    제1 리세스와 수직으로 중첩되는 제1 영역; 및
    상기 제1 전극과 접하는 제2 영역;을 포함하는 반도체 소자.
  5. 제4항에 있어서,
    상기 제2 도전형 제2 반도체층은 상기 제1 영역의 제1 저면, 상기 제2 영역의 제2 저면, 및 상기 제1 저면과 상기 제2 저면 사이에 배치되는 제1 경사면을 포함하는 반도체 소자.
  6. 제5항에 있어서,
    상기 반도체 구조물 하부에 배치되는 제1 절연층;을 더 포함하고,
    상기 제1 절연층은 상기 제2 영역에서 상기 제1 영역을 향해 연장 배치되는 반도체 소자.
  7. 제5항에 있어서,
    상기 제1 절연층은 상기 제1 경사면과 수직으로 적어도 일부 중첩되는 반도체 소자.
  8. 제6항에 있어서,
    상기 제2 전극 상에 배치되어 상기 제2 전극을 덮는 제2 커버전극을 더 포함하고,
    상기 제2 커버전극은 상기 제1 영역에서 상기 제2 도전형 제2 반도체층과 접하는 반도체 소자.
  9. 제8항에 있어서,
    상기 제2 커버전극 상에 배치되어 상기 제2 커버전극과 연결되는 제2 도전층;
    상기 제2 도전층 및 상기 제1 절연층 상에 배치되는 제2 절연층; 및
    상기 제2 절연층 상에 배치되고 상기 제1 전극과 연결되는 제1 도전층;을 더 포함하고,
    상기 제2 전극의 면적은 상기 제2 커버전극의 면적과 비가 1:1.9 내지 1:3.5인 반도체 소자.
  10. 제1항에 있어서,
    상기 제2 도전형 제2 반도체층의 두께와 상기 제2 도전형 제1 반도체층의 두께 간의 두께 비는 1:3 내지 1:10이고,
    상기 제2 도전형 제2 반도체층의 두께와 상기 제2 도전형 반도체층의 두게의 비는 1:1.2 내지 1:2.5인 반도체 소자.
KR1020190115840A 2019-09-20 2019-09-20 반도체 소자 KR20210034206A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190115840A KR20210034206A (ko) 2019-09-20 2019-09-20 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190115840A KR20210034206A (ko) 2019-09-20 2019-09-20 반도체 소자

Publications (1)

Publication Number Publication Date
KR20210034206A true KR20210034206A (ko) 2021-03-30

Family

ID=75265020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190115840A KR20210034206A (ko) 2019-09-20 2019-09-20 반도체 소자

Country Status (1)

Country Link
KR (1) KR20210034206A (ko)

Similar Documents

Publication Publication Date Title
US10593838B2 (en) Semiconductor device
KR102406803B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180058564A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180052256A (ko) 반도체 소자
US11990567B2 (en) Semiconductor device
KR102564198B1 (ko) 반도체 소자
CN110034217B (zh) 半导体器件
KR102410809B1 (ko) 반도체 소자
US11527677B2 (en) Semiconductor device
US11075321B2 (en) Semiconductor device
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
US11183614B2 (en) Semiconductor device
KR102502335B1 (ko) 반도체 소자
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR20210034206A (ko) 반도체 소자
KR102564211B1 (ko) 반도체 소자 및 이의 제조 방법
US11437555B2 (en) Semiconductor device
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR102692972B1 (ko) 반도체 소자
KR20200072833A (ko) 반도체 소자
KR20210017483A (ko) 반도체 소자
KR20180024998A (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR20180049678A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal