CN110034217B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110034217B
CN110034217B CN201811615152.7A CN201811615152A CN110034217B CN 110034217 B CN110034217 B CN 110034217B CN 201811615152 A CN201811615152 A CN 201811615152A CN 110034217 B CN110034217 B CN 110034217B
Authority
CN
China
Prior art keywords
layer
recess
region
conductive
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811615152.7A
Other languages
English (en)
Other versions
CN110034217A (zh
Inventor
金贤珠
朴炯兆
金桓教
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
Suzhou Liyu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Liyu Semiconductor Co ltd filed Critical Suzhou Liyu Semiconductor Co ltd
Publication of CN110034217A publication Critical patent/CN110034217A/zh
Application granted granted Critical
Publication of CN110034217B publication Critical patent/CN110034217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

示例性实施例提供了一种半导体器件，包括：半导体结构，包括第一导电型半导体层、第二导电型半导体层、以及设置在第一导电型半导体层和第二导电型半导体层之间的有源层，其中半导体结构具有穿过第一导电型半导体层的第一部分、第二导电型半导体层以及有源层的第一凹部；以及穿过第一导电型半导体层的第二部分、第二导电型半导体层以及有源层的多个第二凹部，其中第一凹部沿半导体结构的外表面设置，其中多个第二凹部被第一凹部围绕。

Description

半导体器件
相关申请的交叉引用
本申请要求于2017年12月27日提交的第2017-0181407号韩国专利申请和2018年05月16日提交的第2018-0056203号韩国专利申请的优先权和权益，其公开内容通过引用整体合并于此。
技术领域
示例性实施例涉及半导体器件。
背景技术
包括诸如GaN和AlGaN的化合物的半导体器件由于其许多优点(诸如宽且易于调节的带隙能量)可以分别用作发光器件、光接收器件和各种二极管。
特别是，借助于薄膜生长技术和器件材料的发展，使用III-V族或II-VI族化合物半导体材料的发光器件(例如发光二极管和激光二极管)能够呈现各种颜色(例如红色、绿色、蓝色和紫外线)，能够使用荧光材料或通过颜色混合高效地产生白光，并且与诸如荧光灯和白炽灯的传统光源相比，具有诸如低功耗、半永久寿命、快速响应速度、安全和环保的优点。
此外，当使用III-V族或II-VI族化合物半导体材料制造诸如光电探测器或太阳能电池的光接收器件时，由于元件材料的发展，光接收器件通过吸收各种波长区域的光产生光电流，使得可以使用从伽马射线区域到无线电波长区域的各种波长区域的光。此外，由于光接收器件具有响应速度快、安全、环保且元件材料易于控制的优点，所以光接收器件还可以容易地用于功率控制、微波电路或通信模块
因此，已经扩展了半导体器件的应用，使半导体器件应用为光通信设备的传输模块；发光二极管(LED)背光，其能够代替构成液晶显示(LCD)设备的背光的冷阴极荧光灯(CCFL)；白光LED照明设备，其能够代替荧光灯或白炽灯；车辆的前照灯；交通灯；用于感应气体或火灾的传感器；等等。此外，半导体器件的应用可以扩展到高频应用电路，其他功率控制设备和通信模块。
特别地，由于固化作用(curing action)和杀菌作用，配置成发射紫外(UV)波长区域的光的发光器件可用于固化、医疗和杀菌应用。
最近，已经积极地进行了关于UV发光器件的研究。然而，存在的问题是竖直型UV发光器件难以实现，并且由于剥落和水分引起的氧化导致光输出降低。
发明内容
示例性实施例提供了一种竖直型半导体器件和一种倒装芯片型半导体器件。
此外，提供了一种具有优异光提取效率的半导体器件。
此外，提供了一种具有优异的电流扩散效果的半导体器件。
在示例性实施例中要解决的问题不限于此，并且尽管没有明确提及，但是也可以包括可以从下文描述的技术方案或示例性实施例中识别的目的和效果。
根据示例性实施例的一种半导体器件包括：半导体结构，包括第一导电型半导体层、第二导电型半导体层、以及设置在第一导电型半导体层和第二导电型半导体层之间的有源层，其中半导体结构具有穿过第二导电型半导体层和有源层并设置在第一导电型半导体层的部分区域中的第一凹部，其中第一凹部是沿半导体结构的外表面设置，并具有第一导电型半导体层的第一底表面、相对于第一导电型半导体层的第一底表面向内设置的有源层的第一侧表面和第二导电型半导体层的第二侧表面。第一导电型半导体层的第一底表面、有源层的第一侧表面和第二导电型半导体层的第二侧表面暴露在第一凹部中。
第一凹部还可具有设置在第一底表面和第一侧表面之间的第三侧表面。
在另一示例性实施例中，第一凹部还可以具有有源层的第五侧表面和第二导电型半导体层的第六侧表面。第五侧表面可以设置为面向第一侧表面。第二侧表面可以设置为面向第六侧表面。因此，第一导电型半导体层的第一底表面可以相对于第五侧表面和第六侧表面向内设置。
半导体结构的上表面的面积与第一凹部的面积的比率可以在1：0.01至1：0.03的范围内。
第一凹部和半导体结构的外表面之间的最大分隔距离可以在3μm至5μm的范围内。
半导体结构可以具有由第一凹部分开的第一区域和第二区域。第一区域可以是设置在半导体结构的外表面和第二导电型半导体层的第一底表面之间的区域，其暴露在第一凹部中。第二区域可以是设置在第一凹部内侧的区域。这里，第一区域可以是在第一凹部中暴露的第一导电型半导体层的第一底表面的区域与半导体结构的外表面之间的区域，有源层的第一侧表面和半导体结构的外表面之间的区域，或者第二导电类型半导体层的第二侧表面和半导体结构的外表面之间的区域。
根据示例性实施例，半导体器件可以具有第二凹部，该第二凹部设置在第二区域中并且穿过第二导电型半导体层和有源层以暴露第一导电型半导体层的部分区域。
当半导体器件具有第二凹部时，多个第二凹部可以彼此间隔开。然而，本发明不限于此，并且可以提供一个第二凹部。
第一凹部的面积与第二凹部的面积的比率可以在1：6至1：10的范围内。
半导体器件可包括：第一电极，设置在第二凹部中并电连接到第一导电型半导体层；多个第二电极，电连接到第二导电型半导体层；以及绝缘层，设置在第一凹部中。
绝缘层可以包括多个层，例如，第一绝缘层和第二绝缘层。第一绝缘层和/或第二绝缘层可以设置在第一导电型半导体层的第一底表面上，其暴露在第一凹部中。
此外，在包括第二凹部的示例性实施例的情况下，第一绝缘层和/或第二绝缘层和第一电极可以设置在第二凹部中。
第一电极可以在第二方向上与第二区域重叠，第二电极可以在第二方向上与第二区域重叠，并且第二方向可以是半导体结构的厚度方向。
第一凹部和第二凹部可以在第二方向上具有相同的最小长度并且可以在第一方向上彼此重叠，并且第二方向可以是半导体结构的厚度方向。
第一凹部的倾斜角度可以与第二凹部的倾斜角度相同，但是本发明不限于此。
根据示例性实施例的一种半导体器件的制造方法包括：生长半导体结构并在半导体结构中设置第一凹部和第二凹部，其中半导体结构包括第一导电型半导体层、第二导电层型半导体层和设置在第一导电型半导体层和第二导电型半导体层之间的有源层；其中第一凹部穿过第二导电型半导体层和有源层，设置为占据第一导电型半导体层的部分区域，并沿着半导体结构的外表面设置；第二凹部穿过第二导电型半导体层和有源层，并设置成占据第一导电型半导体层的部分区域，其中第一凹部相对于第二凹部邻近半导体结构的侧表面设置。
外表面可以是半导体结构的最外表面。半导体结构还可以具有上表面和下表面。外表面可以设置在上表面和下表面之间。此外，由于第一凹部和第二凹部，半导体结构还可以具有多个内表面。多个内表面可以彼此间隔开。此外，内表面的高度可以相对于半导体结构的下表面低于外表面的高度。
所述制造方法还可以包括在半导体结构上设置第一绝缘层、第一电极和第二电极，以及在第一绝缘层上设置第二绝缘层，其中第一绝缘层设置在第一凹部上。
第二导电层可以电连接到第二电极。
所述制造方法还可以包括在第二导电层上设置第二绝缘层，以及在第二绝缘层上设置结合层和衬底。
根据示例性实施例的一种半导体器件包括：衬底，具有沿不同方向延伸的多个侧表面；半导体结构，设置在衬底上并包括第一导电型半导体层、第二导电型半导体层、以及设置在第一导电型半导体层和第二导电型半导体层之间的有源层；电极焊盘，设置在衬底上并与半导体结构间隔开；以及第二导电层，设置在半导体结构和电极焊盘与衬底之间；其中电极焊盘设置在多个侧表面彼此接触并且具有与侧表面相邻的外表面和与半导体结构相邻的内表面的焊盘区域中；以及半导体结构具有穿过第二导电型半导体层和有源层并设置成占据第一导电型半导体层的部分区域的第一凹部、沿着衬底的侧表面延伸的第一边缘表面、以及沿电极焊盘的内表面延伸的第二边缘表面；其中第一凹部沿第一边缘表面和第二边缘表面延伸；并且第二导电层具有设置在第一凹部内侧的第一导电区域和从第一导电区域延伸到电极焊盘的第二导电区域。
附图说明
通过参考附图详细描述本发明的示例性实施例，本发明的上述和其他目的、特征和优点对于本领域普通技术人员将变得更加明显，其中：
图1是示出根据第一示例性实施例的半导体器件的概念图；
图2是图1中的部分A的放大图；
图3是图1中的部分B的放大图；
图4是示出根据第二示例性实施例的半导体器件的概念图；
图5A和5B是示出根据修改示例的半导体器件的平面图和截面图；
图5C示出了图5A的另一示例性实施例；
图6A是示出根据第三示例性实施例的半导体器件的平面图；
图6B是示出根据第四示例性实施例的半导体器件的平面图；
图7A和7B是示出根据第二凹部的数量的变化改善光输出的配置的视图；
图7C至7E是示出半导体器件的平面图；
图7F是沿图7E中的J-J'线截取的截面图；
图8A是图7C中K部分的放大图；
图8B是沿图7C中的I-I'线截取的截面图；
图8C是示出第一凹部和第二凹部的平面图；
图9是示出设置在半导体器件内侧的第二导电层150的平面图。
图10A和图10B是示出图2的修改示例的视图。
图11是示出不存在第一凹部的半导体器件的概念图。
图12是表示图11的半导体器件的可靠性问题的图像。
图13是示出根据本发明示例性实施例的半导体器件封装的概念图；
图14是示出根据本发明示例性实施例的半导体器件封装的平面图；以及图15A至15J是示出图1的半导体器件的制造方法的流程图。
具体实施方式
虽然本发明可以有各种修改和替换实施例，但是在附图中将通过示例的方式描述和示出其特定实施例。然而，应该理解，并不意图将本发明限制于所公开的特定实施例，相反，本发明将覆盖落入本发明的精神和范围内的所有修改、等同物和替代物。
应当理解，尽管这里可以使用包括诸如“第一”、“第二”等序数术语来描述各种元素，但是这些元素不受这些术语的限制。这些术语仅用于区分一个元素与另一个元素。例如，在不脱离本发明的范围的情况下，第二元素可以被称为第一元素，并且类似地，第一元素也可以被称为第二元素。术语“和/或”包括多个相关联列出项的任何和所有组合。
在一个组件被称为“连接到”或“访问”另一个组件的情况下，它可以直接连接到或访问相应的组件。但是，其间可能存在其他组件。另一方面，在提到一个组件“直接连接到”或“直接访问”另一个组件的情况下，应该理解，其间可能不存在其他组件。
本文使用的术语仅用于描述特定实施例的目的，并不意图限制本发明。如这里所使用的，除非上下文另有明确说明，单数形式“一”、“一个”和“该”旨在也包括复数形式。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”说明存在所述特征、整数、步骤、操作、元素、组件和/或其群组，但不排除存在或添加一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中定义的那些术语应被解释为具有与相关领域的上下文中的含义一致的含义，并且不应被解释为理想化或过于正式的意义，除非本文另有明确定义。
在下文中，将参照附图详细描述示例实施例，并且相同或相应的元素将给出相同的附图标记而与图号无关，并且将省略多余的描述。
根据本发明示例性实施例的半导体结构120可以输出紫外波长范围内的光。在一个示例中，半导体结构120可以输出近紫外波长范围(UV-A)内的光，可以输出远紫外波长范围(UV-B)内的光，并且可以输出深紫外波长范围(UV-C)内的光。波长范围可以由半导体结构120中的Al的组成比确定。此外，半导体结构120可以输出具有不同强度的各种波长的光束。与输出光束中具有其他波长的光束的强度相比，具有最强强度的光束的峰值波长可能落在近紫外光、远紫外光或深紫外光的范围内。
在一个实例中，UV-A可以具有320nm至420nm的波长，UV-B可以具有280nm至320nm的波长，并且UV-C可以具有100nm至280nm的波长。
图1是示出根据第一示例性实施例的半导体器件10的概念图，图2是图1中的部分A的放大图，并且图3是图1中的部分B的放大图。图4是示出根据第二示例性实施例的半导体器件的概念图。
参考图1，根据第一示例性实施例的半导体器件10可以包括半导体结构120，半导体结构120包括第一导电型半导体层124、第二导电型半导体层127、有源层126、电连接到第一导电型半导体层124的第一电极142、电连接到第二导电型半导体层127的第二电极146。
第一导电型半导体层124、有源层126和第二导电型半导体层127可以沿第二方向(y方向)设置。在以下描述中，每层的厚度方向(即第二方向(y方向))被定义为竖直方向，并且垂直于第二方向(y方向)的第一方向(x方向)被定义为水平方向。第三方向(z方向)是垂直于第一方向和第二方向的方向。
第一导电型半导体层124可以使用III-V族或II-IV族化合物半导体等来实现，并且可以掺杂有第一掺杂剂。第一导电型半导体层124可以由选自具有经验式Inx1Aly1Ga1-x1- y1N(0≤x1≤1,0≤y1≤1并且0≤x1+y1≤1)的半导体材料中的至少一种材料制成，例如GaN、AlGaN、InGaN和InAlGaN。第一掺杂剂可以是n型掺杂剂，例如Si、Ge、Sn、Se或Te。当第一掺杂剂是n型掺杂剂时，掺杂有第一掺杂剂的第一导电型半导体层124可以是n型半导体层。
有源层126可以设置在第一导电型半导体层124和第二导电型半导体层127之间。有源层126可以是通过第一导电型半导体层124注入的电子(或空穴)与通过第二导电型半导体层127注入的空穴(或电子)重新结合的层。当电子和空穴重新结合时，电子转变为低能级，并且有源层126可以产生具有与包括在有源层126中的阱层(稍后将要描述)的带隙能量对应的波长的光。在半导体器件10发射的光的波长中，具有最强强度的光的波长可以是紫外光。紫外线可能落入上述近紫外光、远紫外光或深紫外光的范围内。
有源层126可以具有单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构和量子线结构中的任何一种，但是有源层126的结构不限于此。
第二导电型半导体层127可以形成在有源层126上，可以使用III-V族或II-IV族化合物半导体等来实现，并且可以掺杂有第二掺杂剂。第二导电型半导体层127可以由具有经验式Inx5Aly2Ga1-x5-y2N(0≤x5≤1,0≤y2≤1且0≤x5+y2≤1)的半导体材料制成，或者可以由选自AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP的材料制成。当第二掺杂剂是诸如Mg、Zn、Ca、Sr或Ba的p型掺杂剂时，掺杂有第二掺杂剂的第二导电型半导体层127可以是p型半导体层。
此外，电子阻挡层(未示出)可以设置在有源层126和第二导电型半导体层127之间。电子阻挡层(未示出)可以阻挡从第一导电型半导体层124提供给有源层126的电子，避免其流入第二导电型半导体层127而不与有源层126中的空穴重新结合，从而增加了有源层126中电子和空穴之间重新结合的可能性。电子阻挡层(未示出)的能带隙可以大于有源层126和/或第二导电型半导体层127的能带隙。
电子阻挡层(未示出)可包括选自具有经验式Inx1Aly1Ga1-x1-y1N(0≤x1≤1,0≤y1≤1且0≤x1+y1≤1)的半导体材料中的至少一种，例如，AlGaN、InGaN和InAlGaN，但是本发明不限于此。在电子阻挡层(未示出)中，可以交替地布置具有高铝组分的第一层(未示出)和具有低铝组分的第二层(未示出)。
第一导电型半导体层124、有源层126和第二导电型半导体层127中的每个可以包括铝。因此，第一导电型半导体层124、有源层126和第二导电型半导体层127可以包括AlGaN。然而，本发明不必限于此。
例如，电子阻挡层(未示出)可包括50％或90％的铝组分。当电子阻挡层(未示出)的铝组分小于50％时，用于阻挡电子的能垒的高度可能不足，并且电子阻挡层(未示出)可能吸收从有源层126发射的光。当铝组分超过90％时，半导体器件的电特性可能降低。
首先，半导体结构120可以具有第一凹部128。第一凹部128可以穿过第二导电型半导体层127和有源层126，并且可以设置为占据第一导电型半导体层124的部分区域。换句话说，第一凹部128可以穿过第二导电型半导体层127、有源层126和第一导电型半导体层的第一部分。
第一凹部128可以具有第一导电型半导体层124的第一底表面f1、相对于第一导电型半导体层124的第一底表面f1向内设置的有源层126的第一侧表面f2、以及第二导电型半导体层127的第二侧表面f3。
此外，第一凹部128可以具有第一导电型半导体层124的第三侧表面f4，其暴露在第二侧表面f3和第一底表面f1之间。当可以仅去除第二导电型半导体层127和有源层126的工艺余量时，第一凹部128可以具有第二导电型半导体层127的第一侧表面f2、有源层126的第二侧表面f3以及第一导电型半导体层124的第一底表面f1。即，第一导电型半导体层124的底表面f1可以与有源层126的上表面f1相同。
然而，当在第一凹部128中考虑工艺余量时，除了第一导电型半导体层124的暴露的第一底表面f1之外，第一凹部128还可以具有第一导电型半导体层124的第三侧表面f4。这里，第三侧表面f4可以是第一导电型半导体层124的暴露的外表面，可以相对于第一底表面f1设置在半导体结构120的内侧，并且可以设置在第一底表面f1和第一侧表面f2之间。在附图中，考虑了前述工艺余量，但是本发明还包括如上所述的可能的工艺余量的情况。
第一底表面f1可以是设置在第一凹部128的顶部上的表面。第一底表面f1可以位于半导体结构120的外表面的内侧，并且可以与从其延伸并且在竖直方向(y轴方向)上连接有源层126的上表面的顶表面相同。
第三侧表面f4可以从第一底表面f1在半导体结构120内侧延伸，并且可以是第一导电型半导体层124的暴露的表面。因此，第三侧表面f4可以相对于第一底表面f1设置在半导体结构120的内侧。
第一侧表面f2可以从第一底表面f1和第三侧表面f4在半导体结构120内侧延伸，并且可以是有源层126的暴露的表面。因此，第一侧表面f2可以相对于第一底表面f1和第三侧表面f4设置在半导体结构120内侧。
第二侧表面f3可以是第二导电型半导体层127的暴露的表面，其从第一底表面f1、第三侧表面f4和第一侧表面f2在半导体结构120内侧延伸。因此，第二侧表面f3可以相对于第一底表面f1、第三侧表面f4和第一侧表面f2设置在半导体结构120内侧。特别地，在半导体器件10中，有源层126的第一侧表面f2可以与半导体结构120的外表面间隔开，因此可以容易地防止其被外部湿气或污染物氧化。
第一侧表面f2、第二侧表面f3和第三侧表面f4可以与半导体结构120的外表面间隔开。
此外，在第一示例性实施例中，半导体结构120还可以具有第四侧表面f5、第五侧表面f6和第六表面f7，它们设置在第一底表面f1和半导体结构120的外表面之间。第四侧表面f5和第三侧表面f4可以设置为面向彼此。在上述示例性实施例的情况下，第一凹部128可具有第一底表面f1、第一侧表面f2、第二侧表面f3、第三侧表面f4、第四侧表面f5、第五侧表面f6和第六侧表面f7。第一底表面f1可以设置在第三侧表面f4和第四侧表面f5之间，设置在第一侧表面f2和第五侧表面f6之间，和/或设置在第二侧表面f3和第六侧表面f7之间。
具体地，第四侧表面f5是第一导电型半导体层124的侧表面，其设置在第一底表面f1的外侧。第五侧表面f6是有源层126的侧表面，其设置在第四侧表面f5的外侧。第六侧表面f7是第二导电型半导体层127的侧表面，其设置在第五侧表面f6的外侧。
此外，第四侧表面f5、第五侧表面f6和第六侧表面f7可以相对于半导体结构120的外表面向内设置。即，第四侧表面f5、第五侧表面f6和第六侧表面f7可以设置在第一底表面f1(或第一凹部128)和半导体结构120的最外表面之间。此外，第四侧表面f5、第五侧表面f6和第六侧表面f7可以相对于第一底表面f1与第一至第三侧表面f2至f4对称地设置。然而，根据制造方法等，第四侧表面f5可以不具有对称结构。
参考图4，如上所述，根据第二示例性实施例的半导体器件可以包括半导体结构120，半导体结构120包括第一导电型半导体层124、第二导电型半导体层127、有源层126、电连接到第一导电型半导体层124的第一电极142、以及电连接到第二导电型半导体层127的第二电极146。
此外，半导体结构120可以包括第一凹部128。第一凹部128可以沿着半导体结构120的外表面设置。如上所述，第一凹部128可以具有第一导电型半导体层124的暴露的第一底表面f1、有源层126的第一侧表面f2、以及第二导电型半导体层127的第二侧表面f3。类似地，在半导体结构120中，第一侧表面f2可以设置在第一底面f1内侧，并且第二侧面f3设置在第一侧面f2内侧。
与图1不同，在根据第二示例性实施例的半导体器件中，第一底表面f1可以延伸以与半导体结构120的外表面接触，因此，可以不存在上述第四侧表面。因此，有源层126和第二导电型半导体层127可以不存在于第一凹部128外侧。
此外，第一凹部128的第一底表面f1可以与半导体结构120的外表面接触。在这种情况下，与第一示例性实施例类似，由第一凹部128暴露的有源层126的第一侧表面f2可以与半导体结构120的外表面间隔开，从而防止由外部湿气和/或其他污染物的渗透引起的有源层126的氧化。
此外，在半导体器件中，半导体结构120的下部结构可以是由于第一凹部128而形成的杯状结构，半导体结构120的下部结构包括第一绝缘层131、第二导电层150、第一导电层165、第二绝缘层132、结合层160和衬底170(这将在稍后描述)。然而，本发明不限于此。
此外，第二导电型半导体层127可以包括第(2-1)、第(2-2)和第(2-3)导电型半导体层127a、127b和127c。第(2-1)导电型半导体层127a的铝组分可以小于第(2-2)导电型半导体层127b和第(2-3)导电型半导体层127c的铝组分。这可以同样适用于根据上述第一示例性实施例的半导体器件。
此外，如稍后所述，在半导体器件中，半导体结构120还可以具有第二凹部129，并且第二凹部129可以穿过第二导电型半导体层127和有源层126并且可以被设置为占据第一导电型半导体层124的部分区域。换句话说，第二凹部129可以穿过第二导电型半导体层127、有源层126和第一导电型半导体层的第二部分。
第一凹部128的倾斜角可以大于90°且小于145°。倾斜角可以是由第一绝缘层131和水平面(x-z平面)形成的角度。当该角度小于90°或大于145°时，可能降低朝向侧表面行进的光被第一绝缘层131向上反射的效果。
再次参考图1至图3，在示例性实施例中，当半导体器件10包括衬底并且半导体结构120设置在衬底上时，第一电极142可以设置在半导体结构120上，并且第二电极146可以设置在半导体结构120和衬底之间。此外，这种结构可以应用于竖直型结构或倒装型(flip-type)结构，例如稍后将要描述的图5B中所示。
此外，本发明不限于此，并且为了注入到半导体器件中的电流的平滑注入特性，半导体结构120还可以具有第二凹部129，第二凹部129穿过第二导电型半导体层127和有源层126，并且设置成占据第一导电型半导体层124的部分区域。具体地，由于第一凹部128相对于第二凹部129设置为比半导体结构120更靠外侧，因此通过设置在半导体结构120中的第二凹部129内侧的第一电极142注入的电流可以在内部区域(稍后描述的第二区域S2)中扩散，从而能够提高半导体器件的光提取效率。
当半导体结构120还具有第二凹部129时，第一电极142可以电连接到在第二凹部129中暴露的第一导电型半导体层124。然而，根据示例性实施例的半导体结构120可以仅包括第一凹部128或可包括第一凹部128和第二凹部129两者。
由于第一凹部128沿半导体结构120的外表面设置并穿过第一导电型半导体层124的部分区域，因此在半导体结构120中，第二导电型半导体层127和有源层126中的每个可以被第一凹部128分隔。也就是说，第一凹部128可以在平面(x-z平面)上形成闭环。然而，如稍后所述，由于沿着半导体结构120的边缘设置了多个第一凹部128，所以半导体结构120可以通过闭环或假想线被分隔成第一区域S1和第二区域S2，该闭环由第一凹部128形成，该假想线是沿着半导体结构120的边缘延伸和连接第一凹部128形成的。例如，第二区域S2可位于闭环内侧，并且第一区域S1可位于闭环外侧(下文中，将基于闭环进行描述，但是，即使当通过沿半导体结构120的边缘延伸和连接第一凹部128而形成的假想线形成闭环时，第一区域和第二区域的内容也可以同等适用)。
具体地，半导体结构120可以通过第一凹部128分隔成第一区域S1和第二区域S2。第一区域S1可以是半导体结构120中从第一凹部128的第一底表面f1开始的半导体结构120的外部区域，并且第二区域S2可以是第一区域S1内侧的区域。第一区域S1可以是其中电子和空穴不耦合的非发射区域。第二区域S2可以是设置在第一凹部128内侧的区域，因此可以是发射区域。在这种情况下，第一区域S1可以是从第一底表面f1向外延伸并且与半导体结构120的外表面接触的区域。这将在下面描述。如图所示，第一区域S1不限于此，并且可以是从第一底表面f1到半导体结构120的最外表面的区域。此外，围绕半导体结构120的侧表面和上表面的钝化层180可能由于发光器件的操作产生的热量、外部高温或高湿度、与半导体结构120的热膨胀系数差异等而导致从半导体结构120剥离或者裂缝。当产生这种剥离或裂缝时，半导体结构120可能由于从外部渗透半导体结构120的外部湿气或污染物而被氧化。例如，当产生紫外光时，可以增加Al浓度以增加有源层126的能带隙。因此，有源层126可能易受Al的氧化。在这方面，根据示例性实施例的第一凹部128可以阻挡第一区域S1的有源层126与第二区域S2的有源层126之间的直接连接。因此，如图1所示，当有源层126存在于半导体结构120的侧壁上并且由于剥离而暴露于外部时，有源层126可能被氧化。在这方面，由于第一凹部128的分隔，半导体结构120中第一区域S1的有源层126与的第二区域S2的有源层126之间的距离可能增加。因此，在根据第一示例性实施例的半导体器件10中，即使当第一区域S1的有源层126被氧化时，也可以保护第二区域S2的有源层126免受氧化。
此外，第一绝缘层131设置在第一凹部128上。第一绝缘层131可以防止第二区域S2的有源层126由于与半导体结构120的侧壁接触的有源层126的氧化而被持续氧化。
如将参考图7A描述的那样，当半导体结构120产生紫外光时，由于半导体结构120具有高带隙能量，所以半导体结构120的电流扩散特性可能降低，并且有效发射区域可能变小。例如，当半导体结构120包括GaN基化合物半导体时，半导体结构由包含大量Al的AlxGa(1-x)N(0≤x≤1)制成以发射紫外光。这里，随着表示Al含量的x值增加，半导体结构120的电阻可能增加，因此，半导体结构120的电流扩散和电流注入特性可能降低。例如，电流可以在第二区域S2中扩散。因此，即使当半导体器件10具有第一凹部128时，半导体器件10也可以保持光输出。此外，有源层126中被湿气等氧化的区域可以被第一凹部128限制在第一凹部128外侧的区域(即，第一区域S1)，使得第一凹部128可以通过保护设置在有效发射区域中的有源层126(即，第二区域S2的有源层126)免受氧化来保持光输出。
此外，半导体结构120的上表面的面积与第一凹部128的下表面的面积的比率可以在1：0.01至1：0.03的范围内。
当半导体结构120的上表面的面积与第一凹部128的下表面的面积的比率小于1：0.01时，难以防止由污染物导致的有源层126的氧化。当半导体结构120的上表面的面积与第一凹部128的下表面的面积的比率大于1：0.03时，光效率降低。
此外，第一凹部128与半导体结构120的外表面之间的最大分隔距离W4(参见图3)可以在3μm至5μm的范围内。这可以根据半导体器件或半导体结构的尺寸进行修改。
此外，第一凹部128的上表面可以具有3μm至5μm的最小水平宽度W5(参见图3)。此外，当半导体器件具有第二凹部129时，第二凹部129的上表面的最小宽度W2(将在下面描述)可以是第二凹部129设置在第二导电型半导体层127的底表面上的宽度。宽度可以是水平方向(x方向)上的长度。
此外，第二凹部129可以设置在第二区域S2中，即，可以在竖直方向(y方向)上与第二区域S2重叠。因此，第二凹部129可以相对于第一凹部128设置在半导体结构120内侧。
第一电极142可以设置在第二凹部129中，并且可以电连接到第一导电型半导体层124。
第一电极142可以设置在有源层126的低浓度层124b上，以确保相对平滑的电流注入特性。也就是说，优选地，第二凹部129应该形成为占据有源层126的低浓度层124b的区域。这是因为有源层126的高浓度层124a具有高Al浓度并因此具有相对低的电流扩散特性。
此外，第一电极142可以在竖直方向(y方向)上与第二区域S2重叠。可以通过第二区域S2中的第一电极142注入电流，并且半导体结构120可以产生光。
第二电极146可以设置在第一导电型半导体层127的下部上，并且可以电连接到第一导电型半导体层127。
第一电极142和第二电极146可以是欧姆电极。第一电极142和第二电极146可以包括选自铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IZO氮化物(IZON)、Al-Ga ZnO(AGZO)、In-Ga ZnO(IGZO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au和Hf中的至少一种，但是本发明不限于这些材料。在示例中，第一电极142可以包括多个金属层(例如，Cr/Al/Ni)，第二电极146可以包括ITO。
第一绝缘层131可以设置在半导体结构120的下部，并且可以使第一电极142与有源层126和第二导电型半导体层127电绝缘。此外，第一绝缘层131可以使第二电极146和第二导电层150与第一导电层165电绝缘。此外，第一绝缘层131可以防止有源层126的侧表面在半导体器件10的工艺期间被氧化。
此外，第一绝缘层131可以形成在半导体结构120排除设置了第一电极142和第二电极146的位置的下部。也就是说，第一绝缘层131可以设置在
第一凹部128中。因此，第一绝缘层131可以增加第一区域S1的有源层126和第二区域S2的有源层126通过第一导电型半导体层124彼此连接的距离。
第一绝缘层131可以由选自由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2和AlN构成的群组中的至少一种制成，但是本发明不限于此。第一绝缘层131可以形成为单层或多层。在示例中，第一绝缘层131可以是具有多层结构的分布式布拉格反射器(DBR)，包括Si氧化物或Ti化合物。然而，本发明不必限于此，并且第一绝缘层131可以具有各种反射结构。
此外，当第一绝缘层131执行反射功能时，第一绝缘层131可以通过向上反射从有源层126发射到侧表面的光来提高光提取效率。在这种情况下，随着第二凹部129的数量增加，可以进一步提高光提取效率。
此外，第一电极142的宽度W3可以在24μm至50μm的范围内。当满足该范围时，有利的是扩散电流，并且可以设置大量的第一电极142。当第一电极142的宽度W3为24μm或更大时，可以充分确保注入第一导电型半导体层124的电流。当第一电极142的宽度W3为50μm或更小时，可以在第一导电型半导体层124中充分确保多个第一电极142，从而确保电流扩散特性。这里，当第一电极142具有圆形形状时第一电极142的宽度W3可以是直径，并且当第一电极142具有椭圆形或多边形结构时第一电极142的宽度W3可以是最大宽度。如上所述，宽度可以是水平方向(x方向)上的长度。
此外，可以通过改变第二凹部129的数量来控制半导体结构120的光输出。这将在稍后参考图7A和7B详细描述。
第二凹部129在竖直方向(y方向)上的最小长度h1可以等于第一凹部128在竖直方向(y方向)上的最小长度h1。因此，第二凹部129可以在水平方向(x方向)上与第一凹部128重叠。第二凹部129的倾斜角θ1可以与第一凹部128的倾斜角θ2相同。
由于这种配置，第一凹部128和第二凹部129可以在同一工艺中同时形成。因此，可以通过简化的工艺实现根据第一示例性实施例的半导体器件10。然而，本发明不限于这种工艺。
第二凹部129的倾斜角θ1和第一凹部128的倾斜角θ2可以是由第一绝缘层131和水平面(x-z平面)形成的角度。
第二凹部129的最小宽度W2可以是第二凹部129与第一导电型半导体层124接触的最小宽度。
第二凹部129的最大宽度W1可以在38μm至60μm的范围内。在该范围内，可以设置多个第一电极142以有利于电流扩散。第二凹部129的最大宽度W1可以被定义为第二凹部被放置在第二导电型半导体层127的下部的最宽区域。当第二凹部129具有圆形形状时第二凹部129的宽度W1可以是直径，并且当第二凹部129具有椭圆形或多边形结构时第二凹部129的宽度W1可以是最大宽度。
第二凹部129的宽度W1可以是第二凹部129相对于第二导电型半导体层127的下表面的宽度。
当第二凹部129的宽度W1为38μm或更大并且第一电极142设置在第二凹部129中时，可以确保一种工艺余量，该工艺余量用于确保电连接第一电极142和导电型半导体层124的区域。当宽度为60μm或更小时，可以防止有源层126的体积增加(减小有源层126的体积以便设置第一电极142)，这导致发光效率降低。
第二凹部129的倾斜角θ1可以在70°至90°的范围内。当满足这样的区域范围时，在上表面上形成第一电极142可能是有利的，并且当满足这样的区域范围时，可以形成大量的第二凹部129。
当倾斜角θ1小于70°时，可以增加有源层126的面积，但是可能减小要设置第一电极142的面积。因此，可能降低电流注入特性，并且可能降低发光效率。因此，可以通过使用第二凹部129的倾斜角θ1来调节第一电极142的面积与第二电极146的面积的比率。
第二电极146可以比第一绝缘层131薄。因此，可以确保围绕第二电极146的第二导电层150和第二绝缘层132的台阶覆盖特性。此外，可以提高半导体器件10的可靠性。第二电极146和第一绝缘层131之间的第一分隔距离D1可以在1μm至4μm的范围内。当第一分隔距离D1为1μm或更大时，可以确保在第一绝缘层131之间设置第二电极146的工艺的工艺余量，从而改善半导体器件10的电特性、光学特性和可靠性。当第一分隔距离D1为4μm或更小时，可以确保设置第二电极146的整个区域并且改善半导体器件10的工作电压特性。
第二导电层150可以覆盖第二电极146。因此，第二电极焊盘166、第二导电层150和第二电极146可以形成一个电通道。
第二导电层150可以围绕第二电极146并且可以设置为与第一绝缘层131的下表面接触。第二导电层150可以由相对于第一绝缘层131具有高粘附力的材料制成。第二导电层150可以由选自由Cr、Ti、Ni、Au及其合金构成的群组的一种材料制成，并且可以包括单层或多层。
第二导电层150可以设置在第一绝缘层131的下部。第二导电层150可以设置在第一绝缘层131和第二绝缘层132之间，这将在稍后描述。因此，可以通过第一绝缘层131和第二绝缘层132保护第二导电层150免受外部湿气或污染物的渗透。此外，第二导电层150可以设置在半导体器件10中并且可以被第一绝缘层131和第二绝缘层132围绕，使其不暴露于半导体器件10的最外表面。
此外，第二导电层150可以设置在衬底170上，并且可以设置在电极焊盘166和半导体结构120以及衬底170之间。第二导电层150可以设置在第一绝缘层131和第二电极146之间。第二导电层150可以在第一分隔距离D1内与第二电极146的侧表面和上表面以及第一绝缘层131的侧表面和上表面接触。此外，第二导电层150和第二导电型半导体层127彼此接触以形成肖特基结的区域可以存在于第一分隔距离D1内。由于肖特基结的形成，可以促进电流扩散。然而，本发明不限于这种配置，并且第二导电层150可以自由地设置在第二导电层150和第二导电型半导体层127之间的电阻大于第二电极146和第二导电型半导体层127之间的电阻的范围内。此外，根据半导体器件10的结构，第二导电层150可以不存在，但是本发明不限于此。
此外，第二导电层150可以具有第一导电区域150-1和第二导电区域150-2。首先，第一导电区域150-1可以设置在第一凹部128内侧，并且第二导电区域150-2可以从第一导电区域150-1延伸到电极焊盘166。
此外，大部分第二导电层150可以被第一凹部128围绕。然而，第二导电层150可以从与电极焊盘166相邻的部分延伸到设置在半导体结构120外侧的电极焊盘166。即，第一导电区域150-1可以被第一凹部128围绕，并且第二导电区域150-2可以从第一导电区域150-1延伸到设置在半导体结构120外侧的电极焊盘166。将参考图7D详细描述第一导电区域150-1和第二导电区域150-2。
反射层(未示出)可以设置在第二导电层150上。反射层(未示出)可以设置在第二电极146和第二导电层150之间，并且具体地，可以设置在第二电极146的下部。
此外，反射层(未示出)可以电连接第二电极146和第二导电层150。当存在反射层(未示出)时，第二电极焊盘166、第二导电层150、反射层(未示出)以及第二电极146可以形成一个电通道。
此外，反射层(未示出)可以由具有高反射率的材料制成，并且可以包括Ag和Rh中的任何一种，但是本发明不限于这些材料。
第二绝缘层132可以使第二电极146和第二导电层150与第一导电层165电绝缘。
第一导电层165可以穿过第二绝缘层132并且可以电连接到第一电极142。第二绝缘层132和第一绝缘层131可以由相同材料或不同材料制成。
根据示例性实施例，由于第二绝缘层132在第一电极142和第二电极146之间的区域中设置在第一绝缘层131上，所以即使第二绝缘层132有缺陷时，第一绝缘层131也可以防止外部湿气和/或其他污染物的渗透。在示例中，当第一绝缘层131和第二绝缘层132形成为单层时，诸如裂缝的缺陷可以容易地在厚度方向上传播。因此，外部湿气或污染物可能通过暴露于外部的缺陷渗透半导体结构120。
然而，根据示例性实施例，由于分隔的第二绝缘层132设置在第一绝缘层131上，因此形成在第一绝缘层131中的缺陷几乎不会传播到第二绝缘层132。即，第一绝缘层132和第二绝缘层132之间的界面可用于屏蔽缺陷的传播。
参考图1，如上所述，第二导电层150可以电连接第二电极146和第二电极焊盘166。
第二电极146可以直接设置在第二导电型半导体层127中。当第二导电型半导体层127包括AlGaN时，由于低导电性，空穴注入可能不平滑。因此，需要适当地调节第二导电型半导体层127的Al组分。第二导电层150可以由选自Cr、Ti、Ni、Au及其合金中的一种材料制成，并且可以包括单层或多层。
参考图3，结合层165距第一凹部128中的最下表面132a的最大高度h3可以在0.4μm至0.6μm的范围内。这里，最下表面132a表示第二绝缘层132的最下表面。这可以在下面同样地适用。
此外，第二绝缘层132距最下表面132a的最大高度h5可以沿第一凹部128中的竖直方向(y方向)在1.7μm至2.1μm的范围内。此外，第一绝缘层131距最下表面132a的最大高度h6可以沿第一凹部128中的竖直方向(y方向)上在2.4μm至2.6μm的范围内。
再次参考图1，第一导电层165和结合层160可以沿着半导体结构120的下表面和第二凹部129的形状设置。第一导电层165可以由具有高反射率的材料制成。在示例中，第一导电层165可以包括诸如Ti或Ni的金属。
此外，第一导电层165可以提供用于与第一电极142电连接的功能。此外，第一导电层165可以设置为不包括具有高反射率的诸如银(Ag)的材料。在这种情况下，具有高反射率的反射金属层(未示出)可以设置在设置在第二凹部129中的第一电极142与第一导电层165之间以及在第二导电型半导体层127与第一导电层165之间。然而，如上所述，当不存在第二凹部129时，第一导电层165可以不存在于半导体结构120的下部。由于根据半导体器件10的结构，第一导电层165可以设置在第一导电型半导体层124的上部上，本发明不限于这种位置。
结合层160可以包括导电材料。在示例中，结合层160可以包括从由金、锡、铟、铝、硅、银、镍、铜及其合金构成的群组中选择的材料。
衬底170可以由导电材料制成。在示例中，衬底170可以包括金属或半导体材料。衬底170可包括具有高导电率和/或导热率的金属。在这种情况下，在半导体器件10的运行期间产生的热量可以快速释放到外部。此外，当衬底170由导电材料形成时，第一电极142可以通过衬底170从外部接收电流。
衬底170可以包括选自由硅、钼、硅、钨、铜、铝及其合金构成的群组的材料。
钝化层180可以设置在半导体结构120的上表面和侧表面上。钝化层180可以具有200nm至500nm的厚度。当厚度为200nm或更大时，可以保护器件免受外部湿气或外来物质的影响，从而提高器件的电学和光学可靠性。当厚度为500nm或更小时，可以减小施加到半导体器件10的应力，防止半导体器件10的电学和光学可靠性降低，并且降低由增加半导体器件10的工艺时间造成的半导体器件10的成本。
可以在半导体结构120的上表面上形成不平坦部分。这种不平坦部分可以提高从半导体结构120发射的光的提取效率。基于紫外波长不平坦部分可以具有不同的平均高度。在UV-C的情况下，不平坦部分具有约300nm至800nm的高度，并且当提供约500nm至约600nm的平均高度时，可以提高光提取效率。
图5A和图5B是示出根据修改示例的半导体器件10'的平面图和截面图，并且图5C示出图5A的另一示例性实施例。
参考图5A和图5B，根据修改示例的半导体器件10'可以包括半导体结构120，半导体结构120包括第一导电型半导体层124、第二导电型半导体层127、有源层126、电连接到第一导电型半导体层124的第一电极142、以及电连接到第二导电型半导体层127的第二电极146。
如上所述，半导体结构120可以包括第一导电型半导体层124、有源层126和第二导电型半导体层127。半导体结构120可以具有穿过半导体层127和有源层126以暴露第一导电型半导体层124的部分区域的第一凹部128。第一电极142、第二电极146和钝化层180的内容可以同样适用。
此外，如上所述，第一凹部128可以沿着半导体结构120的外表面设置，以将半导体结构120分隔成第一区域S1和第二区域S2。类似地，第一凹部128可以在平面上形成闭环。然而，本发明不限于此。
第二区域S2可以位于闭环内侧，并且第一区域S1可以位于闭环外侧。然而，如上所述，半导体结构120可以通过假想线被分成第一区域S1和第二区域S2，该假想线通过沿着半导体结构120的边缘延伸第一凹部128形成。在下文中，将基于第一凹部128形成闭环的情况进行描述。此外，第一区域S1可以与参考图1和图2所描述的内容相同。
当钝化层180剥离时，第一区域S1的有源层126可以位于半导体结构120的外侧，因此可以被外部湿气或污染物氧化。然而，可以通过第一凹部128防止在第一区域S1的有源层126中产生的氧化传播到第二区域S2的有源层126。
第一焊盘192可以设置在第一电极142上。此外，第二焊盘196可以设置在第二电极146上。可以调节第一焊盘192和第二焊盘196的厚度，使得第一焊盘192的上表面和第二焊盘196的上表面位于距半导体器件10'的下表面相同的水平面上。例如，当通过最小化第一电极142的上表面和第二电极146的上表面之间的高度差来将第一电极142和第二电极146彼此结合时，可以减少空隙产生。
如上所述，即使在倒装芯片型半导体器件中，也可以通过第一凹部128容易地防止由外部湿气或污染物引起的第一区域S1的有源层126的氧化。此外，这可以同样地适用于仅具有第一凹部128的竖直型半导体器件。
参考图5C，多个第一凹部128可以沿着半导体结构120的外表面设置，以便彼此间隔开。也就是说，第一凹部128可以不在平面上形成闭环。然而，如上所述，尽管第一区域的有源层126被外部湿气或污染物氧化，但是氧化传播到第二区域的有源层126的路径可以通过第一凹部128延伸，从而防止第二区域S2的有源层126氧化。结果，可以提高半导体器件10'的可靠性。此外，第一区域S1和第二区域S2分别是假想线的外部区域和内部区域，该假想线通过在半导体结构120中延伸并连接彼此间隔开的多个第一凹部128形成。其内容可以与上面参考图1至图3描述的那些相同。
图6A是示出根据第三示例性实施例的半导体器件的平面图，并且图6B是示出根据第四示例性实施例的半导体器件的平面图。
参考图6A，半导体结构120可以包括第一导电型半导体层、有源层126和第二导电型半导体层，并且可以具有穿过第二导电型半导体层和有源层126以暴露第一导电型半导体层的部分区域的第一凹部128。第二凹部129、第一电极142、第二电极和钝化层的内容可以同样适用。
第一凹部128可以沿着半导体结构120的外表面设置。具体地，如稍后将参考图7D所述，第一凹部128可以具有第(1-1)凹部128-1和第(1-2)凹部128-2。
第(1-1)凹部128-1可以沿着半导体结构120的外表面(图7E中的第二边缘表面E2)延伸，邻近电极焊盘166的内表面。此外，第(1-2)凹部128-2可以沿着半导体结构120的相邻外表面(图7E中的第一边缘表面E1)延伸。
在这种情况下，多个第(1-1)凹部128-1可以彼此间隔开，但是第(1-2)凹部128-2可以连续设置。
也就是说，在根据第三示例性实施例的半导体器件中，第一凹部128可以不在平面上形成闭环。然而，当第一区域的有源层126由于外部湿气或污染物而被氧化时，氧化传播到第二区域的有源层126的路径可以通过第一凹部128延伸，从而提高半导体器件的可靠性。这里，第一区域和第二区域分别是假想线的外部区域和内部区域，该假想线通过延伸和连接第(1-1)凹部128-1和第(1-2)凹部128-2形成，并且其内容可以与图1至图3中描述的内容相同。
参考图6B，如上所述，半导体结构120可以包括第一导电型半导体层、有源层和第二导电型半导体层，并且可以具有穿过第二导电型半导体层和有源层以暴露第一导电型半导体层的部分区域的第一凹部128。第二凹部129、第一电极142、第二电极和钝化层的内容可以同样适用。
第一凹部128可以沿着半导体结构120的外表面设置。在这种情况下，多个第一凹部128可以沿着半导体结构120彼此间隔开。也就是说，多个第一凹部128可以如在参考图6A描述的多个第(1-1)凹部128-1中那样彼此间隔开。由于这种配置，在根据第四示例性实施例的半导体器件中，第一凹部128可以不在平面上形成闭环。然而，如上所述，尽管第一区域的有源层126被外部湿气或污染物氧化，但是氧化传播到第二区域的有源层126的路径可以通过第一凹部128延伸，从而防止第二区域的有源层126氧化。结果，可以提高半导体器件的可靠性。此外，第一区域和第二区域分别是假想线的外部区域和内部区域，该假想线通过在半导体结构120中延伸并连接彼此间隔开的多个第一凹部128形成，并且其内容可以是与图1至图3中描述的那些相同。
图7A和图7B是示出根据第二凹部的数量的变化改善光输出的配置的视图，并且图7C至图7E是示出半导体器件的平面图。
首先，参考图7A，当GaN基半导体结构120发射紫外光时，GaN基半导体结构120可以包括铝。当半导体结构120的铝组分增加时，半导体结构120中的电流扩散特性可能降低。此外，当有源层126包括Al以发射紫外光时，在有源层126中，与GaN基蓝色发光器件(横向磁(TM)模式)相比，发射到侧表面的光量增加。TM模式可主要发生在产生紫外光的紫外半导体器件中。
与GaN基蓝色半导体器件相比，降低了紫外半导体器件的电流扩散特性。因此，与GaN基蓝色半导体器件相比，紫外半导体器件需要相对更多的第一电极142。
当铝组分增加时，电流扩散特性可能劣化。参考图7A，电流可以仅在与每个第一电极142相邻的位置处扩散，并且电流密度可以在远离每个第一电极142的位置处快速降低。因此，有效发射区域P2可能变窄。
有效发射区域P2可以被定义为从第一电极142的中心(具有最高电流密度)到边界位置(电流密度为第一电极142的中心的电流密度的40％或更低)的区域。例如，可以根据注入电流的水平和距离第二凹部129的中心40μm范围内的Al组分来调节有效发射区域。
低电流密度区域P3可以具有低电流密度，因此，与有效发光区域P2相比，从其发射的光量可能更小。因此，通过将第一电极142进一步设置在具有低电流密度的低电流密度区域P3中，或者通过使用反射结构，可以改善光输出。
通常，由于发射蓝光的GaN基半导体器件具有相对优异的电流扩散特性，因此优选使第二凹部129和第一电极142的面积最小化。这是因为随着第二凹部129和第一电极142的面积增加，有源层126的面积减小。然而，在示例性实施例的情况下，由于高铝组分导致电流扩散特性相对较低，即使牺牲有源层126的面积，也可能优选增加第一电极142的面积和/或数量以减小低电流密度区域P3或者应当将反射结构设置在低电流密度区域P3中。
参考图7B，当第二凹部129的数量增加到48时，第二凹部129可以以Z字形设置而不是沿横向或纵向以直线设置。在这种情况下，由于低电流密度区域P3的面积减小，所以大多数有源层126可以参与发光。
此外，第一区域S1可以设置为沿着半导体结构120的外表面延伸并且可以不与有效发射区域P2重叠，并且第二区域S2可以与有效发射区域P2重叠，从而可以保持光输出。
在紫外发光器件中，半导体结构120中的电流扩散特性可能降低，并且需要平滑的电流注入以确保半导体结构120中的均匀电流密度特性，从而确保半导体器件的电学和光学特性以及可靠性。因此，为了平滑电流注入，与普通的GaN基半导体结构120相比，可以形成较大量的第二凹部129，并且因此，可以提供第一电极142。
参考图7C，第一凹部128可以设置在半导体结构120中，并且可以不与有效发射区域P2重叠。具体地，由于有效发光区域P2相对于多个第一电极142存在，所以电流可以在有效发光区域P2中扩散。例如，多个第一电极142可以各自形成有效发射区域P2。在这种情况下，有效发光区域P2可以与上述第二区域S2重叠，并且可以不与第一区域S1重叠。也就是说，由于由第一凹部128分开的第二区域S2大于有效发光区域P2，所以可以设置第一凹部128，以便不中断通过第一电极142扩散的电流。因此，即使当根据示例性实施例的半导体器件具有第一凹部128时，也可以不减少光输出。
参考图7D和7E，半导体器件可以具有各种形状。例如，半导体器件可以具有四边形形状并且可以具有多个外表面。半导体器件可以具有第一至第四外表面M1至M4。在这种情况下，半导体器件的外表面可以与衬底170、结合层和第一导电层的最外表面相同。在下文中，将基于衬底170的外表面进行描述。衬底170可以具有多个外表面，例如，第一至第四外表面M1至M4。第一外表面M1和第三外表面M3可以设置为彼此面对，并且第二外表面M2和第四外表面M4可以设置为彼此面对。例如，第一外表面M1和第三外表面M3可以设置在第三方向(z方向)上的两个侧部，并且第二外表面M2和第四外表面M4可以设置在第一方向(x方向)上的两个侧部。
第一至第四外表面M1至M4可以沿不同方向延伸。第一外表面M1和第三外表面M3可以在第一方向(x1和x2方向)上延伸，并且第二外表面M2和第四外表面M4可以在第三方向(z1和z2方向)上延伸。具体地，第一外表面M1可以沿第(1-2)方向(x2方向)延伸，并且第二外表面M2可以沿第(3-2)方向(z2方向)延伸。第三外表面M3可以沿第(1-1)方向(x1方向)延伸，并且第四外表面M4可以沿第(3-1)方向(z1方向)延伸。
此外，衬底170可以具有弯曲表面，多个外表面在弯曲表面上彼此接触，但是本发明不限于此。
半导体器件可以包括衬底170、半导体结构120和电极焊盘166。半导体结构120和电极焊盘166可以设置在衬底170上并且可以彼此间隔开。
首先，衬底170可以具有多个焊盘区域，其中第一至第四外表面(M1至M4)中的至少两个彼此接触，并且电极焊盘166可以设置在焊盘区域中。这里，衬底170可以具有第一焊盘区域Q1和第二焊盘区域Q2，第一外表面M1和第二外表面M2在第一焊盘区域Q1中彼此接触，第二外表面M2和第三外表面M3在第二焊盘区域Q2中彼此接触
半导体器件可以包括至少一个电极焊盘，并且焊盘区域的数量可以根据电极焊盘的数量而改变。例如，当提供一个电极焊盘时，可以仅存在第一焊盘区域Q1，但是本发明不限于此。
在下文中，在衬底170中，电极焊盘166将被描述为设置在第一焊盘区域Q1和第二焊盘区域Q2中。然而，如上所述，电极焊盘166可以设置在第一外表面M1和第四外表面M4彼此接触的焊盘区域中，或者第四外表面M4和第三外表面M3彼此接触的焊盘区域中。
结果，电极焊盘166可以设置在第一焊盘区域Q1和第二焊盘区域Q2中。具体地，电极焊盘166可以具有内表面166a和外表面166b。电极焊盘166的内表面166a是与半导体结构120相邻的侧表面，并且朝向半导体器件的内侧设置。电极焊盘166的外表面166b是与衬底170的外表面(例如，M1、M2或M3)相邻的侧表面。
如上所述，半导体结构120可以设置在衬底170、结合层和第一导电层上，并且可以在竖直方向(y方向)上与衬底170、结合层和第一导电层部分重叠。因此，半导体结构120的外表面可以设置在衬底170的第一至第四外表面M1至M4内侧。这里，术语“内侧”可以是朝向半导体器件的中心O的方向，并且术语“外侧”可以是朝向半导体器件边缘的方向。这里，半导体器件的中心O可以是半导体器件的中心，例如，当半导体器件具有圆形形状时为圆心，以及当半导体器件具有四边形形状(对称)时为连接四边形的相对角的对角线的交叉点。
半导体结构120可以具有沿着与其相邻的衬底170的第一至第四外表面M1至M4设置的第一边缘表面E1和与电极焊盘166的内表面166a相邻的第二边缘表面E2。
第一边缘表面E1可以具有第(1-1)边缘表面E1a、第(1-2)边缘表面E1b、第(1-3)边缘表面E1c和第(1-4)边缘表面E1d。此外，第二边缘面E2可以具有第(2-1)边缘表面E2a和第(2-2)边缘表面E2b，并且可以是弯曲表面。然而，本发明不限于弯曲表面。
首先，第(1-4)边缘表面E1d可以设置在第(1-1)方向(x1方向)的外侧。第(1-1)边缘表面E1a可以设置在第(1-4)边缘表面E1d的第(3-1)方向(z1方向)上的最外侧，并且可以在第(1-2)方向(x2方向)上从第(1-4)边缘表面E1d的一端沿第一外表面M1延伸。第(1-1)边缘表面E1a可以从第一外表面M1延伸到第一外表面M1中的部分区域。
第(2-1)边缘表面E2a可以在第(3-2)方向(z2方向)上从第(1-1)边缘表面E1a的一端延伸，然后在第(1-2)方向(x2方向)上延伸。也就是说，第(2-1)边缘表面E2a可以在半导体器件内侧延伸，然后延伸到半导体器件外侧。因此，第(2-1)边缘表面E2a的延伸方向可以与衬底170的最近外表面的延伸方向不同。这可以同样适用于第(2-2)边缘表面E2b。此外，第(2-1)边缘表面E2a可以是如上所述的弯曲表面，但是本发明不限于此。
第(1-2)边缘表面E1b可以连接到第(2-1)边缘表面E2a，并且可以在第(3-2)方向(z2方向)上从第(2-1)边缘表面E2a的一端沿第(2-2)外表面M2b延伸。第(2-2)边缘表面E2b可以连接到第(1-2)边缘表面E1b，在第(1-1)方向(x1方向)上从第(1-2)边缘表面E1b的一端延伸到第(1-2)边缘表面E1b的部分区域，然后在第(3-2)方向(z2方向)上延伸。此外，第(2-2)边缘表面E2b可以是如上所述的弯曲表面，但是本发明不限于此。
第(1-3)边缘表面E1c可以在第(1-1)方向(x1方向)上从第(2-2)边缘表面E2b的一端延伸。第(1-4)边缘表面E1d可以在第(3-1)方向(z1方向)上从第(1-3)边缘表面E1c的一端延伸，并且可以连接到第(1-1)边缘表面E1a。
此外，第一边缘表面E1的部分区域(例如，端部)可以具有类似于第二边缘表面E2的弯曲形状，但是本发明不限于此。
根据电极焊盘166的数量，半导体结构120中可以仅存在第二边缘表面E2的第(2-1)边缘表面E2a。此外，可以根据电极焊盘166的位置改变焊盘区域的位置。如上所述，可以根据电极焊盘166的位置、数量和形状来改变半导体结构120的边缘表面。
第一凹部128可以沿第一边缘表面E1和第二边缘表面E2延伸。具体地，第一凹部128可以具有沿第二边缘表面E2设置的第(1-1)凹部128-1和沿第一边缘表面E1设置的第(1-2)凹部128-2。
第(1-2)凹部128-1可以沿着与其相邻的半导体结构120的第一边缘表面E1延伸，并且第(1-1)凹部128-1可以沿着与其相邻的半导体结构120的第二边缘表面E2延伸。因此，第(1-1)凹部128-1可以在与最靠近它的衬底170的外表面的延伸方向不同的方向上延伸。
第二导电层150可以设置在第(1-1)凹部128-1的下部。或者，第二导电层150可以不设置在第(1-2)凹部128-2的下部，并且第(1-2)凹部128-2可以在其厚度方向上不与第二导电层150重叠(例如，第一导电区域150-1和第二导电区域150-2，将在下面描述)。第(1-2)凹部128-2可以设置在第一导电区域150-1和半导体结构120的边缘之间。
第二导电层150可以具有第一导电区域150-1和第二导电区域150-2。第一导电区域150-1可以设置在第一凹部128内侧，并且第二导电区域150-2可以从第一导电区域150-1向外延伸，例如，延伸到电极焊盘166。
具体地，第一导电区域150-1可以设置在半导体结构120的第一边缘表面E1和第二边缘表面E2以及衬底170的第一至第四外表面M1至M4内侧。或者，第二导电区域150-2的一部分可以设置在半导体结构120的第一边缘表面E1和第二边缘表面E2与半导体器件的外表面E之间。此外，第二导电区域150-2的一部分可以在第一凹部128的厚度方向上与第一凹部128重叠。
第二导电区域150-2可以设置在第一焊盘区域Q1和第二焊盘区域Q2上。因此，第二导电区域150-2可以电连接到焊盘区域的电极焊盘166，使得第二导电层150可以与电极焊盘166、第二导电层150和第二电极一起形成电通道。
当半导体器件具有第二凹部129时，第一导电区域150-1可以具有多个孔h，以便不与第二凹部129中的第一电极142电连接。多个孔h的最大宽度可以大于第二凹部129的最大宽度，但是本发明不限于这种结构。此外，多个孔h可以具有各种形状，例如圆形和多边形，但是本发明不限于此。
图7F是沿图7E中的J-J'线截取的截面图。
参考图7F，如上所述，第二导电层150可以具有第一导电区域150-1和第二导电区域150-2。
第二导电区域150-2可以具有第(2-1)导电区域至第(2-4)导电区域150-2a至150-2d。
首先，第(2-1)导电区域150-2a可以设置在第一凹部128的下部，并且可以在竖直方向上与第一凹部128重叠。第(2-1)导电区域150-2a可以与第一导电区域150-1接触，可以沿着第一凹部128穿过半导体结构120中的第二导电型半导体层和有源层并且可以设置为占据第一导电型半导体层的部分区域。
具体地，第(2-1)导电区域150-2a可以沿着第一底表面(图1中的f1)和第一至第六侧表面(图1中的f2至f7)设置在第一凹部128的下部上。
第(2-2)导电区域150-2b可以与第(2-1)导电区域150-2a接触，并且可以从第(2-1)导电区域150-2a延伸到电极焊盘166。具体地，第(2-2)导电区域150-2b可以设置到半导体结构120的最外表面。
第(2-3)导电区域150-2c可以与第(2-2)导电区域150-2b接触，并且可以从第(2-2)导电区域150-2b延伸到电极焊盘166。因此，第(2-3)导电区域150-2c可以不在竖直方向上与电极焊盘166重叠。
第(2-4)导电区域150-2d可以与第(2-3)导电区域150-2c接触，并且可以从第(2-3)导电区域150-2c设置在衬底170的外表面和电极焊盘166的外表面166b之间。第(2-4)导电区域150-2d可以设置为在竖直方向上与电极焊盘166重叠并且电连接到电极焊盘166，使得第(2-4)导电区域150-2d可以延伸，从而相对于电极焊盘166的外表面166b向内设置。第(2-4)导电区域150-2d可以设置在衬底170的外表面内侧，并且因此可以不是暴露于外部。因此，可以防止氧化等，从而提高半导体器件的可靠性。
图8A是图7C中的部分K的放大视图，图8B是沿图7C中的I-I'线截取的截面图，并且图8C是示出第一凹部128和第二凹部129的平面图。
首先，参考图8A和8B，第一凹部128的最小宽度W6可以小于第二凹部129的最小宽度W1。具体地，第一凹部128的最小宽度W6与第二凹部129的最小宽度W1的比率可以在1：5至1:19的范围内。
当第一凹部128的最小宽度W6与第二凹部129的最小宽度W1的比率小于1：5时，存在促进由剥离导致的氧化的限制。当第一凹部128的最小宽度W6与第二凹部129的最小宽度W1的比率大于1:19时，用于电流扩散的第二凹部129的数量减少，从而降低了光输出。
此外，如上所述，第二凹部129可以具有中心C。例如，当第二凹部129具有圆形形状时，中心C可以是圆的中心。第二凹部129的中心C可以与第一电极142的中心相同。到电流密度为第一电极142的中心的电流密度的40％或更小的边界位置的距离L可以小于相邻的第二凹部129的中心C之间的宽度W7。具体地，相邻的第二凹部129的中心C之间的宽度W7可以是到边界位置的距离L的至少两倍。由于这种配置，可以容易地执行电流注入，从而改善光输出。
此外，最靠近第一凹部128的第二凹部129与第一凹部128之间的最小宽度W8可以大于到边界位置的距离L。由于第一凹部128设置成不中断通过第二凹部129注入的电流的扩散，所以即使当半导体器件具有第一凹部128时，光输出也不会减小。
参考图8C，第一凹部128的面积Sa与第二凹部129的面积Sb的比率可以在1：6至1:10的范围内。当该比率小于1：6时，第二凹部129占据的半导体器件的比率减小，从而减小了光输出。此外，当该比率大于1:10时，第一凹部128的最大宽度减小以增加蚀刻期间的台面角度，因此制造困难并且台阶部分增加。
图9是示出设置在半导体器件内侧的第二导电层150的平面图。
参考图9，第二导电层150可以包括第一子导电层150a和第二子导电层150b。这里，第一子导电层150a可以是在第二导电层150中在其厚度方向上与半导体结构120重叠的区域，并且第二子导电层150b可以是除第一子导电层150b之外的区域，并且可以与电极焊盘166重叠。
具体地，第二导电层150可以包括多个孔h，以便不与第二凹部129中的第一电极142电连接。多个孔h的最大宽度可以大于第二凹部129的最大宽度。但是，本发明不限于这种结构。
如上所述，导电层150可以通过第二子导电层150b电连接到电极焊盘166，第二子导电层150b在厚度方向上不与半导体结构120重叠。也就是说，第二子导电层150b可以从第一子导电层150a延伸到电极焊盘166。
此外，第二导电层150可以具有朝向半导体器件的外表面延伸的结构。因此，第二导电层150的最外表面可以设置在第一凹部128和半导体器件的最外表面之间。在这种情况下，第二导电层150可以补偿由第一凹部128形成的台面台阶部分。
可以蚀刻第二导电层150以暴露于半导体器件的外表面。在这种情况下，第二子导电层150b的面积与区域Sc的面积的比率可以在1：2至1：4的范围内，区域Sc表示半导体结构没有设置在半导体器件中的区域。当该比率小于1：2时，由于第二子导电层150b接近半导体器件的外表面，因此增加了与外部污染物等接触的风险。当该比率大于1：4时，半导体结构在半导体器件中的面积减小，因此，相对于芯片面积的光输出降低。
图10A至图10B是示出图2的修改示例的视图。
参考图10A，第二凹部129在竖直方向上的最小长度h1可以与第一凹部128在竖直方向上的最小长度h2不同。例如，第二凹部129在竖直方向上的最小长度h1可以大于第一凹部128在竖直方向上的最小长度h2。由于这种配置，在半导体结构120中可以防止由于蚀刻等引起的裂缝。第二凹部129的倾斜角θ1可以与第一凹部128的倾斜角θ2相同。但是，本发明不限于此。
参考图10B，第二凹部129在竖直方向上的最小长度h1可以与第一凹部128在竖直方向上的最小长度h1相同。
第二凹部129的倾斜角θ1可以与第一凹部128的倾斜角θ2不同。第二凹部129的倾斜角θ1可以小于第一凹部128的倾斜角θ2。也就是说，可以减小第一凹部128的最大宽度。
由于这种配置，可以增加设置在第一凹部128和最靠近第一凹部128的第二凹部129之间的有源层126的面积。
本发明不限于这种配置。第二凹部129在竖直方向上的最小长度可以与第一凹部128在竖直方向上的最小长度不同，同时，第二凹部129的倾斜角度可以与第一凹部128的倾斜角度不同。
图11是示出不存在第一凹部的半导体器件的概念图，并且图12是示出图11的半导体器件的可靠性问题的图像。
参考图11，在不存在第一凹部的半导体器件中，半导体结构120可以仅具有第二凹部129。因此，有源层126可以仅通过第二凹部129在空间上分开。在这种情况下，半导体结构120的侧表面可以仅由钝化层180围绕，并且有源层126可以仅由钝化层180保护。
参考图12，当在半导体结构120的侧表面中产生剥离时，有源层126可能暴露，并且侧表面处的有源层126可能由于外部湿气和/或污染物的渗透而被氧化。此外，氧化可以容易地传播到半导体结构120中。在这种情况下，与根据示例性实施例的半导体器件不同，有效发射区域中的有源层126可能被氧化，导致光输出降低。
图13是示出根据本发明示例性实施例的半导体器件封装的概念图，并且图14是示出根据本发明示例性实施例的半导体器件封装的平面图。
参考图13，半导体器件封装包括具有凹槽(开口)3的主体2、设置在主体2中的半导体器件10、以及设置在主体2中并电连接到半导体器件10的一对引线框架5a和5b。半导体器件10可以包括上述所有元件。
主体2可包括反射紫外光的材料或涂层。主体2可以通过堆叠多个层2a、2b、2c、2d和2e形成。多个层2a、2b、2c、2d和2e可包括相同材料或不同材料。在一个示例中，多个层2a、2b、2c、2d和2e可以包括铝材料。
凹槽3可以形成为随着距半导体器件的距离增加而变宽，并且台阶部分3a可以形成在其倾斜表面上。
透明层4可以覆盖凹槽3。透明层4可以由玻璃材料制成，但是本发明不必限于此。透明层4没有特别限制，只要材料能够有效地透射紫外光即可。凹槽3可以是空的。
参考图14，半导体器件10设置在第一引线框架5a上，并且可以通过导线20连接到第二引线框架5b。在这种情况下，第二引线框架5b可以设置为围绕第一引线框架5a的侧表面。
图15A至图15J是示出图1的半导体器件的制造方法的流程图。
根据示例性实施例的半导体器件的制造方法可以包括：生长半导体结构；设置第一凹部和第二凹部；设置第一绝缘层、第一电极和第二电极；设置第二导电层；设置第二绝缘层；设置结合层；设置第一导电层；以及设置钝化层和电极焊盘。
首先，参考图15A，可以生长半导体结构120。半导体结构120可以生长在第一临时衬底T上。例如，可以在第一临时衬底T上生长第一导电型半导体层124、有源层126和第二导电型半导体层127。
第一临时衬底T可以是生长衬底。第一临时衬底T可以由选自蓝宝石(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP和Ge中的至少一种制成，但是本发明不限于这种类型。
此外，半导体结构120可以使用例如金属有机化学气相沉积(MOCVD)方法、化学气相沉积(CVD)方法、等离子体增强化学气相沉积(PECVD)方法、分子束外延(MBE)方法、氢化物气相外延(HVPE)方法等来形成，但是本发明不限于此。
第一导电型半导体层124、有源层126和第二导电型半导体层127的描述可以与上面描述的内容相同。
参考图15B，可以形成第一凹部128和第二凹部129。第一凹部128可以沿着半导体结构120的外表面设置。如上所述，有源层126可以通过第一凹部128分隔成第一区域和第二区域。
第二凹部129可以穿过半导体结构120中的第二导电型半导体层127和有源层126，并且可以设置为占据第一导电型半导体层124的部分区域，如在第一凹部128中那样。如图7A至图7B所示，可以提供多个第二凹部129。
此外，第二凹部129可以通过蚀刻与第一凹部128同时形成。因此，可以最小化工艺。此外，如上所述，第一凹部128和第二凹部129可以在竖直方向上具有相同的倾斜角和相同的厚度。然而，第一凹部128和第二凹部129可以在水平方向上具有不同的宽度。例如，第一凹部128的最小宽度W6可以小于第二凹部129的最小宽度W1。
参考图15C，可以提供第一绝缘层131、第一电极142和第二电极146。可以设置第一绝缘层131，并且可以设置第一电极142和第二电极146。设置的顺序可以是各种各样的。
例如，第一绝缘层131可以设置在半导体结构120的上表面上，并且图案可以形成在设置第一电极142和第二电极146的位置处。第一绝缘层131可以设置在第一凹部128上。
第一电极142可以设置在第一导电型半导体层124的上表面上，并且可以电连接到第一导电型半导体层124。第二电极146可以设置在第一导电型半导体层127的上表面上并且可以电连接到第二导电型半导体层127。
参考图15D，第二导电层150可以设置在第一绝缘层131的上表面上。第二导电层150可以电连接到第二电极146。第一绝缘层131可以使第二导电层150和第一导电型半导体层124彼此电绝缘。第二导电层150可以设置在第一凹部128上。此外，可以蚀刻第二导电层150以便不暴露于半导体器件的外表面。
参考图15E，第二绝缘层132可以设置在半导体结构120上。第二绝缘层132可以设置为围绕第二导电层150。此外，第二绝缘层132可以设置在
第一绝缘层131上，以围绕第一绝缘层131。因此，即使当在第一绝缘层131中产生裂缝时，第二绝缘层132也可以二次保护半导体结构120。
第二绝缘层132可以设置在第二电极142上。第二绝缘层132可以设置为暴露第一电极142的一部分上表面。
参考图15F，第一导电层165可以设置在第二绝缘层132上。第一导电层165可以设置在第一电极142的暴露的上表面上。因此，第一导电层165可以电连接到第一电极142。第二绝缘层132可以使第二电极146和第一导电层165彼此电绝缘。
参考图15G，结合层160可以设置在第一导电层165上，并且结合层160可以包括导电材料。在示例中，结合层160可以包括从由金、锡、铟、铝、硅、银、镍、铜及其合金构成的群组中选择的材料。
参考图15H，第二衬底T'可以设置在结合层160上。第二衬底T'可以与图1中的衬底170相同。如参考图1所述，第二衬底T'可以由导电材料制成。在示例中，第二衬底T'可以包括金属或半导体材料。第二衬底T'可以包括具有优异导电性和/或导热性的金属。在这种情况下，在半导体器件工作期间产生的热量可以快速释放到外部。当第二衬底T'由导电材料制成时，第一电极142可以通过第二衬底T'从外部接收电流。
第二衬底T'可以包括从由硅、钼、硅、钨、铜、铝及其合金构成的组中选择的材料。
参考图15I，第一临时衬底T可以与半导体结构120分隔。例如，半导体结构120和第一临时衬底T可以通过将激光照射到第一临时衬底T上而分隔。然而，本发明不限于这种方法。
参考图15J，钝化层180可以设置在半导体结构120的上表面和侧表面上。如上所述，钝化层180可以具有200nm至500nm的厚度。当厚度为200nm或更大时，可以保护器件免受外部湿气或外来物质的影响，从而提高器件的电学和光学可靠性。当厚度为500nm或更小时，可以减小施加到半导体器件的应力，防止半导体器件的电学和光学可靠性降低，或者降低由半导体器件工艺时间的增加造成的半导体器件的成本。然而，本发明不限于这种配置。
此外，在设置钝化层180之前，可以在半导体结构120的上表面上形成不平坦部分。不平坦部分可以提高从半导体结构120发射的光的提取效率。可以根据半导体结构120中产生的光的波长来不同地调整不平坦部分的高度。此外，可以通过图案形成电极焊盘166。
如参考图13所述，半导体结构120可以设置在半导体器件封装的引线框架上或电路板的电路图案上。半导体器件可以应用于各种类型的光源设备。在示例中，光源设备可包括消毒设备、固化设备、照明设备和显示设备、车灯等。也就是说，半导体器件可以应用于设置在壳体中的各种电子设备以提供光。
消毒设备可以包括根据示例性实施例的半导体器件，以对期望区域进行消毒。消毒设备可以应用于家用电器，例如净水器、空调和冰箱，但是本发明不必限于此。也就是说，消毒设备可以应用于需要消毒的所有各种产品(例如，医疗设备)。
在一个示例中，净水器可以包括根据示例性实施例的消毒设备，以便对循环水进行消毒。消毒设备可以设置在喷嘴或喷射口中，水通过喷嘴或喷射口循环并且可以照射紫外线。在这种情况下，消毒设备可以具有防水结构
固化设备可以包括根据示例性实施例的半导体器件，以固化各种液体。液体可以是最广泛的概念，其包括在暴露于紫外光下固化的各种材料。在示例中，固化设备可以固化各种树脂。固化设备可用于固化化妆品产品，例如美甲。
照明设备可包括衬底、包括根据示例性实施例的半导体器件的光源模块、用于散发光源模块的热量的散热器、以及用于处理或转换从外部供应的电信号并将处理或转换后的电信号提供给光源模块的电源。此外，照明设备可包括灯、前照灯、路灯等。
显示设备可包括底盖、反射板、发光模块、导光板、光学片、显示面板、图像信号输出电路和滤色器。底盖、反射板、发光模块、导光板和光学片可以构成背光单元。
反射板设置在底盖上，并且发光模块发光。导光板设置在反射板的前面，并且沿正向引导从发光模块发射的光，并且光学片包括棱镜片等并且设置在导光板的前面。显示面板设置在光学片的前面，图像信号输出电路将图像信号提供给显示面板，并且滤色器设置在显示器的前面。
当半导体器件用作显示装置的背光单元时，半导体器件可以用作边缘型背光单元或直下型背光单元。
除了上述发光二极管之外，半导体器件可以是激光二极管。
像发光器件一样，激光二极管可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层。此外，激光二极管使用电致发光现象(在该电致发光现象中，在p型第一导电型半导体和n型第二导电型半导体结合之后当电流流过其中时发光)，但是激光二极管具有方向性并且光的相位不同于从发光器件发出的光的相位。也就是说，激光二极管可以使用被称为受激发射和相长干涉现象的现象在特定单一波长(即，单色光束)的相同方向上发射具有相同相位的光，并且，利用上述特性，激光二极管可以用于光通信、医疗设备、半导体处理设备等。
作为光接收器件的一个例子，有一种光电探测器，它是一种检测光并将光的强度转换成电信号的换能器。作为光电探测器，存在光伏电池(硅和硒)、光学转换设备(硫化镉和硒化镉)、光电二极管(PD)(例如，在可见盲光谱区域或者真正的盲光谱区域中具有峰值波长的PD)、光电晶体管、光电倍增管、光电管(例如，真空和充气型)、红外(IR)检测器等，但实施例不限于此。
此外，诸如光电探测器的半导体器件可以使用直接带隙半导体制造，该半导体器件通常具有优异的光转换效率。或者，光电探测器可以具有各种结构，包括使用p-n结的pin型光电探测器(其是最通用的结构)，使用肖特基结的肖特基光电探测器，以及金属-半导体-金属(MSM)型光电探测器。
与发光器件类似，PD可以包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层，并且PD可以配置有p-n结或pin结构。通过施加反向偏压或零偏压来操作PD，并且当光进入PD时，产生电子和空穴，使得电流流动。此时，电流的大小可以与入射在PD上的光的强度大致成比例。
光伏电池或太阳能电池是一种PD并且可以将光转换成电流。与发光器件类似，太阳能电池可包括具有上述结构的第一导电半导体层、有源层和第二导电半导体层。
此外，PD可以通过使用p-n结的普通二极管的整流特性用作电子电路的整流器，并且PD可以通过用作微波电路而应用于振荡电路等。
此外，上述半导体器件不一定仅用半导体实现，并且在某些情况下还可以包括金属材料。例如，诸如光接收器件的半导体器件可以使用Ag、Al、Au、In、Ga、N、Zn、Se、P和As中的至少一种，或者掺杂有p型或n型掺杂剂的半导体材料或本征半导体材料来实现。
根据示例性实施例，可以通过阻挡外部湿气或其他污染物进入半导体器件的发射区域来制造具有改良的可靠性的半导体器件。
此外，可以制造具有优异的光输出和工作电压特性的半导体器件。
根据示例性实施例，半导体器件可以以竖直型实现。然而，本发明不限于此，并且半导体器件可以以倒装芯片类型实现。
本发明的各种有利的优点和效果不限于以上描述，并且在描述本发明的特定示例性实施例的过程中可以更容易地理解本发明的各种有利的优点和效果。
尽管已经参考示例性实施例主要描述了本发明，并且应该理解，本发明不限于所公开的示例性实施例，并且本领域技术人员可以在不脱离本发明的要旨的情况下设计出各种修改和应用。例如，可以修改和实现示例性实施例中具体示出的每个组件。与这些修改和应用有关的差异应被解释为在由所附权利要求限定的本发明的范围内。

Claims (19)

1.一种半导体器件，包括：
半导体结构，包括第一导电型半导体层、第二导电型半导体层、以及设置在所述第一导电型半导体层和所述第二导电型半导体层之间的有源层，
其中所述半导体结构具有第一凹部，所述第一凹部穿过所述第一导电型半导体层的第一部分、所述有源层和所述第二导电型半导体层；以及
多个第二凹部，穿过所述第一导电型半导体层的第二部分、所述有源层和所述第二导电型半导体层，
其中所述第一凹部沿所述半导体结构的外表面设置，
其中所述多个第二凹部被所述第一凹部围绕；
其中，所述第一凹部的最小宽度与所述第二凹部的最小宽度的比率在1：5至1：19的范围内。
2.根据权利要求1所述的半导体器件，还包括第一电极，设置在所述多个第二凹部中，以及
第一绝缘层，设置在所述第一凹部中。
3.根据权利要求1所述的半导体器件，其中所述第一凹部与所述半导体结构的外表面之间的最大分隔距离在3μm至5μm的范围内。
4.根据权利要求1所述的半导体器件，其中所述半导体结构包括由所述第一凹部分隔开的第一区域和第二区域，
其中所述第一区域设置在所述第一凹部和所述半导体结构的最外侧表面之间，以及
其中所述第二区域设置在所述第一凹部内侧。
5.根据权利要求4所述的半导体器件，还包括第二电极，电连接到所述第二区域中的第二导电型半导体层，
其中所述第二电极与所述第一区域中的第二导电半导体层电隔离。
6.根据权利要求5所述的半导体器件，还包括第二导电层，电连接到所述第二电极，
其中所述第二导电层包括第一导电区域和第二导电区域，
其中所述第一导电区域设置在所述第二区域中，
其中所述第二导电区域包括至少一个突出部，所述至少一个突出部延伸超出所述第一凹部。
7.根据权利要求1所述的半导体器件，所述第一导电型半导体层的第一部分的长度和所述第一导电型半导体层的第二部分的长度不相同。
8.根据权利要求1所述的半导体器件，其中所述第一导电型半导体层的第一部分的长度与所述第一导电型半导体层的第二部分的长度相同。
9.根据权利要求1所述的半导体器件，其中所述第一凹部和第二凹部在第二方向上具有相同的最小长度并且在第一方向上彼此有交叠，并且所述第二方向是所述半导体结构的厚度方向。
10.根据权利要求1所述的半导体器件，其中所述第一凹部的倾斜角度与所述第二凹部的倾斜角度相同。
11.一种半导体器件，包括：
衬底，具有多个侧表面，所述多个侧表面在不同方向上延伸；
半导体结构，设置在衬底上，并且包括第一导电型半导体层、第二导电型半导体层以及设置在所述第一导电型半导体层和所述第二导电型半导体层之间的有源层；
电极焊盘，设置在所述衬底上，并且与所述半导体结构间隔开；以及
第二导电层，设置在所述半导体结构和所述电极焊盘与所述衬底之间，
其中所述电极焊盘设置在具有邻近所述侧表面的外表面和邻近所述半导体结构的内表面的焊盘区域中，在所述焊盘区域中，所述多个侧表面彼此接触，以及
所述半导体结构具有第一凹部、第一边缘表面和第二边缘表面，所述第一凹部穿过所述第二导电型半导体层和所述有源层，并且设置在所述第一导电型半导体层的部分区域中，所述第一边缘表面沿着所述衬底的侧表面延伸，所述第二边缘表面沿着所述电极焊盘的内表面延伸，其中
所述第一凹部沿着所述第一边缘表面和所述第二边缘表面延伸，以及
所述第二导电层具有第一导电区域和第二导电区域，所述第一导电区域设置在所述第一凹部内侧，所述第二导电区域从所述第一导电区域延伸到所述电极焊盘；
其中所述半导体结构具有多个第二凹部，所述多个第二凹部穿过所述第二导电型半导体层和所述有源层，并且设置在所述第一导电型半导体层的部分区域中，
其中所述第一凹部沿着所述半导体结构的外表面设置，
其中所述第一凹部围绕所述多个第二凹部；
其中，所述第一凹部的最小宽度与所述第二凹部的最小宽度的比率在1：5至1：19的范围内。
12.根据权利要求11所述的半导体器件，其中所述第一凹部的面积与所述第二凹部的面积的比率在1：6至1：10的范围内。
13.根据权利要求11所述的半导体器件，其中：
所述第一导电区域被所述第一凹部围绕，以及
所述第二导电区域从所述第一导电区域延伸到所述半导体结构的外侧。
14.根据权利要求11所述的半导体器件，
其中所述第一导电区域设置在所述第一边缘表面和第二边缘表面的内侧。
15.根据权利要求11所述的半导体器件，
其中所述第二导电区域的一部分设置在所述半导体结构的第一边缘表面和第二边缘表面与所述衬底的外表面之间。
16.根据权利要求11所述的半导体器件，
所述第一边缘表面的部分区域具有弯曲形状。
17.根据权利要求11所述的半导体器件，
其中所述半导体结构的最大面积与所述第一凹部的面积的比率在1：0.01至1：0.03的范围内。
18.根据权利要求11所述的半导体器件，所述第一凹部和所述半导体结构的外表面之间的最大分隔距离在3μm至5μm的范围内。
19.根据权利要求11所述的半导体器件，其中所述半导体结构具有由所述第一凹部分隔的第一区域和第二区域，所述第一区域是设置在所述半导体结构的侧表面上的第一凹部的外侧的区域，以及所述第二区域是设置在所述第一凹部内侧的区域。
CN201811615152.7A 2017-12-27 2018-12-27 半导体器件 Active CN110034217B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2017-0181407 2017-12-27
KR20170181407 2017-12-27
KR10-2018-0056203 2018-05-16
KR1020180056203A KR102656815B1 (ko) 2017-12-27 2018-05-16 반도체 소자

Publications (2)

Publication Number Publication Date
CN110034217A CN110034217A (zh) 2019-07-19
CN110034217B true CN110034217B (zh) 2023-08-18

Family

ID=67225704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811615152.7A Active CN110034217B (zh) 2017-12-27 2018-12-27 半导体器件

Country Status (4)

Country Link
JP (1) JP7287641B2 (zh)
KR (1) KR102656815B1 (zh)
CN (1) CN110034217B (zh)
TW (1) TWI799483B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021029826A (ja) * 2019-08-28 2021-03-01 株式会社三洋物産 遊技機
CN110911537B (zh) * 2019-11-29 2021-12-28 东莞市中晶半导体科技有限公司 共阴极led芯片及其制作方法
CN113363363B (zh) * 2021-06-02 2022-09-16 厦门三安光电有限公司 半导体发光二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507246A (ja) * 2006-10-18 2010-03-04 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体発光装置のための電気的コンタクト
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
WO2017034356A1 (ko) * 2015-08-25 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20170140014A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 반도체 소자

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP4353167B2 (ja) 2004-10-21 2009-10-28 日亜化学工業株式会社 半導体発光素子とその製造方法
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
KR100597166B1 (ko) * 2005-05-03 2006-07-04 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US9281451B2 (en) * 2012-02-17 2016-03-08 Industrial Technology Research Institute Light emitting element and fabricating method thereof
DE102013105870A1 (de) 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010507246A (ja) * 2006-10-18 2010-03-04 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体発光装置のための電気的コンタクト
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
WO2017034356A1 (ko) * 2015-08-25 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR20170140014A (ko) * 2016-06-10 2017-12-20 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
CN110034217A (zh) 2019-07-19
TW201931624A (zh) 2019-08-01
KR102656815B1 (ko) 2024-04-15
JP7287641B2 (ja) 2023-06-06
KR20190079467A (ko) 2019-07-05
TWI799483B (zh) 2023-04-21
JP2019121800A (ja) 2019-07-22

Similar Documents

Publication Publication Date Title
JP2018529230A (ja) 発光素子およびこれを含む発光素子パッケージ
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
CN110034217B (zh) 半导体器件
US11990567B2 (en) Semiconductor device
KR102564198B1 (ko) 반도체 소자
US11075321B2 (en) Semiconductor device
US11527677B2 (en) Semiconductor device
KR102577859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
CN109564956B (zh) 半导体器件
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102564211B1 (ko) 반도체 소자 및 이의 제조 방법
KR102592990B1 (ko) 반도체 소자 및 제조 방법
US11437555B2 (en) Semiconductor device
KR102502335B1 (ko) 반도체 소자
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20210034206A (ko) 반도체 소자
KR20200072833A (ko) 반도체 소자
KR20190000034A (ko) 반도체 소자
KR20180128230A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR20180045749A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180024998A (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR20180049678A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180063716A (ko) 반도체 소자
KR20180012627A (ko) 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210716

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, Korea

Applicant before: LG INNOTEK Co.,Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant after: Suzhou Liyu Semiconductor Co.,Ltd.

Address before: 215499 No. 168, Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Applicant before: Suzhou Leyu Semiconductor Co.,Ltd.

GR01 Patent grant
GR01 Patent grant