TW201931624A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201931624A
TW201931624A TW107146998A TW107146998A TW201931624A TW 201931624 A TW201931624 A TW 201931624A TW 107146998 A TW107146998 A TW 107146998A TW 107146998 A TW107146998 A TW 107146998A TW 201931624 A TW201931624 A TW 201931624A
Authority
TW
Taiwan
Prior art keywords
groove
layer
conductive
region
disposed
Prior art date
Application number
TW107146998A
Other languages
English (en)
Other versions
TWI799483B (zh
Inventor
金賢珠
朴炯兆
金桓敎
Original Assignee
韓商Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商Ｌｇ伊諾特股份有限公司 filed Critical 韓商Ｌｇ伊諾特股份有限公司
Publication of TW201931624A publication Critical patent/TW201931624A/zh
Application granted granted Critical
Publication of TWI799483B publication Critical patent/TWI799483B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

例示性實施例提供一種半導體裝置，其包括：一半導體結構，其包括一第一導電型半導體層、一第二導電型半導體層，及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層，其中該半導體結構具有：一第一凹槽，該第一凹槽穿過該第二導電型半導體層、該作用層及該第一導電型半導體層之一第一部分；及複數個第二凹槽，其穿過該第二導電型半導體層、該作用層及該第一導電型半導體層之一第二部分，其中該第一凹槽係沿著該半導體結構之一外表面安置，其中該複數個第二凹槽係由該第一凹槽環繞。

Description

半導體裝置 相關申請案之交叉參考
本申請案主張2017年12月27日申請的韓國專利申請案第2017-0181407號及2018年5月16日申請的韓國專利申請案第2018-0056203號的優先權及權益，該申請案的揭露內容之全文係以引用方式併入本文中。
例示性實施例係關於一種半導體裝置。
包括諸如GaN及AlGaN之化合物的半導體裝置可歸因於其許多優點，諸如寬且可容易調整之帶隙能量而不同地用作發光裝置、光接收裝置及各種二極體。
詳言之，使用III-V族或II-VI族合成半導體材料之發光裝置，諸如發光二極體及雷射二極體能夠呈現各種顏色，諸如紅色、綠色、藍色及紫外光，藉助於薄膜生長技術及裝置材料之開發，該等發光裝置能夠使用螢光材料或經由顏色混合以高效率產生白光，且與諸如螢光燈及白熾燈之習知光源相比，具有諸如低功率消耗、半永久使用壽命、快速回應速度、安全性及環境友好性之優點。
另外，當使用III-V族或II-VI族合成半導體材料來製造諸如光偵測器或太陽能電池之光接收裝置時，歸因於元件材料之發展，該光接收裝置藉由吸收各個波長區中之光而產生光電流，使得可使用自伽瑪射線區至無線電波長區之各個波長區中的光。另外，由於光接收裝置具有具快速回應速度、安全性、環境友好性及元件材料容易控制之優點，故光接收裝置亦可容易用於功率控制、微波電路或通信模組。
因此，半導體裝置之應用已擴展至應用為光學通信裝置之傳輸模組、能夠替換冷陰極螢光燈(cold cathode fluorescent lamp;CCFL)的構成液晶顯示(liquid crystal display;LCD)裝置之背光之發光二極體(light-emitting diode;LED)背光；能夠替換螢光燈或白熾燈之白色LED照明裝置；用於車輛之前照燈；交通燈；用於感測氣體或火災之感測器；及其類似者。另外，半導體裝置之應用可擴展至高頻應用電路、另一功率控制裝置及通信模組。
詳言之，經組態以發射在紫外(UV)波長區中之光的發光裝置可歸因於固化作用及殺菌作用而用於固化、醫療及殺菌應用。
最近，已積極地進行對UV發光裝置的研究。然而，存在的問題為：豎直型UV發光裝置難以實施，且歸因於由剝落及濕氣導致的氧化而減小了光輸出。
例示性實施例提供一種豎直型半導體裝置及一種覆晶型半導體裝置。
另外，提供一種具有極佳光提取效率之半導體裝置。
此外，提供一種具有極佳電流散佈效應之半導體裝置。
在例示性實施例中待解決之問題不限於此，且儘管未明確提及，但亦可包括可自下文所描述之技術解決方案或例示性實施例所辨識的目標及效應。
一種根據一例示性實施例之半導體裝置包括：一半導體結構，其包括一第一導電型半導體層、一第二導電型半導體層，及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層，其中該半導體結構具有一第一凹槽，該第一凹槽穿過該第二導電型半導體層及該作用層且安置於該第一導電型半導體層之一部分區中，其中該第一凹槽係沿著該半導體結構之一外表面安置，且具有該第一導電型半導體層之一第一底部表面、相對於該第一導電型半導體層之該第一底部表面向內安置的作用層之一第一側表面，及該第二導電型半導體層之一第二側表面。該第一導電型半導體層之該第一底部表面、該作用層之該第一側表面及該第二導電型 半導體層之該第二側表面曝露於該第一凹槽中。
該第一凹槽可進一步具有安置於該第一底部表面與該第一側表面之間的一第三側表面。
在另一例示性實施例中，該第一凹槽可另外具有該作用層之一第五側表面及該第二導電型半導體層之一第六側表面。該第五側表面可安置為面對該第一側表面。該第二側表面可安置為面對該第六側表面。因此，該第一導電型半導體層之該第一底部表面可相對於該第五側表面及該第六側表面向內安置。
該半導體結構之一上表面之一面積對該第一凹槽之一面積的一比率可在1：0.01至1：0.03之一範圍內。
該第一凹槽與該半導體結構之該外表面之間的一最大分離距離可在3μm至5μm之一範圍內。
該半導體結構可具有由該第一凹槽分離的一第一區及一第二區。該第一區可為安置於該半導體結構之該外表面與曝露於該第一凹槽中的該第二導電型半導體層之第一底部表面之間的一區。該第二區可為安置於該第一凹槽內部的一區。此處，該第一區可為曝露於該第一凹槽中的該第一導電型半導體層之該第一底部表面之一區與該半導體結構之該外表面之間的一區、該作用層之該第一側表面與該半導體結構之該外表面之間的一區，或該第二導電型半導體層之該第二側表面與該半導體結構之該外表面之間的一區。
根據一例示性實施例，該半導體裝置可具有一第二凹槽，該第二凹槽安置於該第二區中且穿過該第二導電型半導體層及該作用層以曝露該第一導電型半導體層之一部分區。
當該半導體裝置具有該第二凹槽時，複數個第二凹槽可彼此間隔開。然而，本發明不限於此，且可提供一個第二凹槽。
該第一凹槽之一面積對該第二凹槽之一面積的一比率可在1：6至1：10之一範圍內。
該半導體裝置可包括：安置於該等第二凹槽中且電連接至該第一導電型半導體層之第一電極；電連接至該第二導電型半導體層之複數 個第二電極；及安置於該第一凹槽中之一絕緣層。
該絕緣層可包括複數個層，例如一第一絕緣層及一第二絕緣層。該第一絕緣層及/或該第二絕緣層可安置於曝露於該第一凹槽中的該第一導電型半導體層之該第一底部表面上。
另外，在包括該第二凹槽之一例示性實施例的狀況下，該第一絕緣層及/或該第二絕緣層及該第一電極可安置於該第二凹槽中。
該等第一電極可在一第二方向上與該第二區重疊，該等第二電極可在該第二方向上與該第二區重疊，且該第二方向可為該半導體結構之一厚度方向。
該第一凹槽及該第二凹槽可在該第二方向上具有相同的最小長度且可在一第一方向上彼此重疊，且該第二方向可為該半導體結構之厚度方向。
該第一凹槽之一傾斜角可與該第二凹槽之一傾斜角相同，但本發明不限於此。
一種根據一例示性實施例之一半導體裝置之製造方法包括使一半導體結構生長及將一第一凹槽及一第二凹槽安置於該半導體結構中，其中該半導體結構包括一第一導電型半導體層、一第二導電型半導體層，及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層；其中該第一凹槽穿過該第二導電型半導體層及該作用層、安置於該第一導電型半導體層之一部分區中且沿著該半導體結構之一外表面安置；且該第二凹槽穿過該第二導電型半導體層及該作用層且安置於該第一導電型半導體層之一部分區中，其中該第一凹槽相對於該第二凹槽鄰近於該半導體結構之側表面而安置。
該外表面可為該半導體結構之一最外表面。該半導體結構可進一步具有一上表面及一下表面。該外表面可安置於該上表面與該下表面之間。另外，歸因於該第一凹槽及該第二凹槽，該半導體結構可進一步具有複數個內表面。該複數個內表面可彼此間隔開。另外，該內表面之一高度可低於該外表面相對於該半導體結構之該下表面之一高度。
該製造方法可進一步包括將一第一絕緣層、一第一電極及一 第二電極安置於該半導體結構上且將一第二絕緣層安置於該第一絕緣層上，其中該第一絕緣層安置於該第一凹槽上。
該第二導電層可電連接至該第二電極。
該製造方法可進一步包括將一第二絕緣層安置於該第二導電層上且將一接合層及一基板安置於該第二絕緣層上。
一種根據一例示性實施例之半導體裝置包括：一基板，其具有在不同方向上延伸之複數個側表面；一半導體結構，其安置於該基板上且包括一第一導電型半導體層、一第二導電型半導體層，及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層；一電極襯墊，其安置於該基板上且與該半導體結構間隔開；及一第二導電層，其安置於該半導體結構及該電極襯墊與該基板之間，其中該電極襯墊安置於其中複數個側表面彼此接觸的一襯墊區中且具有鄰近於該等側表面之一外表面及鄰近於該半導體結構之一內表面；且該半導體結構具有：一第一凹槽，其穿過該第二導電型半導體層及該作用層且安置於該第一導電型半導體層之一部分區中；一第一邊緣表面，其沿著該基板之該側表面延伸；及一第二邊緣表面，其沿著該電極襯墊之該內表面延伸；其中該第一凹槽沿著該第一邊緣表面及該第二邊緣表面延伸；且該第二導電層具有安置於該第一凹槽內部之一第一導電區及自該第一導電區延伸至該電極襯墊之一第二導電區。
2‧‧‧本體
2a‧‧‧層
2b‧‧‧層
2c‧‧‧層
2d‧‧‧層
2e‧‧‧層
3‧‧‧凹槽
3a‧‧‧階梯式部分
4‧‧‧透明層
5a‧‧‧引線框架
5b‧‧‧引線框架
10‧‧‧半導體裝置
10'‧‧‧半導體裝置
20‧‧‧導線
120‧‧‧半導體結構/GaN基半導體結構
124‧‧‧第一導電型半導體層
124a‧‧‧高濃度層
124b‧‧‧低濃度層
126‧‧‧作用層
127‧‧‧第二導電型半導體層
127a‧‧‧第(2-1)導電型半導體層
127b‧‧‧第(2-2)導電型半導體層
127c‧‧‧第(2-3)導電型半導體層
128‧‧‧第一凹槽
128-1‧‧‧第(1-1)凹槽
128-2‧‧‧第(1-2)凹槽
129‧‧‧第二凹槽
131‧‧‧第一絕緣層
132‧‧‧第二絕緣層
132a‧‧‧最低表面
142‧‧‧第一電極
146‧‧‧第二電極
150‧‧‧第二導電層
150a‧‧‧第一子導電層
150b‧‧‧第二子導電層
150-1‧‧‧第一導電區
150-2‧‧‧第二導電區
150-2a‧‧‧第(2-1)導電區
150-2b‧‧‧第(2-2)導電區
150-2c‧‧‧第(2-3)導電區
150-2d‧‧‧第(2-4)導電區
160‧‧‧接合層
165‧‧‧第一導電層
166‧‧‧第二電極襯墊
166a‧‧‧內表面
166b‧‧‧外表面
170‧‧‧基板
180‧‧‧鈍化層
192‧‧‧第一襯墊
196‧‧‧第二襯墊
A‧‧‧部分
B‧‧‧部分
C‧‧‧中心
D1‧‧‧第一分離距離
E1‧‧‧第一邊緣表面
E1a‧‧‧第(1-1)邊緣表面
E1b‧‧‧第(1-2)邊緣表面
E1c‧‧‧第(1-3)邊緣表面
E1d‧‧‧第(1-4)邊緣表面
E2‧‧‧第二邊緣表面/第二邊緣面
E2a‧‧‧第(2-1)邊緣表面
E2b‧‧‧第(2-2)邊緣表面
f1‧‧‧第一底部表面
f2‧‧‧第一側表面
f3‧‧‧第二側表面
f4‧‧‧第三側表面
f5‧‧‧第四側表面
f6‧‧‧第五側表面
f7‧‧‧第六表面/第六側表面
h‧‧‧電洞
h1‧‧‧最小長度
h2‧‧‧最小長度
h3‧‧‧最大高度
h5‧‧‧最大高度
h6‧‧‧最大高度
I-I'‧‧‧線
J-J'‧‧‧線
K‧‧‧部分
L‧‧‧距離
M1‧‧‧第一外表面/第一外側表面
M2‧‧‧第二外表面
M3‧‧‧第三外表面
M4‧‧‧第四外表面
O‧‧‧半導體裝置之中心
P2‧‧‧有效發射區
P3‧‧‧低電流密度區
Q1‧‧‧第一襯墊區
Q2‧‧‧第二襯墊區
S1‧‧‧第一區
S2‧‧‧第二區
Sa‧‧‧第一凹槽之面積
Sb‧‧‧第二凹槽之面積
Sc‧‧‧區
T‧‧‧第一暫時基板
T'‧‧‧第二基板
W1‧‧‧最大寬度/最小寬度
W2‧‧‧最小寬度
W3‧‧‧寬度
W4‧‧‧最大分離距離
W5‧‧‧最小水平寬度
W6‧‧‧最小寬度
W7‧‧‧寬度
W8‧‧‧最小寬度
θ1‧‧‧傾斜角
θ2‧‧‧傾斜角
對於一般熟習此項技術者而言，藉由參看附圖詳細地描述例示性實施例，本發明之以上及其他目標、特徵及優點將變得更加顯而易見，在該等圖中：圖1為說明根據第一例示性實施例之半導體裝置的概念圖；圖2為圖1中之部分A的放大視圖；圖3為圖1中之部分B的放大視圖；圖4為說明根據第二例示性實施例之半導體裝置的概念圖；圖5A及圖5B為說明根據經修改實例之半導體裝置的平面圖及橫截面圖；圖5C說明圖5A之另一例示性實施例； 圖6A為說明根據第三例示性實施例之半導體裝置的平面圖；圖6B為說明根據第四例示性實施例之半導體裝置的平面圖；圖7A及7B為說明其中根據第二凹槽之數目改變而改良光輸出的組態的視圖；圖7C至圖7E為說明半導體裝置之平面圖；圖7F為沿著圖7E中之線J-J'所截取的橫截面圖；圖8A為圖7C之部分K的放大視圖；圖8B為沿著圖7C中之線I-I'所截取的橫截面圖；圖8C為說明第一凹槽及第二凹槽之平面圖；圖9為說明安置於半導體裝置內部之第二導電層150的平面圖；圖10A及圖10B為說明圖2之經修改實例的視圖；圖11為說明其中不存在第一凹槽的半導體裝置之概念圖；圖12為展示圖11之半導體裝置之可靠度問題的影像；圖13為說明根據本發明之一例示性實施例之半導體裝置封裝的概念圖；圖14為說明根據本發明之例示性實施例之半導體裝置封裝的平面圖；及圖15A至圖15J為說明圖1之半導體裝置之製造方法的流程圖。
雖然本發明易受各種修改及替代實施例影響，但其特定實施例將在圖式中借助於實例予以描述並展示。然而，應理解，並不意欲將本發明限於所揭示之特定實施例，而正相反，本發明將涵蓋屬於本發明之精神及範疇的所有修改、等效者及替代例。
應理解，儘管包括諸如「第一」、「第二」及其類似者之序數的術語可在本文中用以描述各種元件，但該等元件不受該等術語限制。該等術語僅用以將一元件與另一元件區分開來。舉例而言，在不脫離本發明之範疇的情況下，可將第二元件稱為第一元件，且相似地亦可將第一元件稱為第二元件。術語「及/或(and/or)」包含複數個相關聯的所列項目中之任一者及所有組合。
在一個組件被提及為「連接至」或「接取」另一組件的狀況下，其可直接連接至或接取對應的組件。然而，其之間可能存在其他組件。另一方面，在一個組件被提及為「直接連接至」或「直接接取」另一組件的狀況下，應理解，在其之間可並不存在其他組件。
本文中所使用之術語僅出於描述特定實施例之目的，且並不意欲限制本發明。如本文中所使用，單數形式「一(a/an)」及「該」意欲亦包括複數形式，除非上下文另外明確地指示。應進一步理解，術語「包含(comprise/comprising)」當在本說明書中使用時指定所陳述特徵、整數、步驟、操作、元件、組件及/或其群組之存在，但並不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或添加。
除非另外定義，否則本文所使用之所有術語(包括技術及科學術語)具有與一般熟習本發明所屬之技術者通常理解的相同含義。應進一步理解，諸如常用詞典中所定義之術語的術語應被解譯為具有與其在相關技術的上下文中的含義一致的含義，且不應在理想化或過度正式意義上進行解譯，除非本文中另外明確地定義。
在下文中，將參考附圖詳細描述實例實施例，且將向相同或對應的元件給出相同的參考編號，而不論圖式符號如何，且將省略冗餘描述。
根據本發明之例示性實施例的半導體結構120可輸出在紫外波長範圍內之光。在一實例中，半導體結構120可輸出在近紫外波長範圍內之光(UV-A)、可輸出在遠紫外波長範圍內之光(UV-B)，且可輸出在深紫外波長範圍內之光(UV-C)。波長範圍可藉由半導體結構120中之Al的組成比率判定。另外，半導體結構120可輸出具有各種波長且具有不同強度的光束。輸出光束當中與具有其他波長的光束相比，具有最強強度之光束之峰值波長可落在近紫外光、遠紫外光或深紫外光之範圍內。
在一實例中，UV-A可具有320nm至420nm之波長，UV-B可具有280nm至320nm之波長，且UV-C可具有100nm至280nm之波長。
圖1為說明根據第一例示性實施例之半導體裝置10的概念圖，圖2為圖1中之部分A的放大視圖，且圖3為圖1中之部分B的放大視圖。 圖4為說明根據第二例示性實施例之半導體裝置的概念圖。
參看圖1，根據第一例示性實施例之半導體裝置10可包括：半導體結構120，該半導體結構包括第一導電型半導體層124、第二導電型半導體層127、作用層126；電連接至第一導電型半導體層124之第一電極142；及電連接至第二導電型半導電層127之第二電極146。
第一導電型半導體層124、作用層126及第二導電型半導體層127可在第二方向(y方向)上安置。在以下描述中，每一層之厚度方向，亦即第二方向(y方向)，被定義為豎直方向，且垂直於第二方向(y方向)之第一方向(x方向)被定義為水平方向。第三方向(z方向)為垂直於第一方向及第二方向兩者之方向。
第一導電型半導體層124可使用III-V族或II-IV族化合物半導體或其類似者來實施且可摻雜有第一摻雜劑。第一導電型半導體層124可由選自具有經驗公式Inx1Aly1Ga1-x1-y1N(0x11，0y11且0x1+y11)之半導體材料，諸如GaN、AlGaN、InGaN及InAlGaN中之至少一種材料製成。第一摻雜劑可為n型摻雜劑，諸如Si、Ge、Sn、Se或Te。當第一摻雜劑係n型摻雜劑時，摻雜有第一摻雜劑之第一導電型半導體層124可為n型半導體層。
作用層126可安置於第一導電型半導體層124與第二導電型半導體層127之間。作用層126可為經由第一導電型半導體層124注入之電子(或電洞)與經由第二導電型半導體層127注入之電洞(或電子)重組的層。隨著電子及電洞重組，電子過渡至低能量位準，且作用層126可產生具有對應於稍後將描述之井層之帶隙能量的波長之光，該井層包括於作用層126中。在由半導體裝置10發射之光之波長當中，具有最強強度之光之波長可在紫外光中。紫外光可落在上述近紫外光、遠紫外光或深紫外光之範圍內。
作用層126可具有單井結構、多井結構、單量子井結構、多量子井(multiple quantum well，MQW)結構、量子點結構及量子線結構中之任一者，但作用層126之結構不限於此。
第二導電型半導體層127可形成於作用層126上、可使用III-V族或II-IV族化合物半導體或其類似者來實施，且可摻雜有第二摻雜劑。第 二導電型半導體層127可由具有經驗公式Inx5Aly2Ga1-x5-y2N(0x51，0y21且0x5+y21)之半導體材料製成，或可由選自AlInN、AlGaAs、GaP、GaAs、GaAsP及AlGaInP之材料製成。當第二摻雜劑為p型摻雜劑，諸如Mg、Zn、Ca、Sr或Ba時，摻雜有第二摻雜劑之第二導電型半導體層127可為p型半導體層。
另外，電子阻擋層(圖中未示)可安置於作用層126與第二導電型半導體層127之間。電子阻擋層(圖中未示)可阻擋自第一導電型半導體層124供應至作用層126之電子在不與作用層126中之電洞重組的情況下流入第二導電型半導體層127中，藉此增大了作用層126中之電子與電洞之間的重組機率。電子阻擋層(圖中未示)之能量帶隙可能大於作用層126及/或第二導電型半導體層127之能量帶隙。
電子阻擋層(圖中未示)可包括選自具有經驗公式Inx1Aly1Ga1-x1-y1N(0x11，0y11且0x1+y11)之半導體材料，例如AlGaN、InGaN及InAlGaN中的至少一者，但本發明不限於此。在電子阻擋層(圖中未示)中，可交替地配置具有高鋁組成之第一層(圖中未示)及具有低鋁組成之第二層(圖中未示)。
第一導電型半導體層124、作用層126及第二導電型半導體層127中之每一者可包括鋁。因此，第一導電型半導體層124、作用層126及第二導電型半導體層127可包括AlGaN。然而，本發明不必限於此。
舉例而言，電子阻擋層(圖中未示)可包括50%或90%的鋁組成。當電子阻擋層(圖中未示)之鋁組成小於50%時，用於阻擋電子之能量障壁之高度可不足，且電子阻擋層(圖中未示)可吸收自作用層126發射之光。當鋁組成超過90%時，半導體裝置之電特性可降級。
首先，半導體結構120可具有第一凹槽128。第一凹槽128可穿過第二導電型半導體層127及作用層126且可安置於第一導電型半導體層124之部分區中。換言之，第一凹槽128可穿過第二導電型半導體層127、作用層126及第一導電型半導體層之第一部分。
第一凹槽128可具有：第一導電型半導體層124之第一底部表面f1；作用層126之第一側表面f2，其相對於第一導電型半導體層124之第一 底部表面f1向內安置；及第二導電型半導體層127之第二側表面f3。
另外，第一凹槽128可具有第一導電型半導體層124之第三側表面f4，其曝露於第二側表面f3與第一底部表面f1之間。當供僅移除第二導電型半導體層127及作用層126之製程範圍係可能的時，第一凹槽128可具有第二導電型半導體層127之第一側表面f2、作用層126之第二側表面f3及第一導電型半導體層124之第一底部表面f1。亦即，第一導電型半導體層124之底部表面f1可與作用層126之上表面相同。
然而，當在第一凹槽128中考量製程範圍時，第一凹槽128可除了具有第一導電型半導體層124之曝露的第一底部表面f1以外，亦進一步具有第一導電型半導體層124之第三側表面f4。此處，第三側表面f4可為第一導電型半導體層124之曝露的外表面、可相對於第一底部表面f1安置於半導體結構120內部，且可安置於第一底部表面f1與第一側表面f2之間。在圖式中，考量製程範圍，但本發明亦包括如上文所描述製程範圍係可能的狀況。
第一底部表面f1可為安置於第一凹槽128之頂部上之表面。第一底部表面f1可自半導體結構120之外表面向內定位，且可與自豎直方向(y軸方向)延伸且連接至作用層126之上表面的頂部表面相同。
第三側表面f4可自第一底部表面f1在半導體結構120內部延伸且可為第一導電型半導體層124之曝露表面。因此，第三側表面f4可相對於第一底部表面f1安置於半導體結構120之內部。
第一側表面f2可自第一底部表面f1及第三側表面f4在半導體結構120內部延伸，且可為作用層126之曝露表面。因此，第一側表面f2可相對於第一底部表面f1及第三側表面f4安置於半導體結構120之內部。
第二側表面f3可為第二導電型半導體層127之曝露表面，其自第一底部表面f1、第三側表面f4及第一側表面f2在半導體結構120內部延伸。因此，第二側表面f3可相對於第一底部表面f1、第三側表面f4及第一側表面f2安置於半導體結構120之內部。詳言之，在半導體裝置10中，作用層126之第一側表面f2可與半導體結構120之外表面間隔開，且因此可容易防止該作用層126之該第一側表面f2被外部濕氣或污染物氧化。
第一側表面f2、第二側表面f3及第三側表面f4可與半導體結構120之外表面間隔開。
另外，在第一例示性實施例中，半導體結構120可進一步具有第四側表面f5、第五側表面f6及第六表面f7，其安置於第一底部表面f1與半導體結構120之外表面之間。第四側表面f5及第三側表面f4可經安置成面向彼此。在上述例示性實施例之狀況下，第一凹槽128可具有第一底部表面f1、第一側表面f2、第二側表面f3、第三側表面f4、第四側表面f5、第五側表面f6及第六側表面f7。第一底部表面f1可安置於第三側表面f4與第四側表面f5之間、第一側表面f2與第五側表面f6之間，及/或第二側表面f3與第六側表面f7之間。
特定言之，第四側表面f5為第一導電型半導體層124之安置於第一底部表面f1外部的側表面。第五側表面f6為作用層126之安置於第四側表面f5外部的側表面。第六側表面f7為第二導電型半導體層127之安置於第五側表面f6外部的側表面。
另外，第四側表面f5、第五側表面f6及第六側表面f7可相對於半導體結構120之外表面向內安置。亦即，第四側表面f5、第五側表面f6及第六側表面f7可安置於第一底部表面f1(或第一凹槽128)與半導體結構120之最外表面之間。另外，第四側表面f5、第五側表面f6及第六側表面f7可相對於第一底部表面f1與第一側表面f2至第三側表面f4對稱地安置。然而，根據製造方法或其類似者，第四側表面f5可不具有對稱結構。
參看圖4，如上文所描述，根據第二例示性實施例之半導體裝置可包括：半導體結構120，其包括第一導電型半導體層124、第二導電型半導體層127、作用層126；第一電極142，其電連接至第一導電型半導體層124；及第二電極146，其電連接至第二導電型半導電層127。
另外，半導體結構120可包括第一凹槽128。第一凹槽128可沿著半導體結構120之外表面安置。如上文所描述，第一凹槽128可具有第一導電型半導體層124之曝露之第一底部表面f1、作用層126之第一側表面f2，及第二導電型半導體層127之第二側表面f3。相似地，在半導體結構120中，第一側表面f2可安置於第一底部表面f1內部，且第二側表面f3可安置於第一 側表面f2內部。
不同於圖1，在根據第二例示性實施例之半導體裝置中，第一底部表面f1可延伸成與半導體結構120之外表面接觸，且因此，可不存在上述第四側表面。因此，作用層126及第二導電型半導體層127可並不存在於第一凹槽128之外部。
另外，第一凹槽128之第一底部表面f1可與半導體結構120之外表面接觸。在此狀況下，類似於第一例示性實施例，作用層126之由第一凹槽128曝露的第一側表面f2可與半導體結構120之外表面間隔開，藉此防止由外部濕氣及/或其他污染物滲透導致的作用層126氧化。
另外，在該半導體裝置中，半導體結構120之下部結構歸因於第一凹槽128可為杯狀結構，半導體結構120之該下部結構包括第一絕緣層131、第二導電層150、第一導電層165、第二絕緣層132、接合層160及基板170，將對其稍後進行描述。然而，本發明不限於此。
另外，第二導電型半導體層127可包括第(2-1)導電型半導體層127a、第(2-2)導電型半導體層127b及第(2-3)導電型半導體層127c。第(2-1)導電型半導體層127a之鋁組成可小於第(2-2)導電型半導體層127b及第(2-3)導電型半導體層127c之鋁組成。此可同樣適用於根據以上所描述之第一例示性實施例的半導體裝置。
另外，如稍後描述，在半導體裝置中，半導體結構120可進一步具有第二凹槽129，且第二凹槽129可穿過第二導電型半導體層127及作用層126且可安置於第一導電型半導體層124之部分區中。換言之，第二凹槽129可穿過第二導電型半導體層127、作用層126及第一導電型半導體層之第二部分。
第一凹槽128之傾斜角可大於90°且小於145°。該傾斜角可為由第一絕緣層131及水平平面(x-z平面)形成之角度。當該角度小於90°或大於145°時，可降低朝向側表面行進之光由第一絕緣層131向上反射的效應。
再次參看圖1至圖3，在一例示性實施例中，當半導體裝置10包括基板且半導體結構120安置於基板上時，第一電極142可安置於半導體 結構120上且第二電極146可安置於半導體結構120與基板之間。另外，可將此結構施加至諸如稍後將描述之圖5B中的豎直型結構或翻轉型結構。
另外，本發明不限於此，且為了使注入至半導體裝置中之電流之注入特性平滑，半導體結構120可進一步具有穿過第二導電型半導體層127及作用層126且安置於第一導電型半導體層124之部分區中的第二凹槽129。特定言之，由於第一凹槽128相對於第二凹槽129經安置成在比半導體結構120更靠外部的位置，故經由安置於半導體結構120中之第二凹槽129內部的第一電極142注入之電流可在內部區(稍後將描述之第二區S2)中散佈，使得可改良半導體裝置之光提取效率。
當半導體結構120進一步具有第二凹槽129時，第一電極142可電連接至曝露於第二凹槽129中的第一導電型半導體層124。然而，根據例示性實施例之半導體結構120可僅包括第一凹槽128或可包括第一凹槽128及第二凹槽129兩者。
由於第一凹槽128係沿著半導體結構120之外表面安置且穿過第一導電型半導體層124之部分區，故在半導體結構120中，第二導電型半導體層127及作用層126中之每一者可由第一凹槽128分離。亦即，第一凹槽128可在平面(x-z平面)上形成封閉迴路。然而，如稍後描述，由於複數個第一凹槽128係沿著半導體結構120之邊緣安置，故半導體結構120可由由第一凹槽128形成的封閉迴路或假想線分離成第一區S1及第二區S2，該假想線係藉由沿著半導體結構120之邊緣延伸並連接第一凹槽128而形成。舉例而言，第二區S2可位於封閉迴路內部，且第一區S1可位於封閉迴路外部(在下文中，將基於封閉迴路提供描述，但第一區及第二區之內容物可同樣適用，即使當藉由沿著半導體結構120之邊緣延伸並連接第一凹槽128所形成的假想線形成封閉迴路時亦如此)。
特定言之，半導體結構120可由第一凹槽128分離成第一區S1及第二區S2。第一區S1可為半導體結構120自半導體結構120中之第一凹槽128之第一底部表面f1的外部區，且第二區S2可為第一區S1內部之區。第一區S1可為電子及電洞未耦合的非發射區。第二區S2可為安置於第一凹槽128內部之區且因此可為發射區。在此狀況下，第一區S1可為自第一底部表 面f1向外延伸且與半導體結構120之外表面接觸的區。此將在下文予以描述。如所展示，第一區S1不限於此且可為自第一底部表面f1至半導體結構120之最外表面之區。另外，環繞半導體結構120之側表面及上表面的鈍化層180歸因於藉由發光裝置之操作產生之熱、外部高溫或高濕度、與半導體結構120之熱膨脹係數差或其類似者，可自半導體結構120剝落或破裂。當產生此剝落或裂紋時，半導體結構120可歸因於外部濕氣或污染物自外部滲透半導體結構120而氧化。舉例而言，當產生紫外光時，可增加Al濃度以便增加作用層126之能量帶隙。因此，作用層126可易被Al氧化。就此而言，根據例示性實施例之第一凹槽128可阻擋第一區S1之作用層126與第二區S2之作用層126之間的直接連接。因此，如圖1中所展示，當作用層126存在於半導體結構120之側壁上且歸因於剝落而曝露於外部時，作用層126可經氧化。就此而言，半導體結構120中的第一區S1之作用層126與第二區S2之作用層126之間的距離可歸因於由第一凹槽128之分離而增加。因此，在根據第一例示性實施例之半導體裝置10中，即使當第一區S1之作用層126經氧化時，亦可保護第二區S2之作用層126免於氧化。
另外，第一絕緣層131安置於第一凹槽128上。第一絕緣層131可防止第二區S2之作用層126歸因於與半導體結構120之側壁接觸的作用層126之氧化而持續氧化。
如將參看圖7A所描述，當半導體結構120產生紫外光時，由於半導體結構120具有高帶隙能量，故半導體結構120之電流散佈特性可得以降低，且有效的發射區可為小的。舉例而言，當半導體結構120包括GaN基化合物半導體時，該半導體結構係由含有大量Al的AlxGa(1-x)N(0x1)製成以發射紫外光。此處，隨著指示Al含量之x值增大，半導體結構120之電阻可增加，且因此，半導體結構120之電流散佈特性及電流注入特性可降低。舉例而言，電流可散佈於第二區S2中。因此，即使當半導體裝置10具有第一凹槽128時，半導體裝置10亦可維持光輸出。此外，作用層126中之藉由濕氣或其類似者而氧化的區可由第一凹槽128限於第一凹槽128外部之區(亦即，第一區S1)，使得第一凹槽128可藉由保護安置於有效發射區中之作用層126(亦即，第二區S2之作用層126)免於氧化來維持光輸出。
另外，半導體結構120之上表面面積對第一凹槽128之下表面面積之比率可在1：0.01至1：0.03之範圍內。
當半導體結構120之上表面面積對第一凹槽128之下表面面積之比率小於1：0.01時，難以防止由污染物導致的作用層126之氧化。當半導體結構120之上表面面積對第一凹槽128之下表面面積之比率大於1：0.03時，光效率降低。
另外，第一凹槽128與半導體結構120之外表面之間的最大分離距離W4(參看圖3)可在3μm至5μm之範圍內。可根據半導體裝置或半導體結構之大小來修改此最大分離距離。
另外，第一凹槽128之上表面可具有3μm至5μm之最小水平寬度W5(參看圖3)。另外，當半導體裝置具有第二凹槽129時，下文將描述之第二凹槽129之上表面的最小寬度W2可為安置於第二導電型半導體層127之底部表面上的第二凹槽129之寬度。寬度可為在水平方向(x方向)上之長度。
此外，第二凹槽129可安置於第二區S2中，亦即，可在豎直方向(y方向)上與第二區S2重疊。因此，第二凹槽129相對於第一凹槽128可安置於半導體結構120內部。
第一電極142可安置於第二凹槽129中且可電連接至第一導電型半導體層124。
第一電極142可安置於作用層126之低濃度層124b上以便保證相對平滑的電流注入特性。亦即，第二凹槽129較佳形成為佔據作用層126之低濃度層124b之區。此係因為作用層126之高濃度層124a具有高Al濃度且因此具有相對較低的電流擴散特性。
另外，第一電極142可在豎直方向(y方向)上與第二區S2重疊。可經由第一電極142將電流注入至第二區S2中，且半導體結構120可產生光。
第二電極146可安置於第一導電型半導體層127之下部部分上且可電連接至第一導電型半導體層127。
第一電極142及第二電極146可為歐姆電極。第一電極142及 第二電極146可包括選自以下各者中之至少一者：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋁鋅(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦鎵錫(IGTO)、氧化鋁鋅(AZO)、氧化銻錫(ATO)、氧化鎵鋅(GZO)、氮化IZO(IZON)、Al-GaZnO(AGZO)、In-GaZnO(IGZO)、ZnO、IrOx、RuOx、NiO、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Ag、Ni、Cr、Ti、Al、Rh、Pd、Ir、Sn、In、Ru、Mg、Zn、Pt、Au及Hf，但本發明不限於此等材料。在一實例中，第一電極142可包括複數個金屬層(例如Cr/Al/Ni)，且第二電極146可包括ITO。
第一絕緣層131可安置於半導體結構120之下部部分上且可使第一電極142與作用層126及第二導電型半導體層127電絕緣。另外，第一絕緣層131可使第二電極146及第二導電層150與第一導電層165電絕緣。此外，第一絕緣層131可防止作用層126之側表面在半導體裝置10之製程期間被氧化。
另外，第一絕緣層131可形成於半導體結構120之排除安置第一電極142及第二電極146之位置的下部部分上。亦即，第一絕緣層131可安置於第一凹槽128中。結果，第一絕緣層131可增加第一區S1之作用層126及第二區S2之作用層126經由第一導電型半導體層124彼此連接的距離。
第一絕緣層131可由選自由SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2及AlN組成之群組的至少一者製成，但本發明不限於此。第一絕緣層131可形成為單層或多層。在一實例中，第一絕緣層131可為具有多層結構的分散式布瑞格反射器(distributed Bragg reflector；DBR)，包括Si氧化物或Ti化合物。然而，本發明不必限於此，且第一絕緣層131可具有各種反射結構。
另外，當第一絕緣層131執行反射功能時，第一絕緣層131可藉由向上反射自作用層126發射至側表面之光從而改良光提取效率。在此狀況下，隨著第二凹槽129之數目增加，光提取效率可得以進一步改良。
另外，第一電極142之寬度W3可在24μm至50μm之範圍內。當滿足該範圍時，散佈電流係有利的，且可安置大量的第一電極142。當第一電極142之寬度W3為24μm或更大時，有可能充分保證注入至第一導電型 半導體層124中之電流。當第一電極142之寬度W3為50μm或更小時，有可能充分保證第一導電型半導體層124中之複數個第一電極142，藉此保證電流散佈特性。此處，第一電極142之寬度W3可為在第一電極142具有圓形形狀時的直徑，且可為在第一電極142具有橢圓形或多邊形結構時的最大寬度。如上文所描述，寬度可為在水平方向(x方向)上之長度。
另外，可經由第二凹槽129之數目改變來控制半導體結構120之光輸出。此將稍後參看圖7A及圖7B詳細地進行描述。
第二凹槽129在豎直方向(y方向)上之最小長度h2可等於第一凹槽128在豎直方向(y方向)上之最小長度h1。因此，第二凹槽129可在水平方向(x方向)上與第一凹槽128重疊。第二凹槽129之傾斜角θ1可與第一凹槽128之傾斜角θ2相同。
歸因於此組態，第一凹槽128及第二凹槽129可在同一製程中同時形成。因此，可經由簡化製程來實施根據第一例示性實施例之半導體裝置10。然而，本發明不限於此製程。
第二凹槽129之傾斜角θ1及第一凹槽128之傾斜角θ2可為由第一絕緣層131及水平平面(x-z平面)形成之角度。
第二凹槽129之最小寬度W2可為與第一導電型半導體層124接觸的第二凹槽129之最小寬度。
第二凹槽129之最大寬度W1可在38μm至60μm之範圍內。在此範圍內，複數個第一電極142可安置成有利於電流散佈。第二凹槽129之最大寬度W1可被定義為置放於第二導電型半導體層127之下部部分處的第二凹槽之最寬區域。第二凹槽129之寬度W1可為在第二凹槽129具有圓形形狀時的直徑，且可為在第二凹槽129具有橢圓形或多邊形結構時的最大寬度。
第二凹槽129之寬度W1可為第二凹槽129相對於第二導電型半導體層127之下表面之寬度。
當第二凹槽129之寬度W1為38μm或更大且第一電極142安置於第二凹槽129中時，有可能保證製程範圍以保證用於將第一電極142及導電型半導體層124電連接之區域。當寬度為60μm或更小時，有可能防止 減小以便安置第一電極142的作用層126之體積增大，從而引起發光效率減小。
第二凹槽129之傾斜角θ1可在70°至90°之範圍內。當滿足此面積範圍時，可有利的是在上表面上形成第一電極142，且當滿足此面積範圍時，有可能形成大量的第二凹槽129。
當傾斜角θ1小於70°時，可增加作用層126之面積，但可減小待安置第一電極142的面積。因此，電流注入特性可降低，且發光效率可降低。因此，可藉由使用第二凹槽129之傾斜角θ1來調整第一電極142之面積對第二電極146之面積之比率。
第二電極146可薄於第一絕緣層131。因此，有可能保證環繞第二電極146的第二導電層150及第二絕緣層132之步階覆蓋特性。另外，有可能改良半導體裝置10之可靠度。第二電極146與第一絕緣層131之間的第一分離距離D1可在1μm至4μm之範圍內。當第一分離距離D1為1μm或更大時，有可能保證在第一絕緣層131之間安置第二電極146的製程之製程範圍，藉此改良半導體裝置10之電特性、光特性及可靠度。當第一分離距離D1為4μm或更小時，有可能保證安置第二電極146之整個區域且改良半導體裝置10之操作電壓特性。
第二導電層150可覆蓋第二電極146。因此，第二電極襯墊166、第二導電層150及第二電極146可形成一個電通道。
第二導電層150可環繞第二電極146且可安置成與第一絕緣層131之下表面接觸。第二導電層150可由相對於第一絕緣層131具有高黏著力的材料製成。第二導電層150可由選自由Cr、Ti、Ni、Au及其合金組成的群組之一種材料製成，且可包括單層或複數個層。
第二導電層150可安置於第一絕緣層131之下部部分上。第二導電層150可安置於第一絕緣層131與第二絕緣層132之間，其將稍後加以描述。因此，可藉由第一絕緣層131及第二絕緣層132保護第二導電層150免於外部濕氣或污染物滲透。另外，第二導電層150可安置於半導體裝置10中且可由第一絕緣層131及第二絕緣層132環繞以免曝露於半導體裝置10之最外表面處。
此外，第二導電層150可安置於基板170上且可安置於電極襯墊166及半導體結構120與基板170之間。第二導電層150可安置於第一絕緣層131與第二電極146之間。第二導電層150可在第一分離距離D1內與第二電極146之側表面及上表面以及第一絕緣層131之側表面及上表面接觸。另外，第二導電層150及第二導電型半導體層127彼此接觸以形成肖特基接面的區可在第一分離距離D1內存在。歸因於肖特基接面之形成，可促進電流散佈。然而，本發明不限於此組態，且第二導電層150可在第二導電層150與第二導電型半導體層127之間的電阻大於第二電極146與第二導電型半導體層127之間的電阻之範圍內自由安置。另外，根據半導體裝置10之結構，可不存在第二導電層150，但本發明不限於此。
此外，第二導電層150可具有第一導電區150-1及第二導電區150-2。首先，第一導電區150-1可安置於第一凹槽128內部，且第二導電區150-2可自第一導電區150-1延伸至電極襯墊166。
此外，大部分第二導電層150可由第一凹槽128環繞。然而，第二導電層150可自鄰近於電極襯墊166之一部分延伸至安置於半導體結構120外部的電極襯墊166。亦即，第一導電區150-1可由第一凹槽128環繞，且第二導電區150-2可自第一導電區150-1延伸至安置於半導體結構120外部的電極襯墊166。第一導電區150-1及第二導電區150-2將參看圖7D進行詳細描述。
反射層(圖中未示)可安置於第二導電層150上。反射層(圖中未示)可安置於第二電極146與第二導電層150之間，且特定言之，可安置於第二電極146之下部部分上。
另外，反射層(圖中未示)可將第二電極146與第二導電層150電連接。當存在反射層(圖中未示)時，第二電極襯墊166、第二導電層150、反射層(圖中未示)及第二電極146可形成一個電通道。
另外，反射層(圖中未示)可由具有高反射率之材料製成且可包括Ag及Rh中之任一者，但本發明不限於該等材料。
第二絕緣層132可使第二電極146及第二導電層150與第一導電層165電絕緣。
第一導電層165可穿過第二絕緣層132且可電連接至第一電極142。第二絕緣層132及第一絕緣層131可由相同材料或不同材料製成。
根據一例示性實施例，由於第二絕緣層132在第一電極142與第二電極146之間的區中安置於第一絕緣層131上，故即使當第二絕緣層132有缺陷時，第一絕緣層131亦可防止外部濕氣及/或其他污染物滲透。在一實例中，當第一絕緣層131及第二絕緣層132形成為單層時，諸如裂紋之缺陷可容易在厚度方向上傳播。因此，外部濕氣或污染物可經由曝露於外部之缺陷滲透半導體結構120。
然而，根據一例示性實施例，由於單獨的第二絕緣層132安置於第一絕緣層131上，故形成於第一絕緣層131中之缺陷幾乎不傳播至第二絕緣層132。亦即，第一絕緣層131與第二絕緣層132之間的界面可用以屏蔽缺陷之傳播。
參看圖1，如上文所描述，第二導電層150可將第二電極146與第二電極襯墊166電連接。
第二電極146可直接安置於第二導電型半導體層127中。當第二導電型半導體層127包括AlGaN時，電洞注入歸因於低電導率而並不平滑。因此，有必要適當地調整第二導電型半導體層127之Al組成。第二導電層150可由選自Cr、Ti、Ni、Au及其合金之一種材料製成且可包括單層或複數個層。
參看圖3，接合層165距第一凹槽128中之最低表面132a的最大高度h3可在0.4μm至0.6μm之範圍內。此處，最低表面132a意謂第二絕緣層132之最低表面。此在下文可同樣適用。
另外，第二絕緣層132距最低表面132a之最大高度h5可在第一凹槽128中在豎直方向(y方向)上在1.7μm至2.1μm的範圍內。另外，第一絕緣層131距最低表面132a之最大高度h6可在第一凹槽128中在豎直方向(y方向)上在2.4μm至2.6μm的範圍內.
再次參看圖1，第一導電層165及接合層160可沿著半導體結構120之下表面及第二凹槽129之形狀而安置。第一導電層165可由具有高反射率之材料製成。在一實例中，第一導電層165可包括諸如Ti或Ni之金屬。
另外，第一導電層165可提供與第一電極142電連接的功能。此外，第一導電層165可經安置成不包括具有高反射率之材料，諸如銀(Ag)。在此狀況下，具有高反射率之反射金屬層(圖中未示)可安置於在第二凹槽129中安置的第一電極142與第一導電層165之間，及第二導電型半導體層127與第一導電層165之間。然而，如上文所描述，當不存在第二凹槽129時，第一導電層165可並不存在於半導體結構120之下部部分上。由於第一導電層165根據半導體裝置10之結構可安置於第一導電型半導體層124之上部部分上，故本發明不限於此位置。
接合層160可包括導電材料。在一實例中，接合層160可包括選自由金、錫、銦、鋁、矽、銀、鎳、銅及其合金組成的群組之材料。
基板170可由導電材料製成。在一實例中，基板170可包括金屬或半導體材料。基板170可包括具有高電導率及/或熱導率之金屬。在此狀況下，在半導體裝置10之操作期間所產生之熱可快速釋放至外部。另外，當基板170係由導電材料形成時，第一電極142可經由該基板170自外部接收電流。
基板170可包括選自由矽、鉬、矽、鎢、銅、鋁及其合金組成的群組之材料。
鈍化層180可安置於半導體結構120之上表面及側表面上。鈍化層180可具有200nm至500nm之厚度。當厚度為200nm或更大時，可保護裝置不受外部濕氣或外來物質影響，藉此改良裝置之電及光可靠度。當厚度為500nm或更小時，有可能減小施加至半導體裝置10之應力、防止半導體裝置10之電及光可靠度減小，且減少由半導體裝置10之處理時間增加導致的半導體裝置10之成本。
不均勻部分可形成於半導體結構120之上表面上。此不均勻部分可改良自半導體結構120發射之光之提取效率。基於紫外波長，不均勻部分可具有不同的平均高度。在UV-C之狀況下，不均勻部分具有約300nm至800nm之高度，且當提供約500nm至約600nm之平均高度時，光提取效率可得以改良。
圖5A及圖5B為說明根據經修改實例之半導體裝置10'的平 面圖及橫截面圖，且圖5C說明圖5A之另一例示性實施例。
參看圖5A及圖5B，根據經修改實例之半導體裝置10'可包括：半導體結構120，其包括第一導電型半導體層124、第二導電型半導體層127、作用層126；第一電極142，其電連接至第一導電型半導體層124；及第二電極146，其電連接至第二導電型半導電層127。
如上文所描述，半導體結構120可包括第一導電型半導體層124、作用層126及第二導電型半導體層127。該半導體結構120可具有第一凹槽128，該第一凹槽穿過半導體層127及作用層126以曝露第一導電型半導體層124之部分區。第一電極142、第二電極146及鈍化層180之內容物可同樣適用。
另外，如上文所描述，第一凹槽128可沿著半導體結構120之外表面安置，以將半導體結構120分離成第一區S1及第二區S2。相似地，第一凹槽128可在平面上形成封閉迴路。然而，本發明不限於此。
第二區S2可位於封閉迴路內部，且第一區S1可位於封閉迴路外部。然而，如上文所描述，半導體結構120可由藉由沿著半導體結構120之邊緣延伸第一凹槽128而形成的假想線分離成第一區S1及第二區S2。在下文中，將基於第一凹槽128形成封閉迴路之狀況提供描述。另外，第一區S1可與參看圖1及圖2所描述相同。
當鈍化層180被剝落時，第一區S1之作用層126可位於半導體結構120外部且因此可因外部濕氣或污染物而氧化。然而，可防止在第一區S1之作用層126中所產生的氧化由第一凹槽128傳播至第二區S2之作用層126。
第一襯墊192可安置於第一電極142上。另外，第二襯墊196可安置於第二電極146上。第一襯墊192及第二襯墊196之厚度可經調整使得第一襯墊192之上表面及第二襯墊196之上表面位於距半導體裝置10'之下表面相同的位準處。舉例而言，當第一電極142及第二電極146藉由最小化第一電極142之上表面與第二電極146之上表面之間的高度差而彼此接合時，可減少空隙產生。
如上文所描述，即使在覆晶型半導體裝置中，亦可經由第一 凹槽128容易地防止由外部濕氣或污染物造成的第一區S1之作用層126之氧化。另外，此可同樣適用於僅具有第一凹槽128之豎直型半導體裝置。
參看圖5C，複數個第一凹槽128可沿著半導體結構120之外表面安置以便彼此間隔開。亦即，第一凹槽128可不在平面上形成封閉迴路。然而，如上文所描述，儘管第一區之作用層126由於外部濕氣或污染而氧化，但可藉由第一凹槽128擴展氧化傳播至第二區之作用層126所通過的路徑，藉此防止第二區S2之作用層126氧化。結果，可改良半導體裝置10'之可靠度。另外，第一區S1及第二區S2分別為藉由延伸及連接半導體結構120中彼此間隔開的複數個第一凹槽128而形成的假想線之外部區及內部區。其內容物可與上文參看圖1至圖3所描述之內容物相同。
圖6A為說明根據第三例示性實施例之半導體裝置的平面圖，且圖6B為說明根據第四例示性實施例之半導體裝置的平面圖。
參看圖6A，半導體結構120可包括第一導電型半導體層、作用層126及第二導電型半導體層，且可具有第一凹槽128，該第一凹槽穿過第二導電型半導體層及作用層126以曝露第一導電型半導體層之部分區。第二凹槽129、第一電極142、第二電極及鈍化層之內容物可同樣適用。
第一凹槽128可沿著半導體結構120之外表面安置。特定言之，如稍後將參看圖7D所描述，第一凹槽128可具有第(1-1)凹槽128-1及第(1-2)凹槽128-2。
第(1-1)凹槽128-1可沿著半導體結構120之外表面(圖7E中之第二邊緣表面E2)，鄰近於電極襯墊166之內表面而延伸。另外，第(1-2)凹槽128-2可沿著半導體結構120之鄰近的外表面(圖7E中之第一邊緣表面E1)延伸。
在此狀況下，複數個第(1-1)凹槽128-1可彼此間隔開，但可持續安置第(1-2)凹槽128-2。
亦即，在根據第三例示性實施例之半導體裝置中，第一凹槽128可不在平面上形成封閉迴路。然而，當第一區之作用層126歸因於外部濕氣或污染物而氧化時，可藉由第一凹槽128擴展氧化傳播至第二區之作用層126所通過的路徑，藉此改良半導體裝置之可靠度。此處，第一區及第二區 分別為藉由延伸及連接第(1-1)凹槽128-1及第(1-2)凹槽128-2而形成的假想線之外部區及內部區，且其內容物可與圖1至圖3所描述之內容物相同。
參看圖6B，如上文所描述，半導體結構120可包括第一導電型半導體層、作用層及第二導電型半導體層，且可具有第一凹槽128，該第一凹槽穿過第二導電型半導體層及作用層以曝露第一導電型半導體層之部分區。第二凹槽129、第一電極142、第二電極及鈍化層之內容物可同樣適用。
第一凹槽128可沿著半導體結構120之外表面安置。在此狀況下，複數個第一凹槽128可沿著半導體結構120彼此間隔開。亦即，複數個第一凹槽128可彼此間隔開，與在參看圖6A所描述之第(1-1)凹槽128-1中一樣。歸因於此組態，在根據第四例示性實施例之半導體裝置中，第一凹槽128可不在平面上形成封閉迴路。然而，如上文所描述，儘管第一區之作用層126由於外部濕氣或污染而氧化，但可藉由第一凹槽128擴展氧化傳播至第二區之作用層126所通過的路徑，藉此防止第二區之作用層126氧化。結果，可改良半導體裝置之可靠度。另外，第一區及第二區分別為藉由延伸及連接半導體結構120中彼此間隔開的複數個第一凹槽128而形成的假想線之外部區及內部區，且其內容物可與圖1至圖3所描述之內容物相同。
圖7A及7B為說明根據第二凹槽之數目改變來改良光輸出的組態之視圖，且圖7C至圖7E為說明半導體裝置之平面圖。
首先，參看圖7A，當GaN基半導體結構120發射紫外光時，GaN基半導體結構120可包括鋁。當半導體結構120之鋁組成增加時，半導體結構120中之電流散佈特性可降低。另外，當作用層126包括Al以發射紫外光時，在作用層126中，與GaN基藍色發光裝置(橫向磁(transverse magnetic；TM)模式)相比，發射至側表面之光的量得以增加。TM模式可主要出現於產生紫外光的紫外半導體裝置中。
與GaN基藍色半導體裝置相比，紫外半導體裝置之電流散佈特性降低。因此，與GaN基藍色半導體裝置相比，紫外半導體裝置需要相對更多的第一電極142。
當鋁組成增加時，電流散佈特性可能劣化。參看圖7A，電流可僅散佈於鄰近於每個第一電極142之地點處，且在遠離每個第一電極142 之地點處的電流密度可快速降低。因此，有效發射區P2可變窄。
有效發射區P2可被定義為自具有最高電流密度的第一電極142之中心至電流密度為第一電極142之中心之電流密度40%或更小的邊界地點之區。舉例而言，可根據距第二凹槽129之中心40μm之範圍內的注入電流之位準及Al組成來調整有效發射區。
低電流密度區P3可具有低電流密度，且因此，與有效發射區P2相比，自其發射之光之量可較小。因此，可藉由將第一電極142進一步安置於具有低電流密度之低電流密度區P3或藉由使用反射結構來改良光輸出。
通常，由於發射藍光之GaN基半導體裝置具有相對極佳的電流散佈特性，故較佳的是使第二凹槽129及第一電極142之面積最小化。此係因為作用層126之面積隨著第二凹槽129及第一電極142之面積增加而減小。然而，在該例示性實施例之狀況下，由於電流散佈特性歸因於高的鋁組成而相對較低，故即使犧牲了作用層126之面積，亦可較佳的是增加第一電極142之面積及/或數目以減小低電流密度區P3或待安置於低電流密度區P3中的反射結構。
參看圖7B，當第二凹槽129之數目增加至48時，第二凹槽129可以鋸齒形安置，而非以在橫向或縱向方向上之直線安置。在此狀況下，由於低電流密度區P3之面積減小，故大多數作用層126可參與發光。
另外，第一區S1可經安置成沿著半導體結構120之外表面延伸且可不與有效發射區P2重疊，且第二區S2可與有效發射區P2重疊使得可維持光輸出。
在紫外發光裝置中，半導體結構120中之電流散佈特性可降低，且為保證半導體結構120中之均一電流密度特性以保證半導體裝置之電及光特性以及可靠度，需要平滑的電流注入。因此，為了進行平滑的電流注入，與一般GaN基半導體結構120相比，可形成相對大量的第二凹槽129，且因此可提供第一電極142。
參看圖7C，第一凹槽128可安置於半導體結構120中且可不與有效發射區P2重疊。特定言之，由於有效發射區P2相對於複數個第一電 極142存在，故電流可在有效發射區P2中散佈。舉例而言，複數個第一電極142可各自形成有效發射區P2。在此狀況下，有效發射區P2可與上述第二區S2重疊且可不與第一區S1重疊。亦即，由於由第一凹槽128分離之第二區S2大於有效發射區P2，故第一凹槽128可安置成不中斷經由第一電極142之電流散佈。因此，即使當根據例示性實施例之半導體裝置具有第一凹槽128時，光輸出亦可不會減小。
參看圖7D及圖7E，半導體裝置可具有各種形狀。舉例而言，半導體裝置可具有四邊形形狀且可具有複數個外表面。半導體裝置可具有第一外表面M1至第四外表面M4。在此狀況下，半導體裝置之外表面可與基板170、接合層及第一導電層的最外表面相同。在下文中，將基於基板170之外表面提供描述。基板170可具有複數個外表面，例如第一外表面M1至第四外表面M4。第一外表面M1及第三外表面M3可安置成面向彼此，且第二外表面M2及第四外表面M4可安置成面向彼此。舉例而言，第一外表面M1及第三外表面M3可安置於第三方向(z方向)上之兩個側部分處，且第二外表面M2及第四外表面M4可安置於第一方向(x方向)上之兩個側部分處。
第一外表面M1至第四外表面M4可在不同方向上延伸。第一外表面M1及第三外表面M3可在第一方向(x1及x2方向)上延伸，且第二外表面M2及第四外表面M4可在第三方向(z1及z2方向)上延伸。特定言之，第一外表面M1可在第(1-2)方向(x2方向)上延伸，且第二外表面M2可在第(3-2)方向(z2方向)上延伸。第三外表面M3可在第(1-1)方向(x1方向)上延伸，且第四外表面M4可在第(3-1)方向(z1方向)上延伸。
另外，基板170可具有複數個外表面彼此接觸之彎曲表面，但本發明不限於此。
半導體裝置可包括基板170、半導體結構120及電極襯墊166。半導體結構120及電極襯墊166可安置於基板170上且可彼此間隔開。
首先，基板170可具有複數個襯墊區，其中第一外表面至第四外表面(M1至M4)中之至少兩者彼此接觸，且電極襯墊166可安置於該襯墊區中。此處，基板170可具有：第一襯墊區Q1，其中第一外表面M1與第二外表面M2彼此接觸；及第二襯墊區Q2，其中第二外表面M2與第三外表面 M3彼此接觸。
半導體裝置可包括至少一個電極襯墊，且可根據電極襯墊之數目改變襯墊區之數目。舉例而言，當提供一個電極襯墊時，僅可存在第一襯墊區Q1，但本發明不限於此。
在下文中，在基板170中，電極襯墊166將被描述為安置於第一襯墊區Q1及第二襯墊區Q2中。然而，如上文所描述，電極襯墊166可安置於其中第一外側表面M1與第四外表面M4彼此接觸的襯墊區中，或其中第四外表面M4與第三外表面M3彼此接觸的襯墊區中。
結果，電極襯墊166可安置於第一襯墊區Q1及第二襯墊區Q2兩者中。特定言之，電極襯墊166可具有內表面166a及外表面166b。電極襯墊166之內表面166a為鄰近於半導體結構120之側表面且朝向半導體裝置之內部安置。電極襯墊166之外表面166b為鄰近於基板170之外表面(例如M1、M2或M3)的側表面。
如上文所描述，半導體結構120可安置於基板170、接合層及第一導電層上，且可在豎直方向(y方向)上與基板170、接合層及第一導電層部分重疊。因此，半導體結構120之外表面可安置於基板170之第一外表面M1至第四外表面M4之內部。此處術語「內部」可朝向半導體裝置之中心O之方向，且術語「外部」可為朝向半導體裝置之邊緣之方向。此處，半導體裝置之中心O可為半導體裝置之中心，例如當半導體裝置具有圓形形狀時之圓心，及當半導體裝置具有四邊形形狀(對稱的)時連接四邊形之相對角的對角線的交叉點。
半導體結構120可具有沿著鄰近於其的基板170之第一外表面M1至第四外表面M4安置之第一邊緣表面E1，及鄰近於電極襯墊166之內表面166a的第二邊緣表面E2。
第一邊緣表面E1可具有第(1-1)邊緣表面E1a、第(1-2)邊緣表面E1b、第(1-3)邊緣表面E1c及第(1-4)邊緣表面E1d。另外，第二邊緣面E2可具有第(2-1)邊緣表面E2a及第(2-2)邊緣表面E2b且可為彎曲表面。然而，本發明不限於彎曲表面。
首先，第(1-4)邊緣表面E1d可安置於第(1-1)方向(x1方向) 上之外部。第(1-1)邊緣表面E1a可安置於第(1-4)邊緣表面E1d在第(3-1)方向(z1方向)上的最外側處，且可在第(1-2)方向(x2方向)上沿著第一外表面M1自第(1-4)邊緣表面E1d之一末端延伸。第(1-1)邊緣表面E1a可自第一外表面M1延伸至第一外表面M1中之部分區。
第(2-1)邊緣表面E2a可自第(1-1)邊緣表面E1a之一末端在第(3-2)方向(z2方向)上延伸且接著在第(1-2)方向(x2方向)上延伸。亦即，第(2-1)邊緣表面E2a可在半導體裝置內部延伸且接著在半導體裝置外部延伸。因此，第(2-1)邊緣表面E2a之延伸方向可不同於基板170之最接近外表面的延伸方向。此情形可同樣適用於第(2-2)邊緣表面E2b。另外，第(2-1)邊緣表面E2a可為如上文所描述之彎曲表面，但本發明不限於此。
第(1-2)邊緣表面E1b可連接至第(2-1)邊緣表面E2a，且可在第(3-2)方向(z2方向)上沿著第(2-2)外表面M2b自第(2-1)邊緣表面E2a之一末端延伸。第(2-2)邊緣表面E2b可連接至第(1-2)邊緣表面E1b、在第(1-1)方向(x1方向)上自第(1-2)邊緣表面E1b之一末端延伸至第(1-2)邊緣表面E1b之部分區，且接著在第(3-2)方向(z2方向)上延伸。另外，第(2-2)邊緣表面E2b可為如上文所描述之彎曲表面，但本發明不限於此。
第(1-3)邊緣表面E1c可自第(2-2)邊緣表面E2b之一末端在第(1-1)方向(x1方向)上延伸。第(1-4)邊緣表面E1d可自第(1-3)邊緣表面E1c之一末端在第(3-1)方向(z1方向)上延伸且可連接至第(1-1)邊緣表面E1a。
另外，第一邊緣表面E1之部分區(例如一末端)可具有類似於第二邊緣表面E2之彎曲形狀，但本發明不限於此。
根據電極襯墊166之數目，僅第二邊緣表面E2之第(2-1)邊緣表面E2a可存在於半導體結構120中。另外，可根據電極襯墊166之位置改變襯墊區之位置。如上文所描述，可根據電極襯墊166之位置、數目及形狀來改變半導體結構120之邊緣表面。
第一凹槽128可沿著第一邊緣表面E1及第二邊緣表面E2延伸。特定言之，第一凹槽128可具有沿著第二邊緣表面E2安置之第(1-1)凹槽128-1及沿著第一邊緣表面E1安置之第(1-2)凹槽128-2。
第(1-2)凹槽128-2可沿著鄰近於其之半導體結構120之第一 邊緣表面E1延伸，且第(1-1)凹槽128-1可沿著鄰近於其之半導體結構120之第二邊緣表面E2延伸。因此，第(1-1)凹槽128-1可在不同於最接近其之基板170之外表面的延伸方向的方向上延伸。
第二導電層150可安置於第(1-1)凹槽128-1之下部部分上。替代地，第二導電層150可並未安置於第(1-2)凹槽128-2之下部部分上，且第(1-2)凹槽128-2可在其厚度方向上不與第二導電層150(例如下文將描述之第一導電區150-1及第二導電區150-2)重疊。第(1-2)凹槽128-2可安置於第一導電區150-1與半導體結構120之邊緣之間。
第二導電層150可具有第一導電區150-1及第二導電區150-2。第一導電區150-1可安置於第一凹槽128內部，且第二導電區150-2可自第一導電區150-1向外延伸例如至電極襯墊166。
特定言之，第一導電區150-1可安置於半導體結構120之第一邊緣表面E1及第二邊緣表面E2以及基板170之第一外表面M1至第四外表面M4的內部。替代地，第二導電區150-2之一部分可安置於半導體結構120之第一邊緣表面E1及第二邊緣表面E2與半導體裝置之外表面E之間。另外，第二導電區150-2之一部分可在第一凹槽128之厚度方向上與第一凹槽128重疊。
第二導電區150-2可安置於第一襯墊區Q1及第二襯墊區Q2上。因此，第二導電區150-2可電連接至襯墊區之電極襯墊166，使得第二導電層150可與電極襯墊166、第二導電層150及第二電極一起形成電通道。
當半導體裝置具有第二凹槽129時，第一導電區150-1可具有複數個電洞h以免電連接至第二凹槽129中之第一電極142。該複數個電洞h可具有大於第二凹槽129之最大寬度的最大寬度，但本發明不限於此結構。另外，該複數個電洞h可具有各種形狀，諸如圓形形狀及多邊形形狀，但本發明不限於此。
圖7F為沿著圖7E中之線J-J'截取的橫截面圖。
參看圖7F，如上文所描述，第二導電層150可具有第一導電區150-1及第二導電區150-2。
第二導電區150-2可具有第(2-1)導電區150-2a至第(2-4)導電 區150-2d。
首先，第(2-1)導電區150-2a可安置於第一凹槽128之下部部分上且可在豎直方向上與第一凹槽128重疊。第(2-1)導電區150-2a可與第一導電區150-1接觸、可沿著第一凹槽128穿過半導體結構120中之第二導電型半導體層及作用層，且可安置於第一導電型半導體層之部分區中。
特定言之，第(2-1)導電區150-2a可沿著第一底部表面(圖1中之f1)及第一至第六側表面(圖1中之f2至f7)安置於第一凹槽128之下部部分上。
第(2-2)導電區150-2b可與第(2-1)導電區150-2a接觸且可自第(2-1)導電區150-2a延伸至電極襯墊166。特定言之，第(2-2)導電區150-2b可安置為直達半導體結構120之最外表面。
第(2-3)導電區150-2c可與第(2-2)導電區150-2b接觸且可自第(2-2)導電區150-2b延伸至電極襯墊166。因此，第(2-3)導電區150-2c可不在豎直方向上與電極襯墊166重疊。
第(2-4)導電區150-2d可與第(2-3)導電區150-2c接觸，且可自第(2-3)導電區150-2c安置於基板170之外表面與電極襯墊166之外表面166b之間。第(2-4)導電區150-2d可安置成在豎直方向上與電極襯墊166重疊且待電連接至電極襯墊166，使得第(2-4)導電區150-2d可延伸成相對於電極襯墊166之外表面166b向內安置。第(2-4)導電區150-2d可安置於基板170之外表面之內部且因此可並未曝露於外部。因此，可防止氧化及其類似者，藉此改良半導體裝置之可靠度。
圖8A為圖7C中之部分K的放大視圖、圖8B為沿著圖7C中之線I-I'截取的橫截面圖，且圖8C為說明第一凹槽128及第二凹槽129之平面圖。
首先，參看圖8A及圖8B，第一凹槽128之最小寬度W6可小於第二凹槽129之最小寬度W1。特定言之，第一凹槽128之最小寬度W6對第二凹槽129之最小寬度W1之比率可在1：5至1：19之範圍內。
當第一凹槽128之最小寬度W6對第二凹槽129之最小寬度W1之比率小於1：5時，限制在於：促進了藉由剝落之氧化。當第一凹槽128之最小寬度W6對第二凹槽129之最小寬度W1之比率大於1：19時，用於電流 散佈之第二凹槽129之數目減小以減小光輸出。
另外，如上文所描述，第二凹槽129可具有中心C。舉例而言，當第二凹槽129具有圓形形狀時，中心C可為圓心。第二凹槽129之中心C可與第一電極142之中心相同。與電流密度為第一電極142之中心之電流密度之40%或更小的邊界地點相距的距離L可小於鄰近第二凹槽129之中心C之間的寬度W7。特定言之，鄰近第二凹槽129之中心C之間的寬度W7可為與邊界地點相距之距離L的至少兩倍。歸因於此組態，可容易執行電流注入，藉此改良光輸出。
另外，最接近於第一凹槽128之第二凹槽129與該第一凹槽128之間的最小寬度W8可大於與邊界地點相距之距離L。由於第一凹槽128安置成不中斷經由第二凹槽129注入之電流之散佈，故即使當半導體裝置具有第一凹槽128時，光輸出亦可不會減小。
參看圖8C，第一凹槽128之面積Sa對第二凹槽129之面積Sb之比率可在1：6至1：10之範圍內。當該比率小於1：6時，由第二凹槽129佔據之半導體裝置之比率減小，從而減小光輸出。另外，當該比率大於1：10時，第一凹槽128之最大寬度減小以增加蝕刻期間之台面角度，且因此製造係困難的且階梯式部分增加。
圖9為說明安置於半導體裝置內部之第二導電層150的平面圖。
參看圖9，第二導電層150可包括第一子導電層150a及第二子導電層150b。此處，第一子導電層150a可為在其厚度方向上在第二導電層150中與半導體結構120重疊的區，且第二子導電層150b可為排除第一子導電層150b且可與電極襯墊166重疊的區。
特定言之，第二導電層150可包括複數個電洞h以免電連接至第二凹槽129中之第一電極142。該複數個電洞h之最大寬度可大於第二凹槽129之最大寬度，但本發明不限於此結構。
如上文所描述，導電層150可經由第二子導電層150b電連接至電極襯墊166，該第二子導電層150b在厚度方向上不與半導體結構120重疊。亦即，第二子導電層150b可自第一子導電層150a延伸至電極襯墊166。
另外，第二導電層150可具有朝向半導體裝置之外表面延伸的結構。因此，第二導電層150之最外表面可安置於第一凹槽128與半導體裝置之最外表面之間。在此狀況下，第二導電層150可補償由第一凹槽128形成之台面階梯式部分。
第二導電層150可經蝕刻以便曝露於半導體裝置之外表面處。在此狀況下，第二子導電層150b之面積與區Sc之面積之比率可在1：2至1：4之範圍內，該區Sc指示半導體結構未安置於半導體裝置中的區。當該比率小於1：2時，與外部污染物或其類似者接觸的風險增加，此係因為第二子導電層150b接近半導體裝置之外表面。當該比率大於1：4時，半導體裝置中之半導體結構的面積減小，且因此，相對於晶片面積之光輸出減小。
圖10A至圖10B為說明圖2之經修改實例的視圖。
參看圖10A，第二凹槽129在豎直方向上之最小長度h1可不同於第一凹槽128在豎直方向上之最小長度h2。舉例而言，第二凹槽129在豎直方向上之最小長度h1可大於第一凹槽128在豎直方向上之最小長度h2。歸因於此組態，可在半導體結構120中防止歸因於蝕刻或其類似者之裂紋。第二凹槽129之傾斜角θ1可與第一凹槽128之傾斜角θ2相同。然而，本發明不限於此。
參看圖10B，第二凹槽129在豎直方向上之最小長度h1可與第一凹槽128在豎直方向上之最小長度h1相同。
第二凹槽129之傾斜角θ1可不同於第一凹槽128之傾斜角θ2。第二凹槽129之傾斜角θ1可小於第一凹槽128之傾斜角θ2。亦即，第一凹槽128之最大寬度可減小。
歸因於此組態，安置於第一凹槽128與最接近第一凹槽128之第二凹槽129之間的作用層126之面積可增加。
本發明不限於此組態。第二凹槽129在豎直方向上之最小長度可不同於第一凹槽128在豎直方向上之最小長度，且並行地，第二凹槽129之傾斜角可不同於第一凹槽128之傾斜角。
圖11為說明其中不存在第一凹槽的半導體裝置的概念圖，且圖12為展示圖11之半導體裝置之可靠度問題的影像。
參看圖11，在其中不存在第一凹槽的半導體裝置中，半導體結構120可僅具有第二凹槽129。因此，作用層126可僅由第二凹槽129空間上分離。在此狀況下，半導體結構120之側表面可僅由鈍化層180環繞，且作用層126可僅受鈍化層180保護。
參看圖12，當在半導體結構120之側表面中產生剝落時，作用層126可曝露，且側表面處之作用層126可歸因於外部濕氣及/或污染物滲透而氧化。另外，氧化可容易傳播至半導體結構120中。在此狀況下，不同於根據例示性實施例之半導體裝置，有效發射區中之作用層126可經氧化，從而引起光輸出減小。
圖13為說明根據本發明之一例示性實施例之半導體裝置封裝的概念圖，且圖14為說明根據本發明之該例示性實施例之半導體裝置封裝的平面圖。
參看圖13，半導體裝置封裝包括本體2，該本體具有凹槽(開口)3、安置於本體2中之半導體裝置10，及安置於本體2中且電連接至半導體裝置10的一對引線框架5a及5b。半導體裝置10可包括以上所描述之所有元件。
本體2可包括反射紫外光之材料或塗層。本體2可藉由堆疊複數個層2a、2b、2c、2d及2e而形成。該複數個層2a、2b、2c、2d及2e可包括相同材料或不同材料。在一實例中，該複數個層2a、2b、2c、2d及2e可包括鋁材料。
凹槽3可形成為隨著與半導體裝置相距之距離增加而更寬，且階梯式部分3a可形成於其傾斜表面上。
透明層4可覆蓋凹槽3。透明層4可由玻璃材料製成，但本發明不必限於此。透明層4不受特別限制，只要材料能夠有效地透射紫外光即可。凹槽3可為空的。
參看圖14，半導體裝置10安置於第一引線框架5a上且可由導線20連接至第二引線框架5b。在此狀況下，第二引線框架5b可安置為環繞第一引線框架5a之側表面。
圖15A至圖15J為說明圖1之半導體裝置之製造方法的流程 圖。
根據例示性實施例之半導體裝置的製造方法可包括：使半導體結構生長；安置第一凹槽及第二凹槽；安置第一絕緣層、第一電極及第二電極；安置第二導電層；安置第二絕緣層；安置接合層；安置第一導電層；及安置鈍化層及電極襯墊。
首先，參看圖15A，可使半導體結構120生長。可使半導體結構120在第一暫時基板T上生長。舉例而言，可使第一導電型半導體層124、作用層126及第二導電型半導體層127在第一暫時基板T上生長。
第一暫時基板T可為生長基板。第一暫時基板T可由選自藍寶石(Al2O3)、SiC、GaAs、GaN、ZnO、Si、GaP、InP及Ge中之至少一者製成，但本發明不限於此類型。
另外，可使用例如金屬有機化學氣相沈積(metal organic chemical vapor deposition；MOCVD)方法、化學氣相沈積(chemical vapor deposition；CVD)方法、電漿增強式化學氣相沈積(plasma enhanced chemical vapor deposition；PECVD)方法、分子束磊晶(molecular beam epitaxy；MBE)方法、氫化物氣相磊晶(hydride vapor phase epitaxy；HVPE)方法或其類似者來形成半導體結構120，但本發明不限於此。
第一導電型半導體層124、作用層126及第二導電型半導體層127之描述可與相同以上所描述內容相同。
參看圖15B，可形成第一凹槽128及第二凹槽129。第一凹槽128可沿著半導體結構120之外表面安置。如上文所描述，作用層126可由第一凹槽128分離成第一區及第二區。
第二凹槽129可穿過半導體結構120中之第二導電型半導體層127及作用層126，且可與在第一凹槽128中一樣安置於第一導電型半導體層124之部分區中。可如圖7A至圖7B中所展示來提供複數個第二凹槽129。
另外，第二凹槽129可藉由蝕刻與第一凹槽128同時形成。因此，可使製程最小化。另外，如上文所描述，第一凹槽128及第二凹槽129可具有相同傾斜角及在豎直方向上之相同厚度。然而，第一凹槽128及第二凹槽129可在水平方向上具有不同的寬度。舉例而言，第一凹槽128之最小寬度 W6可小於第二凹槽129之最小寬度W1。
參看圖15C，提供第一絕緣層131、第一電極142及第二電極146。可安置第一絕緣層131且可安置第一電極142及第二電極146。安置之次序可為各種各樣的。
舉例而言，第一絕緣層131可安置於半導體結構120之上表面上，且可在安置第一電極142及第二電極146之位置處形成圖案。第一絕緣層131可安置於第一凹槽128中。
第一電極142可安置於第一導電型半導體層124之上表面上且可電連接至第一導電型半導體層124。第二電極146可安置於第一導電型半導體層127之上表面上且可電連接至第二導電型半導體層127。
參看圖15D，第二導電層150可安置於第一絕緣層131之上表面上。第二導電層150可電連接至第二電極146。第一絕緣層131可使第二導電層150及第一導電型半導體層124彼此電絕緣。第二導電層150可安置於第一凹槽128上。另外，第二導電層150可經蝕刻以免曝露於半導體裝置之外表面處。
參看圖15E，第二絕緣層132可安置於半導體結構120上。第二絕緣層132可安置成環繞第二導電層150。另外，第二絕緣層132可安置於第一絕緣層131上以便環繞第一絕緣層131。因此，即使當在第一絕緣層131中產生裂紋時，第二絕緣層132亦可二次保護半導體結構120。
第二絕緣層132可安置於第二電極142上。第二絕緣層132可安置成曝露第一電極142之上表面的一部分。
參看圖15F，第一導電層165可安置於第二絕緣層132上。第一導電層165可安置於第一電極142之曝露的上表面上。因此，第一導電層165可電連接至第一電極142。第二絕緣層132可使第二電極146及第一導電層165彼此電絕緣。
參看圖15G，接合層160可安置於第一導電層165上，且接合層160可包括導電材料。在一實例中，接合層160可包括選自由金、錫、銦、鋁、矽、銀、鎳、銅及其合金組成的群組之材料。
參看圖15H，第二基板T'可安置於接合層160上。第二基板T' 可與圖1中之基板170相同。如參看圖1所描述，第二基板T'可由導電材料製成。在一實例中，第二基板T'可包括金屬或半導體材料。第二基板T'可包括具有極佳電導率及/或熱導率之金屬。在此狀況下，在半導體裝置之操作期間所產生之熱可快速釋放至外部。當第二基板T'係由導電材料製成時，第一電極142可經由第二基板T'自外部接收電流。
第二基板T'可包括選自由矽、鉬、矽、鎢、銅、鋁及其合金組成的群組之材料。
參看圖15I，第一暫時基板T可與半導體結構120分離。舉例而言，可藉由將雷射照射至第一暫時基板T上而將半導體結構120與第一暫時基板T分離。然而，本發明不限於此方法。
參看圖15J，鈍化層180可安置於半導體結構120之上表面及側表面上。如上文所描述，鈍化層180可具有200nm至500nm之厚度。當厚度為200nm或更大時，可保護裝置不受外部濕氣或外來物質影響，藉此改良裝置之電及光可靠度。當厚度為500nm或更小時，有可能減小施加至半導體裝置之應力、防止半導體裝置之電及光可靠度減小，或減少由半導體裝置之處理時間增加導致的半導體裝置之成本。然而，本發明不限於此組態。
另外，在安置鈍化層180之前，可在半導體結構120之上表面上形成不均勻部分。不均勻部分可改良自半導體結構120發射之光之提取效率。可根據在半導體結構120中所產生之光波長不同地調整不均勻部分之高度。另外，可經由圖案形成電極襯墊166。
如參考圖13所描述，半導體結構120可安置於半導體裝置封裝之引線框架上或電路板之電路圖案上。可將半導體裝置應用至各種光源裝置。在一實例中，光源裝置可包括滅菌裝置、固化裝置、照明裝置及顯示裝置、車燈及其類似者。亦即，可將半導體裝置應用至在為了提供光之狀況下安置的各種電子裝置。
滅菌裝置可包括根據例示性實施例之用以將所要區域滅菌的半導體裝置。該滅菌裝置可應用於家用電器，諸如淨水器、空調機及冰箱，但本發明不必限於此。亦即，滅菌裝置可應用於需要滅菌之所有各種產品(例如醫療裝置)。
在一實例中，淨水器可包括根據一例示性實施例之用以將循環水滅菌的滅菌裝置。滅菌裝置可安置於噴嘴或噴射口中，水通過該噴嘴或該噴射口循環且可照射紫外光。在此情況下，滅菌裝置可具有防水結構。
固化設備可包括根據例示性實施例之為了固化各種液體的半導體裝置。液體可為最廣泛概念，其包括在曝露於紫外光之後固化的各種材料。在一實例中，固化裝置可固化各種樹脂。固化裝置可經應用以固化化妝產品，諸如修指甲件。
照明裝置可包括：一基板；一光源模組，其包括根據例示性實施例之半導體裝置；散熱器，其用於使光源模組之熱耗散；及一電源供應器，其用於處理或轉換自外部供應之電信號且將經處理或經轉換之電信號供應至光源模組。另外，照明裝置可包括燈、頭燈、街燈或其類似者。
顯示裝置可包括底蓋、反射板、發光模組、光導板、光學薄片、顯示面板、影像信號輸出電路及彩色濾光片。底蓋、反射板、發光模組、光導板及光學薄片可構成背光單元。
反射板安置於底蓋上，且發光模組發射光。光導板安置於反射板前方且在正向方向上導引自發光模組發射之光，且光學薄片包括稜鏡薄片及其類似者且安置於光導板前方。顯示面板安置於光學薄片前方，影像信號輸出電路將影像信號供應至顯示面板，且彩色濾光片安置於顯示器前方。
當半導體裝置用作顯示裝置之背光單元時，半導體裝置可用作邊緣型背光單元(edge-type backlight unit)或直下型背光單元(direct-type backlight unit)。
半導體裝置除了為以上所描述之發光二極體以外，亦可為雷射二極體。
類似於發光裝置，雷射二極體可包括具有上述結構的第一導電半導體層、作用層及第二導電半導體層。另外，雷射二極體使用電發光現象，其中當在p型第一導電型半導體及n型第二導電型半導體接合之後電流在其中流動時發射光，但雷射二極體之光的方向性及相位不同於自發光裝置發射之光的方向性及相位。亦即，雷射二極體可使用被稱作受激發射之現 象及建設性干涉現象發射在特定單波長(亦即單色光束)下在相同方向上具有相同相位的光，且藉由上述特性，雷射二極體可用於光學通信、醫療設備、半導體處理設備及其類似者。
作為光接收裝置之實例，存在光偵測器，其為偵測光且將光之強度轉換成電信號的一種轉換器。作為光偵測器，存在光伏打電池(矽及硒)、光學轉換裝置(硫化鎘及硒化鎘)、光電二極體(photo diode；PD)(例如具有在可見盲光譜區或真盲光譜區中之峰值波長的PD)、光電晶體、光電倍增管、光電管(例如真空及充氣類型)、紅外線(infra-red；IR)偵測器及其類似者，但實施例不限於此。
另外，可使用通常具有優良的光轉換效率之直接帶隙半導體來製造諸如光偵測器之半導體裝置。替代地，光偵測器可具有多種結構，包括：使用p-n接面之插腳型光偵測器，其為最一般結構；使用肖特基接面之肖特基光偵測器；及金屬-半導體-金屬(metal-semiconductor-metal；MSM)類型光偵測器。
類似於發光裝置，PD可包括具有上述結構的第一導電半導體層、作用層及第二導電半導體層，且PD可經組態有p-n接面或插腳結構。藉由施加反向偏壓或零偏壓來操作PD，且當光進入PD時，產生電子及電洞使得電流流動。此時，電流之量值可與入射於PD上的光之強度大致成比例。
光伏打電池或太陽能電池為一種PD且可將光轉換成電流。類似於發光裝置，太陽電池可包括具有上述結構的第一導電半導體層、作用層及第二導電半導體層。
另外，PD可用作經由使用p-n接面之一般二極體之整流特性的電子電路之整流器，且PD可藉由用作微波電路而應用於振盪電路及其類似者。
另外，上述半導體裝置不必僅藉由半導體來實施，且在一些狀況下可進一步包括金屬材料。舉例而言，可使用Ag、Al、Au、In、Ga、N、Zn、Se、P及As當中之至少一者，或摻雜有p型或n型摻雜劑之半導體材料或純質半導體材料來實施諸如光接收裝置之半導體裝置。
根據一例示性實施例，有可能藉由阻擋外部濕氣或其他污染 物進入半導體裝置之發射區來製造具有改良之可靠度的半導體裝置。
另外，有可能製造具有極佳光輸出及操作電壓特性之半導體裝置。
根據一例示性實施例，半導體裝置可以豎直型予以實施。然而，本發明不限於此，且半導體裝置可以覆晶型予以實施。
本發明之各種及有利的優點及效應不限於上述描述，且在描述本發明之特定例示性實施例期間可更容易理解。
雖然本發明已主要參考例示性實施例加以描述，但應理解，本發明不限於所揭示之例示性實施例，且可由熟習此項技術者在不脫離本發明之要旨的情況下設計各種修改及應用。舉例而言，可修改及實施例示性實施例中所特定展示之每一組件。與此等修改及應用相關之差異應被解釋為在由所附申請專利範圍界定的本發明之範疇內。

Claims (20)

  1. 一種半導體裝置，其包含：一半導體結構，其包括一第一導電型半導體層、一第二導電型半導體層，及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層，其中該半導體結構具有一第一凹槽，該第一凹槽穿過該第二導電型半導體層、該作用層及該第一導電型半導體層之一第一部分；及複數個第二凹槽，該複數個第二凹槽穿過該第二導電型半導體層、該作用層及該第一導電型半導體層之一第二部分，其中該第一凹槽係沿著該半導體結構之一外表面安置，其中該複數個第二凹槽係由該第一凹槽環繞。
  2. 如請求項1之半導體裝置，其進一步包含安置於該複數個第二凹槽中之一第一電極，及安置於該第一凹槽中之一第一絕緣層。
  3. 如請求項1之半導體裝置，其中該第一凹槽與該半導體結構之該外表面之間的一最大分離距離係在3μm至5μm之一範圍內。
  4. 如請求項1之半導體裝置，其中該半導體結構包括由該第一凹槽分離的一第一區及一第二區，其中該第一區安置於該第一凹槽與該半導體結構之一最外側表面之間，且其中該第二區安置於該第一凹槽內部。
  5. 如請求項4之半導體裝置，其進一步包含該第二區中之電連接至該第二導電型半導體層的一第二電極，其中該第二電極與該第一區中之該第二導電半導體層電斷開。
  6. 如請求項5之半導體裝置，其進一步包含電連接至該第二電極之一第二導電層，其中該第二導電層包括一第一導電區及一第二導電區，其中該第一導電區安置於該第二區中，其中該第二導電區包括延伸超出該第一凹槽之至少一個突起部分。
  7. 如請求項1之半導體裝置，其中該第一導電型半導體層之該第一部分的一長度與該第一導電型半導體層之該第二部分的一長度係不同的。
  8. 如請求項1之半導體裝置，其中該第一導電型半導體層之該第一部分的一長度與該第一導電型半導體層之該第二部分的一長度係相同的。
  9. 如請求項1之半導體裝置，其中該第一凹槽及該第二凹槽在一第二方向上具有相同的最小長度且在一第一方向上彼此重疊，且該第二方向為該半導體結構之一厚度方向。
  10. 如請求項1之半導體裝置，其中該第一凹槽之一傾斜角係與該第二凹槽之一傾斜角相同。
  11. 一種半導體裝置，其包含：一基板，其具有在不同方向上延伸之複數個側表面；一半導體結構，其安置於該基板上且包括一第一導電型半導體層、一第二導電型半導體層，及安置於該第一導電型半導體層與該第二導電型半導體層之間的一作用層；一電極襯墊，其安置於該基板上且與該半導體結構間隔開；及一第二導電層，其安置於該半導體結構及該電極襯墊與該基板之間，其中該電極襯墊安置於其中該複數個側表面彼此接觸的一襯墊區中，且具有鄰近於該等側表面之一外表面及鄰近於該半導體結構之一內表面，且該半導體結構具有穿過該第二導電型半導體層及該作用層且安置於該第一導電型半導體層之一部分區中的一第一凹槽、沿著該基板之該側表面延伸之一第一邊緣表面，及沿著該電極襯墊之該內表面延伸之一第二邊緣表面，其中該第一凹槽沿著該第一邊緣表面及該第二邊緣表面延伸，且該第二導電層具有安置於該第一凹槽內部之一第一導電區及自該第一導電區延伸至該電極襯墊之一第二導電區。
  12. 如請求項11之半導體裝置，其中該半導體結構具有穿過該第二導電型半導體層及該作用層且安置於該第一導電型半導體層之一部分區中的複數個第二凹槽， 其中該第一凹槽係沿著該半導體結構之該外表面安置，其中該第一凹槽環繞該複數個第二凹槽。
  13. 如請求項12之半導體裝置，其中該第一凹槽之一面積對該第二凹槽之一面積之一比率係在1：6至1：10之一範圍內。
  14. 如請求項11之半導體裝置，其中：該第一導電區係由該第一凹槽環繞，且該第二導電區自該第一導電區延伸至該半導體結構外部。
  15. 如請求項11之半導體裝置，其中該第一導電區安置於該第一邊緣表面及該第二邊緣表面內部。
  16. 如請求項11之半導體裝置，其中該第二導電區之一部分安置於該半導體結構之該第一邊緣表面及該第二邊緣表面與該基板之一外表面之間。
  17. 如請求項11之半導體裝置，該第一邊緣表面之一部分區具有一彎曲形狀。
  18. 如請求項11之半導體裝置，其中該半導體結構之一最大面積對該第一凹槽之一面積之一比率係在1：0.01至1：0.03之一範圍內。
  19. 如請求項11之半導體裝置，其中該第一凹槽與該半導體結構之該外表面之間的一最大分離距離係在3μm至5μm之一範圍內。
  20. 如請求項11之半導體裝置，其中該半導體結構具有由該第一凹槽分離的一第一區及一第二區，該第一區為在該半導體結構之一側表面上安置於該第一凹槽外部的一區，且該第二區為安置於該第一凹槽內部之一區。
TW107146998A 2017-12-27 2018-12-25 半導體裝置 TWI799483B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
??10-2017-0181407 2017-12-27
KR20170181407 2017-12-27
KR10-2017-0181407 2017-12-27
KR10-2018-0056203 2018-05-16
KR1020180056203A KR102656815B1 (ko) 2017-12-27 2018-05-16 반도체 소자
??10-2018-0056203 2018-05-16

Publications (2)

Publication Number Publication Date
TW201931624A true TW201931624A (zh) 2019-08-01
TWI799483B TWI799483B (zh) 2023-04-21

Family

ID=67225704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107146998A TWI799483B (zh) 2017-12-27 2018-12-25 半導體裝置

Country Status (4)

Country Link
JP (1) JP7287641B2 (zh)
KR (1) KR102656815B1 (zh)
CN (1) CN110034217B (zh)
TW (1) TWI799483B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021029826A (ja) * 2019-08-28 2021-03-01 株式会社三洋物産 遊技機
CN110911537B (zh) * 2019-11-29 2021-12-28 东莞市中晶半导体科技有限公司 共阴极led芯片及其制作方法
CN113363363B (zh) * 2021-06-02 2022-09-16 厦门三安光电有限公司 半导体发光二极管及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
US7679097B2 (en) * 2004-10-21 2010-03-16 Nichia Corporation Semiconductor light emitting device and method for manufacturing the same
JP4353167B2 (ja) * 2004-10-21 2009-10-28 日亜化学工業株式会社 半導体発光素子とその製造方法
KR100597166B1 (ko) * 2005-05-03 2006-07-04 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
US7842963B2 (en) * 2006-10-18 2010-11-30 Koninklijke Philips Electronics N.V. Electrical contacts for a semiconductor light emitting apparatus
US8008683B2 (en) * 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US9281451B2 (en) * 2012-02-17 2016-03-08 Industrial Technology Research Institute Light emitting element and fabricating method thereof
DE102013105870A1 (de) * 2013-06-06 2014-12-24 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
JP2017005191A (ja) * 2015-06-15 2017-01-05 株式会社東芝 半導体発光装置
WO2017034356A1 (ko) * 2015-08-25 2017-03-02 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR102502331B1 (ko) * 2016-06-10 2023-02-22 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자

Also Published As

Publication number Publication date
KR102656815B1 (ko) 2024-04-15
JP2019121800A (ja) 2019-07-22
TWI799483B (zh) 2023-04-21
JP7287641B2 (ja) 2023-06-06
CN110034217A (zh) 2019-07-19
KR20190079467A (ko) 2019-07-05
CN110034217B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
JP7148131B2 (ja) 発光素子およびこれを含む発光素子パッケージ
US20190181300A1 (en) Semiconductor device
US10873005B2 (en) Semiconductor element and semiconductor element package comprising same
US11961943B2 (en) Light emitting semiconductor device for enhancing light extraction efficiency
CN110034217B (zh) 半导体器件
KR102575580B1 (ko) 반도체 소자
KR102410809B1 (ko) 반도체 소자
KR20180006821A (ko) 반도체 소자
US11075321B2 (en) Semiconductor device
US20210151627A1 (en) Semiconductor device
KR102577859B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR102564211B1 (ko) 반도체 소자 및 이의 제조 방법
KR102502335B1 (ko) 반도체 소자
CN114864781A (zh) 半导体器件
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102551894B1 (ko) 반도체 소자
KR20200072833A (ko) 반도체 소자
KR20210034206A (ko) 반도체 소자
KR20190072126A (ko) 반도체 소자
KR20190005660A (ko) 반도체 소자
KR20190000034A (ko) 반도체 소자
KR20180087682A (ko) 반도체 소자